TW201322490A - 奈米線尺寸之光電結構及其製造方法 - Google Patents

奈米線尺寸之光電結構及其製造方法 Download PDF

Info

Publication number
TW201322490A
TW201322490A TW101135418A TW101135418A TW201322490A TW 201322490 A TW201322490 A TW 201322490A TW 101135418 A TW101135418 A TW 101135418A TW 101135418 A TW101135418 A TW 101135418A TW 201322490 A TW201322490 A TW 201322490A
Authority
TW
Taiwan
Prior art keywords
layer
nano
electrode
core
nanowire
Prior art date
Application number
TW101135418A
Other languages
English (en)
Inventor
Truls Lowgren
Ghulam Hasnain
Nathan Gardner
Original Assignee
Glo Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Glo Ab filed Critical Glo Ab
Publication of TW201322490A publication Critical patent/TW201322490A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Abstract

本發明係關於一種光電結構，其包括於支撐層上並排配置之複數個奈米元件，其中各奈米元件包括至少一第一導電型半導體奈米尺寸核心，且其中該核心與第二導電型半導體形成pn或pin接面。第一電極層遍佈複數個奈米元件，並與第二導電型半導體之至少一部分電接觸，以及於該結構之第二導電型半導體側上設置之反射鏡。

Description

奈米線尺寸之光電結構及其製造方法
本發明係關於奈米尺寸之光電結構，諸如，發光裝置(例如，二極體結構)，特定言之，以奈米尺寸為主之發光裝置之陣列，以及特定言之係關於其接觸。
發光二極體(LED)越來越常用於照明，但為達到真正突破，仍有一些技術挑戰有待克服，尤其係對大規模化處理而言。
近年來，對奈米線技術之興趣已有所增長。與利用習知平面技術所生產之LED相比，奈米線LED由於奈米線之一維性質而具有獨到特性，由於晶格匹配限制較少而在材料組合中具有改良撓性，且為在較大基板上處理提供可能性。用於半導體奈米線生長之合適方法係此項技術中已知，且一種基本方法係藉由粒子輔助生長或所謂VLS(氣-液-固)機制在半導體基板上形成奈米線，該方法揭示於(例如)US 7,335,908中。粒子輔助生長可藉由使用化學束磊晶法(CBE)、有機金屬化學氣相沉積法(MOCVD)、有機金屬氣相磊晶法(MOVPE)、分子束磊晶法(MBE)、雷射剝蝕及熱蒸鍍方法而完成。然而，奈米線生長並不限於VLS法，例如WO 2007/102781顯示，半導體奈米線可不藉由使用粒子作為觸媒而生長於半導體基板上。該領域中一項重要突破在於，在Si-基板上生長III-V族半導體奈米線或其它之方法已得到證實，其重要性在於其與現存Si處理相容，並 可使用廉價Si基板取代昂貴的III-V基板。
WO 2010/14032中說明底部發射奈米線LED之一實例。此奈米線LED包括一陣列之生長於基板緩衝層(諸如，Si基板上之GaN緩衝層)上之半導體奈米線。每根奈米線包括包覆在p-型外殼之n-型奈米線核心及p-電極，及形成pn或pin接面之n-型與p-型區域間所形成之主動層。緩衝層之功能係作為奈米線生長之模板，以及充當與n-型奈米線核心相連之電流傳輸層。另外，緩衝層係透明，因為主動區域所產生之光係經由緩衝層發射。
雖然奈米線LED具有優越特性及性能，但與平面技術相比，關於奈米線LED接觸之處理需新型途徑。由於奈米線LED包含大量奈米線陣列，從而形成具高縱橫比結構之三維表面，利用視線法沉積接點材料係具有挑戰性的操作。
根據上述，本發明實施例之一目的係提供經改良之以奈米線為主的結構，特定言之，光電結構(諸如，LED)，以及其接觸之新型途徑。
藉由半導體裝置及形成根據獨立之申請專利範圍之半導體裝置之方法可達到此目的。
如本文所揭示之奈米尺寸結構包含複數個並排配置之奈米元件。每一奈米元件包括至少一第一導電型(例如，n-型)核心。核心較佳係奈米線核心，其與封閉之第二導電型(例如，p-型)外殼形成pn或pin接面。外殼可為奈米元件之一部分，或其可包括體型半導體元件。在操作中，接面 提供產生光之主動區域。雖然第一導電型核心在本文中描述為n-型半導體核心，而第二導電型外殼在本文中描述為p-型半導體外殼，但應瞭解，其導電型可顛倒。p-電極層遍佈複數個奈米元件，並至少與奈米元件之上部電接觸，從而與p-型外殼連接。p-電極層可在奈米元件間形成至少部分橋接。針對此應用之「橋接」意思是，p-電極層遍及相鄰奈米元件間的距離，從而形成連續層。在奈米線間延伸之p-電極部分可置於支撐物上，或自由懸掛(例如，空中橋接)。
慣例上，平面LED包含呈夾層結構之功能層。在其最簡形式中，平面LED包括至少三個功能層：p-摻雜層、主動區域及n-摻雜層。功能層亦可包含阱、障壁、本質層及遞變層(例如，作為主動區域之一部分)。本發明實施例中所述之LED陣列因至少一功能層係與陣列中周圍LED電分離而有別於其他陣列。另一出眾特徵在於利用超過一非平面功能層作為發射層。
雖然本文所述製造方法較佳利用奈米線核心以在核心上生長半導體外殼層，進而形成核心-外殼奈米線，如(例如)Seifert等人之美國專利第7,829,443號中所述，因其教授奈米線製造方法而以引用的方式併入本文中，但請注意，本發明並不因此而受限。例如，正如將在下文中描述的，在替代實施例中，僅核心可構成奈米結構(例如，奈米線)，而外殼可視情況具有超過典型奈米線外殼之尺寸。此外，該裝置可被塑造成包括諸多面，且可控制不同 類型面之面積比。此在圖示中例示為「錐」面及垂直側壁面。可如此製造LED，以使模板上所形成之發射層具有優勢錐面或側壁面。接觸層也是一樣，但獨立於發射層之形狀。
利用順序(例如，外殼)層可得到最終單個裝置(例如，pn或pin裝置)，其形狀介於錐形(即，頂部或頂端較窄，而底部較寬)與柱形(例如，頂端及底部寬度基本相同)之間，而圓形或六邊形或其他多邊形橫截面與該裝置之長軸垂直。因此，具有完整外殼之單個裝置可呈各種尺寸。例如，底部寬度之尺寸可在100 nm至若干(例如，5)μm(諸如，100 nm至低於1微米)範圍內變化，而高度之尺寸可在若干100 nm至若干(例如，10)μm範圍內變化。
在先前技術方法中，奈米線LED陣列係藉由利用濺鍍或蒸鍍技術沉積大體上覆蓋整個奈米線表面及奈米線間中間表面之接觸層而接觸。由於高縱橫比，且奈米線之間隔通常很小，故此等視線法導致非保形覆蓋。特定言之，風險在於接觸層變得不連續，及中間表面(例如，垂直奈米線間所曝露之水平面)上之接觸層變得過薄。在操作中，這種情況將分別導致一些奈米線失效，及該裝置中電流散佈差。藉由依照本發明實施例之橋聯p-電極，則可降低或消除中斷之風險，且橫向電流散佈由於p-電極及p-電極上所沉積之可選額外層之厚度均勻而得到改良。
藉由奈米尺寸之頂部發射LED之橋聯p-接觸或電極，則厚接觸層可直接接觸奈米線LED頂部。就頂部發射LED而 言，使用透明p-接觸層。不藉由僑聯，則頂部之p-電極層需厚得多，從而增加吸收作用。
同樣，藉由奈米尺寸之底部發光LED之橋聯p-接觸或電極，則反射性p-接觸層僅可配置於奈米元件頂部，而非奈米線整個圓周區域。由於總內部反射作用，遍及整個圓周區域之反射層將明顯減少損失。
因此，本發明實施例可得到有效奈米尺寸之裝置，諸如，有關內部導電率、光產生及偶合來自奈米線LED之光之LED。
在獨立申請專利範圍內定義本發明實施例。當結合附圖及申請專利範圍考慮時，本發明之其他目的、優勢及新穎特徵將在本發明的下述詳細內容中變得明顯。
如本文所用，術語「橋聯電極」意指在相鄰單個裝置間延伸覆蓋填充間隔物或在相鄰裝置間留有空白空間(例如，空中橋接)之電極結構。空白空間較佳被相鄰裝置側面包圍，橋聯電極在「頂部」，而裝置之支撐物在「底部」，其中術語頂部及底部係相對而言，取決於裝置放置方式。例如，在一實施例中，各單個裝置是輻射狀核心-外殼奈米線，橋聯電極覆蓋奈米線頂端及奈米線間空間，以使在電極下方，在奈米線支撐層(例如，基板、緩衝層、反射或透明導電層、絕緣遮罩等)與電極之間存在空白空間。
在奈米技術中，通常將奈米線理解為橫向尺寸(例如， 圓柱奈米線之直徑或錐形或六邊形奈米線之寬度)為奈米級或奈米尺寸之奈米結構，而其縱向尺寸並無限制。通常亦將此等奈米結構稱為奈米鬚、一維奈米元件、奈米棒、奈米管等等。一般而言，認為具有多邊形橫截面之奈米線具有至少兩個尺寸，分別不超過300 nm。然而，奈米線可具有至高約1 μm之直徑或寬度。奈米線之一維性質可提供獨特物理、光學及電子特性。此等特性可(例如)用以形成利用量子力學效應之裝置(例如，利用量子線)或形成由因晶格極度失配而通常無法組合之組成上不同的物質組成之異質結構。如術語奈米線所暗示的，一維性質通常與細長形狀相關聯。換言之，「一維的」係指寬度或直徑小於1微米，而長度大於1微米。由於奈米線可具有各種橫截面形狀，故直徑意欲指有效直徑。所謂有效直徑，意思是指結構橫截面之長軸及短軸之平均值。
在本發明實施例中，將成品結構稱為「奈米元件」。雖然可看到在圖中奈米元件呈柱形，且係基於奈米線核心(即，大體為「一維」核心)，但請注意，核心亦可具有其他幾何形狀，諸如，具有各種多邊形底部(諸如，正方形、六邊形、八邊形等等)之錐形。因此，如本文所用，核心可包括任何寬度或直徑小於1微米而長度大於1微米之合適奈米元件，且可包括單個結構或多組件結構。例如，核心可包括一導電型半導體奈米線，或者可包括一被一或多個相同導電型之半導體外殼包圍之導電型半導體奈米線，及具有柱形或錐形之核心。為簡單起見，下文將描述 單組件奈米線柱形核心，並用圖說明。
圖1示意性地說明按照本發明實施例之奈米線LED結構之基體。原則上，單根奈米線足以形成奈米線LED，但因其尺寸小，故奈米線較佳係呈包含數千根並列奈米線(即，奈米-裝置或裝置)之陣列配置，以形成LED結構。出於說明目的，本文將個別奈米線LED裝置描述成由具有n-型奈米線核心2及至少部分包覆奈米線核心2之p-型外殼3及中間主動層4之奈米線1組成。然而，針對本發明實施例，奈米線LED並不受此限制。例如，奈米線核心2、主動層4及p-型外殼3可由大量層體或片段組成。然而，藉由控制生長條件，LED之最終幾何形狀可在細長狹窄的「柱形結構」至底部相對較寬之錐形結構範圍內變化。如上所述，在替代性實施例中，僅核心2可包括寬度或直徑小於1微米之奈米結構或奈米線，而外殼3可包括寬度或直徑大於一微米之p-型體型半導體元件。為充當LED，需使每根奈米線1之n-端及p-端接觸。
藉由將奈米線1生長於生長基板5上，視情況利用生長光罩6(例如，氮化物層，諸如，氮化矽介電光罩層)來定位，並測量奈米線1之底部界面面積，基板5至少在處理期間充當從基板5突出之奈米線1之載體。奈米線之底部界面面積包括光罩層6中每個開口中核心2之面積。基板5可包括不同材料，諸如III-V或II-VI半導體，Si、Ge、Al2O3、SiC、石英、玻璃等等，如瑞典專利申請案SE 1050700-2(授予GLO AB)中所論述，該案之全文以引用的方式併入本文 中。在一實施例中，奈米線1係直接生長於生長基板5上。
較佳地，基板5亦適於作為與每根奈米線1之n-側相連之電流傳輸層。此可藉由配備包括配置於面向奈米線1之基板5表面上之緩衝層7之基板5而完成，如圖2所示，舉例言之，Si基板5上之III-氮化物層，諸如GaN及/或AlGaN緩衝層7。緩衝層7通常與所需奈米線材料相匹配，因此在製造過程中充當生長模板。就n-型核心2而言，緩衝層7較佳亦係n-型摻雜。緩衝層7可包括單層(例如，GaN)、若干子層(例如，GaN及AlGaN)或遞變層(自高Al含量AlGaN遞變至較低Al含量AlGaN或GaN)。奈米線可包括任何半導體材料，但就奈米線LED III-V族半導體而言，通常較佳為諸如，III-族氮化物半導體(例如，GaN、AlInGaN、AlGaN及InGaN等等)或其他半導體(例如，InP、GaAs)。請注意，奈米線1可包括若干不同材料(例如，GaN核心、InGaN主動層及與主動層之In對Ga比不同之InGaN外殼)。一般而言，本文將基板5及/或緩衝層7稱為奈米線之支撐物或支撐層。如將在圖9-12中更詳細描述，導電層(例如，鏡面接觸或透明接觸)可用作除基板5及/或緩衝層7之外之支撐物或替代彼等。因此，術語「支撐層」或「支撐物」可包含此等元件之任何一者或多者。
因此，緩衝層7提供用於接觸奈米線1之n-側之構件。在先前技術之奈米線LED中，每根奈米線1之p-側之接觸通常係藉由沉積包括封閉每根奈米線1之p-型外殼3並延伸至基板或緩衝層上之絕緣層之導電層之p-電極而完成。導電層 繼續沿著該絕緣層延伸至相鄰奈米線。然而，因奈米線LED之奈米線緊密排列，且縱橫比高，故為達到高發光性，p-電極沉積係具挑戰性的操作。通常使用視線法(諸如，濺鍍或蒸鍍)進行電極沉積。因視線沉積之故，觀察到奈米線頂端上之較佳生長及遮蔽效應，此導致p-電極隨厚度向奈米線1底部逐漸降低而逐漸變窄。因此，為達到有效的橫向電流散佈，p-電極之厚度在奈米線頂端將變得不必要的厚，而奈米線中間不夠厚。遮蔽效應亦可能過於強烈，以致於p-電極出現不連續。
按照本發明實施例之p-電極8在相鄰奈米線1間至少部分橋聯。圖3a示意性地說明覆蓋一組奈米線1之p-電極8。如上所述，若奈米線1之外殼3為n-型，則電極8將為n-電極。然而，為便於說明，本文將電極8稱為p-電極。在空中橋接電極之情況中，p-電極8係自由地懸掛在相鄰奈米線1之間，且僅靠奈米線1支撐。p-電極8封閉每根奈米線1之頂部，由此接觸奈米線LED結構之p-側。p-電極可沿著外圍奈米線側延伸，例如，以提供於基板5上配置之襯墊之連接(如在下文中將詳細描述，及如圖3a左右邊緣所示)。
可將不同的額外層沉積在p-電極上。例如，可將改良電導率或奈米線之進/出光之耦合之層體沉積在奈米線上。
本發明實施例之奈米線LED結構適於頂部發射(即，經由p-電極光放射)或底部發射(即，經由支撐層(即，經由導電層及/或緩衝層及/或基板)光放射)。此等兩種情況之p-電極之要求不同。如本文所用，術語光放射包含可見光(例 如，藍光或紫光)及UV或IR輻射。本發明實施例適於底部發射裝置。
就底部發射LED而言，p-電極較佳係反射的。如下列實例所示，p-電極可包括一或多個沉積於p-電極上之額外層，以改良反射性及/或導電性。
圖3b示意性地說明按照本發明實施例之一奈米線LED結構之實施例。原則上，其與圖3a所示結構相同，但p-電極包括封閉p-型外殼3之相對薄的導電層8'及配置於該薄導電層8'上之相對厚的橋聯導電層8"。該薄導電層8'朝奈米線1底部延伸，長於厚導電層8"。該薄導電層8'可(例如)利用原子層沉積沉積或作為磊晶層生長於p-型外殼上。層體8'在相鄰奈米線間不連續，且可僅覆蓋奈米線，而不覆蓋奈米線間之光罩層6或緩衝層7。憑藉此配置，該薄導電層8'可產生p-型外殼3之最佳界面，且可使該厚導電層8"之電流散佈及/或光耦合及/或反射達到最佳。因此，僅可使用層體8"來形成橋聯。該厚導電層8"係如下文所述沉積。
在替代性實施例中，除光罩層6之外，奈米線間空間亦可被介電(即，絕緣)材料(諸如，二氧化矽)完全填充或部分填充。就部分填充之空間而言，則減少了僑聯下之間隙尺寸。就完全填充之空間而言，則不再存在空中橋接。因此，就下文關於奈米線之接觸方案所述之實施例而言，應瞭解，奈米線可以空中橋接、非-空中橋接或非-橋接組態接觸。
在一種用於形成頂部發射之方法之以下第一實施例中， 參考圖4a-h說明奈米線LED結構。在該實施例中，使相同導電層圖案化，以形成p及n電極層。在此實施例中，在與奈米線毗鄰之襯墊區域中形成連接裝置之n-端及p-端之襯墊，進而形成奈米線LED。然而，本發明並不受此組態限制。
圖4a顯示經由生長光罩層6自緩衝層7所生長之奈米線1陣列。奈米線較佳包括封閉於p-型外殼層3中之n-型奈米線核心2，中間主動層4用於發光，如圖1所示。生長光罩層6之圖案化可藉由光微影技術以定義奈米線生長之開口，如(例如)美國專利第7,829,443號中所述。在此實施例中，奈米線集中在n-襯墊區、非主動區、LED區(即，發光之區域)及p-襯墊區。然而，本發明實施例並不受此限制。例如，p-襯墊區可配置於奈米線頂部，形成奈米線LED結構之發光部分，藉此p-襯墊區與LED區恰好重合，如Konsek等人之PCT國際申請公開案號WO 2010/014032 A1(2010年2月4日公開)中所述，且該案之全文以引用的方式併入本文中。
參考圖4b，在下一步中，使保護層9至少沉積在奈米線形成LED之LED-區中，以避免奈米線後續處理。否則光阻材料殘餘物以及濺鍍及反應性離子蝕刻(RIE)之反應性離子可導致缺陷及/或污染。利用原子層沉積(ALD)所沉積之ZnO可用作保護層。利用ALD作為沉積技術之一優勢在於其完美階梯覆蓋能力。亦可使用利用ALD或其他沉積技術所沉積之其他材料，諸如，其他金屬氧化物或二氧化矽 (例如，Al2O3或SiO2)。該層可在保留下來的區域中以絕緣體充當額外角色。
保護層9沉積後，藉由微影技術及蝕刻，穿過n-襯墊區11之保護層及生長光罩層開向緩衝層7。換言之，如圖4b所示，在整個裝置上形成光阻層或另一遮蔽層(以虛線12顯示)，然後藉由光微影技術移除n-襯墊區11中之部分。藉由任何可在緩衝層上停止之合適蝕刻方法蝕刻奈米線1間之曝露保護層9及曝露光罩層6(例如，可選擇性蝕刻III-族氮化物半導體緩衝層之金屬氧化物或二氧化矽之任何濕式蝕刻法或乾式蝕刻法)。目的係到達緩衝層7，以在其上配置電極，以經由緩衝層7與奈米線1之n-側電連接(即，經由n-型層體7與n-型奈米線核心2之電連接)。
參考圖4c，下一步係形成覆蓋非主動區及p-襯墊區之具有兩種不同厚度之犧牲層10，諸如，光阻層或另一合適犧牲材料層。光阻層應完全覆蓋非主動區13之奈米線，而應部分覆蓋LED區14之奈米線1，使LED區14之每根奈米線1頂部曝露。若在n-及p-電極(以接觸襯墊觸及之區域(即，n-襯墊區11及p-襯墊區15))中使用相同接觸材料，則n-襯墊區11較佳不被光阻材料覆蓋。在圖4c左側清楚可見。如熟習此項技術者所意識到的，光阻層形成可(例如)藉由沉積光阻材料，並利用兩個光罩及兩次曝光，接著顯影，或者針對正光阻劑，在區域14進行比區域13更大量的曝光(負光阻劑則反之)。同樣，光阻劑可包括多層(例如，在區域13及14中形成、曝光並顯影第一光阻劑，接著僅在區域 13中於第一光阻劑上形成、曝光並顯影第二光阻劑)。若需要，光阻劑10可包括一部分在圖4b中用以使層體9及6圖案化之光阻層12。在此情況中，區域14及15而非區域13中之光阻層12利用上文所述方法進行二次曝光(負光阻劑則反之)，接著完全顯影(即，移除)區域15，並部分顯影區域14。
參考圖4d，下一步係至少移除LED區14中光阻圖案10之曝露外部之奈米線之曝露頂部之保護層9。此可藉由選擇性蝕刻完成，選擇性蝕刻氧化物保護層9，不蝕刻光罩層6(例如，氮化矽)或半導體緩衝層7或半導體奈米線1。若需要，可使層體9保留在不妨礙半導體材料與相應電極接觸的區域中，以在光罩層6頂部提供額外電絕緣。例如，氧化鋁層可與氮化矽光罩層6一起用作永久性保護層9。
此後，沉積p-電極層16。由於p-電極逐漸抬升，且不必深入延伸於奈米線1間之窄空間中，故可使用視線法，諸如，濺鍍或蒸鍍。當然因n-襯墊區11曝露，同時形成n-電極層。請注意，p-電極16不與p-襯墊區15中n-型緩衝層7接觸，因為在此p-襯墊區中，緩衝層7係被光罩層6所覆蓋。因此，p-電極與n-緩衝層/n-奈米線核心之間之短路問題得以避免。然而，若層體16左側部分用於形成n-電極，則該層體16部分與n-襯墊區11中奈米線間曝露的緩衝層7接觸。請注意，層體16並不與非主動區13中覆蓋光阻劑13之奈米線1接觸。
參考圖4e，下一步係進行另一微影技術步驟，在p-襯墊 區15、LED區14及n-襯墊區11中留下另一光阻圖案17。此可藉由在圖4d所示裝置上(包括非主動區13中覆蓋金屬電極16之光阻圖案10)形成另一光阻層，接著曝光並顯影光阻劑，在覆蓋金屬電極16之光阻圖案10兩側留下光阻圖案17。
參考圖4f，下一步係移除來自先前步驟之電極材料未被光阻圖案17覆蓋之區域(即，非主動區13)之電極材料16，此步驟可藉由選擇性乾式蝕刻或濕式蝕刻完成，不移除光阻圖案10及17。此舉導致電極層16變得不連續，以移除n-襯墊區11與主動區及p-襯墊區14、15間之非主動區13部分。
參考圖4g，下一步係移除所有殘留光阻劑10、17，此步驟可藉由溶解及/或電漿蝕刻完成。在LED區14中得到懸空在奈米線1間之p-電極層16。形成空中橋接，電極16、奈米線1與光罩層6間得到空白空間18。
視情況地，光阻層可在橋聯層下，進而可選擇其他材料。
因此，在需使材料在橋聯p-電極下之情況中，則應修改製程。並非將光阻劑施用至整個裝置，而是將另一材料，諸如，旋塗式玻璃、聚合物、氧化物(例如，二氧化矽)、氮化物(例如，氮化矽)沉積在橋聯p-電極所在處。此等材料將不受移除光阻劑之蝕刻影響。此等層體可具有導光、改變萃取性質、加劇p-接觸與n-端間分離或提升p-端電導率之作用。
參考圖4h，最後，移除仍存在於非主動區13上之保護層9之殘餘物。因此，層體16形成接觸奈米線1 p-外殼3頂端及接觸p-襯墊區中光罩層6之p-電極16a，以及接觸n-襯墊區11中n-緩衝層7之n-電極16b。圖5顯示兩幅根據本發明實施例之橋聯p-電極之掃描電子顯微鏡圖像。左側可見具有空中橋接p-電極之非主動區與LED區之相交處。
因移除非主動區13中層體16，故同一層體16可用於形成p-及n-電極。因此，按照圖4a至4h所說明之以上製程順序，在同一步驟中沉積p-電極及n-電極。n-電極層16b包括在緩衝層7之第一部分上之n-襯墊區11。p-電極層16a包括在LED主動區14中之奈米線上或鄰近LED主動區中奈米線之緩衝層7上之介電光罩層6上之p-襯墊區15。n-襯墊區與p-襯墊區被包括不接觸p-電極之虛設奈米線1(即，此等奈米線不發光)之非主動區13隔開。
然而，在替代性第二實施例中，p-電極係在第一步驟中提供，而n-電極係在後期由不同材料形成。圖4i至4s揭示該方法，而下文將作簡要說明。出於簡便考慮，下文將不贅述圖4a-4h之相同元件及步驟。
第二實施例方法中前兩個步驟與第一實施例方法完全相同，也就是，圖4a及b展示與圖4i及j相同的步驟。然而，如圖4b，在圖4j之n-襯墊區11中，保護層9及光罩層6不被移除。
在下一步驟中，犧牲(例如，光阻)層10a以兩種不同厚度沉積，使n-襯墊區11中未有奈米線未被覆蓋，如第一實施 例。因此，在圖4k左手側可看到，區域11之奈米線被完全覆蓋，如同非主動區13之中部奈米線一樣，與圖4c不同，其中n-襯墊區11中最左邊的奈米線未被完全覆蓋。在光阻劑10a中，LED區14中奈米線的頂部部分曝露。p-襯墊區15在光阻圖案10a中完全曝露。
圖4l顯示，至少部分地自LED區14之曝露奈米線頂端移除保護層9，以便提供區域14中之奈米線之p-外殼3與p-電極間之接觸。
p-電極層16接著如圖4m所示沉積。層體16覆蓋整個結構。非主動區13及n-接觸區11現被光阻劑10a所覆蓋，層體16於光阻劑10a頂部形成。層體16與LED區14之奈米線之曝露p-外殼3及p-襯墊區15之光罩層6接觸。
如圖4n所示，在LED區14之p-電極層16及p-襯墊區15上提供第二光阻圖案17a。移除區域13及11中的光阻圖案17a。因此，區域11及13中之層體16曝露。
接著藉由選擇性蝕刻移除區域11及13之曝露p-電極層16，如圖4o所示。
如圖4p所示，移除所有光阻劑10a、17a，以使p-電極層16與LED區14之奈米線間之下部空白空間18形成空中橋接，並在區域15中形成p-接觸襯墊。
下一步，施加新的光阻圖案19，以覆蓋區域13、14及15，但不覆蓋n-襯墊區域11，可如圖4q所見。移除曝露區域11之保護層9及光罩層6。
接著使N-電極層20沉積在整個結構上，如圖4r所示。層 體20可包括Ti及Al子層或任何其他適宜金屬。層體20與區域11中曝露緩衝層7及「虛設」短路奈米線接觸。層體20位於區域13、14及15之光阻劑19上。
圖4s示意剝離步驟，其中移除光阻圖案19，以自區域13、14及15之層體20剝離，以使區域11中殘留層體20形成n-電極。非主動區13中不存在電極層16、20。這可防止層體16及20短路。虛設奈米線位於非主動區13。
圖4h及4s顯示分別形成與p-電極16a、16及n-電極16b、20之接點(例如，引線或凸塊電極)前之製程裝置。然而，應瞭解，有關圖6、10或12所述之接點分別針對於p-襯墊區15及n-襯墊區11之p-電極。此外，如上所述，p-襯墊區15可在奈米線頂部(例如，合併區域14及15)，而非如圖4h及4s所示在奈米線間。
參考圖6a-h說明用於形成底部發射奈米線LED結構之方法之以下第三實施例。在此實施例中，用於連接n-側及p-側之襯墊再次分別形成於n-襯墊區及p-襯墊區中，毗鄰形成奈米線LED之奈米線。然而，本發明並不受此限制。出於簡便考慮，下文將不再贅述上文所述之相同元件。
圖6a顯示與圖4a類似之結構。如先前關於圖4a所描述，光阻層或光阻圖案10b具有兩種厚度，其完全覆蓋非主動區13中之奈米線，並部分包覆LED區14中之奈米線，使奈米線頂部曝露。n-襯墊區11及p-襯墊區15開放，並不被光阻圖案10b所覆蓋。
參考圖6b，在下一步中，選擇性移除LED區14中奈米線 之曝露頂部之保護層9，接著，藉由(例如)濺鍍或蒸鍍將p-電極層16c、電流散佈層16d及一或多個反射器層16e沉積在整個裝置上。只要形成至少一導電層，則可略去此等層體中之一或多者(例如，若使用分離鏡，則可略去反射器層16e)。
參考圖6c，在下一步中，移除光阻劑10b，以自層體16c、16d及16e剝離，並隨後視情況進行熱處理，以調整層體性質。此舉將層體16c-16e留在區域11、14及15中。在區域14形成空中橋接，具有如上所述之空白空間18。此舉將層體16c-e分為p-電極22及n-電極23，如圖6d所示。
參考圖6d，在下一步中，若需要，移除非主動區13上之保護層9殘餘物。
參考圖6e，在下一步中，將焊球凸塊(SBB)(例如，p-凸塊21a及n-凸塊21b)分別連接至p-襯墊區15及n-襯墊區11。在p-襯墊區15中，藉由光罩層6將p-電極22與n-緩衝層7隔開。p-電極22在p-凸塊21a與區域14中之p-外殼3之間建立電接觸。n-電極23在n-凸塊21b與n-緩衝層7與n-核心2之間建立接觸。因此，藉由n-電極/n-凸塊觸及緩衝層，而藉由p-電極/p-凸塊觸及外殼，從而提供LED之外部電連接。
參考圖6f，在下一步中，將芯片(即，LED結構)倒置，並浸在導電黏著劑23中，導電黏著劑留存在凸塊21a、21b上。除提供導電性外，導電黏著劑可改良散熱性。
參考圖6g，在下一步中，將芯片安裝於載體24上，載體進行p-及n-電極25及26預處理。雖然針對SBB配置說明， 但熟習此項技術者應瞭解，還有其他接觸替代物，諸如，引線或引線框連接。
參考圖6h，在下一步中，藉由(例如)環氧材料27底部填充芯片及載體間之空間。該底部填充提供結構剛性，且亦可有助於改良散熱。
參考圖6i，在下一步中，藉由(例如)濕蝕刻或乾蝕刻完全或部分移除Si基板5，以形成開口28，從而曝露緩衝層7。若需要，亦可經由開口28移除緩衝層7，以曝露奈米線1底部。
圖7顯示實施該方法所得到之奈米線結構，該結構具有配置於奈米線上之焊料凸塊。p-及n-電極係經由載體晶圓利用p-接觸29及n-接觸30觸及。這樣形成底部發射LED裝置，其經由緩衝層7發射LED區14之光。
如上所述，奈米線可包括由組成不同的導電型及/或摻雜材料形成之異質結構，諸如，上文例示的形成pn或pin接面之徑向異質結構。此外，亦可在奈米線核心內形成軸向異質結構。此等軸向異質結構可形成在奈米線LED中可用於發光之pn-或p-i-n-接面。圖8示意性地說明複數根具有軸向pn-接面之奈米線(例如，p-部分3在軸向方向上位於n-部分2上方)，pn-接面利用橋聯電極8配置接觸p-側3。
雖然本發明針對奈米線LED之接觸加以說明，但應瞭解，其他以奈米線為主之半導體裝置(諸如，場效電晶體、二極體及特定言之，涉及光吸收或發光之裝置，諸如，光偵測器、太陽能電池、雷射器等)可以相同方式接 觸，且特定言之，可對任何奈米線結構實施橋聯配置。
關於頂部、底部、基部、側面等之所有引述僅為便於理解，而不應視為限制特定取向。此外，圖中結構之尺寸未必依比例而定。
在本發明之另一態樣中，提供用於接觸如上所述之奈米結構之陣列之方法。以下將參考圖9-16來說明此等方法及所得裝置。所述方法致使LED裝置底部發射。
一般而言，接觸有必要在各個發光奈米元件頂部或附近(即鄰近)提供反射構件，諸如，鏡子，以便使所發出的光返回，穿過裝置緩衝層。
因此，圖9顯示第一實施例，其中如上所述提供之p-接觸90為透明，且宜由導電氧化物(諸如，氧化銦錫(ITO))製成。可以看到，此p-接觸層將呈某種拓撲結構。在一些實施例中，當提供鏡子92時，此拓撲結構可呈平面。此實現可藉由旋壓技術施加(例如)透明玻璃層91(例如，旋塗式玻璃、SOG)，以達到可實現平面化而不引起損傷之厚度。
玻璃層可藉由合適方法(諸如，拋光、回焊及/或蝕刻)平面化。
為從外側接觸p-接觸，在玻璃層中提供孔93。該孔可利用光阻遮罩藉由蝕刻(諸如乾蝕刻)玻璃層91得到。
當平面度達到足夠程度時，將反射材料92(諸如，Ag)沉積於玻璃層91上。原則上，可使用任何其他反射性導電材料。沉積方法可選自濺鍍、金屬蒸鍍、電鍍及無電極電 鍍。適宜地，反射層之厚度為約500-1000 nm。可以看到，亦將Ag層92沉積於玻璃層之孔93中，并由此建立電接觸。
為結合載體基板，可使用共晶黏結法。例如，可使用黏結劑，諸如，AuSn層95。然而，宜先將擴散障壁96置於反射層92上。擴散障壁可呈選自(例如)Ti、Ni、Pd等之合適金屬之層體形式。
共晶黏結係熟練的人本身所熟知，且將不會詳細說明。提及可將黏結材料置於圖10所示之載體100A或LED裝置表面上就足矣。以微小壓力使載體與LED裝置接觸并視情況加熱。
在替代性實施例中，可使用電鍍黏結層95替代共晶黏結層95。電鍍黏結層95可包括任何合適金屬層，諸如，藉由電鍍或無電極電鍍電鍍於擴散障壁96上之銅或銅合金層。電鍍後，較佳對層體95拋光，以使其表面平面化，接著熔化膠合於載體100A。較佳地，載體100A在其上(即，黏結)表面上包含由與電鍍黏結層95類似之材料組成之熔化膠合層103，諸如，銅或銅合金層。將電鍍黏結層95熔化膠合於熔化膠合層103以將LED裝置熔化膠合於載體100A，如圖10所示。
膠合後，移除原始基板(例如，圖2之基板5)，以曝露將形成LED裝置發射表面之緩衝層7(例如，圖2之AlGaN層7)。視情況蝕刻緩衝層表面，以移除AlN(其可為緩衝層之一部分)，進而接觸GaN及/或粗糙化以增加光外部耦合。
最後，將宜由Ti/Al或其他適宜金屬材料製成之n-接觸層94沉積於緩衝層7之選定區域上，以為引線接合提供底座。現利用導電材料103及共晶黏結層95(或電鍍黏結層95及熔化膠合層103)將由此所產生之整個組件「覆晶」於安裝結構100A，如圖10所示。可將宜由聚矽氧或類似材料製成之保護性「球形物」101提供於整個結構上。導線102可經由安裝結構100B之第二部分與接觸層電連接。
現在轉向圖11及12，描述另一實施例。此處，p-接觸90不作為「橋聯」接觸，p-接觸90覆蓋整個發光奈米元件，即材料一路延伸至奈米元件間之絕緣物6(光罩層)並沿著奈米元件1側延伸。此被稱為「半保形」接觸，其包括含奈米元件1突出所經過之開口之連續接觸層90。如圖11所見，並非所有奈米元件塗覆了此半保形接觸層90。
為在第一組而非第二組奈米元件1上形成接觸層90，光罩(例如，光阻劑)可形成於第二組奈米元件上，而將接觸層沉積於曝露的第一組奈米元件及該光罩上。接著剝離光罩，以自第二組奈米元件1上移除接觸層90，同時將接觸層90留在第一組奈米元件上及其間。或者，可將接觸層90沉積於整個裝置上，接著藉由光微影技術及蝕刻圖案化(例如，藉由於第一組奈米元件上之層體90上形成光阻遮罩，並蝕刻掉第二組奈米元件上之層體90部分)。接觸層90可藉由任何合適方法沉積，諸如，濺鍍。
此半保形p-接觸沉積後，沉積電絕緣材料97(諸如，二氧化矽等)，以填充位於奈米元件1間之接觸層97上之空 間。然而，僅將該材料沉積至奈米元件1之一部分高度，以曝露出位於玻璃層91上螺旋之孔93中之一些奈米元件頂部之接觸層90之上部，進而使得鏡面層92與接觸層90電接觸，如圖11及12所見。此後，過程與參照圖9及10所述實施例相同，此處不作贅述。
圖13及14中揭示上述裝置之又另一變體。此處，沉積p-接觸90以覆蓋奈米元件間之表面，亦及各個奈米元件圓周至一定高度，但不超過其高度之約90%。較佳地，塗佈奈米元件高度之約30-90%，諸如約80%。接觸包括含奈米元件1所突出穿過之開口之連續接觸層90。在該實施例中，貫穿絕緣層97之孔93及玻璃層91上之螺旋延伸至接觸層90之下部(例如，奈米元件1間光罩層6上之層體90之水平部分)，以使鏡面層92與接觸層90電接觸。同樣，在此實施例中，使用與參照圖9及10所述者相同之程序來完成裝置，此處將不贅述。
在另一實施例中，將p-接觸層與鏡面層組合或整合成單層92，如圖15及16所示。鏡面層92可橫跨奈米元件。例如，反射性鏡面層92可位於奈米元件間之絕緣材料97上，並與於絕緣材料97中曝露之一些奈米元件1之頂部接觸，以使鏡面層充當奈米元件之p-型接觸。在此實施例中，可略去玻璃層91上之螺旋及孔。整合的鏡面層/p-接觸層92可藉由參照圖4a-f所描述之製程形成。因此，反射性p-接觸層92形成後，在反射性接觸層92上提供擴散障壁96，從而利用於障壁96上形成之黏結層95進行後續共晶黏結，而不 會污染反射性p-接觸92。接著藉由如上所述之共晶黏結將所得組件「覆晶」於安裝結構，如圖16所示。
應注意，可將不同於圖1-8所示之奈米元件或奈米結構1用於圖9-16之實施例。圖17-20說明可用於圖9-16之實施例之奈米元件或奈米結構1之若干替代性實施例。具體言之，圖17-20說明具有與圖1及2所揭示者相同之一般結構之奈米元件1，即，奈米元件1具有n-型奈米線核心2及視情況之至少部分包圍奈米線核心2之p-型外殼3及中間主動層4。該奈米元件係設置於基板5上。
在所有圖17-20中，設置於該基底結構上之任何層體可具高度反射性或高度透明性。然而，若圖17-20中所示之所有層體皆係透明，則頂部需要另一反射層，以提供底部發射裝置。此外，亦以虛線顯示相鄰奈米元件之連接關係如何設置。
圖17示意奈米元件1上之p-接觸層170。該層宜由金屬、TCO或導電聚合物製成，並覆蓋奈米元件之側壁，及視情況置於基板表面(例如，基板5上緩衝層7之光罩層6)及/或除奈米結構側壁外之奈米元件頂端。該層體構成奈米結構之p-接觸層。形成該層體之材料可具高度反射性或高度透明性。
亦可設置另一導電層172，諸如，(僅)覆蓋基板5表面之金屬、TCO或導電聚合物，即導電層172並不延伸至奈米元件之側壁。而，導電層172在相鄰奈米元件之間形成導電連接，因此期望提升電流傳導能力。針對該層體172應 選擇產生高散熱性之材料。該材料可具高反射性或高透明性。
最後，奈米元件可具有電絕緣鈍化層174(在圖9中編號97)諸如，聚合物、氧化物、氮化物或類似絕緣材料，以減少漏電，周圍影響，亦調節光提取性。針對鈍化層應選擇產生高散熱性之材料，並可具高反射性或高透明性。
圖18中所示實施例具有與圖17中實施例相同之一般構造。然而，此處，結構覆蓋有另一導電層176，諸如，金屬、TCO或導電聚合物。該層體176覆蓋奈米元件頂端，並進一步橫向延伸，以在相鄰奈米元件之間建立橋聯178(出於說明目的，相鄰元件僅以虛線表示)。該層體176之目的在於提升電流傳導能力，如圖17中層體172。在一較佳實施例中，該層體176形成該結構之實際p-電極層。較佳地，該層體具反射性，以使該裝置在運行中底部發射。在此情況中，p-接觸層170視情況而定。針對另一導電層176應選擇產生高散熱性之材料，並可具高反射性或高透明性。在此實施例中，鈍化層174並不如圖17般遍佈整個結構，而僅部分沿著側壁自底部往上延伸(例如，自奈米元件底部沿奈米元件高度之50-90%)。藉此，形成橋聯電極層176之支撐物。
圖19顯示具有類似基底結構之又另一實施例。然而，在此實施例中，p-接觸層170僅覆蓋奈米元件之垂直側壁。將另一較厚導電層180設置於p-接觸層170上。此層體180宜由諸如金屬、TCO或導電聚合物之材料製成。層體180 覆蓋側壁，及視情況覆蓋基板表面(例如，基板5上緩衝層7之光罩層6)及/或奈米元件頂端，並期望提升裝置之電流傳導能力。針對此層體應選擇產生高散熱性之材料，且其可具有高反射性或高透明性。
圖19所示之整個結構(類似於圖17及18所示結構)覆蓋有鈍化層174，諸如，聚合物、氧化物、氮化物或類似物，以減少漏電，外界影響，亦及調節光提取性。針對該鈍化層應選擇產生高散熱性之材料，且可具有高反射性或高透明性。鈍化層174可覆蓋導電層180之頂部及側面，以經由層體174之孔電接觸層體180。
在圖20中，所示結構不同於圖17所示結構，不同之處在於設置了覆蓋整個結構之導電層182，即其覆蓋基板表面(例如，光罩層6表面)及奈米元件側壁以及奈米元件頂端(此組態被稱為「高領」)。此處之目的亦在於提升電流傳導能力。選擇產生高散熱性之材料，且其可具有高反射性或高透明性。在此實施例中，層體170視情況而定。
再次設置鈍化層174，諸如，聚合物、氧化物、氮化物或類似物，以減少漏電，外界影響，亦及調節光提取性。鈍化層174可覆蓋導電層182之頂部及側面，以經由層體174之孔電接觸層體182。
特定言之，應強調，雖然該等圖說明之實施例具有柱狀幾何結構，且係基於奈米線核心，即「一維」核心，但應瞭解，藉由改變生長條件，核心可具有其他幾何結構(諸如，錐形)。同樣，藉由改變生長條件，最終奈米元件可 具有錐形，或介於柱狀與錐形之間之任何形狀。
雖然本發明已連同目前被認為是最實用及最佳實施例而描述，但應瞭解，本發明並不限於所揭示實施例，相反地，其意欲涵蓋隨附申請專利範圍內之各種修飾及等效配置。
1‧‧‧奈米線
2‧‧‧奈米線核心
3‧‧‧奈米線外殼
4‧‧‧中間主動層
5‧‧‧基板
6‧‧‧光罩層
7‧‧‧緩衝層
8‧‧‧p-電極
8'‧‧‧導電層
8"‧‧‧導電層
9‧‧‧保護層
10‧‧‧犧牲層
10a‧‧‧光阻劑
10b‧‧‧光阻圖案
11‧‧‧n-襯墊區
12‧‧‧光阻層
13‧‧‧非主動區
14‧‧‧LED區
15‧‧‧p-襯墊區
16‧‧‧p-電極層
16a‧‧‧p-電極
16b‧‧‧n-電極
16c‧‧‧p-電極層
16d‧‧‧電流散佈層
16e‧‧‧反射器層
17‧‧‧光阻圖案
17a‧‧‧光阻圖案
18‧‧‧空白空間
19‧‧‧光阻圖案
20‧‧‧n-電極
21a‧‧‧p-凸塊
21b‧‧‧n-凸塊
22‧‧‧p電極
23‧‧‧n電極
24‧‧‧載體
25‧‧‧p-電極
26‧‧‧n-電極
27‧‧‧環氧材料
28‧‧‧開口
29‧‧‧p-接觸
30‧‧‧n-接觸
90‧‧‧接觸層
91‧‧‧玻璃層
92‧‧‧鏡面層
93‧‧‧孔
94‧‧‧n-接觸層
95‧‧‧共晶黏結層
96‧‧‧擴散障壁
97‧‧‧絕緣層
100A‧‧‧載體
100B‧‧‧安裝結構
101‧‧‧保護性「球形物」
102‧‧‧導線
103‧‧‧熔化膠合層
170‧‧‧p-接觸層
172‧‧‧導電層
174‧‧‧鈍化層
176‧‧‧導電層
178‧‧‧橋聯
180‧‧‧導電層
182‧‧‧導電層
本發明實施例現將參考附圖說明，其中：圖1示意性地說明按照本發明實施例之奈米線LED之基體之側橫截面視圖，圖2示意性地說明按照本發明實施例之緩衝層上之奈米線LED結構之側橫截面視圖，圖3a-b示意性地說明按照本發明實施例之橋聯p-電極之側橫截面視圖，圖4a-h示意性地說明按照本發明之一實施例之一方法之第一實施之側橫截面視圖，圖4i-s示意性地說明按照本發明另一實施例之一方法之第二實施之側橫截面視圖，圖5顯示按照本發明實施例之橋聯p-電極之兩掃描電子顯微鏡圖像，圖6a-i示意性地說明按照本發明另一實施例之一方法之第三實施之側橫截面視圖，圖7顯示根據第三實施實例所製造之奈米線LED結構之掃描電子顯微鏡圖像，圖8示意性地說明包括軸向pn接面及按照本發明替代性 實施例之橋聯p-電極之奈米線LED結構陣列之側橫截面視圖，圖9說明根據本發明另一實施例之裝置之側橫截面視圖，圖10顯示藉由合適接觸安裝在子基板上之圖9實施例之裝置之側視圖，圖11說明根據本發明又一實施例之裝置之側橫截面視圖，及圖12顯示藉由合適接觸安裝在子基板上之圖11實施例之裝置之側視圖，圖13說明又一實施例之側橫截面視圖，圖14顯示具有合適接觸之圖13實施例，圖15顯示另一實施例之側橫截面視圖，圖16顯示具有合適接觸之圖15實施例，圖17顯示奈米尺寸之結構之另一實施例，圖18顯示奈米尺寸之結構之又一實施例，圖19顯示奈米尺寸之結構之另一實施例，及圖20顯示奈米尺寸之結構之另一實施例。
1‧‧‧奈米線
6‧‧‧光罩層
7‧‧‧緩衝層
90‧‧‧接觸層
91‧‧‧玻璃層
92‧‧‧鏡面層
93‧‧‧孔
95‧‧‧共晶黏結層
96‧‧‧擴散障壁
97‧‧‧絕緣層

Claims (28)

  1. 一種光電結構，其包括：複數個於支撐層上並排配置之奈米元件，其中各奈米元件包括至少一第一導電型半導體之奈米尺寸之核心，其中該核心與第二導電型半導體形成pn或pin接面；第一電極層，其遍佈複數個奈米元件且與至少一部分第二導電型半導體電接觸；及設置於該結構之第二導電型半導體側上之反射鏡。
  2. 如請求項1之結構，其中該反射鏡係作為反射性材料層設置於該第一電極層上。
  3. 如請求項2之結構，其進一步包括與該奈米尺寸之核心電連接之第二電極層。
  4. 如請求項3之結構，其中該支撐層包括在基板上之n-型半導體緩衝層，該緩衝層充當n-接觸，且該第二電極層與該緩衝層接觸。
  5. 如請求項1之結構，其中該第一電極層具反射性，且包括該反射鏡。
  6. 如請求項2之結構，其中該第一電極層係透明的。
  7. 如請求項2之結構，其中該第一電極層之厚度為150 nm-900 nm。
  8. 如請求項3之結構，其進一步包括覆蓋該反射鏡之擴散障壁層。
  9. 如請求項8之結構，其進一步包括覆蓋該擴散障壁層之共晶黏結層或電鍍黏結層。
  10. 如請求項9之結構，其進一步包括覆蓋該第一電極之透明絕緣層，其中該透明絕緣層為該反射鏡提供平坦表面，且該反射鏡經由該透明絕緣層中之開口與該第一電極層電接觸。
  11. 如請求項10之結構，其中該結構係利用該共晶黏結層或該電鍍黏結層覆晶黏結於載體上之接觸電極，且其中該載體之第一部分係藉由該共晶黏結層或電鍍黏結層、該擴散障壁層及該反射鏡與該第一電極層電連接，及該載體之第二部分係藉由電線與該第二電極層連接。
  12. 如請求項2之結構，其中該第二導電型半導體包括半導體外殼，其係該奈米元件之一部分，且各奈米元件包括含該核心、該外殼及介於該核心與該外殼間之主動區域之奈米結構。
  13. 如請求項2之結構，其中該第二導電型半導體包括不屬於該奈米元件之一部分之體型半導體元件；該核心包括第一導電型半導體奈米線或第一導電型半導體奈米線及至少一第一導電型半導體外殼；且各奈米元件包括含該核心及介於該核心與該體型半導體元件間之主動區域之奈米結構。
  14. 一種製造光電結構之方法，該方法包括：提供支撐層；提供複數個於該支撐層上並排配置之奈米元件，其中各奈米元件包括至少第一導電型半導體之奈米尺寸之核心，其中該核心與第二導電型半導體形成pn或pin接面； 提供第一電極層，其遍佈該複數個奈米元件且與至少一部分第二導電型半導體電接觸；及在該結構之第二導電型半導體側上設置反射鏡。
  15. 如請求項14之方法，其中該第一導電型包括n-型，該第二導電型包括p-型，且該第一電極層包括p-電極層。
  16. 如請求項15之方法，其進一步包括沉積與該n-型核心電連接之第二n-電極層。
  17. 如請求項16之方法，其中該支撐層包括於基板上之n-型半導體緩衝層，該緩衝層充當n-接觸，且該n-電極層與該緩衝層接觸。
  18. 如請求項16之方法，其中該第二導電型半導體包括半導體外殼，其係該奈米元件之一部分，且各奈米元件包括含該核心、該外殼及介於該核心與該外殼間之主動區域之奈米結構。
  19. 如請求項16之方法，其中該第二導電型半導體包括不屬於該奈米元件之一部分之體型半導體元件；該核心包括第一導電型半導體奈米線或第一導電型半導體奈米線及至少一第一導電型半導體外殼；且各奈米元件包括含該核心及介於該核心與該體型半導體元件間之主動區域之奈米結構。
  20. 如請求項16之方法，其中該第一電極層具反射性，且包括該反射鏡，以使提供該第一電極及設置該反射鏡之步驟係在同一步驟中進行。
  21. 如請求項16之方法，其中該第一電極層係透明的，且該 反射鏡包括與該第一電極層呈電接觸而沉積之反射性導電層。
  22. 如請求項21之方法，其進一步包括在該第一電極層上沉積透明絕緣層，使該透明絕緣層平坦化，及在該透明絕緣層中形成開口，其中將該反射性導電層沉積於該透明絕緣層上及該開口中，以與該第一電極層電接觸。
  23. 如請求項22之方法，其中該透明絕緣層包括旋塗式玻璃。
  24. 如請求項22之方法，其進一步包括將擴散障壁層沉積在該反射鏡上，及將共晶黏結層或電鍍黏結層沉積在該擴散障壁層上。
  25. 如請求項24之方法，其進一步包括藉由共晶黏結或熔化膠合，利用共晶黏結層或電鍍黏結層將該結構覆晶黏結至載體上之接觸電極。
  26. 如請求項25之方法，其中該載體之第一部分係藉由該共晶黏結層或該電鍍黏結層、該擴散障壁層及該反射鏡與該第一電極層電連接，及該載體之第二部分係藉由電線與該第二電極層連接。
  27. 如請求項17之方法，其中該基板係藉由蝕刻、研磨或拋光而移除。
  28. 如請求項27之方法，其中該緩衝層係經粗糙化或蝕刻，以增加光提取。
TW101135418A 2011-09-26 2012-09-26 奈米線尺寸之光電結構及其製造方法 TW201322490A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161539117P 2011-09-26 2011-09-26
US13/251,555 US8350251B1 (en) 2011-09-26 2011-10-03 Nanowire sized opto-electronic structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
TW201322490A true TW201322490A (zh) 2013-06-01

Family

ID=47427882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135418A TW201322490A (zh) 2011-09-26 2012-09-26 奈米線尺寸之光電結構及其製造方法

Country Status (8)

Country Link
US (3) US8350251B1 (zh)
EP (1) EP2761678B1 (zh)
JP (1) JP6077549B2 (zh)
KR (1) KR101944327B1 (zh)
CN (1) CN104321887B (zh)
SG (1) SG11201400882QA (zh)
TW (1) TW201322490A (zh)
WO (1) WO2013049008A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779239A (zh) * 2014-01-13 2015-07-15 三星电子株式会社 半导体发光器件
US9412614B2 (en) 2014-05-29 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Nano wire structure and method for fabricating the same
TWI550924B (zh) * 2014-01-17 2016-09-21 Nat Univ Chung Hsing Piezoelectric sensing element and its making method

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136906A (ko) 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101260790B1 (ko) * 2012-03-22 2013-05-06 한국표준과학연구원 나노선 어레이 상부전극 형성방법 및 상부전극이 형성된 나노선 어레이
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US8993998B2 (en) * 2012-07-02 2015-03-31 The Regents Of The University Of California Electro-optic device having nanowires interconnected into a network of nanowires
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9076945B2 (en) * 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
WO2014143991A1 (en) * 2013-03-15 2014-09-18 Glo Ab Nanowire led structure with decreased leakage and method of making same
JP2016519421A (ja) * 2013-03-15 2016-06-30 グロ アーベーＧｌｏ Ａｂ ナノワイヤｌｅｄの抽出効率を向上させる高誘電体膜
FR3004006B1 (fr) * 2013-03-28 2016-10-07 Aledia Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
US9196787B2 (en) 2013-06-07 2015-11-24 Glo Ab Nanowire LED structure with decreased leakage and method of making same
US10001442B2 (en) * 2013-06-13 2018-06-19 The Regents Of The University Of California Optical fiber-based hybrid SERS platform for in vivo detection of bio-molecules
WO2014204906A1 (en) * 2013-06-18 2014-12-24 Glo-Usa, Inc. Insulating layer for planarization and definition of the active region of a nanowire device
FR3007580B1 (fr) * 2013-06-25 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique a reflectivite amelioree
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
KR20150054383A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 발광소자
US9190563B2 (en) 2013-11-25 2015-11-17 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
KR102132651B1 (ko) 2013-12-03 2020-07-10 삼성전자주식회사 나노구조 반도체 발광소자
KR102285786B1 (ko) * 2014-01-20 2021-08-04 삼성전자 주식회사 반도체 발광 소자
KR102188497B1 (ko) 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자
KR102203461B1 (ko) 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
US10483319B2 (en) 2014-08-08 2019-11-19 Glo Ab Pixilated display device based upon nanowire LEDs and method for making the same
US9882086B2 (en) 2014-08-12 2018-01-30 Glo Ab III-nitride nanowire LED with strain modified surface active region and method of making thereof
WO2016049507A1 (en) 2014-09-26 2016-03-31 Glo Ab Monolithic image chip for near-to-eye display
US10950747B2 (en) 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
US10050172B2 (en) * 2015-07-01 2018-08-14 Sensor Electronic Technology, Inc. Substrate structure removal
EP3127747A1 (fr) * 2015-08-07 2017-02-08 Valeo Vision Dispositif d'éclairage et/ou de signalisation pour véhicule automobile
CN105511150A (zh) * 2016-02-01 2016-04-20 京东方科技集团股份有限公司 一种量子棒、量子棒制作方法和显示面板
FR3048817B1 (fr) * 2016-03-11 2018-06-15 Valeo Comfort And Driving Assistance Ecran et afficheur tete haute comprenant un tel ecran
FR3061608B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
CN107039884B (zh) * 2017-05-03 2019-07-12 中国科学院上海微系统与信息技术研究所 一种基于张应变Ge纳米线的有源区结构及激光器
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
DE102017113745A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
WO2019089697A1 (en) * 2017-11-01 2019-05-09 The Regents Of The University Of California Reduction in leakage current and increase in efficiency of iii-nitride leds by sidewall passivation using atomic layer deposition
WO2019199946A1 (en) 2018-04-11 2019-10-17 Glo Ab Light emitting diodes formed on nanodisk substrates and methods of making the same
WO2019204748A1 (en) 2018-04-20 2019-10-24 Glo Ab Subpixel light emitting diodes for direct view display and methods of making the same
WO2020046710A2 (en) 2018-08-24 2020-03-05 Matthew Hartensveld Nanowire light emitting switch devices and methods thereof
KR20240001157A (ko) 2018-12-03 2024-01-03 나노시스, 인크. 비활성화된 영역을 포함하는 발광 다이오드 및 이의 제조방법
KR20240035906A (ko) 2019-05-30 2024-03-18 나노시스, 인크. 포지티브 포토레지스트 절연 스페이서 및 도전성 측벽 접촉부를 포함하는 발광 다이오드 디바이스 및 이의 제조 방법
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
US11569432B2 (en) * 2019-11-15 2023-01-31 Georgia Tech Research Corporation Systems and methods for piezoelectric, electronic, and photonic devices with dual inversion layers
JP2021136326A (ja) * 2020-02-27 2021-09-13 セイコーエプソン株式会社 発光装置およびプロジェクター
CN115989590A (zh) 2020-05-18 2023-04-18 纳诺西斯有限公司 用于直视型显示器的次像素发光二极管及其制造方法
CN112467016A (zh) * 2020-11-16 2021-03-09 福建华佳彩有限公司 一种Mini LED的柔性封装散热结构及其制造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
EP1928034A3 (en) 1997-12-15 2008-06-18 Philips Lumileds Lighting Company LLC Light emitting device
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6812502B1 (en) 1999-11-04 2004-11-02 Uni Light Technology Incorporation Flip-chip light-emitting device
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
EP2149907A3 (en) 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
DE102004036295A1 (de) 2003-07-29 2005-03-03 GELcore, LLC (n.d.Ges.d. Staates Delaware), Valley View Flip-Chip-Leuchtdioden-Bauelemente mit Substraten, deren Dicke verringert wurde oder die entfernt wurden
WO2005088743A1 (en) 2004-03-15 2005-09-22 Tinggi Technologies Private Limited Fabrication of semiconductor devices
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
WO2006000790A1 (en) 2004-06-25 2006-01-05 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
EP2144286A3 (en) 2004-06-30 2011-03-30 Seoul Opto Device Co., Ltd. Light emitting element with a plurality of light emitting diodes bonded, method of manufacturing the same, and light emitting device using the same
US7274040B2 (en) 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
US7723736B2 (en) 2004-12-14 2010-05-25 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
US7221044B2 (en) 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
SG145706A1 (en) 2005-02-02 2008-09-29 Agency Science Tech & Res Method and structure for fabricating iii-v nitride layers on silicon substrates
US7125734B2 (en) * 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US8344361B2 (en) * 2005-06-16 2013-01-01 Qunano Ab Semiconductor nanowire vertical device architecture
KR20070021671A (ko) 2005-08-19 2007-02-23 서울옵토디바이스주식회사 나노막대들의 어레이를 채택한 발광 다이오드 및 그것을제조하는 방법
US7718449B2 (en) 2005-10-28 2010-05-18 Lumination Llc Wafer level package for very small footprint and low profile white LED devices
KR100844722B1 (ko) 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
WO2007102781A1 (en) 2006-03-08 2007-09-13 Qunano Ab Method for metal-free synthesis of epitaxial semiconductor nanowires on si
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
EP2126986B1 (en) * 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
AU2008203934C1 (en) 2007-01-12 2014-03-13 Qunano Ab Nitride nanowires and method of producing such
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
US8964020B2 (en) * 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
US7867793B2 (en) 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
KR100872678B1 (ko) 2007-07-23 2008-12-10 엘지이노텍 주식회사 반도체 발광소자의 제조 방법
JP5097532B2 (ja) * 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
WO2010014032A1 (en) 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
US7919780B2 (en) 2008-08-05 2011-04-05 Dicon Fiberoptics, Inc. System for high efficiency solid-state light emissions and method of manufacture
US8062916B2 (en) 2008-11-06 2011-11-22 Koninklijke Philips Electronics N.V. Series connected flip chip LEDs with growth substrate removed
US20100180950A1 (en) * 2008-11-14 2010-07-22 University Of Connecticut Low-temperature surface doping/alloying/coating of large scale semiconductor nanowire arrays
SE533531C2 (sv) 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
JP5017399B2 (ja) * 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
KR20130136906A (ko) 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779239A (zh) * 2014-01-13 2015-07-15 三星电子株式会社 半导体发光器件
US9431583B2 (en) 2014-01-13 2016-08-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device
TWI553900B (zh) * 2014-01-13 2016-10-11 三星電子股份有限公司 半導體發光元件
US9691945B2 (en) 2014-01-13 2017-06-27 Samsung Electronics Co., Ltd. Semiconductor light emitting device
TWI550924B (zh) * 2014-01-17 2016-09-21 Nat Univ Chung Hsing Piezoelectric sensing element and its making method
US9412614B2 (en) 2014-05-29 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Nano wire structure and method for fabricating the same
TWI547974B (zh) * 2014-05-29 2016-09-01 台灣積體電路製造股份有限公司 具有奈米線結構的半導體裝置及其製造方法
US9570358B2 (en) 2014-05-29 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Nano wire structure and method for fabricating the same
US9741621B2 (en) 2014-05-29 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nano wire structure and method for fabricating the same
US9911661B2 (en) 2014-05-29 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Nano wire structure and method for fabricating the same

Also Published As

Publication number Publication date
US9419183B2 (en) 2016-08-16
US8350251B1 (en) 2013-01-08
EP2761678B1 (en) 2016-07-06
CN104321887B (zh) 2017-05-31
EP2761678A2 (en) 2014-08-06
WO2013049008A2 (en) 2013-04-04
US20150207037A1 (en) 2015-07-23
KR20140067076A (ko) 2014-06-03
KR101944327B1 (ko) 2019-01-31
WO2013049008A3 (en) 2013-05-23
SG11201400882QA (en) 2014-04-28
JP2014530504A (ja) 2014-11-17
JP6077549B2 (ja) 2017-02-08
US8937295B2 (en) 2015-01-20
CN104321887A (zh) 2015-01-28
EP2761678A4 (en) 2015-06-17
US20130092900A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
JP6077549B2 (ja) ナノワイヤサイズ光電構造及びそれを製造する方法
US9312442B2 (en) Nanowire structure and method for manufacturing the same
US20190221731A1 (en) Nanostructured led
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
US20140093990A1 (en) Light Emitting Diode Optical Emitter with Transparent Electrical Connectors
TW201515091A (zh) 藉由乾式蝕刻移除３ｄ半導體結構之方法
TW201541662A (zh) 覆晶式半導體發光元件及其製造方法
KR20210069026A (ko) 발광 소자 및 그 제조 방법