TW201541662A - 覆晶式半導體發光元件及其製造方法 - Google Patents

覆晶式半導體發光元件及其製造方法 Download PDF

Info

Publication number
TW201541662A
TW201541662A TW103121521A TW103121521A TW201541662A TW 201541662 A TW201541662 A TW 201541662A TW 103121521 A TW103121521 A TW 103121521A TW 103121521 A TW103121521 A TW 103121521A TW 201541662 A TW201541662 A TW 201541662A
Authority
TW
Taiwan
Prior art keywords
body portion
main body
flip
emitting device
type semiconductor
Prior art date
Application number
TW103121521A
Other languages
English (en)
Other versions
TWI548114B (zh
Inventor
Ching-Hsueh Chiu
Ya-Wen Lin
Po-Min Tu
Shih-Cheng Huang
Original Assignee
Advanced Optoelectronic Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Optoelectronic Tech filed Critical Advanced Optoelectronic Tech
Publication of TW201541662A publication Critical patent/TW201541662A/zh
Application granted granted Critical
Publication of TWI548114B publication Critical patent/TWI548114B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

一種覆晶式半導體發光元件，包括從上到下依次排列的基板、N型半導體層、發光活性層、P型半導體層及分別形成在P型半導體層及N型半導體層上的P電極、N電極，基板遠離發光活性層的一側表面為上表面，所述上表面上設置有間隔的、尺寸為微米級的主體部，所述主體部的外表面上設置有尺寸為納米級的凸起。本發明還提供一種覆晶式半導體發光元件的製作方法。

Description

覆晶式半導體發光元件及其製造方法
本發明涉及一種半導體發光元件及其製造方法，特別涉及一種覆晶式半導體發光元件及其製造方法。
發光二極體因具有生產成本低、結構簡單、低能耗低污染、體積小及其容易安裝等優勢被大量用於照明光源及顯示技術中。
習知的發光二極體，係直接將發光二極體磊晶結構製作於基材上，並將N電極與P電極分別製作於發光二極體磊晶結構的N型半導體層及P型半導體層上，這樣的發光二極體，雖具有較佳的電流分佈效果，然而其採用金線來當做發光二極體與導線架的連接導線，這樣會導致發光二極體封裝面積增加。因此，近年來逐漸發展覆晶式的半導體發光元件。
如圖1所示，所謂的覆晶式半導體發光元件是將晶片翻轉朝下，並由金屬連接球20、21與承載基板10作結合的積體電路構裝體，覆晶式半導體發光元件的承載基板10與晶片間必須是一對一匹配，以便將晶片與承載基板10上的電極作精確的結合。而且覆晶式半導體發光元件採用金屬連接球20、21作為其與承載基板10的連接點，相較於習知的打線方式，覆晶式半導體發光元件不但可以大幅度的提高構裝密度，很好的控製離訊的干擾，而且還可以減少構裝體積、提高元件的電性和散熱性能。
雖然覆晶式半導體發光元件比傳統的半導體發光元件的出光面積大，但是光從發光活性層50發出經過N型半導體層60、基板80、最後從空氣中出去，然而此一過程中光線因全反射效應會使光再次被N型半導體層60吸收而導致出光減少，這樣導致覆晶式半導體發光元件的光輸出強度降低。
有鑑於此，有必要提出一種覆晶式半導體發光元件的結構及其製作方法，使覆晶式半導體發光元件不但擁有覆晶式的結構優勢，而且可以增加覆晶式半導體發光元件的出光強度，提高出光效率。
一種覆晶式半導體發光元件，包括從上到下依次排列的基板、N型半導體層、發光活性層、P型半導體層及分別形成在P型半導體層及N型半導體層上的P電極、N電極，所述基板遠離發光活性層的一側表面係上表面，所述上表面上設置有間隔的、尺寸為微米級的主體部，所述主體部的外表面上設置有尺寸為納米級的凸起。
一種覆晶式半導體發光元件的製作方法，步驟如下：
提供一覆晶式半導體發光元件半成品，包括基材、緩衝層、N型半導體層、發光活性層、P型半導體層、 P電極和N電極、金屬連接球及承載基板，使用黃光微影蝕刻技術，把基材遠離緩衝層的一側表面蝕刻形成多個間隔設置的微米級的主體部，所述基材沒有被蝕刻的部分形成基板；
提供二氧化矽納米小球，利用基板一側主體部外表面與二氧化矽納米小球間範德瓦爾斯力相互作用，使得二氧化矽納米小球移動並附著至主體部的外表面；
轉印二氧化矽納米小球形狀到具有微米級的主體部的外表面；
去除二氧化矽納米小球，而使主體部外表面上設置有尺寸為納米級的凸起。
在本發明中的覆晶式半導體發光元件中，發光活性層出光後，依次經過N型半導體層、緩衝層、基板射出覆晶體，本發明藉由在基板上表面部分設置主體部和凸起，當光線進入基板後自基板上表面出設時，先經主體部第一次折射，再經過凸起的第二次折射後射入空氣，這樣，主體部和凸起使得光線先聚集，最後發散，阻止光線自基板表面射入放空氣時基板材料和空氣較大的折射率差異而發生全反射，導致出光減少，主體部和凸起結構的設置使最終出光光場更擴散，使覆晶式半導體發光元件的出光效率提高。本發明中主體部和凸起的製作方法比一般的濺鍍方式製造起來更方便、且生產成本低，更具有市場競爭性。
圖1係習知技術中覆晶式半導體發光元件的光路圖。
圖2係本實施例中覆晶式半導體發光元件的剖視圖。
圖3係圖2中覆晶式半導體發光元件的微結構的部分放大圖。
圖4係覆晶式半導體發光元件另一實施例的部分微結構的部分放大圖。
圖5至圖10係本實施例中所述覆晶式半導體發光元件中微結構的製造流程圖。
請參考圖2至圖3，本實施例的一種覆晶式半導體發光元件包括從上到下依次排列的微結構81、基板80、緩衝層70、N型半導體層60、發光活性層50及P型半導體層40，一P電極30及一N電極31分別形成在P型半導體層40及N型半導體層60裸漏的同側表面，金屬連接球20和21導電連接P電極30、N電極31與承載基板10。
承載基板10採用散熱性能良好的半導體材料製成，用於承載覆晶式半導體發光元件及吸收並散發覆晶式半導體發光元件產生的熱量。
金屬連接球20和金屬連接球21係Sn、Pb、Au或者Ag等金屬材料。所述的金屬連接球20連接P電極30和承載基板10，所述的金屬連接球21連接N電極31和承載基板10，所述的承載基板10上的電極和覆晶式半導體發光元件的P電極30和N電極31間必須是一對一匹配，如此才能將晶片與承載基板10上的電極作精確地結合。
所述的P電極30、N電極31為金屬電極，厚度在200nm到5000nm之間，採用導電導熱性能良好的金屬材料製成，如Al、Ag、Ni、Au、Cu、Pd和Rh中的一種或者合金材料製成，首選材質為Cr、Pt、Au。
P型半導體層40提供電洞，主要係P型氮化鎵(GaN)材料，N型半導體層60提供電子，材料主要係摻雜的氮化鎵（GaN）材料，如AlGaN。
緩衝層70由不摻雜氮化鎵（GaN）材料製成，主要用來降低N型半導體層60的晶格缺陷。
發光活性層50產生光線，其材質係氮化鎵基材料，如InGaN、GaN等，主要使電子及電洞局限在一起，增加發光強度。
基板80主要材質係藍寶石，主要利用藍寶石材料機械強度高，易於加工處理，所述的基板80在遠離發光活性層50的面為上表面801，所述上表面801上設置有微結構81。
所述微結構81包括多個主體部811和形成於主體部811外表面的凸起812。主體部811係自基板80上表面801向上凸伸的半球狀結構，所述主體部811間隔排列。凸起812係自主體部811表面上凸伸形成的若干間隔分佈的突出結構，所述凸起812係均勻間隔排布的半球狀。所述主體部811及凸起812用於將發光活性層50的光線盡可能多的散射出去，以提高覆晶式半導體發光元件的出光效率。
每一主體部811的底端長度係L。主體部811底端的長度L大於其它部分的長度，並且L的長度介於2µm ~7µm，優選的，L為3µm。每一主體部811的高度為H，所述高度H的尺寸介於1µm ~2.5µm，優選的，所述高度H為1.6µm。相鄰的主體部811之間的距離自遠離發光活性層50的方向逐漸增大，也即也即相鄰的主體部811之間的距離自底端向頂端逐漸增大。相鄰的主體部811的底端之間的距離最小，為D，所述D的尺寸介於0.2µm ~ 1µm，優選的，D的尺寸為0.3µm。所述凸起的直徑為R，所述R的尺寸介於100 nm~1µm，優選的，R的尺寸為200 nm。
在本發明中，發光活性層50出光後，大部分光依次經過N型半導體層60、緩衝層70、基板80射出覆晶體，本發明藉由在基板80遠離發光活性層50的上表面801上設置微結構81，當光線進入基板80自基板80的上表面801上設置的微結構81出設時，光線首先會經主體部811的折射，再經過凸起812的折射後射入空氣，這樣，微結構81折射的結果使得光線先聚集，後發散，阻止光線自基板80的上表面801射入放空氣時因基板80材料和空氣較大的折射率差異而發生全反射，導致光線被反射回覆晶式半導體發光元件進而使出光減少的問題，微結構81使最終出光光場更擴散，而且使覆晶式半導體發光元件的出光效率提高。
如圖4所示，在其他實施例中，所述凸起812a呈鋸齒狀結構，所述凸起812a的最大寬度W介於100 nm~1µm，優選的，W的尺寸為200 nm。
請參考圖5至圖10，所述覆晶式半導體發光元件的製作方法如下：
步驟一：如圖5所示，提供一覆晶式半導體發光元件半成品，包括基材100、緩衝層70、N型半導體層60、發光活性層50、P型半導體層40、分別形成在P型半導體層和N型半導體層上的P電極30和N電極31、金屬連接球20、21及承載基板10。使用黃光微影蝕刻技術，把基材100遠離緩衝層70的一側表面蝕刻形成多個間隔設置的半球狀微米級的主體部811，所述基材100沒有被蝕刻的部分形成基板80；
步驟二：如圖6所示，在敞口容器中裝入甲苯91和二氧化矽納米小球90，因二氧化矽納米小球90的密度小於甲苯91，因此二氧化矽納米小球90會浮在甲苯91上面；
步驟三：如圖7所示，將經步驟一所得的元件放入敞口容器中，利用基板80遠離緩衝層一側表面形成的主體部811外表面與二氧化矽納米小球90間範德瓦爾斯力相互作用，使得二氧化矽納米小球90移動至主體部811外表面；
步驟四：如圖8所示，等待敞口容器中甲苯91揮發後，二氧化矽納米小球90將附著在主體部811外表面上；
步驟五：如圖9所示，接著使用等離子體蝕刻機台以蝕刻方式把二氧化矽納米小球90形狀轉印到主體部811上；
步驟六：如圖10所示，最後使用超音波振盪器將二氧化矽納米小球90給去除掉，如此，便形成了本發明的主體部811及均勻間隔形成在主體部811外表面的凸起812、812a，覆晶式半導體發光元件製造完成；
上述製作過程中，使用等離子蝕刻機台等向性蝕刻而形成所述半球狀的凸起812。可以理解的，在其它實施例中，使用等離子蝕刻機台非等向性蝕刻而形成所述鋸齒狀的凸起812a。
本發明中微結構81的製作首先使用黃光微影蝕刻技術，把基板80上表面801蝕刻為半球狀微米級的主體部811，再使用二氧化矽納米球90並搭配範德瓦爾斯力作用附著在主體部811上，之後再利用等離子蝕刻機台蝕刻方式就可形成凸起812、812a的結構。本發明中所述覆晶式半導體發光元件製造方法比一般的濺鍍方式製造起來更方便易行、且生產成本低，更具有市場競爭性。
10‧‧‧承載基板
20、21‧‧‧金屬連接球
30‧‧‧P電極
31‧‧‧N電極
40‧‧‧P型半導體層
50‧‧‧發光活性層
60‧‧‧N型半導體層
70‧‧‧緩衝層
80‧‧‧基板
801‧‧‧上表面
81‧‧‧微結構
811‧‧‧主體部
812、812a‧‧‧凸起
90‧‧‧二氧化硅納米小球
91‧‧‧甲苯
100‧‧‧基材
無
10‧‧‧承載基板
20、21‧‧‧金屬連接球
30‧‧‧P電極
31‧‧‧N電極
40‧‧‧P型半導體層
50‧‧‧發光活性層
60‧‧‧N型半導體層
70‧‧‧緩衝層
80‧‧‧基板
801‧‧‧上表面

Claims (13)

  1. 一種覆晶式半導體發光元件，包括從上到下依次排列的基板、N型半導體層、發光活性層、P型半導體層及分別形成在P型半導體層及N型半導體層上的P電極、N電極，其改良在於：基板遠離發光活性層的一側表面為上表面，所述上表面上設置有間隔的、尺寸為微米級的主體部，所述主體部的外表面上設置有尺寸為納米級的凸起。
  2. 如申請專利範圍第1項所述的覆晶式半導體發光元件，其中：所述主體部自所述上表面向外凸伸，所述凸起自所述主體部的外表面凸伸。
  3. 如申請專利範圍第2項所述的覆晶式半導體發光元件，其中：所述主體部為半球狀的凸起，所述主體部底端的寬度為2µm ~7µm。
  4. 如申請專利範圍第2項所述的覆晶式半導體發光元件，其中：所述主體部的高度為1µm ~2.5µm。
  5. 如申請專利範圍第2項所述的覆晶式半導體發光元件，其中：所述主體部與主體部之間的間隔寬度為0.2~1µm。
  6. 如申請專利範圍第1項所述的覆晶式半導體發光元件，其中：所述納米級的凸起為半球狀或者齒輪狀，其與所述主體部相連的底端的寬度為100nm~1µm。
  7. 一種覆晶式半導體發光元件的製造方法如下，其步驟包括：
    提供一覆晶式半導體發光元件半成品，包括基材、緩衝層、N型半導體層、發光活性層、P型半導體層、 P電極和N電極、金屬連接球及承載基板，使用黃光微影蝕刻技術，把基材遠離緩衝層的一側表面蝕刻形成多個間隔設置的微米級的主體部，所述基材沒有被蝕刻的部分形成基板；
    提供二氧化矽納米小球，利用基板一側主體部外表面與二氧化矽納米小球間範德瓦爾斯力相互作用，使得二氧化矽納米小球移動並附著至主體部的外表面；
    轉印二氧化矽納米小球形狀到具有微米級的主體部的外表面；
    去除二氧化矽納米小球，而使主體部外表面上設置有尺寸為納米級的凸起。
  8. 如申請專利範圍第7項所述覆晶式半導體發光元件的製造方法，其中：使用等離子蝕刻機台將二氧化矽納米小球形狀轉印到微米級的主體部的外表面。
  9. 如申請專利範圍第7項所述覆晶式半導體發光元件的製造方法，其中：使用超音波振盪器去除二氧化矽納米小球。
  10. 如申請專利範圍第7項所述覆晶式半導體發光元件的製造方法，其中：所述主體部為半球狀的凸起，所述主體部的底端寬度為2µm ~7µm。
  11. 如申請專利範圍第7項所述覆晶式半導體發光元件的製造方法，其中：所述主體部的高度為1µm ~2.5µm。
  12. 如申請專利範圍第7項所述覆晶式半導體發光元件的製造方法，其中：所述主體部與主體部之間的間隔寬度為0.2µm ~1µm。
  13. 如申請專利範圍第7項所述覆晶式半導體發光元件的製造方法，其中：所述納米級的凸起為半球狀或者齒輪狀，其與所述主體部相連的底端的寬度為100nm~1µm。
TW103121521A 2014-04-24 2014-06-23 覆晶式半導體發光元件及其製造方法 TWI548114B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410167575.2A CN105023983A (zh) 2014-04-24 2014-04-24 覆晶式半导体发光元件及其制造方法

Publications (2)

Publication Number Publication Date
TW201541662A true TW201541662A (zh) 2015-11-01
TWI548114B TWI548114B (zh) 2016-09-01

Family

ID=54335570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121521A TWI548114B (zh) 2014-04-24 2014-06-23 覆晶式半導體發光元件及其製造方法

Country Status (3)

Country Link
US (1) US9680059B2 (zh)
CN (1) CN105023983A (zh)
TW (1) TWI548114B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968092A (zh) * 2020-11-19 2021-06-15 重庆康佳光电技术研究院有限公司 发光器件、其制作方法及具有其的显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106384770A (zh) * 2016-10-31 2017-02-08 华南理工大学 纳米/微米复合图形化蓝宝石衬底及其制备方法
WO2023077502A1 (zh) * 2021-11-08 2023-05-11 重庆康佳光电技术研究院有限公司 发光二极管芯片及其制备方法、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125734B2 (en) * 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US8729580B2 (en) * 2005-12-06 2014-05-20 Toshiba Techno Center, Inc. Light emitter with metal-oxide coating
CN101101949B (zh) * 2006-07-03 2010-12-08 联胜光电股份有限公司 半导体发光元件及其制造方法
CN101911317B (zh) * 2007-12-28 2012-06-06 日亚化学工业株式会社 半导体发光元件及其制造方法
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
TWI394873B (zh) * 2009-04-27 2013-05-01 Aurotek Corp 具有週期結構之藍寶石基板之製造方法
KR20110070471A (ko) * 2009-12-18 2011-06-24 삼성모바일디스플레이주식회사 반사 방지 필름 및 이를 포함하는 표시 장치, 그리고 반사 방지 필름 제조 방법 및 이를 위한 마스터 필름
CN102234183A (zh) * 2010-04-28 2011-11-09 中国科学院理化技术研究所 减反增透涂层和超疏水自清洁减反增透涂层及其制备方法
KR101250450B1 (ko) * 2010-07-30 2013-04-08 광주과학기술원 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
CN102130285B (zh) * 2010-11-03 2012-12-26 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
JP5603813B2 (ja) * 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
US8906712B2 (en) * 2011-05-20 2014-12-09 Tsmc Solid State Lighting Ltd. Light emitting diode and method of fabrication thereof
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
US20130140592A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode with improved light extraction efficiency and methods of manufacturing same
TWI606618B (zh) * 2012-01-03 2017-11-21 Ｌｇ伊諾特股份有限公司 發光裝置
TW201414010A (zh) * 2012-09-27 2014-04-01 Epistar Corp 發光元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968092A (zh) * 2020-11-19 2021-06-15 重庆康佳光电技术研究院有限公司 发光器件、其制作方法及具有其的显示面板

Also Published As

Publication number Publication date
US9680059B2 (en) 2017-06-13
US20150311413A1 (en) 2015-10-29
TWI548114B (zh) 2016-09-01
CN105023983A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
JP6077549B2 (ja) ナノワイヤサイズ光電構造及びそれを製造する方法
US9312442B2 (en) Nanowire structure and method for manufacturing the same
TWI446569B (zh) 豎立式透明無鏡發光二極體
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
US7985972B2 (en) Light emitting device having protrusion and recess structure and method of manufacturing the same
KR100878326B1 (ko) 칩스케일 패키징 발광소자 및 그의 제조방법
US20110089447A1 (en) Light-emiting device chip with micro-lenses and method for fabricating the same
JP2011060966A (ja) 発光装置
KR200472973Y1 (ko) 발광 다이오드 기판 및 발광 다이오드
JP2006332383A (ja) 半導体発光素子およびその製造方法
JP2010135746A (ja) 半導体発光素子およびその製造方法、発光装置
TWI548114B (zh) 覆晶式半導體發光元件及其製造方法
US20110103077A1 (en) Light emitting diode packaging method with high light extraction and heat dissipation using a transparent vertical stand structure
Jan et al. AlGaInP light-emitting diode with metal reflector structure
US20110233599A1 (en) Light-emitting device
Jiang et al. Nitride deep-ultraviolet light-emitting diodes with microlens array
KR20130075815A (ko) 발광 소자

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees