CN105765741B - 纳米结构半导体发光器件 - Google Patents

纳米结构半导体发光器件 Download PDF

Info

Publication number
CN105765741B
CN105765741B CN201480065440.3A CN201480065440A CN105765741B CN 105765741 B CN105765741 B CN 105765741B CN 201480065440 A CN201480065440 A CN 201480065440A CN 105765741 B CN105765741 B CN 105765741B
Authority
CN
China
Prior art keywords
layer
current blocking
nanometer core
middle layer
tip portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480065440.3A
Other languages
English (en)
Other versions
CN105765741A (zh
Inventor
徐软瑀
金定燮
崔荣进
丹尼斯·桑尼科夫
成汉珪
千大明
许在赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority claimed from PCT/KR2014/010310 external-priority patent/WO2015065071A1/ko
Publication of CN105765741A publication Critical patent/CN105765741A/zh
Application granted granted Critical
Publication of CN105765741B publication Critical patent/CN105765741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明的一个实施例提供了一种纳米结构半导体发光器件，其包括：基础层，其由第一导电类型的半导体构成；绝缘层，其形成在基础层上并且具有暴露出基础层的部分区域的多个开口；纳米核，其形成在基础层的暴露的区域中的每一个上，由第一导电类型的半导体构成，并且具有晶面与其侧表面的晶面不同的上端部分；在纳米核的表面上接连形成的有源层和第二导电类型的半导体层；以及电流阻挡中间层，其形成在纳米核的上端部分上，以位于有源层与纳米核之间。

Description

纳米结构半导体发光器件
技术领域
本公开涉及一种纳米结构半导体发光器件。
背景技术
诸如发光二极管(LED)的半导体发光器件是一种包括在其中的材料发射光的器件。在LED中，根据电子-空穴复合产生的能量被转化为光以从LED发射。LED在照明装置和显示装置中被广泛用作光源，这样，易于加速其发展。
近来，开发了利用纳米结构的半导体发光器件作为新的半导体发光器件技术。利用纳米结构的半导体发光器件的发光效率明显改进，这是由于发光面积通过纳米结构而明显增大以及具有提高的晶体质量。另外，可防止由于压电极化导致的效率下降，并且还可改进下降特性。
然而，在纳米结构中，其末梢的晶面可与其其它面不同，并且在这种情况下，即使在相同条件下生长有源层的情况下，位于末梢中的有源层也可具有不同的成分。因此，可发射具有与其它区的波长不同的波长的光。另外，形成在末梢上的半导体层相对薄，产生漏电流的可能性高。
发明内容
技术问题
本公开的一方面可提供一种新的纳米结构半导体发光器件，其能够解决可在纳米结构中导致的漏电流并且减轻发射的光的波长改变。
技术方案
为了解决上述技术问题，根据示例性实施例，
一种纳米结构发光器件包括：基础层，其由第一导电类型的氮化物半导体材料形成；绝缘层，其布置在基础层上并且具有多个开口，所述多个开口中的每一个暴露出基础层的一部分；多个纳米核，其分别布置在所述多个开口中，并且由第一导电类型的氮化物半导体材料形成，所述多个纳米核中的每一个包括末梢部分，末梢部分的晶面与侧表面的晶面不同；按次序布置在所述多个纳米核中的每一个的表面上的有源层和第二导电类型的氮化物半导体层；以及电流阻挡中间层，其在所述多个纳米核中的每一个与有源层之间布置在所述多个纳米核中的每一个的末梢部分上。
电流阻挡中间层可包括未掺杂的氮化物或者掺杂有第二导电类型的杂质的氮化物。
电流阻挡中间层的厚度可为50nm或更大。电流阻挡中间层的杂质浓度可为1.0×1016/cm3或更大。
纳米核中的每一个的侧表面上的晶面可垂直于基础层的上表面。
纳米核、有源层和第二导电类型的氮化物半导体层中的每一个可包括氮化物单晶体，并且电流阻挡中间层可包括氮化物单晶体。纳米核中的每一个的侧表面可包括m面，并且末梢部分的表面可包括r 面。
纳米结构发光器件还可包括位于第二导电类型的氮化物半导体层上的欧姆接触电极。
根据示例性实施例，一种纳米结构发光器件包括：基础层，其由第一导电类型的氮化物半导体材料形成；绝缘层，其布置在基础层上并且具有多个开口，所述多个开口中的每一个暴露出基础层的一部分；多个纳米核，其分别布置在所述多个开口中，并且由第一导电类型的氮化物半导体材料形成，所述多个纳米核中的每一个包括末梢部分，末梢部分的晶面与侧表面的晶面不同；按次序布置在所述多个纳米核中的每一个的表面上的有源层和第二导电类型的氮化物半导体层；以及电流阻挡中间层，其在有源层与第二导电类型的氮化物半导体层之间，并且位于与所述多个纳米核中的每一个的末梢部分对应的区上。
在电流阻挡中间层中，在与所述多个纳米核中的每一个的侧表面对应的区上的部分的厚度可小于在与末梢部分对应的区上的部分的厚度。
电流阻挡中间层可包括未掺杂的氮化物或者掺杂有第一导电类型的杂质的氮化物。
在与末梢部分对应的区上的部分的厚度可为50nm或更大，并且在与侧表面对应的区上的部分的厚度可为20nm或更小。
在与侧表面对应的区上的部分的杂质浓度和在与末梢部分对应的区上的部分的杂质浓度相同，并且电流阻挡中间层的杂质浓度可为 1.0×1016/cm3或更大。
电流阻挡中间层延伸至绝缘层。在这种情况下，在电流阻挡中间层中，在与末梢部分对应的区上的部分的厚度为50nm或更大，并且在与侧表面对应的区上的部分的厚度为5nm至20nm。
根据示例性实施例，一种纳米结构发光器件包括：基础层，其由第一导电类型的氮化物半导体材料形成；绝缘层，其布置在基础层上并且具有多个开口，所述多个开口中的每一个暴露出基础层的一部分；多个纳米核，其分别布置在所述多个开口中，并且由第一导电类型的氮化物半导体材料形成，所述多个纳米核中的每一个包括末梢部分，末梢部分的晶面与侧表面的晶面不同；按次序布置在所述多个纳米核中的每一个的表面上的有源层和第二导电类型的氮化物半导体层；第一电流阻挡中间层，其在有源层与第二导电类型的氮化物半导体层之间，并且位于与所述多个纳米核中的每一个的末梢部分对应的区上；以及第二电流阻挡中间层，其在所述多个纳米核中的每一个与有源层之间布置在所述多个纳米核中的每一个的末梢部分上。
第二电流阻挡中间层延伸至绝缘层，并且在第二电流阻挡中间层中，在与所述多个纳米核中的每一个的侧表面对应的区上的部分的厚度小于与末梢部分对应的区上的部分的厚度。
第一电流阻挡中间层包括未掺杂的氮化物或者掺杂有第二导电类型的杂质的氮化物，并且第二电流阻挡中间层包括未掺杂的氮化物或者掺杂有第一导电类型的杂质的氮化物。
有益效果
可减轻由于纳米发光结构产生的漏电流。具体地说，可有效地阻挡位于纳米发光结构的末梢部分中的区中的漏电流，由此提供高效的半导体发光器件。在特定实施例中，还可改善在绝缘层与半导体层之间产生的漏电流。另外，由于仅形成在纳米发光结构中的单晶面上的有源层区可参与发光，从而提高了光学性能。
以上技术方案和效果不限于上述的这些。本公开的以上和其它目的、特征、方面和优点将根据结合附图给出的本公开的以下详细描述而变得更加清楚。
附图说明
图1是示出根据本公开的示例性实施例的纳米结构半导体发光器件的剖视图。
图2和图3是示意性地示出在本公开的示例性实施例中采用的纳米核的示例的立体图。
图4至图8是示出制造根据本公开的示例性实施例的纳米结构半导体发光器件的方法的示例的主要处理的剖视图。
图9和图10是示出具有各种形状的开口的掩模的各个示例的平面图。
图11和图12是示出具有各种形状的开口的掩模的各个示例的剖视图。
图13和图14是示出可应用于图7的热处理或再生长的示意图。
图15至图19是示出相对于图8所示的产品形成电极的主要处理的剖视图。
图20至图23是示出利用图11所示的掩模获得纳米核的处理的剖视图。
图24是通过对实验性示例中采用的掩模成像而获得的扫描电镜 (SEM)照片。
图25中的(a)和(b)是通过对纳米核的平面排列方式和利用实验性示例中采用的掩模生长的剖面结构成像而获得的SEM照片。
图26中的(a)和(b)是通过对纳米核的平面排列方式和在实验性示例中经热处理的剖面结构成像而获得的SEM照片。
图27是示出根据本公开的示例性实施例的纳米结构半导体发光器件的剖视图。
图28至图30是示出制造根据本公开的示例性实施例的纳米结构半导体发光器件的方法的另一示例的主要处理的剖视图。
图31至图35是示出相对于图30所示的产品形成电极的示例的主要处理的剖视图。
图36至图39是示出相对于图30所示的产品形成电极的示例的主要处理的剖视图。
图40是示出具有图39所示的纳米结构半导体发光器件的封装件的剖视图。
图41是示出根据本公开的另一示例性实施例的纳米结构半导体发光器件的剖视图。
图42至图44是示出根据对在实施例1至实施例3中获得的纳米结构半导体发光器件的电流应用的波长谱的示图。
图45是示出改善在实施例2中获得的纳米结构半导体发光器件的漏电流的效果的曲线图。
图46是示出电流密度随着电流阻挡中间层的掺杂浓度的变化的曲线图。
图47是示出电流密度随着电流阻挡中间层的厚度的变化的曲线图。
图48是示出电流密度随着电流阻挡中间层的厚度和掺杂浓度的变化的曲线图。
图49和图50是示出采用了根据本公开的示例性实施例的半导体发光器件的半导体发光器件封装件的各个示例的示图。
图51和图52是示出采用了根据本公开的示例性实施例的半导体发光元件的背光单元的示图。
图53是示出采用了根据本公开的示例性实施例的半导体发光元件的照明装置的示例的示图。
图54是示出采用了根据本公开的示例性实施例的半导体发光元件的前灯的示例的示图。
具体实施方式
下文中，将参照附图详细描述本公开的示例性实施例。
然而，本公开可按照许多不同形式例示，并且不应理解为限于本文中阐述的特定实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本公开的范围完全传达给本领域技术人员。在附图中，为了清楚起见，可夸大元件的形状和尺寸。
图1是示出根据本公开的示例性实施例的纳米结构半导体发光器件的剖视图。
如图1所示，根据当前示例性实施例的纳米结构半导体发光器件10包括由第一导电类型的半导体材料形成的基础层12和形成在基础层12上的多个纳米发光结构15。
基础层12可形成在衬底11上，从而为纳米发光结构15的提供生长表面，并用于电连接纳米发光结构15的一侧的极性。
衬底11可为绝缘衬底、导电衬底或者半导体衬底。例如，衬底 11可由蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN形成。基础层12可为满足AlxInyGa1-x-yN(0≤x＜1，0≤y＜1，0≤x+y＜1) 的氮化物半导体，并且可掺杂有诸如硅(Si)的n型杂质以具有特定电导类型。
绝缘层13可形成在基础层12上并具有开口H，开口H允许纳米发光结构15(具体地说，纳米核)在其中生长。基础层12通过开口暴露出来，并且纳米核15a可形成在暴露的区中。绝缘层13可用作用于生长纳米核15a的掩模。绝缘层13可由可用于半导体工艺中的诸如SiO2或SiNx的绝缘材料形成。
纳米发光结构15可包括由第一导电类型的半导体形成的纳米核 15a以及按次序形成在纳米核15a的表面上的有源层15b和第二导电类型半导体层15c。
与基础层12相类似，纳米核15a可为满足n型AlxInyGa1-x-yN(0 ≤x＜1，0≤y＜1，0≤x+y＜1)的氮化物半导体层。例如，纳米核 15a可由n型GaN形成。有源层15b可具有量子阱层与量子势垒层交替堆叠的多量子阱(MQW)结构。例如，就氮化物半导体而言，可使用GaN/InGaN结构。有源层94也可具有单量子阱(SQW)结构。第二导电类型氮化物半导体层15c可为满足p型AlxInyGa1-x-yN(0≤x＜1， 0≤y＜1，0≤x+y＜1)的晶体。
纳米结构半导体发光器件10可包括与第二导电类型氮化物半导体层15c欧姆接触的接触电极16。在当前示例性实施例中采用的接触电极16可由透明电极材料形成，以朝着纳米发光结构(在与衬底侧相对的方向上)发射光。例如，接触电极16可由诸如氧化铟锡(ITO) 的透明电极材料形成，以及根据需要由石墨烯形成。
接触电极16可包括诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、 Pt、Au等的材料，并且可具有诸如Ni/Ag、Zn/Ag、Ni/Al、Zn/Al、 Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al、Ni/Ag/Pt等的包括两层或更多层的结构，但是本公开不限于此。可根据需要将反射电极结构实现为倒装芯片结构。
绝缘保护层17可形成在纳米发光结构15的上表面上。绝缘保护层17可为保护纳米发光结构15的钝化层。在当前示例性实施例中，即使在形成接触电极16之后，在所述多个纳米发光结构之间仍存在空间，因此可形成绝缘保护层17以填充该空间。绝缘保护层17可由诸如SiO2或SiNx的绝缘材料形成。详细地说，绝缘保护层17可由正硅酸乙酯(TEOS)、硼磷硅玻璃(BPSG)、CVD-SiO2、旋涂玻璃(SOG) 或旋涂电介质(SOD)材料形成，以容易地填充纳米发光结构15之间的空间。
然而，利用绝缘保护层17的填充不限于此。例如，在不同的构造中，与接触电极16相关的电极元件可填充纳米发光结构15之间的全部空间或者一部分空间。
纳米结构半导体发光器件10可包括第一电极19a和第二电极 19b。第一电极19a可布置在由第一导电类型半导体形成的基础层12 的部分暴露的区中。另外，第二电极19b可布置在接触电极16的延伸区的暴露的部分中。
如图1所示，纳米核15a具有末梢部分T，该末梢部分T的晶面与其它区的表面不同。如图所示1，与纳米核15的侧表面不同的是，末梢部分T可具有倾斜晶面。例如，纳米核15的末梢部分T可具有六棱锥形状。
电流阻挡中间层14可形成在纳米核15a的末梢部分T的表面上。电流阻挡中间层14可位于有源层15b与纳米核15a之间。
电流阻挡中间层14可由具有高电阻的材料形成，以阻挡可在纳米核15a的末梢部分T中导致的漏电流。例如，电流阻挡中间层14 可为有意未掺杂的半导体层，或可为掺杂有与纳米核15a的导电类型相反的第二导电类型的杂质的半导体层。例如，在纳米核15a是n型GaN的情况下，电流阻挡中间层14可为未掺杂的GaN，或为掺杂有诸如镁(Mg)的p型杂质的GaN。电流阻挡中间层14可为由相同材料(例如GaN)形成但由多种掺杂浓度或掺杂材料实现的高阻区，而不用与邻近层特别区分。例如，GaN可在向其供应n型杂质的同时生长，以形成纳米核15a，并且此处，GaN可在切断供应n型杂质时或者在向其供应诸如镁(Mg)的p型杂质时继续生长，以形成期望的电流阻挡中间层14。另外，在GaN(纳米核15a)生长时，可额外供应铝(Al)和/或铟(In)源，以形成由不同组份AlxInyGa1-x-yN(0≤ x＜1，0≤y＜1，0≤x+y＜1)形成的电流阻挡中间层14。
当电流阻挡中间层14形成为半导体层时，其厚度可等于或大于大约50nm，以具有足够大的电阻。电流阻挡中间层14的第二导电类型的杂质可为大约1.0×1016/cm3或更多。在电流阻挡中间层14掺杂有第二导电类型的杂质的情况下，其厚度和浓度可合适地实现为彼此互补。例如，当厚度小时，掺杂浓度可增大以确保电阻，反之亦然。
在当前示例性实施例中采用的电流阻挡中间层14限制性地仅布置在纳米核15a的末梢部分T上。由于电流阻挡中间层14的选择性布置，位于纳米核15a的末梢部分T的表面上的有源区对光发射可实质上不做贡献。即，正常地确保了流经形成在纳米核15a的侧表面上的有源层区的电流，同时可通过电流阻挡中间层14阻挡流经形成在纳米核15a的末梢部分T上的有源层区的电流。
按照这种方式，由于仅形成在相同晶面(侧表面)上的有源层区对实质光发射做出贡献，因此即使位于不同晶面(末梢部分)上的有源层区具有不同的成分比，也可最小化其对发射的光的波长的影响 (例如，半宽度的增加)，结果，可准确设计发射的光的期望波长。
将参照图2和图3详细描述根据可在当前示例性实施例中采用的纳米核的晶面的影响。
图2所示的纳米核25可分为提供具有第一晶面的侧表面的主要部分M和根据生长方向提供具有与第一晶面不同的第二晶面的表面的末梢部分T。
在纳米核25具有具有六方晶系的晶体结构(诸如氮化物单晶体) 的情况下，第一晶面可为非极性平面(m面)，第二晶面可为多个非极性平面(r面)。与参照图1描述的纳米核15a相类似，纳米核25 可具有末梢部分T的形状为六棱锥的杆结构。
即使在利用相同工艺在纳米核25的表面上生长有源层的情况下，有源层的成分(具体地说，当生长InGaN层时的铟的含量)也由于各晶面的特征之间的差异而变化，并且在纳米核25的末梢部分的表面 (r面)上生长的有源层部分所产生的光的波长和纳米核25的侧表面(m面)所产生的光的波长可不同。结果，发射的光的波长的半宽度增大，使得难以准确地设计具有期望的波长的光。另外，由于半导体层(有源层和第二导电类型半导体层)在作为非极性平面的末梢部分中生长地相对薄，因此可集中漏电流。
为了解决该问题，如图1所示，在纳米核的末梢部分中形成电流阻挡中间层14，以减小漏电流从而提高发光效率，并且由于位于末梢部分中的有源层部分在光发射方面不活跃，因此可准确地设计发射的光的波长。
除图2所示的纳米核之外，也可将上述电流阻挡中间层有利地应用于具有各种晶体结构和形状(其中特定区具有不同晶面)的纳米核。例如，如图3所示，即使纳米核的末梢部分不是非极性平面，也可相似地应用电流阻挡中间层。
如图3所示，与图2的情况相类似，纳米核25’具有主要部分 M，该主要部分M提供具有第一晶面m的侧表面，同时末梢部分T是与第一晶面m不同的晶面c’，但其不是完全的非极性平面。
即使在该构造中，有源层也可具有不同的成分，并且生长的半导体层由于对应的晶面的特征差异而具有不同的厚度，使得发射的光的波长不同并且导致漏电流。在这种情况下，通过在有源层生长之前将如以上参照图1描述的电流阻挡中间层14应用于纳米核25’的末梢部分T，可抑制从纳米核25’的末梢部分T流向有源层的电流。结果，可解决由漏电流的产生和发射的光的波长的差异而导致的问题，以提供高效的纳米结构半导体发光器件。
可通过各种制造方法来制造根据当前示例性实施例的纳米结构半导体发光器件。图4至图8示出了制造纳米结构半导体发光器件的方法的示例，具体地说，示出了使纳米核生长以利用掩模作为模具结构充填纳米核的处理。
如图4所示，可在衬底31上生长第一导电类型的半导体以提供基础层32。
基础层32提供了用于生长纳米发光结构的晶体生长面并且用于将纳米发光结构的一侧的极性电连接。因此，基础层32可形成为具有电导率的半导体单晶体。当基础层32直接生长时，衬底31可为晶体生长衬底。在基础层32生长之前，可在衬底31上额外形成包括由AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)形成的缓冲层的多层结构。该多层结构可包括由未掺杂的GaN层和AlGaN层或它们的组合构成的中间层，从而防止从基础层32至缓冲层的电流泄漏，并且提高基础层32的晶体质量。
接着，如图5所示，具有多个开口H并且包括蚀刻停止层的掩模33形成在基础层32上。
在当前示例性实施例中采用的掩模33可包括形成在基础层32 上的第一材料层33a和形成在第一材料层33a上并且蚀刻率大于第一材料层33a的蚀刻率的第二材料层33b。
第一材料层33a可设为蚀刻停止层。也就是说，在第二材料层 33b的蚀刻条件下，第一材料层33a的蚀刻率低于第二材料层33b的蚀刻率。第一材料层33a可至少由具有电绝缘特性的材料形成，并且第二材料层33b也可根据需要由绝缘材料形成。
第一材料层33a和第二材料层33b可由不同材料形成，以获得蚀刻率的期望差异。例如，第一材料层33a可由基于SiN的材料形成，而第二材料层33b可由SiO2形成。可替换地，可利用气隙密度来实现蚀刻率的差异。第二材料层33b或者第一材料层33a和第二材料层33b二者可由多孔材料形成，并且可通过调整孔隙率的差异来确保第一材料层33a与第二材料层33b之间的蚀刻率的差异。在这种情况下，第一材料层33a和第二材料层33b可由相同材料形成。例如，第一材料层可由具有第一孔隙率的SiO2形成，并且第二材料层33b可由具有大于第一孔隙率的第二孔隙率的SiO2形成。因此，在蚀刻第二材料层33b的条件下，第一材料层33a的蚀刻率可低于第二材料层33b 的蚀刻率。
可以在考虑期望的纳米发光结构的高度的情况下来设计第一材料层33a和第二材料层33b的总厚度。可以在考虑掩模33相对于基础层32的表面的总高度的情况下来设计第一材料层33a的蚀刻停止水平。在第一材料层33a和第二材料层33b按次序形成在基础层32上之后，形成多个开口H以暴露出基础层32区。可通过在掩模层33 上形成光致抗蚀剂并在其上执行光刻工艺以及湿/干蚀刻工艺来形成开口H。可以在考虑期望的纳米发光结构的大小的情况下来设计各个开口H的大小。例如，暴露出基础层32的表面的各个开口H的宽度(直径)可等于或小于600nm，进一步地，在50nm至500nm的范围内。
可利用半导体工艺形成各个开口H，例如，可利用深蚀刻工艺形成具有高宽高比的各个开口H。各个开口H的宽高比可等于或大于5:1，进一步地，等于或大于10:1。
虽然根据蚀刻条件而变化，但是通常第一材料层33a和第二材料层33b中的各个开口H的宽度可朝着基础层32减小(请参见实验性示例和图24)。
通常，使用干蚀刻工艺作为深蚀刻工艺，并且可使用由等离子体产生的反应离子或者在高真空中产生的离子束。与湿蚀刻相比，干蚀刻允许在微结构上精密加工，而没有几何约束。基于CF的气体可用于掩模33的氧化物膜蚀刻。例如，可使用通过将O2和Ar中的至少一个与诸如CF4、C2F6、C3F8、C4F8或CHF3的气体进行组合而获得的蚀刻剂。
开口H的平面形状和排列方式可不同地实现。例如，就平面形状而言，开口H可实现为具有诸如多边形、方形、椭圆形和圆形的各种形状。图5所示的掩模33可具有具有如图9所示的圆形截面的开口H的阵列，但是掩模33根据需要可具有任何其它形状和排列方式。例如，掩模33可具有具有正六边形截面的开口的阵列，像如图10 所示的掩模33’那样。
图5所示的开口H可具有直径(或宽度)均匀的杆结构，但是本公开不限于此，并且利用合适的蚀刻工艺，开口H可具有各种其它结构。例如，图11和图12示出了具有形状不同的开口H的掩模。就图11而言，包括第一材料层43a和第二材料层43b的掩模43可具有呈柱形的开口H，所述柱形的截面朝着其上部增大。就图12而言，包括第一材料层43a’和第二材料层43b’的掩模43’可具有呈柱形的开口H，所述柱形的截面朝着其上部减小。
然后，如图6所示，第一导电类型的半导体在基础层32的暴露的区上生长，以填充所述多个开口H，由此形成多个纳米核35a，并且接着在纳米核35a的末梢部分T上形成电流阻挡中间层34。
纳米核35的第一导电类型的半导体可为n型氮化物半导体，并且可为与基础层32的第一导电类型的半导体的材料相同的材料。例如，基础层32和纳米核35a可由n型GaN形成。
可利用金属有机化学气相沉积(MOCVD)或者分子束外延(MBE) 来形成构成纳米核35a的氮化物单晶体，并且在这种情况下，掩模 33用作生长的氮化物单晶体的模具，以提供对应于开口H的形状的纳米核35。也就是说，氮化物单晶体可选择性地生长在基础层32的通过开口H暴露的区上，以填充(或者充填)开口H，并且充填的氮化物单晶体的形状可对应于开口H的形状。
在掩模33保持原样的情况下，电流阻挡中间层34形成在纳米核35a的末梢部分T的表面上。因此，即使不执行形成额外掩模的处理，电流阻挡中间层34也可容易地形成在期望的末梢部分T上。
电流阻挡中间层34可为有意未掺杂的半导体层，或者可为掺杂有与纳米核35a的导电类型相反的第二导电类型的杂质的半导体层。例如，在纳米核35a是n型GaN的情况下，电流阻挡中间层34可为未掺杂的GaN，或者可为掺杂有诸如镁(Mg)的p型杂质的GaN。在这种情况下，可通过在相同的生长工艺中仅充填所述类型的杂质来连续地形成纳米核35a和电流阻挡中间层34。按照这种方式，将形成电流阻挡中间层34的工艺和模制工艺组合，以进一步简化整个工艺。
接着，如图7所示，去除掩模33的第一材料层33a(蚀刻停止层)，以部分地暴露出所述多个纳米核35a的侧表面。
在当前示例性实施例中，通过应用选择性地去除第二材料层33b 的蚀刻工艺，可仅去除第二材料层33b，而留下第一材料层33a。剩余的第一材料层33a可用于在后续生长工艺中防止有源层35b和第二导电类型半导体层35c连接至基础层32。
在当前示例性实施例中，可在利用具有开口的掩模作为模具形成纳米发光结构的工艺中引入额外热处理工艺，以提高结晶度。
首先，在形成电流阻挡中间层34之前，可在纳米核35a生长的同时执行稳定化工艺(热处理工艺)，以提高纳米核35a的晶体质量。也就是说，当纳米核35a生长达到期望的生长中间点(相对于基础层在大约0.2μm至1.8μm范围内的高度)时，TMGa源、GaN的III族元素源的供应可停止，并且可在与衬底生长过程中的温度相似的温度 (大约1000℃至1200℃的范围内)下在NH3气氛中执行热处理约五秒至五分钟。
另外，在纳米核35a完全生长并且掩模33的上层33b被去除之后，可在预定条件下对纳米核35a的表面进行热处理，以将各个纳米核35a的晶面改变为类似于非极性或极性晶面的有利于晶体生长的稳定面。将参照图13和图14描述该工艺。
图13和图14是示出可应用于图7的工艺的热处理或再生长的示意图。
图13示出了在图7中获得的纳米核35a。纳米核35a具有根据开口的形状确定的晶面。虽然根据开口的形状而有差别，但是通常由此获得的纳米核35a的表面可具有相对不稳定的晶面，这不是有利于后续晶体生长的良好条件。
在当前示例性实施例中，当开口具有圆柱杆形时，各个纳米核 35a的侧表面可为曲面，而不是特定晶面，如图13所示。
当对这种纳米核进行热处理时，其表面上的不稳定晶体再排列以具有诸如非极性或极性平面的稳定晶面，如图14所示。
对于热处理条件，纳米核可在等于或大于600℃的温度下(在特定示例中，在800℃至1200℃范围内的温度下)被热处理几秒至几十分钟(1秒至60分钟)，以具有期望的稳定晶面。在热处理工艺中，如果衬底温度低于600℃，则纳米核的晶体难以生长和再排列，从而难以获得热处理效果，而如果衬底温度低于1200℃，则氮(N)从GaN晶面蒸发而降低晶体质量。另外，对于不足1秒的时间段，难以获得足够的热处理效果，并且持续执行几十分钟(例如，持续超过60分钟的时间段)的热处理可降低制造工艺的效率。
可在与生长纳米核35a的条件相类似的条件下执行在该步骤中引入的再生长工艺。例如，在去除掩模之后，通过在与针对纳米核 15a生长n型GaN的条件相类似的条件下重新开始MOCVD工艺，可在纳米核35a的表面上再生长n型GaN。
如图13所示，当纳米核35a在蓝宝石衬底的C(0001)面(在硅衬底的情况下为(111)面)上生长时，圆柱形的纳米核35a可在上述合适的温度范围内被热处理或再生长，以将曲面(侧表面)、不稳定的晶面改变为具有作为稳定晶面的非极性平面(m面)的六边形晶柱(图14中的35a’)。可通过在高温下执行的热处理工艺或者再生长工艺实现晶面的稳定性。
对于热处理，当位于表面上的晶体在高温下再排列，或者源气保留在室内时，这种残留的源气沉积以执行部分再生长以具有稳定晶面。
具体地说，当执行再生长工艺时，如图13所示，可将TMGa和 NH3供应至MOCVD室，并且供应的TMGa和NH3可在纳米核35a的表面上反应，以执行再生长并形成稳定晶面。由于该再生长，再生长的纳米核35a’的宽度可相对于再生长工艺之前的纳米核35a的宽度(请参见图13和图14)稍微增大。
按照这种方式，纳米核的结晶度可通过引入额外热处理或再生长工艺而提高。也就是说，通过热处理和再生长工艺，可去除在去除掩模之后在纳米核的表面上存在的不均匀性(例如，缺陷等)，并且晶体稳定性可通过内部晶体的再排列而得到极大提高。可通过在与在去除掩模之后生长纳米核的条件相似的条件下原位生长来执行再生长工艺。
接着，如图8所示，在所述多个纳米核35a’的表面上按次序生长有源层35b和第二导电类型半导体层35c。
通过该工艺，各个纳米发光结构35可具有芯-壳结构，该芯-壳结构包括由第一导电类型半导体形成的纳米核35a’、覆盖纳米核 35a’的有源层35b和由第二导电类型半导体层35b形成的壳层。
纳米核35a’的末梢部分的晶面可与其侧表面的晶面不同，并且如上所述，有源层35b和第二导电类型半导体层的形成在末梢部分上的部分II和有源层和第二导电类型半导体层的部分I可具有不同的成分和/或厚度。为了解决漏电流和发射的光的波长的问题，将电流阻挡中间层34布置在纳米核35a的末梢部分上。由于电流阻挡中间层34的选择性布置，流经形成在纳米核35a’的末梢部分上的有源区的电流可被电流阻挡中间层34阻挡，同时正常确保了流经形成在纳米核35a’的侧表面上的有源层区的电流。
因此，可抑制在纳米核35a’的末梢部分上集中的漏电流，从而提高效率，并且可准确地设计发射的光的期望的波长。
在上述示例性实施例中采用的掩模包括两个材料层，但是本公开不限于此，掩模也可实现为具有三层或更多层。
例如，在掩模具有按次序形成在基础层上的第一材料层至第三材料层的情况下，作为蚀刻停止层的第二材料层可由与第一材料层和第三材料层的材料不同的材料形成。第一材料层至第三材料层根据需要可由相同材料形成。
在第三材料层的蚀刻条件下，至少第二材料层的蚀刻率低于第三材料层的蚀刻率，从而第二材料层可用作蚀刻停止层。至少第一材料层可由具有电绝缘特性的材料形成，第二材料层或者第三材料层也可根据需要由绝缘材料形成。
在图8所示的纳米结构半导体发光器件中，可形成具有各种结构的电极。图15至图19是示出形成电极的示例的主要处理的剖视图。
首先，如图15所示，在图8中获得的纳米发光结构35上形成接触电极36。
接触电极36可包括在纳米发光结构35的表面上实现与第二导电类型半导体层35c的欧姆接触的合适材料。用于欧姆接触的材料可包括诸如ITO、ZnO、石墨烯层、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、 Zn、Pt和Au的材料中的至少一种，并且可具有诸如Ni/Ag、Zn/Ag、 Ni/Al、Zn/Al、Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al或Ni/Ag/Pt 的包括两层或更多层的结构。在特定示例中，可通过向用作种层的用于欧姆接触的材料应用电镀工艺来形成图15所示的接触电极36。例如，在形成Ag/Ni/Cr层作为种层之后，可电镀Cu/Ni以形成期望的接触电极36。
在当前示例性实施例中使用的接触电极36可为反射金属层，以在朝着衬底的方向上提取光，但是本公开不限于此，接触电极36可由诸如氧化铟锡(ITO)的透明电极材料形成，以在朝着纳米发光结构35的方向上提取光。
然后，如图16所示，在将要形成具有一个极性的电极的区中形成暴露出纳米发光结构35的暴露区e1，并且如图17所示，选择性地去除暴露的纳米发光结构36，以形成暴露出基础层32的一些部分的底部暴露区e2。图16所示的工艺是相对于诸如金属的电极材料的蚀刻工艺，并且图17所示的工艺是相对于半导体材料的蚀刻工艺。可在不同的条件下执行这两种工艺。
接着，如图18所示，形成绝缘层37，以暴露出电极的接触区 Ta和Tb。第一电极的接触区Ta可设为基础层32的暴露区e2的至少部分区，并且第二电极的接触区Tb可设为暴露出接触电极36的一部分的区。
然后，如图19所示，第一电极39a和第二电极39b形成为分别连接至第一电极的接触区Ta和第二电极的接触区Tb。作为在该工艺中使用的电极材料，可使用第一电极39a和第二电极39b的公共电极材料。例如，用于第一电极39a和第二电极39b的材料可为Au、Ag、 Al、Ti、W、Cu、Sn、Ni、Pt、Cr、NiSn、TiW、AuSn或者它们的共晶金属。
图20至图23是示出利用图5a所示的掩模43形成纳米发光结构的主要处理的剖视图。
如图20所示，可利用掩模43在基础层62上生长纳米核64a。掩模43的开口的宽度朝着其下部减小。纳米核65a可生长为具有与开口的形状对应的形状。
为了进一步提高纳米核65a的晶体质量，可在纳米核65a的生长过程中执行一次或多次热处理工艺。具体地说，各个纳米核65a 的末梢部分的表面可再排列，以具有六棱锥晶面，由此获得稳定晶体结构并确保在后续工艺中生长的晶体的高质量。
可在上述温度条件下执行热处理工艺。例如，为了工艺方便性，可在与纳米核65a的生长温度相同或相似的温度下执行热处理工艺。另外，可按照停止诸如TMGa的金属源的方式执行热处理工艺，同时保持压强和温度与纳米核65a的生长压强和温度相同或相似。热处理工艺可持续几秒钟至几十分钟(例如，5秒钟至30分钟)，但是即使持续时间在大约10秒钟至60秒钟的范围内，也可获得充分的效果。
在纳米核65a的生长工艺中引入的热处理工艺可防止在纳米核 65a以快速生长时导致的结晶度的退化，因此，可促进快速晶体生长和优秀的晶体质量。
可根据最终纳米核的高度和直径来不同地修改针对稳定化的热处理工艺部分的时间和热处理工艺的次数。例如，在各个开口的宽度在300nm至400nm的范围内并且各个开口的高度(掩模的厚度)为大约2.0μm的情况下，可将大约10秒钟至60秒钟范围内的稳定化持续时间插入中点(即，大约1.0μm)以生长具有期望的高质量的核。可根据核生长条件省略稳定化工艺。
接着，如图21所示，电流阻挡中间层64可形成在纳米核65a 的末梢部分上。
在纳米核65a形成为具有期望高度之后，电流阻挡中间层64可在掩模63保持原样的情况下形成在纳米核65a的末梢部分的表面上。因此，由于按原样使用掩模43，因此电流阻挡中间层64可容易地形成在纳米核65a的期望的区(末梢部分的表面)中，而不用形成额外掩模。
电流阻挡中间层64可为有意未掺杂的半导体层，或者可为掺杂有与纳米核65a的导电类型相反的第二导电类型的杂质的半导体层。例如，在纳米核65a为n型GaN的情况下，电流阻挡中间层64可为未掺杂的GaN或者掺杂有作为p型杂质的镁(Mg)的GaN。在这种情况下，通过在相同的生长工艺中改变杂质的类型，纳米核65a和电流阻挡中间层64可连续地形成。例如，在停止硅(Si)掺杂以及注入镁(Mg)并且使其在与n型GaN纳米核的生长条件相同的条件下生长大约1分钟的情况下，可形成厚度范围为大约200nm至300nm的电流阻挡中间层64，并且这种电流阻挡中间层64可有效地阻挡几μA 或更大的漏电流。按照这种方式，在模制类型工艺中可简单地形成电流阻挡中间层，如在当前示例性实施例中那样。
接着，如图22所示，去除掩模层43的到达作为蚀刻停止层的第一材料层43a的那部分，以暴露出所述多个纳米核65a的侧表面。
在当前示例性实施例中，通过应用选择性地去除第二材料层43b 的蚀刻工艺，仅可去除第二材料层43b，同时可保留第一材料层43a。剩余的第一材料层43a可用于在后续生长工艺中防止有源层和第二导电类型半导体层连接至基础层62。
在当前示例性实施例中，可在利用具有开口的掩模作为模具来形成纳米发光结构的工艺中引入额外热处理或再生长，以提高结晶度。
在去除掩模43的第二材料层43b之后，可在预定条件下热处理或者再生长纳米核65a的表面，以将纳米核65a的不稳定晶面改变为稳定晶面(请参见图13和图14)。具体地说，在当前示例性实施例中，纳米核65a在具有倾斜侧壁的开口上生长以具有对应于开口的形状的倾斜侧壁，但是如图23所示，在执行热处理或再生长之后，纳米核65a的表面上的晶体再排列或者再生长，从而纳米核65a’可具有基本均匀的直径(或宽度)。另外，刚生长的纳米核65a的末梢部分可具有不完全的六棱锥形状，但是热处理或再生长后的纳米核65a’可为具有均匀表面的六棱锥形状。按照这种方式，在去除掩模之后具有非均匀宽度的纳米核可再生长(和再排列)以通过热处理或者再生长工艺而具有宽度均匀的六棱锥柱形结构。
下文中，将通过特定实验性示例描述纳米核的基于上述热处理工艺的再生长(再排列)的结果。
实验性示例(热处理工艺)
在n型GaN基础层上形成两层SiN/SiO2，并且形成开口。这里， SiN层(图24中的“a”)形成为具有大约100nm的厚度，并且SiO2层(图24中的“b”)形成为具有2500nm的厚度。通过利用将C4F8、 O2和Ar组合获得的等离子体通过光致抗蚀剂(位于图24中的“b”上的层)执行蚀刻大约5分钟，形成掩模的开口。图24是通过对经所述工艺获得的开口的截面成像而获得的扫描电镜(SEM)照片。如图24所示，掩模的开口的宽度朝着其下部减小。
利用MOCVD工艺在掩模的开口上生长纳米核。这里，TMGa和NH3被用作源气，并且纳米核生长大约20分钟，同时将衬底的温度保持在大约1100℃。
为了提高纳米核的晶体质量，在纳米核的生长过程中额外执行稳定化工艺(热处理工艺)。也就是说，当纳米核35a生长达到大约 1.0μm的高度(纳米核的期望的中间点(大约10分钟))时，停止 TMGa源的供应，并且在NH3气氛中在与衬底生长时的温度相类似的温度(大约1100℃)下执行热处理大约30秒钟至50秒钟。然后，在与生长纳米核的条件相类似的条件下执行再生长工艺。
在期望的纳米核的生长完成之后，去除掩模的SiO2层(图24中的“b”)。对应于开口的形状的纳米核看上去具有带倾斜侧壁的柱形(请参见图25)。具有柱形结构的纳米核经检查具有大约2467nm 的高度和大约350nm的直径。
在去除掩模之后，应用热处理工艺。也就是说，在大约1100℃ (1000℃至1200℃)的衬底温度下执行大约20分钟(15分钟至25 分钟)的热处理工艺。
在热处理工艺之后，纳米核的晶体再生长和再排列，并且经确认，在热处理工艺之后，在高度方向上不均匀的直径改变为基本均匀的直径，并且纳米核的末梢部分的不完全的六棱锥形状改变为具有均匀的表面的六棱锥形状(请参见图26)。
详细地说，热处理工艺之前的各个纳米核的直径w1为350nm，但在热处理工艺之后，宽度(w2：六边形的面间间隔)为大约410nm、大约60nm或更大。另外，经确认，虽然增大的程度较小，但是各个纳米核的高度也从2467nm改变为2470nm，表明增大了大约3nm。
如在实验性示例中，经确认在去除掩模之后具有不均匀宽度的纳米核通过热处理工艺再生长(和再排列)以具有宽度均匀的六棱锥柱形结构。
在上述热处理工艺中，纳米核在再生长之后的尺寸和形状可根据热处理工艺温度(也就是说，衬底温度)和热处理工艺时间、源气是否供应或者供应的源气的量而相对地改变。例如，在源气的供应停止的状态下在1000℃或更高的温度下执行5分钟或更久的热处理，晶体在纳米核的表面上再排列，减小了由于蚀刻影响(即，N蒸发) 导致的纳米核的尺寸的改变。在考虑处理时间、条件和成本的情况下，纳米核的直径的改变可保持在50％或更少的水平。如上所述，通过增加再生长工艺，纳米核的直径(或者宽度)的均匀度也可保持在95％或更高。在这种情况下，在掩模的各开口的尺寸相等的组中生长的各个纳米核的直径可基本相等。
通过上述示例性实施例，描述了制造纳米结构半导体发光器件以利用包括开口的掩模作为模具结构来生长纳米核的方法的示例，但是可将示例性实施例修改或者改进为不同的特定示例。
所述多个纳米核的至少一部分可设计为使得其截面(或直径) 和它们之间的间隔中的至少一个与其它纳米核的不同。
在上述示例性实施例中，描述了有源层下方的位于纳米核的末梢部分上的n侧电流阻挡中间层，但是这种电流阻挡中间层也可实现为第二导电类型半导体层下方的形成在对应于纳米核的末梢部分的有源层区上的p侧电流阻挡中间层。图27是示出根据本公开的另一示例性实施例的采用了p侧电流阻挡中间层的纳米结构半导体发光器件的剖视图。
图28所示的纳米结构半导体发光器件80包括由第一导电类型的半导体材料形成的基础层82和形成在基础层82上的多个纳米发光结构85。
各个纳米发光结构85包括由第一导电类型的半导体形成的纳米核85a，以及按次序形成在纳米核85a的表面上的有源层85b和第二导电类型半导体层85c。
纳米结构半导体发光器件80可包括连接至第二导电类型半导体层85c的接触电极86。绝缘保护层88可形成在纳米发光结构85上。纳米结构半导体发光器件80可包括第一电极89a和第二电极89b。第一电极89a可布置在由第一导电类型的半导体形成的基础层82的部分暴露区中。另外，第二电极89b可布置在接触电极86的延伸区的暴露的部分中。
当前示例性实施例可与图1所示的示例性实施例相类似，并且除非另有说明，否则对参照图1描述的各个对应元件的描述可与当前示例性实施例的描述结合。
如图27所示，纳米核85具有末梢部分T，该末梢部分T的晶面与其它区的晶面不同。
与图1所示的电流阻挡中间层14不同的是，在当前示例性实施例中采用的电流阻挡中间层87形成在与纳米核85a的末梢部分T对应的区87a中，以位于有源层85b与第二导电类型半导体层85c之间，并且从区87a延伸至与纳米核85a的侧表面对应的区87b。
电流阻挡中间层87可为未掺杂的半导体层或者掺杂有第一导电类型的杂质的半导体层。电流阻挡中间层87可为未掺杂的GaN或者掺杂有诸如硅(Si)的n型杂质的GaN。
具体地说，如图27所示，电流阻挡中间层87可形成在纳米结构的整个表面上，以使得位于纳米核85a的侧表面上和位于纳米核 85a的末梢部分上的部分可具有不同的厚度。也就是说，在电流阻挡中间层87中，位于与纳米核85a的侧表面对应的区中的部分87b的厚度t2可小于位于与纳米核85a的末梢部分对应的区中的部分87a 的厚度t1。通过设置半导体单晶体的生长条件使得在竖直方向上的生长为主导，可容易地实现厚度变化。可通过合适地调整生长工艺因素(例如，压强、源的流量、温度等)来控制厚度变化。
在当前示例性实施例中，电流阻挡中间层87在纳米核85a的末梢部分T中具有足够的厚度t1，可有效地防止漏电流LC，并且由于电流阻挡中间层87在纳米核85a的侧表面上具有相对小的厚度t2，因此可确保用于驱动发光器件的期望电导。
为了有效地确保选择性阻挡和电导，优选地，电流阻挡中间层 87形成为具有足够的厚度变化。在电流阻挡中间层87中，与纳米核85a的末梢部分对应的部分87a的厚度t1为大约50nm或更大，并且位于与纳米核85a的侧表面对应的区中的部分87b的厚度t2可为大约20nm或更小。
因此，正常地确保了流向形成在纳米核85a的侧表面上的有源层区的电流C1，同时流向形成在纳米核85a的末梢部分中的有源层区的电流C2可通过电流阻挡中间层87中断。
也可通过杂质浓度实现电阻调整，但是在两个区通过相同工艺生长的情况下，调整对应的区的厚度可更容易形成期望的选择性的高电阻结构。
在调整电流阻挡中间层87的两个部分的厚度的情况下，位于与纳米核85a的侧表面对应的区中的部分87b和位于与纳米核85a的末梢部分对应的区中的部分87a可具有基本相同的杂质浓度。电流阻挡中间层87可以一定浓度掺杂第一导电类型的杂质，以使得电流阻挡中间层87可具有大约1.0×1016/cm3或更高的合适电阻。
在当前示例性实施例中，电流阻挡中间层87可延伸至与绝缘层 83的表面毗邻。位于与纳米核85a的侧表面对应的区中的部分87b 可延伸至绝缘层83，以有效地阻挡在绝缘层83与半导体层(具体地说，有源层85b)之间的空间中产生的漏电流LC。这里，相对于末梢部分T中的漏电流而言，产生的漏电流LC小，因此，即使在厚度t2 小的情况下，也可获得额外的漏电流抑制效果。为了获得这种漏电流抑制效果，位于与纳米核85a的侧表面对应的区中的部分87b的厚度 t2可为大约5nm或更大。
下文中，将参照图28至图30和图31至图35描述制造根据当前示例性实施例的纳米结构半导体发光器件的方法。
图28至图30是示出在制造根据当前示例性实施例的纳米结构半导体发光器件的方法中的形成纳米发光结构的主要处理的剖视图。
如图28所示，在由第一导电类型的半导体形成的基础层92上形成绝缘层93作为掩模，在基础层92的暴露区上形成多个纳米核 95a，并且在所述多个纳米核95a的表面上形成有源层95b(以上参照图13和图14描述的热处理工艺或再生长工艺也可应用于该处理，并且省略对其的详细描述)。
掩模93可具有用于生长纳米核95的开口H。这种开口H可不形成在将要形成电极的区E1和E2中，以便不在其中生长纳米核95a。如上所述，各个纳米核95a的末梢部分T具有与其侧表面的晶面(例如，m面)不同的晶面(例如，r面)，使得有源层95b的成分根据晶面而不同，并且具有相对小的厚度，导致发射的光波长特征改变和漏电流的产生。
接着，如图29所示，电流阻挡中间层97形成在有源层95b的表面上。电流阻挡中间层97可形成为从与纳米核95a的末梢部分T 对应的区延伸至与纳米核95a的侧表面对应的区。
按照这种方式，电流阻挡中间层97形成在纳米结构的整个表面上，但是位于与纳米核95a的侧表面对应的区中的部分的厚度t2可小于位于与纳米核95a的末梢部分对应的区中的部分的厚度t1。
电流阻挡中间层97可为未掺杂的半导体层或者掺杂有第一导电类型的杂质的半导体层。电流阻挡中间层97可为未掺杂的GaN或者掺杂有诸如硅(Si)的n型杂质的GaN。
然后，如图30所示，第二导电类型半导体层95c形成在电流阻挡中间层97上。因此，电流阻挡中间层97可位于有源层95b与第二导电类型半导体层95c之间。通过该结构，可正常确保流向形成在纳米核95a的侧表面上的有源层95b区的电流，同时切断流向形成在纳米核95a的末梢部分中的有源层95b区的电流。
在图30所示的纳米结构半导体发光器件中，电极可形成为具有各种排列方式。图31至图35是示出形成电极的主要处理的剖视图。
如图31所示，接触电极96形成在纳米发光结构95上，并且第一钝化层98a随后形成。这种第一钝化层95a可由如以上在先前示例性实施例中所述的各种绝缘保护层材料形成。
接着，如图32所示，选择性地去除第一钝化层95a以暴露出基础层92和接触电极96的部分区，从而提供电极形成区(e1)。另外，暴露区e1可设为将要在其中形成第一电极的区。可利用普通光刻工艺实现该处理。
然后，如图33所示，可形成光致抗蚀剂PR以限定第一电极和第二电极的接触区e2。接着，如图34所示，第一电极99a和第二电极99b可形成在第一电极和第二电极的接触区中。作为用于该处理中的电极材料，可使用第一电极99a和第二电极99b的公共电极材料。例如，用于第一电极39a和第二电极39b的材料可为Au、Ag、Al、 Ti、W、Cu、Sn、Ni、Pt、Cr、NiSn、TiW、AuSn或者它们的共晶金属。
接着，如图35所示，可根据需要形成额外的第二钝化层98b。第二钝化层98b可与第一钝化层98a一起提供保护层98。第二钝化层98b可覆盖暴露的半导体区以对其进行保护，并且还牢固地支承第一电极99a和第二电极99b。
第二钝化层98b可由与第一钝化层98a的材料相同的材料形成。
图36至图39是示出相对于图30所示的产品形成电极的示例的主要处理的剖视图。
首先，如图36所示，接触电极106形成在图30中获得的纳米发光结构95上。接触电极106可与以上参照图15描述的相类似。
接触电极106可包括能够在纳米发光结构95的表面上实现与第二导电类型半导体层95c的欧姆接触的合适材料。用于欧姆接触的材料可包括ITO、ZnO、石墨烯层、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、 Zn、Pt、Au等材料中的至少一种，并且可具有诸如Ni/Ag、Zn/Ag、 Ni/Al、Zn/Al、Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al、Ni/Ag/Pt 等的包括两层或更多层的结构。优选地，考虑到光提取效率，用于形成接触电极106的欧姆接触材料可为反射金属层。在特定示例中，可通过将电镀工艺应用于作为种层的用于欧姆接触的材料来形成图36 所示的接触电极106。例如，在Ag/Ni/Cr形成为种层之后，可电镀 Cu/Ni以形成期望的接触电极106。
接着，如图37所示，永久性衬底115可接合至接触电极106。
永久性衬底115可为绝缘衬底或者导电衬底。例如，永久性衬底115可为硅(Si)衬底或者Si-Al合金衬底。可利用接合金属层 111将永久性衬底115接合至接触电极106。接合金属层111可由选自Ni、Pt、Au、Cu、Co、Sn、In、Zn、Bi、Au和它们的组合的金属或者它们的合金形成。例如，接合金属层111可为诸如Ni/Sn的共晶金属层。
然后，如图38所示，可从第一导电类型半导体基础层92上去除用于生长晶体的衬底81。
可利用激光剥离(LLO)工艺或者研磨/蚀刻工艺执行该处理。例如，在衬底81是蓝宝石衬底的情况下，通过将激光束辐射至衬底 81与第一导电类型半导体基础层92之间的界面，生长衬底81可与第一导电类型半导体基础层92分离。同时，在衬底81是诸如硅(Si)的不透明衬底的情况下，可利用研磨/蚀刻工艺去除衬底81。
接着，如图39所示，电极焊盘116形成在去除了生长衬底81 的第一导电类型半导体基础层92的表面上，以获得期望的纳米结构半导体发光器件110。永久性衬底115(导电衬底)可用作连接至外部电路的电极。
图40是示出具有图15所示的纳米结构半导体发光器件的发光器件封装件的剖视图。
图40所示的发光器件封装件100包括具有第一电极单元122a 和第二电极单元122b的封装衬底121以及安装在封装衬底121上的纳米结构半导体发光器件110。
纳米结构半导体发光器件110的永久性衬底115连接至封装衬底121的第一电极单元122a，并且纳米结构半导体发光器件110的电极焊盘可通过导线W连接至封装衬底121的第二电极单元122b。
在根据当前示例性实施例的封装件100中，接触电极96形成为高反射电极，由此显著提高纳米结构半导体发光器件110的光提取效率。
图41是示出根据本公开的另一示例性实施例的纳米结构半导体发光器件的剖视图。在示例性实施例中，组合了如上所述的n侧电流阻挡中间层和p侧电流阻挡中间层。
图41所示的纳米结构半导体发光器件150包括由第一导电类型的半导体材料形成的基础层152和形成在基础层152上的多个纳米发光结构155。
各个纳米发光结构155包括由第一导电类型的半导体形成的纳米核155a，以及按次序形成在纳米核155a的表面上的有源层155b 和第二导电类型半导体层155c。
在当前示例性实施例中，与图1和图27相关的描述可与根据当前示例性实施例的电极结构的详细描述组合，并且对应于图1所示的那些元件的各元件的描述可与当前示例性实施例的描述组合。
如图41所示，纳米核155a可包括晶面与其它区的晶面不同的末梢部分T。
根据当前示例性实施例的纳米结构半导体发光器件150包括基于作为参照的有源层155b形成在n侧的第一电流阻挡中间层154和形成在p侧的第二电流阻挡中间层157。第一电流阻挡中间层154可形成在纳米核155a的末梢部分T上，以位于有源层155b与纳米核155a之间。另外，第二电流阻挡中间层157可形成在与纳米核155a 的末梢部分T对应的区中，以位于有源层155b与第二导电类型半导体层155c之间。
第一电流阻挡中间层154可为未掺杂的半导体或者掺杂有第二导电类型的杂质的半导体，并且第二电流阻挡中间层157可为未掺杂的半导体层或者掺杂有第一导电类型的杂质的半导体层。
第一电流阻挡中间层154的厚度t0可为大约20nm或更大，优选地，50nm或更大，以便获得足够的电阻。第一电流阻挡中间层154 的第二导电类型的杂质可获得大约1.0×1016/cm3或更大的期望的高电阻。
与第一电流阻挡中间层不同的是，第二电流阻挡中间层157可形成在纳米结构的整个表面上，使得其位于侧表面上的部分和位于末梢部分T上的部分可具有不同的厚度。也就是说，在第二电流阻挡中间层157中，位于与纳米核155a的侧表面对应的区中的部分157b的厚度t2可小于位于与纳米核155a的末梢部分T对应的区中的部分 157a的厚度t1。
在当前示例性实施例中，由于在纳米核155a的末梢部分T中第二电流阻挡中间层157具有足够的厚度t1，因此可有效地防止漏电流，并且由于在纳米核155a的侧表面上第二电流阻挡中间层157具有相对小的厚度t2，因此可确保用于驱动发光器件的期望的电导。
为了有效地确保选择性阻挡和电导，优选地，第二电流阻挡中间层157形成为具有合适的厚度变化。在第二电流阻挡中间层157 中，与纳米核155a的末梢部分T对应的部分157a的厚度t1为大约 50nm或更大，并且位于与纳米核155a的侧表面对应的区中的部分157b的厚度t2可为大约20nm或更小。
另外，第二电流阻挡中间层157可延伸至与绝缘层153的表面毗邻。位于与纳米核155a的侧表面对应的区中的部分157b可延伸至绝缘层153，以有效地阻挡在绝缘层153与半导体层(具体地说，有源层155b)之间的空间中产生的漏电流。为了获得这种漏电流抑制效果，位于与纳米核155a的侧表面对应的区中的部分157b的厚度 t2可为大约5nm或更大。
下文中，将通过特定示例性实施例详细描述电流阻挡中间层的条件以及本公开的效果。
实施例1
具有包括SiNx(120nm)/SiO2(1900nm)的双层结构的掩模形成在作为基础层的n型GaN层上。各自的直径为大约300nm的多个开口通过蚀刻工艺形成在掩模中。通过利用掩模作为模具，纳米核(n型 GaN)生长为具有大约1800nm的高度。
接着，在掩模保持原样的情况下，以大约5×1017/cm3的浓度掺杂镁(Mg)杂质的p型GaN层在纳米核的上表面上形成为具有大约 100nm的厚度。然后，去除掩模的SiO2层(上层)，并且在大约1100 ℃的温度下对纳米核进行热处理。接着，包括多个In0.2Ga0.8N阱层和多个GaN势垒层的有源层、p型AlGaN EBL层和p型GaN按次序形成在纳米核的表面上，作为壳层，以形成纳米发光结构。
ITO层在由此获得的纳米发光结构的表面上沉积，填充纳米发光结构之间的空间，以通过利用旋涂玻璃(SOG)覆盖纳米发光结构，并且形成电极结构，由此制造纳米结构半导体发光器件。
通过在实施例1中获得的纳米结构半导体发光器件，将施加的电流从30mA逐渐增大至120mA的同时，检查电流阻挡中间层的电流阻挡效果。结果如图42的曲线图所示。
如图42所示，该实施例的实验结果表明波长变化的宽度为27nm。可以看出，这种波长变化的宽度明显小于未设置电流阻挡中间层的情况下的波长变化的宽度(大约39nm)。
由于位于各个纳米核的末梢部分的表面(r面)中的有源层相对于其它区中的有源层具有根据施加的电流的大的波长变化的宽度，这种减小(更小的宽度)表示位于根据该实施例的纳米核的末梢部分的表面(r面)上的电流阻挡中间层有效地阻挡了对应区中的电流。
实施例2
与实施例1相类似，具有包括SiNx(120nm)/SiO2(1900nm)的双层结构的掩模形成在作为基础层的n型GaN层上。各自具有大约 300nm的直径的多个开口通过蚀刻工艺形成在掩模中。通过利用掩模作为模具，纳米核(n型GaN)生长为具有大约1800nm的高度。
然而，在该实施例中，与实施例1不同的是，在形成有源层之后形成电流阻挡中间层。也就是说，首先去除掩模的SiO2层(上层)，在大约1100℃的温度下对纳米核进行热处理，形成包括多个 In0.2Ga0.8N阱层和多个GaN势垒层的有源层，并且以大约5×1017/cm3的浓度掺杂硅(Si)杂质的电流阻挡中间层(n型GaN层)形成在有源层上。形成在侧表面上的电流阻挡中间层形成为与剩余的SiNx层毗邻。这里，电流阻挡中间层在竖直方向上的生长条件被加强，以将电流阻挡中间层在末梢部分中的厚度设置为大于电流阻挡中间层在侧表面中的厚度(电流阻挡中间层在末梢部分中的厚度为大约80nm，其在侧表面中的厚度为大约15nm)。
接着，p型AlGaN EBL层和p型GaN层按次序形成在电流阻挡中间层上，以形成纳米发光结构。ITO层在纳米发光结构的表面上沉积，并且ITO层在由此获得的纳米发光结构的表面上沉积，填充纳米发光结构之间的空间，使得通过利用旋涂玻璃(SOG)来覆盖纳米发光结构，并且形成电极结构，由此制造纳米结构半导体发光器件。
通过在实施例2中获得的纳米结构半导体发光器件，在将施加的电流从10mA逐渐增加至120mA的同时，检查电流阻挡中间层的电流阻挡效果。结果如图43的曲线所示。
如图43所示，该实施例的实验结果表明波长变化的宽度为24nm。也就是说，与没有电流阻挡中间层的情况(50nm)相比，波长变化的宽度明显更小。
这是因为根据该实施例形成在r面(即，末梢部分)中的电流阻挡中间层根据通过r面施加的电流降低了波长变化的影响。按照这种方式，可以看出，根据该实施例的电流阻挡中间层有效地阻挡了纳米结构的末梢部分中的电流。
另外，如图45所示，在现有技术的结构C2中，在-4V下，漏电流为150mA，但是可以看出，当设置了根据该实施例E2的电流阻挡中间层时，漏电流被明显地抑制至5mA。如上参照图27所述，这是因为随着位于绝缘层的表面上的半导体层中产生的漏电流以及在纳米核的末梢部分中产生的漏电流被抑制，电流阻挡中间层的存在的效果增大。
实施例3
在该示例性实施例中，采用了根据实施例1和实施例2的电流阻挡中间层二者。也就是说，根据实施例1的处理，在去除掩模的上层(SiO2)之前，在纳米核的上表面上形成n侧电流阻挡中间层(掺杂有Mg的GaN或者未掺杂的GaN)，接着，根据实施例2的处理，去除掩模的上层，在纳米核的表面上形成有源层，并且形成p侧电流阻挡中间层(掺杂有Si的GaN或未掺杂的GaN)。
接着，与先前的示例性实施例相类似，执行电极和钝化形成工艺以制造半导体发光器件。
根据在实施例3中获得的纳米结构半导体发光器件，在将施加的电流从10mA逐渐增大至120mA的同时，检查电流阻挡中间层的电流阻挡效果。结果如图44的曲线图所示。如图44所示，该实施例的实验结果表明波长变化的宽度为19nm。也就是说，与没有电流阻挡中间层的情况(50nm)相比，波长变化的宽度明显更小。
因此，经确认，通过采用两种电流阻挡中间层，有效地阻挡了纳米结构的末梢部分中的电流。
图46是示出电流密度随着电流阻挡中间层的掺杂浓度的变化的曲线图，图47是示出电流密度随着电流阻挡中间层的厚度的变化的曲线图。
首先，如图46所示，在采用了n侧电流阻挡中间层(在有源层与纳米核的末梢部分之间)和p侧电流阻挡中间层(在有源层与p 型半导体层之间)的构造中，在p侧电流阻挡中间层的厚度为50nm 的情况下，当相对的导电杂质的浓度为大约1.0×1017/cm3时，电流密度为大约160a.u.。也就是说，与没有电流阻挡中间层的情况(电流密度～1600a.u.)相比，电流密度降至1/10倍。在p侧电流阻挡中间层的厚度为100nm的情况下，在1.0×1016/cm3的相对低浓度下，电流密度为大约160a.u.，这与没有电流阻挡中间层的情况(电流密度～1600a.u.)相比，降至1/10倍。
如图47所示，经确认，在分开采用n侧电流阻挡中间层和p侧电流阻挡中间层的情况下，当两个电流阻挡中间层的厚度为50nm或更大时，电流密度降至1/10。在采用两种电流阻挡中间层的构造中，即使电流阻挡中间层具有30nm或更大的较小厚度，也获得了期望的效果。
为了确认根据高掺杂浓度条件的漏电流改进效果，在根据实施例1的纳米结构半导体发光器件中，通过将电流阻挡中间层的杂质浓度(p型杂质)改变为高达1×1019/cm3来检查漏电流发生率。硅(Si) (在该实施例中使用的纳米核的n型杂质)的掺杂浓度为 1～9×1019/cm3的水平，并且由采用了电流阻挡中间层时的漏电流与未采用电流阻挡中间层时的漏电流(电流密度：1600a.u.)的百分比来定义漏电流发生率，并且在图48中示出了测量结果。
参照图48，经确认，漏电流改进效果根据厚度而稍有不同。可以看出，随着厚度从50nm增大至200nm，漏电流发生率减少。也就是说，在杂质浓度为1×1017/cm3的情况下，当电流阻挡中间层的厚度为50nm时，漏电流发生率为15％，并且当电流阻挡中间层的厚度为100nm时，漏电流发生率为12％，并且当电流阻挡中间层的厚度为 200nm时，漏电流发生率为6.5％，这表示明显抑制了漏电流。另外，不管电流阻挡中间层的厚度如何，当杂质浓度为1×1018/cm3或更大时，漏电流发生率为5％或更小，而当杂质浓度为1×1019/cm3或更大时，漏电流发生率为1％或更小，这表示完全抑制了漏电流。
根据如上所述的示例性实施例的纳米半导体发光器件可实现为除图40所示的封装件之外的各种封装件。
图49和图50是示出采用了上述半导体发光器件的封装件的示例的示图。
图49所示的半导体发光器件封装件500可包括半导体发光器件 501、封装件主体502和一对引线框503。
半导体发光器件501可为纳米半导体发光器件。半导体发光器件501可安装在引线框503上，并且通过导线W电连接至引线框。
如果必要的话，半导体发光器件501可安装在不同的区上，例如，安装在封装件主体502上，而不是安装在引线框503上。另外，封装件主体502可具有杯形，以提高光的反射效率。由透光材料形成的包封件505可形成在反射杯中，以包封半导体发光器件501、导线 W等。
图50所示的半导体发光器件封装件600可包括半导体发光器件 601、安装板610和包封件603。
波长转换单元602可形成在半导体发光器件601的表面和侧表面上。半导体发光器件601可安装在安装板610上，并且通过导线W 电连接至安装板610。
安装板610可包括上电极61、下电极614和连接上电极613和下电极614的贯通电极612。安装板610可设为诸如PCB、MCPCB、MPCB、 FPCB等的板，并且可应用安装板610的结构以具有各种形式。
波长转换单元602可包括磷光体、量子点等。包封件603可形成为具有上表面为凸圆顶形的透镜结构。然而，根据示例性实施例，包封件603可具有带有凸表面或凹表面的透镜结构，以调整通过包封件603的上表面发射的光的波束角。
根据如上所述的示例性实施例的纳米结构半导体发光器件和具有该纳米结构半导体发光器件的封装件可有利地应用于各种应用产品。
图51和图52是示出采用了根据本公开的示例性实施例的半导体发光元件的背光单元的示图。
参照图51，背光单元1000包括安装在衬底1002上的光源1001 以及布置在光源1001上方的一个或多个光学片材1003。上述半导体发光器件或者采用该半导体发光器件的封装件可用作光源1001。
与图51中的背光单元1000(其中，光源1001朝着其上布置有液晶显示器的上侧发射光)不同的是，图52所示的作为另一示例的背光单元2000被构造为使得安装在衬底2002上的光源2001沿着横向发光，并且可使发射的光入射至导光板2003，以转换为面光源。通过导光板2003的光向上发射，并且为了提高光提取效率，可将反射层2004布置在导光板2003的下表面上。
图53是示出采用了根据本公开的示例性实施例的半导体发光器件封装件的照明装置的示例的示图。
例如，照明装置3000在图53中示为灯泡式灯，并且包括发光模块3003、驱动单元3008和外部连接单元3010。
另外，照明装置3000还可包括诸如外部壳体3006和内部壳体 3009以及盖单元3007的外部结构。发光模块3003可包括具有上述半导体发光器件封装件结构或者与其相类似的结构的光源3001和光源3001安装于其上的电路板3002。例如，上述半导体发光器件的第一电极和第二电极可电连接至电路板3002的电极图案。在当前示例性实施例中，示出了单个光源3001安装在电路板3002上，但是可根据需要安装多个光源。
外部壳体3006可用作散热单元，并且可包括布置为与发光模块 3003直接接触以改进散热的散热板3004和包围照明装置3000的侧表面的散热片3005。另外，盖单元3007可安装在发光模块3003上，并且具有凸透镜形状。驱动单元3008安装在内部壳体3009中，并且连接至具有插孔结构以从外部电源接收电力的外部连接单元3010。另外，驱动单元3008可用于将电力转换为用于驱动发光模块3003 的半导体发光器件3001的合适的电流源，并且提供该电流源。例如，驱动单元3008可被构造为AC-DC转换器、整流电路组件等。
图54是示出采用了根据本公开的示例性实施例的半导体发光元件的照明装置的示例的示图。
参照图54，用作车灯等的前灯4000可包括光源4001、反射单元4005和透镜盖单元4004。透镜盖单元4004可包括中空导向件4003 和透镜4002。光源4001可包括上述半导体发光器件或者包括该半导体发光器件的封装件。
前灯4000还可包括将光源4001产生的热向外驱散的散热单元 4012。为了有效地散热，散热单元4012可包括散热器4010和冷却扇 4011。另外，前灯4000还可包括固定地支承散热单元4012和反射单元4005的壳体4009，并且壳体4009可具有形成在其一个表面中的中心孔4008，散热单元4012连接在该中心孔4008中。
另外，壳体4009可具有形成在一体地连接至所述一个表面并且在直角方向上弯曲的另一表面中的前孔4007。前孔4007可允许反射单元4005固定地位于光源4001上方。因此，前侧通过反射单元4005 敞开，并且反射单元4005固定至壳体4009使得敞开的前侧对应于前孔4007，并且由反射单元4005反射的光可通过前孔4007以向外输出。
虽然以上已经示出和描述了示例性实施例，但是本领域技术人员应该清楚，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可作出修改和改变。

Claims (19)

1.一种纳米结构发光器件，包括：
基础层，其由第一导电类型的氮化物半导体材料形成；
绝缘层，其布置在基础层上并且具有多个开口，所述多个开口中的每一个暴露出基础层的一部分；
多个纳米核，其分别布置在所述多个开口中，并且由第一导电类型的氮化物半导体材料形成，所述多个纳米核中的每一个包括末梢部分，所述末梢部分的晶面与侧表面的晶面不同；
按次序布置在所述多个纳米核中的每一个的表面上的有源层和第二导电类型的氮化物半导体层；以及
电流阻挡中间层，其在所述多个纳米核中的每一个与有源层之间布置在所述多个纳米核中的每一个的末梢部分上。
2.根据权利要求1所述的纳米结构发光器件，其中，电流阻挡中间层包括未掺杂的氮化物或者掺杂有第二导电类型的杂质的氮化物。
3.根据权利要求2所述的纳米结构发光器件，其中，电流阻挡中间层的厚度为50nm或更大。
4.根据权利要求3所述的纳米结构发光器件，其中，电流阻挡中间层的杂质浓度为1.0×1016/cm3或更大。
5.根据权利要求1所述的纳米结构发光器件，其中，纳米核的侧表面上的晶面垂直于基础层的上表面。
6.根据权利要求1所述的纳米结构发光器件，其中，纳米核、有源层和第二导电类型的氮化物半导体层中的每一个包括氮化物单晶体，并且电流阻挡中间层包括氮化物单晶体。
7.根据权利要求1所述的纳米结构发光器件，还包括额外的电流阻挡中间层，其在有源层与第二导电类型的氮化物半导体层之间，并且位于与所述多个纳米核中的每一个的末梢部分对应的区上。
8.根据权利要求7所述的纳米结构发光器件，其中，所述额外的电流阻挡中间层包括未掺杂的氮化物或者掺杂有第一导电类型的杂质的氮化物。
9.根据权利要求7所述的纳米结构发光器件，其中，所述额外的电流阻挡中间层形成为从与末梢部分对应的区延伸至与纳米核中的每一个的侧表面对应的区。
10.根据权利要求9所述的纳米结构发光器件，其中，在所述额外的电流阻挡中间层中，与侧表面对应的区上的部分的厚度小于与末梢部分对应的区上的部分的厚度。
11.根据权利要求9所述的纳米结构发光器件，其中，与侧表面对应的区上的部分延伸至绝缘层的表面。
12.一种纳米结构发光器件，包括：
基础层，其由第一导电类型的氮化物半导体材料形成；
绝缘层，其布置在基础层上并且具有多个开口，所述多个开口中的每一个暴露出基础层的一部分；
多个纳米核，其分别布置在所述多个开口中，并且由第一导电类型的氮化物半导体材料形成，所述多个纳米核中的每一个包括末梢部分，所述末梢部分的晶面与侧表面的晶面不同；
按次序布置在所述多个纳米核中的每一个的表面上的有源层和第二导电类型的氮化物半导体层；以及
电流阻挡中间层，其在有源层与第二导电类型的氮化物半导体层之间，并且包括位于与所述多个纳米核中的每一个的末梢部分对应的区上的部分以及位于与所述多个纳米核中的每一个的侧表面对应的区上的部分，
其中，在电流阻挡中间层中，位于与所述多个纳米核中的每一个的侧表面对应的区上的部分的厚度小于位于与末梢部分对应的区上的部分的厚度。
13.根据权利要求12所述的纳米结构发光器件，其中，电流阻挡中间层包括未掺杂的氮化物或者掺杂有第一导电类型的杂质的氮化物，并且
其中，在电流阻挡中间层中，在与末梢部分对应的区上的部分的厚度为50nm或更大，并且在与侧表面对应的区上的部分的厚度为20nm或更小。
14.根据权利要求13所述的纳米结构发光器件，其中，在与侧表面对应的区上的部分的杂质浓度和在与末梢部分对应的区上的部分的杂质浓度相同。
15.根据权利要求12所述的纳米结构发光器件，其中，电流阻挡中间层延伸至绝缘层的表面。
16.根据权利要求15所述的纳米结构发光器件，其中，在电流阻挡中间层中，在与末梢部分对应的区上的部分的厚度为50nm或更大，并且在与侧表面对应的区上的部分的厚度为5nm至20nm。
17.一种纳米结构发光器件，包括：
基础层，其由第一导电类型的氮化物半导体材料形成；
绝缘层，其布置在基础层上并且具有多个开口，所述多个开口中的每一个暴露出基础层的一部分；
多个纳米核，其分别布置在所述多个开口中，并且由第一导电类型的氮化物半导体材料形成，所述多个纳米核中的每一个包括末梢部分，所述末梢部分的晶面与侧表面的晶面不同；
按次序布置在所述多个纳米核中的每一个的表面上的有源层和第二导电类型的氮化物半导体层；
第一电流阻挡中间层，其在有源层与第二导电类型的氮化物半导体层之间，并且位于与所述多个纳米核中的每一个的末梢部分对应的区上；以及
第二电流阻挡中间层，其在所述多个纳米核中的每一个与有源层之间布置在所述多个纳米核中的每一个的末梢部分上。
18.根据权利要求17所述的纳米结构发光器件，其中，第二电流阻挡中间层延伸至绝缘层的表面，并且
在第二电流阻挡中间层中，在与所述多个纳米核中的每一个的侧表面对应的区上的部分的厚度小于与末梢部分对应的区上的部分的厚度。
19.根据权利要求17所述的纳米结构发光器件，其中，第一电流阻挡中间层包括未掺杂的氮化物或者掺杂有第二导电类型的杂质的氮化物，并且第二电流阻挡中间层包括未掺杂的氮化物或者掺杂有第一导电类型的杂质的氮化物。
CN201480065440.3A 2013-10-31 2014-10-30 纳米结构半导体发光器件 Active CN105765741B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2013-0131310 2013-10-31
KR20130131310 2013-10-31
KR1020130164521A KR101544772B1 (ko) 2013-10-31 2013-12-26 나노구조 반도체 발광소자 및 제조방법
KR10-2013-0164521 2013-12-26
PCT/KR2014/010310 WO2015065071A1 (ko) 2013-10-31 2014-10-30 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
CN105765741A CN105765741A (zh) 2016-07-13
CN105765741B true CN105765741B (zh) 2018-07-24

Family

ID=53388198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480065440.3A Active CN105765741B (zh) 2013-10-31 2014-10-30 纳米结构半导体发光器件

Country Status (3)

Country Link
KR (1) KR101544772B1 (zh)
CN (1) CN105765741B (zh)
DE (1) DE112014004968T5 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188494B1 (ko) * 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
KR102346720B1 (ko) * 2015-06-22 2022-01-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
WO2018159598A1 (ja) * 2017-02-28 2018-09-07 京セラ株式会社 屋外用画像照射装置およびこれを備える移動体
JP6947386B2 (ja) * 2017-06-29 2021-10-13 学校法人 名城大学 半導体発光素子および半導体発光素子の製造方法
KR102220032B1 (ko) * 2018-08-20 2021-02-25 한국과학기술원 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법
CN109148654B (zh) * 2018-08-30 2020-04-07 芜湖德豪润达光电科技有限公司 非极性面ⅲ族氮化物外延结构及其制备方法
US10777728B2 (en) * 2019-01-18 2020-09-15 Microsoft Technology Licensing, Llc Fabrication of a quantum device
KR20210000351A (ko) 2019-06-24 2021-01-05 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치

Also Published As

Publication number Publication date
KR101544772B1 (ko) 2015-08-17
CN105765741A (zh) 2016-07-13
KR20150050284A (ko) 2015-05-08
DE112014004968T5 (de) 2016-08-04

Similar Documents

Publication Publication Date Title
CN105765741B (zh) 纳米结构半导体发光器件
CN105009309B (zh) 制造纳米结构半导体发光器件的方法
CN105190917B (zh) 纳米结构半导体发光元件
US9853185B2 (en) Method for manufacturing nano-structured semiconductor light-emitting element
US9257605B2 (en) Nano-structure semiconductor light emitting device
JP6510888B2 (ja) 半導体発光素子の製造方法
CN102668135B (zh) 发光二极管
CN105247695B (zh) 半导体发光元件
CN104025319B (zh) 半导体装置和制造半导体装置的方法
US8507943B2 (en) Semiconductor light-emitting element
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102337405B1 (ko) 나노구조 반도체 발광소자
CN105280773B (zh) 半导体发光器件
KR102252993B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
US9537049B2 (en) Nanostructure semiconductor light emitting device
US20160064609A1 (en) Nanostructure semiconductor light emitting device
KR20150097322A (ko) 나노구조 반도체 발광소자
KR102070092B1 (ko) 반도체 발광소자
US20160064607A1 (en) Nanostructure semiconductor light emitting device
JP6026138B2 (ja) 発光素子パッケージ及び照明システム
US20140138729A1 (en) High efficiency light emitting diode
CN107464864B (zh) 发光二极管及其制作方法
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant