CN106575688B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106575688B
CN106575688B CN201580044665.5A CN201580044665A CN106575688B CN 106575688 B CN106575688 B CN 106575688B CN 201580044665 A CN201580044665 A CN 201580044665A CN 106575688 B CN106575688 B CN 106575688B
Authority
CN
China
Prior art keywords
conductive type
semiconductor layer
electrode
type semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580044665.5A
Other languages
English (en)
Other versions
CN106575688A (zh
Inventor
吕焕国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN106575688A publication Critical patent/CN106575688A/zh
Application granted granted Critical
Publication of CN106575688B publication Critical patent/CN106575688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

一种半导体器件包括：依次层叠的第一导电型半导体层、有源层和第二导电型半导体层；被设置为隔着所述第一导电型半导体层彼此对应的第一导电型上电极部分和第一导电型下电极部分；被设置为隔着所述第一导电型半导体层和所述第二导电型半导体层彼此对应的第二导电型上电极部分和第二导电型下电极部分；以及将所述第二导电型上电极部分和所述第二导电型下电极部分电连接的第二导电型电极连接部分。

Description

半导体器件及其制造方法
技术领域
本公开涉及半导体器件及其制造方法，更具体地讲，涉及一种包括二极管的半导体器件及其制造方法。
背景技术
发光二极管(LED)将电能转换为光能。近来，LED的使用显著增加。具体地讲，已进行研究实现大规模LED。随着LED的面积增大，用于在LED内均匀地分布电流的电极结构复杂并且其效率降低。近来，已提出在封装板上设置具有最佳小尺寸的多个LED芯片的方法。然而，将LED芯片组装在封装板上的工艺效率低，导致产率差。
发明内容
技术问题
因此，详细描述的一方面在于提供一种允许LED芯片可被快速地组装在封装板上并且具有增强的操作可靠性的半导体器件。
详细描述的另一方面在于提供一种能够将LED芯片快速地组装在封装板上并且增强操作可靠性的半导体器件的制造方法。
问题的解决方案
为了实现这些和其它优点并且根据本说明书的目的，如本文具体实现并且广义描述的，本发明在一个方面提供了一种半导体器件，该半导体器件包括：依次层叠的第一导电型半导体层、有源层和第二导电型半导体层；被设置为隔着所述第一导电型半导体层彼此对应的第一导电型上电极部分和第一导电型下电极部分；被设置为隔着所述第一导电型半导体层和所述第二导电型半导体层彼此对应的第二导电型上电极部分和第二导电型下电极部分；以及将所述第二导电型上电极部分和所述第二导电型下电极部分电连接的第二导电型电极连接部分。本发明还提供了半导体器件的对应的制造方法。
本申请的进一步的适用范围将从下文给出的详细描述而变得更显而易见。然而，应该理解，仅示意性地在指示本发明的优选实施方式的同时给出详细描述和具体示例，因为对于本领域技术人员而言，通过该详细描述，在本发明的精神和范围内的各种改变和修改将变得显而易见。
本发明的有益效果
根据本公开的示例性实施方式的半导体器件及其制造方法，多个LED芯片可被快速地和精确地组装到封装板。
具体地讲，在LED芯片和封装板被引入填充有液体的腔室并且所述液体被加热以允许LED芯片被自组装到封装板的自组装方法中，各个LED芯片可具有在芯片主体的上部的第一导电型上电极和第二导电型上电极以及在芯片主体的下部的第一导电型下电极和第二导电型下电极，以使得芯片主体的上部可被组装以面向封装板或者芯片主体的下部可被组装以面向封装板。
因此，可减少LED芯片没有被组装到封装板从而生成空区域的缺陷、LED芯片被颠倒地组装的缺陷等，从而增强了显示装置的操作可靠性。
另外，由于LED芯片具有对称的正多边形形状或者圆形形状，所以LED芯片可被快速地组装到封装板，从而增强了显示装置的生产率。
然而，本发明的效果不限于上述效果，可在本发明的技术构思的范围内各种扩展。
本申请的进一步的适用范围将从下文给出的详细描述而变得更显而易见。然而，应该理解，仅示意性地在指示本发明的优选实施方式的同时给出详细描述和具体示例，因为对于本领域技术人员而言，通过该详细描述，在本发明的精神和范围内的各种改变和修改将变得显而易见。
附图说明
附图被包括以提供本发明的进一步理解并且被并入本说明书并构成本说明书的一部分，附图示出了示例性实施方式并且与说明书一起用于说明本发明的原理。
附图中：
图1是示出根据本公开的实施方式的半导体器件的横截面图。
图2和图3是示出图1的半导体器件的平面图。
图4和图5是示出根据本公开的实施方式的半导体器件的平面图。
图6和图7是示出将图1的半导体器件组装到封装板的立体图。
图8、图9、图11、图13、图15、图17、图19、图20、图22、图24、图26和图28是示出根据本公开的实施方式的半导体器件的制造方法的横截面图，图10、图12、图14、图16、图18、图21、图23、图25、图27和图29是示出半导体器件的制造方法的平面图。
图30是示出根据本公开的示例性实施方式的半导体器件的横截面图。
图31是示出图30的半导体器件的平面图。
图32、图33、图35、图37、图39、图41、图43、图44、图46和图48是示出根据本公开的实施方式的半导体器件的制造方法的横截面图，图34、图36、图38、图40、图42、图45、图47和图49是示出半导体器件的平面图。
具体实施方式
下文中，将参照附图详细描述本公开的实施方式。本公开或申请中所公开的本发明的实施方式的具体结构或功能描述是为了描述本发明的实施方式而示出。本发明的实施方式可按照各种形式来实现，不应被解释为限于本公开或申请中所描述的实施方式。
本发明可被变化地修改并且可具有各种实施方式，其具体示例将在附图中示出并详细描述。然而，本发明不限于所公开的特定形式，而是在不脱离本发明的范围和精神的情况下包括所有修改、等同和置换。
图1是示出根据本公开的实施方式的半导体器件的横截面图；图2和图3是示出图1的半导体器件的平面图；图4和图5是示出根据本公开的实施方式的半导体器件的平面图；图6和图7是示出将图1的半导体器件组装到封装板的立体图。
参照图1至图7，根据本公开的实施方式的半导体器件包括依次层叠的第一导电型半导体层100、有源层150和第二导电型半导体层200、连接至第一导电型半导体层100的第一导电型电极300以及连接至第二导电型半导体层200的第二导电型电极400。
第一导电型电极300包括被设置为隔着第一导电型半导体层100彼此对应的第一导电型上电极部分320和第一导电型下电极部分340。第二导电型电极400包括被设置为隔着第一导电型半导体层100和第二导电型半导体层200彼此对应的第二导电型上电极部分420和第二导电型下电极部分440。
第一导电型半导体层100和第二导电型半导体层200可包括基于GaN的半导体材料、基于ZnO的半导体材料、基于GaAs的半导体材料、基于GaP的半导体材料或者基于GaAsP的半导体材料。例如，第一导电型半导体层100和第二导电型半导体层200可分别为n型半导体层和p型半导体层。另外，n型半导体层可包括诸如硅(Si)、锗(Ge)、硒(Se)、碲(Te)、碳(C)等的杂质，以具有多个自由电子。p型半导体层可包括诸如锰(Mg)、锌(Zn)或铍(Be)等的杂质，以具有多个空穴。
有源层150被夹在第一导电型半导体层100和第二导电型半导体层200之间并且为包括在第一导电型半导体层100中的自由电子和包括在第二导电型半导体层200中的空穴提供区域。当自由电子和空穴复合时，有源层150将电能转换为光能以激活光发射。因此，例如，有源层150包括能带隙小于第一导电型半导体层100和第二导电型半导体层200的能带隙的材料。
例如，当第一导电型半导体层100和第二导电型半导体层200包括基于GaN的半导体材料时，有源层150可包括基于InGaN的半导体材料。另外，为了调节所发射的光的波长(即，光的颜色)，有源层150可包括AlGaAs、GaAsP、GaP、SiC、InGaAlP或InGaN。
另外，第一导电型电极300连接至第一导电型半导体层100并且向第一导电型半导体层100供应自由电子。第一导电型电极300包括导电材料。另外，第一导电型电极300可以是n型电极。例如，第一导电型电极300可包括铅(Pb)、锡(Sn)、金(Au)、锗(Ge)、铜(Cu)、铋(Bi)、镉(Cd)、锌(Zn)、银(Ag)、镍(Ni)或钛(Ti)。
此外，第二导电型电极400连接至第二导电型半导体层200并且向第二导电型半导体层200供应空穴。第二导电型电极400也包括导电材料。另外，第二导电型电极400可以是p型电极。例如，第二导电型电极400可包括Pb或Au。
第一导电型电极300包括：第一导电型上电极部分320，其与第二导电型半导体层200和有源层150间隔开并且被设置在第一导电型半导体层100的一个表面102上；以及第一导电型下电极部分340，其被设置在第一导电型半导体层100的另一表面104上。
在一个实施方式中，第一导电型上电极部分320被设置在第一导电型半导体层100的暴露于穿透第二导电型半导体层200和有源层150的电极孔330(参见图1)的一个表面102上。电极孔330可通过去除穿透第二导电型半导体层200和有源层150的第一导电型半导体层100的一部分来形成。另外，由于电极孔330通过去除第一导电型半导体层100的一部分来形成，所以第一导电型上电极部分320被第二导电型半导体层200和有源层150环绕并且第一导电型上电极部分320的至少一部分被第一导电型半导体层100覆盖。
另外，第一导电型上电极部分320具有从第二导电型半导体层200的一个表面202突出的形状以与封装板接触。另外，第一导电型下电极部分340电连接至第一导电型上电极部分320，并且被设置在第一导电型半导体层100的另一表面上，使得第一导电型下电极部分340与第一导电型上电极部分320对应。
此外，第二导电型电极400包括：第二导电型上电极部分420，其被设置在第二导电型半导体层200上；第二导电型下电极部分440，其被设置在第一导电型半导体层100下面，使得第二导电型下电极部分440与第二导电型上电极部分420对应；以及第二导电型电极连接部分450，其将第二导电型上电极部分420和第二导电型下电极部分440电连接。
第二导电型上电极部分420被设置在第二导电型半导体层200上并且向第二导电型半导体层200供应空穴。在本公开的实施方式中，半导体器件还包括层叠在第二导电型半导体层200上的透明电极层220。例如，透明电极层220可包括铟锡氧化物(ITO)。
另外，第二导电型上电极部分420被设置在透明电极层220上。因此，透明电极层220将从第二导电型上电极部分420供应的空穴均匀地供应给第二导电型半导体层200。此外，金属层被夹在透明电极层220和上电极部分420之间以改进透明电极层220与第二导电型上电极部分420之间的接触电阻。
第二导电型下电极部分440还相对于第一导电型半导体层100绝缘并且被设置在第一导电型半导体层100下面，使得第二导电型下电极部分440与第二导电型上电极部分420对应。另外，第二导电型电极连接部分450将第二导电型上电极部分420和第二导电型下电极部分440电连接。
在本公开的实施方式中，半导体器件还包括第一绝缘层500，其至少部分地覆盖有源层150的侧表面、第二导电型半导体层200的侧表面以及第一导电型半导体层100的侧表面和下表面。第一绝缘层500将第二导电型下电极部分440和第二导电型电极连接部分450相对于第一导电型半导体层100绝缘。
例如，第一绝缘层500的侧表面和下表面的至少一部分可被第二导电型下电极部分440和第二导电型电极连接部分450覆盖。另外，半导体器件包括第二绝缘层520，其至少部分地覆盖电极孔330的侧表面。第二绝缘层520容纳第一导电型上电极部分320，并且减小在第一导电型上电极部分320和第二导电型上电极部分420之间流动的漏电流。
如图2和图3所示，在本公开的实施方式中，第二导电型上电极部分420在外周方向上延伸以被设置在第二导电型半导体层200的边缘部分上。另外，第二导电型下电极部分440在外周方向上延伸以被设置在第一导电型半导体层100的边缘部分上。此外，第二导电型电极连接部分450在外周方向上延伸并且将第二导电型上电极部分420和第二导电型下电极部分440电连接。
如图4所示，多个第二导电型上电极部分420可以按照第一导电型上电极部分320为中心在外周方向上彼此间隔开地设置在第二导电型半导体层200上。在图4中，为了描述，省略了第一绝缘层500和第二绝缘层520的例示。另外，多个第二导电型下电极部分440可以按照第一导电型下电极部分340为中心在外周方向上彼此间隔开地设置。第二导电型下电极440可被设置为分别与第一导电型上电极320对应。
当第二导电型上电极420和第二导电型下电极440在外周方向上彼此间隔开时，电极的总面积减小，因此由于第二导电型上电极部分420和第二导电型下电极部分440对有源层150所生成的光的吸收而引起的光学效率的劣化减小。另外，为了减小由第一导电型上电极部分320和第一导电型下电极部分340以及第二导电型上电极部分420和第二导电型下电极部分440引起的光学效率的劣化，可以在第一导电型上电极部分320和第一导电型下电极部分340以及第二导电型上电极部分420和第二导电型下电极部分440的一个表面上层叠反射电极层。例如，反射电极层可包括银(Ag)或铝(Al)。
如图5所示，半导体器件可具有对称形状。例如，当从上方看时，半导体器件可具有圆形形状或者正多边形形状。在图4中，为了描述，省略了第一绝缘层500和第二绝缘层520的例示。图5的(a)-(e)分别示出了半导体器件具有正十二边形形状、正八边形形状、正六边形形状、正四边形形状和正三角形形状，但是本公开不限于此。由于半导体器件具有对称形状，所以将半导体器件组装到封装板的可能性可增加。这导致封装板的组装速度增加。
如图6和图7所示，封装板1000包括多个凹形凹陷600。凹陷600被设置在与第一导电型上电极部分320或第一导电型下电极部分340对应的位置中并且具有电连接至第一导电型上电极部分320或第一导电型下电极部分340的第一导电构件620。
另外，各个凹陷600被设置在与第二导电型上电极部分420或第二导电型下电极部分440对应的位置中并且具有电连接至第二导电型上电极部分420或第二导电型下电极部分440的第二导电构件640。例如，第一导电构件620和第二导电构件640可为金属球或导电焊盘。
自组装方法是封装板1000与根据本公开的实施方式的多个半导体器件被引入填充有液体的腔室中，并且通过流体来使得半导体器件自己被组装到设置在封装板1000上的凹陷600的方法。通过自组装方法，第一导电型上电极320和第二导电型上电极420连接至设置在凹陷部分600中的第一导电构件620和第二导电构件640，由此半导体器件可被安装在封装板1000中。另外，第一导电型下电极340和第二导电型下电极440连接至设置在凹陷部分600中的第一导电构件620和第二导电构件640，由此半导体器件可被安装在封装板1000中。
对于n型电极和p型电极仅形成在上部的水平结构型二极管或者n型电极形成在上部并且p型电极形成在下部的垂直结构型二极管，当二极管被颠倒并且组装到封装板1000时，水平结构型二极管或垂直结构型二极管无法操作，其操作可靠性可劣化。
在根据本公开的实施方式的半导体器件中，由于第一导电型电极和第二导电型电极被设置在其上部并且第一导电型电极和第二导电型电极也被设置在其下部，所以即使当半导体器件被颠倒地组装到封装板1000时，显示装置的操作可靠性仍增强。
另外，由于半导体器件具有对称形状并且利用形成在半导体器件的上部和下部的n型电极和p型电极来组装到封装板1000，所以用于将半导体器件组装到封装板1000的时间缩短。因此，显示装置的生产率增强。
具体地讲，当半导体器件没有被组装到封装板1000时生成空区域的缺陷(组装产率劣化)减少，并且半导体器件的第一导电型电极300和第二导电型电极400不分左右侧以及不分上下侧地布置，并且半导体器件以快的组装速率被安装在封装板1000上，从而增加了生产率。
另外，根据本公开的实施方式的多个半导体器件可分别具有各种对称形状，并且可被区分以使得特定半导体器件分别被安装在特定凹陷部分600中。例如，具有十二边形平面形状的半导体器件可被插入底表面具有十二边形形状的凹陷部分600中，具有圆形平面形状的半导体器件可被插入底表面具有圆形形状的凹陷部分600中，由此可制造能够发射各种颜色的光的显示装置。
下文中，将描述图1的半导体器件的制造方法。具体地讲，图8、图9、图11、图13、图15、图17、图19、图20、图22、图24、图26和图28是示出根据本公开的实施方式的半导体器件的制造方法的横截面图，图10、图12、图14、图16、图18、图21、图23、图25、图27和图29是示出半导体器件的制造方法的平面图。
参照图8，在基板W上生长第一导电型半导体层100、有源层150和第二导电型半导体层200。基板W可以是蓝宝石(Al2O3)基板或尖晶石(MgAl2O4)基板。另外，基板W可以是包括SiC、Si、ZnO、GaAs或GaN的基板。另选地，基板W可以是诸如金属基板的导电基板。
基板W可以是用于生长第一导电型半导体层100、有源层150和第二导电型半导体层200的基板。这里，优选地，晶格常数和热膨胀系数等于或类似于第一导电型半导体层100和第二导电型半导体层200的基板可被选择性地用作基板W。例如，当第一导电型层100和第二导电型层200包括基于GaN的半导体材料时，基板W可以是GaN基板、蓝宝石基板或SiC基板。
第一导电型半导体层100和第二导电型半导体层200可包括基于GaN的半导体材料、基于ZnO的半导体材料、基于GaAs的半导体材料、基于GaP的半导体材料或者基于GaAsP的半导体材料。另外，第一导电型半导体层100和第二导电型半导体层200可分别形成为n型半导体层和p型半导体层。
n型半导体层可包括诸如硅(Si)、锗(Ge)、硒(Se)、碲(Te)、碳(C)等的杂质以具有多个自由电子。p型半导体层可包括诸如锰(Mg)、锌(Zn)或铍(Be)等的杂质以具有多个空穴。
有源层150可被形成为提供包括在第一导电型半导体层100中的自由电子与包括在第二导电型半导体层200中的空穴复合的区域。例如，当第一导电型半导体层100和第二导电型半导体层200被形成为包括基于GaN的半导体材料时，有源层150可被形成为包括基于InGaN的半导体材料。另外，为了调节所发射的光的波长(即，光的颜色)，有源层150可包括AlGaAs、GaAsP、GaP、SiC、InGaAlP或InGaN。
在本公开的实施方式中，第一导电型半导体层100和第二导电型半导体层200可利用分子束外延(MBE)方法、金属有机化学气相沉积(MOCVD)方法、氢化物气相外延(HVPE)方法或者物理气相沉积(PVD)方法等来生长。另外，在生长第一导电型半导体层100之前，可生长缓冲层。当基板W的晶格常数与第一导电型半导体层100的晶格常数不同时，可首先在基板W上生长缓冲层，然后可在缓冲层上生长第一导电型半导体层100。
随后，参照图9和图10，可对第二导电型半导体层200的一部分和有源层150的一部分进行蚀刻以使得第一导电型半导体层100被暴露，并且可形成电极孔330。在本公开的实施方式中，为了形成电极孔330，可在第二导电型半导体层200上形成光刻胶掩模，并且可利用蚀刻气体对第二导电型半导体层200的一部分和有源层150的一部分进行蚀刻。
此后，可通过使用等离子体的灰化工艺以及使用能够清洗光刻胶的有机溶剂的湿法清洗工艺来去除光刻胶掩模。另外，可通过穿透第二导电型半导体层200和有源层150并且去除第一导电型半导体层100的一部分来形成电极孔330。此后，可形成如下文所述的第一导电型上电极部分320(请参照图17)以使得其至少一部分被第一导电型半导体层100环绕。
在图10中，示出了六个电极孔330，但是本公开不限于此。例如，电极孔330的数量可根据意图制造的半导体器件的数量来不同地调节。另外，图10示出电极孔330的侧表面不垂直于基板W的上表面。然而，根据形成电极孔330的工艺，电极孔330的侧表面可基本上垂直于基板W的上表面。
随后，参照图11和图12，蚀刻第一导电型半导体层100的一部分、有源层150的一部分和第二导电型半导体层200的一部分以标定(分割或分离)第一导电型半导体层100和第二导电型半导体层200以形成多个初步器件。例如，可在第二导电型半导体层200上形成掩模，并且可利用蚀刻气体来蚀刻第一导电型半导体层200的一部分、有源层150的一部分和第二导电型半导体层200的一部分。所述掩模可以是硬掩模或光刻胶。此后，可利用使用等离子体的灰化工艺或者使用有机溶剂的湿法清洗工艺来去除掩模。
下文中，将详细描述半导体器件的制造方法中的单个初步半导体器件。参照图13和图14，在第二导电型半导体层200上层叠透明电极层220。透明电极层220可被形成为包括铟锡氧化物(ITO)。透明电极层220可用于允许电流在第二导电型半导体层200内均匀地分布。例如，透明电极层220可通过化学气相沉积(CVD)方法、物理气相沉积(PVD)方法、溅射方法等来沉积在第二导电型半导体层200上。
此后，参照图15和图16，可形成第一初步绝缘层502以覆盖第一导电型半导体层100和第二导电型半导体层200的侧表面以及有源层150的侧表面。另外，可形成覆盖电极孔330的侧表面的至少一部分的第二绝缘层520。例如，第一初步绝缘层502和第二绝缘层520可通过执行CVD方法来形成。第一初步绝缘层502可使如下文所述的第二导电型电极连接部分450相对于第一导电型半导体层100和第二导电型半导体层200绝缘。
另外，第二绝缘层520减少在如下文所述的第一导电型上电极部分320和第二导电型上电极部分420(参见图17)之间流动的漏电流，并且在第二绝缘层520中容纳第一导电型上电极部分320。
此后，参照图17和图18，在第一导电型半导体层100的通过电极孔330暴露的一个表面102上形成第一导电型上电极部分320，并且在第二导电型半导体层200上形成第二导电型上电极部分420。另外，形成连接至第二导电型上电极部分420并且沿着有源层150的侧表面、第一导电型半导体层100的侧表面和第二导电型半导体层200的侧表面延伸的第二导电型电极连接部分450。
在一个实施方式中，形成第二导电型电极连接部分450可以是在第一初步绝缘层502的侧表面上形成电极连接部分。例如，第一导电型上电极部分320、第二导电型上电极部分420和第二导电型电极连接部分450可通过执行电子束蒸发方法或溅射方法来形成。
第一导电型上电极部分320、第二导电型上电极部分420和第二导电型电极连接部分450可同时形成或者可依次形成。第一导电型上电极部分320可包括导电材料并且可被形成为n型电极。例如，第一导电型上电极部分320可被形成为包括铅(Pb)、锡(Sn)、金(Au)、锗(Ge)、铜(Cu)、铋(Bi)、镉(Cd)、锌(Zn)、银(Ag)、镍(Ni)或钛(Ti)。
另外，第一导电型电极部分320从第二导电型半导体层200的上表面突出以与封装板接触。另选地，根据与第一导电型上电极部分320对应的封装板的导电构件的形状，第一导电型上电极部分320可被形成为不从第二导电型半导体层200的上表面突出。
第二导电型上电极部分420和第二导电型电极连接部分450可包括导电材料并且可被形成为p型电极。例如，第二导电型上电极部分420和第二导电型电极连接部分450可被形成为包括铅(Pb)或金(Au)。
在实施方式中，返回参照图3，第二导电型上电极部分420在外周方向上延伸以形成在第二导电型半导体层200上。另外，第二导电型电极连接部分450在外周方向上延伸以沿着第一导电型半导体层100和第二导电型半导体层200的侧表面形成。
返回参照图4，多个第二导电型上电极420在外周方向上彼此间隔开并形成在第二导电型半导体层200上。另外，第二导电型上电极部分420以第一导电型上电极部分320为中心对称地形成在第二导电型半导体层200上。此后，参照图19，将所得结构翻转以使得基板W的上表面和下表面互换，此后，将临时基板C附接至第一导电型半导体层100。
因此，在下文中，图17的第一导电型半导体层100的上表面可被称作图19的第一导电型半导体层100的下表面，图17的第一导电型半导体层100的下表面可被称作图19的第一导电型半导体层100的上表面。
因此，临时基板C可被结合至第一导电型半导体层100的下表面。临时基板C可以是载体基板。此后，在通过基板去除工艺去除基板W之后，临时基板C可支撑第一导电型半导体层100和第二导电型半导体层200并且可执行后续工艺。
随后，参照图20和图21，可去除基板W。例如，可通过执行激光剥离(LLO)方法或者化学剥离方法来去除基板W。此后，参照图22和图23，可蚀刻缓冲层以去除缓冲层。当在前面的工艺中没有执行缓冲层时，此工艺可被省略。当缓冲层被蚀刻时，第一导电型半导体层100的一部分、第一初步绝缘层502的一部分和第二导电型电极连接部分450的一部分也可被蚀刻以提供平坦上表面。
此后，参照图24和图25，在第一导电型半导体层100的另一表面104上另外形成第一绝缘层500，使得它连接至第一初步绝缘层502。这里，第一绝缘层500可通过执行CVD方法等来形成。第一绝缘层500用于将如下文所述的第二导电型下电极部分440相对于第一导电型半导体层100绝缘。
此后，参照图26和图27，在第一绝缘层500上形成第二导电型下电极部分440，使得第二导电型下电极部分440电连接至第二导电型电极连接部分450。另外，可在第一导电型半导体层100的另一表面104上形成第一导电型下电极部分340。例如，第一导电型下电极部分340和第二导电型下电极部分440可通过执行电子束蒸发方法或溅射方法来形成。
第一导电型下电极部分340和第二导电型下电极部分440可同时形成或者可依次形成。第一导电型下电极部分340可包括导电材料并且可被形成为n型电极。例如，第一导电型下电极部分340可被形成为包括铅(Pb)、锡(Sn)、金(Au)、锗(Ge)、铜(Cu)、铋(Bi)、镉(Cd)、锌(Zn)、银(Ag)、镍(Ni)或钛(Ti)。
例如，第一导电型下电极部分340可电连接至第一导电型上电极部分320并且可被形成在第一导电型100的外表面104上，使得第一导电型下电极部分340与第一导电型上电极部分320对应。
第二导电型下电极部分440包括导电材料并且可被形成为p型电极。例如，第二导电型下电极部分440可被形成为包括铅(Pb)或金(Au)。在一个实施方式中，返回参照图2，第二导电型下电极部分440在外周方向上延伸以形成在第二导电型半导体层200上。
另外，第二导电型下电极部分440可相对于第一导电型半导体层100绝缘并且可被形成为与第一导电型半导体层100上的第二导电型上电极420对应。此外，多个第二导电型下电极440可形成在第二导电型半导体层200上，使得所述多个第二导电型下电极440在外周方向上彼此间隔开。另外，第二导电型下电极部分440可以按照第一导电型下电极部分340为中心对称地形成在第二导电型半导体层200上。
此后，参照图28和图29，去除临时基板C以制造半导体器件。返回参照图5，半导体器件具有对称形状。例如，半导体器件可被形成为使得从上面看时其形状为圆形形状或正多边形形状。
在根据本公开的实施方式的半导体器件中，由于半导体器件具有对称形状，所以半导体器件向封装板的组装增加。这导致封装板和半导体器件的组装速度增强。另外，在根据本公开的实施方式的半导体器件中，由于第一导电型电极和第二导电型电极形成在其上部并且第一导电型电极和第二导电型电极也设置在其下部，所以即使当半导体器件被颠倒地组装到封装板1000时，显示装置的操作可靠性也增强。
具体地讲，当半导体器件没有被组装到封装板1000时生成空区域的缺陷(组装产率劣化)减少，并且由于形成第一导电型上电极部分320和420以及第二导电型下电极部分340和440，半导体器件可不分上下侧和左右侧地安装在封装板1000上，从而增加了组装速度。
接下来，图30是示出根据本公开的示例性实施方式的半导体器件的横截面图，图31是示出图30的半导体器件的平面图。除了电极连接部分的位置和形状以及第一导电型电极和第二导电型电极的位置之外，根据本实施方式的半导体器件基本上与图1的半导体器件的配置相同。因此，相同的标号将用于相同的组件，其重复描述将被省略。
参照图30和图31，根据本公开的实施方式的半导体器件包括依次层叠的第一导电型半导体层100、有源层150和第二导电型半导体层200、连接至第一导电型半导体层100的第一导电型电极310以及连接至第二导电型半导体层200的第二导电型电极410。
第一导电型电极310包括被设置为隔着第一导电型半导体层100彼此对应的第一导电型上电极部分360和第一导电型下电极部分380以及将第一导电型上电极部分360和第一导电型下电极部分380电连接的第一导电型电极连接部分350。第二导电型电极410包括被设置为隔着第一导电型半导体层100和第二导电型半导体层200彼此对应的第二导电型上电极部分460和第二导电型下电极部分480。
第一导电型半导体层100和第二导电型半导体层200可分别为n型半导体层和p型半导体层。另外，n型半导体层可包括诸如硅(Si)、锗(Ge)、硒(Se)、碲(Te)、碳(C)等的杂质以具有多个自由电子。p型半导体层可包括诸如锰(Mg)、锌(Zn)或铍(Be)等的杂质以具有多个空穴。
有源层150被夹在第一导电型半导体层100和第二导电型半导体层200之间并且提供包括在第一导电型半导体层100中的自由电子与包括在第二导电型半导体层200中的空穴复合的区域。
第一导电型电极310与第一导电型半导体层100接触并且向第一导电型半导体层100供应自由电子。第一导电型电极310包括导电材料。另外，第一导电型电极310可以是n型电极。例如，第一导电型电极310可包括铅(Pb)、锡(Sn)、金(Au)、锗(Ge)、铜(Cu)、铋(Bi)、镉(Cd)、锌(Zn)、银(Ag)、镍(Ni)或钛(Ti)。
第二导电型电极410与第二导电型半导体层200接触并且向第二导电型半导体层200供应空穴。第二导电型电极410包括导电材料。另外，第二导电型电极410可以是p型电极。例如，第二导电型电极410可包括Pb或Au。
在本公开的实施方式中，第一导电型半导体层100还包括从第二导电型半导体层200的侧表面202突出的突出部分110。第一导电型上电极部分360和第一导电型下电极部分380被设置为隔着突出部分110彼此对应。例如，包括第一导电型上电极部分360的第一导电型电极310被设置在突出部分110上并且与第二导电型半导体层200和有源层150间隔开，第一导电型下电极部分380被设置在突出部分110下面。
另外，第一导电型电极连接部分350沿着突出部分110的侧表面延伸并且将第一导电型上电极部分360和第一导电型下电极部分380电连接。第二导电型电极410包括：第二导电型上电极部分460，其被设置在第二导电型半导体层200上；第二导电型下电极部分480，其被设置在第一导电型半导体层100下面，使得第二导电型下电极部分480与第二导电型上电极部分460对应；以及第二导电型电极连接部分490，其将第二导电型上电极部分460和第二导电型下电极部分480电连接。
第二导电型上电极部分460被设置在第二导电型半导体层200上并且向第二导电型半导体层200供应空穴。在本公开的实施方式中，半导体器件还包括层叠在第二导电型半导体层200上的透明电极层220。例如，透明电极层220可包括铟锡氧化物(ITO)。
另外，第二导电型上电极部分460被设置在透明电极层220上。透明电极层220允许电流从第二导电型上电极部分460均匀地注入第二导电型半导体层200。第二导电型下电极部分480相对于第一导电型半导体层100绝缘并且被设置在第一导电型半导体层100下面，使得第二导电型下电极层480与第二导电型上电极部分460对应。
另外，第二导电型电极连接部分490将第二导电型上电极部分460和第二导电型下电极部分480电连接。例如，第二导电型电极连接部分490通过穿透有源层150以及第一导电型半导体层100和第二导电型半导体层200来延伸，并且相对于有源层150以及第一导电型半导体层100和第二导电型半导体层200绝缘。
在一个实施方式中，半导体器件还包括夹在第二导电型电极连接部分490和第二导电型下电极部分480与有源层150以及第一导电型半导体层100和第二导电型半导体层200之间的第三绝缘层540。第三绝缘层540被夹在第二导电型电极连接部分490与有源层150以及第一导电型半导体层100和第二导电型半导体层200之间以将第二导电型电极连接部分490与第一导电型半导体层100和第二导电型半导体层200绝缘。
另外，第三绝缘层540被夹在第二导电型下电极部分480与第一导电型半导体层100之间以使第二导电型下电极部分480和第一导电型半导体层100彼此绝缘。
在本公开的实施方式中，突出部分110在外周方向上延伸并且从第二导电型半导体层200的侧表面突出。另外，第一导电型上电极部分360在外周方向上延伸并且被设置在突出部分110上。第一导电型下电极部分380也在外周方向上延伸并且被设置在突出部分110下面。
另外，第一导电型电极连接部分350在外周方向上沿着突出部分110的侧部延伸并且将第一导电型上电极部分360和第一导电型下电极部分380电连接。另选地，多个第一导电型上电极部分360可被提供并设置在突出部分110上面，并且以第二导电型上电极部分460为中心在外周方向上彼此间隔开。
另外，多个第一导电型下电极部分380可被提供并设置在突出部分110下面并且以第二导电型下电极部分480为中心在外周方向上彼此间隔开。第一导电型下电极部分380可被设置为分别与第一导电型上电极部分对应。
当第一导电型上电极部分360和第一导电型下电极部分380在外周方向上彼此间隔开时，由于第一导电型上电极部分360和第一导电型下电极部分380吸收有源层150所生成的光而引起的光学效率的劣化可减小。
如上所述，半导体器件可具有对称形状。例如，当从上面看时，半导体器件可具有圆形形状或者正多边形形状。根据本公开的实施方式，由于半导体器件具有对称形状，所以半导体器件可容易地组装到封装板。这导致封装板的组装速度增加。
另外，由于n型电极相对于p型电极被设置在半导体器件的上部并且n型电极相对于p型电极被设置在半导体器件的下部，所以半导体器件可不分半导体器件的上下侧被安装在封装板上。因此，即使半导体器件被颠倒地组装到封装板，半导体器件也可被驱动，可确保显示装置的操作可靠性。另外，由于n型电极可相对于p型电极设置，所以可提供根据目的的各种半导体器件。
下文中，将描述图30的半导体器件的制造方法。另外，图32、图33、图35、图37、图39、图41、图43、图44、图46和图48是示出根据本公开的实施方式的半导体器件的制造方法的横截面图，图34、图36、图38、图40、图42、图45、图47和图49是示出半导体器件的平面图。
参照图32，在基板W上生长第一导电型半导体层100、有源层150和第二导电型半导体层200。基板W可以是蓝宝石(Al2O3)基板或尖晶石(MgAl2O4)基板。另外，基板W可以是包括SiC、Si、ZnO、GaAs或GaN的基板。另选地，基板W可以是诸如金属基板的导电基板。
另外，第一导电型半导体层100和第二导电型半导体层200可分别被形成为n型半导体层和p型半导体层。n型半导体层可包括诸如硅(Si)、锗(Ge)、硒(Se)、碲(Te)、碳(C)等的杂质以具有多个自由电子。p型半导体层可包括诸如锰(Mg)、锌(Zn)或铍(Be)等的杂质以具有多个空穴。
有源层150被夹在第一导电型半导体层100和第二导电型半导体层200之间并且提供包括在第一导电型100中的自由电子与包括在第二导电型半导体层200中的空穴复合的区域。
在本公开的实施方式中，第一导电型半导体层100和第二导电型半导体层200以及有源层150可利用分子束外延(MBE)方法、金属有机化学气相沉积(MOCVD)方法、氢化物气相外延(HVPE)方法或物理气相沉积(PVD)方法等来生长。另外，在生长第一导电型半导体层100之前，可生长缓冲层。当基板W的晶格常数和第一导电型半导体层100的晶格常数不同时，可首先在基板W上生长缓冲层，然后可在缓冲层上生长第一导电型半导体层100。
随后，参照图33和图34，对第二导电型半导体层200的一部分和有源层150的一部分进行蚀刻(台面蚀刻)，使得第一导电型半导体层100被暴露。另外，第一导电型半导体层100的一部分被进一步蚀刻以标定并形成多个初步半导体器件(分离蚀刻)。
例如，可在第二导电型半导体层200上形成光刻胶掩模并且可利用蚀刻气体来蚀刻第二导电型半导体层200的一部分和有源层150的一部分以暴露第一导电型半导体层100。另外，可在第一导电型半导体层100和第二导电型半导体层200上形成光刻胶掩模，并且可利用蚀刻气体来蚀刻第一导电型半导体层100以标定并形成多个初步半导体器件。
可通过使用等离子体的灰化工艺以及使用能够清洗光刻胶的有机溶剂的湿法清洗工艺来去除光刻胶掩模。例如，台面蚀刻和分离蚀刻可依次执行，或者可同时执行。通过执行蚀刻工艺，可形成从第二导电型半导体层200的侧表面突出的突出部分110。另外，突出部分110可在外周方向上延伸，并且突起110可被形成为侧表面具有台阶。
图34示出形成了六个初步半导体器件，但是本公开不限于此。初步半导体器件的数量可根据意图制造的半导体器件的数量而不同地调节。
下文中，将详细描述单个初步半导体器件。参照图35和图36，可形成穿透第一导电型半导体层100和第二导电型半导体层200以及有源层150的通孔150，使得基板W的一个表面暴露。例如，可在第二导电型半导体层200上形成硬掩模或光刻胶掩模，并且可利用蚀刻气体蚀刻第一导电型半导体层100和第二导电型半导体层200以形成通孔150。
此后，参照图37和图38，在第二导电型半导体层200上层叠透明电极层220。透明电极层220可被形成为包括铟锡氧化物(ITO)。透明电极层220可用于允许电流在第二导电型半导体层200内均匀地分布。例如，透明电极层220可通过化学气相沉积(CVD)方法、物理气相沉积(PVD)方法、溅射方法等沉积在第二导电型半导体层200上。
此后，参照图39和图40，可形成第三初步绝缘层542以覆盖通孔150的侧表面。例如，第三初步绝缘层542可通过执行CVD方法来形成。第三初步绝缘层542可将如下文所述的第二导电型电极连接部分490相对于第一导电型半导体层100和第二导电型半导体层200绝缘。
此后，参照图40和图41，在突出部分110的上表面上形成第一导电型上电极部分360，并且在突出部分110的侧表面上形成第一导电型电极连接部分350，使得第一导电型电极连接部分350电连接至第一导电型上电极部分360。
另外，在第二导电型半导体层200上形成第二导电型上电极部分460，并且形成连接至第二导电型上电极部分460并且延伸以填充通孔150的第二导电型电极连接部分490。例如，第一导电型上电极部分360、第一导电型电极连接部分350、第二导电型上电极部分460和第二导电型电极连接部分490可通过执行电子束蒸发方法或溅射方法来形成。
第一导电型上电极部分360、第一导电型电极连接部分350、第二导电型上电极部分460和第二导电型电极连接部分490可同时形成或者可依次形成。第一导电型上电极部分360和第一导电型电极连接部分350包括导电材料并且可被形成为n型电极。例如，第一导电型上电极部分360和第一导电型电极连接部分350可包括铅(Pb)、锡(Sn)、金(Au)、锗(Ge)、铜(Cu)、铋(Bi)、镉(Cd)、锌(Zn)、银(Ag)、镍(Ni)或钛(Ti)。
根据与第一导电型上电极部分360对应的封装板的导电构件的形状，第一导电型上电极部分360可被形成为从第二导电型半导体层200的上表面突出或不突出。第二导电型上电极部分460和第二导电型电极连接部分490可包括导电材料并且可被形成为p型电极。例如，第二导电型上电极部分460和第二导电型电极连接部分490可被形成为包括铅(Pb)或金(Au)。
在本公开的实施方式中，第一导电型上电极部分360可在外周方向上延伸以形成在突出部分110上。另外，第一导电型电极连接部分350可被形成为在外周方向上延伸。在本公开的实施方式中，多个第一导电型上电极部分360可形成在突出部分110上并且在外周方向上彼此间隔开。另外，第一导电型上电极部分360可以按照第二导电型上电极部分460为中心对称地形成在突出部分110上。
此后，参照图42，将所得结构翻转以使得基板W的上表面和下表面互换，随后去除基板W。例如，可通过执行激光剥离(LLO)方法或者化学剥离方法来去除基板W。在去除基板W之前，可将临时基板附接至第一导电型半导体层100，并且可在临时基板支撑第一导电型半导体层100和第二导电型半导体层200的状态下执行后续步骤。
因此，下文中，图40的第一导电型半导体层100的上表面可被称作图42的第一导电型半导体层100的下表面，图40的第一导电型半导体层100的下表面可被称作图42的第一导电型半导体层100的上表面。因此，临时基板可被结合至第一导电型半导体层100的下表面。
此后，参照图43和图44，可蚀刻缓冲层以去除缓冲层。当在前面的工艺中没有执行缓冲层时，此工艺可被省略。当缓冲层被蚀刻时，第一导电型半导体层100的一部分、第三初步绝缘层542的一部分和第二导电型电极连接部分490的一部分也可被蚀刻以提供平坦上表面。
此后，参照图45和图46，在第一导电型半导体层100上另外形成第三绝缘层540，使得它连接至第三初步绝缘层542。这里，第三绝缘层540可通过执行CVD方法等来形成。第三绝缘层540用于将如下文所述的第二导电型下电极部分480相对于第一导电型半导体层100绝缘。
此后，参照图47和图48，在第三绝缘层540上形成第二导电型下电极部分480，使得第二导电型下电极部分480电连接至第二导电型电极连接部分490。另外，可在突出部分110上形成第一导电型下电极部分380，使得第一导电型下电极部分380电连接至第一导电型电极连接部分350。
例如，第一导电型下电极部分380和第二导电型下电极部分480可通过执行电子束蒸发方法或溅射方法来形成。第一导电型下电极部分380和第二导电型下电极部分480可同时形成或者可依次形成。
第一导电型下电极部分380包括导电材料并且可被形成为n型电极。例如，第一导电型下电极部分380可包括铅(Pb)、锡(Sn)、金(Au)、锗(Ge)、铜(Cu)、铋(Bi)、镉(Cd)、锌(Zn)、银(Ag)、镍(Ni)或钛(Ti)。例如，第一导电型下电极部分380可被形成为与第一导电型上电极部分360对应。
第二导电型下电极部分480包括导电材料并且可被形成为p型电极。例如，第二导电型下电极部分480可包括铅(Pb)或金(Au)。在一个实施方式中，第一导电型下电极部分380可在外周方向上延伸以形成在突出部分110上。
另外，多个第一导电型下电极部分380可形成在突出部分110上并且在外周方向上彼此间隔开。第一导电型下电极部分380可以按照第二导电型下电极部分480为中心对称地形成在突出部分110上。
第二导电型下电极部分480可相对于第一导电型半导体层100绝缘并且可被形成在第一导电型半导体层100上，使得第二导电型下电极部分480与第二导电型上电极部分460对应。此后，去除临时基板，因此制造半导体器件。半导体器件可具有对称形状。例如，当从上面看时，半导体器件可具有圆形形状或者正多边形形状。
在根据一个实施方式的半导体器件的制造方法中，由于半导体器件的平面形状具有圆形形状或者多边形形状，所以半导体器件向封装板的组装增加。这增强了封装板的组装速度。
另外，由于第一导电型电极和第二导电型电极被设置在半导体器件的上部并且第一导电型电极和第二导电型电极也被设置在其下部，所以即使当半导体器件被颠倒地组装到封装板时，显示装置的操作可靠性也增强。具体地讲，由于n型电极相对于p型电极被设置在半导体器件的上部并且n型电极相对于p型电极被设置在半导体器件的下部，所以可制造适合使用目的和环境的各种半导体器件。
根据本公开的实施方式的半导体器件及其制造方法，多个LED芯片可被快速地和精确地组装到封装板。具体地讲，在LED芯片和封装板被引入填充有液体的腔室并且所述液体被加热以允许LED芯片被自组装到封装板的自组装方法中，各个LED芯片可具有在芯片主体的上部的第一导电型上电极和第二导电型上电极以及在芯片主体的下部的第一导电型下电极和第二导电型下电极，以使得芯片主体的上部可被组装以面向封装板或者芯片主体的下部可被组装以面向封装板。
因此，可减少LED芯片没有被组装到封装板从而生成空区域的缺陷、LED芯片被颠倒地组装的缺陷等，从而增强了显示装置的操作可靠性。另外，由于LED芯片具有对称的正多边形形状或者圆形形状，所以LED芯片可被快速地组装到封装板，从而增强了显示装置的生产率。
上述实施方式和优点仅是示例性的，不应被视为限制本公开。本教导可容易地应用于其它类型的设备。此说明书旨在为例示性的，而非限制权利要求书的范围。对于本领域技术人员而言，许多替代、修改和变化将是显而易见的。本文所述的示例性实施方式的特征、结构、方法以及其它特性可按照各种方式组合以获得附加和/或替代的示例性实施方式。
由于本发明的特征可在不脱离其特性的情况下按照多种形式具体实现，所以还应该理解，除非另外指明，否则上述实施方式不受以上描述的任何细节的限制，而是应该在所附权利要求书中限定的范围内广义地理解，因此，落入权利要求书的范围或其等同范围内的所有变化和修改旨在被所附权利要求书涵盖。

Claims (18)

1.一种半导体器件，该半导体器件包括：
第一导电型半导体层、有源层和第二导电型半导体层；
被设置为隔着所述第一导电型半导体层彼此对应的第一导电型上电极部分和第一导电型下电极部分；
被设置为隔着所述第一导电型半导体层和所述第二导电型半导体层彼此对应的第二导电型上电极部分和第二导电型下电极部分；以及
将所述第二导电型上电极部分和所述第二导电型下电极部分电连接的第二导电型电极连接部分，
其中，所述第一导电型上电极部分被设置在所述第一导电型半导体层的通过穿透所述第二导电型半导体层和所述有源层的电极孔暴露的一个表面上，
其中，多个第二导电型上电极部分被设置为以所述第一导电型上电极部分为中心在外周方向上彼此间隔开，并且
其中，多个第二导电型下电极部分被设置为以所述第一导电型下电极部分为中心在所述外周方向上彼此间隔开。
2.根据权利要求1所述的半导体器件，其中，所述第一导电型半导体层还包括从所述第二导电型半导体层的侧表面突出的突出部分，
其中，所述第一导电型上电极部分和所述第一导电型下电极部分被设置为隔着所述突出部分彼此对应，并且
其中，所述半导体器件还包括将所述第一导电型上电极部分和所述第一导电型下电极部分电连接的第一导电型电极连接部分。
3.根据权利要求1所述的半导体器件，该半导体器件还包括有源层，其中，所述第二导电型电极连接部分通过穿透所述有源层以及所述第一导电型半导体层和所述第二导电型半导体层来延伸。
4.根据权利要求1所述的半导体器件，其中，所述第二导电型电极连接部分沿着所述第一导电型半导体层的侧表面和所述第二导电型半导体层的侧表面延伸。
5.根据权利要求1所述的半导体器件，该半导体器件还包括：
将所述第二导电型下电极部分和所述第一导电型半导体层绝缘的第一绝缘层。
6.根据权利要求5所述的半导体器件，该半导体器件还包括：
至少部分地覆盖所述电极孔的侧表面的第二绝缘层。
7.根据权利要求1所述的半导体器件，其中，所述第二导电型上电极部分和所述第二导电型下电极部分以及所述第二导电型电极连接部分在外周方向上延伸。
8.根据权利要求1所述的半导体器件，其中，所述电极孔是通过去除所述第一导电型半导体层的一部分来形成的，并且所述第一导电型上电极部分的至少一部分被所述第一导电型半导体层环绕。
9.根据权利要求1所述的半导体器件，其中，所述半导体器件具有对称形状。
10.根据权利要求1所述的半导体器件，该半导体器件还包括：
层叠在所述第二导电型半导体层上的透明电极层，
其中，所述第二导电型上电极部分被设置在所述透明电极层上。
11.一种制造半导体器件的方法，该方法包括以下步骤：
生长依次层叠在基板上的第一导电型半导体层、有源层和第二导电型半导体层；
蚀刻所述第一导电型半导体层的一部分和所述第二导电型半导体层的一部分以及所述有源层的一部分以标定所述第一导电型半导体层和所述第二导电型半导体层以及所述有源层；
分别在所述第一导电型半导体层的一个表面和所述第二导电型半导体层的一个表面上形成第一导电型上电极部分和第二导电型上电极部分，并且形成连接至所述第二导电型上电极部分的第二导电型电极连接部分；以及
在与所述第一导电型半导体层的所述一个表面相对的另一表面上形成第一导电型下电极部分和第二导电型下电极部分，其中，所述第二导电型下电极部分连接至所述第二导电型电极连接部分。
12.根据权利要求11所述的方法，其中，形成所述第一导电型上电极部分、所述第二导电型上电极部分和所述第二导电型电极连接部分的步骤还包括以下步骤：
形成覆盖所述第一导电型半导体层的侧表面和所述第二导电型半导体层的侧表面的第一初步绝缘层，
其中，形成所述第二导电型电极连接部分的步骤包括在所述第一初步绝缘层的侧表面上形成电极连接部分。
13.根据权利要求12所述的方法，其中，形成所述第二导电型下电极部分的步骤还包括以下步骤：
在所述第一导电型半导体层的所述另一表面上另外形成第一绝缘层，使得所述第一绝缘层连接至所述第一初步绝缘层，并且
其中，形成所述第二导电型下电极部分的步骤包括在所述第一绝缘层下面形成所述第二导电型下电极部分。
14.根据权利要求11所述的方法，其中，所述第一导电型半导体层还包括从所述第二导电型半导体层的侧表面突出的突出部分，
其中，所述第一导电型上电极部分和所述第一导电型下电极部分被设置为隔着所述突出部分彼此对应，并且
其中，所述半导体器件还包括将所述第一导电型上电极部分和所述第一导电型下电极部分电连接的第一导电型电极连接部分。
15.根据权利要求11所述的方法，其中，所述第二导电型电极连接部分通过穿透所述有源层以及所述第一导电型半导体层和所述第二导电型半导体层来延伸。
16.根据权利要求11所述的方法，其中，所述第二导电型电极连接部分沿着所述第一导电型半导体层的侧表面和所述第二导电型半导体层的侧表面延伸。
17.根据权利要求11所述的方法，其中，所述第一导电型上电极部分被设置在所述第一导电型半导体层的通过穿透所述第二导电型半导体层和所述有源层的电极孔暴露的一个表面上。
18.根据权利要求17所述的方法，该方法还包括以下步骤：
形成将所述第二导电型下电极部分和所述第一导电型半导体层绝缘的第一绝缘层。
CN201580044665.5A 2014-10-07 2015-09-02 半导体器件及其制造方法 Active CN106575688B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020140135207A KR101649657B1 (ko) 2014-10-07 2014-10-07 반도체 소자 및 이의 제조 방법
KR10-2014-0135207 2014-10-07
PCT/KR2015/009228 WO2016056750A1 (en) 2014-10-07 2015-09-02 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN106575688A CN106575688A (zh) 2017-04-19
CN106575688B true CN106575688B (zh) 2019-01-04

Family

ID=55633407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044665.5A Active CN106575688B (zh) 2014-10-07 2015-09-02 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US9620681B2 (zh)
EP (1) EP3204966B1 (zh)
KR (1) KR101649657B1 (zh)
CN (1) CN106575688B (zh)
WO (1) WO2016056750A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504334B1 (ko) * 2016-05-26 2023-02-28 엘지이노텍 주식회사 발광 소자
KR102477250B1 (ko) * 2016-05-26 2022-12-13 엘지이노텍 주식회사 발광 소자
WO2018137139A1 (en) * 2017-01-24 2018-08-02 Goertek. Inc Micro-led device, display apparatus and method for manufacturing a micro-led device
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
US10546842B2 (en) * 2017-05-31 2020-01-28 Innolux Corporation Display device and method for forming the same
US10572747B2 (en) * 2017-05-31 2020-02-25 Innolux Corporation Display apparatus
US10693042B2 (en) 2017-11-23 2020-06-23 Lg Display Co., Ltd. Light-emitting device and display device using the same
KR102414237B1 (ko) * 2017-12-07 2022-06-28 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
WO2019170214A1 (en) * 2018-03-05 2019-09-12 Osram Opto Semiconductors Gmbh Light-emitting device and method for producing a plurality of light-emitting devices
KR102200046B1 (ko) * 2018-12-21 2021-01-08 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
DE102019110200A1 (de) * 2019-04-17 2020-10-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement
KR20190104276A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190104277A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20210031588A (ko) * 2019-09-11 2021-03-22 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102590952B1 (ko) * 2019-12-31 2023-10-17 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 발광 다이오드 칩, 디스플레이 패널 및 전자기기
WO2021246537A1 (ko) * 2020-06-01 2021-12-09 엘지전자 주식회사 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090010623A (ko) * 2007-07-24 2009-01-30 삼성전기주식회사 발광다이오드 소자
US20130146841A1 (en) * 2011-12-12 2013-06-13 Lg Innotek Co., Ltd. Light emitting device package
CN103227260A (zh) * 2012-01-31 2013-07-31 索尼公司 发光元件、发光元件制造方法和发光装置
KR20140104719A (ko) * 2013-02-21 2014-08-29 루미마이크로 주식회사 발광 소자 및 발광 소자 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US9018833B2 (en) * 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US8410510B2 (en) * 2007-07-03 2013-04-02 Nichia Corporation Semiconductor light emitting device and method for fabricating the same
CN101515621B (zh) * 2009-02-19 2011-03-30 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
KR101125457B1 (ko) 2010-04-23 2012-03-27 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101972050B1 (ko) 2012-11-30 2019-04-24 엘지이노텍 주식회사 발광소자 패키지
CN103840054A (zh) * 2012-11-20 2014-06-04 展晶科技(深圳)有限公司 发光二极管芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090010623A (ko) * 2007-07-24 2009-01-30 삼성전기주식회사 발광다이오드 소자
US20130146841A1 (en) * 2011-12-12 2013-06-13 Lg Innotek Co., Ltd. Light emitting device package
CN103227260A (zh) * 2012-01-31 2013-07-31 索尼公司 发光元件、发光元件制造方法和发光装置
KR20140104719A (ko) * 2013-02-21 2014-08-29 루미마이크로 주식회사 발광 소자 및 발광 소자 패키지

Also Published As

Publication number Publication date
EP3204966A1 (en) 2017-08-16
EP3204966A4 (en) 2018-05-23
US20160099383A1 (en) 2016-04-07
US9620681B2 (en) 2017-04-11
EP3204966B1 (en) 2021-06-30
WO2016056750A1 (en) 2016-04-14
KR101649657B1 (ko) 2016-08-30
KR20160041417A (ko) 2016-04-18
CN106575688A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN106575688B (zh) 半导体器件及其制造方法
KR101251186B1 (ko) 고반사성 금속 결합부를 갖는 발광 다이오드 에미터 기판
US8653542B2 (en) Micro-interconnects for light-emitting diodes
CN103378240B (zh) 发光器件和发光器件封装件
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
CN101689593B (zh) 半导体发光器件及其制造方法
JP5932851B2 (ja) Ｌｅｄ構造体及びその形成方法
US8450765B2 (en) Light emitting diode chip and method for manufacturing the same
US10453991B2 (en) Light-emitting device comprising active nanowires and contact nanowires and method of fabrication
CN103000778A (zh) 发光二极管结构及其制造方法
KR101286210B1 (ko) 발광 소자 및 그 제조 방법
CN210052756U (zh) 一种芯片结构
EP3852154A1 (en) Light-emitting element
TWI778857B (zh) 半導體器件及其製備方法
TWI833439B (zh) 發光元件及其製造方法
CN217387195U (zh) 一种倒装型microled芯片结构
TW202347810A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202347808A (zh) 微型ｌｅｄ結構和微型顯示面板
TWI523270B (zh) Electrode - free light - emitting diode and its manufacturing method
KR101221642B1 (ko) 발광 소자 및 이의 제조 방법
KR20110082865A (ko) 반도체 발광 소자 및 그 제조 방법
CN102881793A (zh) 发光二极管结构及其制造方法
TW201349473A (zh) 發光二極體陣列與其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant