KR101972050B1 - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR101972050B1
KR101972050B1 KR1020120137768A KR20120137768A KR101972050B1 KR 101972050 B1 KR101972050 B1 KR 101972050B1 KR 1020120137768 A KR1020120137768 A KR 1020120137768A KR 20120137768 A KR20120137768 A KR 20120137768A KR 101972050 B1 KR101972050 B1 KR 101972050B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
light
disposed
Prior art date
Application number
KR1020120137768A
Other languages
English (en)
Other versions
KR20140069907A (ko
Inventor
윤형선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120137768A priority Critical patent/KR101972050B1/ko
Priority to US13/711,056 priority patent/US8907319B2/en
Priority to JP2012271170A priority patent/JP6117540B2/ja
Publication of KR20140069907A publication Critical patent/KR20140069907A/ko
Application granted granted Critical
Publication of KR101972050B1 publication Critical patent/KR101972050B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시예의 발광 소자 패키지는 캐비티를 갖는 몸체와, 몸체 위에 배치된 적어도 하나의 절연층과, 절연층 위에 배치되며 서로 전기적으로 분리된 제1 및 제2 전극층과, 캐비티의 바닥면에 배치되며 제1 및 제2 전극층과 전기적으로 연결된 적어도 하나의 발광 소자와, 캐비티에 배치된 발광 소자를 밀봉하는 투광성 수지층 및 몸체의 배면에서 발광 소자와 대면하는 금속층을 포함하고, 발광 소자는 기판의 (1123)면 상에 m 방향으로 성장되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함한다.

Description

발광소자 패키지{Light emitting device package}
본 발명의 실시예는 발광소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ족-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등의 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
일반적인 발광 소자의 경우, 기판 위에 극성 방향인 c 방향 즉, [0001] 방향으로 발광 구조물이 성장된다. 이러한 결정 구조로 된 성장된 발광 소자는 결정 구조의 특성상 압전(piezoelectric) 및 자발 분극(spontaneous polarization)으로 인해 빌트인(built-in) 전계가 야기되고, 야기된 전계로 인한 양자 가둠 스탁 효과(Quantum-Confined Stark Effect)가 발생하게 된다. 빌트인 전계는 전자와 홀을 분리시켜 발광 소자의 활성층에서의 캐리어 재결합 효율을 저하시키고, 파장의 적색 이동(red-shift)을 야기시킨다. 따라서, 이러한 발광 소자를 사용하는 발광 소자 패키지의 색 재현율이 변화되거나 색 표현이 불안정해질 수 있다.
실시예는 색 재현율과 색 표현이 안정되면서도 방열 특성이 우수하고 도핑 효율이 개선된 발광 소자 패키지를 제공한다.
실시예의 발광 소자 패키지는, 캐비티를 갖는 몸체; 상기 몸체 위에 배치된 적어도 하나의 절연층; 상기 절연층 위에 배치되며 서로 전기적으로 분리된 제1 및 제2 전극층; 상기 캐비티의 바닥면에 배치되며, 상기 제1 및 제2 전극층과 전기적으로 연결된 적어도 하나의 발광 소자; 상기 캐비티에 배치된 상기 발광 소자를 밀봉하는 투광성 수지층; 및 상기 몸체의 배면에서 상기 발광 소자와 대면하는 금속층을 포함하고, 상기 발광 소자는 기판의 (1123)면 상에 m 방향으로 성장되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함한다.
상기 금속층의 폭은 상기 발광 소자의 폭 보다 클 수 있고, 상기 발광 소자에서 발생된 빛은 0.5 이상의 색 순도(color purity)를 가질 수 있다.
상기 투광성 수지층은 복수의 인광 물질 중 적어도 하나를 포함한다. 상기 복수의 인광 물질은 480㎚ 내지 500㎚의 발광 파장을 갖는 제1 인광 물질; 및 580㎚ 내지 620㎚의 발광 파장을 갖는 제2 인광 물질을 포함한다. 상기 발광 소자는 근자외선 파장을 갖는 광을 방출할 수 있다.
상기 발광 소자는 상기 기판의 (1123) 면 위에 m 방향으로 성장된 버퍼층을 더 포함할 수 있다. 상기 버퍼층의 전위 밀도(dislocation density)는 109 내지 1010/㎠일 수 있다.
상기 투광성 수지층은 상부가 평평한 형태인 제1 투광성 수지층을 포함하고, 상기 제1 투광성 수지층 위에 배치되며, 상부가 돔 형태인 제2 투광성 수지층을 더 포함할 수 있다. 상기 제2 투광성 수지층의 굴절률은 상기 제1 투광성 수지층의 굴절률 이상일 수 있다.
상기 절연층과 상기 제1 및 제2 전극층은 상기 캐비티의 바닥의 적어도 일부 및 상기 금속층이 배치된 상기 몸체의 배면에 형성되지 않을 수 있다.
상기 발광 소자 패키지는, 몸체에 형성되며, 상기 제1 및 제2 전극층과 전기적으로 각각 연결되며 불순물이 주입된 제1 및 제2 확산층을 더 포함할 수 있다. 상기 제1 및 제2 확산층은 상기 캐비티를 중심으로 상기 몸체의 양측 상부에 각각 배치될 수 있다.
상기 발광 소자 패키지는, 상기 절연층과 상기 제1 및 제2 전극층에 의해 덮이지 않고 노출된 상기 몸체의 상부 및 하부에 각각 배치된 제3 및 제4 확산층을 더 포함할 수 있다. 상기 제3 및 제4 확산층은 상기 제1 및 제2 전극층과 전기적으로 분리될 수 있다.
상기 발광 소자는 상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되며, AlxGa1-xN 초격자층 및 AlyGa1-yN 초격자층의 이중층 구조를 적어도 하나 포함하는 반사층을 더 포함하고, 상기 x와 y는 서로 달라 상기 AlxGa1-xN 초격자층과 상기 AlyGa1-yN 초격자층은 서로 다른 굴절률을 가질 수 있다.
상기 활성층은 우물층과 장벽층의 페어 구조를 적어도 하나 포함하고, 상기 반사층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 클 수 있다. y는 x보다 크고, 0.2 ≤ x ≤ 0.3 이고, 0.3 ≤ y ≤ 1 일 수 있다.
상기 반사층은 제2 도전형 도펀트에 의해 도핑될 수 있으며, 상기 제2 도전형 반도체층은 AlGaN 보다 높은 전기 전도도를 갖는 물질로 이루어질 수 있다.
실시예는 r 방향의 기판 위 a방향으로 발광 구조물을 성장시키거나 기판의 (1123) 면 상에 m 방향으로 발광 구조물을 성장시켜, 발광 소자(또는, 발광 소자 패키지)의 색 재현율이 일정하도록 하고 색 표현이 안정될 수 있도록 하며, 발광 소자 패키지로부터 발생된 열을 외부로 효과적으로 방출시킬 수도 있고, p형 도핑의 효율이 개선시킨다.
도 1은 일 실시예에 따른 발광 소자 패키지의 평면도를 나타낸다.
도 2는 도 1에 예시된 발광 소자 패키지를 A-A' 선을 따라 절단한 일실시예의 단면도를 나타낸다.
도 3은 실시예에 의한 발광 소자의 단면도를 나타낸다.
도 4는 도 1에 예시된 발광 소자 패키지를 A-A' 선을 따라 절단한 다른 실시예의 단면도를 나타낸다.
도 5는 또 다른 실시예에 따른 발광 소자 패키지의 평면도를 나타낸다.
도 6은 도 5에 예시된 발광 소자 패키지를 B-B' 선을 따라 절단한 단면도이다.
도 7은 실시예에 의한 발광 소자의 단면도를 나타낸다.
도 8은 도 7에 도시된 "A" 부분을 확대 도시한 부분 단면도를 나타낸다.
도 9a 내지 도 9h는 도 7에 도시된 발광 소자의 제조방법의 실시예를 나타낸 도면이다.
도 10은 실시예에 따른 발광 소자 패키지를 포함하는 헤드 램프의 실시예를 나타낸 도면이다.
도 11은 다른 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치의 실시예를 나타낸 도면이다.
이하, 실시예들을 첨부한 도면을 참조하여 설명한다.
본 실시예의 설명에 있어서, 각 구성요소(element)의 "상(위)"(on) 또는 "하(아래)"(under)에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly) 접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.
또한 "상(위)" 또는 "하(아래)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일 실시예에 따른 발광 소자 패키지(100)의 평면도를 나타내고, 도 2는 도 1에 예시된 발광 소자 패키지(100)를 A-A' 선을 따라 절단한 일실시예(100A)의 단면도를 나타낸다. 설명의 편의상, 도 2의 제1 투광성 수지층(160)과 제1 및 제2 전극층(142, 144)은 도 1에서 생략되었다.
도 1 및 도 2를 참조하면, 발광 소자 패키지(100, 100A)는 몸체(110), 적어도 하나의 절연층(120, 130), 제1 및 제2 전극층(142, 144), 발광 소자(150), 제1 투광성 수지층(160), 적어도 하나의 인광 물질(162, 164), 금속층(170), 제1, 제2, 제3 및 제4 확산층(182, 184, 186, 188) 및 와이어(192, 194)를 포함한다.
몸체(110)는 실리콘(silicon) 재질을 이용한 웨이퍼 레벨 패키지(WLP:Wafer Level Package), 실리콘 기판, 실리콘 카바이드(SiC), 알루미늄 질화물(AlN) 등과 같이 절연성 또는 열전도도가 좋은 물질로 형성될 수 있으며, 복수 개의 기판이 적층된 구조를 가질 수 있다. 실시예는 몸체(110)의 재질, 구조 및 형상으로 한정되지 않는다. 몸체(110)의 상부에 소정 깊이의 캐비티(cavity)가 형성되어 있다. 캐비티는 베이스 튜브 형태의 홈, 다각형 홈 또는 원형 홈 중 어느 한 형태로 형성될 수 있다.
도 2에 예시된 바와 같이 몸체(110)의 캐비티의 둘레면은 소정의 각도 또는 소정의 곡률로 경사지게 형성될 수 있다. 즉, 몸체(110)의 상면은 중앙의 캐비티 둘레에 배치되며, 몸체(110) 측면 중 일부 예를 들면, 좌 및 우 측면은 수직한 평면이 아닌 소정 각도로 꺾여져 상부 측면(110A) 및 하부 측면(110B)을 가질 수 있다.
몸체(110) 위에 적어도 하나의 절연층(120, 130)이 배치된다. 도 1에 예시된 바와 같이, 복수 개의 제1 및 제2 절연층(120, 130)이 몸체(110)의 표면 위에 배치될 수 있다. 제1 및 제2 절연층(120, 130)은 절연 성질을 갖는 물질로 형성될 수 있으며, 이러한 물질로서 반도체 화합물을 포함하여 형성될 수 있다. 예를 들어, 제1 및 제2 절연층(120, 130)은 실리콘 열 산화막, AlN, SiC, 알루미나, 실리콘 질화막 등의 여러 종류의 절연 재질로 형성될 수 있다.
제1 절연층(120)은 제1A 절연층(122) 및 제1B 절연층(124)를 포함한다. 제1A 및 제2 절연층(122, 124)은 서로 연결되며, 캐비티의 바닥면 일 측으로부터 몸체(110)의 상면의 내측(110C)까지 연장되어 배치되고, 몸체(110)의 상면의 외측(110D), 상부 측면(110A), 하부 측면(110B) 및 배면의 일부(110E)로 연장되어 배치된다.
제2 절연층(130)은 제2A 절연층(132) 및 제2B 절연층(134)을 포함한다. 제2A 및 제2 절연층(122, 124)은 서로 연결되며, 캐비티의 바닥면 타 측에서 몸체(110)의 상면 내측(110C)까지 연장되어 배치되고, 몸체(110)의 상면의 외측(110D), 상부 측면(110A), 하부 측면(110B) 및 배면의 일부(110E)로 연장되어 배치된다.
제1 및 제2 절연층(120, 130)은 캐비티 바닥의 적어도 일부의 제1 개방 영역(A1)과 몸체(110)의 배면(110F)의 제2 개방 영역(A2)을 제외한 영역에 일체로 배치되거나, 제1 및 제2 전극층(142, 144) 아래에 대응되는 구조로 배치될 수 있다.
몸체(110)의 캐비티 바닥면에서 몸체(110)의 배면(110F)까지의 두께(d1)는 실리콘 기판이 깨어지지 않고 효과적인 열 전달을 위해 예컨대, 500 ㎛ 내지 2000 ㎛로 형성될 수 있다.
다음, 몸체(110)의 양측 상면 내부에는 제1 및 제2 확산층(182, 184)이 배치되며, 몸체(110)의 캐비티 바닥면 중 적어도 일부에 제3 확산층(186)이 배치되고, 몸체(110)의 배면(110F) 내측 영역에 제4 확산층(188)이 더 배치될 수 있다.
제1 확산층(182)은 몸체(110)의 상면(110C, 110D)에 각각 위치한 제1A 절연층(122) 및 제1B 절연층(124)에 의해 정의되는 개방된 영역에 배치된다. 제2 확산층(184)은 몸체(110)의 상면(110C, 110D)에 각각 위치한 제2A 절연층(132) 및 제2B 절연층(134)에 의해 정의되는 개방된 영역에 배치된다. 즉, 제1 및 제2 확산층(182, 184)은 캐비티를 중심으로 몸체(110)의 양측 상면에 각각 배치된다. 또한, 제1 및 제2 확산층(182, 184)은 몸체(110)의 양측 상면 내부에 실리콘 기판(110)의 극성과 반대되는 극성의 불순물을 주입하여 형성될 수 있다. 이와 같은, 제1 및 제2 확산층(182, 184)은 제너 다이오드로 구현될 수도 있지만 이에 국한되지 않는다.
제3 확산층(186)은 캐비티의 바닥면 중앙의 제1 개방 영역(A1)에서 제1A 및 제2A 절연층(122, 132)과 제1 및 제2 전극층(142, 144)에 의해 덮이지 않고 노출된 몸체(110)의 상측 내부에 배치된다. 즉, 제3 확산층(186)은 발광 소자(150)의 아래에 형성된다.
제4 확산층(188)은 몸체(110)의 배면(110F)의 제2 개방 영역(A2)에서 제1B 및 제2B 절연층(124, 134)과 제1 및 제2 전극층(142, 144)에 의해 덮이지 않고 노출된 몸체(110) 하측 내부에 형성된다. 즉, 제4 확산층(188)은 금속층(170) 위에 배치된다.
제3 확산층(186) 또는/및 제4 확산층(188)은 제1 및 제2 전극층(142, 144)과 전기적으로 분리되어 있다. 따라서, 제3 확산층(186) 또는/및 제4 확산층(188)은 발광 소자(150)와 전기적으로 분리되어 플로팅(floating) 상태이므로, 정전류 트랜지스터나 다른 소자 보호용 제너 다이오드의 역할을 하도록 구현되지만 이에 국한되지 않는다.
제1 및 제2 절연층(120, 130) 위에 소정 패턴의 제1 및 제2 전극층(142, 144)이 각각 배치된다. 제1 및 제2 전극층(142, 144)은 제1 및 제2 개방 영역(A1, A2)에 의해 서로 전기적으로 분리되고, 캐비티 영역, 몸체(110)의 상면(110C, 110D), 측면(110A, 110B) 및 배면(110E) 일부에 배치된다. 이러한 제1 및 제2 전극층(142, 144)은 캐비티 바닥의 적어도 일부의 제1 개방 영역(A1)과 몸체(110)의 배면(110F)의 제2 개방 영역(A2)에는 배치되지 않는다.
제1 및 제2 전극층(142, 144)은 적어도 2개의 전극 리드로 이용될 수 있으며, 이러한 리드 개수는 제1 및 제2 전극층(142, 144)의 패턴에 따라 달라질 수 있다. 또한, 제1 및 제2 전극층(142, 144)은 제1 및 제2 확산층(182, 184) 위에 각각 배치되어, 제1 및 제2 확산층(182, 184)과 전기적으로 연결된다.
또한, 제1 및 제2 전극층(142, 144)은 캐비티 내에서 와이어(192, 194)를 통해 발광 소자(150)와 연결되고, 몸체(110)의 배면 및 측면에서 베이스 기판에 표면 실장 기술(SMT:Surface Mount Technology)로 솔더 본딩(solder bonding)될 수 있다. 여기서, 제1 및 제2 전극층(142, 144)은 패턴에 따라 제1 및 제2 확산층(182, 184)과 발광 소자(150)를 서로 병렬 회로로 구성하거나, 서로 독립적인 회로로 구성할 수 있다.
제1 및 제2 전극층(142, 144)은 전기 전도도를 갖는 물질로 이루어질 수 있다. 제1 및 제2 전극층(142, 144)은 금속으로 형성될 수도 있으며, 예를 들어 구리(Cu), 니켈(Ni), 금(Au), 티타늄(Ti) 중 적어도 하나를 이용하여 단층 또는 멀티 층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 몸체(110)의 캐비티에는 발광 소자(150)가 적어도 한 개 이상 탑재될 수 있다. 발광 소자(150)는 캐비티의 바닥면 즉, 몸체(110)의 표면에 부착된다. 예를 들어, 발광 소자(150)는 몸체(110)의 캐비티 내의 개방 영역(A1)에서 제3 확산층(186)의 상부에 부착될 수 있으며, 제1 및 제2 전극층(142, 144)과 전기적으로 연결된다. 발광 소자(150)는 예컨대, 청색 LED 칩, 녹색 LED 칩, 적색 LED 칩, 황색 LED 칩 등의 유색 LED 칩 또는 자외선(UV:UltraViolet) LED 칩으로 이루어질 수 있으며, 이러한 발광 소자(150)의 종류나 개수에 대해 한정하지는 않는다. 특히, 본 실시예에 의하면, 발광 소자(150)는 근 자외선(NUV:near UV) 파장의 광을 방출하는 근 자외선 LED 칩으로 이루어질 수 있다.
도 3은 실시예에 의한 발광 소자(150)의 단면도를 나타낸다.
도 3을 참조하면, 발광 소자(150)는 기판(152), 버퍼층(153), 발광 구조물(154), 제1 및 제2 전극(156, 158)을 포함한다.
발광 소자(150)에서, 버퍼층(153)과 발광 구조물(154)은 기판(152) 상에 무극성(non-polar) 방향으로 성장될 수 있다. 일 실시예에 의하면, 버퍼층(153)과 발광 구조물(154)은 r방향의 기판(152)상에 무극성 방향인 a 방향으로 성장될 수 있다. 또는, 다른 실시예에 의하면, 버퍼층(153)과 발광 구조물(154)은 기판(152)의 (1123)면 상에 무극성 방향인 m 방향으로 성장될 수도 있다. 여기서, (1123)면은 (
Figure 112012099449574-pat00001
)면을 의미한다.
기판(152)은 반도체 성장에 적합한 물질로 형성될 수 있으며, 반도체 화합물을 포함하여 형성될 수 있다. 기판(152)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 기판(152)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.
버퍼층(153)은 기판(152)과 제1 도전형 반도체층(154A) 사이에 배치되며, 다층이나 단층으로 형성될 수 있다. 예를 들어, 버퍼층(153)의 전위 밀도(dislocation density)는 109/㎠ 내지 1010/㎠ 일 수 있다. 또한, 버퍼층(153)은 2 ㎛ 내지 5 ㎛의 두께를 가질 수 있으며, 엑스-레이 회절(XRD:X-Ray Diffraction) 로킹(rocking) 곡선에서 400 arcsec 이하의 반치 전폭(FWHM:Full Width at Half Maximum)을 가질 수 있다.
발광 구조물(154)은 버퍼층(153) 상에 배치되며, 제1 도전형 반도체층(154A), 활성층(154B) 및 제2 도전형 반도체층(154C)을 포함한다. 제1 도전형 반도체층(154A), 활성층(154B) 및 제2 도전형 반도체층(154C) 각각은 r 방향의 기판(152) 상에 무극성 방향인 a 방향으로 성장될 수도 있고, 기판(152)의 (1123)면 상에 무극성 방향인 m 방향으로 성장될 수도 있다.
제1 도전형 반도체층(154A)은 버퍼층(153) 위에 배치되며, 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(154A)은 Ⅲ족-Ⅴ족, Ⅱ족-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(154A)은 AlaInbGa(1-a-b)N (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 예를 들어, a는 0.04 내지 0.08일 수 있다. 제1 도전형 반도체층(154A)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(154A)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 제1 도전형 반도체층(154A)은 2 ㎛ 내지 3 ㎛의 두께를 가질 수 있다.
활성층(154B)은 제1 도전형 반도체층(154A) 위에 형성되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(154B)은 Ⅲ족-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 예를 들어, 활성층(154B)은 우물층과 장벽층의 3 내지 5 페어 구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭 에너지보다 작은 밴드 갭 에너지를 갖는 물질로 형성될 수 있다. 특히, 실시예에 의한 활성층(154B)은 근 자외선 파장 대역 예를 들어, 330 ㎚ 내지 405 ㎚ 파장 대역의 빛을 생성할 수 있다.
만일, 활성층(154B)의 장벽층이 AlGaN으로 이루어질 경우, 캐리어 주입을 향상시키기 위해 전자 차단층의 가까운 순서로부터 2번째 내지 3번째 장벽층부터 n형 도펀트를 사용하여 도핑될 수 있다. 이와 같이 성장된 활성층(154B)은 330 ㎚ 내지 405 ㎚ 파장 대역의 광을 방출할 수 있다.
활성층(154B)과 제1 도전형 반도체층(154A) 사이 또는 활성층(154B)과 제2 도전형 반도체층(154C) 사이에는 도전형 클래드층(미도시)이 형성될 수도 있다. 도전형 클래드층은 활성층(154B)의 장벽층의 밴드 갭 에너지보다 더 넓은 밴드 갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(154C)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(154C)는 Ⅲ족-Ⅴ족, Ⅱ족-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제2 도전형 반도체층(154C)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(154C)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 만일, 제2 도전형 반도체층(154)이 AlGaN으로 이루어질 경우, 알루미늄의 조성비(a)는 0.04 내지 0.08일 수 있다.
다음으로, 제1 전극(156)은 제1 도전형 반도체층(154A)에 접해 있으며, 금속으로 형성될 수 있다. 예를 들어, 제1 전극(156)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다. 또한, 제1 전극(156)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 또한, 제1 전극(156)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제1 전극(156)은 제1 도전형 반도체층(154A)과 오믹 접촉하는 물질을 포함할 수 있다. 만일, 제1 전극(156)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.
제2 전극(158)은 제2 도전형 반도체층(154C)의 상부에 형성되며, 제1 전극(156)과 동일한 물질을 포함할 수 있다.
제1 및 제2 전극(156, 158)은 와이어(194, 192)를 통해 제2 및 제1 전극층(144, 142)에 각각 연결된다.
한편, 캐비티의 내에는 발광 소자(150)를 밀봉하는 제1 투광성 수지층(160)이 배치된다. 제1 투광성 수지층(160)은 캐비티를 밀봉할 수 있는 물질이면 된다. 예를 들어, 제1 투광성 수지층(160)은 실리콘 또는 에폭시와 같은 투명한 수지 재질로 형성될 수 있다.
또한, 제1 투광성 수지층(160)에 적어도 하나의 인광 물질(phosphor)이 첨가될 수도 있으며, 인광 물질의 종류에 대해 한정하지는 않는다. 도시된 바와 같이, 복수 개의 인광 물질 중 적어도 하나가 제1 투광성 수지층(160)의 내부에 형성될 수 있다.
예를 들어, 복수의 인광 물질은 480㎚ 내지 500㎚의 발광 파장을 갖는 제1 인광 물질(162)과 580㎚ 내지 620㎚의 발광 파장을 갖는 제2 인광 물질(164)을 포함할 수 있다. 여기서, 제1 인광 물질은 시안(cyan) 인광 물질일 수 있으며, 제2 인광 물질은 오렌지(orange) 인광 물질일 수 있다. 이 경우, 발광 소자 패키지(100A)는 360㎚ 내지 420㎚의 파장을 갖는 백색 계열의 빛을 방출할 수 있다.
한편, 제2 개방 영역(A2)에서, 몸체(110)의 배면(110F) 위에 발광 소자(150)와 대면하는 금속층(170)이 배치된다. 금속층(170)은 제1 및 제2 전극층(142, 144)과 동일한 재질로 형성되거나, 방열 특성이 좋은 다른 금속 재질로 형성될 수 있다. 금속층(170)은 발광 소자(150)에 대응되는 제4 확산층(188) 아래에 형성되며, 발광 소자(150)로부터 발생된 열을 방출한다. 이때, 금속층(170)의 폭(w2)이 발광 소자(150)의 폭(w1) 보다 더 크게 형성될 경우 방열에 더욱 효과적일 수 있다. 금속층(170)의 두께(d2)는 0.5 ㎛ 내지 100 ㎛로 형성될 수 있으며, 이에 한정하지는 않는다.
또한, 실시예에 의하면 제1 투광성 수지층(160)의 상부는 도 1에 도시된 바와 같이, 평평(flat)할 수도 있다.
도 4는 도 1에 예시된 발광 소자 패키지(100)를 A-A' 선을 따라 절단한 다른 실시예(100B)의 단면도를 나타낸다.
도 2에 예시된 발광 소자 패키지(100A)는 제1 투광성 수지층(160)만을 갖는 반면, 도 4에 예시된 발광 소자 패키지(100B)는 제1 투광성 수지층(160)뿐만 아니라 제2 투광성 수지층(166)을 더 포함한다. 이를 제외하면, 도 4에 예시된 발광 소자 패키지(100B)는 도 2에 도시된 발광 소자 패키지(100A)와 동일하므로 동일한 부분에 대해서는 동일한 참조부호를 사용하였으며 이에 대한 상세한 설명은 생략한다.
도 4에 도시된 발광 소자 패키지(100B)에서 제2 투광성 수지층(166)은 제1 투광성 수지층(160) 위에 배치되며, 상부가 볼록한 돔(dome) 형태를 가질 수 있다. 여기서, 제2 투광성 수지층(166)은 돔 렌즈(Lens)를 의미할 수 있다. 이와 같이, 돔 형태의 제2 투광성 수지층(166)이 제1 투광성 수지층(160)의 상부에 배치될 경우, 추가적인 광량 효율의 향상과 지향각을 조절할 수 있다. 또한, 제2 투광성 수치층(166)의 굴절률은 제1 투광성 수지층(160)의 굴절률과 동일하거나 더 클 수 있다.
또한, 도 4에 예시된 제1 및 제2 투광성 수지층(160, 166) 각각은 모두 제1 및 제2 인광 물질(162, 164)을 포함하는 것으로 도시되어 있지만 실시예는 이에 국한되지 않는다. 즉, 다른 실시예에 의하면, 제1 또는 제2 투광성 수지층(160, 166)만이 제1 및 제2 인광 물질(162, 164) 중 적어도 하나를 포함할 수도 있다.
한편, 전술한 발광 소자 패키지(100A, 100B)에서, 제1 및 제2 전극층(142, 144)을 통해 전원이 공급되면, 발광 소자(150)는 와이어(192 및 194)를 통해 제1 및 제2 전극층(142, 144)으로부터 전원을 받아 구동되며 발광하게 된다.
실시예에 의한 발광 소자 패키지(100, 100A, 100B)에서 근 자외선 발광 소자(150)를 사용하고, 제1 및 제2 인광 물질(162, 164)을 포함하는 제1 및 제2 투광성 수지층(160, 166) 중 적어도 하나 사용하면, 미국 텔레비젼 체계 위원회(NTSC:National Television System Committee) 90 % 내지 120 %의 고 색 재현율을 구현할 수 있다. 또한, NTSC에 상응하는 다른 지표(예를 들어 AdoBe RGB, sRGB 또는 PhotoRGB 등)의 경우에도, 90 % 내지 120 %의 고 색 재현율을 구현할 수 있다.
발광 소자(150)에서 발생된 열은 그 아래에 배치된 몸체(110) 및 금속층(170)을 통해 전달되어 방출된다. 즉, 발광 소자(150)에서 발생된 열은 몸체(110) 및 금속층(170)을 통해 전달되어 외부로 방출된다.
만일, 발광 소자(150)가 발광 특성이 매우 우수한 근 자외선 발광 소자일 경우, 발광 소자(150)로부터 발생되는 열이 매우 높을 수 있다. 그러나, 전술한 바와 같은 방열 구조를 갖는 패키지를 이용할 경우, 이러한 높은 열을 효과적으로 외부로 방출시킬 수 있다.
한편, 도 1, 도 2 및 도 4에 예시된 발광 소자 패키지(100, 100A, 100B)에 포함되는 발광 소자(150)는 수평형 발광 소자이지만, 실시예는 이에 국한되지 않는다. 즉, 발광 소자 패키지(100, 100A, 100B)에 포함되는 발광 소자(150)는 플립 칩 본딩형 발광 소자일 수도 있고, 다음에 설명하는 바와 같이 수직형 발광 소자일 수도 있다.
도 5는 또 다른 실시예에 따른 발광 소자 패키지(200)의 평면도를 나타내고, 도 6은 도 5에 예시된 발광 소자 패키지(200)를 B-B' 선을 따라 절단한 단면도이다. 설명의 편의상, 도 6의 제1 및 제2 투광성 수지층(260)과 제1 및 제2 전극층(242, 244)은 도 5에서 생략되었다.
도 6에 예시된 몸체(210), 적어도 하나의 절연층(220, 230), 제1 및 제2 전극층(242, 244), 제1 및 제2 투광성 수지층(260, 266), 적어도 하나의 인광 물질(262, 264), 금속층(270), 제1, 제2, 제4 확산층(282, 284, 288)은 도 4에 예시된 몸체(110), 적어도 하나의 절연층(120, 130), 제1 및 제2 전극층(142, 144), 제1 및 제2 투광성 수지층(160, 166), 적어도 하나의 인광 물질(162, 164), 금속층(170), 제1, 제2, 제4 확산층(182, 184, 188)에 각각 해당한다. 따라서, 도 6에 예시된 제1 절연층(220)의 제1A 절연층(222) 및 제1B 절연층(224)은 도 4에 예시된 제1 절연층(120)의 제1A 절연층(122) 및 제1B 절연층(124)에 각각 대응하고, 제2 절연층(230)의 제2A 절연층(232) 및 제2B 절연층(234)은 도 4에 예시된 제2 절연층(130)의 제2A 절연층(132) 및 제2B 절연층(134)에 각각 대응한다. 또한, 몸체(210)의 상부 측면(210A), 하부 측면(210B), 상면의 내측(210C), 상면의 외측(210D)은 도 4에 예시된 몸체(110)의 상부 측면(110A), 하부 측면(110B), 상면의 내측(110C), 상면의 외측(110D)에 각각 대응한다. 또한, 도 6에 예시된 두계(d1, d2)는 도 4에 예시된 두께(d1, d2)에 각각 대응한다. 이와 같이, 도 6에서 도 4와 대응하는 부분에 대해서는 상세한 설명을 생략하며, 도 6에 예시된 발광 소자 패키지(200)에서 도 4에 예시된 발광 소자 패키지(100B)와 다른 부분에 대해서만 설명한다.
제3 확산층(286)은 캐비티의 바닥면 일부의 제1 개방 영역(B1)에서 제1A 및 제2A 절연층(222, 232)과 제1 및 제2 전극층(242, 244)에 의해 덮이지 않고 노출된 몸체(210)의 상측 내부에 배치된다. 제3 확산층(286)은 제1 및 제2 전극층(242, 244)과 전기적으로 분리되어 있다. 이와 같이, 제3 확산층(286)은 발광 소자(250)와 전기적으로 분리되어 플로팅 상태이므로, 정전류 트랜지스터나 다른 소자 보호용 제너 다이오드의 역할을 하도록 구현되지만 이에 국한되지 않는다.
도 6에서, 금속층(270)의 폭(w4)이 발광 소자(250)의 폭(w3)보다 더 클 경우 방열에 더욱 효과적일 수 있다.
몸체(210)의 캐비티에는 발광 소자(250)가 적어도 한 개 이상 탑재될 수 있다. 발광 소자(250)는 캐비티에서 제2 전극층(244) 위에 배치되어 제2 전극층(244)과 전기적으로 직접 연결되며 제1 전극층(242)과 와이어(292)에 의해 전기적으로 연결된다. 발광 소자(250)는 예컨대, 청색 LED 칩, 녹색 LED 칩, 적색 LED 칩, 황색 LED 칩 등의 유색 LED 칩 또는 자외선 LED 칩으로 이루어질 수 있으며, 이러한 발광 소자(250)의 종류나 개수에 대해 한정하지는 않는다. 특히, 실시예에 의하면, 발광 소자(250)는 근 자외선(NUV) 파장의 광을 방출하는 근 자외선 LED 칩으로 이루어질 수 있다.
도 7은 실시예에 의한 발광 소자(250)의 단면도를 나타낸다.
도 7에 예시된 발광 소자(250)는 지지 기판(251), 제1 전극층(256), 발광 구조물(253), 반사층(254), 중간층(255) 및 제2 전극층(252)을 포함한다.
지지 기판(251)은 발광 구조물(253)의 아래에 배치되며, 제2 전극층(252)과 함께 전극의 역할을 수행할 수 있으므로 전기 전도도가 우수한 금속을 사용할 수 있다. 또한, 발광 소자의 작동시 발생하는 열을 충분히 발산시킬 수 있어야 하므로, 지지 기판(251)은 열전도도가 높은 금속으로 구현될 수 있다.
예를 들어, 지지 기판(251)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다.
또한, 지지 기판(251)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.
제2 전극층(252)은 지지 기판(251)과 제2 도전형 반도체층(253A)의 사이에 배치된다. 제2 도전형 반도체층(253A)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못할 수 있으므로, 제2 전극층(252)은 이러한 오믹 특성을 개선하는 역할을 할 수 있으며, 투명 전극 등으로 이루어질 수 있다.
제2 전극층(252)은 약 200 옹스트롱(Å)의 두께일 수 있다. 예를 들어, 제2 전극층(252)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
비록 도시되지는 않았지만, 지지 기판(251)과 제2 전극층(252) 사이에 접합층이 더 배치될 수도 있다. 접합층은 제2 전극층(252)과 지지 기판(251)을 결합하는 결합층(adhesion layer)에 해당한다. 그러나, 제2 전극층(252)이 결합층의 기능을 수행할 경우 접합층은 생략될 수도 있다. 예를 들어, 접합층은 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성할 수 있다.
발광 구조물(253)은 지지 기판(251) 위에 순차적으로 배치된 제2 도전형 반도체층(253A), 활성층(253B) 및 제1 도전형 반도체층(253C)을 포함한다. 발광 구조물(253)은 도 9a 내지 도 9f에서 후술되는 바와 같이 기판(257) 위에 무극성 방향으로 성장되어 형성된다. 실시예에 의하면, 발광 구조물(253)은 r 방향의 기판(257) 위에 무극성 방향인 a 방향으로 성장되어 형성될 수도 있고, 발광 구조물(253)은 기판(257)의 (1123) 면 위에 무극성 방향인 m 방향으로 성장되어 형성될 수도 있다. 제1 도전형 반도체층(253C)은 활성층(253B)의 위에 배치되고, 활성층(253B)은 제2 도전형 반도체층(253A)과 제1 도전형 반도체층(253C) 사이에 배치되어 광을 방출하고, 제2 도전형 반도체층(253A)은 제2 전극층(252)의 상부에 배치된다. 특히, 활성층(253B)은 330 ㎚ 내지 405 ㎚ 파장 대역의 근 자외선(NUV) 파장의 빛을 방출할 수 있다.
제1 도전형 반도체층(253C)은 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(253C)은 Ⅲ-Ⅴ, Ⅱ족-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(253C)은 AlaInbGa(1-a-b)N (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(253C)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 제1 도전형 반도체층(253C)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 예를 들어, 제1 도전형 반도체층(253C)은 2 ㎛ 내지 3 ㎛의 두께를 가질 수 있다. 만일, 제1 도전형 반도체층(253C)이 AlGaN으로 이루어질 경우, 알루미늄의 조성비(a)는 0.04 내지 0.08이고, Ga의 조성비는 0.92 내지 0.96일 수 있다.
활성층(253B)은 제2 도전형 반도체층(253A)을 통해서 주입되는 정공(또는, 전자)과 제1 도전형 반도체층(253C)을 통해서 주입되는 전자(또는, 정공)가 서로 만나서, 활성층(253B)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성층(253B)은 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(253B)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(253B)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 예를 들어, 활성층(253B)은 우물층과 장벽층의 3 내지 5 페어 구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭 에너지보다 작은 밴드 갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(253B)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(253B)의 장벽층의 밴드 갭 에너지보다 더 넓은 밴드 갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(253A)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(253A)은 Ⅲ족-Ⅳ족, Ⅱ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, a는 0.04 내지 0.08일 수 있다. 제2 도전형 반도체층(253A)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 특히, 본 실시예에 의하면, 활성층(253B)이 NUV 광을 방출할 경우에도 제2 도전형 반도체층(253A)은 AlGaN 대신에 GaN으로 이루어질 수 있다.
제1 도전형 반도체층(253C)은 n형 반도체층으로 구현하고 제2 도전형 반도체층(253A)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(253C)은 p형 반도체층으로 구현하고 제2 도전형 반도체층(253A)은 n형 반도체층으로 구현할 수도 있다. 발광 구조물(253)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
이하, 제1 도전형은 n형이고, 제2 도전형은 p형인 것으로 설명하지만, 제1 도전형이 p형이고, 제2 도전형이 n형인 경우에도 실시예는 동일하게 적용될 수 있다.
실시예에 의한 발광 소자(250)는 제2 도전형 반도체층(253A)과 활성층(253B) 사이에 배치된 반사층(254)을 더 포함할 수 있다. 반사층(254)은 AlxGa1-xN 초격자층(254B-1, 254B-2) 및 AlyGa1-yN 초격자층(254A-1, 254A-2)의 이중층 구조를 적어도 하나 포함할 수 있다.
도 8은 도 7에 도시된 "A" 부분을 확대 도시한 부분 단면도를 나타낸다.
도 8을 참조하면, 반사층(254)은 N개의 이중층 구조(254-1, ..., 254-N)를 포함할 수 있다. 여기서, N은 1 이상의 양의 정수이다. 각 이중층 구조(254-1, ..., 254-N)는 AlxGa1-xN 초격자층(254B-1, 254B-2) 및 AlyGa1-yN 초격자층(254A-1, 254A-2)을 포함한다. 예컨대, 제1 이중층 구조(254-1)는 AlxGa1-xN 초격자층(254B-1) 및 AlyGa1-yN 초격자층(254A-1)으로 이루어지고, 제N 이중층 구조(254-N)는 AlxGa1-xN 초격자층(254B-N) 및 AlyGa1-yN 초격자층(254A-N)으로 이루어진다. 각 이중층 구조(254-1, ..., 254-N)에서, AlyGa1-yN 초격자층(254A-1, ..., 254-N)은 버텀(bottom)층이고, AlxGa1-xN 초격자층(254B-1, ..., 254B-N)은 버텀층(254A-1, ..., 254-N) 상에 배치되는 탑(top)층일 수 있다.
또한, 반사층(254)에 포함된 이중층(254-1, ..., 254-N)의 개수(N)는 20 개 내지 50 개 예를 들어 30개일 수 있다.
이하, 설명의 편의상 도 7 및 도 8에 도시된 발광 소자(250)에서 N은 2인 것으로 가정하여 설명하지만 본 실시예는 이에 국한되지 않고 N이 1이거나 2보다 큰 경우에도 동일하게 적용될 수 있다.
계속해서 도 7을 참조하면, 각 이중층(254-1, 254-2)에서, x와 y는 서로 다르다. 따라서, AlxGa1-xN 초격자층(254B-1, 254B-2)의 굴절률과 AlyGa1-yN 초격자층(254A-1, 254A-2)의 굴절률은 서로 다르다. 이와 같이, 서로 다른 굴절률을 갖는 AlxGa1-xN 초격자층(254B-1, 254B-2)과 AlyGa1-yN 초격자층(254A-1, 254A-2)이 교번하여 다수 층으로 적층될 경우, 반사층(254)은 분산 브래그 반사층(DBR:Distributed Bragg Reflector)의 기능을 수행하므로 반사율이 높아져 활성층(253B)에서 방출된 광을 반사시킬 수 있다.
AlxGa1-xN 초격자층(254B-1, 254B-2)과 AlyGa1-yN 초격자층(254A-1, 254A-2) 간의 굴절률 차이가 크면 클수록 반사율이 커질 수 있어 적층 횟수 즉, N을 줄일 수 있다. DBR의 기능을 수행하는 반사층(254)은 λ/4n 의 두께로 저굴절률층과 고굴절률층이 교대로 적층하여 구성될 수 있다. 여기에서, λ는 방출되는 광의 파장, n은 매질의 굴절률을 의미한다. AlxGa1-xN 초격자층(254B-1, 254B-2)이 저굴절률층에 해당하고, AlyGa1-yN 초격자층(254A-1, 254A-2)이 고굴절률층에 해당할 수 있다.
또한, 광을 흡수하지 않도록 반사층(254)은 활성층(253B)에서 방출되는 광의 파장보다 큰 밴드 갭 에너지를 가질 수 있다.
게다가, 실시예에 의하면, 반사층(254)의 밴드 갭 에너지는 활성층(253B)의 장벽층의 밴드 갭 에너지보다 클 수 있다. 이는, 제1 도전형 반도체층(253C)으로부터 활성층(253B)으로 공급되는 제1 도전형 캐리어인 전자가 제2 도전형 반도체층(253A)으로 유입되는 것을 차단하는 전자 차단층(EBL:Electron Blocking Layer)의 역할을 반사층(254)이 수행하도록 하기 위함이다.
전술한 반사층(254)이 DBR의 역할과 EBL의 역할을 모두 수행할 수 있도록, y는 x보다 클 수 있다. 예를 들어, 0.2 ≤ x ≤ 0.3 이고, 0.3 ≤ y ≤ 1 일 수 있다.
반사도는 x와 y의 값에 따라 달라지며, 활성층(253B)에서 방출되는 광의 파장에 따라 반사층(254)의 반사도가 달라질 수 있다. 실시예에 의하면, 반사층(254)의 반사도가 50 % 내지 90 %가 되도록 x와 y는 전술한 범위 내에서 결정될 수 있다.
또는, 반사층(254)과 활성층(253B) 사이에 별도의 EBL층(미도시)이 더 배치될 수도 있다. 또는, 도 7에 예시된 발광 소자(250)에서 반사층(254) 대신에 EBL층(미도시)이 배치될 수도 있다. 이 경우, EBL층은 AlGaN으로 이루어질 수 있으며, Al의 조성은 0.18 내지 0.25일 수 있고, 20 ㎚ 내지 40 ㎚의 두께를 가질 수 있다.
일반적으로 활성층(253B)에서 NUV 광이 방출될 경우 제1 및 제2 도전형 반도체층(253C, 253A)에서 광이 흡수되는 것을 줄이기 위해, 제1 및 제2 도전형 반도체층(253C, 253A)은 GaN 대신에 광의 흡수가 적은 AlGaN으로 이루어진다. 그러나, AlGaN은 전기 전도도가 낮기 때문에, 동작 전압을 상승시키는 문제가 있다.
그러나, 발광 소자(250)의 활성층(253B)과 제2 도전형 반도체층(253A) 사이에 반사층(254)이 배치되므로, 활성층(253B)에서 방출된 광은 제2 도전형 반도체층(253A)에서 흡수되기 이전에 반사층(254)에서 반사될 수 있다. 그러므로, 제2 도전형 반도체층(253A)을 p형 AlGaN 대신에 p형 GaN으로 구현한다고 하더라도, GaN으로 이루어진 제2 도전형 반도체층(253A)에서 광이 흡수되는 것이 반사층(254) 덕택으로 방지되어 광학적 특성이 악화되지 않을 수 있다.
또한, p형 AlGaN 보다 높은 전기 전도도를 갖는 p형 GaN에 의해 제2 도전형 반도체층(253A)이 형성되므로, 동작 전압의 상승이 방지되어 전기적인 특성이 개선될 수도 있다. 이와 같이, 도 7에 예시된 실시예의 발광 소자(250)는 기존의 발광 소자보다 더 우수한 전기적인 특성을 가지면서도 광학적 특성이 악화되지 않을 수 있다.
또한, AlxGa1-xN 초격자층(254B-1, 254B-2)과 AlyGa1-yN 초격자층(254A-1, 254A-2) 각각은 3 ㎚ 내지 5 ㎚의 두께를 가질 수 있으며, 반사층(254)의 총 두께는 150 ㎚이하일 수 있다. 이와 같이, 반사층(254)의 두께가 얇기 때문에, 활성층(253B)과 제2 도전형 반도체층(253A) 사이에 반사층(254)이 배치되더라도, 제2 도전형 반도체층(253A)으로부터 활성층(253B)으로 제2 도전형 캐리어인 홀이 주입될 수 있다. 게다가, 반사층(254)을 제2 도전형인 p형 도펀트에 의해 도핑할 경우, 제2 도전형 캐리어인 홀이 활성층(253B)으로 더 많이 주입될 수 있어, 발광 소자(250)의 전기적인 특성이 더욱 개선될 수 있다.
또한, 전술한 반사층(254)은 반사 역할과 EBL의 역할을 수행할 뿐만 아니라 발광 소자(250)의 결정성을 향상시켜 크랙(crack)을 감소시킬 수도 있다.
한편, 도 7을 참조하면, 활성층(254B)과 제1 도전형 반도체층(253C) 사이에 중간층(255)이 더 배치될 수도 있다. 중간층(255)은 복수의 초격자층(255-1, 255-2, 255-3, 255-4)을 포함할 수 있다. 중간층(255)은 응력(strain)을 완화시키는 역할을 하며, AlN 초격자층과 AlGaN 초격자층으로 이루어진 페어 구조가 반복적으로 적층되는 구조일 수 있다. 경우에 따라, 발광 소자(250)에서 중간층(255)은 생략될 수도 있다.
제1 전극층(256)은 제1 도전형 반도체층(253C) 위에 배치될 수 있다. 제1 전극층(256)은 금속으로 형성될 수 있으며, 또한 오믹 특성을 갖는 반사 전극 재료로 형성될 수 있다. 예를 들어, 제1 전극층(256)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
비록 도시되지는 않았지만, 제1 도전형 반도체층(253C) 상부는 광 추출 효율을 높이기 위해 광 결정 구조(photonic crystal structure) 또는 러프니스(roughness)를 가질 수도 있다.
도 9a 내지 도 9h는 도 7에 도시된 발광 소자(250)의 제조방법의 실시예를 나타낸 도면이다.
도 9a에 도시된 바와 같이, 기판(257)을 준비한다. 여기서, 기판(257)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다.
계속해서, 기판(257) 상에 버퍼층(258)을 무극성 방향으로 1000 ℃ 내지 1100℃의 온도 조건에서 성장한다. 일 실시예에 의하면, 버퍼층(258)은 r방향의 기판(257)상에 무극성 방향인 a 방향으로 성장될 수 있다. 또는, 다른 실시예에 의하면, 버퍼층(258)은 기판(257)의 (1123)면 상에 무극성 방향인 m 방향으로 성장될 수도 있다. 여기서, 버퍼층(258)은 2 ㎛ 내지 5 ㎛의 두께를 가질 수 있으며, 엑스-레이 회절(XRD) 로킹 곡선에서 400 arcsec 이하의 반치 전폭(FWHM)을 가질 수 있다.
버퍼층(258)은 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(258)의 재료는 Ⅲ족-Ⅴ족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(258) 위에 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이후, 도 9b에 도시된 바와 같이, 버퍼층(258) 상에 제1 도전형 반도체층(253C)을 형성한다. 제1 도전형 반도체층(253C)은 예를 들어, 유기금속 화학 증착법(MOCVD:Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(253C)의 조성은 상술한 바와 동일하며, 챔버(chamber)에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2) 및 실리콘(Si) 같은 n형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이후, 도 9c를 참조하면, 제1 도전형 반도체층(253C)의 상부에 중간층(255)을 형성한다. 예를 들어, AlN 초격자층(255-1, 255-3) 및 AlGaN 초격자층(255-2, 255-4)의 페어 구조가 반복적으로 적층된 구조로 중간층(255)이 형성될 수 있으나 실시예는 이에 국한되지 않는다.
이후, 도 9d를 참조하면, 중간층(255)의 상부에 활성층(253B)이 형성된다. 활성층(253B)은 예를 들어 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조로 활성층(253B)이 형성될 수 있으나 이에 한정되는 것은 아니다.
이후, 도 9e를 참조하면, 활성층(253B)의 상부에 반사층(254)을 형성한다. 예를 들어, 트리메틸 갈륨 가스(TMGa), TMA(trimethoxyamphetamines), 암모니아 가스(NH3), 질소 가스(N2), 트리메틸 마스네슘(TMMg), 트리메틸 인듐 가스(TMIn)를 반응 소스로 사용하면서 MOCVD나 MOVPE(Metal-Organic Vapor-Phase Epitaxy) 등의 방법을 이용하여 약 950 ℃ 내지 1000 ℃의 공정 온도에서 반사층(254)을 형성할 수 있으나 실시예는 이에 국한되지 않는다.
이후, 도 9f를 참조하면, 반사층(254)의 상부에 제2 도전형 반도체층(253A)을 형성한다. 제2 도전형 반도체층(253A)의 조성은 상술한 바와 동일하며, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층은 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면, 전술한 발광 구조물(253)의 제1 도전형 반도체층(253C), 활성층(253B) 및 제2 도전형 반도체층(253A) 각각은 기판(257) 위에 무극성 방향으로 성장될 수 있다. 일 실시예에 의하면, 발광 구조물(253)은 r방향의 기판(257) 위에 무극성 방향인 a 방향으로 성장될 수 있다. 또는, 다른 실시예에 의하면, 발광 구조물(253)은 기판(257)의 (1123)면 위에 무극성 방향인 m 방향으로 성장될 수도 있다.
이후, 도 9g를 참조하면, 발광 구조물(253) 즉, 제2 도전형 반도체층(253A) 위에 제2 전극층(252)을 형성할 수 있다. 제2 전극층(252)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다. 계속해서, 제2 전극층(252) 위에 지지 기판(251)을 형성할 수 있다. 지지 기판(251)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱(Eutetic) 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
이후, 도 9h에 도시된 바와 같이 기판(257)과 버퍼층(258)을 발광 구조물(253)로부터 분리한다. 기판(257)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 기판(257) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 기판(257)과 발광 구조물(253)의 제1 도전형 반도체층(253C)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(257)의 분리가 일어나며, 버퍼층(258)도 함께 분리될 수 있다.
이후, 도 9h에 도시된 바와 같이, 기판(257)과 버퍼층(258)을 제거한 결과물을 뒤집은 후, 도 7에 예시된 바와 같이 제1 전극층(256)을 제1 도전형 반도체층(253C) 위에 형성한다.
일반적인 발광 소자의 경우, 기판 위에 극성 방향인 c 방향([0001]방향)으로 발광 구조물이 성장된다. 이러한 결정 구조로 된 성장된 발광 소자는 결정 구조의 특성상 압전(piezoelectric) 및 자발 분극(spontaneous polarization)으로 인해 생기는 빌트인(built-in) 전계로 인한 양자 가둠 스탁 효과(quantum-confined Stark effect)가 발생하게 된다. 이러한 빌트인 전계는 전자와 홀을 분리시켜 활성층에서의 캐리어 재결합 효율을 저하시키고, 파장의 적색 이동(red-shift)를 야기시킨다. 따라서, 이러한 발광 소자를 사용하는 발광 소자 패키지의 색 재현율이 변화되거나 색 표현이 불안정해질 수 있다.
그러나, 실시예에 의한 발광 소자(150, 250)는 c축 방향으로 에피 성장된 발광 소자가 아니라, r 방향(예를 들어, [1102], [1011], [1122])의 기판(152, 257) 위에 버퍼층(153, 258) 및 발광 구조물(154, 253)을 무극성 방향인 a 방향([1100], [1120])으로 성장시켜 형성한다. 또는, 다른 실시예에 의한 발광 소자(150, 250)는 기판(152, 257)의 (1123)면 상에 버퍼층(153, 258) 및 발광 구조물(154, 253)을 무극성 방향인 m 방향으로 성장시켜 형성할 수도 있다.
따라서, 이러한 발광 소자(150, 250)는 빛의 쉬프트가 없기 때문에, 0.5 이상의 색 순도(color purity)를 가질 수 있다. 여기서, 색 순도란, 어떤 광원의 질(quality)과 백색성(whiteness)을 기술하는 파라미터이다. 즉, 본 실시예에 의한 발광 소자(150, 250)는 색 재현율이 일정하고 색 표현이 안정된다.
또한, GaN에 도핑되는 Mg 같은 p형 도펀트의 농도가 10E19/㎤ ~ 10E21 /㎤로 고농도일 때, 기존의 극성 방향으로 성장된 p-GaN의 활성화(activation) 후에 홀의 캐리어 농도가 5×10E17/㎤로 적다. 이러한 이유로 기존의 자외선(UV) 발광 소자의 p형 AlGaN의 도핑이　어려워 효율이 저하되는 반면, 실시예에 의한 발광 소자 패키지(100, 100A, 100B, 200)는 무극성 방향으로 성장된 발광 구조물(154, 253)을 포함하기 때문에, 활성화 후에 캐리어 농도가 7×10E18/㎤ 이상으로 기존보다 높다. 그러므로, 본 실시예에 의한 발광 소자 패키지(100, 100A, 100B, 200)는 p형 도핑이 용이해져 효율을 증가시킬 수 있다. 이와 같이 활성화 후에 캐리어 농도가 높을 경우, 제2 도전형 반도체층(154C, 253A)의 두께를 줄일 수 있다.
또 다른 실시예는 상술한 실시예에 기재된 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 또는 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프나 가로등을 포함할 수 있다. 이하에서는 상술한 발광 소자 패키지가 배치된 조명 시스템의 실시예로서, 헤드 램프와 표시 장치를 설명한다.
도 10은 실시예에 따른 발광 소자 패키지(402)를 포함하는 헤드 램프(400)의 실시예를 나타낸 도면이다. 도 10에 도시된 발광 소자 패키지(402)는 도 1, 도 2, 도 4, 도 5, 도 6에 도시된 발광 소자 패키지(100, 100A, 100B, 200)에 해당할 수 있다.
헤드 램프(400)는 전술한 발광 소자 패키지가 배치된 발광 소자 모듈(402)에서 방출된 빛이 리플렉터(404)와 쉐이드(406)에서 반사된 후 렌즈(408)를 투과하여 차체 전방을 향할 수 있다.
상술한 바와 같이, 발광 소자 모듈(402)에 사용되는 발광 소자의 광 추출 효율이 향상될 수 있으므로, 헤드 램프(400) 전체의 광 특성이 향상될 수 있다.
발광 소자 모듈(402)에 포함된 전술한 발광 소자 패키지는 발광 소자(150, 250)를 복수 개로 탑재할 수 있으며, 이에 대해 한정하지 않는다.
도 11은 다른 실시예에 따른 발광 소자 패키지(532)를 포함하는 표시 장치(500)의 실시예를 나타낸 도면이다.
도시된 바와 같이, 본 실시예에 따른 표시 장치(500)는 광원 모듈과, 바텀 커버(510) 상의 반사판(520)과, 반사판(520)의 전방에 배치되며 광원 모듈에서 방출되는 빛을 표시 장치의 전방으로 가이드하는 도광판(540)과, 도광판(540)의 전방에 배치되는 제1 프리즘시트(550) 및 제2 프리즘시트(560)와, 제2 프리즘시트(560)의 전방에 배치되는 패널(570)과 패널(570)의 전반에 배치되는 컬러필터(580)를 포함하여 이루어진다.
광원 모듈은 회로 기판(530) 상의 발광 소자 패키지(532)를 포함하여 이루어진다. 여기서, 회로 기판(530)은 인쇄 회로 기판(PCB:Printed Circuit Board) 등이 사용될 수 있고, 발광 소자 패키지(532)는 도 1, 도 2, 도 4, 도 5, 도 6에 도시된 발광 소자 패키지(100, 100A, 100B, 200)에 해당할 수 있다.
바텀 커버(510)는 표시 장치(500) 내의 구성 요소들을 수납할 수 있다. 반사판(520)은 도 11과 같이 별도의 구성요소로 마련될 수도 있고, 도광판(540)의 후면이나, 바텀 커버(510)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
반사판(520)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PET:PolyEthylene Terephtalate)를 사용할 수 있다.
도광판(540)은 발광 소자 패키지(532)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전체 영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(540)은 굴절률과 투과율이 좋은 재료로 이루어진다. 예를 들면, 폴리메틸메타크릴레이트(PMMA:PolyMethylMethAcrylate), 폴리카보네이트(PC:PolyCarbonate), 또는 폴리에틸렌(PE:PolyEthylene) 등으로 형성될 수 있다. 또한, 도광판(540)이 생략되면 에어 가이드 방식의 표시 장치가 구현될 수 있다.
제1 프리즘 시트(550)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 중합체는 복수 개의 입체 구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도 11에 도시된 바와 같이 마루(552)와 골(554)이 반복적으로 스트라이프 타입(stripe type)으로 구비될 수 있다.
제2 프리즘 시트(560)에서 지지 필름 일면의 마루(562)와 골(564)의 방향은, 제1 프리즘 시트(550) 내의 지지 필름 일면의 마루(552)와 골(554)의 방향과 수직으로 연장될 수 있다. 이는 광원 모듈과 반사 시트로부터 전달된 빛을 패널(570)의 전체 방향으로 고르게 분산하기 위함이다.
본 실시예에서 제1 프리즘시트(550)과 제2 프리즘시트(560)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
패널(570)로서 액정 표시 패널(Liquid crystal display)가 배치될 수 있으며, 이에 제한되는 것은 아니다. 액정 표시 패널 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
패널(570)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리 바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시 장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식을 이용하는 것으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
패널(570)의 앞면에는 컬러 필터(580)가 구비되어 패널(570)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
실시예에 따른 표시 장치(500)는 발광 소자 패지지(532)에 사용되는 발광 소자(150, 250)의 광 추출 효율이 향상될 수 있으므로, 표시 장치의 광 특성이 향상될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 100A, 100B, 200: 발광 소자 패키지 110, 210: 몸체
120, 130, 220, 230: 절연층 142, 144, 242, 244: 전극층
150, 250: 발광 소자 152, 257: 기판
153, 258: 버퍼층 154, 253: 발광 구조물
160, 166, 260, 266: 투광성 수지층 170, 270: 금속층
182 ~ 188: 확산층 192, 194, 292: 와이어
400: 헤드 램프 402: 발광소자 모듈
404: 리플렉터 406: 쉐이드
408: 렌즈 500: 표시 장치
510: 바텀커버 520: 반사판
530: 회로 기판 540: 도광판
550: 제1 프리즘시트 560: 제2 프리즘시트
570: 패널 580: 컬러필터

Claims (25)

  1. 캐비티를 갖는 몸체;
    상기 몸체 위에 배치된 적어도 하나의 절연층;
    상기 절연층 위에 배치되며 서로 전기적으로 분리된 제1 및 제2 전극층;
    상기 캐비티의 바닥면에 배치되며, 상기 제1 및 제2 전극층과 전기적으로 연결된 적어도 하나의 발광 소자;
    상기 캐비티에 배치된 상기 발광 소자를 밀봉하는 투광성 수지층;
    상기 몸체의 배면에서 상기 발광 소자와 대면하는 금속층; 및
    상기 절연층과 상기 제1 및 제2 전극층에 의해 덮이지 않고 노출된 상기 몸체의 상부 및 하부에 각각 배치된 제3 및 제4 확산층을 포함하고,
    상기 발광 소자는
    기판 위에 무극성 방향으로 성장되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하고,
    상기 발광 소자는 상기 몸체의 두께 방향으로 상기 제3 확산층과 중첩되지 않는 발광 소자 패키지.
  2. 제1 항에 있어서, 상기 금속층의 폭은 상기 발광 소자의 폭 보다 큰 발광 소자 패키지.
  3. 제1 항에 있어서, 상기 발광 소자에서 발생된 빛은 0.5 이상의 색 순도(color purity)를 갖는 발광 소자 패키지.
  4. 제1 항에 있어서, 상기 투광성 수지층은 복수의 인광 물질 중 적어도 하나를 포함하는 발광 소자 패키지.
  5. 제4 항에 있어서, 상기 복수의 인광 물질은
    480㎚ 내지 500㎚의 발광 파장을 갖는 제1 인광 물질; 및
    580㎚ 내지 620㎚의 발광 파장을 갖는 제2 인광 물질을 포함하는 발광 소자 패키지.
  6. 제1 항에 있어서, 상기 발광 소자는 근자외선 파장을 갖는 광을 방출하는 발광 소자 패키지.
  7. 제1 항에 있어서, 상기 발광 소자는
    상기 기판과 상기 제1 도전형 반도체층 사이에 상기 무극성 방향으로 성장된 버퍼층을 더 포함하는 발광 소자 패키지.
  8. 삭제
  9. 제1 항에 있어서, 상기 투광성 수지층은 평평한 상부면을 갖는 제1 투광성 수지층을 포함하는 발광 소자 패키지.
  10. 제9 항에 있어서, 상기 투광성 수지층은
    상기 제1 투광성 수지층 위에 배치되며, 상부가 돔 형태인 제2 투광성 수지층을 더 포함하는 발광 소자 패키지.
  11. 삭제
  12. 제1 항에 있어서, 상기 절연층과 상기 제1 및 제2 전극층은
    상기 캐비티의 바닥의 적어도 일부 및 상기 금속층이 배치된 상기 몸체의 배면에 형성되지 않은 발광 소자 패키지.
  13. 제1 항에 있어서, 상기 몸체에 형성되며, 상기 제1 및 제2 전극층과 전기적으로 각각 연결되며 불순물이 주입된 제1 및 제2 확산층을 더 포함하는 발광 소자 패키지.
  14. 제13 항에 있어서, 상기 제1 및 제2 확산층은 상기 캐비티를 중심으로 상기 몸체의 양측 상부에 각각 배치된 발광 소자 패키지.
  15. 삭제
  16. 제1 항에 있어서, 상기 제3 및 제4 확산층은 상기 제1 및 제2 전극층과 전기적으로 분리되는 발광 소자 패키지.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제1 항에 있어서, 상기 발광 구조물은 r 방향의 상기 기판 상에 상기 무극성 방향인 a 방향으로 성장되거나, 상기 기판의 (1123)면 상에 상기 무극성 방향인 m 방향으로 성장된 발광 소자 패키지.
  24. 제1 항에 있어서, 상기 제3 확산층은 상기 발광 소자로부터 분리되어 배치되는 발광 소자 패키지.
  25. 삭제
KR1020120137768A 2011-12-12 2012-11-30 발광소자 패키지 KR101972050B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120137768A KR101972050B1 (ko) 2012-11-30 2012-11-30 발광소자 패키지
US13/711,056 US8907319B2 (en) 2011-12-12 2012-12-11 Light emitting device package
JP2012271170A JP6117540B2 (ja) 2011-12-12 2012-12-12 発光素子パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137768A KR101972050B1 (ko) 2012-11-30 2012-11-30 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20140069907A KR20140069907A (ko) 2014-06-10
KR101972050B1 true KR101972050B1 (ko) 2019-04-24

Family

ID=51124921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137768A KR101972050B1 (ko) 2011-12-12 2012-11-30 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR101972050B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649657B1 (ko) 2014-10-07 2016-08-30 엘지전자 주식회사 반도체 소자 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 ｍ면 질화물 반도체 제조방법
KR101047801B1 (ko) * 2008-12-29 2011-07-07 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR101072212B1 (ko) * 2010-01-05 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20140069907A (ko) 2014-06-10

Similar Documents

Publication Publication Date Title
KR101953716B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
JP4903902B2 (ja) 発光素子、発光素子の製造方法、及び発光素子パッケージ
JP6117540B2 (ja) 発光素子パッケージ
KR101081196B1 (ko) 발광소자 및 그 제조방법과 발광소자 패키지
KR101957816B1 (ko) 발광 소자
US8994001B2 (en) Light emitting device for improving a light emission efficiency
KR20140089984A (ko) 발광소자 패키지
KR102038885B1 (ko) 반도체 발광소자
EP2546891B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101972050B1 (ko) 발광소자 패키지
KR102066609B1 (ko) 발광 소자
KR102007401B1 (ko) 발광소자
KR101934000B1 (ko) 발광 소자
KR101992365B1 (ko) 발광 소자
KR102237129B1 (ko) 발광 소자
KR102066610B1 (ko) 발광 소자
KR20170082872A (ko) 발광소자
KR20140073352A (ko) 발광 소자
KR102302321B1 (ko) 발광 소자
KR101983775B1 (ko) 발광소자
KR101904324B1 (ko) 발광소자
KR20150089816A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101823682B1 (ko) 발광소자
KR20130058234A (ko) 발광소자 및 이를 포함하는 발광소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant