JP2021527334A - 水素拡散障壁層を有するiii−v族発光微小画素アレイ素子のための素子および方法 - Google Patents

水素拡散障壁層を有するiii−v族発光微小画素アレイ素子のための素子および方法 Download PDF

Info

Publication number
JP2021527334A
JP2021527334A JP2020569065A JP2020569065A JP2021527334A JP 2021527334 A JP2021527334 A JP 2021527334A JP 2020569065 A JP2020569065 A JP 2020569065A JP 2020569065 A JP2020569065 A JP 2020569065A JP 2021527334 A JP2021527334 A JP 2021527334A
Authority
JP
Japan
Prior art keywords
light emitting
barrier layer
layer
hydrogen barrier
multilayer semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020569065A
Other languages
English (en)
Inventor
エル−ゴロウリー,フセイン・エス
ヤダヴァリ,カメシュワル
テレン,アンドリュー
ファン,チエン
Original Assignee
オステンド・テクノロジーズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オステンド・テクノロジーズ・インコーポレーテッド filed Critical オステンド・テクノロジーズ・インコーポレーテッド
Publication of JP2021527334A publication Critical patent/JP2021527334A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/2066Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

水素拡散に起因する、ドープGaN構造の望ましくない不動態化を最小にする、または除去するための水素障壁層を有する固体発光微小画素アレイ構造。
【選択図】図1

Description

(関連出願の相互参照)
本出願は、開示が参照により本明細書に組み入れられる、2018年6月12日に提出された米国仮特許出願第62/684,106号明細書の利益を主張する。
本発明は、一般に発光素子および発光構造に関する。より詳細には、本発明は、素子性能を改善するための1つまたは複数の水素障壁層を備えるIII−V族半導体発光素子および発光構造に関する。
本発明は、一般にLED、微小LEDなどのIII族窒化物系素子の分野に適用可能であり、詳細にはCMOS集積微小LEDアレイ発光素子に適用可能である。一実施形態では、発光素子内でドープGaN材料の中に水素が拡散するのを最小にする、または除去する素子および製作方法について開示する。半導体発光構造で水素暴露経路を除去または低減することにより、有益にはドープGaN材料自体を安定化可能になる。本発明で水素暴露を低減することにより、当技術分野で素子性能および素子動作を改善可能になる。
3次元(three−dimensional、3D)半導体集積により、半導体集積回路(integrated circuit、IC)の性能改善が可能になり、異なる材料層の異質な集積を介してSi系ICプラットフォームの機能性を増大させることが可能になる(G. Q. Zhang & A. J. van Roosmalen、「More than Moore:Creating High Value Micro/Nanoelectronics Systems(ムーアを越えて、高価値微小/ナノエレクトロニクスシステムを作成する)」、Springerを参照のこと)。そのような素子の限定しない例は、「量子フォトニック撮像装置(Quantum Photonic Imager、QPI(登録商標))」表示装置と呼ばれるCMOS/III−V族集積3D微小LEDアレイ発光素子である(米国特許第7,623,560号明細書、米国特許第7,767,479号明細書、米国特許第7,829,902号明細書、米国特許第8,049,231号明細書、米国特許第8,243,770号明細書、および米国特許第8,567,960号明細書を参照のこと)。QPI(登録商標)は、本出願の出願人であるOstendo Technologies,Inc.の登録商標である。
このクラスの発光微小スケール画素(すなわち、微小画素)アレイ撮像装置素子は、たとえば、各々の内容が参照により本明細書に完全に組み入れられる、米国特許第7,623,560号明細書、米国特許第7,767,479号明細書、米国特許第7,829,902号明細書、米国特許第8,049,231号明細書、米国特許第8,234,770号明細書、米国特許第8,567,960号明細書、および米国特許第8,098,265号明細書で開示されている。
開示されたQPI表示素子は、望ましくは、必要とされる画像処理制御回路すべてを含む非常に小さな素子構成で高輝度、非常に高速な多色光強度、および空間変調能力を特徴とする。これらの開示された素子の個体発光(solid state light(SSL) emitting)画素は、発光ダイオード(light emitting diode、LED)またはレーザダイオード(laser diode、LD)または両方であってよく、これらは、QPI表示撮像装置の発光微小スケール画素アレイが接合され、かつ電気的に結合されるCMOSコントローラチップ(または素子)内部に包含される制御回路によりオン−オフ状態を管理される。
QPI表示装置を備える画素のサイズは、ほぼ5ミクロン〜20ミクロンの範囲であってよく、典型的なチップレベルの発光表面積は、ほぼ15mm2〜150mm2の範囲である。上記の発光微小スケール画素アレイ表示素子の画素は、そのCMOSコントローラチップの駆動回路を通して空間的に、色彩的に、かつ時間的に、個々にアドレス指定可能である。そのようなQPI撮像装置素子が発生させる光の輝度は、かなり低い電力消費で何100,000cd/m2にも達する可能性がある。
QPI表示装置などの素子では、さまざまな材料を堆積させて製作する間に水素暴露が繰り返し行われ、熱サイクル中に素子内で水素含有誘電体から水素が解放される(すなわち、脱着する)ことにより、GaN系発光素子の著しい劣化を引き起こす可能性がある。素子製作中に水素および熱への暴露による最も広く知られた不利益な結果の中には、発光構造自体の中でドープGaN材料が意図せず不動態化することがある。それに加えて、水素に起因してp型接点およびGaN界面層に悪い影響を及ぼすことがある。
米国仮特許出願第62/684,106号明細書 米国特許第7,623,560号明細書 米国特許第7,767,479号明細書 米国特許第7,829,902号明細書 米国特許第8,049,231号明細書 米国特許第8,243,770号明細書 米国特許第8,567,960号明細書 米国特許第8,098,265号明細書
G. Q. Zhang & A. J. van Roosmalen、「More than Moore:Creating High Value Micro/Nanoelectronics Systems(ムーアを越えて、高価値微小/ナノエレクトロニクスシステムを作成する)」、Springer J. K. Sheu & G. C. Chi、「The doping process and dopant characteristics of GaN(GaNのドーピング処理およびドーパント特性)」、J. Phys.:Condens、 Matter 14(2002年) R657〜R702 S. J. Pearton、R. J. Shul、R. G. Wilson、F. Ren、J. M. Zavada、C. R. Abernathy、C. B. Vartuli、J. W. Lee、J. R. Mileham & J. D. Machenzie、「The incorporation of hydrogen into III−V nitrides during processing(処理中のIII−V族窒化物の中への水素取込)」、J. Electron. Mater.、25、845(1996年) T. R. Jensen、A. Andreasen、T. Vegge、J. W. Andreasen、K. Stahl、A. S. Pedersen、M. M. Nielsen、A. M. Molenbroek & F. Besenbacher、「Dehydrgenation kinetics of pure and Ni−doped magnesium hydride investigated by in situ time−resolved powder X−ray diffraction(インサイチュ時間分解粉末X線回折により詳細に調べた純粋な水素化マグネシウムまたはNiドープ水素化マグネシウムの脱水素動力学)」、Int. J. Hydrog. Energy 31(14)、2052−2062(2006年) W. Munch、G. Seifert、K. Kreuer & J. Maier、Solid State Ionics、88、647−652(1996年) K. Eder、D. Semrad、P. Bauer、R. Golser、P. Maier−Komor、F. Aumayr、M. Penalba、A. Arnau、J. M. Ugalde、& P. M. Echenique,「Absence of a 『Threshold Effect』 in the Energy Loss of Slow Protons Traveling Large−Band−Gap Insulators(大きなバンドギャップの絶縁体を移動する遅い陽子のエネルギー損失での「しきい値効果」の欠如)」、Phys. Rev. Lett. 79(21)、4112−4115、1997年
必要なものは、堆積処理中または熱サイクル中または両方の間に、下にあるGaNの水素暴露(水素含有誘電体および処理に由来する解放水素に起因する)を軽減または除去する、処理を使用して製作された構造を包含する素子である。
本明細書では、同様の参照符号が同様の要素または類似の要素を示す添付図面の図の形で、限定としてではなく例として実施形態を例示する。
代表的実施形態の理解を手助けするために、詳細な構造および要素などの、本明細書で定義する事柄を提供する。しかしながら、本発明は、それらの具体的に定義した事柄なしに実施することができる。また、周知の機能または構造については、不必要な詳細で本発明を不明瞭にするので、詳細には記述していない。本発明を理解して、本発明を実際にどのようにして実行してよいかを確認するために、添付図面を参照して、限定しない例だけによって少しの実施形態について記述する。
水素障壁層、GaNダイオード構造、緩衝層、およびエピタキシャル成長基板を示す、本発明の微小画素アレイの固体発光材料構造の横断面を例示する。 微小画素メサ(mesa)の最上部側および側壁の上に水素障壁層を伴う、図1の固体発光構造を備える1組の微小画素メサの横断面を例示する。 図2の1組のさらに処理された微小画素メサの横断面を例示する。 図3の完全にカプセル化された微小画素アレイ多層構造の横断面図である。 成長したままの水素障壁層を利用する他の設計要素を伴う、成長したままの水素障壁層を備えるGaN系発光微小画素構造を例示する。 微小画素エピ構造のさらに詳細な特徴を示す、図5のGaN系発光微小画素構造の横断面を例示する。
本発明の以下の詳細な記述で「一実施形態(one embodiment)」または「ある実施形態(an embodiment)」に言及することは、その実施形態に関連して記述する特定の特徴、構造、または特性が本発明の少なくとも1つの実施形態に含まれることを意味する。この詳細な記述のさまざまな場所で「一実施形態では」という語句が出現することは、同じ実施形態についてすべて言及しているわけでは必ずしもない。
GaN材料でのp型ドーピングは、最も一般的には、最も効果的なドーパントの中の1つであると考えられているMgドーパント原子を使用して達成される(J. K. Sheu & G. C. Chi、「The doping process and dopant characteristics of GaN(GaNのドーピング処理およびドーパント特性)」、J. Phys.:Condens、 Matter 14(2002年) R657〜R702を参照のこと)。典型的には、MOCVD成長したGaN系LED素子および構造でのMgドーパントは、エピタキシャル成長処理中に水素により不動態化する。MOCVD成長した構造はその後、効果的素子動作のためにMgドーパントを活動化するために、成長後の高温アニールを必要とする。
悪影響を及ぼす、ダイオード構造のGaN材料による水素暴露は、たとえば微小画素アレイ発光素子などの多層発光半導体素子の製作中に多種多様なステップで発生する可能性がある。反応器自体での成長/成長後の段階中に取り込まれた水素は、水素暴露の主要な原因となるが、水素暴露の追加の原因は、その後の素子製作ステップ中にGaN系材料または素子が暴露した水素である。たとえば、著しい素子水素暴露をもたらす一般的半導体処理ステップは、半導体製造で使用する誘電体の「プラズマ化学蒸着(plasma enhanced chemical vapor deposition、PECVD)」として知られる周知の処理である。さまざまな他の一般的半導体処理ステップもまた、一般にIII−V族窒化物での水素取込につながる(S. J. Pearton、R. J. Shul、R. G. Wilson、F. Ren、J. M. Zavada、C. R. Abernathy、C. B. Vartuli、J. W. Lee、J. R. Mileham & J. D. Machenzie、「The incorporation of hydrogen into III−V nitrides during processing(処理中のIII−V族窒化物の中への水素取込)」、J. Electron. Mater.、25、845(1996年)を参照のこと)。
QPI表示素子または他の微小LED素子などのGaN系微小画素アレイ発光素子の製作は、多くの場合、エッチングされた画素側壁上の酸化ケイ素(「SiO2」)不動態化層または発光ダイオード構造内部の電気的絶縁層などの誘電体層の堆積を必要とする。酸化ケイ素はまた、複数の半導体発光層を備える多層半導体素子内の中間接合層として使用されてよい。
典型的にはプラズマ化学蒸着法(PECVD)を使用して遂行される、そのような酸化ケイ素層の堆積中に、望ましくないことには、過剰な水素および/または水酸(OH)基が含まれることが避けられない。その後に堆積する酸化ケイ素層の典型的堆積温度では、先行して堆積した酸化ケイ素層から解離するようになった水素は拡散し、ダイオード構造内部でGaNドーピングの、詳細にはp型ドーピングの望ましくない不動態化を引き起こす。これにより次に、GaN系微小画素ダイオードの効率が低下する結果となる。これは、光放出微小画素ダイオード構造のGaN層に極めて近接している酸化ケイ素層を用いる場合、なお一層問題となる。
固体発光ダイオード材料構造の典型的製作では、水素は、たとえば有機金属化学蒸着法(metal organic chemical vapor deposition、MOCVD)を使用してGaN材料のエピタキシャル成長用キャリアガスとして使用される。水素キャリアガス流は、GaN系材料のエピタキシャル成長処理の全体を通してチャンバ内に残るので、多くの場合GaN構造の層内に高濃度の水素が存在する。このGaN系材料をGaN系固体発光ダイオード構造の製作で使用するとき、その後の処理ステップに関連して高まった処理温度は、ダイオード構造材料のドープ領域の中にMOCVD残存水素が拡散することにつながり、GaN材料自体内でドーパントの不動態化を劇的に引き起こす。これは、次にダイオード構造を備えるGaN材料の効率(IQE、内部量子効率)を低下させ、構造のp型ドープ領域に特に有害である。
これらの懸念、およびGaN系発光構造に関係がある、従来技術での他の不完全性に対処するために、本発明の一様態では、発光層の少なくとも1つが水素障壁層を備える1つまたは複数の積層発光層を備える多層GaN系III族窒化物発光微小画素アレイ素子について開示する。
以下の開示は、GaN系固体発光ダイオード構造および素子の製作処理中に水素拡散の有害な影響を除去する、または著しく小さくする、本発明の方法および構造の限定しない実施形態について記述する。方法は、GaN材料のエピタキシャル成長中の、1つまたは複数の水素障壁層の選択成長、および/またはGaN系固体発光ダイオード構造の製作処理中の、追加水素障壁層の堆積を含む。
図1は、水素障壁層1000/1001、GaNダイオード構造、緩衝層、およびエピタキシャル成長基板を示す、微小画素アレイの固体発光材料構造の横断面を例示する。図1に例示するように、GaN系ダイオード構造は、p型GaN層1010、1つまたは複数の多種多様な量子井戸活動領域1020,およびn型GaN層1030から構成されてよく、これらすべては、GaN緩衝層1040およびエピタキシャル成長基板1050の上に堆積させられる。図1に例示する素子では、障壁層(1000/1001)は、エピ構造製作中に成長させられる、または素子製作中に堆積させられ、図1のGaN系ダイオード構造の全面にわたって「キャッピング層」の役割を果たす。
一実施形態では、水素障壁層1000は、発光構造1のエピタキシャル成長中に堆積した最終層であってよい。この方法を用いると、過剰な水素キャリアガスは、過剰な水素がGaN系ダイオード構造の中に拡散するのを低減するように設計された堆積障壁層1000によりGaN系ダイオード構造から分離される。ある代替実施形態では、微小画素メサのアレイの製作処理中に障壁層1001を堆積させてよい。別の実施形態では、これらの実施形態の製作方法についての以下の記述で説明するように、エピタキシャル成長水素障壁層1000と処理で堆積した障壁層1001の両方を使用して、他の利点を実現する。
障壁層1000をエピタキシャル成長させる実施形態では、水素障壁層1000の選択された材料は、好ましくは、ダイオード構造のGaN材料とエピタキシャルに適合する材料であり、好ましくは、ダイオード構造1の中に水素が拡散するのを防止する、または最小にするバンドギャップおよび結晶特性を示す。適切な水素障壁1000材料は、非ドープGaNまたは窒化アルミニウム(AIN)またはこれら2つの材料の合金を備えてよい。AINは、GaNを伴うIII族窒化物材料グループのメンバーであり、したがって、ダイオード構造のGaN材料とエピタキシャルに適合する。窒化アルミニウムは、GaN(3.4eV)よりも広いバンド・ギャップ・エネルギー(6.2eV)を有する。一般に、エピタキシャル成長層1000の結晶性が非常に高い様態は、GaN、AIN、または2つの材料の合金であれ、これらの水素拡散特性を強化するのに役立つ。
水素障壁層1000の他の適切な材料は、下にあるGaN材料に水素が拡散するのを妨害するために効果的障壁を形成するのに必要な、必須の障壁層1000バンド・ギャップ・エネルギーを確実にするようにアルミニウム(x)比を選択した窒化アルミニウムガリウム(AlxGa1-xN)材料である。
水素障壁1000のために(AlxGa1-xN)を使用する利点は、障壁層1000のAlGaN材料組成の中でアルミニウム(x)比を適切に選択することによって、GaNダイオード層と障壁層1000の間の格子歪みを均衡させるのを支援することである。障壁層1000としてAlGaNを使用する他の利点は、この場合も障壁層1000のAlGaN材料組成の中でアルミニウム(x)比を適切に選択することによって、下にあるGaN材料の上にp型接点およびn型接点を堆積させるために、またはすでに堆積したp型接点およびn型接点にアクセスするために、引き続き障壁層1000を選択的にエッチングする容易さを促進することである。
障壁層1001を処理で堆積させる実施形態では、水素障壁層1001の選択された材料は、好ましくは、ダイオード構造1の中に水素が拡散するのを防止する、または最小にする特性を示す材料である。この実施形態では、水素障壁層1001は、スパッタリング(物理蒸着法)、PECVD、または原子層堆積(atomic layer deposition、ALD)の技法を使用して堆積させてよい酸化アルミニウム(Al23)であってよい。Al23系障壁層(1001)のより広いバンド・ギャップ・エネルギーは、GaNダイオード構造までに至る水素拡散を妨害するように効果的に作用する。堆積した水素障壁層1001のための別の適切な材料は、酸化マグネシウム(MgO)である。酸化マグネシウム表層は、水素拡散を遅らせることが知られている(T. R. Jensen、A. Andreasen、T. Vegge、J. W. Andreasen、K. Stahl、A. S. Pedersen、M. M. Nielsen、A. M. Molenbroek & F. Besenbacher、「Dehydrgenation kinetics of pure and Ni−doped magnesium hydride investigated by in situ time−resolved powder X−ray diffraction(インサイチュ時間分解粉末X線回折により詳細に調べた純粋な水素化マグネシウムまたはNiドープ水素化マグネシウムの脱水素動力学)」、Int. J. Hydrog. Energy 31(14)、2052−2062(2006年)を参照のこと)。酸化物の水素障壁の性質を与える別の要因は、酸化物中での陽子拡散に関する活性化エンタルピーを増大させることが知られている、酸素と水素の間の強力な結合である(W. Munch、G. Seifert、K. Kreuer & J. Maier、Solid State Ionics、88、647−652(1996年)を参照のこと)。また、分子軌道の形成は、大きなバンドギャップの誘電体酸化物内で遅い水素入射粒子を妨害することにつながることが示されている(K. Eder、D. Semrad、P. Bauer、R. Golser、P. Maier−Komor、F. Aumayr、M. Penalba、A. Arnau、J. M. Ugalde、& P. M. Echenique,「Absence of a 『Threshold Effect』 in the Energy Loss of Slow Protons Traveling Large−Band−Gap Insulators(大きなバンドギャップの絶縁体を移動する遅い陽子のエネルギー損失での「しきい値効果」の欠如)」、Phys. Rev. Lett. 79(21)、4112−4115、1997年を参照のこと)。
障壁層1000/1001は、好ましくは、GaN表面上にp型接点またはn型接点を引き続き堆積させるために、またはGaN表面上のp型接点またはn型接点に電気的にアクセスするために、障壁層1000/1001を通してその後のエッチングを容易にするために、約10nm〜約50nmの厚さからなる。障壁層1000/1001は、最大100nmまでの厚さであってよい。
図2に例示する方法および素子では、微小画素メサ1060の製作処理中、GaN系材料の処理中に水素障壁層1001を堆積させる。この方法では、ウエハの形をとってよいGaN系材料を最初にエッチングして、微小画素メサ1060のアレイを形成する。画素化と呼ばれるこの処理では、典型的にはプラズマ強化エッチング法を使用してGaN材料をエッチングして、微小画素メサ1060のアレイを物理的に分離して形成するトレンチおよび側壁1070を形成する。
本発明の例示する製作方法および構造は、微小画素メサ構造1060を備える素子の製作に限定されないこと、ならびに開示する方法および構造は、有益には、微小LEDまたは他の固体発光構造などのGaN系ダイオード構造で水素拡散不動態化ドーピングの危険性が存在する任意の発光半導体構造に適用することができることが明確に留意される。
図1の微小画素メサ構造アレイの実施形態での、微小画素分離側壁1070の間隔幅は、好ましくは微小画素メサ幅の何分の1かである。たとえば、9ミクロンの微小画素メサ幅については、側壁1070の間隔幅は、好ましくは約1ミクロンである。
ニッケルなどの金属であってよい側壁充填材料から微小画素ダイオードメサ1060を電気的に分離するためには、好ましくは、酸化ケイ素または窒化ケイ素などの業界標準の半導体誘電体材料を用いて微小画素側壁のGaN表面を最初に不動態化する。上に不動態化層を堆積させる前に堆積させてよい水素障壁層1001の材料はまた、有益には、水素拡散障壁1000を提供することに加えて、微小画素側壁1070のための不動態化層の役割を果たす。この方法により加わる利点は、微小画素メサ1060の最上部側の上だけではなく側壁1070の上にも水素障壁1001機能が提供され、その結果、酸化ケイ素または窒化ケイ素のような側壁不動態化層から潜在的にGaN材料へ水素が拡散するのを防止することである。図2では、障壁層1000と1001の両方を例示する。
記述した方法では図2に例示するように、微小画素メサ1060の最上部側と側壁1070の両方の上に高誘電率材料の障壁層1001を堆積させる。高誘電率材料の障壁層1001は、パルススパッタ堆積法(pulsed sputter deposition、PSD)またはパルス蒸着法(pulsed vapor deposition)または原子層堆積(ALD)などのスパッタ堆積法を使用して堆積した酸化アルミニウムまたは窒化アルミニウムであってよい。
約10nm〜約50nmの範囲に及ぶ厚さを有する、堆積した障壁層1001は、水素障壁層1001を堆積させる前に微小画素メサ1060の最上部側の上に選択的に堆積した金属接点に接続するために使用する微小画素金属接点ビアを堆積させるために、または微小画素金属接点ビアにアクセスするために、微小画素メサ1060の最上部側の上でエッチングされてよい。微小画素の金属接点は、放出光が微小画素メサ1060から出現するための、遮るものがない微小画素開口部位を提供するように設計される。
図2に例示する微小画素アレイ水素障壁素子の一実施形態では、固体発光構造と、微小画素メサの最上部側の全面にわたって提供されるエピタキシャル成長した(かつパターン形成された)水素障壁層1000とを備える1組の微小画素メサの最上部側および側壁の上に、たとえば通常の不動態化誘電体、酸化ケイ素、または窒化ケイ素を堆積させる。図2に例示する素子の実施形態では、側壁の上で、および微小画素メサの最上部の上で成長した水素障壁層1000の最上部の上で、通常の不動態化誘電体を使用する。図2に例示する素子の別の実施形態では、メサの微小画素の側壁および最上部側の上に追加で堆積した水素障壁層1001と組み合わせて、固体発光構造と、メサの最上部側の全面にわたりエピタキシャル成長した(かつパターン形成した)水素障壁層1000とを備える1組の微小画素メサを提供する。
図3は、メサの最上部側でさらに処理され、かつ最上部側接点、ビア、中間層誘電体層(1090)、および導電グリッド層(1080)を有する、図2の1組の微小画素メサの横断面を例示する。中間接合層(1044)を使用してキャリア基板(1055)に微小画素素子層を接合し、その後、成長基板を解放し、緩衝層を薄くする。図3に例示するように、成長基板1050およびGaN緩衝物1040を除去した後、微小画素アレイの最上部側および側壁1070の上に堆積した障壁層1001と一緒に、堆積した障壁層1001内部に微小画素メサ1060を完全にカプセル化する障壁層1001を微小画素アレイの裏側の上に堆積させる。類似の処理は、図2に関係がある、記述したさまざまな実施形態の微小画素メサに適用可能である。
裏側障壁層1001の堆積に続き、ウェットエッチング法またはドライエッチング法を使用して、堆積した障壁層1001をエッチングして、裏側障壁層1001を堆積させる前に堆積していた微小画素メサの裏側の金属接点を露出させる。微小画素メサの裏側金属接点を露出させた後、金属ビアを堆積させて、裏側障壁層1001の表面上で微小画素メサの接点を電気的にアクセス可能にしてよい。
図3を参照すると、障壁層1001を堆積させる本明細書の方法は、最上部側または側壁を通って微小画素メサ1060ダイオード構造の中に水素が漏れるのを防止する高誘電率接点障壁層1001を用いて微小画素メサ1060を完全にカプセル化するために、さらにまた微小画素メサ1060を電気的に完全に分離するために有用である。この方法では、微小画素アレイをキャリア基板(1051)に最初に接合し、次いで、典型的にはレーザ・リフト・オフ(laser lift off、LLO)法を使用してエピタキシャル成長基板1050を除去し、かつドライエッチング法、ラッピング(lapping)、または化学機械的研磨とウェットエッチング法の組合せを使用してGaN緩衝物1040を取り除いた後、微小画素メサ1060の裏側の上に誘電体障壁層1001を堆積させる。
図4は、別の微小画素アレイ多層構造に、またはCMOSコントローラ基板に順次接合することができる、障壁層1001のカプセル化された微小画素アレイ多層構造を例示する。
図4はまた、微小画素アレイ多層構造の最上部側と裏側の両方での微小画素障壁層1001カプセル化を例示し、それにより、最上部側接点層は、微小画素アレイの共通接点専用になり、裏側接点層は、アレイを備える多種多様な微小画素の固有接点専用になる。
図4を参照すると、微小画素アレイがたとえば異なる色の光を放出する別の微小画素アレイに、または色および強度の微小画素アレイ光変調を制御するように設計されたデジタルCMOSコントローラ基板に、順次接合される用途では、裏側障壁層1001の表面上に中間接合層1044を堆積させてよい。この場合、障壁層貫通接点ビアは、堆積した中間層誘電体層1090を通って伸長し、研磨され、中間接合層1044を堆積させて、順次接合した素子層のカプセル化された微小画素アレイ多層構造の間で光、電気信号、または両方を結合させるための接合表面を形成する。
図5は、図6の微小画素横断面図に示す、具体的には成長したままの水素障壁層1000を利用するために設計された他の特徴を伴う、成長したままの水素障壁層1000を備えるGaN系発光微小画素構造の別の実施形態を例示する。微小画素の設計特徴は、側壁画素p型接点キャップおよびp型接点ビアを含み、画素p型接点キャップは、微小画素エピ構造のp型GaN領域の中に下方へ伸長する。これらの微小画素構造設計特徴の主要な利益は、p型ドープ領域が、成長した水素障壁1000により、または画素金属p型接点キャップおよびp型接点ビアの領域により完全に覆い隠され、それにより、微小画素構造の、水素に影響されやすいp型ドープ領域の中に水素が侵入するのを完全に防止することである。
図5の障壁層1000カプセル化微小画素のアレイを、最上部側または裏側で、異なる色または光を放出する微小画素アレイをカプセル化した別の障壁層1000に接合することができ、微小画素共通接点層だけではなく微小画素固有接点も、それらの対応する接合層を通して、CMOSコントローラ基板に集積した積層として最終的に接合される微小画素アレイの順次接合した積層を通して接続される。順次接合した微小画素アレイを備える微小画素をカプセル化する障壁層1000の光透過特性は、微小画素アレイ多層の接合積層を通して伝播する、各微小画素アレイ多層から放出された光の透明な微小画素開口部位の透過率を与える。
図6の障壁層1000カプセル化微小画素を参照すると、微小画素構造メサ1060の4つの側面すべてを不動態化すること、および微小画素メサの発光ダイオード構造の中に水素が拡散するのを防止することに加えて、微小画素カプセル化障壁層1000の高誘電性の性質は、有益には、微小画素側壁1070、および微小画素アレイの接合積層内部で間に置かれた金属相互接続層1080を通して結合した電気制御信号から微小画素メサ1060を電気的に分離して、自身の微小画素の色および輝度の変調制御に電気的にモノリシックに結合した単一開口部多色微小画素アレイ構造を作成するのに役立つ。
図6は、この実施形態の前述の詳細を組み入れた微小画素1060の横断面図を提供する。図6に例示する微小画素構造では、素子1のGaN発光構造の一部としてエピタキシャルに堆積した非ドープGaNキャッピング障壁層1000を使用して、水素拡散障壁を実現する。図は、水素拡散キャッピング障壁層1000として非ドープGaNを使用することを示すが、たとえばAINなどの他のIII族窒化物材料を使用することができる。
図6に例示するように、p型接点は、典型的に行われるようにp型GaNの最上部側の上に作成されるのではなく、むしろ画素側壁のp型GaN部分の上にp型接点キャップ層を使用して作成される。この設計および方法を用いて、発光構造のキャッピング層としてエピタキシャルに成長した、結晶性が非常に高い非ドープGaNまたは代わりにAIN障壁層1000は、水素障壁の役割を果たし、その一方では、画素のp型GaN領域を取り囲むp型接点金属キャップリング層は、画素のためのp型接点金属として機能する。
図6に例示するように、p型接点金属リングは、画素の最上部側の隅の周りに巻き付いて、画素のp型接点金属接続ビアのための基部を作成する。この実施形態のp型接点金属は、画素側壁のp型GaN領域上に作成され、その結果、画素側壁のp型GaN領域に沿って広いp型金属接触面積を達成しながら最大光出力を達成するために、金属接点パッドにより遮られていない広い、光学的に透明なGaN開口部位を伴う画素の最上部側を残す。図6では、画素の金属p型接点キャップの深さをp型GaN領域のさまざまな深さまで選択することができる。
図6に例示するように、微小画素ダイオード構造のp型GaN領域内のp型ドーピングは、画素活動領域に近接した非ドープGaN部分から、p型GaNまで、p+型GaNまで、p++型GaNまで、p+型GaNまで、p型GaNまで、最終的にp型GaN領域の最上部側の上の非ドープGaN部分まで、連続的に、または段階状に累進化されてよく、それにより、非ドープGaNの最上部側の厚さは、好ましくは約10nm〜約50nmの厚さの範囲であるが最大数100nmまでになる可能性がある効果的水素障壁の作成を確実にするように選択される。
側壁のp型接点金属キャップならびにp型GaN領域の累進化ドーピングは、画素のp型GaN領域の中に水素が拡散するのを妨害するための効果的障壁を確実にしながら、画素のp型GaN領域への効果的p型接点を確実にする。
図6に例示するように、画素の金属p型接点キャップは、画素側壁のp型GaN領域の上に堆積させられ、画素の隅の周りに巻き付いて、微小画素アレイp型接点金属レールに画素のp型接点キャップを接続するp型接点金属ビアを堆積させるために使用する金属層基部を作成する。
電子ビーム堆積またはスパッタリングなどの標準的半導体薄膜堆積法を使用して、画素側壁のp型GaN領域の上に微小画素キャップのp型接点を堆積させる。p型接点画素キャップは、画素側壁のp型GaN領域の上に堆積させられ、Ni、Au、Pt、またはPd(しかしこれらに限定されない)などの、少なくとも2つの薄い金属層から構成されてよく、厚さおよび機能は、p型接点キャップと画素のp型GaN領域の間でオーム接点を達成するように選択される。
上記の構造を製造するための方法の限定しない例では、適切なウェットエッチングと組み合わせて、標準的III−V族半導体処理方法、およびプラズマに基づくドライエッチングを使用して、画素側壁をエッチングすることによりGaNウエハを画素化して、必要とされる画素側壁の角度および表面平滑性を達成する。たとえば酸化ケイ素または窒化ケイ素または両方の組合せの薄い誘電体層を堆積することによって、エッチングした側壁を不動態化する。不動態化層は、画素側壁のp型GaN領域から、および側壁領域の上に堆積したオーム性のp型接点キャップ金属層から離してエッチングされる。p型接点キャップを堆積させた後、酸化ケイ素、窒化ケイ素、または両方の薄層を使用して画素側壁を再度不動態化する。画素側壁を2度目に不動態化した後、側壁の残りのトレンチは、スズまたはニッケル(しかしこれらに限定されない)などの金属で充填され、金属は、画素を光学的に分離するように作用し、適切な制御信号と画素を相互接続するビアとして使用される。
本発明の精神および範囲を逸脱することなく、当業者により多くの改変および修正を行ってよい。したがって、例示した実施形態は、例のためだけに示されていること、ならびに本出願に対する優先権を主張する任意のその後の出願での任意の請求項により定義されるように本発明を限定すると捉えられるべきではないことを理解しなければならない。
たとえば、そのような請求項の要素をある種の組合せの形で示してよいという事実にもかかわらず、本発明は、上記で開示するよりも少ない要素、多い要素、または上記で開示するのと異なる要素の他の組合せを、そのような組合せで最初に特許請求されなかったときでさえ含むことを明確に理解しなければならない。
本発明およびそのさまざまな実施形態について記述する、本明細書で使用する用語は、用語の一般的に定義された意味の語義で理解すべきであるだけはなく、一般的に定義された意味の範囲を越える本明細書の構造、材料、または活動での特別の定義により含まれる語義も含むべきである。したがって、本明細書の文脈で要素が2つ以上の意味を含むと理解することができる場合、その後の請求項での要素の使用を、明細書および用語自体が裏付ける可能な意味すべてに対する総称であるとして理解しなければならない。
したがって、本出願に対する優先権を主張する任意のその後の出願での任意の請求項の用語および要素の定義は、文字通りに示された要素の組合せだけではなく、実質的に同じ結果を得るために実質的に同じ方法で実質的に同じ機能を遂行するための均等な構造、材料、または活動すべてもまた含むと定義されるべきである。したがって、この意味で、以下のそのような請求項で2つ以上の要素を要素の任意の1つに均等に置換してよいこと、ならびにそのような請求項で単一要素を2つ以上の要素と置換してよいことが企図される。
要素について、ある種の組合せで活動するとして上記で記述し、さらにまたその後そのように特許請求することがあるが、場合によっては、特許請求した組合せから得られる1つまたは複数の要素を組合せから削除することができること、ならびにそのような特許請求した組合せは、副組合せまたは副組合せの変形形態を対象とすることがあることを明確に理解されたい。
当業者が考慮するとき、その後特許請求した任意の主題からのわずかな変更は、今公知であっても、後で考案されても、そのような請求項の範囲に均等に入ると明確に企図される。したがって、当業者に今または後で公知の明白な置換は、定義された要素の範囲に入ると定義される。
したがって、本出願に対する優先権を主張するその後の任意の出願での任意の請求項は、上記で具体的に例示し、記述したこと、概念的に均等であること、明白に置換することができること、さらにまた本発明の本質的考えを本質的に組み入れたことを含むと理解されるべきである。

Claims (40)

  1. 多層半導体発光構造であって、
    第1の組成を有する第1の層と、
    第2の組成を有する第2の層と、
    前記第1の層と前記第2の層の間の少なくとも1つの多種多様な量子井戸活動領域と、
    前記多層半導体発光構造から水素ガスを分離し、それにより、前記多層半導体発光構造の中に前記水素が拡散するのを防止する、または最小にするように選択されたバンドギャップおよび結晶性のうち少なくとも一方を有する、前記第1の層の上の少なくとも1つの水素障壁層と
    を備える多層半導体発光構造。
  2. 前記少なくとも1つの水素障壁層は、前記多層半導体発光構造のエピタキシャル成長中に堆積した最終層である、請求項1に記載の多層半導体発光構造。
  3. 前記少なくとも1つの水素障壁層の選択された材料は、前記第1の組成および前記第2の組成とエピタキシャルに適合する材料である、請求項1に記載の多層半導体発光構造。
  4. 前記少なくとも1つの水素障壁層の前記選択された材料は、非ドープ窒化ガリウム(GaN)または窒化アルミニウム(AIN)または両方の合金である、請求項3に記載の多層半導体発光構造。
  5. 前記少なくとも1つの水素障壁の前記選択された材料は、前記少なくとも1つの水素障壁が前記多層半導体発光構造の中に前記水素が拡散するのを防止する、または最小にする効果的障壁を形成するために必要なバンド・ギャップ・エネルギーを有するように選択されたアルミニウム比を有する窒化アルミニウムガリウム(AlxGa1-xN)材料である、請求項3に記載の多層半導体発光構造。
  6. 前記少なくとも1つの水素障壁層は、第1の水素障壁層、および前記第1の水素障壁層の上に第2の水素障壁層を備え、
    前記第1の水素障壁層および前記第2の水素障壁層の各々は、前記多層半導体発光構造の中に前記水素が拡散するのを効果的に防止するように選択された対応するバンド・ギャップ・エネルギーを有する、
    請求項1に記載の多層半導体発光構造。
  7. 前記第1の水素障壁層の選択された材料は、非ドープ窒化ガリウム(GaN)または窒化アルミニウム(AIN)または両方の合金を備え、
    前記第2の水素障壁層の選択された材料は、酸化アルミニウム(Al23)または酸化マグネシウム(MgO)を備える、
    請求項6に記載の多層半導体発光構造。
  8. 前記少なくとも1つの水素障壁層の厚さは、約10nm〜約50nmである、請求項1に記載の多層半導体発光構造。
  9. スパッタリング、プラズマ化学蒸着法(PECVD)、または原子層堆積(ALD)を使用して前記第2の水素障壁層を堆積させる、請求項6に記載の多層半導体発光構造。
  10. 緩衝層および基板
    をさらに備え、
    前記基板の上に前記緩衝層を堆積させ、前記緩衝層の上に前記第2の層を堆積させる、
    請求項1に記載の多層半導体発光構造。
  11. 発光微小画素アレイ構造であって、
    複数の多層半導体発光構造であって、各前記多層半導体発光構造は、
    第1の組成を有する第1の層、
    第2の組成を有する第2の層、
    前記第1の層と前記第2の層の間の少なくとも1つの多種多様な量子井戸活動領域、ならびに
    前記多層半導体発光構造から水素を分離するための、前記第1の層の上の第1の水素障壁層
    を備える複数の多層半導体発光構造と、
    各前記多層半導体発光構造の上の第2の水素障壁層、および前記多層半導体発光構造の中に前記水素が拡散するのを防止する、または最小にするための、前記多層半導体発光構造の当接する側壁と
    を備える発光微小画素アレイ構造。
  12. 前記第1の水素障壁層は、前記多層半導体発光構造のエピタキシャル成長中に堆積した最終層である、請求項11に記載の発光微小画素アレイ構造。
  13. 前記第1の水素障壁層の選択された材料は、前記第1の組成および前記第2の組成とエピタキシャルに適合する材料である、請求項11に記載の発光微小画素アレイ構造。
  14. 前記第1の水素障壁層の前記選択された材料は、非ドープ窒化ガリウム(GaN)または窒化アルミニウム(AIN)または両方の合金を備える、請求項13に記載の発光微小画素アレイ構造。
  15. 前記第1の水素障壁層の前記選択された材料は、前記第1の水素障壁層が、前記多層半導体発光構造の中に前記水素が拡散するのを防止する、または最小にする効果的障壁を形成するために必要なバンド・ギャップ・エネルギーを有するように選択されたアルミニウム比を有する窒化アルミニウムガリウム(AlxGa1-xN)材料である、請求項13に記載の発光微小画素アレイ構造。
  16. 前記第1の水素障壁層および前記第2の水素障壁層の各々は、前記多層半導体発光構造の中に前記水素が拡散するのを効果的に防止するように選択された対応するバンド・ギャップ・エネルギーを有する、請求項11に記載の発光微小画素アレイ構造。
  17. 前記第1の水素障壁層の選択された材料は、非ドープ窒化ガリウム(GaN)または窒化アルミニウム(AIN)または両方の合金を備え、
    前記第2の水素障壁層の選択された材料は、酸化アルミニウム(Al23)または酸化マグネシウム(MgO)を備える、
    請求項16に記載の発光微小画素アレイ構造。
  18. 前記第1の水素障壁層および前記第2の水素障壁層の各々の厚さは、約10nm〜約50nmである、請求項11に記載の発光微小画素アレイ構造。
  19. 緩衝層および基板
    をさらに備え、
    前記基板の上に前記緩衝層を堆積させ、前記緩衝層の上に前記多層半導体発光構造を堆積させる、
    請求項11に記載の発光微小画素アレイ構造。
  20. 各側壁の間隔幅は、前記多層半導体発光構造の幅の何分の1かである、請求項11に記載の発光微小画素アレイ構造。
  21. 半導体誘電体材料を用いて前記側壁の表面を不動態化して、前記側壁を通して結合した電気制御信号から前記多層半導体発光構造を電気的に分離する、請求項11に記載の発光微小画素アレイ構造。
  22. 前記第2の水素障壁層は、各前記多層半導体発光構造の前記側壁のための不動態化層である、請求項11に記載の発光微小画素アレイ構造。
  23. 前記第2の水素障壁層は、高誘電率材料または通常の不動態化誘電体材料からなる、請求項11に記載の発光微小画素アレイ構造。
  24. 前記高誘電率材料は、酸化アルミニウムまたは窒化アルミニウムであり、前記通常の不動態化材料は、酸化ケイ素または窒化ケイ素である、請求項23に記載の発光微小画素アレイ構造。
  25. 前記第2の水素障壁層を堆積させる前に、前記多層半導体発光構造の上に金属接点を選択的に堆積させて、前記多層半導体発光構造から放出光が出現するための、遮るものがない微小画素開口部位を提供する、請求項11に際の発光微小画素アレイ構造。
  26. 前記第2の水素障壁層を選択的にエッチングして、前記金属接点を露出させ、前記金属接点に接続するために使用する金属接点ビアを堆積させる、または前記金属接点ビアにアクセスする、請求項25に記載の発光微小画素アレイ構造。
  27. 前記第2の水素障壁層の上の中間層誘電体層と、
    前記中間層誘電体層の上の複数の導電グリッド層と
    をさらに備える、請求項11に記載の発光微小画素アレイ構造。
  28. 中間接合層と、
    キャリア基板と
    をさらに備え、
    前記中間接合層を使用して、前記キャリア基板に前記多層半導体発光構造、前記第2の水素障壁層、前記中間層誘電体層、および前記導電グリッド層を接合する、
    請求項27に記載の発光微小画素アレイ構造。
  29. 前記第2の水素障壁層と協力して第3の水素障壁層が前記多層半導体発光構造を完全にカプセル化するように、各前記多層半導体発光構造の裏側の上に前記第3の水素障壁層をさらに備える、請求項11に記載の発光微小画素アレイ構造。
  30. 前記第3の水素障壁層を堆積させる前に、前記多層半導体発光構造の裏側の上に金属接点を選択的に堆積させる、請求項29に記載の発光微小画素アレイ構造。
  31. 前記第3の水素障壁層を選択的にエッチングして、前記金属接点を露出させ、前記多層半導体発光構造の前記裏側の上に、電気的にアクセス可能な金属接点ビアを堆積させる、請求項30に記載の発光微小画素アレイ構造。
  32. 装置であって、
    請求項11に記載の第1の発光微小画素アレイ構造と、
    請求項11に記載の第2の発光微小画素アレイ構造と
    を備え、
    前記第1の発光微小画素アレイ構造および前記第2の発光微小画素アレイ構造を順次一緒に接合し、
    前記第1の発光微小画素アレイ構造および前記第2の発光微小画素アレイ構造は、異なる色の光を放出する装置。
  33. 装置であって、
    請求項11に記載の第1の発光微小画素アレイ構造と、
    請求項11に記載の第2の発光微小画素アレイ構造と
    を備え、
    色および強度の光変調を制御するデジタルCMOSコントローラに前記第1の発光微小画素アレイ構造および前記第2の発光微小画素アレイ構造を接合する装置。
  34. 多層半導体発光構造であって、
    第1の組成を有する第1の領域と、
    第2の組成を有する第2の領域と、
    前記第1の領域と前記第2の領域の間の少なくとも1つの多種多様な量子井戸活動領域と、
    前記第1の領域の上の少なくとも1つの水素障壁層と、
    前記第1の領域の中に伸長する側壁画素接点キャップと、
    接点金属レールに前記側壁画素接点キャップを電気的に結合する複数の接点ビアと
    を備え、
    前記第1の領域は、(i)前記少なくとも1つの水素障壁層により、または(ii)前記側壁画素接点キャップおよび前記接点ビアにより完全に覆い隠され、またはカプセル化され、それにより、前記多層半導体発光構造の前記第1の領域の中に水素が浸透するのを防止する、または最小にする多層半導体発光構造。
  35. 前記少なくとも1つの水素障壁は、非ドープGaNキャッピング障壁層である、請求項34に記載の多層半導体発光構造。
  36. 前記少なくとも1つの水素障壁は、III族窒化物材料からなる、請求項34に記載の多層半導体発光構造。
  37. 前記多層半導体発光構造の最上部側の隅の周囲に巻き付いて、前記接点ビアのための基部を作成する金属リング
    をさらに備え、
    それにより、前記多層半導体発光構造の前記最上部側は、前記第1の領域の側壁に沿って広い接触面積を達成しながら最大光出力を達成するために、前記接点ビアにより遮られていない光学的に透明な開口部位を備える、
    請求項34に記載の多層半導体発光構造。
  38. 前記第1の領域のドーピングは、前記少なくとも1つの多種多様な量子井戸活動領域に近接する非ドープGaN部分から、p+型GaNまで、p++型GaNまで、p+型GaNまで、p型GaNまで、および前記第1の領域の前記最上部側の上の非ドープGaN部分まで、連続的に、または段階状に累進化され、
    それにより、前記第1の領域の前記累進化ドーピングは、前記第1の領域の中に水素が拡散するのを効果的に妨害する、
    請求項34に記載の多層半導体発光構造。
  39. 前記側壁画素接点キャップは、少なくとも2つの金属層と、前記側壁画素接点キャップと前記第1の領域の間でオーム接点を達成するように選択された厚さとを備える、請求項34に記載の多層半導体発光構造。
  40. 前記少なくとも1つの水素障壁の厚さは、約10nm〜約50nmである、請求項34に記載の多層半導体発光構造。
JP2020569065A 2018-06-12 2019-06-10 水素拡散障壁層を有するiii−v族発光微小画素アレイ素子のための素子および方法 Pending JP2021527334A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862684106P 2018-06-12 2018-06-12
US62/684,106 2018-06-12
US16/434,042 US11195975B2 (en) 2018-06-12 2019-06-06 Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
US16/434,042 2019-06-06
PCT/US2019/036399 WO2019241159A1 (en) 2018-06-12 2019-06-10 Device and method for iii-v light emitting micropixel array device having hydrogen diffusion barrier layer

Publications (1)

Publication Number Publication Date
JP2021527334A true JP2021527334A (ja) 2021-10-11

Family

ID=68764323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020569065A Pending JP2021527334A (ja) 2018-06-12 2019-06-10 水素拡散障壁層を有するiii−v族発光微小画素アレイ素子のための素子および方法

Country Status (7)

Country Link
US (2) US11195975B2 (ja)
EP (1) EP3807939A4 (ja)
JP (1) JP2021527334A (ja)
KR (1) KR20210030930A (ja)
CN (1) CN112567537A (ja)
TW (1) TW202002326A (ja)
WO (1) WO2019241159A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
CN111226311B (zh) 2020-01-07 2021-01-29 长江存储科技有限责任公司 金属-电介质键合方法和结构
US11342481B2 (en) 2020-05-26 2022-05-24 Applied Materials, Inc. Preclean and encapsulation of microLED features
US20220068708A1 (en) * 2020-08-26 2022-03-03 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device
KR20230129427A (ko) * 2021-01-08 2023-09-08 제이드 버드 디스플레이(상하이) 리미티드 전류 흐름 밀도를 증가시키는 led 구조들을 위한 시스템들및 방법들
WO2023175830A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体素子及び半導体素子の製造方法
WO2023245658A1 (en) * 2022-06-24 2023-12-28 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315818A (ja) * 1999-04-30 2000-11-14 Sanken Electric Co Ltd 半導体装置の製造方法
JP2001320084A (ja) * 2000-03-02 2001-11-16 Ricoh Co Ltd Iii族窒化物半導体およびその作製方法および半導体装置
JP2008109092A (ja) * 2006-09-27 2008-05-08 Mitsubishi Electric Corp 半導体発光素子
KR100838196B1 (ko) * 2007-07-20 2008-06-13 서울옵토디바이스주식회사 개선된 구조를 갖는 발광 다이오드
US20090065762A1 (en) * 2007-09-10 2009-03-12 Seoul Opto Device Co., Ltd. Light emitting diode with improved structure
WO2012140844A1 (ja) * 2011-04-12 2012-10-18 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 3族窒化物半導体素子製造方法
US7323721B2 (en) * 2004-09-09 2008-01-29 Blue Photonics Inc. Monolithic multi-color, multi-quantum well semiconductor LED
US7623560B2 (en) 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
US8098265B2 (en) 2008-10-10 2012-01-17 Ostendo Technologies, Inc. Hierarchical multicolor primaries temporal multiplexing system
JP5394717B2 (ja) 2008-12-15 2014-01-22 日本オクラロ株式会社 窒化物半導体光素子の製造方法
WO2010071034A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP2012151261A (ja) * 2011-01-19 2012-08-09 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
JP5996846B2 (ja) 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US10249782B2 (en) * 2017-03-24 2019-04-02 International Business Machines Corporation High voltage photovoltaics integrated with light emitting diode containing zinc oxide containing layer
US20200318255A1 (en) * 2017-10-04 2020-10-08 Nexdot FAR-INFRARED, THz NANOCRYSTALS, HETEROSTRUCTURED MATERIAL WITH INTRABAND ABSORPTION FEATURE AND USES THEREOF
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
JP2020069065A (ja) 2018-10-31 2020-05-07 Toto株式会社 浴槽洗浄装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315818A (ja) * 1999-04-30 2000-11-14 Sanken Electric Co Ltd 半導体装置の製造方法
JP2001320084A (ja) * 2000-03-02 2001-11-16 Ricoh Co Ltd Iii族窒化物半導体およびその作製方法および半導体装置
JP2008109092A (ja) * 2006-09-27 2008-05-08 Mitsubishi Electric Corp 半導体発光素子
KR100838196B1 (ko) * 2007-07-20 2008-06-13 서울옵토디바이스주식회사 개선된 구조를 갖는 발광 다이오드
US20090065762A1 (en) * 2007-09-10 2009-03-12 Seoul Opto Device Co., Ltd. Light emitting diode with improved structure
WO2012140844A1 (ja) * 2011-04-12 2012-10-18 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
KR20210030930A (ko) 2021-03-18
US11495714B2 (en) 2022-11-08
US20190378957A1 (en) 2019-12-12
WO2019241159A1 (en) 2019-12-19
US20220090266A1 (en) 2022-03-24
US11195975B2 (en) 2021-12-07
EP3807939A1 (en) 2021-04-21
EP3807939A4 (en) 2022-04-06
CN112567537A (zh) 2021-03-26
TW202002326A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
JP2021527334A (ja) 水素拡散障壁層を有するiii−v族発光微小画素アレイ素子のための素子および方法
CN111668204B (zh) 用于制造具有发光二极管的光电子器件的方法
KR100778820B1 (ko) 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
US9059149B2 (en) Electronic device package and packaging substrate for the same
JP6701385B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
US8659033B2 (en) Light-emitting diode with textured substrate
US20120248491A1 (en) Semiconductor light-emitting element, method for manufacturing the semiconductor light-emitting element and lamp that uses the semiconductor light-emitting element
TW201027801A (en) Thin light-emitting devices and fabrication methods
KR102006390B1 (ko) 발광 다이오드 패키지의 제조 방법
JP2014036231A (ja) 半導体素子の製造方法
TW202221938A (zh) Led及製造方法
JP7043551B2 (ja) 発光デバイスのp型層を形成する方法
TWI488333B (zh) LED element and manufacturing method thereof
JP7323783B2 (ja) 発光装置の製造方法及び発光装置
KR101707358B1 (ko) 질화물 발광 소자 및 그 제조 방법
TWI647864B (zh) 用於製造具有發光二極體之光電裝置的方法
JP2006245555A (ja) 透光性電極
US11538963B1 (en) III-V light emitting device having low Si—H bonding dielectric layers for improved P-side contact performance
JP6936358B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
JP6948494B2 (ja) 紫外線発光素子及び発光素子パッケージ
TW202226617A (zh) 紅led及製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231114