KR20210030930A - 수소 확산 장벽층을 가진 ⅲ-ⅴ 발광 마이크로픽셀 어레이 디바이스를 위한 디바이스 및 방법 - Google Patents

수소 확산 장벽층을 가진 ⅲ-ⅴ 발광 마이크로픽셀 어레이 디바이스를 위한 디바이스 및 방법 Download PDF

Info

Publication number
KR20210030930A
KR20210030930A KR1020217000907A KR20217000907A KR20210030930A KR 20210030930 A KR20210030930 A KR 20210030930A KR 1020217000907 A KR1020217000907 A KR 1020217000907A KR 20217000907 A KR20217000907 A KR 20217000907A KR 20210030930 A KR20210030930 A KR 20210030930A
Authority
KR
South Korea
Prior art keywords
light emitting
barrier layer
multilayer semiconductor
semiconductor light
hydrogen barrier
Prior art date
Application number
KR1020217000907A
Other languages
English (en)
Inventor
후세인 에스 엘-고로우리
카메슈와르 야다발리
앤드류 테런
치안 판
Original Assignee
오스텐도 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스텐도 테크놀로지스 인코포레이티드 filed Critical 오스텐도 테크놀로지스 인코포레이티드
Publication of KR20210030930A publication Critical patent/KR20210030930A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/2066—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

수소 확산으로 인한 도핑된 GaN 구조체들의 바람직하지 않은 패시베이션화를 최소화하거나 제거하기 위해 수소 장벽층들 가진 고체 상태 발광 마이크로픽셀 어레이 구조체가 제공된다.

Description

수소 확산 장벽층을 가진 Ⅲ-Ⅴ족 발광 마이크로픽셀 어레이 디바이스를 위한 디바이스 및 방법
본 출원은 2018년 6월 12일자 출원된 미국 가출원번호 제62/684,106호의 이익을 주장하며, 그의 개시는 본 명세서에 참조로서 수록된다.
본 발명은 일반적으로 발광 디바이스들 및 구조체들에 관한 것이다. 보다 구체적으로, 본 발명은 개선된 디바이스 성능을 위해 하나 이상의 수소 장벽층을 구비하는 Ⅲ-Ⅴ족 반도체 발광 디바이스(semiconductor light emitting device)에 관한 것이다.
본 발명은 일반적으로 LED, 마이크로-LED와 같은 Ⅲ족 질화물 기반 디바이스 분야에 적용될 수 있으며, 특히, CMOS 집적 마이크로-LED 어레이 광 방출 디바이스들(CMOS integrated micro-LED array light emissive devices)에 적용될 수 있다. 일 실시 예에서는, 발광 디바이스에 있어서의 도핑된 GaN 재질내로의 수소 확산을 최소화하거나 제거하는 디바이스들 및 제조 방법들이 개시된다. 반도체 발광 구조체에 있어서의 수소 노출 경로(hydrogen exposure pathway)의 제거 및 감소는 도핑된 GaN 재질 그 자체의 안정성을 바람직하게 이루게 한다. 본 발명에 있어서의 수소 노출의 감소는 본 분야에 있어서 디바이스 성능 및 디바이스 동작을 개선할 수 있게 한다.
3차원 또는 "3D" 반도체 집적화는 반도체 집적 회로(IC)들의 성능을 개선할 수 있게 하고, 서로 다른 재질층들의 이종 집적화(heterogeneous integration)를 통해 Si-기반 IC 플랫폼들의 기능성을 증가시킬 수 있게 한다(G. Q. Zhang & A. J. van Roosmalen, "More than Moore: Creating High Value Micro/Nanoelectronics Systems", Springer 참조). 그러한 디바이스의 비 제한적 예시로는, "양자 포토닉스 이미저(Quantum Photonic Imager)" 디스플레이 또는 "QPI®" 디스플레이라고 지칭되는 CMOS/Ⅲ-Ⅴ족 집적 3D 마이크로-LED 어레이 방출 디바이스가 있다(미국특허번호, 제7,623,560호, 제7,767,479호, 제7,829,902호, 제8,049,231호, 제8,243,770호, 제8,567,960호 참조). QPI®은 본 출원의 출원인인 Ostendo Technologies, Inc.의 등록 상표이다.
이러한 종류의 방출 마이크로-스케일 픽셀(즉, 마이크로픽셀) 어레이 이미저 디바이스는, 예를 들어, 미국특허번호 제7,623,560호, 미국특허번호 제7,767,479호, 미국특허번호 제7,829,902호, 미국특허번호 제8,049,231호, 미국특허번호 제8,243,770호, 미국특허번호 제8,567,960호 및 미국특허번호 제8,098,265호에 개시되며, 그 특허들의 각각의 콘텐츠는 그 전체가 본 명세서에 참조로서 수록된다.
개시된 QPI 디스플레이 디바이스는, 바람직하게, 모든 필요한 이미지 프로세싱 제어 회로를 포함하는 초소형 디바이스 구성에 있어서 높은 밝기, 초고속 멀티-컬러 광 세기 및 공간 변조 기능을 특징으로 한다. 이러한 개시된 디바이스들의 고체 상태 발광 픽셀(SSL(Solid State Light) emitting pixel)들은 QPI 디스플레이 이미저의 방출 마이크로-스케일 픽셀 어레이가 상부에 접착 및 전자적으로 결합되는 CMOS 제어기 칩(또는 디바이스)내에 포함된 제어 회로에 의해 온-오프 상태가 관리되는 LED(Light Emitting Diode) 또는 LD(Laer Diode)일 수 있다. QPI 디스플레이를 구비하는 픽셀들의 크기는 대략 5-20미크론 범위내일 수 있으며, 전형적인 칩-레벨 방출 표면 면적은 대략 15-150 평방밀리미터 범위내에 있다. 상기 방출 마이크로-스케일 픽셀 어레이 디바이스들의 픽셀들은 CMOS 제어기 칩의 드라이브 회로(drive circuit)를 통해 개별적으로, 공간적으로, 채색적으로 및 시간적으로 어드레싱 가능하다. 그러한 QPI 이미저 디바이스들에 의해 생성되는 광의 밝기는 상당히 낮은 전력 소모로 수십만 cd/m2에 도달할 수 있다.
QPI 디스플레이와 같은 디바이스에 있어서, 다양한 재질 증착 진행(deposition run)시의 제조 동안의 반복된 수소 노출과, 열적 사이클링(thermal cycling)동안의 디바이스에 있어서의 수소 함유 유전체로부터의 수소의 유출(이탈)은 GaN 기반 발광 디바이스의 상당한 열화를 유발할 수 있다. 디바이스 제조 동안의 수소 및 열적 노출로 인한 가장 보편적인 유해한 결과(detrimental result)는 발광 구조체 그 자체에 있어서 GaN 재질의 의도치 않은 패시베이션(passivation)이다. 추가적으로, p-콘택트 및 GaN 계면 층들이 수소로 인해 부정적인 영향을 받을 수 있다.
증착 프로세스 동안, 열적 사이클 동안 또는 증착 프로세스 및 열적 사이클 동안, (프로세스들 및 수소 함유 유전체들로부터의 수소 유출로 인한) 하부의 GaN의 수소 노출을 완화 또는 제거하는 프로세스들을 이용하여 제조되고 또한 하부의 GaN의 수소 노출을 완화 또는 제거하는 구조체들을 포함하는 디바이스가 필요하다.
본 명세서에 있어서의 실시 예들은, 유사 참조 번호가 유사한 요소들을 나타내는 첨부 도면에 있어서 단지 예시적인 것이며 제한을 위한 것이 아니다.
상세한 구성들 및 요소과 같은 상세한 설명에 정의된 것들은 예시적인 실시 예의 이해를 돕기 위해 제공된다. 그러나, 본 발명은 이와 같이 특정하게 정의된 것들 없이도 실시될 수 있다. 또한, 잘 알려진 기능들 또는 구성들은, 불필요한 세부 설명으로 인해 본 발명을 모호하게 할 수 있기 때문에, 상세하게 설명되지 않는다. 본 발명을 이해하고 실제 실시되는 방법을 알기 위해, 첨부 도면을 참조하여 단지 몇 가지 실시 예들이 비 제한적 예시로서 설명된다.
도 1은 수소 장벽층, GaN 다이오드 구조체, 버퍼층 및 에피택셜 성장 기판(epitaxial growth substrate)을 보여주는 본 발명의 마이크로픽셀 어레이의 고체 상태 발광 재질 구조체의 단면도이다.
도 2는 마이크로픽셀 메사들(micropixels mesas)의 최상부측 및 측벽들상에 수소 장벽을 가진, 도 1의 고체 상태 발광 구조체를 구비한 마이크로픽셀 메사들의 세트의 단면도이다.
도 3은 도 2의 추가 프로세싱된 마이크로픽셀 메사들의 세트의 단면도이다.
도 4는 도 3의 전체적으로 캡슐화된 마이크로픽셀 어레이 다층 구조체의 단면도이다.
도 5는 성장 원상태(as-grown) 수소 장벽층을 구비한 GaN 기반 발광 마이크로픽셀 구조체 및 성장 원상태 수소 장벽층을 이용하는 다른 고안 요소들을 도시한 도면이다.
도 6은 마이크로픽셀 에피택셜 구조체의 추가적인 세부적 특성들을 보여주는 도 5의 GaN 기반 발광 마이크로픽셀 구조체의 단면도이다.
"일 실시 예" 또는 "실시 예"에 대한 본 발명의 이하의 상세한 설명에 있어서의 언급은, 그 실시 예와 관련하여 설명된 특정의 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시 예에 포함됨을 의미한다. 본 상세한 설명내의 다양한 곳에 나타나는 용어 "일 실시 예에 있어서"는, 그 모두가 반드시 동일한 실시 예를 지칭하는 것은 아니다.
GaN 재질에 있어서의 P-형 도핑은, 가장 효과적인 도펀트들 중에서 고려된 Mg 도펀트 원자를 이용하여 달성된다(J. K.Sheu & G. C. Chi, "The doping process and dopant characteristics of GaN", J. Phys.: Condens. Matter 14 (2002) R657-R702 참조). 전형적으로, MOCVD-성장 GaN 기반 LED 디바이스들 및 구조체들에 있어서의 Mg 도펀트들은 에피택셜 성장 프로세스동안에 수소에 의해 패시베이션(passivation)된다. 추후 MOCVD-성장 구조체들은 효과적인 디바이스 동작을 위해 Mg 도펀트들을 활성화시키기 위해 성장 후 고온 어닐링(post-growth high temperature annealing)를 필요로 한다.
다이오드 구조체의 GaN 재질에 의한 유해한 수소 노출은, 예를 들어, 마이크로픽셀 방출 디바이스와 같은, 다층 발광 반도체 디바이스의 제조 동안 다수의 단계들에서 발생할 수 있다. 반응기 그 자체 있어서의 성장/후 성장 단계 동안에 합체되는 수소가 수소 노출의 주요 소스(major source)이지만, 수소 노출의 추가적인 소스는, 후속하는 디바이스 제조 단계들 동안 GaN 기반 재질들 또는 디바이스들에 노출되는 수소이다. 예를 들어, 상당한 디바이스 수소 노출로 결과하는 통상적인 반도체 프로세스 단계는 반도체 제조에 이용되는 유전체의 "PECVD(plasma enhanced chemical vapor deposition)"로서 잘 알려진 프로세스이다. 다양한 다른 통상적인 프로세스 단계들이 또한 일반적으로 Ⅲ-Ⅴ족 질화물에 있어서의 수소 합체를 초래한다(S. J. Pearton, R. J. Shul, R. G. Wilson, F. Ren, J. M. Zavada, C. R. Abernathy, C. B. Vartuli, J. W. Lee, J. R. Mileham & J. D. Mackenzie, “The incorporation of hydrogen into III-V nitrides during processing”, J. Electron. Mater., 25, 845 (1996) 참조). QPI 디스플레이 디바이스 또는 다른 마이크로 LED 디바이스들과 같은, GaN 기반 마이크로픽셀 어레이 방출 디바이스들의 제조는, 광 방출 다이오드 구조체내의 전기적 격리층 또는 에칭된 픽셀 측벽상의 실리콘 산화물(SiO2) 패시베이션 층과 같은 유전층들의 증착을 필요로 하는 경우가 빈번하다. 실리콘 산화물은 다수의 반도체 발광층들을 구비하는 다층 반도체 디바이스에 있어서 중간 접착층으로 이용될 수 있다.
전형적으로, PECVD를 이용하여 실행되는 그러한 실리콘 산화물층의 증착 동안, 과잉 수소 또는 하이드록실(OH) 그룹들의 원치 않은 포함은 피할 수 없다. 후속적으로 증착되는 실리콘 산화물층들의 전형적인 증착 온도에서, 이전에 증착된 실리콘 산화물층으로부터 분리되었던 수소가 확산하여, 다이오드 구조체내의 GaN 도핑, 특히 p-형 도핑의 원치 않은 패시베이션을 유발한다. 그 다음, 이것은 GaN 기반 마이크로픽셀 다이오드 효율의 감소로 결과한다. 이것은, 광 방출 마이크로픽셀 다이오드 구조체의 GaN 층에 아주 인접한 실리콘 산화물층들에 대해 더욱 문제로 된다.
고체 상태 발광 다이오드 재질 구조체들의 전형적인 제조에 있어서, 수소는, 예를 들어, MOCVD(metal organic chemical vapor deposition)를 이용하는 GaN 재질의 에피택셜 성장을 위한 캐리어 가스(carrier gas)로서 이용된다. 수소 캐리어 가스 흐름이 GaN 기반 재질의 에피택셜 성장 프로세스 전반에 걸쳐 챔버(chamber)내에 잔류하기 때문에, GaN 구조체의 층들내에 고농도의 수소들이 있는 경우가 빈번하다. 이러한 GaN 기반 재질이 GaN 기반 고체 상태 발광 다이오드 구조체들의 제조에 이용되는 경우, 후속하는 프로세싱 단계들의 연관된 높은 프로세싱 온도는, 다이오드 구조 재질의 도핑 영역내로의 MOCVD 잔류 수소의 확산을 초래하며, 유해하게도 GaN 재질 그 자체에 있어서 도펀트들의 패시베이션을 유발한다. 그 다음, 이것은 다이오드 구조체를 구비하는 GaN 재질의 효율(IQE)을 감소시키며, 특히, 그 구조체의 p-도핑 영역에 유해하다.
GaN 기반 발광 구조체와 연관된 종래 기술의 이러한 우려 및 다른 결점들을 처리하기 위해, 본 발명의 일 측면에 있어서, 하나 또는 다수의 스택형 발광 층들을 구비하는 다층 GaN 기반 Ⅲ-질화물 발광 마이크로픽셀 어레이 디바이스가 개시되며, 발광층들 중의 적어도 하나는 수소 장벽층을 구비한다.
이하의 본 개시는 GaN 기반 고체 상태 발광 다이오드 구조체들 및 디바이스들의 제조 프로세스 동안 수소 확산의 유해한 효과를 제거 또는 크게 감소시키는 본 발명의 방법 및 구조체의 비-제한적 실시 예를 설명한다. 그 방법은, GaN 재질의 에피택셜 성장 동안의 하나 또는 다수의 수소 장벽층들의 선택된 증착 및/또는 GaN 기반 고체 상태 발광 다이오드 구조체들의 제조 프로세스 동안의 추가적인 수소 장벽층들의 증착을 포함한다.
도 1은, 수소 장벽층(1000/1001), GaN 다이오드 구조체, 버퍼 층 및 에피택셜 성장 기판을 보여주는 마이크로픽셀 어레이의 고체 상태 발광 재질 구조체의 단면도이다. 도 1에 도시된 바와 같이, GaN 기반 다이오드 구조체는 p-GaN 층(1010), 하나 이상의 다중 양자 우물 활성 영역들(1020) 및 n-GaN 층(1030)으로 구성될 수 있으며, 그들 모두는 GaN 버퍼층(1040)과 에피택셜 성장 기판(1050)상에 증착된다. 도 1에 도시된 디바이스에 있어서, 장벽층(1000/1001)은 에피택셜 구조체 제조 동안에 성장되거나 디바이스 제조 동안에 증착되어, 도 1의 GaN 기반 다이오드 구조체상에서 "캐핑 층(capping layer)"으로서 작용한다.
일 실시 예에 있어서, 수소 장벽층(1000)은 발광 구조체(1)의 에피택셜 성장 동안에 증착되는 최종층일 수 있다. 이러한 방법에 의해, 증착된 장벽층(1000)에 의해 GaN 기반 다이오드 구조체내로의 과잉 수소의 확산을 줄이도록 고안된, GaN 기반 다이오드 구조체로부터 과잉 수소 캐리어 가스가 격리된다. 대안적인 실시 예에서는, 마이크로픽셀 메사들의 어레이의 제조 프로세스 동안에 장벽층(1000)이 증착될 수 있다. 또 다른 실시 예에서는, 에피택셜하게 성장한 수소 장벽층(1000)과 프로세스-증착된 장벽층(1001)이, 이들 실시 예들의 제조 방법의 앞으로의 서술에서 설명되는 추가적인 장점을 실현하는데 이용된다.
장벽층(1000)이 에피택셜하게 성장되는 실시 예에 있어서, 수소 장벽층(1000)의 선택된 재질은, 바람직하게, 다이오드 구조체의 GaN 재질과 에피택셜하게 호환 가능하고, 바람직하게, 다이오드 구조체(1)내로의 수소의 확산을 방지하거나 최소화하는 대역 갭 및 결정질 성질들(crystalline properties)을 나타내는 재질이다. 적당한 수소 장벽(1000) 재질은, 도핑되지 않은 GaN 또는 알루미늄 질화물(AlN) 또는 이들 2 재질의 합금을 구비할 수 있다. AlN은 GaN를 가진 Ⅲ-질화물 재질 그룹의 부재(member)이며, 그럼으로써, 다이오드 구조체의 GaN 재질과 에피택셜하게 호환 가능하게 된다.
알루미늄 질화물은 GaN(3.4eV)보다 넓은 대역 갭 에너지(6.2eV)를 가진다. 일반적으로, 에피택셜 성장층(1000)의 고 결정질 측면은, GaN, AlN 또는 그 두 재질의 합금이던 간에, 그들의 수소 확산 성질들을 강화하는 작용을 한다.
수소 장벽층(1000)에 대한 추가적인 적당한 재질은, 하부 GaN 재질에 대한 수소의 확산을 차단하기 위해 효과적인 장벽을 형성하는데 필요한, 필수적인 장벽층(1000) 대역 갭 에너지를 보장하도록 선택된 알루미늄의 비율(x)을 가진 알루미늄 갈륨 질화물(AlxGa1 - xN) 재질이다.
수소 장벽층(1000)에 대해 (AlxGa1 - xN) 재질을 이용하는 장점은, 장벽층(1000)의 AlGaN 재질 조성물내의 알루미늄 비율(x)을 적절하게 선택함으로써, GaN 다이오드 층과 장벽층간의 격자 스트레인(lattice strain) 균형을 보조한다는데 있다. 장벽층(1000)으로서 AlGaN을 이용하는 추가적인 장점은, 장벽층(1000)의 AlGaN 재질 조성물내의 알루미늄 비율(x)을 적절하게 선택함으로써, p-형 및 n-형 콘택트들을 증착하거나, 하부 GaN 재질상의 이전에 증착된 p-형 및 n-형 콘택트들을 액세스하기 위한, 장벽층(1000)의 후속적인 선택적 에칭을 용이하게 한다는데 있다.
장벽층(1001)이 프로세싱 증착되는 실시 예에 있어서, 수소 장벽층(1001)의 선택된 재질은, 다이오드 구조체(1)내로의 수소의 확산을 방지하거나 최소화하는 성질을 바람직하게 나타내는 재질이다. 이러한 실시 예에 있어서, 수소 장벽층(1001)은, 스퍼터링(sputtering)(물리적 기상 증착), PECVD 또는 ALC(atomic layer deposition) 기술들을 이용하여 증착될 수 있는 알루미늄 산화물(Al2O3)일 수 있다. Al2O3 기반 장벽층(1001)의 보다 넓은 대역 갭 에너지는, GaN 구조체로의 수소 확산을 효과적으로 차단하는 작용을 한다. 증착된 수소 장벽층(1001)의 또 다른 적당한 재질은 마그네슘 산화물(MgO)이다. 마그네슘 산화물 표면층은, 수소 확산을 지연시키는 것으로 알려져 있다(T. R. Jensen, A. Andreasen, T. Vegge, J. W. Andreasen, K. Stahl, A. S. Pedersen, M. M. Nielsen, A. M. Molenbroek & F. Besenbacher, “Dehydrgenation kinetics of pure and Ni-doped magnesium hydride investigated by in situ time-resolved powder X-ray diffraction", Int. J. Hydrog. Energy 31 (14), 2052-2062 (2006) 참조). 산화물들의 수소 장벽 성질을 가능하게 하는 또 다른 요소는, 산화물에 있어서의 양성자 확산을 위한 활성화 엔탈피(activation enthalpy)를 증가시키는 것으로 알려진 산소와 수소간의 강한 결합이다(W. Munch, G. Seifert, K. Kreuer & J. Maier, Solid State Ionics, 88, 647-652 (1996) 참조). 분자 궤도들의 형성은, 큰 대역-갭 유전체 산화물에 있어서의 느린 수소 투사물들의 차단을 유발하는 것으로 보여진다(K. Eder, D. Semrad, P. Bauer, R. Golser, P. Maier-Komor, F. Aumayr, M. Penalba, A. Arnau, J. M. Ugalde, & P. M. Echenique, “Absence of a "Threshold Effect" in the Energy Loss of Slow Protons Traversing Large-Band-Gap Insulators”, Phys. Rev. Lett. 79 (21), 4112-4115, 1997 참조).
장벽층(1000/1001)은 GaN 표면상의 p-형 또는 n-형 콘택트들의 후속적인 증착 또는 전기적 액세스를 위해 장벽층(1000/1001)을 통한 후속적인 에칭을 도모하기 위하여, 대략 10nm 내지 대략 50nm의 두께를 가진다. 장벽층(1000/1001)은 최대 100nm 두께일 수 있다.
도 2에 도시된 방법 및 디바이스에 있어서, 수소 장벽층(1001)은 마이크로픽셀 메사들(1060)의 제조 프로세스 동안의 GaN 기반 재질의 프로세싱 동안에 증착된다. 이러한 방법에 있어서, GaN 기반 재질은, 웨이퍼 형상일 수 있으며, 마이크로픽셀 메사들(1060)의 어레이를 형성하도록 먼저 에칭된다. 픽셀화(pixelation)라고 지칭되는 이러한 프로세스에서는, GaN 재질이, 전형적으로 플라즈마 강화 에칭 방법들을 이용하여 에칭됨으로써, 마이크로픽셀 메사들(1060)의 어레이를 물리적으로 격리시키고 형성하는 트렌치들 및 측벽들(1070)이 형성된다.
본 발명의 도시된 제조 방법들 및 구조체들은, 마이크로픽셀 메사 구조체들(1060)을 구비하는 디바이스들의 제조에 국한되지 않으며, 개시된 방법 및 구조체는, 마이크로 LED 또는 다른 고체 상태 발광 구조체에서와 같이, GaN 기반 다이오드 구조체에서 수소 확산 패시베이션 도핑(hydrogen diffusion passivating doping) 위험이 있는, 임의 발광 반도체 구조체에 유익하게 적용될 수 있음을 명백히 알 것이다.
도 1 의 마이크로픽셀 메사 구조체 어레이의 실시 예에 있어서 마이크로픽셀 이격 측벽(1070)의 간격 폭(spacing width)은, 바람직하게 마이크로픽셀 메사 폭의 일부이다. 예를 들어, 9 미크론의 마이크로픽셀 메사 폭의 경우, 측벽(1070)의 간격 폭은, 바람직하게, 대략 1 미크론일 수 있다.
마이크로픽셀 다이오드 메사들(1060)을, 니켈과 같은 금속일 수 있는 측벽 충진 재질로부터 전기적으로 격리시키기 위해, 마이크로픽셀 측벽의 GaN 표면은, 바람직하게, 실리콘 산화물 또는 실리콘 질화물과 같은 산업-표준 반도체 유전체 재질로 우선적으로 패시베이션된다. 패시베이션층의 증착 전에 증착될 수 있는 수소 장벽층(1001)의 재질은, 유익하게도, 수소 확산 장벽(1000)을 제공하는 것에 추가하여 마이크로픽셀 측벽들(1070)에 대한 패시베이션층으로 작용한다. 이러한 방법의 추가적인 장점은, 수소 장벽(1001)의 기능이 마이크로픽셀 메사들(1060)의 최상부 측 및 측벽들(1070) 상에 제공되어, 실리콘 산화물 또는 실리콘 질화물과 같은 측벽 패시베이션층들로부터 GaN 재질로의 잠재적인 수소 확산을 피할 수 있게 된다는 것이다. 도 2에는 장벽층들(1000 및 1001)이 도시된다.
설명된 방법에 있어서, 고 유전 상수 재질인 장벽층(1001)은, 도 2에 도시된 바와 같이, 마이크로픽셀 메사들(1060)의 최상부 측과 측벽들(1070) 상에 증착된다. 고 유전 상수 재질인 장벽층(1001)은, PSD(pulsed sputter deposition) 또는 PVD(plused vapor deposition) 또는 ALD(atomic layer deposition)와 같은, 스퍼터 증착 방법들을 이용하여 증착된 알루미늄 산화물 또는 알루미늄 질화물일 수 있다.
수소 장벽층(1001)의 증착전에, 마이크로픽셀 메사들(1060)의 최상부측상에 선택적으로 증착되는 금속 콘택트들에 접속하는데 이용되는 마이크로픽셀 금속 콘택트 비아들을 증착하거나 그를 액세스하기 위해, 약 10nm 내지 약 50nm 범위의 두께를 가지는 증착된 장벽층(1001)이 마이크로픽셀 메사들(1060)의 최상부 측상에서 에칭될 수 있다. 마이크로픽셀의 금속 콘택트들은, 방출광이 마이크로픽셀 메사들(1060)로부터 방출되도록 하기 위한 비차단 마이크로픽셀 개구 구역(unobstructed micropixel aperture area)을 제공하도록 고안된다.
도 2에 도시된 마이크로픽셀 어레이 수소 장벽 디바이스의 일 실시 예에 있어서, 레귤러 패시베이션 유전체(regular passivation dielectric), 실리콘 산화물 또는 실리콘 질화물이, 마이크로픽셀 메사들의 세트의 최상부 측과 측벽들상에 증착되며, 마이크로픽셀 메사들의 세트는 고체 상태 발광 구조체와, 마이크로픽셀 메사들의 최상부 측상에 제공되는, 에피택셜 성장(및 패턴화된) 수소 장벽층(1000)을 구비한다. 도 2에 도시된 디바이스의 실시 예에 있어서, 레귤러 패시베이션 유전체는 마이크로픽셀 메사들의 최상부상의 성장된 수소 장벽층들(1000)의 최상부 및 측벽들상에서 이용된다. 도 2에 도시된 디바이스의 또 다른 실시 예에 있어서, 메사들의 마이크로픽셀 측벽들 및 최상부 측상의 추가적으로 증착된 수소 장벽층(1001)과 조합되는 메사들의 최상부 측상의 에피택셜하게 성장한 (및 패턴화된) 수소 장벽층(1000)과 고체 상태 발광 구조체를 구비하는 마이크로픽셀 메사들의 세트가 제공된다.
도 3은 메사들의 최상부측 상에서 추가 프로세싱되고, 최상부측 콘택트들, 비아들, 층간 유전체 층(1090) 및 도전성 전기적 그리드 층들(conductive electrical grid layers)(1080)을 가지는, 도 2의 마이크로픽셀 메사들의 세트의 단면도이다. 마이크로픽셀 디바이스 층은, 중간 접착층(1044)을 이용하여, 캐리어 기판(1055)에 접착되며, 성장 기판의 후속적인 이탈 및 버퍼층의 박막화가 이루어진다. 도 3에 도시된 바와 같이, 성장 기판(1050)과 GaN 버퍼(1040)의 제거 후, 마이크로 어레이의 후방측상에 장벽층(1001)이 증착되어, 마이크로픽셀 어레이의 최상부 측과 측벽들(1070)상에 증착되는 장벽층(1001)과 함께, 증착된 장벽층(1001)내에 마이크로픽셀 메사들(1060)을 완전히 캡슐화한다. 도 2와 관련된 다양한 상술한 실시 예들의 마이크로픽셀 메사들에 유사한 프로세스가 적용될 수 있다.
후방측 장벽층(1001)의 증착에 뒤이어, 습식 또는 건식 에칭 방법들을 이용하여 증착된 장벽층(1001)이 에칭됨으로써, 후방측 장벽층(1001)의 증착전에 증착되었던 마이크로픽셀 메사들의 후방 측들의 금속 콘택트들이 노출된다. 마이크로픽셀 메사 후방측의 금속 콘택트들이 노출된 후, 마이크로픽셀 메사 콘택트들이 후방측 장벽층(1001)의 표면상에서 전기적으로 액세스될 수 있도록 금속 비아들이 증착될 수 있다.
도 3을 참조하면, 장벽층(1001) 증착 방법은, 최상부측 또는 측벽들을 통한, 마이크로픽셀 메사(1060)의 다이오드 구조체내로의 수소 누출을 방지하는 고 유전 상수의 장벽층(1001)으로 마이크로픽셀 메사들(1060)을 완전히 캡슐화하고, 마이크로픽셀 메사들(1060)을 전기적으로 완벽하게 격리시키는데 유용하다. 이러한 방법에서는, 마이크로픽셀 어레이가 캐리어 기판(1055)에 우선 접착되고, 그 다음, 전형적으로 LLO(laser lift off) 방법들을 이용하여 에피택셜 성장 기판(1050)이 제거되고, 건식 에칭, 래핑(lapping) 또는 화학적-기계적 연마와 습식 에칭 방법들의 조합을 이용하여, GaN 버퍼(1040)가 제거된 후, 마이크로픽셀 메사(1060) 후방측상에 유전체 장벽층(1001)이 증착된다.
도 4에는 또 다른 마이크로픽셀 어레이 다층 구조체 또는 CMOS 제어기 기판에 순차적으로 접착될 수 있는, 장벽층(1001) 캡슐화된 마이크로픽셀 어레이 다층 구조체가 도시된다.
도 4에는, 또한, 마이크로픽셀 어레이 다층 구조체의 최상부측과 후방측에서의 마이크로픽셀 장벽층(1001) 캡슐화가 도시되며, 최상부측 콘택트층은 마이크로픽셀 어레이의 공통 콘택트 전용이고, 후방 콘택트층은 그 어레이를 구비하는 다수의 마이크로픽셀들의 고유 콘택트들 전용이다.
도 4를 참조하면, 마이크로픽셀 어레이가 다른 광 컬러를 방출하는 또 다른 마이크로픽셀 어레이에, 또는 컬러 및 세기의 마이크로픽셀 어레이 광 변조를 제어하도록 고안된 디지털 CMOS 제어기 기판에 순차적으로 접착되는, 애플리케이션에 있어서, 중간 접착층(1044)은 후방 장벽측(1001)의 표면상에 증착될 수 있다. 이 경우, 쓰루-장벽층 콘택트 비아(through-barrier layer contact via)들은 증착된 층간 유전체층(1090)을 통해 연장되고 연마되며, 중간 접착층(1044)이 증착되어, 순차적으로 접착된 디바이스 층들의 캡슐화된 마이크로픽셀 어레이 다층 구조체들 사이에, 광의 커플링, 전기적 신호들 또는 그 둘 모두를 위한 접착 표면을 형성한다.
도 5에는, 도 6의 마이크로픽셀 단면도에 도시된, 성장 원상태 수소 장벽층(1000)을 구비하며, 다른 특징들이 성장 원상태 수소 장벽층(1000)을 특정하게 이용하도록 고안된, GaN 기반 발광 마이크로픽셀 구조체의 또 다른 실시 예가 도시된다. 마이크로픽셀 고안 특징들은, 픽셀 p-콘택트 캡(cap)과 p-콘택트 비아들을 포함하며, 픽셀 p-콘택트 캡은 마이크로픽셀 에피택셜 구조체의 p-GaN 영역내로 하향 연장된다. 이러한 마이크로픽셀 구조체 고안 특징들의 주요 장점은, p 도핑 영역들이 성장한 수소 장벽에 의해서, 또는 픽셀 금속 p-콘택트 캡과 p-콘택트 비아 영역들에 의해서 완전히 엔벨로프(envelop)되고, 그에 의해 마이크로픽셀 구조체의 수소 민감성 p-도핑 영역내로의 수소 침투를 완벽하게 방지한다는 것이다.
도 5의 장벽층(1000) 캡슐화된 마이크로픽셀들의 어레이는 최상부측 또는 후방측에서 다른 광 컬러를 방출하는 또 다른 장벽층(1000) 캡슐화된 마이크로픽셀 어레이에 접착될 수 있으며, 마이크로픽셀 공통 콘택트층과 마이크로픽셀 고유 콘택트들은 궁극적으로 CMOS 제어 기판에 층들의 집적화된 스택으로서 접착될 마이크로픽셀 어레이들의 순차적으로 접착된 스택을 통하는 그들의 대응하는 접착층을 통해 접속된다. 순차적으로 접착된 마이크로픽셀 어레이들을 구비하는 마이크로픽셀들을 캡슐화하는 장벽층들(1000)의 광 투과 특성들은 마이크로픽셀 어레이 다층들의 접착된 스택을 통해 전파하기 위한 각각의 마이크로픽셀 어레이 다층들로부터의 방출 광의 확실한 마이크로픽셀 개구 구역 투과율을 허용한다.
도 6의 장벽층(1000) 캡슐화된 마이크로픽셀들을 참조하면, 마이크로픽셀 구조체 메사들(1060)의 4개의 측면들 모두를 패시베이션화하고, 마이크로픽셀 메사의 발광 다이오드 구조체로의 수소 확산을 방지하는 것에 추가하여, 마이크로픽셀 캡슐화 장벽층(1000)의 고 유전 성질은, 마이크로픽셀 어레이들의 접착된 스택내에 간삽된 마이크로픽셀 측벽들(1070)과 금속 상호 접속층들(1080)으로 통해 결합된 전기적 제어 신호들로부터 마이크로픽셀 메사들(1060)을 전기적으로 격리시킴으로써, 그의 자신의 마이크로픽셀 컬러와 밝기 변조 제어에 전기적으로 모놀리식으로 결합된 단일 개구 멀티컬러 마이크로픽셀 어레이 구조체(single aperture multicolar micropixel array structure)를 생성하는 작용을 한다.
도 6은, 본 실시 예의 상술한 세부 사항을 포함하는 마이크로픽셀(1060)의 단면도이다. 도 6에 도시된 마이크로픽셀 구조체에 있어서, 디바이스(10)의 GaN 발광 구조체의 일부로서 에피택셜하게 증착된, 도핑되지 않은 GaN 캐핑 장벽층(1000)을 이용하여 수소 확산 장벽이 실현된다. 도면에는, 도핑되지 않은 GaN이 수소 확산 캐핑 장벽층(1000)으로 이용되는 것이 도시되지만, AlN과 같은 다른 Ⅲ족-질화물 재질들이 이용될 수 있다.
도 6에 도시된 바와 같이, p-콘택트는 전형적으로 실행되는 것 처럼 p-GaN의 최상부 측상에 생성되지 않고, 그 대신에, 픽셀 측벽의 p-GaN 부분상의 p-콘택트 캡층을 이용하여 생성된다. 이러한 고안 및 방법에 의해, 발광 구조체의 캐핑층으로서 에피택셜하게 성장한, 고 결정질의 도핑되지 않은 GaN 또는 대안적으로 AlN 장벽층(1000)은 수소 장벽으로서 작용하는 반면, 픽셀들의 p-GaN 영역을 에워싸는 p-콘택트 금속 캡 링층(p-contact metal cap ring layer)은 픽셀에 대한 p-콘택트 금속으로서 기능한다.
도 6에 도시된 바와 같이, 픽셀의 최상부측의 코너들을 p-콘택트 금속 링이 둘러쌈으로써, 픽셀 p-콘택트 금속 접속 비아들에 대한 베이스(base)를 형성한다. 본 실시 예에 있어서의 p-콘택트 금속은 픽셀 측벽의 p-GaN 영역상에 생성되어, 금속 콘택트 패드들에 의해 차단되지 않은, 크고 광학적으로 투과성인 GaN 개구 구역을 가진 픽셀의 최상부측을 남김으로써, 픽셀 측벽의 p-GaN 영역을 따라 큰 p-금속 콘택트 구역을 달성하면서 최대 광 출력을 달성한다. 도 6에 있어서, 픽셀 금속 p-콘택트 캡의 깊이는, p-GaN 영역의 다양한 깊이들로 선택될 수 있다.
도 6에 도시된 바와 같이, 마이크로픽셀 다이오드 구조체의 p-GaN 영역에 있어서의 p-도핑은, 픽셀 활성 영역에 인접한, 도핑되지 않은 GaN 부분에서 부터, p-GaN, p+-GaN, p++-GaN, p+-GaN, p-GaN, 및 최종적으로, p-GaN 영역의 최상부 측상의 도핑되지 않은 GaN 부분까지, 승급되거나 계속적으로 단계화될 수 있으며, 그에 의해 도핑되지 않은 GaN 최상부측의 두께는 수소 장벽의 생성을 보장하도록 선택되며, 바람직하게는, 약 10nm 내지 50nm의 두께 범위를 가지지만, 최대 수백 nm의 두께를 가질 수도 있다.
측벽 p-콘택트 금속 캡과 함께 p-GaN 영역의 승급되는 도핑은 픽셀 p-GaN 영역에 대한 효과적인 p-콘택트를 보장하면서, 픽셀 p-GaN 영역으로의 수소 확산을 차단하는 유효 장벽을 보장한다.
도 6에 도시된 바와 같이, 픽셀의 금속 p-콘택트 캡은 픽셀 측벽의 p- GaN 영역상에 증착되고 픽셀 코너를 감싸며, 그에 따라 픽셀 p-콘택트 캡을 마이크로픽셀 어레이 p-콘택트 금속 레일(metal rail)에 접속시키는 p-콘택트 금속 비아들을 증착하는데 이용되는 금속층 베이스를 생성한다.
마이크로픽셀 캡의 p-콘택트는 e-빔 증착 또는 스퍼터링과 같은, 표준 반도체 박막 증착 방법들을 이용하여 픽셀 측벽의 p-GaN 영역상에 증착된다. p-콘택트 픽셀 캡은 픽셀 측벽의 p-GaN 영역상에 증착되며, p-콘택트 캡과 픽셀의 p-GaN 영역 사이에 오믹 콘택트(ohmic contact)를 달성하도록 선택된 두께 및 기능을 가진, Ni, Au, Pt 또는 Pd(이에 국한되지 않음)와 같은 적어도 2개의 얇은 금속층들로 구성될 수 있다.
상술한 구조체를 제조하는 방법의 비-제한적 예시에 있어서, GaN 웨이퍼는, 요구된 픽셀 측벽 각도 및 표면 평탄성을 달성하기 위해, 표준 Ⅲ-Ⅴ족 반도체 프로세싱 방법과, 적절한 습식 에칭과 조합하는 플라즈마-기반 건식 에칭을 이용하여 픽셀 측별들을 에칭함에 의해 픽셀화된다. 에칭된 측벽들은, 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 그들의 조합으로 된 얇은 유전체 층의 증착에 의해 패시베이션화된다. 패시베이션층은 측벽 영역상에 증착된 오믹 p-콘택트 캡 금속층과 픽셀 측벽의 p-GaN 영역으로부터 에칭 제거된다. p-콘택트 캡의 증착 후, 픽셀 측벽은 실리콘 산화물, 실리콘 질화물 또는 그 둘 모두로 된 얇을 층을 이용하여 다시 패시베이션화된다. 픽셀 측벽이 2차례 패시베이션화된 후, 측벽들의 잔여 트렌치들은 픽셀을 광학적으로 격리시키는 작용을 하는 주석 또는 니켈(이에 국한되는 것은 아님)과 같은 금속으로 충진되고, 픽셀들을 적당한 제어 신호들과 상호 접속시키도록 비아들로서 이용된다.
본 발명의 사상 및 범주를 벗어나지 않고도 본 기술 분야의 숙련자에 의해 많은 대안들 및 수정들이 이루어질 수 있다. 그러므로, 도시된 실시 예들은 단지 예시를 위해 설명되었음을 알아야 하며, 본 출원에 대한 우선권을 추정하는 임의 후속 출원내에 임의 청구항들에 의해 정의된 것으로 본 발명을 제한하는 것으로 간주되어서는 안된다.
예를 들어, 그러한 청구항의 요소들이 특정 조합으로 설명될 수 있다는 사실에도 불구하고, 본 발명은, 상기에 개시된 요소들 보다 적거나 많거나 또는 다른 요소들의 다른 조합을 포함함을 명백히 알아야 하며, 그러한 조합에서 초기에 청구하지 않은 경우라 할지라도 마찬가지이다.
본 발명과 그의 다양한 실시 예들을 설명하기 위해 본 명세서에서 이용된 용어들은 그들의 통상적으로 정의된 의미의 견지에서 이해되어야 하며, 본 명세서내의 특정의 정의에 의해, 통상적으로 정의된 의미의 범주를 벗어난 구조, 재질, 작용들을 포함해야 한다. 따라서, 소정 요소가 본 명세서의 문맥에서 2 이상의 의미를 포함하는 것으로 이해될 수 있다면, 후속하는 청구항들에 있어서의 그의 이용은 명세서에 의해 및 용어 그 자체에 의해 지지되는 모든 가능한 의미들에 대해 포괄적인 것으로 이해되어야 한다.
본 출원에 대한 우선권을 주장하는 임의 후속 출원에 있어서의 임의 청구항들의 요소들 또는 용어들의 정의는, 그러므로, 문자 그대로 설명된 요소들의 조합을 포함하고, 또한, 실질적으로 동일한 결과를 획득하기 위해 실질적으로 동일한 방식으로 실질적으로 동일한 기능을 수행하는 모든 등가적인 구조, 재질 및 작용들을 포함하는 것으로 정의되어야 한다. 이러한 견지에서, 아래의 그러한 청구항들내의 요소들 중의 임의 하나에 대해 2 이상의 요소들의 등가적인 대체가 이루어질 수 있고, 그러한 청구항내의 2 이상의 요소들에 대해 단일 요소가 대체될 수 있다고 고려된다.
상기에서 요소들이 특정 조합으로 작용할 수 있는 것으로 설명되고, 그와 같이 청구되었지만, 일부 경우에, 청구된 조합으로부터의 하나 이상의 요소들이, 그 조합으로부터 삭제될 수 있고 그러한 청구된 조합이 서브조합(subcombination) 또는 서브조합의 변형에 관련될 수 있음을 명확히 알아야 한다.
본 기술 분야의 숙련자가 살펴본, 현재 알려졌거나 추후에 고안될 임의 후속적으로 청구된 주제들의 사소한 변경은 명확히 그러한 청구항들의 범주내에 등가적으로 있는 것으로 명확히 간주된다. 그러므로, 본 기술 분야의 숙련자에게 현재 알려지거나 추후에 알려질 명백한 대체는 정의된 요소들의 범주내에 있는 것으로 정의된다.
본 출원에 대한 우선권을 주장하는 임의 후속 출원에 있어서의 임의 청구항들은, 상기에서 특히 도시되고 설명된 것들, 개념적으로 등가인 것들, 명백히 대체될 수 있는 것들 및 본 발명의 필수적인 사상을 필수적으로 포함하고 있는 것들을 포함하는 것으로 이해되어야 한다.

Claims (40)

  1. 다층 반도체 발광 구조체로서,
    제 1 조성물을 가진 제 1 층;
    제 2 조성물을 가진 제 2 층;
    제 1 및 제 2 층들 사이의 적어도 하나의 다중 양자 우물 활성 영역; 및
    제 1 층상의 적어도 하나의 수소 장벽층을 구비하되,
    수소 장벽층은, 다층 반도체 발광 구조체로부터의 수소 가스를 격리시키도록 선택된 결정질 성질과 대역 갭 중 적어도 하나를 가지며, 그에 의해 다층 반도체 발광 구조체로의 수소의 확산을 방지하거나 최소화시키는
    다층 반도체 발광 구조체.
  2. 제 1 항에 있어서,
    적어도 하나의 수소 장벽층은, 다층 반도체 발광 구조체의 에피택셜 성장 동안에 증착된 최종층인
    다층 반도체 발광 구조체.
  3. 제 1 항에 있어서,
    적어도 하나의 수소 장벽층의 선택된 재질은 제 1 조성물 및 제 2 조성물과 에피택셜하게 호환 가능한 재질인
    다층 반도체 발광 구조체.
  4. 제 3 항에 있어서,
    적어도 하나의 수소 장벽층의 선택된 재질은, 도핑되지 않은 갈륨 질화물(GaN) 또는 알루미늄 질화물(AlN) 또는 그들의 합금을 구비하는
    다층 반도체 발광 구조체.
  5. 제 3 항에 있어서,
    적어도 하나의 수소 장벽층의 선택된 재질은, 적어도 하나의 수소 장벽층이, 다층 반도체 발광 구조체로의 수소 확산을 방지하거나 최소화하기 위해 유효 장벽을 형성하는데 필수적인 대역-갭 에너지를 가지도록 선택된 알루미늄 비율을 가진 알루미늄 갈륨 질화물(AlxGa1-xN) 재질인
    다층 반도체 발광 구조체.
  6. 제 1 항에 있어서,
    적어도 하나의 수소 장벽층은 제 1 수소 장벽층과, 제 1 수소 장벽층 상의 제 2 수소 장벽층을 구비하고,
    제 1 및 제 2 수소 장벽층들의 각각은, 다층 반도체 발광 구조체로의 수소의 확산을 효과적으로 방지하도록 선택된 각각의 대역-갭 에너지를 가지는
    다층 반도체 발광 구조체.
  7. 제 6 항에 있어서,
    제 1 수소 장벽층의 선택된 재질은, 도핑되지 않은 갈륨 질화물(GaN) 또는 알루미늄 질화물(AlN) 또는 그들의 합금을 구비하고,
    제 2 수소 장벽층의 선택된 재질은, 알루미늄 산화물(Al2O3) 또는 망간 산화물(MgO)을 구비하는
    다층 반도체 발광 구조체.
  8. 제 1 항에 있어서,
    적어도 하나의 수소 장벽층의 두께는, 약 10nm 내지 약 50nm인
    다층 반도체 발광 구조체.
  9. 제 6 항에 있어서,
    제 2 수소 장벽층은, 스퍼터링 PECVD(plasma-enhanced chemical vapor deposition) 또는 ALC(atomic layer deposition)를 이용하여 증착되는,
    다층 반도체 발광 구조체.
  10. 제 1 항에 있어서,
    버퍼층과 기판을 더 구비하고,
    버퍼층은 기판상에 증착되고, 제 2 층은 버퍼층상에 증착되는
    다층 반도체 발광 구조체.
  11. 발광 마이크로픽셀 어레이 구조체로서,
    다수의 다층 반도체 발광 반도체 구조체들과,
    각각의 다층 반도체 발광 다이오드 구조체들상의 제 2 수소 장벽층을 구비하되,
    각각의 다층 반도체 발광 다이오드 구조체는,
    제 1 조성물을 가진 제 1 층;
    제 2 조성물을 가진 제 2 층;
    제 1 및 제 2 층들 사이의 적어도 하나의 다중 양자 우물 활성 영역; 및
    다층 반도체 발광 다이오드 구조체로부터 수소를 격리시키는, 제 1 층상의 제 1 수소 장벽층을 구비하고,
    제 2 수소 장벽층은, 다층 반도체 발광 다이오드 구조체의 측벽들에 인접하여, 다층 반도체 발광 구조체로의 수소의 확산을 방지하거나 최소화시키는
    발광 마이크로픽셀 어레이 구조체.
  12. 제 11 항에 있어서,
    제 1 수소 장벽층은, 다층 반도체 발광 구초제의 에피택셜 성장 동안에 증착된 최종층인,
    발광 마이크로픽셀 어레이 구조체.
  13. 제 11 항에 있어서,
    제 1 수소 장벽층의 선택된 재질은 제 1 조성물 및 제 2 조성물과 에피택셜하게 호환 가능한 재질인
    발광 마이크로픽셀 어레이 구조체.
  14. 제 13 항에 있어서,
    제 1 수소 장벽층의 선택된 재질은, 도핑되지 않은 갈륨 질화물(GaN) 또는 알루미늄 질화물(AlN) 또는 그들의 합금을 구비하는
    발광 마이크로픽셀 어레이 구조체.
  15. 제 13 항에 있어서,
    제 1 수소 장벽층의 선택된 재질은, 제 1 수소 장벽층이, 다층 반도체 발광 구조체로의 수소 확산을 방지하거나 최소화하기 위해 유효 장벽을 형성하는데 필수적인 대역-갭 에너지를 가지도록 선택된 알루미늄 비율을 가진 알루미늄 갈륨 질화물(AlxGa1 - xN) 재질인
    발광 마이크로픽셀 어레이 구조체.
  16. 제 11 항에 있어서,
    제 1 및 제 2 수소 장벽층들의 각각은, 다층 반도체 발광 구조체로의 수소의 확산을 효과적으로 방지하도록 선택된 각각의 대역-갭 에너지를 가지는
    발광 마이크로픽셀 어레이 구조체.
  17. 제 16 항에 있어서,
    제 1 수소 장벽층의 선택된 재질은, 도핑되지 않은 갈륨 질화물(GaN) 또는 알루미늄 질화물(AlN) 또는 그들의 합금을 구비하고,
    제 2 수소 장벽층의 선택된 재질은, 알루미늄 산화물(Al2O3) 또는 망간 산화물(MgO)을 구비하는
    발광 마이크로픽셀 어레이 구조체.
  18. 제 11 항에 있어서,
    제 1 수소 장벽층 및 제 2 수소 장벽층의 각각의 두께는, 약 10nm 내지 약 50nm인
    발광 마이크로픽셀 어레이 구조체.
  19. 제 11 항에 있어서,
    버퍼층과 기판을 더 구비하고,
    버퍼층은 기판상에 증착되고, 다층 반도체 발광 구조체는 버퍼층상에 증착되는
    발광 마이크로픽셀 어레이 구조체.

  20. 제 11 항에 있어서,
    각 측벽의 간격 폭은 다층 반도체 발광 구조체의 폭의 일부인
    발광 마이크로픽셀 어레이 구조체.
  21. 제 11 항에 있어서,
    측벽들의 표면들은, 반도체 유전체 재질로 패시베이션화되어, 측벽들을 통해 결합된 전기적 제어 신호들로부터 다층 반도체 발광 구조체를 전기적으로 격리시키는
    발광 마이크로픽셀 어레이 구조체.
  22. 제 11 항에 있어서,
    제 2 수소 장벽층은, 각각의 다층 반도체 발광 구조체의 측벽들에 대한 패시베이션 층인
    발광 마이크로픽셀 어레이 구조체.
  23. 제 11 항에 있어서,
    제 2 수소 장벽층은, 고 유전 상수 재질 또는 레귤러 패시베이션 유전체 재질(regular passivation dielectric material)인
    발광 마이크로픽셀 어레이 구조체.
  24. 제 23 항에 있어서,
    고 유전 상수 재질은 알루미늄 산화물 또는 알루미늄 질화물이고, 레귤러 패시베이션 유전체 재질은, 실리콘 산화물 또는 실리콘 질화물인
    발광 마이크로픽셀 어레이 구조체.
  25. 제 11 항에 있어서,
    제 2 수소 장벽층의 증착전에, 다층 반도체 발광 구조체들상에 금속 콘택트들이 선택적으로 증착되어, 방출광이 다층 반도체 발광 구조체들로부터 방출되도록 하는 비차단 마이크로픽셀 개구 구역(unobstructed micropixel aperture area)을 제공하는,
    발광 마이크로픽셀 어레이 구조체.
  26. 제 25 항에 있어서,
    제 2 수소 장벽층은, 금속 콘택트들을 노출시키고, 금속 콘택트들에 접속시키는데 이용되는 금속 콘택트 비아들을 증착하거나 액세스하기 위해, 선택적으로 에칭되는,
    발광 마이크로픽셀 어레이 구조체.
  27. 제 11 항에 있어서,
    제 2 수소 장벽층상의 층간 유전체 층과,
    층간 유전체 층상의 다수의 도전성 전기적 그리드 층들을 더 구비하는
    발광 마이크로픽셀 어레이 구조체.
  28. 제 27 항에 있어서,
    중간 접착층과,
    캐리어 기판을 더 구비하되,
    중간 접착층은, 캐리어 기판에, 다층 반도체 발광 구조체, 제 2 수소 장벽층, 층간 유전체 층 및 도전성 전기적 그리드 층들을 접착시키는데 이용되는
    발광 마이크로픽셀 어레이 구조체.
  29. 제 11 항에 있어서,
    각각의 다층 반도체 발광 구조체의 후방측상에 제 3 수소 장벽층을 더 구비하고, 제 3 수소 장벽층은, 제 2 수소 장벽층과 공조하여, 다층 반도체 발광 구조체들을 완전히 캡슐화하는
    발광 마이크로픽셀 어레이 구조체.
  30. 제 29 항에 있어서,
    제 3 수소 장벽층의 증착전에, 다층 반도체 발광 구조체들의 후방측상에 금속 콘택트들이 선택적으로 증착되는
    발광 마이크로픽셀 어레이 구조체.
  31. 제 30 항에 있어서,
    제 3 수소 장벽층은, 금속 콘택트들을 노출시키고, 다층 반도체 발광 구조체들의 후방측상에 전기적으로 액세스 가능한 금속 콘택트 비아들을 증착시키기 위해, 선택적으로 에칭되는
    발광 마이크로픽셀 어레이 구조체.
  32. 청구항 제 11 항의 제 1 발광 마이크로픽셀 어레이 구조체와,
    청구항 제 11 항의 제 2 발광 마이크로픽셀 어레이 구조체를 구비하고,
    제 1 발광 마이크로픽셀 어레이 구조체와 제 2 발광 마이크로픽셀 어레이 구조체는 서로 순차적으로 접착되고,
    제 1 발광 마이크로픽셀 어레이 구조체와 제 2 발광 마이크로픽셀 어레이 구조체는 다른 컬러의 광을 방출하는
    장치.
  33. 청구항 제 11 항의 제 1 발광 마이크로픽셀 어레이 구조체와,
    청구항 제 11 항의 제 2 발광 마이크로픽셀 어레이 구조체를 구비하고,
    제 1 발광 마이크로픽셀 어레이 구조체와 제 2 발광 마이크로픽셀 어레이 구조체는 컬러 및 세기의 광 변조를 제어하는 디지털 CMOS 제어기에 접착되는
    장치.
  34. 다층 반도체 발광 구조체로서,
    제 1 조성물을 가진 제 1 영역;
    제 2 조성물을 가진 제 2 영역;
    제 1 및 제 2 영역들 사이의 적어도 하나의 다중 양자 우물 활성 영역;
    제 1 영역상의 적어도 하나의 수소 장벽층;
    제 1 영역내로 연장되는 측벽 픽셀 콘택트 캡(sidewall pixel contact cap); 및
    측벽 픽셀 콘택트 캡을 콘택트 금속 레일(contact metal rail)에 전기적으로 결합시키는 다수의 콘택트 비아들을 구비하되,
    제 1 영역은 (ⅰ) 적어도 하나의 수소 장벽층에 의해 또는 (ⅱ) 측벽 픽셀 콘택트 캡과 콘택트 비아들에 의해 완전히 엔벨로프(envelope)되거나 캡슐화됨으로써, 다층 반도체 발광 구조체의 제 1 영역내로의 수소 침투를 방지하거나 최소화시키는
    다층 반도체 발광 구조체.
  35. 제 34 항에 있어서,
    적어도 하나의 수소 장벽층은, 도핑되지 않은 GaN 캐핑 장벽층인
    다층 반도체 발광 구조체.
  36. 제 34 항에 있어서,
    적어도 하나의 수소 장벽층은 Ⅲ-질화물 재질인
    다층 반도체 발광 구조체.
  37. 제 34 항에 있어서,
    콘택트 비아들에 대한 베이스를 생성하기 위해, 다층 반도체 발광 구조체의 최상부측의 코너들을 에워싸는 금속 링을 더 구비하고,
    다층 반도체 발광 구조체의 최상부측은, 제 1 영역의 측벽을 따라 큰 콘택트 구역을 달성하면서 최대 광 출력을 달성하기 위해, 콘택트 비아에 의해 차단되지 않은, 광학적으로 투과성인 개구 구역을 구비하는
    다층 반도체 발광 구조체.
  38. 제 34 항에 있어서,
    제 1 영역의 도핑은, 적어도 하나의 다중 양자 우물 활성 영역에 인접한 도핑되지 않은 GaN 부분에서부터, p+-GaN, p++-GaN, p+-GaN, p-GaN, 및 제 1 영역의 최상부 측상의 도핑되지 않은 GaN 부분까지, 승급되거나 계속적으로 단계화될 수 있으며, 제 1 영역의 승급되는 도핑은 제 1 영역으로의 수소 확산을 효과적으로 차단하는
    다층 반도체 발광 구조체.
  39. 제 34 항에 있어서,
    측벽 픽셀 콘택트 캡은 적어도 2개의 금속 층들을 구비하며, 측벽 픽셀 콘택트 캡과 제 1 영역 사이에 오믹 콘택트(ohmic contact)를 달성하도록 선택된 두께를 가지는
    다층 반도체 발광 구조체.
  40. 제 34 항에 있어서,
    적어도 하나의 수소 장벽층의 두께는, 약 10nm 내지 약 50nm인
    다층 반도체 발광 구조체.
KR1020217000907A 2018-06-12 2019-06-10 수소 확산 장벽층을 가진 ⅲ-ⅴ 발광 마이크로픽셀 어레이 디바이스를 위한 디바이스 및 방법 KR20210030930A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862684106P 2018-06-12 2018-06-12
US62/684,106 2018-06-12
US16/434,042 2019-06-06
US16/434,042 US11195975B2 (en) 2018-06-12 2019-06-06 Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
PCT/US2019/036399 WO2019241159A1 (en) 2018-06-12 2019-06-10 Device and method for iii-v light emitting micropixel array device having hydrogen diffusion barrier layer

Publications (1)

Publication Number Publication Date
KR20210030930A true KR20210030930A (ko) 2021-03-18

Family

ID=68764323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217000907A KR20210030930A (ko) 2018-06-12 2019-06-10 수소 확산 장벽층을 가진 ⅲ-ⅴ 발광 마이크로픽셀 어레이 디바이스를 위한 디바이스 및 방법

Country Status (7)

Country Link
US (2) US11195975B2 (ko)
EP (1) EP3807939A4 (ko)
JP (1) JP2021527334A (ko)
KR (1) KR20210030930A (ko)
CN (1) CN112567537A (ko)
TW (1) TW202002326A (ko)
WO (1) WO2019241159A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102558816B1 (ko) 2020-01-07 2023-07-21 양쯔 메모리 테크놀로지스 씨오., 엘티디. 금속-유전체 결합 방법 및 구조
US11342481B2 (en) 2020-05-26 2022-05-24 Applied Materials, Inc. Preclean and encapsulation of microLED features
US20220068708A1 (en) * 2020-08-26 2022-03-03 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device
JP2024501927A (ja) * 2021-01-08 2024-01-17 ジェイド バード ディスプレイ（シャンハイ） リミテッド 電流密度を増大させるｌｅｄ構造のためのシステム及び方法
WO2023175830A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体素子及び半導体素子の製造方法
CN118077054A (zh) * 2022-06-24 2024-05-24 英诺赛科(苏州)半导体有限公司 基于氮化物的半导体器件及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987985B2 (ja) * 1999-04-30 2007-10-10 サンケン電気株式会社 半導体装置の製造方法
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 ３族窒化物半導体素子製造方法
JP4162385B2 (ja) * 2000-03-02 2008-10-08 株式会社リコー ｐ型ＩＩＩ族窒化物半導体の製造方法
US7323721B2 (en) * 2004-09-09 2008-01-29 Blue Photonics Inc. Monolithic multi-color, multi-quantum well semiconductor LED
JP4246242B2 (ja) * 2006-09-27 2009-04-02 三菱電機株式会社 半導体発光素子
KR100838196B1 (ko) * 2007-07-20 2008-06-13 서울옵토디바이스주식회사 개선된 구조를 갖는 발광 다이오드
KR100877774B1 (ko) * 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
US7623560B2 (en) 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
US8098265B2 (en) 2008-10-10 2012-01-17 Ostendo Technologies, Inc. Hierarchical multicolor primaries temporal multiplexing system
JP5394717B2 (ja) 2008-12-15 2014-01-22 日本オクラロ株式会社 窒化物半導体光素子の製造方法
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP2012151261A (ja) * 2011-01-19 2012-08-09 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
WO2012140844A1 (ja) * 2011-04-12 2012-10-18 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP5996846B2 (ja) 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US10249782B2 (en) * 2017-03-24 2019-04-02 International Business Machines Corporation High voltage photovoltaics integrated with light emitting diode containing zinc oxide containing layer
EP3692186A1 (en) * 2017-10-04 2020-08-12 Nexdot FAR-INFRARED, THz NANOCRYSTALS, HETEROSTRUCTURED MATERIAL WITH INTRABAND ABSORPTION FEATURE AND USES THEREOF
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
JP2020069065A (ja) 2018-10-31 2020-05-07 Toto株式会社 浴槽洗浄装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
US11495714B2 (en) 2018-06-12 2022-11-08 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer

Also Published As

Publication number Publication date
JP2021527334A (ja) 2021-10-11
US11195975B2 (en) 2021-12-07
TW202002326A (zh) 2020-01-01
EP3807939A4 (en) 2022-04-06
US20220090266A1 (en) 2022-03-24
US20190378957A1 (en) 2019-12-12
EP3807939A1 (en) 2021-04-21
US11495714B2 (en) 2022-11-08
WO2019241159A1 (en) 2019-12-19
CN112567537A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
US11495714B2 (en) Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
JP6701385B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
US11404599B2 (en) Method of forming a p-type layer for a light emitting device
US8659033B2 (en) Light-emitting diode with textured substrate
US20140051197A1 (en) Method for fabricating a vertical light emitting diode (vled) die having epitaxial structure with protective layer
JP7043551B2 (ja) 発光デバイスのｐ型層を形成する方法
US20140151630A1 (en) Protection for the epitaxial structure of metal devices
JP6936358B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
TW201828493A (zh) 用於在紫外光照射下生長發光裝置的方法
JP6948494B2 (ja) 紫外線発光素子及び発光素子パッケージ