JP3833848B2 - ３族窒化物半導体素子製造方法 - Google Patents

３族窒化物半導体素子製造方法 Download PDF

Info

Publication number
JP3833848B2
JP3833848B2 JP12876899A JP12876899A JP3833848B2 JP 3833848 B2 JP3833848 B2 JP 3833848B2 JP 12876899 A JP12876899 A JP 12876899A JP 12876899 A JP12876899 A JP 12876899A JP 3833848 B2 JP3833848 B2 JP 3833848B2
Authority
JP
Japan
Prior art keywords
layer
crystal
forming
crystal layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12876899A
Other languages
English (en)
Other versions
JP2000323751A (ja
Inventor
啓之 太田
護 宮地
義則 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP12876899A priority Critical patent/JP3833848B2/ja
Priority to US09/565,025 priority patent/US6335218B1/en
Priority to EP00109601.5A priority patent/EP1052705B1/en
Publication of JP2000323751A publication Critical patent/JP2000323751A/ja
Application granted granted Critical
Publication of JP3833848B2 publication Critical patent/JP3833848B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、３族窒化物半導体素子（以下、単に素子とも記述する）に関し、特に、その素子の作製方法に関する。
【０００２】
【従来の技術】
発光ダイオード及び半導体レーザダイオードなどの発光素子の分野において、３族窒化物半導体（ＡｌxＧａl-x）1-yＩｎyＮ（０≦ｘ≦１，０≦ｙ≦１）の単結晶にマグネシウム（Ｍｇ）や亜鉛（Ｚｎ）などの２族元素が添加された結晶層を有する半導体発光素子が、青色発光可能な素子として注目されている。
【０００３】
上述の窒化物半導体のエピタキシャル成長は、通常、有機金属化学気相成長法（ＭＯＣＶＤ法）によって行なわれるが、ＭＯＣＶＤ法を用いＭｇやＺｎなどの２族元素が添加された（ＡｌxＧａl-x）1-yＩｎyＮ（０≦ｘ≦１，０≦ｙ≦１）結晶は、成長したまま（ａｓ−ｇｒｏｗｎ：アズグロン）では極めて高抵抗であり、青色発光素子を作製しようとしても、電流を通ずることができない。
【０００４】
近年、Ｍｇなどの２族元素を添加し高抵抗化した（ＡｌxＧａl-x）1-yＩｎyＮ（０≦ｘ≦１，０≦ｙ≦１）結晶に特殊な処理を施すことにより、低抵抗ｐ型化する方法が報告されている。Ｈ．Ａｍａｎｏ等は結晶に低加速電子線照射処理を施すことにより、低抵抗ｐ型化することを見出している（Ｈ． Ａｍａｎ ｅｔａｌ．：Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ．２８， １９８９， ｐｐ． Ｌ２１１２−２１１４）。また、Ｓ． Ｎａｋａｍｕｒａ等は、窒素雰囲気大気圧下又は加圧下で７００℃〜８００℃程度の加熱処理を結晶に施すことによって、やはり低抵抗ｐ型化することを見出している（Ｓ． Ｎａｋａｍｕｒａ ｅｔａｌ．： Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ．３１．１９９２， ｐｐＬ１３９−１４２）。
【０００５】
これらのｐ型化処理の機構は、成膜時においてＭｇなどの２族アクセプタ不純物と膜中でも結合してこれを不導態化している水素原子が、上記処理によって解離脱離するものとして解釈されている。
前記低加速電子線照射処理による方法は、発現するｐ型の室温正孔濃度の値としてＥ１８／ｃｃ台の極めて高いものが得られるものの、処理される深さが電子線の浸透深さで制限され、加速電圧６〜３０ｋＶに対して約０．３μｍ程度であった（Ｓ． Ｎａｋａｍｕｒａ ｅｔａｌ．： Ｊｐｎ． Ｊ． Ａ．ｐｐｌ．Ｐｈｙｓ． Ｖｏｌ．３１． １９９２， ｐｐＬ １３９−１４２）。また、真空中で電子線を掃引することによって処理を行うことになるため、装置が大がかりになる上に１枚のウェハを処理するのに必要な時間が長くなるのが量産適用上の難点であった。
【０００６】
一方、前記熱処理による方法は、処理深さについては低加速電子線照射処理ほどの強い制約は無く、また、多数のウェハを加熱炉に入れて一度に処理できるため、より量産に適していると考えられる。
こうした熱処理を用いて半導体レーザ素子を作製した場合、室温正孔濃度が３Ｅ１７／ｃｃ程度であるために電極部分の接触抵抗が問題点として残る。また、膜全体の室温正孔濃度を上げようとして処理温度を高めると、素子の電気的特性がかえって悪化してしまうという現象があった。これは、膜表面近傍の窒素が脱離することにより窒素空孔が発生し、この窒素空孔がドナーとして働いてアクセプタを補償してしまい、表面近傍の正孔濃度がかえって減少してしまうからであると考えられる。この結果、電極の接触状況はかえって悪化してしまう。
【０００７】
【発明が解決しようとする課題】
上記のような窒素抜け問題に対して、いくつかの対策が考えられる。
たとえば、第１の対策は、窒素雰囲気中で加熱処理を行う場合に窒素の圧力を極めて高くする方法であり、９０気圧程度の窒素圧力下で加熱処理を行えば、１０００℃程度の温度でも表面劣化が生じないことが判明している（Ｓ． Ｎａｋａｍｕｒａ ｅｔａｌ．： Ｊｐｎ． Ｊ． Ａ．ｐｐｌ． Ｐｈｙｓ． Ｖｏｌ．３１． １９９２， ｐｐＬ １２５８−１２６６）。
【０００８】
しかしながら、この方法を用いる場合、極めて高圧かつ高温の状況となるため、加熱処理用の容器が特殊なものとなり、量産性を阻害する。
窒素抜け問題に対する第２の対処方法は、２族不純物元素を添加した３族窒化物半導体の結晶層上に、別途の材料からなる保護膜を形成した後に、加熱処理を行うというものである。保護膜の材料には、結晶からの窒素の脱離を防止しつつ、保護膜からの水素の脱離を阻害しないために、水素透過性が必要となる。前述のような加熱処理に用いる温度条件に耐え得る候補材料としては、ＳｉＯ2（酸化シリコン）、Ｓｉ3Ｎ4（窒化シリコン）、ＡｌＮ（窒化アルミニウム）などが挙げられる。
【０００９】
ＳｉＯ2は、高温で安定なうえ、ＨＦ（フッ酸）などを用いたウェットエッチングにより容易に除去できる。一方、ＧａＮ（窒化ガリウム）はＨＦにより殆ど侵食されないため、自動的に適正なエッチング量の時点で停止するのが利点であるが、以下に述べるような欠点がある。
ＳｉＯ2はスパッタ法などで成膜することになるが、成膜中にＯ（酸素）が抜けてＳｉＯx（ｘは原子比）になり易く、このため、酸素ガスを添加しつつ成膜しなければならない。この時、酸素が窒化物半導体膜中に侵入してしまう。酸素は３族窒化物半導体でドナーとして働くため、２族不純物元素を添加した３族窒化物半導体の結晶中のアクセプタを補償してしまい、表面近傍の正孔濃度がかえって減少してしまうことになり、充分な効果が得られない。
【００１０】
Ｓｉ3Ｎ4も充分な高温安定性を有しているが、化学的にも安定性が極めて高いため、化学エッチングで除去することは困難である。したがって、ＲＩＥ（反応性化学エッチング）で除去せざるを得ない。キャップ層の除去を行う場合、前述したエッチングの選択性（Ｇａ（ガリウム）上のＳｉＯ2をＨＦでエッチングする場合は理想的）が重要な要件となる。
【００１１】
特にレーザ素子の場合、各層の膜厚は重要であり、最表層、すなわち電極用のコンタクト層（ここではＭｇドープＧａＮ層）は０．１μｍ程度と比較的薄い膜厚で形成されている。しかるに、上記のＲＩＥの場合、高い選択比が望めないため、キャップ層を確実に除去しつつ尚且つコンタクト層の膜厚を所定量残すことは極めて困難になってしまうのである。
【００１２】
また、実用的なレーザ素子を実現するためには、内部になんらかの屈折率導波構造を作り込む必要がある。最も一般的に用いられている代表的な構造は、いわゆるリッジ構造である。リッジ構造の形成には、細いリッジ部分を残して半導体結晶層を除去する方法があるが、この除去時の除去深さの制御に高い精度が要求される。このリッジ形成工程は上記のキャップ層除去工程の後で行うことになるため、キャップ層除去工程で生じた誤差はそのままリッジ高さの誤差に反映してしまうこととなる。
【００１３】
さらに不都合なことは、ＲＩＥは純粋な化学エッチングと異なり、プラズマを使用するため結晶表面に高エネルギの粒子を照射するため、ＲＩＥによりエッチングされた表面には結晶欠陥が形成されてしまう。こうした欠陥が存在することによって電極接触状態が悪化してしまうため、この場合もやはり充分な効果が得られない。
【００１４】
ＡｌＮはＧａＮと同様に３族窒化物半導体であるが、ＧａＮと比較してはるかに高温安定性があり、加熱処理温度である８００℃から１０００℃ではほとんど分解しない。ＡｌＮを保護膜として用いる場合、成膜手法はアルミニウム（Ａｌ）ターゲットと窒素ガス（Ｎ2）を用いた反応性スパッタになり、この場合、保護膜形成に直接起因する酸素の侵入は無いと考えられる。
【００１５】
また、ＡｌＮは加熱したＫＯＨ（水酸化カリウム）水溶液で比較的容易に化学エッチングでき、しかもこのエッチング条件下ではＧａＮ（少なくともここで用いる単結晶のＧａＮ）は全く侵食されないため、両者の界面でエッチングが自動的に停止するので誠に好都合である。
しかしながら、実験の結果、十分な効果、つまりｐ側電極特性の十分な改善は得られなかった。これは、ＡｌＮの水素透過性が充分なものでなかったためと考えられる。
【００１６】
窒素抜け問題に対する第３の対処方法は、２族不純物元素を添加した３族窒化物半導体の結晶層上に引続いてｎ型の３族窒化物半導体の結晶層を形成し、成膜を完了した後に、このｎ型の３族窒化物半導体の結晶層を除去するというものである。
これは、２族不純物元素を添加した３族窒化物半導体の結晶中でアクセプタを不導態化している水素原子のかなりの部分が結晶成長後の冷却過程中に結晶表面を通じて結晶内に拡散侵入したものであることと、水素原子がｎ型半導体結晶中を拡散、透過しにくい性質を用いたものである。この方法は、成膜後の別途の加熱処理を特に必要としないのが利点であるが、ｎ型層の膜厚を十分厚くしないとＭｇドープ膜のｐ型発現が不十分になってしまう傾向を有している。
【００１７】
また、第２の方法に関して述べた欠点もまた有している。つまり、ｎ型層の除去にＲＩＥなどのドライエッチングが必要であることと、取り除くべきキャップ層（ここではｎ型ＧａＮ層）と下地層（ここではＭｇドープＧａＮ層）の間になんらの選択性もないことなどである。
ＡｌＮによる保護膜の形成工程の説明で前述したように、ＡｌＮはＫＯＨ水溶液で化学エッチングできるので、最表面の層を高ＡｌＮ組成比（＞５０％）のＡｌＧａＮにすれば高選択比の化学エッチングが適用できるが、こうした組成領域のＡｌＧａＮは不純物の添加の有無によらず絶縁体となってしまうことが知られている。これは、シリコン（Ｓｉ）、酸素（Ｏ）といった一般的なドナー不純物がこの組成域ではドナーとして働かなくなってしまうためであり、これは理論計算でも裏付けられている。従って、このような組成域のＡｌＧａＮを用いた場合、水素の拡散、透過は十分に防止されない。
【００１８】
このように、ｐ型ＧａＮ膜中の正孔濃度を高い値にしつつも、一方で、レーザ素子の電極特性や加工精度や生産性を阻害しない３族窒化物半導体素子の製造方法が存在しなかった。
そこで、本発明では、正孔濃度を向上させるとともに、結晶層の低抵抗ｐ型化のため素子製造工程上大きな負担を生ぜずに十分な効果をあげる３族窒化物半導体素子製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の３族窒化物半導体素子の製造方法は、結晶成長用反応管内においてアンモニアを窒素原料とした有機金属化学気相成長法で２族不純物元素を添加した３族窒化物半導体（ＡｌxＧａl-x）1-yＩｎyＮ（０≦ｘ≦１，０≦ｙ≦１）からなる第１の結晶層を形成する工程と、前記第１の結晶層上に、アンモニアを窒素原料とした有機金属化学気相成長法で３族窒化物半導体ＡｌzＧａl-zＮ（０．７≦ｚ≦１）からなる第２の結晶層を形成する工程と、前記第１及び第２の結晶層の形成後に、前記第２の結晶層の少なくとも一部分を、エッチングにより除去する工程と、を含む。
【００２０】
本発明の３族窒化物半導体素子の製造方法においては、前記第２の結晶層を形成する工程は、前記第１の結晶層を形成する工程における前記結晶成長用反応管へのアンモニアの供給量よりも減じた量のアンモニアを供給して第２の結晶層を形成する工程であることを特徴とする。
【００２１】
本発明の３族窒化物半導体素子の製造方法においては、前記第２の結晶層を形成する工程が降温工程を含むことを特徴とする。また、本発明の３族窒化物半導体素子の製造方法においては、前記第２の結晶層を形成する工程は、降温工程の開始前に、結晶成長用反応管へのアンモニアの供給を停止する工程を含むことを特徴とする。更に、本発明の３族窒化物半導体素子の製造方法においては、前記第２の結晶層を形成する工程は、アンモニアの供給を停止する工程の後に、３族原料の供給を停止する工程を含むことを特徴とする。
【００２２】
本発明の３族窒化物半導体素子の製造方法においては、前記３族原料の供給を停止する工程が結晶成長用反応管のガス排気経路に設置したアンモニアの検出器のアンモニア濃度指示値が所定の値を下回ったことに応じて３族原料の供給を停止するとともに降温工程が開始することを特徴とする。また本発明の３族窒化物半導体素子の製造方法においては、前記降温工程が結晶成長用反応管の内部の温度を所定温度まで降下させる工程であって、前記第２の結晶層を形成する工程は、前記所定温度で更に第２の結晶層を形成する工程を含むことを特徴とする。また本発明の３族窒化物半導体素子の製造方法においては、前記所定温度は、４００乃至６００℃の間であることを特徴とする。更に、前記第２の結晶層を形成する工程は、前記第１の結晶層を形成する工程の前記結晶成長用反応管内の温度を維持したまま開始することを特徴とする。
【００２３】
このように本発明の３族窒化物半導体素子の製造方法によれば、ＡｌＮを第２の結晶層であるキャップ層として用い、これを第１の結晶層である２族不純物を添加した３族窒化物半導体層上に成膜し、さらに、上記ＡｌＮ層の成膜時において成膜装置に導入するアンモニア（ＮＨ3）の供給量を大幅に減少させるとともに、成膜終了後に加熱処理は行わずに、ＧａＮに対して十分な化学エッチング選択比を有しているＡｌＮキャップ層を、化学エッチングで除去することにより、表面が高正孔濃度の第１の結晶層を有した素子ウェハを得ることができる。
【００２４】
【発明の実施の形態】
以下に、本発明による素子作製方法について添付図面を参照しつつ実施例を用いて説明する。
図１に示したのは、３族窒化物半導体を用いた半導体レーザ素子の例で、ＳＣＨ(Separate Confinement Heterostructure)構造のリッジ型レーザ素子である。１は単結晶サファイア基板、２は低温で成膜されたＧａＮ（又はＡｌＮ）層、３はｎ型ＧａＮ層、４はｎ型Ａｌ0.1Ｇａ0.9Ｎ層、５はｎ型ＧａＮ層、６はＩｎＧａＮを主たる構成要素とする活性層、７はｐ型Ａｌ0.2Ｇａ0.8Ｎ層、８はｐ型ＧａＮ層、９はｐ型Ａｌ0.1Ｇａ0.9Ｎ層、１０はｐ型ＧａＮ層、１４はｎ側電極、１３及び１５はｐ側電極である。１８はリッジ、１１はＳｉＯ2からなる絶縁膜である。
【００２５】
活性層６において電子と正孔を再結合させることによって素子が発光する。ｎ型ＧａＮ層５及びｐ型ＧａＮ層８は活性層で発生した光を導波するガイド層であり、ガイド層のバンドギャップを活性層６のバンドギャップよりが大きく設定することによって、電子及び正孔を活性層内に効果的に閉じ込めるようになっている。ｐ型Ａｌ0.2Ｇａ0.8Ｎ層７は注入されたキャリア（特に電子）の閉じ込めを更に強化する障壁層であり、ｎ型Ａｌ0.1Ｇａ0.9Ｎ層４及びｐ型Ａｌ0.1Ｇａ0.9Ｎ層９はガイド層５及び８より低屈折率で作製されているクラッド層であり、ガイド層との屈折率差によって、発生した光の導波が行なわれる。リッジ部１８はクラッド層９の厚さを変化させることで実効屈折率に横方向の分布を生じさせて、発生した光を横方向に閉じ込めるために設けてある。ｎ型ＧａＮ層３は電流の流路として設けられている下地層であり、基板であるサファイアに全く導電性がないために設けられている。また、低温成長ＧａＮ（又はＡｌＮ）層２はいわゆるバッファ層であり、ＧａＮにとっての異種物質であるサファイア基板上に平滑膜を作製するために形成されている。
【００２６】
図１に示した素子構造の作製工程を以下に述べる。
まず、図２に示す試料基板を作製する。サファイア基板１を成膜用ＭＯＣＶＤ成長炉に装填し、１０５０℃の温度において３００Ｔｏｒｒの圧力の水素気流中で１０分間保持し、サファイア基板１表面の熱クリーニングを行う。この後、サファイア基板１をその温度が６００℃になるまで降温し、窒素原料であるＮＨ3と、Ａｌ原料であるＴＭＡ（トリメチルアルミニウム）を成長炉内に導入し、ＡｌＮからなるバッファ層２を２０ｎｍの厚さに堆積させる。
【００２７】
続いてＴＭＡの供給を止め、ＮＨ3のみを流したまま、バッファ層２が成膜されたサファイア基板１の温度を再び１０５０℃に昇温し、ＴＭＧ（トリメチルガリウム）を導入してｎ型ＧａＮ下地層３を積層する。この時ｎ型不純物であるＳｉの原料としてＭｅ−ＳｉＨ3（メチルシラン）を成長雰囲気ガスに添加する。ｎ型ＧａＮ下地層３が４μｍ程度成長した時点で、ＴＭＧの供給のみを停止する。一方、Ｍｅ−ＳｉＨ3（メチルシラン）はその供給量を増加してそのまま供給し続ける。５分間この状態を保持した後、Ｍｅ−ＳｉＨ3（メチルシラン）供給量をｎ型層として必要な量まで減らすとともに、ＴＭＧを再度導入し、同時にＴＭＡを導入してｎ型ＡｌＧａＮクラッド層４の成膜を行う。
【００２８】
ｎ型ＡｌＧａＮクラッド層４が０．５μｍ程度成長した時点で、ＴＭＡの供給を停止し、ｎ型ＧａＮガイド層５を０．１μｍ成長する。ｎ型ＧａＮガイド層５の成長が完了した時点で、ＴＭＧ及びＭｅ−ＳｉＨ3の供給を停止して降温を開始し、基板温度を７５０℃とする。
基板温度が７５０℃となった時点で、原料輸送ガスであるキャリアガスを水素から窒素に切換え、ガス流の状態が安定した時点で、ＴＭＧ、ＴＭＩ及びＭｅ−ＳｉＨ3を導入してバリア層（障壁層）の成長を行う。次に、Ｍｅ−ＳｉＨ3の供給を停止するとともにＴＭＩの流量を増加して、バリア層よりＩｎ組成の高い井戸層を成長する。バリア層と井戸層の成長は、多重量子井戸の設計繰返し数に合わせて繰り返す。これにより、多重量子井戸の活性層６を形成する。
【００２９】
最後の井戸層上にバリア層を成膜した時点で、ＴＭＧ、ＴＭＩ及びＭｅ−ＳｉＨ3の供給を停止するとともに、キャリアガスを窒素から水素に切換え、ガス流の状態が安定したところ基板温度を再び１０５０℃に上昇し、ＴＭＧ及びＴＭＡとｐ型不純物であるＭｇの原料としてＥｔ−Ｃｐ2Ｍｇ（エチル−シクロペンタジマグネシウム）とを導入してｐ型ＡｌＧａＮ層７を０．０１μｍ積層する。
【００３０】
続いて、ＴＭＡの供給を停止し、ｐ型ＧａＮガイド層８を０．１μｍ成長し、再びＴＭＡを導入してｐ型ＡｌＧａＮクラッド層９を０．５μｍ成長する。更に、この上にｐ型ＧａＮコンタクト層１０を０．１μｍ成長する。
次に、ＴＭＧ及びＥｔ−Ｃｐ2Ｍｇの供給を停止すると同時に、１０５０℃で、ｐ型ＧａＮコンタクト層１０上に、ＴＭＡを供給してＡｌＮキャップ層１６の成長を開始する。ここでは、ＡｌＮの成長初期だけその前の工程の温度とほぼ同じ温度に保持すればよい。
【００３１】
ＡｌＮ成長開始時のみＮＨ3の供給量をｐ型ＧａＮコンタクト層からの窒素脱離を防止するのに十分な量にしておけばよいので、ＡｌＮキャップ層１６成長開始とともにＮＨ3の供給量を大幅に減少させる。例えば、本実施例の場合、ｐ型ＧａＮコンタクト層１０成長時のＮＨ3流量は５ＳＬＭ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）であるが、ＡｌＮキャップ層１６の成長時は０．２ＳＬＭまで減少させる。ＡｌＮキャップ層１６を０．０１μｍ成長させた時点で、ＴＭＡの供給を停止してＡｌＮの成長を終了するにあたり、わずかに早く（１秒〜１０秒前）、ＮＨ3の供給を停止する。
【００３２】
このようにして、図２に示すウェハ基板を調製する。
ＴＭＡの供給停止と同時に降温を開始し、基板温度が室温になった時点で、成長炉よりウェハを取り出す。
成膜装置から取り出したウェハを８５℃に加熱した１０％ＫＯＨ水溶液に浸漬し、ＡｌＮキャップ層１６を除去する。エッチング速度はＡｌＮキャップ層１６の結晶状態でかなり左右されるが、ＧａＮとＡｌＮとで選択比が極めて高いので、確実にＡｌＮキャップ層１６が除去されるようにエッチング時間を設定すればよい。
【００３３】
こうして得られた図３に示すウェハを複数作製した。これらを試料１と呼ぶことにする。
比較用に、従来例として、上記ＡｌＮキャップ層成長工程が無い方法で同様な比較用ウェハを複数作製した。すなわち、ｐ型ＧａＮコンタクト層を０．１μｍ成長後、ＴＭＧ及びＥｔ−Ｃｐ2Ｍｇの供給を停止するとともに降温を開始し、基板温度が４００℃になった時点で、ＮＨ3の供給を停止し、基板温度が室温になった時点で、比較用ウェハを取り出した。なお、この場合、ＮＨ3の流量は５ＳＬＭのまま一定であった。
【００３４】
成膜装置から取り出した比較用ウェハを熱処理装置に装填し、大気圧の窒素気流中で８００℃、２０分の加熱処理を行った。
こうして得られた比較用ウェハを試料２と呼ぶことにする。
次に、図４に示すように、作製された試料１及び２の各ウェハ全面上に、ｐ側電極用として、真空蒸着法によりＮｉ（ニッケル）膜１５を２００ｎｍ成膜する。
【００３５】
次に、図５に示すように、ウェットエッチングによりＮｉ膜１５の一部を除去する。
次に、図６に示すように、残っているＮｉ膜１５をマスクとして、塩素ガス（Ｃｌ2）によるＲＩＥ（反応性イオンエッチング）を用いて、露出している窒化物半導体層をエッチングする。この時、ｎ型クラッド層４を若干残す深さまでエッチングを行う。
【００３６】
次に、図７に示すように、Ｎｉ膜を幅５μｍを残して、ウエットエッチングにより除去し、５μｍ幅のＮｉマスクを形成する。
次に、ＲＩＥ（反応性イオンエッチング）を用いて、５μｍ幅のリッジストライプ部直下以外の部分、すなわちコンタクト層１０及びｐ型ＡｌＧａＮクラッド層９を、クラッド層９の約０．１μｍ残して除去し、図８に示すように、狭リッジ構造１８を形成する。この時、同時に、残りのｎ型クラッド層４が除去され、部分的にｎ型ＧａＮ下地層３が露出する。
【００３７】
この状態になったウェハ上にＳｉＯ2保護膜１１をスパッタリングなどの方法によって堆積させる。この後、通常のフォトリソグラフィ法によってＳｉＯ2保護膜１１にｐ型リッジ部に３μｍ幅の窓部、及びｎ側電極用窓部を形成する。
ｎ型ＧａＮ層３が露出している部分に、Ｔｉ（チタン）を５０ｎｍ、続いてＡｌ（アルミニウム）を２００ｎｍ蒸着し、ｎ側電極１４を形成する。ｐ型ＧａＮ層が露出している部分には、Ｎｉ（ニッケル）を５０ｎｍ、Ａｕ（金）を２００ｎｍ蒸着してｐ側電極１３を形成して、各ウェハに図１に示す素子の複数を作り込む。
【００３８】
このようにして作製された各ウェハを素子毎に切断して素子の電圧電流特性の測定を行った。
図９のａ．は上記の実施例における方法で処理されたウェハ試料１から作製した素子の電圧電流特性である。これと比較するために、従来例の試料２から作製した素子の電圧電流特性も同図中のｂ．で示した。従来例素子の電圧電流特性ｂ．の場合、特に電流の立ち上がり部分での曲がりが著しく、材料であるＧａＮのハンドキャップから予測される約３．４Ｖより高い立ち上がり電圧を示している。このことは、ｐ側電極部分に何らかの電位障壁があることを示しており、加熱処理中に半導体表面近傍のＮ原子が脱離したことによるものと推測される。一方、本発明の製造方法による素子の電圧電流特性ａ．では立ち上り部分が顕著に改善されており、電極の接触状態が大きく改善されたことを示している。
【００３９】
以下に、本発明の方法における作用機構について実施例にのっとった考察を含め詳述する。
Ｍｇなどの２族元素を添加した３族窒化物半導体（ＡｌxＧａ1-x）1-yＩｎyＮ（０≦ｘ≦１，０≦ｙ≦１）結晶膜をＭＯＣＶＤ法により成長させると、結晶膜中に水素が取り込まれ、アクセプタ不純物となるべきＭｇが不動態化される。この水素の量は、結晶膜中に添加されているＭｇの量とほぼ等しく、膜中にＭｇ−Ｈの形に結合した状態で取り込まれていると考えられている。一方、理論計算から、Ｍｇ−Ｈは３００℃程度の温度で解離することがわかっている。すなわち、高温で成膜中のＭｇ添加ＧａＮ層に存在している水素原子の濃度は、通常の成膜終了後のいわゆる「アズグロン」膜中に存在する水素原子の濃度よりかなり低いものと考えられる。したがって、上記の「窒素抜け問題に対する第３の対処方法」の部分で述べたように、「アズグロン」膜中に存在する水素原子のかなりの部分は成膜後の冷却過程において雰囲気ガスから侵入し拡散したものであると推測される。
【００４０】
こうした水素原子は大量に供給されているＮＨ3を起源としている。大量のＮＨ3が必要なのは、成長が行われる１０００℃程度の高温下でのＧａＮの平衡窒素圧力が極めて高く、十分なＮＨ3流量がないと成膜は進行せず、窒素脱離に起因する蒸発が生じてしまうためである。こうして大量に供給されるＮＨ3が分解して活性な窒素を発生すると同時に、原子状の水素もまた大量に発生させることになる。
【００４１】
本発明でキャップ層１６の材料に用いているＡｌＮの場合、その平衡窒素圧力は遙かに低い。例えば１４００℃においてＧａＮの平衡窒素圧力が１０００ｂａｒを超えるのと比較して、ＡｌＮのそれはわずかに１Ｅ−８ｂａｒである。したがって、正味の成膜速度を得るに必要なＮＨ3流量はＧａＮの成長の場合とは比較にならない程少なくて済む。このような理由から、実施例のようにＡｌＮキャップ層成長時にはＮＨ3流量を大幅に減ずることができる。
【００４２】
このことは、別の利点も生み出している。それはＴＭＡとＮＨ3の間で発生する過早反応の軽減である。Ａｌ原料であるＴＭＡとＮＨ3は低温から気相反応しやすく、ＡｌＧａＮ混晶の成長を困難なものとすることで良く知られている。実施例のようにＮＨ3の流量（つまり気相中の濃度）を低くしたことにより、ＴＭＡの流量を通常より大きく設定できるのである。このことは、ＡｌＮキャップ層の成膜速度を大きくできることを意味し、成膜時間を短縮できるので、量産適用上好ましい。
【００４３】
実施例におけるＡｌＮキャップ層成膜時のＮＨ3流量は、成膜に必要な量よりかなり多く設定している。そこで、ＡｌＮキャップ層の成長を終了するにあたり、ＴＭＡの供給停止よりＮＨ3の供給停止をやや早くしているのである。前述したように、ＡｌＮは高温での安定性が高いため、雰囲気中にＮＨ3が存在しなくても、顕著な表面劣化は生じない。これにより、冷却過程で雰囲気に存在する残留ＮＨ3からの水素拡散を更に極小化できるのである。
【００４４】
また、本発明の方法は、ＡｌＮ成膜が完了したウェハの長期保存の視点からも有利である。ＧａＮを長期間大気中に保管しておくと、表面に汚染（酸化膜と考えられる）が生じる。ＧａＮは化学的に安定であるため、化学エッチング法で簡便かつ確実にその酸化膜を除去する方法が確立されていない。本発明の方法によれば、反応管内の清浄な雰囲気中でそのままキャップ層を形成してしまうことになり、表面はＡｌＮで保護されている。保存しておいてウェハは、素子化プロセス開始直前に化学エッチングにより、簡便かつ確実に清浄表面を露出させることができるのである。
【００４５】
本発明の場合、キャップ層の組成は高ＡｌＮ組成（≧０．７）のＡｌＧａＮ混晶であってもよいが、上記の説明から明らかであるように、最も効果的であるのはＡｌＮを用いた場合である。キャップ層の高ＡｌＮ組成は、実施例中のような化学エッチング法（アルカリ水溶液）で十分な選択比を得るため、及び十分な高温安定性を得るために、０．７以上が好ましい。
【００４６】
ＧａＮ単結晶上にＡｌＧａＮ混晶を成長する場合において、ＡｌＧａＮ結晶中に微小な割れ（クラック）が生じ易いことがよく知られている。ＡｌＧａＮの格子定数がＧａＮのそれよりわずかに小さく、ＡｌＧａＮ膜中に引っ張り歪みが生ずるためである。
キャップ層にこうしたクラックが発生すると、発生したクラックがｐ型ＧａＮ層にも伝搬してしまうことになる。また、本発明のようにキャップ層成長時にＮＨ3供給量を大幅に減じている場合、発生したクラックを通じてＧａＮが分解するおそれが考えられる。
【００４７】
本実施例の場合、ＡｌＮキャップ層１６の膜厚を０．０１μｍに設定しているが、これは、前述のクラック発生を避けるためである。保護膜としての機能を確実にするためには、膜厚を増加する方が望ましく、この場合は、ＡｌＮ膜の形成開始とともに基板温度を下げ始め、形成初期の部分を除くＡｌＮ膜を４００〜６００℃程度の低温で形成するようにすると良い結果が得られる。これは、４００〜６００℃程度の低温で形成したＡｌＮが多結晶またはアモルファス状になり、クラックが発生し難くなるためである。
【００４８】
Ｍｇドープｐ型ＧａＮコンタクト層１０の形成終了と同時に降温を開始し、４００〜６００℃の低温のみでＡｌＮを形成すれば、ＡｌＮ層の膜厚に対する制約は大きく緩和される。しかしながら、ＮＨ3が大量に存在する雰囲気中で降温する間にＭｇドープＧａＮ中へ水素が拡散してしまい、しかる後にＡｌＮでキャップすることになるので、本発明の効果が得られない。また、水素がＧａＮ中へ拡散しないほどＮＨ3の流量を減じてから降温すると、ＧａＮ層表面で窒素脱離が生じてしまうため、やはり本発明の効果は得られない。
【００４９】
結晶成長用反応管のガス排気経路にアンモニアの検出器を設置し、該検出器のアンモニア濃度指示値が所定の値を下回ったことを検出して、ＴＭＡの供給を停止するとともに降温を行うようにすると、反応管内のＮＨ3分圧が無くなるのと、ＴＭＡの供給停止及び降温開始のタイミングを精度良く合致させることができる。
【００５０】
また、ＡｌＮの成長を行う際に、キャリアガスに窒素を用いることにより、供給するＮＨ3の量をいっそう減少させることができ、より高い正孔濃度のｐ型を得ることができる。
【００５１】
【発明の効果】
本発明によれば、第１の結晶層に対して十分な化学エッチング選択比を有している材料からなる第２の結晶層を、第１の結晶層上に成膜し、さらに、第１の結晶層成膜時において成膜装置に導入する窒素原料の供給量を大幅に減少させかつ、成膜終了後に、第２の結晶層を化学エッチングで除去するので、第１の結晶層表面の正孔濃度が向上する。
【図面の簡単な説明】
【図１】 本発明による実施例にて作製されたリッジ型半導体レーザ素子の概略断面図。
【図２】 本発明による実施例の半導体レーザの製造工程中におけるレーザ基板の概略断面図。
【図３】 本発明による実施例の半導体レーザの製造工程中におけるレーザ基板の概略断面図。
【図４】 本発明による実施例の半導体レーザの製造工程中におけるレーザ基板の概略断面図。
【図５】 本発明による実施例の半導体レーザの製造工程中におけるレーザ基板の概略断面図。
【図６】 本発明による実施例の半導体レーザの製造工程中におけるレーザ基板の概略断面図。
【図７】 本発明による実施例の半導体レーザの製造工程中におけるレーザ基板の概略断面図。
【図８】 本発明による実施例の半導体レーザの製造工程中におけるレーザ基板の概略断面図。
【図９】 本発明による実施例にて作製された半導体レーザと従来例半導体レーザとの電圧電流特性を示すグラフ。
【主要部分の符号の説明】
１ 単結晶サファイア基板
２ 低温成膜ＧａＮ（又はＡｌＮ）層
３ ｎ型ＧａＮ層
４ ｎ型Ａｌ0.1Ｇａ0.9Ｎ層
５ ｎ型ＧａＮ層
６ ＩｎＧａＮ活性層
７ ｐ型Ａｌ0.2Ｇａ0.8Ｎ層
８ ｐ型ＧａＮ層
９ ｐ型Ａｌ0.1Ｇａ0.9Ｎ層
１０ ｐ型ＧａＮ層
１１ ＳｉＯ2絶縁膜
１３，１５ ｐ側電極
１４ ｎ側電極
１６ キャップ層

Claims (8)

  1. 結晶成長用反応管内においてアンモニアを窒素原料とした有機金属化学気相成長法で２族不純物元素を添加した３族窒化物半導体（ＡｌxＧａl-x）1-yＩｎyＮ（０≦ｘ≦１，０≦ｙ≦１）からなる第１の結晶層を形成する工程と、
    前記第１の結晶層上に、アンモニアを窒素原料とした有機金属化学気相成長法で３族窒化物半導体ＡｌzＧａl-zＮ（０．７≦ｚ≦１）からなる第２の結晶層を形成する工程と、
    前記第１及び第２の結晶層の形成後に、前記第２の結晶層の少なくとも一部分を、エッチングにより除去する工程と、を含む３族窒化物半導体素子の製造方法であって、
    前記第２の結晶層を形成する工程は、前記第１の結晶層を形成する工程における前記結晶成長用反応管へのアンモニアの供給量よりも減じた量のアンモニアを供給して第２の結晶層を形成する工程であることを特徴とする製造方法。
  2. 前記第２の結晶層を形成する工程は、降温工程を含むことを特徴とする請求項１記載の製造方法。
  3. 前記第２の結晶層を形成する工程は、前記降温工程の開始前に、前記アンモニアの供給を停止する工程を含むことを特徴とする請求項２記載の製造方法。
  4. 前記第２の結晶層を形成する工程は、前記アンモニアの供給を停止する工程の後に、３族原料の供給を停止する工程を含むことを特徴とする請求項３記載の製造方法。
  5. 前記３族原料の供給を停止する工程は、前記結晶成長用反応管のガス排気経路に設置したアンモニアの検出器のアンモニア濃度指示値が所定の値を下回ったことに応じて前記３族原料の供給を停止するとともに降温工程が開始することを特徴とする請求項４記載の製造方法。
  6. 前記降温工程は前記結晶成長用反応管の内部の温度を所定温度まで降下させる工程であって、前記第２の結晶層を形成する工程は、前記所定温度で更に第２の結晶層を形成する工程を含むことを特徴とする請求項２記載の製造方法。
  7. 前記所定温度は、４００乃至６００℃の間であることを特徴とする請求項６記載の製造方法。
  8. 前記第２の結晶層を形成する工程は、前記第１の結晶層を形成する工程の前記結晶成長用反応管内の温度を維持したまま開始することを特徴とする請求項１記載の製造方法。
JP12876899A 1999-05-10 1999-05-10 ３族窒化物半導体素子製造方法 Expired - Lifetime JP3833848B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP12876899A JP3833848B2 (ja) 1999-05-10 1999-05-10 ３族窒化物半導体素子製造方法
US09/565,025 US6335218B1 (en) 1999-05-10 2000-05-05 Method for fabricating a group III nitride semiconductor device
EP00109601.5A EP1052705B1 (en) 1999-05-10 2000-05-05 Method for fabricating a group III Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12876899A JP3833848B2 (ja) 1999-05-10 1999-05-10 ３族窒化物半導体素子製造方法

Publications (2)

Publication Number Publication Date
JP2000323751A JP2000323751A (ja) 2000-11-24
JP3833848B2 true JP3833848B2 (ja) 2006-10-18

Family

ID=14993002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12876899A Expired - Lifetime JP3833848B2 (ja) 1999-05-10 1999-05-10 ３族窒化物半導体素子製造方法

Country Status (3)

Country Link
US (1) US6335218B1 (ja)
EP (1) EP1052705B1 (ja)
JP (1) JP3833848B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825501B2 (en) * 1997-08-29 2004-11-30 Cree, Inc. Robust Group III light emitting diode for high reliability in standard packaging applications
JP2001094212A (ja) * 1999-09-24 2001-04-06 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US6498111B1 (en) 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
WO2001069659A2 (en) * 2000-03-14 2001-09-20 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
DE10056475B4 (de) * 2000-11-15 2010-10-07 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
JP3912044B2 (ja) * 2001-06-06 2007-05-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
JP2003031844A (ja) * 2001-07-11 2003-01-31 Sony Corp 半導体発光素子の製造方法
DE10147791A1 (de) * 2001-09-27 2003-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters
JP4178836B2 (ja) * 2002-05-29 2008-11-12 ソニー株式会社 窒化ガリウム系半導体素子及びその製造方法
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件
KR100631898B1 (ko) * 2005-01-19 2006-10-11 삼성전기주식회사 Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
JP2007042944A (ja) * 2005-08-04 2007-02-15 Rohm Co Ltd 窒化物半導体素子の製法
JP2007109843A (ja) * 2005-10-13 2007-04-26 Rohm Co Ltd 半導体レーザ製造方法及び半導体レーザ
US8101961B2 (en) 2006-01-25 2012-01-24 Cree, Inc. Transparent ohmic contacts on light emitting diodes with growth substrates
US7494546B1 (en) * 2006-07-14 2009-02-24 Blue Wave Semicodnuctors, Inc. Method of growing insulating, semiconducting, and conducting group III-nitride thin films and coatings, and use as radiation hard coatings for electronics and optoelectronic devices
JP4940928B2 (ja) * 2006-12-15 2012-05-30 日立電線株式会社 窒化物半導体の製造方法
JP2008235622A (ja) * 2007-03-22 2008-10-02 Mitsubishi Chemicals Corp ｐ型窒化物系化合物半導体膜の作製方法
US9484499B2 (en) 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
JP5112370B2 (ja) * 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9318874B2 (en) * 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device
WO2015015973A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2015029578A1 (ja) * 2013-08-27 2015-03-05 富士電機株式会社 半導体装置の製造方法および半導体装置
JP6394545B2 (ja) 2015-09-10 2018-09-26 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6772820B2 (ja) * 2016-12-22 2020-10-21 日亜化学工業株式会社 再生基板の製造方法及び発光素子の製造方法
US11195975B2 (en) * 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540791B2 (ja) * 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
JP3274907B2 (ja) * 1992-11-20 2002-04-15 日亜化学工業株式会社 窒化インジウムガリウム化合物半導体の成長方法
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3244980B2 (ja) * 1995-01-06 2002-01-07 株式会社東芝 半導体素子の製造方法
JPH0888432A (ja) * 1994-09-16 1996-04-02 Rohm Co Ltd 半導体レーザの製法
JP3254931B2 (ja) * 1994-10-17 2002-02-12 松下電器産業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法
JPH08316151A (ja) * 1995-05-17 1996-11-29 Fujitsu Ltd 半導体の製造方法
JP2872096B2 (ja) * 1996-01-19 1999-03-17 日本電気株式会社 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法
JP3301345B2 (ja) * 1997-03-31 2002-07-15 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体層の形成方法
JPH1174621A (ja) * 1997-08-29 1999-03-16 Toshiba Corp 窒化物系半導体発光素子
JP3094965B2 (ja) * 1997-09-02 2000-10-03 日本電気株式会社 窒化ガリウム厚膜の結晶成長方法

Also Published As

Publication number Publication date
EP1052705A1 (en) 2000-11-15
JP2000323751A (ja) 2000-11-24
US6335218B1 (en) 2002-01-01
EP1052705B1 (en) 2017-08-23

Similar Documents

Publication Publication Date Title
JP3833848B2 (ja) ３族窒化物半導体素子製造方法
EP3331035B1 (en) Group iii nitride semiconductor light-emitting element and manufacturing method therefor
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
US6329667B1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
US6117700A (en) Method for fabricating semiconductor device having group III nitride
US6518082B1 (en) Method for fabricating nitride semiconductor device
JP3470623B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
JP3433075B2 (ja) 窒化物系半導体素子の製造方法
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
JPH05183189A (ja) ｐ型窒化ガリウム系化合物半導体の製造方法。
JP3408413B2 (ja) 半導体の製造方法及び半導体装置
JP4581198B2 (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP2000208814A (ja) 半導体発光素子
US6235548B1 (en) Method of fabricating nitride semiconductor laser
JP2005203411A (ja) 窒化物半導体発光素子
JPH1168252A (ja) 半導体発光素子
JP2000164512A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法、半導体装置の製造方法および半導体発光素子の製造方法
US6259122B1 (en) Group III nitride semiconductor light-emitting device having anticracking feature
JP3555419B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法及び素子の製造方法
US7479448B2 (en) Method of manufacturing a light emitting device with a doped active layer
JP2004200671A (ja) 量子井戸構造を有する半導体光素子およびその製造方法
JPH08213656A (ja) 窒化ガリウム系化合物半導体発光素子
JP2007081075A (ja) 窒化物半導体レーザ素子およびその製造方法
JP4979011B2 (ja) 窒化物半導体レーザ素子およびその製造方法
JP2980379B2 (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150728

Year of fee payment: 9

EXPY Cancellation because of completion of term