JP7043551B2 - 発光デバイスのｐ型層を形成する方法 - Google Patents

発光デバイスのｐ型層を形成する方法 Download PDF

Info

Publication number
JP7043551B2
JP7043551B2 JP2020131423A JP2020131423A JP7043551B2 JP 7043551 B2 JP7043551 B2 JP 7043551B2 JP 2020131423 A JP2020131423 A JP 2020131423A JP 2020131423 A JP2020131423 A JP 2020131423A JP 7043551 B2 JP7043551 B2 JP 7043551B2
Authority
JP
Japan
Prior art keywords
trench
layer
type region
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020131423A
Other languages
English (en)
Other versions
JP2020182003A (ja
Inventor
ワイルドソン，アイザック
チャールズ ネルソン，エリック
デブ，パリジャット
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2020182003A publication Critical patent/JP2020182003A/ja
Application granted granted Critical
Publication of JP7043551B2 publication Critical patent/JP7043551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Description

本出願は、２０１６年５月２０日に出願された米国仮特許出願第６２／３３９，４４８号及び２０１６年７月１５日に出願された欧州特許出願第１６１７９６６１．０号に対する優先権を主張するものであり、米国仮特許出願第６２／３３９，４４８号及び欧州特許出願第１６１７９６６１．０号をここに援用する。
現在利用可能な最も効率的な光源の中に、発光ダイオード（ＬＥＤ）、共振器型（resonant cavity）発光ダイオード（ＲＣＬＥＤ）、垂直共振器面発光レーザ（ＶＣＳＥＬ）及び端面発光レーザを含む半導体発光デバイスがある。可視スペクトルで動作可能な高輝度発光デバイスの製造において現在関心ある材料系は、ＩＩＩ－Ｖ族半導体、特に、ＩＩＩ族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金を含む。典型的に、ＩＩＩ族窒化物発光デバイスは、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）又はその他のエピタキシャル技術により、サファイア、炭化シリコン、ＩＩＩ族窒化物若しくは複合材の基板、又はその他の好適な基板の上に、異なる組成及びドーパント濃度の複数の半導体層のスタック（積層体）をエピタキシャル成長することによって製造される。スタックは、しばしば、基板上に形成された、例えばＳｉでドープされた１つ以上のｎ型層と、該１つ以上のｎ型層上に形成された活性領域内の１つ以上の発光層と、活性領域上に形成された、例えばＭｇでドープされた１つ以上のｐ型層とを含んでいる。これらｎ型領域及びｐ型領域の上に、電気コンタクトが形成される。
商用のＩＩＩ族窒化物ＬＥＤでは、半導体構造は典型的にＭＯＣＶＤによって成長される。ＭＯＣＶＤにおいて使用される窒素源は典型的にアンモニアである。アンモニアが解離するとき、水素が生成される。水素は、ｐ型材料の成長中にｐ型ドーパントとして使用されるものであるマグネシウムと錯体を形成する。水素錯体は、マグネシウムのｐ型特性を不活性化し、ｐ型材料のドーパント濃度を実効的に低下させ、それがデバイスの効率を低下させる。ｐ型材料の成長後、水素を追い出すことによって水素－マグネシウム錯体を破壊するために、構造体がアニールされる。
本発明の実施形態に従った方法において、ｐ型領域とｎ型領域との間に配置されたＩＩＩ族窒化物発光層を含む半導体構造が成長される。ｐ型領域は半導体構造内に埋め込まれる。半導体構造内にトレンチが形成される。トレンチはｐ型領域を露出させる。トレンチを形成した後に、半導体構造がアニールされる。
埋込ｐ型領域と該ｐ型領域を活性化するためのトレンチとを含む半導体構造の一部を例示している。 図１に例示した構造の頂面の一部を例示している。 本発明の一部の実施形態に従った、埋込ｐ型領域を有するデバイスを形成する方法である。 本発明の一部の実施形態に従った、ｐ型領域がｎ型領域の前に成長されたＬＥＤを例示している。 本発明の一部の実施形態に従った、トンネル接合を含むＬＥＤを例示している。 本発明の一部の実施形態に従った、トンネル接合によって分離された２つのＬＥＤを含むデバイスを例示している。 マスク材料のセグメントを含んだ、部分的に成長された半導体デバイスの一部を例示している。 埋め込まれたトレンチを有する半導体デバイスの一部を例示している。 その中にメタルコンタクトが配置されたトレンチを含む半導体デバイスの一部を例示している。
ＩＩＩ族窒化物デバイス内のｐ型層を活性化するための水素フリー雰囲気中でのアニールの要求は、デバイス設計を制約する。実験的に実証されていることには、水素は、ｎ型ＩＩＩ族窒化物材料を通って拡散することができず、また、水素は容易には、典型的なデバイスウエハの直径の半分に相当する距離にわたって半導体材料中を横方向に拡散しない。結果として、活性化アニールが効果的であるためには、ｐ型層を何らかの他の層で覆うことはできない。実効的なアニールがないと、デバイスは、ｐ型層がないままとなり、又は極めて低いドーパント濃度を持つｐ型層を有するだけとなり、デバイスを実用にならないものとする。従って、例えば、トンネル接合（ジャンクション）を有するデバイス、又はｎ型層の前にｐ型層が成長されるデバイスなどの、埋込ｐ型層を有するデバイスは、ＭＯＣＶＤによる成長とそれに続くアニールとを含む従来プロセスによってでは形成されることができない。
本発明の実施形態においては、埋込ｐ型層を有するデバイス構造が成長される。埋込ｐ型層の一部を露出させるトレンチがデバイス構造内に形成される。次いで、この構造がアニールされることで、水素は埋込ｐ型層からトレンチへと横方向に拡散することができ、水素が周囲に逃げることができるようになる。
図１は、半導体デバイス構造の一部を例示している。図１の構造は、例えば、サファイア、ＳｉＣ、Ｓｉ、非ＩＩＩ族窒化物材料、ＧａＮ、複合基板、又はその他の好適な基板とし得る成長基板３０上に成長されている。ｐ型領域１００の前にオプションのＩＩＩ族窒化物膜１０２が成長され得るが、ＩＩＩ族窒化物膜１０２は必ずしも必要ではない。ＩＩＩ族窒化物膜１０２は、例えば、核生成層若しくはバッファ層、ＧａＮ若しくはその他のＩＩＩ族窒化物材料とし得る平滑化層、ｎ型層、発光層若しくは活性層、アンドープ層、デバイスの活性領域、及び／又はその他の好適な層若しくは材料を含み得る。
ｐ型領域１００は、例えばＭｇ又は他の好適材料などのｐ型ドーパントでドープされた、少なくとも１つの２元、３元、４元又は５元のＩＩＩ族窒化物層を含む。
ｐ型層１００がＩＩＩ族窒化物膜１０４によって埋められるように、ｐ型層１００の後にＩＩＩ族窒化物膜１０４が成長される。ＩＩＩ窒化物膜１０４は、ｎ型層、ｐ型層、デバイスの活性領域、発光層、アンドープ層、及び／又はその他の好適な層若しくは材料を含み得る。
成長後又は成長中に、半導体構造内にトレンチ１０６が形成される。トレンチ１０６は、図１に示すように、トレンチ１０６の底がｐ型領域１００内にあるように、ＩＩＩ族窒化物膜１０４の厚さ全体を貫いて延在し得る。それに代えて、トレンチ１０６は、トレンチ１０６の底がＩＩＩ族窒化物膜１０２内にあるか、成長基板３０の表面であるか、又は成長基板３０内まで延在するかであるように、窒化物膜１０４及びｐ型領域１００の双方の厚さ全体を貫いて延在していてもよい。
トレンチ１０６の幅１０８は、例えば、一部の実施形態において少なくとも０．０５μｍ、一部の実施形態において５０μｍ以下、一部の実施形態において少なくとも０．５μｍ、そして、一部の実施形態において１５μｍ以下とし得る。一部の実施形態において、トレンチは、発光面積を失うことを避けるために、可能な限り小さく保たれる。
ｐ型領域１００の全てが、後のアニール中の水素の最大拡散長以下の距離だけ、トレンチから離間されるように、トレンチ１０６同士が離間される。トレンチ１０６間の最大間隔１１０は、アニール中の水素の平均拡散長又は最大拡散長の２倍とし得る。間隔１１０は、アニール中の水素の最大横方向拡散長を決定し得るものであるアニールの条件（異なるアニールは異なる最大横方向拡散長を有し得る）によって決定され得る。最近傍のトレンチ同士の間の最大間隔１１０は、一部の実施形態において少なくとも１μｍ、一部の実施形態において５００μｍ以下、一部の実施形態において少なくとも５μｍ、そして、一部の実施形態において２５０μｍ以下とし得る。
トレンチ１０６を形成した後に、図１に示した半導体構造がアニールされ得る。アニール中、水素がｐ型領域１００からトレンチ１０６内に追い出され、水素は半導体構造から周囲へと逃げることができる。
一部の実施形態において、アニール後に、トレンチ１０６は絶縁材料１１４で充填され得る。絶縁材料１１４は、不注意に短絡を引き起こすことなく、トレンチを有する表面上にメタルコンタクトを形成することを可能にする。絶縁材料１１４は、アニール後の処理の如何なる段階で形成されてもよく、例えば、成長基板が除去される実施形態では、成長基板を除去する前又は後にトレンチ１０６が絶縁材料１１４で充填されてもよく、あるいは、埋め込まれている層を露出させるエッチングが行われる実施形態では、そのようなエッチングの前又は後にトレンチ１０６が絶縁材料１１４で充填されてもよい。
一部の実施形態において、トレンチ１０６は、図９に例示するように、ｐ側を下にしたデバイスにおいて、ｐ型領域と接触するようにメタルコンタクトが中に形成されるビアとして使用される。ｐ型領域１００と接触するメタルコンタクト１３４がトレンチ１０６内に形成される実施形態では、メタルコンタクトが（図９に例示するようにトレンチ１３２の底で）埋込ｐ型領域１００又はその他の所望の層のみと直に接触し、上方の層（ＩＩＩ族窒化物膜１０４）とは接触しないように、一連の金属及び絶縁体が堆積されてパターニングされる。例えば、メタルコンタクトと直に接触されるべきでない半導体層とコンタクトメタル１３４との間で、トレンチの側壁に、絶縁材料１３０が配置され得る。
一部の実施形態において、トレンチ１０６は、空気又は周囲ガスに曝されたままであり、あるいは、充填されるのではなく薄いパッシベーション層（例えば、ＳｉＯ２）で被覆される。従って、一部の実施形態において、トレンチ１０６は、絶縁材料又は不動態化材料で部分的又は完全に充填され得る。
図２は、図１の構造の頂面１１２の一部の平面図である。図２に例示するように、一部の実施形態において、トレンチ１０６は、互いにアイソレートされ、トレンチによって途切れていない半導体構造の一部によって取り囲まれ得る。従って、一部の実施形態において、半導体材料は全て電気的に接続され、トレンチ１０６は、電気的に孤立化された半導体材料のアイランドを形成しない。一部の実施形態では、一部又は全てのトレンチが互いに接続して、半導体材料の孤立アイランドを形成してもよく、例えば、一部の実施形態において、トレンチ１０６は、後に半導体材料のウエハから分離される単一のデバイスの境界を画成し得る。デバイスのウエハ上に形成される単一のデバイスが、互いに接続して当該デバイスの境界又は当該デバイス内の半導体材料の孤立アイランドを画成する幾つかのトレンチと、互いから分離されて半導体材料の孤立アイランド内に形成される１つ以上のその他のトレンチとを有していてもよい。
図３は、デバイスを形成する方法を例示している。ブロック１２０にて、埋込ｐ型領域を有するＩＩＩ族窒化物構造が成長基板上に成長される。
ブロック１２２にて、成長されたＩＩＩ族窒化物構造内にトレンチ１０６が形成される。トレンチ１０６は、図１及び２に例示されている。トレンチ１０６は、例えば、ドライエッチング、ウェットエッチング、又はドライエッチングとウェットエッチングとの組み合わせを含め、如何なる好適技術によって形成されてもよい。一部の実施形態において、トレンチを形成する方法は、トレンチをエッチングすることによって形成された半導体材料の露出面からの水素の拡散に影響を及ぼし得る。例えば、ｐ型ＧａＮがドライエッチング中にｎ型ＧａＮに転換することが知られている。ｎ型に転換するｐ型の表面の厚さが過大であると、水素の拡散が阻止されて、水素が、型転換した表面に積み上がって、逃げることができないようになってしまい得る。従って、一部の実施形態では、ドライエッチングしてトレンチ１０６を形成した後に、ｎ型転換した層を除去するために、又は、ｎ型転換した層の厚さを、水素が容易に拡散しきる厚さまで薄くするために、トレンチの表面を、ウェットエッチングで洗浄し得る。
一部の実施形態では、図７及び８に例示するように、成長中にトレンチを形成するように、半導体構造が選択的に成長され得る。例えば、図７に例示するように、基板３０の上に、オプションのＩＩＩ族窒化物膜１０２、及びｐ型領域１００が成長される。例えばＳｉＯ２などのマスク材料１２０が、ｐ型領域１００上に配置され、次いで、トレンチが形成される領域に当該マスク材料が残されるようにパターニングされ得る。マスク材料は、図７に示した位置に限定されない。例えば、様々な実施形態において、マスク材料は、成長基板上に直接的に形成され、部分的に成長されたＩＩＩ族窒化物膜１０２の表面上に形成され、完全に成長されたＩＩＩ族窒化物膜１０２の表面上に形成され、部分的に成長されたｐ型領域１００の表面上に形成され、又は、図示のように、完全に成長されたｐ型領域１００の表面上に形成される。マスク材料がｐ型領域１００の少なくとも一部と直に接触する限りにおいて、マスク材料は、（成長基板３０の直上を含めて）いずれかの表面上で、デバイスのいずれかの層内に、如何なる厚さで形成されてもよく、また、複数の層の中を延在してもよい。
マスク材料１２０を覆って、ＩＩＩ族窒化物膜１０４が成長される。成長は、ラテラルオーバーグロースによって最終的にマスク材料を覆うことになり、その結果、図８に示すように、隣接するマスク領域の間の領域１２２がＩＩＩ族窒化物材料で充填される。成長後にダイが個片化されるときに、ウェットエッチング又はその他の好適技術を用いてマスク材料を除去することができ、活性化アニール中にそれを通って水素が逃げ得る埋込トレンチ１２４が形成され得る。活性化アニール中、水素は、埋込トレンチが周囲に露出されるところであるウエハの側面を通って、埋込トレンチから逃げ出る。
図３に戻るに、ブロック１２４にて、埋込ｐ型領域を活性化する（例えば、ｐ型領域内のｐ型ドーパントと錯体を形成している水素を追い出すことによる）ために、トレンチを有するＩＩＩ族窒化物構造がアニールされる。
図４、５、及び６は、図１、２、及び３に例示したようにトレンチを形成してアニールすることによって活性化され得る埋込ｐ型領域を含むデバイスを例示している。図４は、ｎ型領域の前にｐ型領域が成長されるデバイスを例示している。図５及び６は、トンネル接合を含むデバイスを例示している。明瞭さのため、図４、５、及び６ではトレンチが省略されている。特に、図４、５、及び６に例示するデバイスは、例えば、一辺１ｍｍ程度とすることができ、これが意味することは、単一のデバイス内に何十又は更には何百ものトレンチが形成され得るということである。図４、５、及び６に例示するデバイスのいずれにおいても、それらトレンチのうち１つ以上は、上述したように、デバイスの埋込層へのメタルコンタクトがその中に配置されるビアとして使用され得る。
一部の実施形態において、ＩＩＩ族窒化物デバイスのｐ型領域は、発光層及びｎ型領域の前に成長される。
従来のＩＩＩ族窒化物ＬＥＤでは、基板上に先ずｎ型領域が成長され、それに発光層及びｐ型半導体が続く。ｎ側を下にして成長されたＩＩＩ族窒化物ＬＥＤの内部電界は、順方向バイアスの増大に伴って増大する。結果として、デバイスバイアス（電流）が増大されるにつれて、内部電界が増大して、電子－正孔の重なりを減少させ、それにより放射効率を低下させる。基板上に先ずｐ型領域を成長させて、逆の順序でデバイスを成長させることは、内部電界を反転させる。ｐ側を下にして成長されたＩＩＩ族窒化物ＬＥＤにおいて、内部電界が内蔵（ビルトイン）分極電界とは反対向きである。結果として、順方向バイアス（電流）が増大するにつれて、そのようなデバイスの放射効率が上昇し得る。
図４は、発光層及びｎ型領域の前にｐ型領域が成長されるデバイスの一例を示している。このような半導体構造は、任意の好適なデバイスに組み込まれることができ、本発明の実施形態は、図示の縦型デバイスに限定されない。例えばフリップチップデバイスなどの、元々の成長基板が除去される実施形態では、ｐ型領域への電気コンタクトを作製するために構造１０２を完全に除去してもよく、あるいは、その上にメタルコンタクトが形成され得るｐ型領域の部分を露出させるように、構造１０２を貫いて穴／トレンチをエッチングしてもよい。例えば横型ダイデバイスなどの、基板が残存する実施形態では、一方のコンタクトが半導体構造の頂面上に配置され、他方のコンタクトが、ｐ型領域を露出させるようにエッチングすることによって露出された表面上に配置され得る。
図４に例示するデバイスは、成長基板（図示せず）上に成長された半導体構造１０を含んでいる。先ずｐ型領域１２が成長され、それに続いて、少なくとも１つの発光層１４を含む活性領域又は発光領域が成長され、それに続いてｎ型領域１６が成長される。
ｐ型領域１２は、図１の埋込ｐ型領域１００に対応し、活性領域１４及びｎ型領域１６は、図１のＩＩＩ族窒化物膜１０４に対応し、図１のＩＩＩ族窒化物膜１０２は、核生成又はバッファ構造（図示せず）であることもあるし、省略されることもある。
ｐ型領域１２上にメタルｐコンタクト１８が配置され、ｎ型領域１６上にメタルｎコンタクト２０が配置されている。
半導体構造１０は、ｎ型領域とｐ型領域との間に挟まれた発光領域又は活性領域を含む。ｎ型領域１６は、異なる組成及びドーパント濃度の複数の層を含み得る。該複数の層は、例えば、発光領域が効率的に発光するのに望ましい特定の光学特性、材料特性若しくは電気特性に合わせて設計されるｎ型、若しくはｐ型であってもよい、デバイス層を含み得る。発光層１４は、発光領域又は活性領域１８に含まれ得る。好適な発光領域の例は、単一の厚い若しくは薄い発光層、又はバリア層によって分離された複数の薄い若しくは厚い発光層を含んだマルチ量子井戸発光領域を含む。ｐ型領域１２は、異なる組成、厚さ及びドーパント濃度の複数の層を含み得る。該複数の層は、例えば、ｐ型、ｎ型、あるいは意図的にはドープされないものとし得るバッファ層若しくは核生成層などのプリパレーション層及び／又は成長基板の除去を容易にするように設計される層、並びに意図的にはドープされない層、又はｎ型層を含み得る。
成長後、半導体構造は、何らかの好適なデバイスへと処理され得る。
一部の実施形態において、ＩＩＩ族窒化物デバイスはトンネル接合を含む。トンネル接合（tunnel junction；ＴＪ）は、逆バイアスで電子がｐ型層の価電子帯からｎ型層の伝導帯にトンネリングすることを可能にする構造である。電子がトンネリングするとき、ｐ型層内に正孔が残され、その結果、双方の層にキャリアが生成される。従って、逆バイアスにて小さいリーク電流が流れるダイオードのような電子デバイスにおいて、逆バイアスにてトンネル接合を横切って大きい電流を運ぶことができる。トンネル接合は、ｐ／ｎトンネル接合における伝導帯と価電子帯との特定のアライメントを必要とし、これは典型的に、非常に高いドーピング（例えば、（Ａｌ）ＧａＡｓ材料系におけるｐ＋＋／ｎ＋＋接合）を用いる他の材料系において達成されてきた。ＩＩＩ族窒化物材料は、異なる合金組成間のヘテロ界面に電界を生成する固有の分極を有する。この分極場を利用して、トンネリングに必要なバンドアライメントを達成することができる。
図５及び６は、トンネル接合を含む２つのデバイスを例示している。
図５のデバイスでは、ｐ型領域と、ｐ型領域に電流を注入するメタルコンタクトとの間にトンネル接合が配置されている。ｎ型層上にコンタクトが形成され得る。ｎ型層は、ｐ型層と比較して、遥かに良好なシート抵抗、ひいては、より良好な電流拡散（スプレッディング）を有し得る。図５に示すデバイスでは、トンネル接合を介してｐ型領域からの正孔をｎ型コンタクト層内の電子へと変換することにより、ｎ型層が、ＬＥＤの正端子及び負端子の双方のためのコンタクト層として使用される。
図５のデバイスは、成長基板上に成長されたｎ型領域３２と、それに続く、発光領域内に配置され得る発光層３４と、ｐ型領域３６とを含んでいる。ｎ型領域３２、発光層３４、及びｐ型領域３６は、図４に関連する記述にて上述されている。トンネル接合３８が、ｐ型領域３６の上に形成されている。
一部の実施形態において、トンネル接合３８は、ｐ型領域３６と直に接触した、ｐ＋＋層としても参照される高濃度ドープされたｐ型層と、ｐ＋＋層と直に接触した、ｎ＋＋層としても参照される高濃度ドープされたｎ型層とを含む（一部の実施形態では、トンネル接合３８のｐ＋＋層がデバイス内のｐ型領域として機能し、それ故に、別個のｐ型領域は必要とされない）。一部の実施形態において、トンネル接合３８は、ｐ＋＋層とｎ＋＋層との間に挟まれた、ｐ＋＋層及びｎ＋＋層とは異なる組成の層を含む。一部の実施形態において、トンネル接合３８は、ｐ＋＋層とｎ＋＋層との間に挟まれたＩｎＧａＮ層を含む。一部の実施形態において、トンネル接合３８は、ｐ＋＋層とｎ＋＋層との間に挟まれたＡｌＮ層を含む。トンネル接合３８は、後述するｎ型層４０と直に接触する。
ｐ＋＋層は、例えば、約１０１８ｃｍ－３から約５×１０２０ｃｍ－３の濃度まで例えばＭｇ又はＺｎなどのアクセプタでドープされたＩｎＧａＮ又はＧａＮとし得る。一部の実施形態において、ｐ＋＋層は、約２×１０２０ｃｍ－３から約４×１０２０ｃｍ－３の濃度にドープされる。ｎ＋＋層は、例えば、約１０１８ｃｍ－３から約５×１０２０ｃｍ－３の濃度まで例えばＳｉ又はＧｅなどのドナーでドープされたＩｎＧａＮ又はＧａＮとし得る。一部の実施形態において、ｎ＋＋層は、約７×１０１９ｃｍ－３から約９×１０１９ｃｍ－３の濃度にドープされる。トンネル接合３８は通常、非常に薄く、例えば、トンネル接合３８は、約２ｎｍから約１００ｎｍの範囲の合計厚さを有することができ、ｐ＋＋層及びｎ＋＋層の各々が、約１ｎｍから約５０ｎｍの範囲の厚さを有し得る。一部の実施形態において、ｐ＋＋層及びｎ＋＋層の各々は、約２５ｎｍから約３５ｎｍの範囲の厚さを有し得る。ｐ＋＋層及びｎ＋＋層は、必ずしも同じ厚さを有していなくてもよい。一実施形態において、ｐ＋＋層は、１５ｎｍのＭｇドープされたＩｎＧａＮであり、ｎ＋＋層は、３０ｎｍのＳｉドープされたＧａＮである。ｐ＋＋層及びｎ＋＋層は、傾斜したドーパント濃度を有していてもよい。例えば、下に位置するｐ型領域３６に隣接するｐ＋＋層の部分が、下に位置するｐ型領域のドーパント濃度からｐ＋＋層における所望のドーパント濃度まで傾斜したドーパント濃度を有し得る。同様に、ｎ＋＋層は、ｐ＋＋層に隣接する最大値からトンネル接合３８の上に形成されるｎ型層４０に隣接する最小値まで傾斜したドーパント濃度を有し得る。トンネル接合３８は、逆バイアスモードにて電流を導通するときにトンネル接合３８が低い直列電圧降下を示すよう、十分な薄さであるように、且つ十分にドープされるように製造される。一部の実施形態において、トンネル接合３８を横切っての電圧降下は、約０．１Ｖから約１Ｖである。
ｐ＋＋層とｎ＋＋層との間にＩｎＧａＮ層若しくはＡｌＮ層又はその他の好適層を含む実施形態は、トンネリングのためにバンドをアライメントする助けとするよう、ＩＩＩ族窒化物における分極場を利用し得る。この分極効果は、ｎ＋＋層及びｐ＋＋層のドーピング要求を低減させ、また、必要なトンネリング距離を短縮させ得る（可能性として、より大きい電流を可能にする）。ｐ＋＋層とｎ＋＋層との間の層の組成は、ｐ＋＋層及びｎ＋＋層の組成とは異なることができ、且つ／或いは、ＩＩＩ族窒化物材料系の中の異種材料間に存在する分極電荷により、バンド再アライメントを生じさせるように選択され得る。
好適なトンネル接合の例が米国特許第８０３９３５２号に記載されており、それをここに援用する。
トンネル接合３８上に、ｎ＋＋層と直に接触して、ｎ型コンタクト層４０が形成される。
図５のデバイスにおいて、ｐ型領域３６及びトンネル接合３８のｐ＋＋層が、図１のｐ型領域１００に対応し、トンネル接合３８のｎ＋＋層及びｎ型コンタクト層４０が、図１のＩＩＩ族窒化物膜１０４に対応し、ｎ型領域３２及び活性領域３４が、図１のＩＩＩ族窒化物膜１０２に対応する。
ｎ型コンタクト層４０上及びｎ型領域３２上に、それぞれ、第１のメタルコンタクト４４及び第２のメタルコンタクト４２が形成される。図５に例示するように、フリップチップデバイスを形成するようにメサがエッチングされてもよいし、あるいは、その他の好適デバイス構造が使用されてもよい。第１及び第２のメタルコンタクト４４及び４２は、例えばアルミニウムなどの同じ材料とし得るが、これは必ずしも必要でなく、任意の好適な１つ以上のコンタクトメタルが使用され得る。
図６のデバイスでは、複数のＬＥＤが互いに上下に成長され、トンネル接合を介して直列に接続される。図６のデバイスでは、単一のＬＥＤのフットプリント内に複数のＬＥＤが作製されており、これは、単位面積当たりに生成される光束を劇的に増加させ得る。さらに、トンネル接合によって接続されたこれらのＬＥＤを、より低い駆動電流で駆動することにより、各ＬＥＤがそのピーク効率で動作することができる。単一のＬＥＤでは、これは光出力の低下をもたらすことになるが、所与のチップ面積内に２つ以上のＬＥＤを直列接続して有することにより、効率を劇的に向上させながら光出力を維持することができる。故に、図６に例示するトンネル接合デバイスは、高い効率を必要とする用途、及び／又は単位面積当たり高い光束を必要とする用途に使用され得る。
図６のデバイスは、成長基板上に成長されたｎ型領域３２と、それに続く、発光領域内に配置され得る発光層３４と、ｐ型領域３６とを含んでいる（上述のように、トンネル接合のｐ＋＋層がｐ型領域３６として機能し、それ故に、別個のｐ型領域は必要とされないこともある）。ｎ型領域３２、発光層３４、及びｐ型領域３６は、図４に関連する記述にて上述されている。上述のようなトンネル接合３８が、ｐ型領域３６の上に形成されている。トンネル接合３８の上に、第２のｎ型領域４６、第２の発光層４８、及び第２のｐ型領域５０を含む第２のデバイス構造が形成される。トンネル接合３８は、ｐ＋＋層が第１のＬＥＤのｐ型領域３６と直に接触し、ｎ＋＋層が第２のＬＥＤのｎ型領域４６と直に接触するような向きにされる。
図６のデバイスにおいて、ｐ型領域３６及びトンネル接合３８のｐ＋＋層が、図１のｐ型領域１００に対応し、トンネル接合３８のｎ＋＋層、ｎ型層４６、活性領域４８、及びｐ型領域５０が、図１のＩＩＩ族窒化物膜１０４に対応し（トレンチがｐ型領域５０と直に接触する場合、トレンチはｐ型領域５０も活性化することになるが、ｐ型領域５０は、それが最後に成長された層である場合、従来からのアニールによって活性化されることもできる）、ｎ型領域３２及び活性領域３４が、図１のＩＩＩ族窒化物膜１０２に対応する。
第１のＬＥＤのｎ型領域３２上及び第２のＬＥＤのｐ型領域５０上に、それぞれ、第１のメタルコンタクト５４及び第２のメタルコンタクト５２が形成される。図６に例示するように、フリップチップデバイスを形成するようにメサがエッチングされてもよいし、あるいは、その他の好適デバイス構造が使用されてもよい。一部の実施形態において、図５のデバイスにて例示したようにｎ型層上に第２のメタルコンタクト５２を形成するために、第２のＬＥＤのｐ型領域５０の上に、更なるトンネル接合とｎ型層とを形成してもよい。
図６には２つの活性領域が示されているが、各活性領域に隣接するｐ型領域が、次の活性領域に隣接するｎ型領域から、トンネル接合によって隔てられるのであれば、図示の２つのメタルコンタクトの間に如何なる数の活性領域が含められてもよい。図６のデバイスは２つのみのコンタクトを有するので、双方の発光層が同時に発光し、個別及び別々に活性化されることはできない。他の実施形態では、追加のコンタクトを形成することによって、スタック内の個々のＬＥＤが別々に作動されてもよい。一部の実施形態では、デバイスが例えば１１０ボルトや２２０ボルトなどの典型的なライン電圧で動作することができるように、デバイスは十分な接合（ジャンクション）を有し得る。
２つの発光層は、それらが同色の光を発するように同じ組成で製造されてもよいし、あるいは、それらが異なる色（すなわち、異なるピーク波長）の光を発するように異なる組成で製造されてもよい。例えば、２つのコンタクトを有する３つの活性領域のデバイスが、第１の活性領域が赤色光を発し、第２の活性領域が青色光を発し、そして、第３の活性領域が緑色光を発するように製造され得る。活性化されるとき、このデバイスは白色光を作り出し得る。これらの活性領域は、それらが同じ領域から光を放つように見えるように積み重ねられているので、このようなデバイスは、積み重ねられるのではなく隣り合う活性領域からの赤色光、青色光及び緑色光を組み合わせるデバイスにおいて存在する色の混ぜ合わせに伴う問題を回避し得る。異なる波長の光を発する複数の活性領域を有するデバイスでは、最も短い波長の光を生成する活性領域が、そこから光が取り出される表面（概して、ＬＥＤのサファイア、ＳｉＣ、又はＧａＮの成長基板）に対して最も近く配置され得る。最も短い波長の活性領域を出力表面の近くに配置することは、他の活性領域の量子井戸における吸収による損失を最小化し得るとともに、より長い波長の活性領域をコンタクトによって形成されるヒートシンクに近い方に置くことによって、いっそう敏感な長めの波長の量子井戸への熱インパクトを低減し得る。量子井戸層はまた、量子井戸層内での光の吸収が低くなるように十分に薄くされ得る。デバイスから放出される混合光の色は、各色の光を発する活性領域の数を選択することによって制御され得る。例えば、人間の目は、緑色光子に対して非常に敏感であり、赤色光子及び青色光子に対してさほど敏感でない。バランスのとれた白色光を生み出すために、積層活性領域デバイスは、単一の緑色活性領域と、複数の青色及び赤色活性領域とを有していてもよい。
図４、５、及び６のデバイスは、技術的に知られているように、成長基板３０上にＩＩＩ族窒化物半導体構造を成長させることによって形成される。成長基板は、サファイアであることが多いが、例えばＳｉＣ、Ｓｉ、ＧａＮ、又は複合基板（例えば、サファイアテンプレート上のＧａＮなど）などの如何なる好適基板であってもよい。ＩＩＩ族窒化物半導体構造が上に成長される成長基板の表面は、成長前にパターン加工、粗面加工、又はテクスチャ加工されてもよく、そうすることはデバイスからの光取り出しを向上させ得る。成長表面とは反対側の成長基板の表面（すなわち、フリップチップ構成において光の大部分がそれを通して取り出される表面）は、成長の前又は後にパターン加工、粗面加工、又はテクスチャ加工されてもよく、そうすることはデバイスからの光取り出しを向上させ得る。
メタルコンタクトは、しばしば、例えば反射メタル及びガードメタルなどの複数の導電層を含む。ガードメタルは、反射メタルのエレクトロマイグレーションを防止あるいは抑制し得る。反射メタルは銀であることが多いが、如何なる好適な１つ以上の材料が使用されてもよい。メタルコンタクトは、例えばシリコンの酸化物又はその他の好適材料などの誘電体で充填され得る間隙によって、互いに電気的に絶縁される。ｎ型領域３２の複数部分を露出させる複数のビアが形成されてもよく、メタルコンタクトは、図４、５、及び６に例示した構成に限定されない。メタルコンタクトは、技術的に知られているように、誘電体／金属スタックを有するボンドパッドを形成するように再分配されてもよい。
ＬＥＤへの電気的な接続を形成するため、１つ以上のインターコネクトが、図示した２つのメタルコンタクトの上に形成され、あるいはそれらに電気的に接続される。インターコネクトは、例えば、はんだ、スタッドバンプ、金層、又はその他の好適構造とし得る。
基板３０は、薄化されたり、全体が除去されたりしてもよい。一部の実施形態において、薄化することによって露出された基板３０の表面が、光取り出しを向上させるためにパターン加工、テクスチャ加工、又は粗面加工される。
ここに記載されたデバイスはいずれも、波長変換構造と組み合わされてもよい。波長変換構造は、１つ以上の波長変換材料を含有し得る。波長変換構造は、ＬＥＤに直に接続されてもよいし、ＬＥＤに直に接続されることなくＬＥＤの近傍に配置されてもよいし、あるいは、ＬＥＤから離間されてもよい。波長変換構造は、如何なる好適構造ともし得る。波長変換構造は、ＬＥＤとは別個に形成されてもよいし、あるいは、ＬＥＤとともにその場（ｉｎ－ｓｉｔｕ）形成されてもよい。
ＬＥＤとは別個に形成される波長変換構造の例は、焼結又はその他の好適プロセスによって形成され得るセラミック波長変換構造や、ロール、キャスト、又はその他の方法でシートへと形成される例えばシリコーン又はガラスなどの透明材料内に置かれ、次いで個々の波長変換構造へと個片化される粉末蛍光体などの波長変換構造や、ＬＥＤの上にラミネート又はその他の方法で配置され得るものであるフレキシブルシートへと形成される例えばシリコーンなどの透明材料内に置かれる粉末蛍光体などの波長変換構造を含む。
その場形成される波長変換構造の例は、例えばシリコーンなどの透明材料と混合されて、ＬＥＤの上にディスペンス、スクリーン印刷、ステンシル、成形、又はその他の方法で配置される粉末蛍光体などの波長変換材料や、電気泳動、蒸着、又はその他の好適タイプの堆積によってＬＥＤ上にコーティングされる波長変換材料を含む。
単一のデバイス内で、複数の形態の波長変換構造を使用することができる。単なる一例として、セラミック部材及び成形部材に同じ又は異なる波長変換材料を用いて、セラミック波長変換部材を、成形された波長変換部材と組み合わせることができる。
波長変換構造は、例えばコンベンショナルな蛍光体、有機蛍光体、量子ドット、有機半導体、ＩＩ－ＶＩ族若しくはＩＩＩ－Ｖ族半導体、ＩＩ－ＶＩ族若しくはＩＩＩ－Ｖ族半導体量子ドット若しくはナノ結晶、染料、ポリマー、又は発光するその他の材料を含み得る。
波長変換材料は、ＬＥＤによって発せられた光を吸収して、１つ以上の異なる波長の光を発する。ＬＥＤによって発せられた未変換の光が、この構造から取り出される光の最終的なスペクトルの一部をなすことが多いが、必ずしもそうである必要はない。一般的な組み合わせの例は、黄色発光の波長変換材料と組み合わされた青色発光のＬＥＤ、緑色発光及び赤色発光の波長変換材料と組み合わされた青色発光のＬＥＤ、青色発光及び黄色発光の波長変換材料と組み合わされたＵＶ発光のＬＥＤ、並びに青色発光、緑色発光及び赤色発光の波長変換材料と組み合わされたＵＶ発光のＬＥＤを含む。構造から発せられる光のスペクトルを調整するために、他の色の光を発する波長変換材料が追加されてもよい。
ここに記載された実施形態は、如何なる好適な発光デバイスに組み込まれてもよい。本発明の実施形態は、図示した特定の構造に限定されない。
一部の実施形態の一部の特徴が省略されたり、あるいは他の実施形態とともに実装されたりし得る。ここに記載されたデバイス要素及び方法要素は、交換可能であることがあり、また、ここに記載された例又は実施形態のいずれかで使用されたり、あるいはそれから省略されたりし得る。
上述の例及び実施形態では、半導体発光デバイスは、青色光又はＵＶ光を発するＩＩＩ族窒化物ＬＥＤであるが、例えばレーザダイオードなどの、ＬＥＤ以外の半導体発光デバイスも、本発明の範囲内である。また、ここに記載された原理は、例えばその他のＩＩＩ－Ｖ族材料、ＩＩＩ族リン化物、ＩＩＩ族ヒ化物、ＩＩ－ＶＩ族材料、ＺｎＯ、又はＳｉ系材料などの、その他の材料系からなる半導体発光デバイス又はその他のデバイスにも適用可能であり得る。
本発明を詳細に説明したが、当業者が認識するように、本開示を所与として、ここに記載の発明概念の精神を逸脱することなく、本発明に変更が為され得る。故に、本発明の範囲は、図示して説明した特定の実施形態に限定されるものではない。

Claims (13)

  1. ＩＩＩ族窒化物半導体構造を選択的に成長させる方法であって、
    表面上にマスク材料の複数のセクションを形成し、
    前記マスク材料の前記複数のセクションの周りに前記半導体構造をパターン形成し、前記マスク材料の少なくとも１つのセクションが、前記半導体構造に埋め込まれた少なくとも１つのｐ型領域の少なくとも一部と接触しており、
    前記マスク材料の前記複数のセクションを除去して、前記少なくとも１つのｐ型領域の前記少なくとも一部を露出させる少なくとも１つのトレンチを形成し、
    前記少なくとも１つのトレンチを形成した後に、前記半導体構造をアニールする、
    ことを有する方法。
  2. 前記半導体構造は、前記少なくとも１つのｐ型領域及び少なくとも１つのｎ型領域を有する、請求項１に記載の方法。
  3. 前記半導体構造は更に、少なくとも１つのＩＩＩ族窒化物発光層を有する、請求項２に記載の方法。
  4. 前記マスク材料は絶縁材料を有する、請求項１に記載の方法。
  5. 前記半導体構造をアニールした後に、前記少なくとも１つのトレンチを絶縁材料で充填する、ことを更に有する請求項１に記載の方法。
  6. 複数のトレンチが存在し、前記複数のトレンチの各々に対して最近傍のトレンチが存在する、請求項１に記載の方法。
  7. 前記複数のトレンチの各々が、前記複数のトレンチの各々によって途切れていない前記半導体構造の一部によって取り囲まれる、請求項６に記載の方法。
  8. 前記半導体構造を前記アニールする工程における水素の最大拡散長が、最近傍のトレンチ同士の間隔の１／２よりも大きい、請求項６に記載の方法。
  9. 前記半導体構造はトンネル接合を有する、請求項１に記載の方法。
  10. 前記少なくとも１つのトレンチは、少なくとも１つの埋め込まれたトレンチを有し、該少なくとも１つの埋め込まれたトレンチが、前記ｐ型領域の前記少なくとも一部を周囲環境に露出させる、請求項２に記載の方法。
  11. 前記少なくとも１つのトレンチは、横方向の埋込トレンチである、請求項１０に記載の方法。
  12. 前記少なくとも１つのトレンチは、前記少なくとも１つの埋め込まれたトレンチによって途切れていない前記ｐ型領域又は前記ｎ型領域の少なくとも一方の部分によって取り囲まれる、請求項１０に記載の方法。
  13. 前記ｐ型領域上にトンネル接合を成長させることを更に有する請求項１０に記載の方法。
JP2020131423A 2016-05-20 2020-08-03 発光デバイスのｐ型層を形成する方法 Active JP7043551B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662339448P 2016-05-20 2016-05-20
US62/339,448 2016-05-20
EP16179661.0 2016-07-15
EP16179661 2016-07-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018560947A Division JP6745361B2 (ja) 2016-05-20 2017-05-11 発光デバイスのｐ型層を形成する方法

Publications (2)

Publication Number Publication Date
JP2020182003A JP2020182003A (ja) 2020-11-05
JP7043551B2 true JP7043551B2 (ja) 2022-03-29

Family

ID=65561315

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018560947A Active JP6745361B2 (ja) 2016-05-20 2017-05-11 発光デバイスのｐ型層を形成する方法
JP2020131423A Active JP7043551B2 (ja) 2016-05-20 2020-08-03 発光デバイスのｐ型層を形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018560947A Active JP6745361B2 (ja) 2016-05-20 2017-05-11 発光デバイスのｐ型層を形成する方法

Country Status (4)

Country Link
JP (2) JP6745361B2 (ja)
KR (2) KR102190859B1 (ja)
CN (1) CN109690783B (ja)
TW (1) TWI742082B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7323783B2 (ja) 2019-07-19 2023-08-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置
US20240072209A1 (en) * 2021-03-18 2024-02-29 Nichia Corporation Light-emitting element
JP7344434B2 (ja) 2021-09-10 2023-09-14 日亜化学工業株式会社 発光素子の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068745A (ja) 2001-06-11 2003-03-07 Lumileds Lighting Us Llc 埋込みｐ型ＧａＮ層におけるアクセプタを活性化する方法
JP2005353690A (ja) 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子
JP2008117922A (ja) 2006-11-02 2008-05-22 Yamaguchi Univ 半導体発光素子及びその製造方法
US20150024524A1 (en) 2012-03-05 2015-01-22 Enraytek Optoelectronics Co., Ltd Methods for Manufacturing Isolated Deep Trench and High-Voltage LED Chip
JP2015162631A (ja) 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
CN104934509A (zh) 2015-05-29 2015-09-23 上海芯元基半导体科技有限公司 Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques
JP3298390B2 (ja) * 1995-12-11 2002-07-02 日亜化学工業株式会社 窒化物半導体多色発光素子の製造方法
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
JP2007042944A (ja) * 2005-08-04 2007-02-15 Rohm Co Ltd 窒化物半導体素子の製法
WO2007065005A2 (en) * 2005-12-02 2007-06-07 The Regents Of University Of California Improved horizontal emitting, vertical emitting, beam shaped, distributed feedback (dfb) lasers fabricated by growth over a patterned substrate with multiple overgrowth
JP5181924B2 (ja) * 2008-08-21 2013-04-10 ソニー株式会社 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法
JP5442229B2 (ja) * 2008-09-04 2014-03-12 ローム株式会社 窒化物半導体素子の製造方法
WO2013152231A1 (en) * 2012-04-04 2013-10-10 The Regents Of The University Of California Light emitting devices with embedded void-gap structures through techniques of closure of voids
US20130270514A1 (en) * 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
CN103378238B (zh) * 2012-04-25 2016-01-20 清华大学 发光二极管
JP6067401B2 (ja) * 2013-02-13 2017-01-25 学校法人 名城大学 半導体発光素子、及び、その製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068745A (ja) 2001-06-11 2003-03-07 Lumileds Lighting Us Llc 埋込みｐ型ＧａＮ層におけるアクセプタを活性化する方法
JP2005353690A (ja) 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子
JP2008117922A (ja) 2006-11-02 2008-05-22 Yamaguchi Univ 半導体発光素子及びその製造方法
US20150024524A1 (en) 2012-03-05 2015-01-22 Enraytek Optoelectronics Co., Ltd Methods for Manufacturing Isolated Deep Trench and High-Voltage LED Chip
JP2015162631A (ja) 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
CN104934509A (zh) 2015-05-29 2015-09-23 上海芯元基半导体科技有限公司 Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
桑野侑香 et al.，「n‐GaN表面層を有する構造内p‐GaNのMgアクセプタ活性化」，電子情報通信学会技術研究報告，2012年11月29日，Vol.112 No.327，pages 81-85

Also Published As

Publication number Publication date
CN109690783B (zh) 2022-04-26
CN109690783A (zh) 2019-04-26
TWI742082B (zh) 2021-10-11
KR102190859B1 (ko) 2020-12-14
TW201806185A (zh) 2018-02-16
KR20190019956A (ko) 2019-02-27
KR102135836B1 (ko) 2020-07-21
KR20200087881A (ko) 2020-07-21
JP6745361B2 (ja) 2020-08-26
JP2019517144A (ja) 2019-06-20
JP2020182003A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
US11404599B2 (en) Method of forming a p-type layer for a light emitting device
JP6701385B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
JP7043551B2 (ja) 発光デバイスのｐ型層を形成する方法
TW201817034A (zh) 用於發光裝置之反射性結構
KR100960277B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
JP7050060B2 (ja) 紫外線照射下で発光デバイスを成長させる方法
JP6936358B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법
KR101124474B1 (ko) 반도체 발광소자를 제조하는 방법
CN112585769A (zh) 具有半导体接触层的光电子半导体器件和用于制造光电子半导体器件的方法
KR101147715B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220316

R150 Certificate of patent or registration of utility model

Ref document number: 7043551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150