TWI742082B - 形成用於發光器件之p型層之方法 - Google Patents

形成用於發光器件之p型層之方法 Download PDF

Info

Publication number
TWI742082B
TWI742082B TW106116597A TW106116597A TWI742082B TW I742082 B TWI742082 B TW I742082B TW 106116597 A TW106116597 A TW 106116597A TW 106116597 A TW106116597 A TW 106116597A TW I742082 B TWI742082 B TW I742082B
Authority
TW
Taiwan
Prior art keywords
trench
layer
type
type region
semiconductor structure
Prior art date
Application number
TW106116597A
Other languages
English (en)
Other versions
TW201806185A (zh
Inventor
伊賽克 威德生
艾瑞克 查爾斯 尼爾森
派瑞傑特 戴伯
Original Assignee
荷蘭商露明控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商露明控股公司 filed Critical 荷蘭商露明控股公司
Publication of TW201806185A publication Critical patent/TW201806185A/zh
Application granted granted Critical
Publication of TWI742082B publication Critical patent/TWI742082B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

Abstract

在根據本發明之實施例之一方法中，生長包含經安置於一p型區域與一n型區域之間之一III族氮化物發光層之一半導體結構。該p型區域係埋入該半導體結構內。一溝渠經形成於該半導體結構中。該溝渠曝露該p型區域。在形成該溝渠之後，退火該半導體結構。

Description

形成用於發光器件之P型層之方法
包含發光二極體(LED)、諧振腔發光二極體(RCLED)、垂直腔雷射二極體(VCSEL)及邊緣發射雷射之半導體發光器件係當前可用之最有效的光源。在能夠跨越可見光譜操作之高亮度發光器件之製造中當前所關注之材料系統包含III‑V族半導體，尤其係鎵、鋁、銦及氮之二元、三元及四元合金，亦指稱III族氮化物材料。通常，藉由金屬有機化學氣相沈積(MOCVD)、分子束磊晶(MBE)或其他磊晶技術使不同成分及摻雜物濃度之半導體層之一堆疊磊晶生長於一藍寶石、碳化矽、III族氮化物或其他適合基板上而製造III族氮化物發光器件。堆疊通常包含形成於基板上之摻雜有(例如) Si之一或多個n型層、形成於該(等) n型層上之一主動區域中之一或多個發光層及形成於該主動區域上之摻雜有(例如) Mg之一或多個p型層。電接點形成於n型區域及p型區域中。 在市售III族氮化物LED中，半導體結構通常藉由MOCVD生長。在MOCVD期間使用之氮源通常係氨。當氨解離時，產生氫氣。氫氣與鎂(其在p型材料之生長期間用作為p型摻雜物)形成一複合物。氫複合物鈍化鎂之p型特性，從而有效地減少p型材料之摻雜物濃度，其降低器件之效率。在p型材料之生長之後，結構退火以藉由驅除氫氣破壞氫鎂複合物。
相關申請案之交叉參考 本申請案主張2016年5月20日申請之美國臨時專利申請案第62/339,448號及2016年7月15日申請之歐洲專利申請案第16179661.0號之優先權。美國臨時專利申請案第62/339,448號及歐洲專利申請案第16179661.0號被併入本文中。 在一無氫氛圍中需要一退火以活化一III族氮化物器件中之p型層限制器件設計。已實驗性地展示氫無法透過n型III族氮化物材料擴散，且氫不易於透過半導體材料在對應於一典型器件晶圓之直徑的一半之距離上橫向擴散。因此，為使活化退火有效，p型層不能被任何其他層覆蓋。無需一有效退火，器件保持不具有一p型層，或具有含一極低摻雜濃度之一p型層，從而顯現其無用。相應地，具有一埋入式p型層之一器件(諸如具有一隧道接面之一器件或其中p型層生長於n型層之前之一器件)無法由包含藉由MOCVD之生長接著退火之一習知程序形成。 在本發明之實施例中，一器件結構經生長具有一埋入式p型層。曝露埋入式p型層之部分之溝渠形成於器件結構中。接著，退火結構使得氫可橫向擴散出埋入式p型層至溝渠，其中氫可逸出至周圍環境。 圖1繪示一半導體器件結構之一部分。圖1之結構生長於一生長基板30上，其可為(例如)藍寶石、SiC、Si、一非III族氮化物材料、GaN、一複合基板或任何其他適合基板。一選用III族氮化物薄膜102可生長於p型區域100之前，儘管不需要III族氮化物薄膜102。III族氮化物薄膜102可包含(例如)核晶生長層或緩衝層、可為GaN或任何其他III族氮化物材料之平滑層、n型層、發光層或主動層、無摻雜層、一器件之主動區域及/或任何其他適合層或材料。 p型區域100包含摻雜有一p型摻雜物(諸如(例如) Mg或任何其他適合材料)之至少一二元、三元、四元或五元III族氮化物層。 一III族氮化物薄膜104生長於p型層100之後使得p型層100由III族氮化物薄膜104掩埋。III族氮化物薄膜104可包含n型層、p型層、器件之主動區域、發光層、無摻雜層及/或任何其他適合層或材料。 在生長之後或生長期間，溝渠106形成於半導體結構中。溝渠106可延伸穿過III族氮化物薄膜104之整個厚度使得溝渠106之底部係位於p型區域100中，如圖1中所繪示。替代地，溝渠106可延伸穿過III族氮化物薄膜104及p型區域100兩者之整個厚度使得溝渠106之底部係位於III族氮化物薄膜102中、係生長基板30之表面或延伸至生長基板30。 溝渠106之寬度108可為(例如)(在一些實施例中)至少0.05 μm、(在一些實施例中)不大於50 μm、(在一些實施例中)至少0.5 μm及(在一些實施例中)不大於15 μm。在一些實施例中，溝渠保持盡可能小以避免損失發光區域。 溝渠106經間隔使得在稍後退火期間所有p型區域100自一溝渠間隔不大於氫之最大擴散長度之一距離。在退火期間，溝渠106之間的最大間距110可為氫之平均或最大擴散長度之兩倍。間距110可由退火之條件判定，其可判定退火期間氫之最大橫向擴散長度-不同退火可具有不同最大橫向擴散長度。最近相鄰溝渠之間的最大間距110可為(在一些實施例中)至少1 μm、(在一些實施例中)不大於500 μm、(在一些實施例中)至少5 μm及(在一些實施例中)不大於250 μm。 圖1中所繪示之半導體結構可在形成溝渠106之後退火。在退火期間，氫被驅除出p型區域100至溝渠106中，其中氫可自半導體結構逸出至周圍環境中。 在一些實施例中，於退火之後，溝渠106可被填充有一絕緣材料114。絕緣材料114允許一金屬接點在不會無意地引起一短路之情況下之形成於具有溝渠之一表面上。絕緣材料114可在退火之後之處理的任何階段處形成-例如，在其中移除生長基板之實施例中，溝渠106可在移除生長基板之前或之後被填充有絕緣材料114，或在其中執行此蝕刻之實施例中，溝渠106可在蝕刻以曝露一埋入層之前或之後被填充有絕緣材料114。 在一些實施例中，溝渠106用作為其中形成金屬接點之通孔以接觸一p側下器件中之p型區域，如圖9中所繪示。在其中金屬接點134係形成於與p型區域100接觸之溝渠106中的實施例中，一序列金屬及絕緣體經沈積及圖案化，使得金屬接點僅與埋入式p型區域100或其他所要層(在如圖9中所繪示之溝渠132之底部中)而不是上之層(III族氮化物薄膜104)直接接觸。例如，一絕緣材料130可被安置於接觸金屬134與不與金屬接點直接接觸之半導體層之間之溝渠的側壁上。 在一些實施例中，溝渠106係曝露於空氣或周圍環境氣體，或塗有而非填充一薄鈍化層(例如SiO2 )。相應地，在一些實施例中，溝渠106可部分或完全填充有一絕緣或鈍化材料。 圖2係圖1之結構之一頂面112之一部分之一平面圖。如圖2中所繪示，在一些實施例中，溝渠106可係彼此隔離，且係由被一溝渠連續之半導體結構的一部分包圍。相應地，在一些實施例中，半導體材料全部經電連接，且無半導體材料之電隔離島係由溝渠106形成。在一些實施例中，一些或所有溝渠可彼此連接以形成半導體材料之隔離島-例如，在一些實施例中，溝渠106可界定稍後自半導體材料之一晶圓分離之一單一器件的邊界。經形成於器件之一晶圓上之一單一器件可具有彼此連接之一些溝渠以界定器件或器件內之半導體材料之一隔離島的邊界，及經彼此隔離且經形成於半導體材料之隔離島內的一或多個其他溝渠。 圖3繪示形成一器件之一方法。在區塊120中，具有一埋入式p型區域之一III族氮化物結構生長於一生長基板上。 在區塊122中，溝渠106係形成於生長之III族氮化物結構中。溝渠106經繪示於圖1及圖2中。溝渠106可係由任何適合技術形成，包含(例如)乾式蝕刻、濕式蝕刻或乾式蝕刻及濕式蝕刻之一組合。在一些實施例中，形成溝渠的方法可影響氫擴散出由蝕刻溝渠所形成之半導體材料的曝露表面。例如，p型GaN已知在乾式蝕刻期間被轉換為n型GaN。若轉換為n型之p型之表面的厚度太大，則氫之擴散可被阻擋，使得氫累積於型轉換表面處且無法逸出。相應地，在一些實施例中，於乾式蝕刻以形成溝渠106之後，可使用一濕式蝕刻清潔來溝渠之表面以移除n型轉換層，或將n型轉換層之厚度減小為氫易於透過其擴散之一厚度。 在一些實施例中，半導體結構可係選擇性地生長以在生長期間形成溝渠，如圖7及圖8中所繪示。例如，如圖7中所繪示，一選用III族氮化物薄膜102及一p型區域100係生長於一基板30上。一遮罩材料120 (諸如SiO2 )可被安置於p型區域100上，接著經圖案化，使得遮罩材料保留在其中形成溝渠之區域中。遮罩材料不受限於圖7中所繪示之位置。例如，在各種實施例中，遮罩材料係直接形成於生長基板上、部分生長之III族氮化物薄膜102之一表面上、一完全生長之III族氮化物薄膜102之表面上、部分生長之p型區域100之一表面上，或完全生長之p型區域100之表面上，如所繪示。遮罩材料可係形成於器件之任何層中、任何表面上(包含直接形成於生長基板30上)，其具有任何厚度，且可延伸穿過多個層，只要遮罩材料與p型區域100之至少一部分係直接接觸。 III族氮化物薄膜104生長於遮罩材料120上。生長將最終經由橫向過度生長來覆蓋遮罩材料，使得相鄰遮罩區域之間的區域122被填充有III族氮化物材料，如圖8中所繪示。當晶粒在生長之後被切割時，一濕式蝕刻或其他適合技術可被用以移除遮罩材料，從而產生氫在活化退火期間可透過其逸出之一嵌入式溝渠124。在活化退火期間，氫透過晶圓之側自嵌入式溝渠逸出，其中嵌入式溝渠係曝露於周圍環境。 返回圖3，在區塊124中，退火具有溝渠之III族氮化物結構藉由(例如)驅除與p型區域中之p型摻雜物已形成一複合物的氫來活化埋入式p型區域。 圖4、圖5及圖6繪示包含可藉由形成溝渠及退火來活化之一埋入式p型區域的器件，如圖1、圖2及圖3中所繪示。圖4繪示其中p型區域生長於n型區域之前之一器件。圖5及圖6繪示包含隧道接面之器件。為了清晰，溝渠係自圖4、圖5及圖6省略。特定言之，圖4、圖5及圖6中所繪示之器件在一側上可(例如)係約1 mm，意謂數十或甚至數百溝渠可被形成於一單一器件中。在圖4、圖5及圖6中所繪示之器件之任何者中，溝渠之一或多者可被用作為其中被安置至器件之埋入層之金屬接點的通孔，如上文所描述。 在一些實施例中，一III族氮化物器件之p型區域係生長於發光層及n型區域之前。 在習知III族氮化物LED中，n型區域首先生長於一基板上，接著發光層及p型半導體。生長於n側下之一III族氮化物LED之內場隨正向偏壓增加而增加。因此，當器件偏壓(電流)增加時，內部電場增加，從而減少電子電洞重疊，且藉此降低輻射效率。以反向順序生長器件(其中p型區域首先生長於基板上)來反轉內場。在生長於p側下之一III族氮化物LED中，內場係與內建極化場相反。因此，當正向偏壓(電流)增加時，此一器件之輻射效率可增加。 圖4繪示其中p型區域生長於發光層及n型區域之前之一器件之一實例。此一半導體結構可併入任何適合器件；本發明之實施例不受限於所繪示之垂直器件。在其中原始生長基板被移除之實施例(諸如(例如)一覆晶器件)中，結構102可被完全移除以電接觸p型區域，或一電洞/溝渠可經蝕刻穿過結構102以曝露一金屬接點可形成於其上之p型區域之一部分。在其中基板保留之實施例(諸如(例如)一橫向晶粒器件)中，一接點可安置於半導體結構之頂面上，且另一接點可安置於藉由蝕刻以曝露p型區域而曝露之一表面上。 圖4中所繪示之器件包含生長於一生長基板(圖中未展示)上之一半導體結構10。首先生長p型區域12，接著包含至少一發光層14之一主動或發光區域，接著一n型區域16。 p型區域12對應於圖1之埋入式p型區域100；主動區域14及n型區域16對應於圖1之III族氮化物薄膜104；圖1之III族氮化物薄膜102可為一核晶生長或緩衝結構(圖中未展示)或可省略。 一金屬p接點18安置於p型區域12上；一金屬n接點20安置於n型區域16上。 半導體結構10包含夾置於n型區域與p型區域之間的一發光或主動區域。n型區域16可包含多個不同成分及摻雜物濃度之層，包含(例如)針對用於有效地發射光之發光區域所要之特定光學性質、材料性質或電性質設計之n型或甚至p型器件層。發光層14可包含於發光或主動區域中。適合發光區域之實例包含一單一厚或薄發光層，或包含由阻障層分離之多個薄或厚發光層之一多量子井發光區域。p型區域12可包含多個不同成分、厚度及摻雜物濃度之層，包含製備層，諸如緩衝層或核晶生長層，及/或經設計以促進生長基板之移除之層，其可為p型、n型或非有意摻雜的 ，及非有意摻雜之層或n型層。 在生長之後，半導體結構可處理成任何適合器件。 在一些實施例中，一III族氮化物器件包含一隧道接面。一隧道接面(TJ)係允許電子以反向偏壓自一p型層之價帶穿隧至一n型層之傳導帶之一結構。當一電子穿隧時，一電洞保留在p型層後面，使得載子產生於兩個層中。相應地，在其中僅一小洩漏電流以反向偏壓流動之一電子器件(如一二極體)中，一大電流可以反向偏壓跨越一隧道接面攜載。一隧道接面需要p/n隧道接面處之傳導帶及價帶之一特定對準，其通常在使用非常高摻雜之其他材料系統(例如(Al)GaAs材料系統中之p++/n++接面)中達成。III族氮化物材料具有在不同合金成分之間的異質介面處產生一電場之一固有極化。此極化場可用以達成用於穿隧之所需帶對準。 圖5及圖6繪示包含隧道接面之兩個器件。 在圖5之器件中，一隧道接面安置於p型區域與將電流注入p型區域中之金屬接點之間。接點可形成於一n型層上，其可具有相較於p型層之較佳薄片電阻及因此較佳電流散佈。在圖5中所繪示之器件中，藉由經由一隧道接面將電洞自p型區域轉換為一n型接觸層中之電子而將n型層用作為LED之正端子及負端子兩者之接觸層。 圖5之器件包含生長於一生長基板上之一n型區域32，接著一發光層34 (其可安置於一發光區域中)及一p型區域36。上文在隨附圖4之內文中描述n型區域32、發光層34及p型區域36。一隧道接面38形成於p型區域36上。 在一些實施例中，隧道接面38包含與p型區域36直接接觸之一高度摻雜之p型層(亦指稱一p++層)及與p++層直接接觸之一高度摻雜之n型層(亦指稱一n++層)。(在一些實施例中，隧道接面38之p++層可充當器件中之p型區域，使得不需要一分離之p型區域)。在一些實施例中，隧道接面38包含夾置於p++層與n++層之間的一層不同於p++層及n++層之一成分。在一些實施例中，隧道接面38包含夾置於p++層與n++層之間的一InGaN層。在一些實施例中，隧道接面38包含夾置於p++層與n++層之間的一AlN層。隧道接面38與n型層40直接接觸，如下文所描述。 p++層可為(例如)摻雜有一受體(諸如Mg或Zn)達約1018 cm−3 至約5×1020 cm−3 之一濃度之InGaN或GaN。在一些實施例中，p++層摻雜至約2×1020 cm−3 至約4×1020 cm−3 之一濃度。n++層可為(例如)摻雜有一受體(諸如Si或Ge)達約1018 cm−3 至約5×1020 cm−3 之一濃度之InGaN或GaN。在一些實施例中，n++層摻雜至約7×1019 cm−3 至約9×1019 cm−3 之一濃度。隧道接面38通常非常薄，(例如)隧道接面38可具有在自約2 nm至約100 nm之範圍內之一總厚度，且p++層及n++層之各者可具有在自約1 nm至約50 nm之範圍內之一厚度。在一些實施例中，p++層及n++層之各者可具有在自約25 nm至約35 nm之範圍內之一厚度。p++層及n++層可不必要為相同厚度。在一實施例中，p++層係15 nm之摻雜Mg之InGaN且n++層係30 nm之摻雜Si之GaN。p++層及n++層可具有一分級摻雜物濃度。例如，與下伏p型區域36相鄰之p++層之一部分可具有自下伏p型區域之摻雜物濃度分級至p++層中之所要摻雜物濃度之一摻雜物濃度。類似地，n++層可具有自與p++層相鄰之一最大值分級至與形成於隧道接面38上之n型層40相鄰之一最小值之一摻雜物濃度。隧道接面38製造成足夠薄及足夠摻雜使得隧道接面38在以反向偏壓模式傳導電流時顯示低串聯電壓降。在一些實施例中，跨越隧道接面38之電壓降係約0.1 V至約1 V。 包含一InGaN或AlN或p++層與n++層之間的其他適合層之實施例可對III族氮化物中之極化場起槓桿作用以幫助對準用於穿隧之帶。此極化效應可減少n++層及p++層中之摻雜需求且減少所需穿隧距離(可能允許較高電流)。p++層與n++層之間的層之成分可不同於p++層及n++層之成分，及/或可經選定以引起歸因於存在於III族氮化物材料系統中之不同材料之間的極化電荷之帶重新對準。 US8039352 B2中描述適合隧道接面之實例，其以引用的方式併入本文中。 一n型接觸層40形成於隧道接面38上，與n++層直接接觸。 在圖5之器件中，p型區域36及隧道接面38之p++層對應於圖1之p型區域100；隧道接面38之n++層及n型接觸層40對應於圖1之III族氮化物薄膜104；n型區域32及主動區域34對應於圖1之III族氮化物薄膜102。 第一金屬接點及第二金屬接點44及42分別形成於n型接觸層40及n型區域32上。一台面可經蝕刻以形成一覆晶器件(如圖5中所繪示)或可使用任何其他適合器件結構。第一金屬接點及第二金屬接點44及42可為相同材料(諸如鋁)，儘管此並不需要；可使用任何適合(若干)接觸金屬。 在圖6之器件中，多個LED生長於彼此之頂上且經由一隧道接面串聯連接。在圖6之器件中，多個LED產生於一單一LED之佔覆蓋區內，其可大幅增加每單位面積所產生之光通量。另外，藉由在一較低驅動電流下驅動由一隧道接面連接之LED，各LED可依其峰值效率操作。在一單一LED中，此將導致光輸出之一下降，然而藉由在一給定晶片區域中具有串聯連接之兩個或兩個以上LED，可維持光輸出且大幅改良效率。因此，圖6中所繪示之隧道接面器件可用於需要高效率之應用及/或需要每單位面積之高通量之應用中。 圖6之器件包含生長於一生長基板上之一n型區域32，接著一發光層34 (其可被安置於一發光區域中)及一p型區域36 (如上文所描述，隧道接面之p++層可作為p型區域36，使得不需要一分離之p型區域)。上文在隨附圖4之內文中描述n型區域32、發光層34及p型區域36。如上文所描述，一隧道接面38係形成於p型區域36上。一第二器件結構(包含一第二n型區域46、一第二發光層48及一第二p型區域50)係形成於隧道接面38上。隧道接面38經定向使得p++層係與第一LED之p型區域36直接接觸，且n++層係與第二LED之n型區域46直接接觸。 在圖6之器件中，p型區域36及隧道接面38之p++層對應於圖1之p型區域100；隧道接面38之n++層、n型層46、主動區域48及p型區域50對應於圖1之III族氮化物薄膜104 (若溝渠與p型區域50直接接觸，則溝渠亦將活化p型區域50，儘管p型區域50 (若其係最後生長之層)亦可藉由一習知退火來活化)；n型區域32及主動區域34對應於圖1之III族氮化物薄膜102。 第一金屬接點及第二金屬接點54及52分別係形成於第一LED之n型區域32及第二LED之p型區域50上。可蝕刻一台面以形成一覆晶器件(如圖6中所繪示)，或可使用任何其他適合器件結構。在一些實施例中，一額外隧道接面及n型層可係形成於第二LED之p型區域50上，以使第二金屬接點52形成於一n型層上，如圖5之器件中所繪示。 儘管圖6中繪示兩個主動區域，但若與各主動區域相鄰之p型區域係由一隧道接面自與下一主動區域相鄰之n型區域分離，則任何數目個主動區域可被包含於所繪示之兩個金屬接點之間。由於圖6之器件僅具有兩個接點，所以兩個發光層同時發射光且無法個別及單獨被啟動。在其他實施例中，堆疊中之個別LED可藉由形成額外接點而單獨被啟動。在一些實施例中，一器件可具有足夠接面，使得該器件可依一典型線路電壓(諸如(例如) 110伏特、220伏特等等)操作。 兩個發光層可經製造具有相同成分，使得其等發射相同色彩之光，或具有不同成分，使得其等發射不同色彩(即不同峰值波長)之光。例如，具有兩個接點之一三個主動區域器件可經製造使得第一主動區域發射紅光，第二主動區域發射藍光，且第三主動區域發射綠光。當被活化時，器件可產生白光。由於主動區域經堆疊使得其等似乎自相同區域發射光，所以此等器件可避免其中色彩混合呈現於組合來自相鄰而非堆疊主動區域之紅光、藍光及綠光之一器件中的問題。在具有發射不同波長之光之主動區域之一器件中，產生最短波長之光之主動區域可被定位為最靠近光自其提取之表面，一般而言係一LED中之藍寶石、SiC或GaN生長基板。將最短波長主動區域放置於靠近輸出表面可最小化歸因於其他主動區域之量子井中之吸收的損耗，且可藉由將較長波長主動區域定位為較靠近由接點所形成之散熱器來減少對較敏感較長波長量子井的熱衝擊。量子井層亦可變得足夠薄，使得量子井層中之光的吸收是低的。自器件發射之混合光的色彩可藉由選擇發射各色彩之光之主動區域的數目來控制。例如，人眼對綠色光子非常敏感，且對紅色光子及藍色光子不那麼敏感。為產生平衡白光，一堆疊主動區域器件可具有一單一綠色主動區域及多個藍色及紅色主動區域。 圖4、圖5及圖6之器件係藉由使一III族氮化物半導體結構生長於一生長基板30上而形成，如本技術中所已知。生長基板通常係藍寶石，但可為任何適合基板(諸如(例如) SiC、Si、GaN)或一複合基板(諸如(例如)一藍寶石模板上之GaN)。III族氮化物半導體結構經生長於其上之生長基板之一表面可在生長之前經圖案化、變粗糙或紋理化，其可改良自器件提取光。與生長表面(即在一覆晶組態中大多數光透過其提取之表面)相對之生長基板之一表面可在生長之前或之後經圖案化、變粗糙或紋理化，其可改良自器件提取光。 金屬接點經常包含多個導電層(諸如一反射金屬及一保護金屬(其可防止或減少反射金屬之電遷移))。反射金屬經常係銀，但可使用(若干)任何適合材料。金屬接點經彼此電隔離達可填充有一介電質(諸如矽之氧化物或任何其他適合材料)之一間隙。可形成用於曝露n型區域32之部分的多個通孔；金屬接點不受限於圖4、圖5及圖6中所繪示之配置。金屬接點可經重新分佈以形成具有一介電質/金屬堆疊之焊墊，如本技術中所已知。 為形成至LED之電連接，一或多個互連件係形成於所繪示之兩根金屬接點上或經電連接至所繪示之兩個金屬接點。互連件可為(例如)焊料、凸塊、金層或任何其他適合結構。 基板30可經薄化或完全移除。在一些實施例中，藉由薄化而曝露之基板30的表面經圖案化、紋理化或變粗糙，以改良光提取。 本文所描述之器件之任何者可與一波長轉換結構組合。波長轉換結構可含有一或多個波長轉換材料。波長轉換結構可係直接連接至LED、被安置為靠近LED但不直接連接至LED或與LED隔開。波長轉換結構可為任何適合結構。波長轉換結構可自LED分離形成，或就地與LED一起形成。 自LED分離形成之波長轉換結構之實例包含可藉由燒結或任何其他適合程序形成之陶瓷波長轉換結構；波長轉換材料，諸如粉末磷光體，其安置於透明材料中，諸如聚矽氧或玻璃，其經輥壓、澆鑄或以其他方式形成為一薄片，接著切割成個別波長轉換結構；及波長轉換材料，諸如安置於一透明材料上，諸如聚矽氧，其形成為一撓性薄片，其可層壓或以其他方式安置於一LED上。 就地形成之波長轉換結構之實例包含波長轉換材料，諸如粉末磷光體，其與一透明材料混合，諸如聚矽氧，且施配、網版印刷、蠟印、模製或以其他方式安置於LED上；及波長轉換材料，其藉由電泳、蒸汽或任何其他適合類型之沈積塗佈於LED上。 多個形式之波長轉換結構可用於一單一器件中。僅作為一實例，一陶瓷波長轉換構件可與一模製波長轉換構件組合，其中相同或不同波長轉換材料位於陶瓷及模製構件中。 波長轉換結構可包含(例如)習知磷光體、有機磷光體、量子點、有機半導體、II-VI族或III-V族半導體、II-VI族或III-V族半導體量子點或奈米晶體、染料、聚合物或發光之其他材料。 波長轉換材料吸收由LED發射之光且發射一或多個不同波長之光。由LED發射之未轉換之光通常係自結構提取之光之最終光譜之部分，儘管其不需要如此。一般組合之實例包含與一發射黃光之波長轉換材料組合之一發射藍光之LED、與一發射綠光及紅光之波長轉換材料組合之一發射藍光之LED、與發射藍光及黃光之波長轉換材料組合之一發射UV之LED及與發射藍光、綠光及紅光之波長轉換材料組合之一發射UV之LED。發射其他色彩之光之波長轉換材料可添加以調整自結構提取之光之光譜。 本文所描述之實施例可併入任何適合發光器件。本發明之實施例不受限於所繪示之特定結構。 一些實施例之一些特徵可省略或與其他實施例一起實施。本文所描述之器件元素及方法元素可互換且用於本文所描述之實例或實施例之任何者中或自本文所描述之實例或實施例之任何者省略。 儘管在上文所描述之實例及實施例中半導體發光器件係發射藍光或UV光之一III族氮化物LED，但除LED之外之半導體發光器件(諸如雷射二極體)在本發明之範疇內。另外，本文所描述之原理可應用於半導體發光器件或自其他材料系統(諸如其他III-V族材料、III族磷化物、III族砷化物、II-VI族材料、ZnO或Si基材料)製成之其他器件。 已詳細描述本發明，熟習技術者應瞭解鑑於本發明，可在不會背離本文所描述之發明概念之精神之情況下對本發明進行修改。因此，不意欲本發明之範疇受限於所繪示及描述之特定實施例。
10‧‧‧半導體結構12‧‧‧p型區域14‧‧‧主動區域/發光層16‧‧‧n型區域18‧‧‧金屬p接點20‧‧‧金屬n接點30‧‧‧生長基板32‧‧‧n型區域34‧‧‧發光層36‧‧‧p型區域38‧‧‧隧道接面40‧‧‧n型層/n型接觸層42‧‧‧第二金屬接點44‧‧‧第一金屬接點46‧‧‧第二n型區域/n型層48‧‧‧第二發光層50‧‧‧p型區域52‧‧‧第二金屬接點54‧‧‧第一金屬接點100‧‧‧p型區域/p型層102‧‧‧III族氮化物薄膜104‧‧‧III族氮化物薄膜106‧‧‧溝渠108‧‧‧寬度110‧‧‧間距112‧‧‧頂面114‧‧‧絕緣材料120‧‧‧區塊/遮罩材料122‧‧‧區塊/區域124‧‧‧嵌入式溝渠/區塊130‧‧‧絕緣材料132‧‧‧溝渠134‧‧‧金屬接點/接觸金屬
圖1繪示包含一埋入式p型區域及用於活化p型區域之溝渠之一半導體結構之一部分。 圖2繪示圖1中所繪示之結構之頂面之一部分。 圖3係根據本發明之一些實施例之用於形成具有一埋入式p型區域之一器件的一方法。 圖4繪示根據本發明之一些實施例之具有生長於n型區域之前的一p型區域之一LED。 圖5繪示根據本發明之一些實施例之包含一隧道接面之一LED。 圖6繪示根據本發明之一些實施例之包含由一隧道接面分離之兩個LED的一器件。 圖7繪示包含遮罩材料之片段之一部分生長半導體器件之一部分。 圖8繪示具有嵌入式溝渠之一半導體器件之一部分。 圖9繪示包含其中安置一金屬接點之一溝渠之一半導體器件之一部分。
120‧‧‧區塊/遮罩材料
122‧‧‧區塊/區域
124‧‧‧嵌入式溝渠/區塊

Claims (20)

  1. 一種形成一半導體結構之方法，其包括：生長一半導體結構，其包括至少一III族氮化物發光層、至少一p型區域與至少一n型區域，該至少一p型區域係埋入該半導體結構內之該至少一n型區域之下，選擇性地生長該半導體結構，以形成曝露該至少一p型區域之一部分之一溝渠；及在形成該溝渠之後，退火(annealing)該半導體結構，其中選擇性地生長該半導體結構包括：使遮罩材料之複數個區段形成於該至少一p型區域之一表面上；使該半導體結構生長於遮罩材料之該複數個區段周圍；及在使該半導體結構生長於遮罩材料之該複數個區段周圍之該步驟之後，移除遮罩材料之該複數個區段。
  2. 如請求項1之方法，進一步包括在該退火該半導體結構之後，使用一絕緣材料來填充該溝渠。
  3. 如請求項1之方法，進一步包括將一金屬安置於該溝渠中，其中該金屬係與該溝渠中之該半導體結構之一第一部分直接接觸，且一絕緣層係安置於該金屬與該溝渠中之該半導體結構之一第二部分之間。
  4. 如請求項1之方法，進一步包括形成複數個溝渠。
  5. 如請求項4之方法，其中各溝渠係由被該溝渠連續(uninterrupted)之該半導體結構之至少一部分完全地包圍。
  6. 如請求項4之方法，其中在退火該半導體結構之該步驟期間，最近相鄰溝渠間隔小於氫之擴散之一最大長度的兩倍。
  7. 如請求項1之方法，其中該半導體結構包括一隧道接面。
  8. 如請求項1之方法，其中該至少一p型區域係埋入該至少一n型區域之下，使得整個該至少一p型區域係埋入該至少一n型區域之下。
  9. 如請求項1之方法，其中該溝渠延伸穿過該半導體結構。
  10. 如請求項1之方法，其中移除遮罩材料之該複數個區段包括完全地移除遮罩材料之該複數個區段。
  11. 如請求項3之方法，進一步包括使用一絕緣材料來填充該溝渠，使得該絕緣材料係與該至少一n型區域及該至少一p型區域接觸。
  12. 一種形成一器件之方法，該方法包括：生長一p型層；形成與該p型層之至少一部分接觸之一遮罩層，該遮罩層使得能夠從 該p型層中去除氫；在該遮罩層與該p型層上生長一n型層；退火該器件；及藉由移除該遮罩層形成至少一嵌入式溝渠(embedded trench)，該至少一嵌入式溝渠將該p型層之該至少一部分曝露(exposing)於一周圍環境(ambient environment)。
  13. 如請求項12之方法，其中該至少一嵌入式溝渠為一橫向(lateral)嵌入式溝渠。
  14. 如請求項12之方法，其中該至少一嵌入式溝渠為一垂直嵌入式溝渠。
  15. 如請求項12之方法，其中該至少一嵌入式溝渠為橫向嵌入式溝渠與垂直嵌入式溝渠之一組合。
  16. 如請求項12之方法，其中該遮罩層係複數個遮罩區域，各遮罩區域係與該p型層之一部分接觸。
  17. 如請求項12之方法，進一步包括使用一絕緣材料來填充該至少一溝渠。
  18. 如請求項12之方法，其中該至少一嵌入式溝渠係由被該至少一嵌入 式溝渠連續之該p型層或該n型層中之至少一者之多個部分包圍。
  19. 如請求項12之方法，其中在一退火程序期間，最近相鄰溝渠間隔小於氫之擴散之一最大長度的兩倍。
  20. 如請求項12之方法，進一步包括：在該p型層上生長隧道接面。
TW106116597A 2016-05-20 2017-05-19 形成用於發光器件之p型層之方法 TWI742082B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662339448P 2016-05-20 2016-05-20
US62/339,448 2016-05-20
EP16179661.0 2016-07-15
EP16179661 2016-07-15
??16179661.0 2016-07-15

Publications (2)

Publication Number Publication Date
TW201806185A TW201806185A (zh) 2018-02-16
TWI742082B true TWI742082B (zh) 2021-10-11

Family

ID=65561315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116597A TWI742082B (zh) 2016-05-20 2017-05-19 形成用於發光器件之p型層之方法

Country Status (4)

Country Link
JP (2) JP6745361B2 (zh)
KR (2) KR102135836B1 (zh)
CN (1) CN109690783B (zh)
TW (1) TWI742082B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7323783B2 (ja) 2019-07-19 2023-08-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置
KR20230157953A (ko) * 2021-03-18 2023-11-17 니치아 카가쿠 고교 가부시키가이샤 발광 소자
JP7344434B2 (ja) 2021-09-10 2023-09-14 日亜化学工業株式会社 発光素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548725B (en) * 2001-06-11 2003-08-21 Lumileds Lighting Llc Activating acceptors in buried p-type GaN layers
JP2010062381A (ja) * 2008-09-04 2010-03-18 Rohm Co Ltd 窒化物半導体素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques
JP3298390B2 (ja) * 1995-12-11 2002-07-02 日亜化学工業株式会社 窒化物半導体多色発光素子の製造方法
JP3833674B2 (ja) * 2004-06-08 2006-10-18 松下電器産業株式会社 窒化物半導体レーザ素子
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
JP2007042944A (ja) * 2005-08-04 2007-02-15 Rohm Co Ltd 窒化物半導体素子の製法
WO2007065005A2 (en) * 2005-12-02 2007-06-07 The Regents Of University Of California Improved horizontal emitting, vertical emitting, beam shaped, distributed feedback (dfb) lasers fabricated by growth over a patterned substrate with multiple overgrowth
JP2008117922A (ja) * 2006-11-02 2008-05-22 Yamaguchi Univ 半導体発光素子及びその製造方法
JP5181924B2 (ja) * 2008-08-21 2013-04-10 ソニー株式会社 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法
CN102593284B (zh) * 2012-03-05 2014-06-18 映瑞光电科技(上海)有限公司 隔离深沟槽及其高压led芯片的制造方法
WO2013152231A1 (en) * 2012-04-04 2013-10-10 The Regents Of The University Of California Light emitting devices with embedded void-gap structures through techniques of closure of voids
US20130270514A1 (en) * 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
CN103378238B (zh) * 2012-04-25 2016-01-20 清华大学 发光二极管
JP6067401B2 (ja) * 2013-02-13 2017-01-25 学校法人 名城大学 半導体発光素子、及び、その製造方法
JP2015162631A (ja) * 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
CN104934509A (zh) * 2015-05-29 2015-09-23 上海芯元基半导体科技有限公司 Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548725B (en) * 2001-06-11 2003-08-21 Lumileds Lighting Llc Activating acceptors in buried p-type GaN layers
JP2010062381A (ja) * 2008-09-04 2010-03-18 Rohm Co Ltd 窒化物半導体素子の製造方法

Also Published As

Publication number Publication date
JP2019517144A (ja) 2019-06-20
JP2020182003A (ja) 2020-11-05
KR20200087881A (ko) 2020-07-21
KR102190859B1 (ko) 2020-12-14
KR20190019956A (ko) 2019-02-27
TW201806185A (zh) 2018-02-16
JP6745361B2 (ja) 2020-08-26
JP7043551B2 (ja) 2022-03-29
KR102135836B1 (ko) 2020-07-21
CN109690783B (zh) 2022-04-26
CN109690783A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
US11404599B2 (en) Method of forming a p-type layer for a light emitting device
US10622206B2 (en) Methods for using remote plasma chemical vapor deposition (RP-CVD) and sputtering deposition to grow layers in light emitting devices
TWI416757B (zh) 多波長發光二極體及其製造方法
JP7043551B2 (ja) 発光デバイスのｐ型層を形成する方法
US20140051197A1 (en) Method for fabricating a vertical light emitting diode (vled) die having epitaxial structure with protective layer
KR20210030930A (ko) 수소 확산 장벽층을 가진 ⅲ-ⅴ 발광 마이크로픽셀 어레이 디바이스를 위한 디바이스 및 방법
TW201817034A (zh) 用於發光裝置之反射性結構
JP5616960B2 (ja) 電気的分離を用いた、コンタクトパッドのダイエッジまでの延在
KR100960277B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
JP7050060B2 (ja) 紫外線照射下で発光デバイスを成長させる方法
JP6936358B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
CN112585769A (zh) 具有半导体接触层的光电子半导体器件和用于制造光电子半导体器件的方法
KR20170044404A (ko) 매립형 산화물층을 포함하는 발광소자 및 이의 제조 방법