JP2010062381A - 窒化物半導体素子の製造方法 - Google Patents

Abstract

【課題】 高いチャネル移動度を保持しながら、遮断電流を抑制することのできる窒化物半導体素子の製造方法を提供すること。
【解決手段】 III族窒化物半導体からなる電界効果トランジスタ１の製造において、ｎ型ＧａＮ層４上にｐ型ＧａＮ層５を積層し、ｐ型ＧａＮ層５上にｎ型ＧａＮ層６を積層する。次いで、エッチングにより、ｎ型ＧａＮ層４からｎ型ＧａＮ層６に跨る壁面８を有する積層構造部３を形成する。そして、窒素雰囲気中において、積層構造部３に対して、ｐ型不純物を活性化させるアニール処理を行なう。
【選択図】図４Ｆ

Description

本発明は、III族窒化物半導体を用いた窒化物半導体素子の製造方法に関する。

従来、パワーアンプ回路、電源回路、モータ駆動回路などには、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有する、窒化物半導体を用いたパワーデバイスが用いられている。
図１３は、従来の電界効果トランジスタの模式的な断面図である。
この電界効果トランジスタは、基板８１を備えている。基板８１上には、アンドープＧａＮ層８２、ｎ型ＧａＮ層８３、ｐ型不純物を含むＧａＮ層８４（ｐ型ＧａＮ層８４）およびｎ型ＧａＮ層８５が順に積層されている。

ｎ型ＧａＮ層８３、ｐ型ＧａＮ層８４およびｎ型ＧａＮ層８５は、断面がほぼ台形となるようにエッチングされている。これにより、基板８１上には、ｎ型ＧａＮ層８３、ｐ型ＧａＮ層８４およびｎ型ＧａＮ層８５に跨る１対の壁面９１を有する断面台形状の積層構造部９３が形成されている。
断面台形状の積層構造部９３は、ストライプ状に複数本形成され、紙面左右方向に一定の間隔を空けて配置されている。また、積層構造部９３の表面全域および隣り合う積層構造部９３間のｎ型ＧａＮ層８３の上面には、ゲート絶縁膜８６が形成されている。さらに、ゲート絶縁膜８６上には、層間絶縁膜９０が積層されている。

積層構造部９３の頂面上において、層間絶縁膜９０およびゲート絶縁膜８６には、これらを貫通するソースコンタクトホール９４が形成されている。ソースコンタクトホール９４は、ソース電極８８で埋め尽くされている。これにより、ソースコンタクトホール９４内に露出するｎ型ＧａＮ層８５の表面にソース電極８８が接触することとなり、ソース電極８８とｎ型ＧａＮ層８５とが電気的に接続される。

また、隣り合う積層構造部９３間のｎ型ＧａＮ層８３の上面上において、層間絶縁膜９０およびゲート絶縁膜８６には、これらを貫通するドレインコンタクトホール９２が形成されている。ドレインコンタクトホール９２は、ドレイン電極８９で埋め尽くされている。これにより、ドレインコンタクトホール９２内に露出するｎ型ＧａＮ層８３の表面にドレイン電極８９が接触することとなり、ドレイン電極８９とｎ型ＧａＮ層８３とが電気的に接続される。

また、積層構造部９３の１対の壁面９１上において、層間絶縁膜９０には、これを貫通するゲートコンタクトホール９５が形成されている。ゲートコンタクトホール９５は、ゲート電極８７で埋め尽くされている。これにより、ゲート電極８７と壁面９１とは、ゲート絶縁膜８６を介して対向することとなる。
そして、この電界効果トランジスタを製造するには、まず、基板８１上に、アンドープＧａＮ層８２、ｎ型ＧａＮ層８３、ｐ型ＧａＮ層８４およびｎ型ＧａＮ層８５が連続してエピタキシャル成長させられる。

なお、ＧａＮ層を成長させるときのＧａ原料ガスには、たとえば、トリエチルガリウム（ＴＥＧ）ガスやトリメチルガリウム（ＴＭＧ）ガスなどが用いられる。一方、Ｎ原料ガスには、たとえば、ジメチルヒドラジン（（ＣＨ_３）_２・Ｎ_２Ｈ_４）ガスやアンモニア（ＮＨ_３）ガスなどが用いられる。また、ｎ型不純物およびｐ型不純物としては、たとえば、それぞれＳｉおよびＭｇが用いられる。

次いで、ＥＣＲプラズマエッチング法などにより、ｎ型ＧａＮ層８５、ｐ型ＧａＮ層８４およびｎ型ＧａＮ層８３の一部が選択的に除去されて、壁面９１を有する断面台形状の積層構造部９３が形成される。
次いで、ゲート絶縁膜８６および層間絶縁膜９０が順に形成され、これらがエッチングにより選択的に除去されることにより、ソースコンタクトホール９４、ドレインコンタクトホール９２およびゲートコンタクトホール９５がそれぞれ形成される。

そして、各コンタクトホール内に電極材料が充填され、コンタクトホール内からはみ出た部分がＣＭＰ処理にて除去されることにより、各コンタクトホール内にソース電極８８、ドレイン電極８９およびゲート電極８７が形成される。
以上の工程を経て、上記した電界効果トランジスタが得られる。
特開２００３−１６３３５４号公報

上記した製造方法では、ｐ型不純物を含むＧａＮ層８４を成長させた後、Ｈを含むＧａ原料ガスおよびＮ原料ガスを用いてＧａＮを成長させることによりｎ型ＧａＮ層８５が形成される。そのため、エピタキシャル成長後にｐ型化アニール処理をしても、その効果が弱く、ｐ型ＧａＮ層８４におけるＨ濃度が高くなってしまう。その結果、ｐ型ＧａＮ層８４において、ＨがＧａＮ結晶内のＮをパッシベートし、Ｍｇを不活性化させる現象が起き、ＧａＮ層８４の導電型がｎ型に近づいてしまう。そのため、素子のオフ状態において、ｎ型ＧａＮ層８３とｎ型ＧａＮ層８５との間がＧａＮ層８４を介して導通し、遮断電流が流れるおそれがある。したがって、ＧａＮ層８４におけるＨ濃度をできるだけ低減し、十分なホール濃度を確保する必要がある。

その一方で、ｐ型ＧａＮ層上にｎ型ＧａＮ層を連続成長させた層構造と、ｐ型ＧａＮ層を最表層とする層構造とを比較すると、前者の方がｐ型ＧａＮ層内のＨ濃度をある程度低減できるため、ｐ型ＧａＮ層８４に過剰のＭｇを予め導入しておき、それによって、ホール濃度を確保することが検討される。しかし、ＧａＮ層８４におけるＭｇ濃度が高すぎると、ＧａＮ層８４内において不純物散乱が生じ、トランジスタのチャネル移動度が低下してしまう。

本発明の目的は、高いチャネル移動度を保持しながら、遮断電流を抑制することのできる窒化物半導体素子の製造方法を提供することにある。

上記目的を達成するための請求項１に記載の発明は、ｎ型のIII族窒化物半導体からなる第１層上にｐ型不純物を含むIII族窒化物半導体からなる第２層を積層し、この第２層上にｎ型のIII族窒化物半導体からなる第３層を積層する工程と、エッチングにより、前記第１層から前記第３層に跨る壁面を有する積層構造部を形成するエッチング工程と、窒素雰囲気中において、ｐ型不純物を活性化させるアニール処理を前記積層構造部に行なうアニール工程とを含む、窒化物半導体素子の製造方法である。

この方法によれば、エッチングにより、第１層から第３層に跨る壁面を有する積層構造部が形成される。したがって、ｐ型不純物を含む第２層は、壁面に露出されることとなる。そして、アニール工程では、窒素雰囲気中、壁面に第２層が露出した状態で、ｐ型不純物を活性化させるアニール処理が行なわれる。
アニール処理の際、第２層が壁面に露出しているので、アニール処理により、第２層中のＨが壁面を介して除去される。

そのため、第１層、第２層および第３層がエッチングされずにアニール処理される場合よりも、第２層中のＨを効率よく除去することができ、第２層におけるＨ濃度を低減することができる。したがって、第２層に対してｐ型不純物を過剰に導入しなくても、第２層において十分なホール濃度を確保することができる。その結果、高いチャネル移動度を保持しながら、遮断電流を抑制することができる窒化物半導体素子を提供することができる。

なお、「窒素雰囲気」とは、実質的に水素（Ｈ）を含まない窒素（Ｎ）含有ガス中のことを意味する。
また、請求項２に記載の発明は、前記エッチング工程が、前記第１層から第３層に至るようにドライエッチングする工程と、このドライエッチング後、前記アニール工程前にウェットエッチングする工程とを含む、請求項１に記載の窒化物半導体素子の製造方法である。

III族窒化物半導体において、ドライエッチングによりプラズマダメージを受けた面は、加熱により当該面から窒素抜けが生じやすい。これによって発生した結晶内の窒素空孔は、ホール濃度を低下させ、界面準位密度を増大させるため、窒素抜けはできるだけ防止されることが好ましい。
一方、ウェットエッチングによって形成された非極性面（つまり、ａ面およびｍ面）は、加熱に対して安定した結晶性を有している。したがって、前記積層構造部の壁面がウェットエッチング面であれば、アニール処理による窒素抜けを抑制することができ、第２層のホール濃度低下の抑制が一層期待される。

そして、この方法によれば、ドライエッチングにより形成される第１層から第３層に跨る面が、アニール工程前にウェットエッチングされて積層構造部の壁面が形成される。
ドライエッチングにより形成されるエッチング面をウェットエッチングすることにより、ウェットエッチング面を積層構造部の壁面として露出させることができる。そのため、アニール処理時における第２層からの窒素抜けを抑制することができる。その結果、第２層のホール濃度の低下を抑制し、界面準位密度を抑制することができる。

また、請求項３に記載の発明は、前記アニール工程後、前記壁面をウェットエッチングする工程を含む、請求項１または２に記載の窒化物半導体装置の製造方法である。
この方法によれば、アニール処理時に壁面から窒素抜けが生じたとしても、窒素抜けの生じた部分がウェットエッチングされるので、第２層における壁面を良好な結晶面とすることができる。その結果、壁面に対向してゲート絶縁膜が形成されたとき、壁面とゲート絶縁膜との界面を良好な界面とすることができ、界面準位を低減することができる。これにより、素子のチャネル抵抗を低減することができるとともに、リーク電流を抑制することができる。

また、請求項４に記載の発明は、前記アニール工程前に、前記第２層の前記壁面上に、前記第２層とは異なる伝導特性を有する第４層を形成する第４層形成工程を含む、請求項１〜３のいずれか一項に記載の窒化物半導体素子の製造方法である。
この方法によれば、第２層における壁面上に、第４層が形成される。したがって、窒化物半導体素子の反転層（チャネル）は、第４層に形成される。そのため、第４層を適当な物性を有するIII族窒化物半導体を用いて設計することにより、ゲート閾値電圧を低く抑えることができる。つまり、窒化物半導体素子のオン側の特性を向上させることができる。

また、請求項５に記載の発明は、前記第４層形成工程が、前記第２層とはアクセプタ濃度の異なるｐ型不純物を含む層を形成する工程である、請求項４に記載の窒化物半導体素子の製造方法である。
この方法によれば、アニール工程前に形成される第４層がｐ型不純物を含む層なので、アニール処理により、第４層におけるｐ型不純物を活性化させることができ、ノーマリオフ動作が実現できる。

また、窒化物半導体素子において、リーチスルーブレークダウンの電圧値を決定する因子は、ｎ型の窒化物半導体層で挟まれるｐ型不純物を含む窒化物半導体層のアクセプタ濃度である。
そのため、この方法において、適当なアクセプタ濃度を有する第４層を形成することにより、ゲート閾値電圧を低く抑えることができながら、さらに高耐圧性を確保することができるので、良好なパワーデバイスを実現することができる。

また、ｐ型不純物を含む第４層を形成する工程は、請求項６に記載されているように、前記第２層から拡散するｐ型不純物を含む層を形成する工程を含んでいてもよい。たとえば、少なくとも積層構造部の壁面からIII族窒化物半導体を再成長させ、成長する半導体に第２層からｐ型不純物を拡散させて第４層を形成してもよい。
また、請求項７に記載の発明は、前記エッチング工程が、ドライエッチングにより前記壁面を形成する工程と、前記アニール工程後、前記壁面をウェットエッチングする工程とを含む、請求項１に記載の窒化物半導体素子の製造方法である。

この方法によれば、ドライエッチングにより壁面を形成し、その壁面を有する積層構造部に対してアニール処理が行なわれる。そして、アニール工程後に、積層構造部の壁面がウェットエッチングされる。
そのため、アニール処理時に窒素抜けが生じたとしても、窒素抜けの生じた部分を除去することができる。したがって、エッチングにより現われる面を良好な結晶面とすることができる。

さらに、ウェットエッチングがアニール工程後に行なわれるため、プラズマ衝撃によりダメージを受けたエッチング面を含む部分の除去を、上記窒素抜けの生じた部分の除去とともに、一括して行なうことができる。その結果、生産効率を向上させることもできる。
また、請求項８に記載の発明は、前記アニール工程後、前記壁面に対向するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記第２層に対向するゲート電極を形成する工程と、前記第３層に電気的に接続されるようにソース電極を形成する工程と、前記第１層に電気的に接続されるようにドレイン電極を形成する工程とを含む、請求項１〜７のいずれか一項に記載の窒化物半導体素子の製造方法である。

この方法により、ＭＯＳ（Metal Oxide Semiconductor)構造を有する窒化物半導体素子を得ることができる。また、ゲート絶縁膜がアニール工程後に形成されるので、アニール処理時において、積層構造部の壁面がゲート絶縁膜に覆われていない。そのため、アニール処理によるＨ除去がゲート絶縁膜により妨害されることを防止することができる。また、Ｈがゲート絶縁膜の結晶を壊すことを抑制することができる。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る電界効果トランジスタの模式的な平面図である。図２は、図１のII−IIで示される切断線で切断したときの断面図である。
電界効果トランジスタ１は、基板２と、基板２上に形成されたIII族窒化物半導体から成る積層構造部３とを備えている。

基板２としては、たとえば、ＧａＮ基板、ＺｎＯ基板、Ｓｉ基板、ＧａＡｓ基板およびＳｉＣ基板などの導電性基板を適用することができる。
積層構造部３は、ｎ型不純物としてＳｉを含むｎ型ＧａＮ層４と、ｐ型不純物としてＭｇを含むｐ型ＧａＮ層５と、ｎ型不純物としてＳｉを含むｎ型ＧａＮ層６とを備えている。これら各ＧａＮ層は、基板２の側からこの順に積層されている。

積層構造部３には、ｎ型ＧａＮ層６の上面からｎ型ＧａＮ層４の層厚方向途中まで、その積層界面を横切る方向にエッチングされることにより、断面Ｕ字状のトレンチ７が形成されている。
トレンチ７は、平面視で正六角形の外郭をなす６辺を最小単位として、一の最小単位の一辺と、他の最小単位の一辺とが共有されるように、最小単位が複数整列されることにより、全体として平面視でハニカム構造に形成されている。また、トレンチ７の幅は、好ましくは、１．０〜２．０μｍである。

そして、このような形状のトレンチ７により、積層構造部３には、トレンチ７の各最小単位で囲まれる部分に、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６に跨り、積層構造部３の積層界面に直交する壁面８を６面有する正六角柱状の柱状部９が形成されている。
柱状部９は、トレンチ７の最小単位と同数（複数）形成され、各柱状部９が隣接する柱状部９と所定幅（トレンチ７の幅）を空けるように、全体としてハニカム状に配列されている。

各柱状部９の平面視における１辺は、好ましくは、５．０〜２０μｍである。また、各柱状部９は、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６からなるｎｐｎ積層構造を有しており、電界効果トランジスタ１において、トランジスタ機能を有する最小単位（単位セル）を構成している。なお、トレンチ７内に露出するｎ型ＧａＮ層４は、各単位セルで共有されている。

積層構造部３は、基板２の上に、たとえば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長）法によって形成されている。
たとえば、主面がｃ面（０００１）の基板２を用いると、この基板２の上にエピタキシャル成長によって成長させられる積層構造部３、すなわち、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６は、やはりｃ面（０００１）を主面として積層されることになる。したがって、積層構造部３の積層界面に直交する壁面８の面方位は、ｃ面（０００１）に対して９０°の面、具体的には、ｍ面（１０-１０）またはａ面（１１-２０）などの非極性面となる。

各柱状部９において、ｐ型ＧａＮ層５における壁面８付近の領域には、ｐ型ＧａＮ層５よりもアクセプタ濃度の低いｐ⁻型ＧａＮ層１０が形成されている。ｐ⁻型ＧａＮ層１０は、ｐ型ＧａＮ層５と、ｎ型ＧａＮ層４およびｎ型ＧａＮ層６との各積層界面の間全域において、壁面８からｐ型ＧａＮ層５の内部へと、たとえば、数ｎｍ〜１００ｎｍの厚さで広がっている。このｐ⁻型ＧａＮ層１０の表面近傍には、後述するゲート電極１２に適切なバイアスが与えられることにより、ｎ型ＧａＮ層４とｎ型ＧａＮ層６と導通させる反転層が形成される。

柱状部９の表面全域およびトレンチ７内に露出するｎ型ＧａＮ層４の上面全域には、ゲート絶縁膜１１が形成されている。
ゲート絶縁膜１１には、たとえば、酸化物または窒化物を適用することができる。具体的には、酸化シリコン（ＳｉＯ_２）、酸化ガリウム（Ｇａ_２Ｏ_３）、酸化マグネシウム（ＭｇＯ）、酸化スカンジウム（Ｓｃ_２Ｏ_３）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ハフニウム（ＨｆＯ_２）、窒化シリコン（ＳｉＮ）および酸化窒化シリコン（ＳｉＯＮ）などを適用することができ、これらは、２種以上組み合わせて適用することもできる。

ゲート絶縁膜１１上には、各柱状部９において壁面８に対向するゲート電極１２が形成されている。ゲート電極１２は、柱状部９において、平面視正六角形のｎ型ＧａＮ層６の周縁部から６つの壁面８全域を覆い、トレンチ７内に露出するｎ型ＧａＮ層４上に至るように形成されている。これにより、各単位セル（各柱状部９）におけるゲート幅は、平面視における柱状部９の外周（正六角形の辺の総長さ）とほぼ同じとなっている。

また、一柱状部９に形成されたゲート電極１２と、隣接する他の柱状部９に形成されたゲート電極１２とは、ｎ型ＧａＮ層４上において一体的に接続されている。つまり、ゲート電極１２は、各柱状部９に形成される部分がｎ型ＧａＮ層４上で一体的に接続されることにより、全ての柱状部９により共有されている。
また、ゲート電極１２には、たとえば、白金（Ｐｔ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ニッケル−金合金（Ｎｉ−Ａｕ合金）、ニッケル−チタン−金合金（Ｎｉ−Ｔｉ−Ａｕ合金）、パラジウム−金合金（Ｐｄ−Ａｕ合金）、パラジウム−チタン−金合金（Ｐｄ−Ｔｉ−Ａｕ合金）、パラジウム−白金−金合金（Ｐｄ−Ｐｔ−Ａｕ合金）、ポリシリコンなどの導電性材料を適用することができる。

ゲート絶縁膜１１には、各柱状部９のｎ型ＧａＮ層６上において、ｎ型ＧａＮ層６の上面を露出させるソースコンタクトホール１３が形成されている。ソースコンタクトホール１３は、ｎ型ＧａＮ層６上のゲート電極１２により囲まれる部分において、平面視正六角形に形成されている。そして、ソースコンタクトホール１３内には、ソース電極１４が充填されている。

ソース電極１４は、ソースコンタクトホール１３内に臨むｎ型ＧａＮ層６に電気的に接続（オーミック接触）されることとなる。ソース電極１４には、ｎ型ＧａＮ層６にオーミック接触可能な金属材料、たとえば、アルミニウム（Ａｌ）を含む金属材料を適用することが好ましく、具体的には、チタン−アルミニウム合金（Ｔｉ−Ａｌ合金）を適用することができる。なお、ソース電極１４には、アルミニウム（Ａｌ）を含む金属材料の他、たとえば、モリブデン（Ｍｏ）もしくはＭｏ化合物（たとえば、モリブデンシリサイド）、チタン（Ｔｉ）もしくはＴｉ化合物（たとえば、チタンシリサイド）、またはタングステン（Ｗ）もしくはＷ化合物（たとえば、タングステンシリサイド）などの金属材料を適用することもできる。

ゲート絶縁膜１１上には、ソース電極１４およびゲート電極１２を被覆する層間絶縁膜２０が積層されている。層間絶縁膜２０は、たとえば、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ_２）を用いて構成することができる。
層間絶縁膜２０には、ソース電極１４に対向する部分に平面視正六角形のソースコンタクトホール３６が形成されている。

ソースコンタクトホール３６には、ソース電極１４とのコンタクトのためのソースコンタクト電極３７が埋設されている。ソースコンタクト電極３７は、たとえば、アルミニウム（Ａｌ）を用いて構成することができる。
そして、層間絶縁膜２０の表面には、ソースパッド３４が形成されている。ソースパッド３４は、たとえば、アルミニウム（Ａｌ）を用いて構成することができる。また、ソースパッド３４は、ハニカム状に配列された柱状部９全域に跨って配置され、各柱状部９上に形成されたソースコンタクト電極３７に接触している。これにより、柱状部９に形成されたソース電極１４は、ソースコンタクト電極３７を介してソースパッド３４に対して一括して電気的に接続（オーミック接続）されることになる。

なお、図示は省略するが、層間絶縁膜２０上には、ゲート電極１２に電気的に接続されるゲートパッドが形成されている。ゲートパッドは、平面視で柱状部９が形成されていない部分に配置されている。ゲートパッドは、層間絶縁膜２０を貫通し、図示しない位置において引き回されたゲート配線に接触している。これにより、ゲートパッドは、ゲート配線を介してゲート電極１２と電気的に接続（オーミック接続）されることになる。

基板２の下面（裏面）には、ドレイン電極１５がその全域を覆うように形成されている。ドレイン電極１５は、導電性の基板２を介してｎ型ＧａＮ層４に電気的に接続されることとなる。ドレイン電極１５には、基板２にオーミック接触可能な金属材料、たとえば、ソース電極１４と同様の金属材料を適用することができる。
なお、図１においては、電界効果トランジスタ１の構造理解を容易にするため、層間絶縁膜２０、ソースコンタクトホール３６、ソースコンタクト電極３７およびソースパッド３４を省略している。

次に電界効果トランジスタ１の動作について説明する。
ソース電極１４とドレイン電極１５との間には、ドレイン電極１５が正となるバイアスが与えられる。これにより、ｎ型ＧａＮ層４とｐ型ＧａＮ層５との界面のｐｎ接合には逆方向電圧が与えられる。その結果、ｎ型ＧａＮ層６とｎ型ＧａＮ層４との間、すなわち、ソース−ドレイン間は、遮断状態となる。

この状態から、ゲート電極１２に対してゲート閾値電圧以上のバイアスが与えられると、ｐ⁻型ＧａＮ層１０の壁面８近傍に電子が誘起されて、反転層が形成される。この反転層を介して、ｎ型ＧａＮ層４とｎ型ＧａＮ層６との間が導通する。こうして、ソース−ドレイン間が導通することになる。このとき、ｐ⁻型ＧａＮ層１０のアクセプタ濃度がｐ型ＧａＮ層５よりも低いため、ｐ型ＧａＮ層５に電子を誘起させるよりも低いゲート閾値電圧で電子を誘起させることができる。

ｐ⁻型ＧａＮ層１０のアクセプタ濃度を適切に定めておけば、ゲート電極１２に適切なバイアスを与えたときにソース−ドレイン間が導通する一方で、ゲート電極１２にバイアスを与えないときにはソース−ドレイン間が遮断状態となる。つまり、ノーマリオフ動作が実現される。
図３は、図２に示す積層構造部を形成するためのエピタキシャル装置の概略構成図である。

このエピタキシャル装置２１は、縦型のＭＯＣＶＤ装置であって、処理室２２を備えている。処理室２２内には、ヒータ２３を内蔵したサセプタ２４が配置されている。
サセプタ２４は、回転軸２５に結合されており、この回転軸２５は、処理室２２外に配置された回転駆動機構２６によって回転されるようになっている。これにより、サセプタ２４に処理対象のウエハ２７を保持させることにより、処理室２２内でウエハ２７を所定温度に昇温することができ、かつ、回転させることができる。

処理室２２の下部には、排気配管２８が２つ接続されている。排気配管２８はロータリポンプなどの排気設備に接続されている。これにより、処理室２２内の圧力は、１／１０気圧（約１０ｋＰａ）〜常圧（約１００ｋＰａ）とされ、処理室２２内の雰囲気は常時排気されている。
一方、処理室２２の上面には、サセプタ２４に保持されたウエハ２７の表面に向けて原料ガスを供給するための原料ガス供給路２９が導入されている。この原料ガス供給路２９には、窒素原料ガスとしてのアンモニア（ＮＨ_３）を供給する窒素原料配管３０と、ガリウム原料ガスとしてのトリメチルガリウム（ＴＭＧ）を供給するガリウム原料配管３１と、マグネシウム原料ガスとしてのエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ_２Ｍｇ）を供給するマグネシウム原料配管３２と、シリコンの原料ガスとしてのシラン（ＳｉＨ_４）を供給するシリコン原料配管３３とが接続されている。

これらの原料配管３０〜３３には、それぞれバルブ４０〜４３が介装されている。各原料ガスは、いずれも水素もしくは窒素またはこれらの両方からなるキャリヤガスと共に、またはこれらのキャリヤガスを用いず、純粋ガスとして供給されるようになっている。なお、この図３では、キャリヤガスを用いる場合には、水素（Ｈ_２）をキャリヤガスとして用いている。
１．第１の実施形態に係る製造方法
図４Ａ〜図４Ｌは、図１の電界効果トランジスタの一製造方法（第１の実施形態に係る製造方法）を示す模式的な断面図である。
１−１．積層工程
電界効果トランジスタ１の製造に際しては、ｃ面（０００１）を主面とする基板２（ウエハ）が、図３に示すエピタキシャル装置２１の処理室２２に搬入され、サセプタ２４に保持される。

この状態でバルブ４１〜４３は閉じておき、窒素原料バルブ４０を開いて、処理室２２内に、アンモニア純粋ガスが供給される（ガス流量：１００００〜２００００ｓｃｃｍ）。
さらに、ヒータ２３への通電が行われ、ウエハ温度が１０００〜１１００℃（たとえば、１０６０℃）まで昇温される。ウエハ温度が１０００〜１１００℃に達するまで待機した後、ガリウム原料バルブ４１およびシリコン原料バルブ４３が開かれる。そして、原料ガス供給路２９から、キャリヤガス（Ｈ_２）と共にトリメチルガリウムが、また、シラン純粋ガスが、たとえば、１８００〜１０８００ｓ間供給される（ＴＭＧガス流量：１０〜４０ｓｃｃｍ ＳｉＨ_４ガス流量：０〜５０ｓｃｃｍ）。なお、ＳｉＨ_４ガス流量が０ｓｃｃｍの場合は、ｎ型ＧａＮ層３の代わりにｉ型ＧａＮ層を形成する場合である。

その結果、図４Ａに示すように、基板２の上面に、ｎ型不純物としてＳｉがドープされたｎ型ＧａＮ層３（層厚：１〜４μｍ Ｓｉ濃度：１０^１６〜１０^１９ｃｍ^−３）が形成される。
なお、トリメチルガリウムガスは、液体のトリメチルガリウムをＨ_２によりバブリングし（恒温槽温度：約５℃）、このバブリングによって発生した気体を、キャリヤガスで希釈して供給する。そして、上記ＴＭＧガス流量とは、液体のトリメチルガリウムに供給するＨ_２の流量のことである。

ｎ型ＧａＮ層４を形成した後には、ｐ型ＧａＮ層５の成長が行われる。ｐ型ＧａＮ層５の成長は、まず、ウエハ温度が、１０００〜１１００℃（たとえば、１０６０℃）に調節される。
その後、窒素原料バルブ４０、ガリウム原料バルブ４１およびマグネシウム原料バルブ４２が開かれ、シリコン原料バルブ４３が閉じられる。そして、原料ガス供給路２９から、アンモニア純粋ガスが、また、キャリヤガス（Ｈ_２）と共にトリメチルガリウムおよびエチルシクロペンタジエニルマグネシウムが、５００〜３６００ｓ間供給される（ＮＨ_３ガス流量：１００００〜２００００ｓｃｃｍ ＴＭＧガス流量：１０〜４０ｓｃｃｍ ＥｔＣｐ_２Ｍｇガス流量：１０〜２００ｓｃｃｍ）。

その結果、図４Ａに示すように、ｎ型ＧａＮ層４の上面に、ｐ型不純物としてＭｇがドープされたｐ型ＧａＮ層５（層厚：０．１〜１．５μｍ Ｍｇ濃度：１０^１７〜１０^２０ｃｍ^−３）が形成される。
なお、トリメチルガリウムは、上記と同様の方法により供給する。また、エチルシクロペンタジエニルマグネシウムは、液体のエチルシクロペンタジエニルマグネシウムをＨ_２によりバブリングし（恒温槽温度：約３０℃）、このバブリングによって発生した気体を、キャリヤガスで希釈して供給する。そして、上記ＴＭＧガス流量およびＥｔＣｐ_２Ｍｇガス流量とは、液体のトリメチルガリウムおよびエチルシクロペンタジエニルマグネシウムに供給するＨ_２の流量のことである。

ｐ型ＧａＮ層５を形成した後には、ｎ型ＧａＮ層６の成長が行なわれる。ｎ型ＧａＮ層６の成長は、まず、ウエハ温度が、１０００〜１１００℃（たとえば、１０６０℃）に調節される。
その後、窒素原料バルブ４０、ガリウム原料バルブ４１およびシリコン原料バルブ４３が開かれ、マグネシウム原料バルブ４２が閉じられる。そして、原料ガス供給路２９から、アンモニアおよびシラン純粋ガスが、また、キャリヤガス（Ｈ_２）と共にトリメチルガリウムが、５００〜３６００ｓ間供給される（ＮＨ_３ガス流量：１００００〜２００００ｓｃｃｍ ＳｉＨ_４ガス流量：０〜５０ｓｃｃｍ ＴＭＧガス流量：１０〜４０ｓｃｃｍ）。

その結果、図４Ａに示すように、ｐ型ＧａＮ層５の上面に、ｎ型不純物としてＳｉがドープされたｎ型ＧａＮ層６（層厚：０．１〜１．５μｍ Ｓｉ濃度：１０^１６〜１０^１９ｃｍ^−３）が形成される。
なお、トリメチルガリウムは、上記と同様の方法により供給する。
こうして、基板２上にｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６からなる積層構造部３が形成される。

積層構造部３の形成後、基板２が処理室２２から取り出される。
１−２．ドライエッチング工程
次いで、ｎ型ＧａＮ層６の上面にフォトレジスト１６が塗布され、このフォトレジスト１６が、トレンチ７を形成すべき領域にｎ型ＧａＮ層６を露出させる開口１７を有する形状にパターニングされる。

そして、開口１７を介して、エッチングガスが供給されることにより、ｎ型ＧａＮ層６、ｐ型ＧａＮ層５およびｎ型ＧａＮ層４がドライエッチングされる。このときのエッチングガスとしては、たとえば、Ｃｌ_２、ＢＣｌ_３、ＣＣｌ_４などの塩素系ガスを用いることができる。
これにより、図４Ｂに示すように、積層構造部３において開口１７に臨む部分に、断面Ｖ字状のトレンチ１９が形成される。このトレンチ１９内に臨むｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６に跨る壁面１８は、ｃ面（０００１）に対して、たとえば、１５°以上９０°未満の範囲で傾斜した面であり、具体的には、（１０-１３）、（１０-１１）、（１１-２２）などの半極性面である。
１−３．ウェットエッチング工程
ドライエッチング後、ｎ型ＧａＮ層６上にフォトレジスト１６を残存させたまま、開口１７を介して、エッチング液が供給されることにより、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６が壁面１８からウェットエッチングされる。このときのエッチング液としては、たとえば、ＫＯＨ（水酸化カリウム）、ＮＨ_４ＯＨ（アンモニア水）、ＴＭＡＨ（水酸化テトラメチルアンモニウム）などのアルカリ性のエッチング液を用いることができる。

窒化物半導体は、上記のようなアルカリ性のエッチング液により、その極性面（ａ面およびｍ面）以外の結晶面（つまり、非極性面および半極性面）が選択的にエッチングされる。
したがって、壁面１８へのエッチング液の供給により、半極性面の壁面１８が選択的にエッチングされて、極性面および半極性面に対してエッチング選択性の高い非極性面（ａ面およびｍ面）の壁面８が現われるように積層構造部３が成形される。これにより、積層構造部３において開口１７に臨む部分に、図４Ｃに示すように、断面Ｕ字状のトレンチ７が形成される。そして、このトレンチ７の形成により、積層構造部３には、複数の柱状部９が形成される。
１−４．プラズマ照射工程
次いで、フォトレジスト１６が除去される。フォトレジスト１６の除去後、基板２が、プラズマを発生可能な装置（たとえば、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタ装置）に導入される。そして、図４Ｄに示すように、積層構造部３に対して、たとえば、３０ｅＶ程度のエネルギーを有するＡｒ^＋プラズマが数秒間照射される。

これにより、図４Ｅに示すように、ｐ型ＧａＮ層５における壁面８付近の領域が変質して、ｐ型ＧａＮ層５よりもアクセプタ濃度の低いｐ⁻型ＧａＮ層１０が形成される。
１−５．アニール工程
その後、基板２が、プラズマ発生装置から取り出され、アニール炉に導入される。
アニール炉では、炉内を窒素雰囲気に保持した状態で、図４Ｆに示すように、積層構造部３が、たとえば、８００〜９００℃で１０分間、ｐ型化アニール処理される。

なお、「窒素雰囲気」とは、実質的に水素（Ｈ_２）を含まない窒素（Ｎ_２）含有ガスが炉内に充満していることをいう。また、「ｐ型化アニール処理」とは、上記条件で積層構造部３を加熱することにより、ｐ型ＧａＮ層５およびｐ⁻型ＧａＮ層１０中に混入されているＨを除去する処理のことをいう。
１−６．ゲート絶縁膜形成工程
アニール処理後、ＣＶＤ法などの方法により、図４Ｇに示すように、柱状部９の表面全域およびトレンチ７内に露出するｎ型ＧａＮ層４の上面全域にゲート絶縁膜１１が形成される。
１−７．ゲート電極形成工程
次いで、ゲート絶縁膜１１上に、ゲート電極１２の材料として用いられるメタルが、ＣＶＤ法やスパッタ法などにより堆積される。そして、公知のフォトリソグラフィ技術により、ゲート電極１２を形成すべき領域を覆うフォトレジスト（図示せず）が形成され、このフォトレジストを介して、メタルの不要部分（ゲート電極１２以外の部分）がエッチング除去される。これにより、図４Ｈに示すように、ゲート絶縁膜１１上にゲート電極１２が形成される。
１−８．ソース電極形成工程
次いで、公知のフォトリソグラフィ技術およびエッチング技術により、ゲート絶縁膜１１がパターニングされて、図４Ｉに示すように、ｎ型ＧａＮ層６の上面を露出させるソースコンタクトホール１３が形成される。その後、ゲート電極１２と同様の方法により、図４Ｉに示すように、ソース電極１４が形成される。

ソース電極１４の形成後、熱アロイ（アニール処理）が行なわれることにより、ｎ型ＧａＮ層６に対してソース電極１４がオーミック接触する。
１−９．層間絶縁膜形成工程
次いで、ＣＶＤ法などの方法により、図４Ｊに示すように、ゲート絶縁膜１１上に層間絶縁膜２０が積層される。そして、層間絶縁膜２０がパターニングされることにより、ソース電極１４を露出させるソースコンタクトホール３６が形成される。
１−１０．パッド形成工程
層間絶縁膜２０の形成後、ソースコンタクトホール３６内および層間絶縁膜２０上にソースコンタクト電極３７の材料（電極材料）が堆積される。次いで、電極材料のソースコンタクトホール３６外に存在する不要部分が、ＣＭＰ研磨処理により除去される。

そして、ソースコンタクト電極３７と同様の方法により、ソースパッド３４の材料（パッド材料）が堆積され、パターニングされることにより、図４Ｋに示すように、層間絶縁膜２０の表面に、ソースパッド３４が形成される。
１−１１．ドレイン電極形成工程
その後、スパッタ法などにより、基板２の裏面全域にドレイン電極１５の材料が堆積される。これにより、図４Ｌに示すように、基板２の裏面に接触するようにドレイン電極１５が形成される。

以上の工程を経ることにより、電界効果トランジスタ１が得られる。
２．第２の実施形態に係る製造方法
図５Ａ〜図５Ｌは、図１の電界効果トランジスタの他の製造方法（第２の実施形態に係る製造方法）を示す模式的な断面図である。図５Ａ〜図５Ｉにおいて、図４Ａ〜図４Ｉに示す各部に対応する部分には、それらの各部と同一の参照符号を付している。
２−１．積層工程
まず、上記１−１．積層工程と同様の方法により、図５Ａに示すように、基板２上にｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６からなる積層構造部３が形成される。
２−２．ドライエッチング工程
次いで、上記１−２．ドライエッチング工程と同様の方法により、図５Ｂに示すように、積層構造部３に断面Ｖ字状のトレンチ１９が形成され、それによって壁面１８が形成される。
２−３．ウェットエッチング工程
ドライエッチング後、上記１−３．ウェットエッチング工程と同様の方法により、積層構造部３において開口１７に臨む部分に、図５Ｃに示すように、断面Ｕ字状のトレンチ７が形成される。また、トレンチ７の形成により、積層構造部３には、複数の柱状部９が形成される。
２−４．再成長工程
次いで、フォトレジスト１６が除去される。フォトレジスト１６の除去後、基板２が、再びエピタキシャル装置２１（図３参照）の処理室２２に搬入され、サセプタ２４に保持される。 この状態でバルブ４１〜４３は閉じておき、窒素原料バルブ４０を開いて、処理室２２内に、アンモニア純粋ガスが供給される（ガス流量：１００００〜２００００ｓｃｃｍ）。

さらに、ヒータ２３への通電が行われ、ウエハ温度が１０００〜１１００℃まで昇温される。ウエハ温度が１０００〜１１００℃に達するまで待機した後、ガリウム原料バルブ４１が開かれ、原料ガス供給路２９から、キャリヤガス（Ｈ_２）と共にトリメチルガリウムが、たとえば、１２０〜２４０ｓ間供給される（ガス流量：１０〜４０ｓｃｃｍ）。なお、トリメチルガリウムは、上記と同様の方法により供給する。
これにより、図５Ｄに示すように、柱状部９の表面全域およびトレンチ７内に臨むｎ型ＧａＮ層４の上面全域からＧａＮが再成長する。

そして、ｐ型ＧａＮ層５から成長するＧａＮには、ＧａＮの成長にしたがってＭｇ（ｐ型不純物）がＧａＮ内に拡散するので、成長後の壁面８付近の領域には、図５Ｅに示すように、ｐ型ＧａＮ層５よりも低いアクセプタ濃度のｐ⁻型ＧａＮ層１０が形成される。なお、ＧａＮを成長させるときに意図的にＭｇをドープしてもよい。
一方、上記のように不純物をドープしないでＧａＮを成長させると、ＧａＮに存在する格子欠陥などにより、ＧａＮが自然とｎ型化する。したがって、ｎ型ＧａＮ層４およびｎ型ＧａＮ層６から成長するＧａＮは、ｎ型化し、成長後には、図５Ｅに示すように、ｎ型ＧａＮ層４およびｎ型ＧａＮ層６それぞれと一体化する。
２−５．アニール工程
ＧａＮの再成長後、上記１−５．アニール工程と同様の方法により、図５Ｆに示すように、積層構造部３がｐ型化アニール処理される。
２−６．ゲート絶縁膜形成工程
アニール処理後、上記１−６．ゲート絶縁膜形成工程と同様の方法により、図５Ｇに示すように、柱状部９の表面全域およびトレンチ７内に露出するｎ型ＧａＮ層４の上面全域にゲート絶縁膜１１が形成される。そして、ゲート絶縁膜１１にソースコンタクトホール１３が形成される。
２−７．ゲート電極形成工程
次いで、上記１−７．ゲート電極形成工程と同様の方法により、図５Ｈに示すように、ゲート電極１２が形成される。
２−８．ソース電極形成工程
ゲート電極１２の形成後、上記１−８．ソース電極形成工程と同様の方法により、図５Ｉに示すように、ソースコンタクトホール１３が形成され、そして、ソース電極１４が形成される。
２−９．層間絶縁膜形成工程
次いで、上記１−９．層間絶縁膜形成工程と同様の方法により、図５Ｊに示すように、ソースコンタクトホール３６を有する層間絶縁膜２０が形成される。
２−１０．パッド形成工程
層間絶縁膜２０の形成後、上記１−１０．パッド形成工程と同様の方法により、図５Ｋに示すように、ソースコンタクト電極３７およびソースパッド３４が形成される。
２−１１．ドレイン電極形成工程
その後、上記１−１１．ドレイン電極形成工程と同様の方法により、図５Ｌに示すように、ドレイン電極１５が形成される。

以上の工程を経ることにより、電界効果トランジスタ１が得られる。
上記の製造方法によれば、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６が形成された後、エッチングしてトレンチ７が形成されることにより、壁面８を６面有する正六角柱状の柱状部９が積層構造部３に形成される。したがって、ｐ型ＧａＮ層５は、柱状部９において６つの壁面８（６方向）に露出されることとなる。そして、アニール工程では、窒素雰囲気中、壁面８にｐ型ＧａＮ層５が露出した状態で、アニール処理が行なわれる。

アニール処理の際、各柱状部９において、ｐ型ＧａＮ層５が６つの壁面８に露出しているので、アニール処理により、ｐ型ＧａＮ層５中のＨが壁面８を介して除去される。
そのため、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６がエッチングされずにアニール処理される場合よりも、ｐ型ＧａＮ層５中のＨを効率よく除去することができ、ｐ型ＧａＮ層５におけるＨ濃度を低減することができる。したがって、ｐ型ＧａＮ層５に対してＭｇを過剰に導入しなくても、ｐ型ＧａＮ層５においてホール濃度を確保することができる。その結果、高いチャネル移動度を保持しながら、遮断電流を抑制することができる電界効果トランジスタを提供することができる。

また、各柱状部９が壁面８を６面有しており、ｐ型ＧａＮ層５が６方向に露出されるので、ｐ型ＧａＮ層５をより広い面積で露出させることができる。そのため、ｐ型ＧａＮ層５が１方向に露出する場合よりも一層効率よくＨを除去することができる。
また、６面の壁面８全域にゲート電極１２が対向しており、各単位セル（各柱状部９）におけるゲート幅が、平面視における柱状部９の外周（正六角形の辺の総長さ）とほぼ同じであることから、各単位セルにおいて長いゲート幅を確保することができる。そのため、電流密度を増やすことができるので、より高出力なパワーデバイスを実現することができる。

また、III族窒化物半導体において、ドライエッチングによりプラズマダメージを受けた面は、加熱により当該面から窒素抜けが生じやすい。これによって発生した結晶内の窒素空孔は、ホール濃度を低下させ、界面準位密度を増大させるため、窒素抜けはできるだけ防止されることが好ましい。
一方、ウェットエッチングによって形成された非極性面（つまり、ａ面およびｍ面）は、加熱に対して安定した結晶性を有している。したがって、壁面８がウェットエッチング面であれば、アニール処理による窒素抜けを抑制することができ、ｐ型ＧａＮ層５のホール濃度低下の抑制が一層期待される。

そして、上記の製造方法によれば、ドライエッチング工程により形成される壁面１８へのエッチング液の供給により、アニール工程前に、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６が壁面１８からウェットエッチングされて柱状部９の壁面８が形成される。
これにより、ウェットエッチング面の壁面８を形成できるので、アニール処理時におけるｐ型ＧａＮ層５からの窒素抜けを抑制することができる。その結果、ｐ型ＧａＮ層５のホール濃度の低下を抑制し、界面準位密度を抑制することができる。

また、上記の製造方法によれば、ｐ型ＧａＮ層５における壁面８付近の領域に、ｐ⁻型ＧａＮ層１０が形成される。したがって、電界効果トランジスタ１の反転層（チャネル）は、ｐ⁻型ＧａＮ層１０に形成される。
ｐ⁻型ＧａＮ層１０は、ｐ型ＧａＮ層５よりもアクセプタ濃度が低いため、ゲート閾値電圧を低く抑えることができ、さらに高耐圧性を確保することができる。そのため、良好なパワーデバイスを実現することができる。つまり、電界効果トランジスタ１のオン側の特性を向上させることができる。

また、ゲート絶縁膜形成工程がアニール工程後に行なわれるので、アニール処理時において、柱状部９の壁面８がゲート絶縁膜１１に覆われていない。そのため、アニール処理によるＨの除去がゲート絶縁膜１１により妨害されることを防止することができる。また、Ｈがゲート絶縁膜１１の結晶を壊すことを抑制することができる。
図６は、本発明の第２の実施形態に係る電界効果トランジスタの模式的な平面図である。図７は、図６のＶII−ＶIIで示される切断線で切断したときの断面図である。

電界効果トランジスタ５１は、基板５２と、基板５２上に形成されたIII族窒化物半導体から成る積層構造部５３とを備えている。
基板５２としては、たとえば、前述の基板５２と同様の導電性基板を適用することができる。
積層構造部５３は、ｎ型不純物としてＳｉを含むｎ型ＧａＮ層５４と、ｐ型不純物としてＭｇを含むｐ型ＧａＮ層５５と、ｎ型不純物としてＳｉを含むｎ型ＧａＮ層５６とを備えている。これら各ＧａＮ層は、基板５２の側からこの順に積層されている。

積層構造部５３には、ｎ型ＧａＮ層５６の上面からｎ型ＧａＮ層５４の層厚方向途中まで、その積層界面を横切る方向にエッチングされることにより、断面Ｕ字状のトレンチ５７が形成されている。
トレンチ５７は、平面視で格子状に形成されている。トレンチ５７の幅は、好ましくは、１．０〜２．０μｍである。

そして、このような形状のトレンチ５７により、積層構造部５３には、格子状のトレンチ５７に囲まれる窓部分に、ｎ型ＧａＮ層５４、ｐ型ＧａＮ層５５およびｎ型ＧａＮ層５６に跨り、積層構造部５３の積層界面に直交する壁面５８を４面有する四角柱（直方体）状の柱状部５９が形成されている。
柱状部５９は、各柱状部５９が隣接する柱状部５９と所定幅（トレンチ５７の幅）を空けるように、全体として行列状に配列されている。

各柱状部５９の平面視における１辺は、好ましくは、５〜２０μｍ、つまり、各柱状部５９は、好ましくは、平面視で５μｍ角〜２０μｍ角である。また、各柱状部５９は、ｎ型ＧａＮ層５４、ｐ型ＧａＮ層５５およびｎ型ＧａＮ層５６からなるｎｐｎ積層構造を有しており、電界効果トランジスタ５１において、トランジスタ機能を有する最小単位（単位セル）を構成している。なお、トレンチ５７内に露出するｎ型ＧａＮ層５４は、各単位セルで共有されている。

積層構造部５３は、基板５２の上に、たとえば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長）法によって形成されている。
たとえば、主面がｃ面（０００１）の基板５２を用いると、この基板５２の上にエピタキシャル成長によって成長させられる積層構造部５３、すなわち、ｎ型ＧａＮ層５４、ｐ型ＧａＮ層５５およびｎ型ＧａＮ層５６は、やはりｃ面（０００１）を主面として積層されることになる。したがって、積層構造部５３の積層界面に直交する壁面５８の面方位は、ｃ面（０００１）に対して９０°の面、具体的には、ｍ面（１０-１０）またはａ面（１１-２０）などの非極性面となる。

柱状部５９の表面全域およびトレンチ５７内に露出するｎ型ＧａＮ層５４の上面全域には、ゲート絶縁膜６２が形成されている。
ゲート絶縁膜６２には、たとえば、前述のゲート絶縁膜１１と同様の材料を適用することができる。
ゲート絶縁膜６２上には、各柱状部５９において壁面５８に対向するゲート電極６３が形成されている。ゲート電極６３は、柱状部５９において、平面視正方形のｎ型ＧａＮ層５６の周縁部から４つの壁面５８全域を覆い、トレンチ５７内に露出するｎ型ＧａＮ層５４上に至るように形成されている。これにより、各単位セル（各柱状部５９）におけるゲート幅は、平面視における柱状部５９の外周（正方形の辺の総長さ）とほぼ同じとなっている。

また、一柱状部５９に形成されたゲート電極６３と、隣接する他の柱状部５９に形成されたゲート電極６３とは、ｎ型ＧａＮ層５４上において一体的に接続されている。つまり、ゲート電極６３は、各柱状部５９に形成される部分がｎ型ＧａＮ層５４上で一体的に接続されることにより、全ての柱状部５９により共有されている。
また、ゲート電極６３には、たとえば、前述のゲート電極１２と同様の材料を適用することができる。

ゲート絶縁膜６２には、各柱状部５９のｎ型ＧａＮ層５６上において、ｎ型ＧａＮ層５６の上面を露出させるソースコンタクトホール６４が形成されている。ソースコンタクトホール６４は、ｎ型ＧａＮ層５６上のゲート電極６３により囲まれる部分において、平面視円形に形成されている。そして、ソースコンタクトホール６４内には、ソース電極６５が充填されている。

ソース電極６５は、ソースコンタクトホール６４内に臨むｎ型ＧａＮ層５６に電気的に接続（オーミック接触）されることとなる。ソース電極６５には、ｎ型ＧａＮ層５６にオーミック接触可能な金属材料、たとえば、前述のソース電極１４と同様の材料を適用することができる。
ゲート絶縁膜６２上には、ソース電極６５およびゲート電極６３を被覆する層間絶縁膜７１が積層されている。層間絶縁膜７１は、たとえば、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ_２）を用いて構成することができる。

層間絶縁膜７１には、ソース電極６５に対向する部分に平面視円形のソースコンタクトホール７２が形成されている。
ソースコンタクトホール７２には、ソース電極６５とのコンタクトのためのソースコンタクト電極７３が埋設されている。ソースコンタクト電極７３は、たとえば、アルミニウム（Ａｌ）を用いて構成することができる。

そして、層間絶縁膜７１の表面には、ソースパッド７４が形成されている。ソースパッド７４は、たとえば、アルミニウム（Ａｌ）を用いて構成することができる。また、ソースパッド７４は、行列状に配列された柱状部５９全域に跨って配置され、各柱状部５９上に形成されたソースコンタクト電極７３に接触している。これにより、柱状部５９に形成されたソース電極６５は、ソースコンタクト電極７３を介してソースパッド７４に対して一括して電気的に接続（オーミック接続）されることになる。

なお、図示は省略するが、層間絶縁膜７１上には、ゲート電極６３に電気的に接続されるゲートパッドが形成されている。ゲートパッドは、平面視で柱状部５９が形成されていない部分に配置されている。ゲートパッドは、層間絶縁膜７１を貫通し、図示しない位置において引き回されたゲート配線に接触している。これにより、ゲートパッドは、ゲート配線を介してゲート電極６３と電気的に接続（オーミック接続）されることになる。

基板５２の下面（裏面）には、ドレイン電極６６がその全域を覆うように形成されている。ドレイン電極６６は、導電性の基板５２を介してｎ型ＧａＮ層５４に電気的に接続されることとなる。ドレイン電極６６には、基板５２にオーミック接触可能な金属材料、たとえば、ソース電極６５と同様の金属材料を適用することができる。
なお、図７においては、電界効果トランジスタ５１の構造理解を容易にするため、層間絶縁膜７１、ソースコンタクトホール７２、ソースコンタクト電極７３およびソースパッド７４を省略している。
３．第３の実施形態に係る製造方法
図８Ａ〜図８Ｊは、図６の電界効果トランジスタの一製造方法（第３の実施形態に係る製造方法）を示す模式的な断面図である。図８Ａ〜図８Ｇにおいて、図４Ａ〜図４Ｉに示す各部に対応する部分には、それらの各部と同一の参照符号を付している
３−１．積層工程
まず、上記１−１．積層工程と同様の方法により、図８Ａに示すように、基板５２上にｎ型ＧａＮ層５４、ｐ型ＧａＮ層５５およびｎ型ＧａＮ層５６からなる積層構造部５３が形成される。
３−２．ドライエッチング工程
次いで、ｎ型ＧａＮ層５６の上面にフォトレジスト６９が塗布され、このフォトレジスト６９が、トレンチ５７を形成すべき領域にｎ型ＧａＮ層５６を露出させる開口７０を有する形状にパターニングされる。次いで、上記１−２．ドライエッチング工程と同様の方法により、図８Ｂに示すように、積層構造部５３に断面Ｖ字状のトレンチ６７が形成され、それによって壁面６８が形成される。
３−３．アニール工程
ドライエッチング後、フォトレジスト６９が除去される。そして、上記１−５．アニール工程と同様の方法により、図８Ｃに示すように、積層構造部５３が、たとえば、８００〜９００℃で１０分間、ｐ型化アニール処理される。
３−４．ウェットエッチング工程
アニール処理後、ｎ型ＧａＮ層６の上面にフォトレジスト６０が塗布され、このフォトレジスト６０が、トレンチ６７を露出させる開口６１を有する形状にパターニングされる。

そして、開口６１を介して、上記１−３．ウェットエッチング工程と同様の方法により、エッチング液が供給される。これにより、ドライエッチングで切り出した壁面６８が選択的にエッチングされて、極性面および半極性面に対してエッチング選択性の高い非極性面（ａ面およびｍ面）の壁面５８が現われるように積層構造部５３が成形される。
したがって、積層構造部５３において開口６１に臨む部分に、図８Ｄに示すように、断面Ｕ字状のトレンチ５７が形成される。そして、このトレンチ５７の形成により、積層構造部５３には、複数の柱状部５９が形成される。
３−５．ゲート絶縁膜形成工程
ウェットエッチング後、上記１−６．ゲート絶縁膜形成工程と同様の方法により、図８Ｅに示すように、柱状部５９の表面全域およびトレンチ５７内に露出するｎ型ＧａＮ層５４の上面全域にゲート絶縁膜６２が形成される。そして、ゲート絶縁膜６２にソースコンタクトホール６４が形成される。
３−６．ゲート電極形成工程
その後、上記１−７．ゲート電極形成工程と同様の方法により、図８Ｆに示すように、ゲート電極６３が形成される。
３−７．ソース電極形成工程
ゲート電極６３の形成後、上記１−８．ソース電極形成工程と同様の方法により、図８Ｇに示すように、ソースコンタクトホール６４が形成され、そして、ソース電極６５が形成される。
３−８．層間絶縁膜形成工程
次いで、上記１−９．層間絶縁膜形成工程と同様の方法により、図８Ｈに示すように、ソースコンタクトホール７２を有する層間絶縁膜７１が形成される。
３−９．パッド形成工程
層間絶縁膜７１の形成後、上記１−１０．パッド形成工程と同様の方法により、図８Ｉに示すように、ソースコンタクト電極７３およびソースパッド７４が形成される。
３−１０．ドレイン電極形成工程
その後、上記１−１１．ドレイン電極形成工程と同様の方法により、図８Ｊに示すように、ドレイン電極６６が形成される。

以上の工程を経ることにより、電界効果トランジスタ５１が得られる。
上記の製造方法によれば、ｎ型ＧａＮ層５４、ｐ型ＧａＮ層５５およびｎ型ＧａＮ層５６が形成された後、エッチングして格子状のトレンチ５７が形成されることにより、トレンチ５７内に臨む壁面５８が積層構造部５３に形成される。したがって、ｐ型ＧａＮ層５５は、壁面５８に露出されることとなる。そして、アニール工程では、窒素雰囲気中、壁面５８にｐ型ＧａＮ層５５が露出した状態で、アニール処理が行なわれる。

アニール処理の際、ｐ型ＧａＮ層５が壁面５８に露出しているので、アニール処理により、ｐ型ＧａＮ層５中のＨが壁面５８を介して除去される。
そのため、ｎ型ＧａＮ層５４、ｐ型ＧａＮ層５５およびｎ型ＧａＮ層５６がエッチングされずにアニール処理される場合よりも、ｐ型ＧａＮ層５５中のＨ_２を効率よく除去することができ、ｐ型ＧａＮ層５５におけるＨ濃度を低減することができる。したがって、ｐ型ＧａＮ層５５に対してＭｇを過剰に導入しなくても、ｐ型ＧａＮ層５５においてホール濃度を確保することができる。その結果、高いチャネル移動度を保持しながら、遮断電流を抑制することができる電界効果トランジスタを提供することができる。

また、各柱状部５９が壁面５８を４面有しており、ｐ型ＧａＮ層５５が４方向に露出されるので、ｐ型ＧａＮ層５５をより広い面積で露出させることができる。そのため、ｐ型ＧａＮ層５５が１方向に露出する場合よりも一層効率よくＨを除去することができる。
また、４面の壁面５８全域にゲート電極６３が対向しており、各単位セル（各柱状部５９）におけるゲート幅が、平面視における柱状部５９の外周（正方形の辺の総長さ）とほぼ同じであることから、各単位セルにおいて長いゲート幅を確保することができる。そのため、電流密度を増やすことができるので、より高出力なパワーデバイスを実現することができる。

また、上記の製造方法によれば、ドライエッチング工程により、ｐ型ＧａＮ層５５を壁面６８から露出させ、この状態でアニール工程が行なわれる。そして、アニール工程後、壁面６８へのエッチング液の供給により、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ型ＧａＮ層６が壁面６８からウェットエッチングされる。
そのため、アニール処理時に、壁面６８から窒素抜けが生じたとしても、窒素抜けの生じた部分（たとえば、ｐ型ＧａＮ層５における壁面６８付近の部分）を除去することができる。したがって、エッチングにより現われる壁面５８を良好な結晶面とすることができる。その結果、壁面５８とゲート絶縁膜６２との界面を良好な界面とすることができ、界面準位を低減することができる。これにより、電界効果トランジスタ５１のチャネル抵抗を低減することができるとともに、リーク電流を抑制することができる。

さらに、ウェットエッチングがアニール工程後に行なわれるため、プラズマ衝撃によりダメージを受けた壁面６８を含む柱状部５９の側壁の除去を、上記窒素抜けの生じた部分の除去とともに、一括して行なうことができる。その結果、生産効率を向上させることもできる。
また、ゲート絶縁膜形成工程がアニール工程後に行なわれるので、アニール処理時において、柱状部５９の壁面６８がゲート絶縁膜６２に覆われていない。そのため、アニール処理によるＨの除去がゲート絶縁膜６２により妨害されることを防止することができる。

以上、本発明の複数の実施形態について説明したが、本発明はさらに他の実施形態で実施することもできる。
たとえば、ｐ型ＧａＮ層５およびｐ型ＧａＮ層５５に含まれるｐ型不純物は、Ｍｇ以外の不純物、たとえば、Ｃなどであってもよい。
また、前述の実施形態では、ｐ型ＧａＮ層５およびｐ型ＧａＮ層５５を露出させる壁面を有する成形体として、正六角柱状の柱状部９および四角柱（直方体）状の柱状部５９を代表例として挙げたが、そのような成形体は、たとえば、ストライプ状の棒状部などであってもよい。

また、積層構造部３および積層構造部５３を形成するときに供給するアンモニアおよびシランは、純粋ガスとしてではなく、キャリヤガス（Ｈ_２）で希釈して供給してもよい。
また、ｐ型ＧａＮ層５における壁面８付近の領域に形成される層は、ｎ型ＧａＮ層４およびｎ型ＧａＮ層６よりも低いドナー濃度のｎ型ＧａＮ層や、不純物をほとんど含まないｉ型ＧａＮ層であってもよい。

また、ｎ型ＧａＮ層４、ｐ型ＧａＮ層５、ｎ型ＧａＮ層６、ｎ型ＧａＮ層５４、ｐ型ＧａＮ層５５およびｎ型ＧａＮ層５６は、組成や不純物濃度の異なる複数の層からなる構成であってもよい。
また、各実施形態において、ドライエッチング後に行なわれるウェットエッチング工程を省略することができる。

また、第１の実施形態に係る製造方法において１−４．プラズマ照射工程を省略することができ、第２の実施形態に係る製造方法において２−４．再成長工程を省略することができる。
また、ドレイン電極１５，６６は、基板２，５２を研磨し、この研磨によって薄くされた基板の裏面に形成されていてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

次に、本発明を下記の実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
実施例１および比較例１〜３
図３に示したエピタキシャル装置２１と同様の構成を有する装置のサセプタに、ウエハ（実施例１と比較例１とが同一のウエハであり、比較例２と比較例３とが同一のウエハ（実施例１のウエハとは異なる）である。）を保持させた。この状態からウエハ上に、上記実施形態に示した条件において、Ｓｉを含むｎ型ＧａＮ層（第１層）、Ｍｇを含むｐ型ＧａＮ層（第２層）およびＳｉを含むｎ型ＧａＮ層（第３層）を順に成長させた（成長速度：１．３〜１．５μｍ／ｈ ＴＭＧの恒温槽温度：約５℃ ＥｔＣｐ_２Ｍｇの恒温槽温度：約３０℃）。

なお、ＴＭＧおよびＥｔＣｐ_２Ｍｇについては、Ｈ_２でバブリング後、バブリングによって発生した気体を、キャリヤガス（Ｈ_２）を用いて供給した。一方、アンモニアおよびシランについては、キャリヤガス（Ｈ_２）を用いず、純粋ガスとして供給した。これによって、ウエハ上にｎｐｎ構造を有するＧａＮ積層構造を形成した。そして、ＧａＮ積層構造が形成されたウエハを５ｍｍ角に劈開した。

実施例１および比較例１については、劈開されたウエハ上のＧａＮ積層構造を、さらに第３層から第１層まで格子状にドライエッチング（エッチングガス：Ｃｌ_２とＳｉＣｌ_４との混合ガス）した後、ウェットエッチング（エッチング液：２２％ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液）することにより、平面視で３３０μｍ角の柱状部を９つ形成した。これにより、ｐ型ＧａＮ層（第２層）を柱状部の壁面に露出させた。

また、実施例１および比較例２のＧａＮ積層構造に対しては、窒素雰囲気中、９００℃で１０分間アニール処理を行なった。
Ｈ濃度およびＭｇ濃度測定
実施例１および比較例１〜３により形成されたＧａＮ積層構造の各ＧａＮ層に含まれるＨ濃度およびＭｇ濃度を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により測定した。結果を図９〜図１２に示す。

図９に示すように、ＧａＮ積層構造をエッチングし、ｐ型ＧａＮ層を壁面に露出させた状態でアニール処理した実施例１については、ｐ型ＧａＮ層（第２層）におけるＨ濃度が平均３．５×１０^１８ｃｍ^−３であった。
一方、ｐ型ＧａＮ層を壁面に露出させたがアニール処理しなかった比較例１、ＧａＮ積層構造をエッチングせずにアニール処理した比較例２、およびＧａＮ積層構造のエッチングもアニール処理もしなかった比較例３については、図１０〜図１２に示されるように、ｐ型ＧａＮ層（第２層）におけるＨ濃度がそれぞれ、平均９×１０^１８ｃｍ^−３、１．５×１０^１９ｃｍ^−３および１．５×１０^１９ｃｍ^−３であった。なお、上記したように比較例１のウエハと、比較例２および３のウエハとが異なるものであり、比較例１のＨ濃度は、比較例２および３のＨ濃度よりも低くなっている。

以上より、ＧａＮ積層構造をエッチングし、ｐ型ＧａＮ層を壁面に露出させた状態でアニール処理することにより、ｐ型ＧａＮ層（第２層）から効率的にＨを除去できることが確認された。

本発明の第１の実施形態に係る電界効果トランジスタの模式的な平面図である。 図１のII−IIで示される切断線で切断したときの断面図である。 図２に示す積層構造部を形成するためのエピタキシャル装置の概略構成図である。 図１の電界効果トランジスタの一製造方法（第１の実施形態に係る製造方法）を示す模式的な断面図である。 図４Ａの次の工程を示す図である。 図４Ｂの次の工程を示す図である。 図４Ｃの次の工程を示す図である。 図４Ｄの次の工程を示す図である。 図４Ｅの次の工程を示す図である。 図４Ｆの次の工程を示す図である。 図４Ｇの次の工程を示す図である。 図４Ｈの次の工程を示す図である。 図４Ｉの次の工程を示す図である。 図４Ｊの次の工程を示す図である。 図４Ｋの次の工程を示す図である。 図１の電界効果トランジスタの他の製造方法（第２の実施形態に係る製造方法）を示す模式的な断面図である。 図５Ａの次の工程を示す図である。 図５Ｂの次の工程を示す図である。 図５Ｃの次の工程を示す図である。 図５Ｄの次の工程を示す図である。 図５Ｅの次の工程を示す図である。 図５Ｆの次の工程を示す図である。 図５Ｇの次の工程を示す図である。 図５Ｈの次の工程を示す図である。 図５Ｉの次の工程を示す図である。 図５Ｊの次の工程を示す図である。 図５Ｋの次の工程を示す図である。 本発明の第２の実施形態に係る電界効果トランジスタの模式的な平面図である。 図６のＶII−ＶIIで示される切断線で切断したときの断面図である。 図６の電界効果トランジスタの一製造方法（第３の実施形態に係る製造方法）を示す模式的な断面図である。 図８Ａの次の工程を示す図である。 図８Ｂの次の工程を示す図である。 図８Ｃの次の工程を示す図である。 図８Ｄの次の工程を示す図である。 図８Ｅの次の工程を示す図である。 図８Ｆの次の工程を示す図である。 図８Ｇの次の工程を示す図である。 図８Ｈの次の工程を示す図である。 図８Ｉの次の工程を示す図である。 実施例１のＧａＮ積層構造に含まれるＨおよびＭｇの濃度変化を示すグラフである。 比較例１のＧａＮ積層構造に含まれるＨおよびＭｇの濃度変化を示すグラフである。 比較例２のＧａＮ積層構造に含まれるＨおよびＭｇの濃度変化を示すグラフである。 比較例３のＧａＮ積層構造に含まれるＨおよびＭｇの濃度変化を示すグラフである。 従来の電界効果トランジスタの模式的な断面図である。

符号の説明

１ 電界効果トランジスタ（窒化物半導体素子）
３ 積層構造部
４ ｎ型ＧａＮ層（第１層）
５ ｐ型ＧａＮ層（第２層）
６ ｎ型ＧａＮ層（第３層）
８ 壁面
１０ ｐ⁻型ＧａＮ層（第４層）
１１ ゲート絶縁膜
１２ ゲート電極
１４ ソース電極
１５ ドレイン電極
５１ 電界効果トランジスタ
５３ 積層構造部
５４ ｎ型ＧａＮ層（第１層）
５５ ｐ型ＧａＮ層（第２層）
５６ ｎ型ＧａＮ層（第３層）
５８ 壁面
６２ ゲート絶縁膜
６３ ゲート電極
６５ ソース電極
６６ ドレイン電極

Claims (8)

1. ｎ型のIII族窒化物半導体からなる第１層上にｐ型不純物を含むIII族窒化物半導体からなる第２層を積層し、この第２層上にｎ型のIII族窒化物半導体からなる第３層を積層する工程と、
   エッチングにより、前記第１層から前記第３層に跨る壁面を有する積層構造部を形成するエッチング工程と、
   窒素雰囲気中において、ｐ型不純物を活性化させるアニール処理を前記積層構造部に行なうアニール工程とを含む、窒化物半導体素子の製造方法。
2. 前記エッチング工程が、前記第１層から第３層に至るようにドライエッチングする工程と、このドライエッチング後、前記アニール工程前にウェットエッチングする工程とを含む、請求項１に記載の窒化物半導体素子の製造方法。
3. 前記アニール工程後、前記壁面をウェットエッチングする工程を含む、請求項１または２に記載の窒化物半導体装置の製造方法。
4. 前記アニール工程前に、前記第２層の前記壁面上に前記第２層とは異なる伝導特性を有する第４層を形成する第４層形成工程を含む、請求項１〜３のいずれか一項に記載の窒化物半導体素子の製造方法。
5. 前記第４層形成工程が、前記第２層とはアクセプタ濃度の異なるｐ型不純物を含む層を形成する工程である、請求項４に記載の窒化物半導体素子の製造方法。
6. 前記ｐ型不純物を含む第４層を形成する工程が、前記第２層から拡散するｐ型不純物を含む層を形成する工程を含む、請求項５に記載の窒化物半導体素子の製造方法。
7. 前記エッチング工程が、ドライエッチングにより前記壁面を形成する工程と、前記アニール工程後、前記壁面をウェットエッチングする工程とを含む、請求項１に記載の窒化物半導体素子の製造方法。
8. 前記アニール工程後、前記壁面に対向するゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜を介して前記第２層に対向するゲート電極を形成する工程と、
   前記第３層に電気的に接続されるようにソース電極を形成する工程と、
   前記第１層に電気的に接続されるようにドレイン電極を形成する工程とを含む、請求項１〜７のいずれか一項に記載の窒化物半導体素子の製造方法。

Images