CN112567537A - 具有氢扩散阻挡层的iii-v族发光微像素阵列装置的装置及方法 - Google Patents

具有氢扩散阻挡层的iii-v族发光微像素阵列装置的装置及方法 Download PDF

Info

Publication number
CN112567537A
CN112567537A CN201980053564.2A CN201980053564A CN112567537A CN 112567537 A CN112567537 A CN 112567537A CN 201980053564 A CN201980053564 A CN 201980053564A CN 112567537 A CN112567537 A CN 112567537A
Authority
CN
China
Prior art keywords
light emitting
layer
hydrogen
semiconductor light
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980053564.2A
Other languages
English (en)
Inventor
海森·S·依尔-高鲁黎
卡梅斯瓦尔·亚达凡利
安德鲁·特伦
范倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ostondu Technologies
Ostendo Technologies Inc
Original Assignee
Ostondu Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ostondu Technologies filed Critical Ostondu Technologies
Publication of CN112567537A publication Critical patent/CN112567537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/2066—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明提供固态发光微像素阵列结构，具有氢阻挡层以最小化或消除由氢扩散引起的掺杂氮化镓结构的非理想钝化。

Description

具有氢扩散阻挡层的III-V族发光微像素阵列装置的装置及 方法
相关申请的交叉引用
本申请案要求2018年6月12日申请的美国临时申请案第62/684,106号的权利，所述申请案的公开内容以引用的方式并入本文中。
技术领域
本发明大体上涉及发光装置和结构。更具体地说，本发明涉及包括用于改进的装置性能的一或多个氢阻挡层的III-V族半导体发光装置和结构。
本发明大体上适用于基于III族氮化物的装置(例如LED、微LED)的领域，且具体地说，适用于CMOS集成微LED阵列发射装置。在一个实施例中，公开最小化或消除氢在发光装置中到掺杂GaN材料中的扩散的装置和制造方法。消除或减少半导体发光结构中的氢暴露路径能够有益地实现掺杂GaN材料自身的稳定性。在本发明中减少氢暴露能够改进所述领域中的装置性能和装置操作。
背景技术
三维或“3D”半导体集成能够改进半导体集成电路(integrated circuit，IC)的性能且能够经由不同材料层的异构集成提升基于Si的IC平台的功能(参看G.Q.张(G.Q.Zhang)和A.J.范罗斯马伦(A.J.van Roosmalen)，“超越摩尔定律：创造高价值的微/纳米电子系统(More than Moore:Creating High Value Micro/NanoelectronicsSystems)”，斯普林格出版社)。这类装置的一个非限制性实例是称作“量子光子成像器”显示器或
Figure BDA0002942144890000011
显示器的CMOS/III-V族集成3D微LED阵列发射装置(参看美国专利第7,623,560、7,767,479、7,829,902、8,049,231、8,243,770、8,567,960号)。
Figure BDA0002942144890000012
是本申请的申请人奥斯坦德技术(Ostendo Technologies)公司的注册商标。
这类发射微米级像素(即，微像素)阵列成像器装置在例如以下各项中公开：美国专利第7,623,560号、美国专利第7,767,479号、美国专利第7,829,902号、美国专利第8,049,231号、美国专利第8,243,770号、美国专利第8,567,960号以及美国专利第8,098,265号，所述专利中的每一个的全部内容以引用的方式并入本文中。
所公开的QPI显示器装置理想地在包含所有所需图像处理控制电路的极小装置配置中具有高亮度、极快多色光强度以及空间调制能力。这些所公开装置的固态光(solidstate light，SSL)发射像素可以是发光二极管(light emitting diode，LED)或激光二极管(laser diode，LD)或两者，具有由容纳在CMOS控制器芯片(或装置)内的控制电路管理的开/关状态，QPI显示成像器的发射微米级像素阵列根据其结合及电子耦合。
包括QPI显示器的像素的大小可以在约5微米到20微米的范围内，其中典型芯片级发射表面面积在约15平方毫米到150平方毫米的范围内。上述发射微米级像素阵列显示装置的像素可通过其CMOS控制器芯片的驱动电路分别在空间、色度以及时间上进行寻址。由这类QPI成像器装置产生的光的亮度可在适当低功耗下达到100,000s cd/m2的倍数。
在例如QPI显示器的装置中，各种材料沉积工艺的制造期间的反复氢暴露以及热循环期间从装置中的含氢介电质释放(即，脱附)氢可导致基于GaN的发光装置明显劣化。装置制造期间氢和热暴露最常见的有害结果之一是掺杂GaN材料在发光结构自身中意外钝化。另外，氢可不利地影响p-接触层和GaN界面层。
所需的是一种使用工艺及含有结构来制造的装置，所述工艺和结构在沉积过程期间或在热循环期间或两者期间(由于含氢介电质和工艺的氢释放)减轻或消除底层GaN的氢暴露。
附图说明
本文中的实施例借助于实例而非限制在附图的图中示出，在附图中相似编号指示相似或类似元件。
提供描述中定义的事项(例如详细结构和元件)以帮助理解示例性实施例。然而，本发明可在无这些特别定义的事项的情况下实践。另外，未详细描述众所周知的功能或结构，因为它们会因不必要的细节而使本发明模糊不清。为了理解本发明且查看其实际实施方式，借助于非限制性实例仅参考附图描述若干实施例，在附图中：
图1示出氢阻挡层、GaN二极管结构、缓冲层以及外延生长衬底的本发明的微像素阵列的固态发光材料结构的截面。
图2示出包括图1的固态发光结构的微像素台面的集合的截面，其中氢阻挡层处于微像素台面的顶侧和侧壁上。
图3示出图2的另外已处理微像素台面的集合的截面。
图4是图3的充分包封微像素阵列多层结构的截面。
图5示出包括生成态氢阻挡层的基于GaN的发光微像素结构，具有利用生成态氢阻挡层的其它设计元素。
图6示出微像素外延结构的其它详细特征的图5的基于GaN的发光微像素结构的截面。
具体实施方式
在本发明的以下详细描述中对“一个实施例”或“实施例”的参考意指本发明的至少一个实施例中包含结合实施例描述的特定特征、结构或特性。短语“在一个实施例中”在这一详细描述中的各处的出现未必都指同一实施例。
GaN材料中的P型掺杂最常见的方法是使用被认为是最有效的掺杂剂之一的Mg掺杂剂原子(参看J.K.舒(J.K.Sheu)和G.C.纪(G.C.Chi)，“GaN的掺杂工艺和掺杂剂特性(Thedoping process and dopant characteristics of GaN)”，物理期刊：凝聚态(J.Phys.:Condens.Matter)，14(2002)R657-R702)。通常，MOCVD-生长的基于GaN的LED装置和结构中的Mg掺杂剂在外延生长过程期间因氢而钝化。MOCVD-生长结构稍后需要生长后高温退火以激活Mg掺杂剂以进行有效装置操作。
在多层发光半导体装置(例如微像素(micropixel)的制造期间，可在多个步骤处发生二极管结构的GaN材料的有害氢暴露。在反应器自身中在生长/生长后阶段期间并入的氢是氢暴露的主要来源，但氢暴露的额外来源是后续装置制造步骤期间暴露于氢的基于GaN的材料或装置。举例来说，导致明显装置氢暴露的共同半导体工艺步骤是对半导体制造中所使用的介电质进行的被称作“等离子体增强化学气相沉积(plasma enhancedchemical vapor deposition，PECVD)”的众所周知的工艺。通常，各种其它共同半导体工艺步骤也导致III-V族氮化物中的氢并入(参看S.J.皮尔顿(S.J.Pearton)、R.J.舒(R.J.Shul)、R.G.威尔逊(R.G.Wilson)、F.任(F.Ren)、J.M.佐沃道(J.M.Zavada)、J.M.艾伯纳西(C.R.Abernathy)、C.B.瓦尔图利(C.B.Vartuli)、J.W.李(J.W.Lee)、J.R.米尔汉姆(J.R.Mileham)以及J.D.麦肯齐氏(J.D.Mackenzie)，“处理期间氢并入到III-V族氮化物中(The incorporation of hydrogen into III-V nitrides during processing)”，电子材料期刊(J.Electron.Mater.)，25,845(1996))。
例如QPI显示器装置或其它微LED装置的基于GaN的微像素阵列发射装置的制造通常需要沉积介电层，例如经蚀刻像素侧壁上的氧化硅(SiO2)钝化层或发光二极管结构内的电隔离层。氧化硅还可用作包括多个半传导发光层的多层半导体装置中的中间结合层。
在这类氧化硅层的沉积(其通常使用等离子体增强化学气相沉积(PECVD)执行)期间，难免不理想地包含过剩氢和/或羟基(OH)。在随后沉积的氧化硅层的典型沉积温度下，已与先前沉积的氧化硅层解离的氢在二极管结构内扩散且导致GaN掺杂(尤其p型掺杂)的非理想钝化。这继而导致基于GaN的微像素二极管效率降低。在氧化硅层非常接近于光发射微像素二极管结构的GaN层的情况下，这甚至更成问题。
在固态发光二极管材料结构的典型制造中，氢用作使用例如金属有机化学气相沉积(metal organic chemical vapor deposition，MOCVD)的GaN材料的外延生长的载气。由于在基于GaN的材料的整个外延生长过程中，氢载气仍在腔室中流动，因此GaN结构的层中通常存在高浓度的氢。在这种基于GaN的材料用于制造基于GaN的固态发光二极管结构时，后续处理步骤的相关联升高的处理温度导致MOCVD残余氢扩散到二极管结构材料的掺杂区中且不利地导致GaN材料自身中的掺杂剂钝化。这继而降低包括二极管结构的GaN材料的效率(IQE)，对结构的p掺杂区尤其有害。
为了解决现有技术中与基于GaN的发光结构有关的这些问题和其它缺陷，在本发明的一个方面中，公开一种多层基于GaN的III族氮化物发光微像素阵列装置，其包括一或多个堆叠的发光层，其中所述发光层中的至少一个包括氢阻挡层。
以下公开内容描述消除或明显地最小化基于GaN的固态发光二极管结构和装置的制造工艺期间氢扩散的有害影响的本发明的方法和结构的非限制性实施例。方法包含GaN材料的外延生长期间的一或多个氢阻挡层的所选择生长和/或基于GaN的固态发光二极管结构的制造工艺期间的额外氢阻挡层的沉积。
图1示出氢阻挡层1000/1001、GaN二极管结构、缓冲层以及外延生长衬底的微像素阵列的固态发光材料结构的截面。如图1中所示出，基于GaN的二极管结构可包括p-GaN层1010、一或多个多量子阱有源区1020以及n-GaN层1030，全部沉积在GaN缓冲层1040和外延生长衬底1050上。在图1中所示出的装置中，阻挡层(1000/1001)在外延结构制造期间生长或在装置制造期间沉积，且充当图1的基于GaN的二极管结构上方的“罩盖层”。
在一个实施例中，氢阻挡层1000可以是在发光结构1的外延生长期间沉积的最终层。利用这一方法，过剩氢载气通过沉积的阻挡层1000与基于GaN的二极管结构隔离，所述沉积的阻挡层1000设计以减少过剩氢到基于GaN的二极管结构中的扩散。在替代实施例中，阻挡层1001可在微像素台面(mesa)的阵列的制造工艺期间沉积。在另一实施例中，外延生长的氢阻挡层1000和工艺沉积的阻挡层1001均用于实现如这些实施例的制造方法的即将进行的描述中所解释的其它优势。
在阻挡层1000外延地生长的实施例中，氢阻挡层1000的所选择材料优选地是与二极管结构的GaN材料外延地相容且优选地呈现防止氢扩散到二极管结构1中或使所述扩散最小化的带隙和晶体性质的材料。合适的氢阻挡1000材料可包括未掺杂GaN或氮化铝(AlN)，或这两种材料的合金。AIN是具有GaN的III族氮化物材料群组中的一员，且因此与二极管结构的GaN材料外延地相容。氮化铝具有比GaN(3.4电子伏特)更宽的带隙能量(6.2电子伏特)。一般来说，无论GaN、AlN还是两种材料的合金的外延生长的层1000的高度结晶方面用以增强其氢扩散性质。
用于氢阻挡层1000的另一合适材料是具有一定比率的铝(X)的氮化铝镓(AlXGa1- XN)材料，所述铝的所述比率选择以确保形成用以阻止氢扩散到底层GaN材料的有效阻挡所必要的必需阻挡层1000带隙能量。
对于氢阻挡1000使用(AlXGa1-XN)材料的一个优势为通过在阻挡层1000的AlGaN材料成分内适当地选择铝(X)比率来帮助使GaN二极管层与阻挡层1000之间的晶格应变保持平衡。使用AlGaN作为阻挡层1000的另一优势为有助于同样通过在阻挡层1000的AlGaN材料成分内适当地选择铝(X)比率来易于后续选择性地蚀刻阻挡层1000以沉积p型和n型接点，或在底层GaN材料上接入先前沉积的p型和n型接点。
在阻挡层1001经工艺沉积的实施例中，氢阻挡层1001的所选择材料是优选地呈现防止氢扩散到二极管结构1中或使所述扩散最小化的性质的材料。在这一实施例中，氢阻挡层1001可以是氧化铝(Al2O3)，其可使用溅镀(物理气相沉积)、PECVD或原子层沉积(atomiclayer deposition，ALD)技术来沉积。基于Al2O3的阻挡层(1001)的较宽带隙能量有效地用以阻止氢扩散到GaN二极管结构。用于沉积的氢阻挡层1001的另一合适材料是氧化镁(MgO)。已知氧化镁表面层阻滞氢扩散(参看T.R.延森(T.R.Jensen)、A.安德烈亚森(A.Andreasen)、T.威戈(T.Vegge)、J.W.安德烈亚森(J.W.Andreasen)、K.斯塔尔(K.Stahl)、A.S.佩德森(A.S.Pedersen)、M.M.尼耳森(M.M.Nielsen)、A.M.莫伦布鲁克(A.M.Molenbroek)以及F.贝森巴赫(F.Besenbacher)，“利用原位时间分辨粉末X射线衍射研究纯及Ni掺杂的氢化镁的脱氢动力学(Dehydrgenation kinetics of pure and Ni-doped magnesium hydride investigated by in situ time-resolved powder X-raydiffraction)”，国际氢能杂志(Int.J.Hydrog.Energy)，31(14),2052-2062(2006))。实现氧化物的氢阻挡性质的另一因素是氧与氢之间的强结合，已知这增加氧化物中质子扩散的活化焓(参看W.蒙克(W.Munch)、G.塞弗特(G.Seifert)、K.克劳尔(K.Kreuer)以及J.迈尔(J.Maier)，固态离子学(Solid State Ionics)，88,647-652(1996))。另外，表明分子轨道的形成会导致大带隙介电氧化物中缓慢氢弹的阻塞(参看K.埃德(K.Eder)、D.塞姆拉德(D.Semrad)、P.保尔(P.Bauer)、R.高尔瑟(R.Golser)、P.迈尔·科莫尔(P.Maier-Komor)、F.奥马耶(F.Aumayr)、M.佩纳尔瓦(M.Penalba)、A.阿尔诺(A.Arnau)、J.M.乌加尔德(J.M.Ugalde)以及P.M.埃切尼克(P.M.Echenique)，“穿越大带隙绝缘体的缓慢质子的能量损耗没有“阈值效应”(Threshold Effect”in the Energy Loss of Slow ProtonsTraversing Large-Band-Gap Insulators)”，物理评论快报(Phys.Rev.Lett.)，79(21),4112-4115,1997)。
阻挡层1000/1001优选地具有约10纳米到约50纳米的厚度，以有助于后续蚀刻穿过阻挡层1000/1001以对GaN表面上的p型或n型接点进行后续沉积或电接入。阻挡层1000/1001可高达100纳米厚。
在图2中所示出的方法和装置中，在微像素台面1060的制造工艺期间处理基于GaN的材料期间，沉积氢阻挡层1001。在这一方法中，首先蚀刻可呈晶片形式的基于GaN的材料以形成微像素台面1060的阵列。在这一过程(称作像素化)中，通常使用等离子体增强蚀刻方法蚀刻GaN材料，以形成物理上隔离及形成微像素台面1060的阵列的沟槽和侧壁1070。
明确注意，本发明的所示出的制造方法和结构不限于制造包括微像素台面结构1060的装置，且所公开方法和结构可有益地应用于基于GaN的二极管结构中(例如微LED或其它固态发光结构中)存在氢扩散钝化掺杂风险的任何发光半导体结构。
在一实施例中，图1的微像素台面结构阵列的微像素分隔侧壁1070间距宽度优选地是微像素台面宽度的分数。举例来说，对于九(9)微米微像素台面宽度，侧壁1070间距宽度将优选地为约一(1)微米。
为了使微像素二极管台面1060与侧壁填充材料(其可以是例如镍的金属)电隔离，优选地首先利用例如氧化硅或氮化硅的工业标准半导体介电材料来钝化微像素侧壁GaN表面。上述可在钝化层的沉积之前沉积的氢阻挡层1001材料除了提供氢扩散阻挡1000以外，还有益地用作微像素侧壁1070的钝化层。这一方法的额外优势是在微像素台面1060的顶侧以及侧壁1070两者上提供氢阻挡1001功能，因此避免氢可能从如氧化硅或氮化硅的侧壁钝化层扩散到GaN材料。在图2中，示出阻挡层1000和阻挡层1001。
在所描述的方法中，在微像素台面1060的顶侧和侧壁1070上沉积高介电常数材料的阻挡层1001，如图2中所示出。高介电常数材料的阻挡层1001可以是使用溅镀沉积方法沉积的氧化铝或氮化铝，所述溅镀沉积方法例如脉冲式溅镀沉积(pulsed sputterdeposition，PSD)或脉冲式气相沉积或原子层沉积(ALD)。
可在微像素台面1060的顶侧上蚀刻具有介于约10纳米到约50纳米范围内的厚度的沉积的阻挡层1001，以便沉积或接入微像素金属接点通孔，其用于连接到在沉积氢阻挡层1001之前选择性地沉积在微像素台面1060的顶侧上的金属接点。微像素的金属接点设计以提供用于所发射光从微像素台面1060射出的无阻碍微像素孔径区域。
在图2中所示出的微像素阵列氢阻挡装置的一个实施例中，常规钝化介电质(例如氧化硅或氮化硅)沉积在微像素台面集合的顶侧和侧壁上，所述微像素台面集合包括设置在微像素台面的顶侧上方的固态发光结构和外延生长(且图案化)氢阻挡层1000。在图2中所示出的装置的实施例中，在侧壁上以及在微像素台面的顶部上的生长的氢阻挡层1000的顶部上使用常规钝化介电质。在图2中所示出的装置的另一实施例中，设置微像素台面集合，其包括台面的顶侧上方的固态发光结构和外延生长(且图案化)氢阻挡层1000，以及台面的微像素侧壁和顶侧上的额外沉积氢阻挡层1001。
图3示出图2的微像素台面的集合的截面，所述微像素台面在台面的顶侧上经进一步处理且具有顶侧接点、通孔、层间介电层(1090)以及导电网格层(1080)。使用中间结合层(1044)将微像素装置层结合到载体衬底(1055)，其具有后续释放的生长衬底，且使缓冲层薄化。如图3中所示出，在去除生长衬底1050和GaN缓冲区1040之后，阻挡层1001沉积在微像素阵列的背侧上，其与沉积在微像素阵列的顶侧和侧壁1070上的阻挡层1001一起充分包封沉积阻挡层1001内的微像素台面1060。类似工艺适用于与图2有关的各种所描述实施例的微像素台面。
在沉积背侧阻挡层1001之后，使用湿式蚀刻或干式蚀刻方法蚀刻沉积的阻挡层1001，以暴露在沉积背侧阻挡层1001之前已沉积的微像素台面的背侧的金属接点。在微像素台面背侧金属接点暴露之后，可沉积金属通孔以在背侧阻挡层1001的表面上形成可电接入的微像素台面接点。
参考图3，在其中沉积阻挡层1001的方法适用于利用高介电常数阻挡层1001充分包封微像素台面1060，所述高介电常数阻挡层1001防止氢穿过顶侧或侧壁泄漏到微像素台面1060二极管结构中，且还使微像素台面1060完全电隔离。在这一方法中，在微像素阵列首先结合到载体衬底(1051)之后，介电质阻挡层1001沉积在微像素台面1060背侧上，接着通常使用激光剥离(laser lift off，LLO)方法去除外延生长衬底1050，且使用干式蚀刻、研磨或化学机械抛光以及湿式蚀刻方法的组合来去除GaN缓冲区1040。
图4示出可依序结合到另一微像素阵列多层结构或结合到CMOS控制器衬底的阻挡层1001包封微像素阵列多层结构。
图4还示出微像素阵列多层结构的顶侧和背侧两者处的微像素阻挡层1001包封，其中顶侧接触层专用于微像素阵列的共同接触，且背侧接触层专用于包括阵列的大量微像素的唯一接触。
参考图4，在微像素阵列依序结合到例如发射不同颜色光的另一微像素阵列或结合到设计以控制颜色和强度的微像素阵列光调制的数字CMOS控制器衬底的应用中，中间结合层1044可沉积在背侧阻挡层1001的表面上。在这种情况下，穿过阻挡层的接点通孔延伸穿过沉积的层间介电层1090且经抛光，且沉积中间结合层1044以形成用于在依序结合的装置层的所包封微像素阵列多层结构之间耦合光信号、电信号或两者的结合表面。
图5示出包括生成态氢阻挡层1000(示出于图6的微像素截面图中)的基于GaN的发光微像素结构的另一实施例，具有特别设计以利用生成态氢阻挡层1000的其它特征。微像素设计特征包含侧壁像素p-接触罩和p-接触通孔，其中像素p-接触罩延伸到微像素外延结构的p-GaN区中。这些微像素结构设计特征的主要益处在于p掺杂区由生长的氢阻挡1000或由像素金属p-接触罩和p-接触通孔区完全包裹，且由此完全地防止氢渗透到微像素结构的氢敏感p掺杂区中。
图5的阻挡层1000包封微像素的阵列可结合到另一阻挡层1000包封微像素阵列，其在具有微像素共同接触层以及微像素唯一接点的顶侧或背侧处发射不同颜色的光，所述微像素唯一接点经由微像素阵列的依序结合堆叠通过其对应结合层连接，以最终结合为CMOS控制衬底的层的集成堆叠。包封包括依序结合微像素阵列的微像素的阻挡层1000的光透明度特性允许从每一微像素阵列多层发射的光具有清晰微像素孔径区域透射率，以传播穿过微像素阵列多层的结合堆叠。
参考图6的阻挡层1000包封微像素，除了钝化微像素结构台面1060的全部四个侧面且防止氢扩散到微像素台面的发光二极管结构中以外，微像素包封阻挡层1000的高介电性质有益地用以使微像素台面1060与通过微像素侧壁1070耦合的电控制信号以及插入在微像素阵列的结合堆叠内的金属互连层1080电隔离，以创建单个孔径多色微像素阵列结构，其整体地电耦合到其自身微像素颜色和亮度调制控制。
图6提供并有这一实施例的前述细节的微像素1060的截面图。在图6中所示出的微像素结构中，使用作为装置1的GaN发光结构的一部分外延地沉积的未掺杂GaN覆盖阻挡层1000来实现氢扩散阻挡。虽然图解示出未掺杂GaN用作氢扩散覆盖阻挡层1000，但可使用例如其它III族氮化物材料，例如AIN。
如图6中所示出，p-接触并非如通常所进行的那样创建于p-GaN的顶侧上，且实际上使用p-接触罩盖层创建在像素侧壁的p-GaN部分上。利用这种设计和方法，作为发光结构的罩盖层外延地生长的高度晶体未掺杂GaN(或替代地，AIN阻挡层1000)充当氢阻挡，同时包围像素的p-GaN区的p-接触金属罩环形层充当像素的p-接触金属。
如图6中所示出，p-接触金属环围绕像素的顶侧的拐角包覆以创建像素p-接触金属连接通孔的基座。在这一实施例中，p-接触金属创建于像素侧壁的p-GaN区上，因此使得像素的顶侧具有不受金属接点衬垫阻碍的较大光学透明GaN孔径区域，以便在沿着像素侧壁的p-GaN区实现大p-金属接触区域的同时实现最大光输出。在图6中，可将像素金属p-接触罩的深度选择为p-GaN区的各种深度。
如图6中所示出，微像素二极管结构的p-GaN区中的p-掺杂可连续地或阶梯式地从与像素有源区相邻的未掺杂GaN部分到p-GaN、到p+-GaN、到p++-GaN、到p+-GaN、到p-GaN以及最终到p-GaN区的顶侧上的未掺杂GaN部分逐步进行，其中选择未掺杂GaN顶侧的厚度以确保形成有效氢阻挡，其厚度范围优选地介于约10纳米到约50纳米内，但可高达几百纳米。
p-GaN区以及侧壁p-接触金属罩的逐步掺杂确保对像素p-GaN区的有效p-接触，同时确保用于阻止氢扩散到像素p-GaN区中的有效阻挡。
如图6中所示出，像素的金属p-接触罩沉积在像素侧壁的p-GaN区上且围绕像素拐角包覆，以创建用于沉积将像素p接触罩连接到微像素阵列p-接触金属轨的p-接触金属通孔的金属层基座。
p-接触的微像素罩使用标准半导体薄膜沉积方法(例如电子束沉积或溅镀)沉积在像素侧壁的p-GaN区上。p-接触像素罩沉积在像素侧壁的p-GaN区上，且可包括至少两个薄金属层，例如Ni、Au、Pt或Pd(但不限于这些)，其中厚度和功能选择以实现像素的p-接触罩与p-GaN区之间的欧姆接触。
在制造上述结构的方法的非限制性实例中，通过以下来像素化GaN晶片：使用标准III-V族半导体处理方法以及基于等离子体的干式蚀刻结合适当湿式蚀刻来蚀刻像素侧壁，以实现所需像素侧壁角度和表面平滑度。借助于沉积例如氧化硅或氮化硅或两者的组合的薄介电层来钝化蚀刻侧壁。蚀刻掉钝化层的像素侧壁的p-GaN区，且欧姆p-接触罩金属层沉积在侧壁区上。在沉积p-接触罩之后，使用氧化硅、氮化硅或两者的薄层再次钝化像素侧壁。在第二次钝化像素侧壁之后，利用例如锡或镍(但不限于这些)的金属填充侧壁的剩余沟槽，其用以使像素光学隔离且用作使像素与适当控制信号互连的通孔。
本领域普通技术人员可在不脱离本发明的精神和范围的情况下作出许多更改和修改。因此，必须理解，仅出于实例的目的阐述所示出实施例，且不应将本发明视为由要求本申请优先权的任何后续申请中的任何权利要求定义。
举例来说，尽管这类权利要求的元素可在特定组合中阐述，但必须明确地理解，本发明包含更少、更多或不同元素的其它组合，即使在最初没有以这些组合要求时，以上也公开了这些组合。
本说明书中所使用的用以描述本发明和其各种实施例的字词应不仅在其一般定义含义的意义上理解，还应包含超出一般定义含义的范围的在本说明书结构、材料或动作中的特殊定义。因此，如果在本说明书的上下文中可将元素理解为包含大于一个含义，那么必须将其在后续权利要求中的使用理解为对本说明书和字词本身所支持的所有可能含义都是通用的。
因此，要求本申请优先权的任何后续申请中的任何权利要求的字语或元素的定义应定义为不仅包含字面上阐述的元素组合，还包含用于以基本上相同方式执行基本上相同功能以获得基本上相同结果的所有等效结构、材料或动作。因此，在这个意义上，预期可对以下这些权利要求中的元素中的任一个进行两个或多于两个元素的等效替换，或可将单个元素替换这类权利要求中的两个或多于两个元素。
尽管上文可将元素描述为以某些组合起作用且甚至随后按此要求，但应明确地理解，在一些情况下，可将来自所要求的组合的一或多个元素从组合中删除，且这类所要求的组合可针对子组合或子组合的变化。
由本领域普通技术人员现在已知或稍后设计的对任何随后要求保护的主题的非实质改变均被明确地考虑为等同地在这些权利要求的范围内。因此，本领域普通技术人员现在或稍后已知的明显替换定义为在所定义元素的范围内。
因此，要求本申请优先权的任何后续申请中的任何权利要求理解为包含上文特别说明及描述的内容、概念上等同的内容、可明显替换的内容以及本质上并有本发明的基本思想的内容。

Claims (40)

1.一种多层半导体发光结构，包括：
第一层，具有第一组合物；
第二层，具有第二组合物；
至少一个多量子阱有源区，处于所述第一层与所述第二层之间；以及
至少一个氢阻挡层，处于所述第一层上，具有针对使氢气与所述多层半导体发光结构隔离而选择的带隙和晶体性质中的至少一个，由此防止氢扩散到所述多层半导体发光结构中或使扩散最小化。
2.根据权利要求1所述的多层半导体发光结构，其中所述至少一个氢阻挡层是在所述多层半导体发光结构的外延生长期间沉积的最终层。
3.根据权利要求1所述的多层半导体发光结构，其中所述至少一个氢阻挡层的所选择材料是与所述第一组合物和所述第二组合物外延地相容的材料。
4.根据权利要求3所述的多层半导体发光结构，其中所述至少一个氢阻挡层的所选择材料包括未掺杂氮化镓(GaN)或氮化铝(AIN)或两者的合金。
5.根据权利要求3所述的多层半导体发光结构，其中所述至少一个氢阻挡层的所选择材料是具有一定比率的铝的氮化铝镓(AlXGa1-XN)材料，选择铝的比率以使得所述至少一个氢阻挡层具有必需的带隙能量以形成有效阻挡来防止氢扩散到所述多层半导体发光结构中或使扩散最小化。
6.根据权利要求1所述的多层半导体发光结构，其中
所述至少一个氢阻挡层包括第一氢阻挡层和所述第一氢阻挡层上的第二氢阻挡层，
所述第一氢阻挡层和所述第二氢阻挡层中的每一个具有选择以有效地防止氢扩散到所述多层半导体发光结构中的对应带隙能量。
7.根据权利要求6所述的多层半导体发光结构，其中
所述第一氢阻挡层的所选择材料包括未掺杂氮化镓(GaN)或氮化铝(AIN)或两者的合金，且
所述第二氢阻挡层的所选择材料包括氧化铝(Al2O3)或氧化镁(MgO)。
8.根据权利要求1所述的多层半导体发光结构，其中所述至少一个氢阻挡层的厚度为约10纳米(nm)到约50纳米。
9.根据权利要求6所述的多层半导体发光结构，其中使用溅镀、等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)来沉积所述第二氢阻挡层。
10.根据权利要求1所述的多层半导体发光结构，进一步包括：
缓冲层和衬底；
其中所述缓冲层沉积在所述衬底上，且所述第二层沉积在所述缓冲层上。
11.一种发光微像素阵列结构，包括：
多个多层半导体发光结构，每一多层半导体发光结构包括：
第一层，具有第一组合物，
第二层，具有第二组合物，
至少一个多量子阱有源区，处于所述第一层与所述第二层之间，以及
第一氢阻挡层，处于所述第一层上以使氢与所述多层半导体发光结构隔离；以及
第二氢阻挡层，处于每一多层半导体发光结构上且邻接所述多层半导体发光结构的侧壁以防止氢扩散到所述多层半导体发光结构中或使所述扩散最小化。
12.根据权利要求11所述的发光微像素阵列结构，其中所述第一氢阻挡层是在所述多层半导体发光结构的外延生长期间沉积的最终层。
13.根据权利要求11所述的发光微像素阵列结构，其中所述第一氢阻挡层的所选择材料是与所述第一组合物和所述第二组合物外延地相容的材料。
14.根据权利要求13所述的发光微像素阵列结构，其中所述第一氢阻挡层的所述所选择材料包括未掺杂氮化镓(GaN)或氮化铝(AIN)或两者的合金。
15.根据权利要求13所述的发光微像素阵列结构，其中所述第一氢阻挡层的所述所选择材料是具有一定比率的铝的氮化铝镓(AlXGa1-XN)材料，选择所述铝的所述比率以使得第一氢阻挡层具有必需的带隙能量以形成有效阻挡来防止氢扩散到所述多层半导体发光结构中或使所述扩散最小化。
16.根据权利要求11所述的发光微像素阵列结构，其中所述第一氢阻挡层和所述第二氢阻挡层中的每一个具有选择以有效地防止氢扩散到所述多层半导体发光结构中的对应带隙能量。
17.根据权利要求16所述的发光微像素阵列结构，其中
所述第一氢阻挡层的所选择材料包括未掺杂氮化镓(GaN)或氮化铝(AIN)或两者的合金，且
所述第二氢阻挡层的所选择材料包括氧化铝(Al2O3)或氧化镁(MgO)。
18.根据权利要求11所述的发光微像素阵列结构，其中所述第一氢阻挡层和所述第二氢阻挡层中的每一个的厚度为约10纳米(nm)到约50纳米。
19.根据权利要求11所述的发光微像素阵列结构，进一步包括：
缓冲层和衬底；
其中所述缓冲层沉积在所述衬底上，且所述多层半导体发光结构沉积在所述缓冲层上。
20.根据权利要求11所述的发光微像素阵列结构，其中每一侧壁的间距宽度是所述多层半导体发光结构的宽度的分数。
21.根据权利要求11所述的发光微像素阵列结构，其中所述侧壁的表面由半导体介电材料钝化以使所述多层半导体发光结构与通过所述侧壁耦合的电气控制信号电隔离。
22.根据权利要求11所述的发光微像素阵列结构，其中所述第二氢阻挡层是每一多层半导体发光结构的所述侧壁的钝化层。
23.根据权利要求11所述的发光微像素阵列结构，其中所述第二氢阻挡层具有高介电常数材料或常规钝化介电材料。
24.根据权利要求23所述的发光微像素阵列结构，其中所述高介电常数材料是氧化铝或氮化铝，且所述常规钝化介电材料是氧化硅或氮化硅。
25.根据权利要求11所述的发光微像素阵列结构，其中在沉积所述第二氢阻挡层之前，金属接点选择性地沉积在所述多层半导体发光结构上，以提供用于所发射光从所述多层半导体发光结构射出的无阻碍微像素孔径区域。
26.根据权利要求25所述的发光微像素阵列结构，其中选择性地蚀刻所述第二氢阻挡层以暴露所述金属接点，且沉积或接入用于连接到所述金属接点的金属接点通孔。
27.根据权利要求11所述的发光微像素阵列结构，进一步包括：
层间介电层，处于所述第二氢阻挡层上；以及
多个导电网格层，处于所述层间介电层上。
28.根据权利要求27所述的发光微像素阵列结构，进一步包括：
中间结合层；以及
载体衬底；
其中所述中间结合层用于使所述多层半导体发光结构、所述第二氢阻挡层、所述层间介电层以及所述导电网格层结合到所述载体衬底。
29.根据权利要求11所述的发光微像素阵列结构，进一步包括处于每一多层半导体发光结构的背侧上的第三氢阻挡层，使得所述第三氢阻挡层与所述第二氢阻挡层一起充分包封所述多层半导体发光结构。
30.根据权利要求29所述的发光微像素阵列结构，其中在沉积所述第三氢阻挡层之前，金属接点选择性地沉积在所述多层半导体发光结构的所述背侧上。
31.根据权利要求30所述的发光微像素阵列结构，其中选择性地蚀刻所述第三氢阻挡层以暴露所述金属接点，且沉积在所述多层半导体发光结构的所述背侧上能够电接入的金属接点通孔。
32.一种设备，包括：
如权利要求11所述的第一发光微像素阵列结构；以及
如权利要求11所述的第二发光微像素阵列结构；
其中所述第一发光微像素阵列结构和所述第二发光微像素阵列结构依序结合在一起；
其中所述第一发光微像素阵列结构和所述第二发光微像素阵列结构发射不同颜色的光。
33.一种设备，包括：
如权利要求11所述的第一发光微像素阵列结构；以及
如权利要求11所述的第二发光微像素阵列结构；
其中所述第一发光微像素阵列结构和所述第二发光微像素阵列结构结合到控制颜色和强度的光调制的数字互补金属氧化物半导体控制器。
34.一种多层半导体发光结构，包括：
第一区，具有第一组合物；
第二区，具有第二组合物；
至少一个多量子阱有源区，处于所述第一区与所述第二区之间；
至少一个氢阻挡层，处于所述第一区上；
侧壁像素接触罩，延伸到所述第一区中；以及
多个接点通孔，将所述侧壁像素接触罩电耦合到接触金属轨；
其中所述第一区由(i)所述至少一个氢阻挡层或(ii)所述侧壁像素接触罩和所述接点通孔完全地包裹或包封，由此防止氢渗透到所述多层半导体发光结构的所述第一区中或使所述氢渗透最小化。
35.根据权利要求34所述的多层半导体发光结构，其中所述至少一个氢阻挡层是未掺杂氮化镓覆盖阻挡层。
36.根据权利要求34所述的多层半导体发光结构，其中所述至少一个氢阻挡层具有III族氮化物材料。
37.根据权利要求34所述的多层半导体发光结构，进一步包括
金属环，围绕所述多层半导体发光结构的顶侧的拐角包覆，以创建所述接点通孔的基座；
其中所述多层半导体发光结构的所述顶侧包括不受所述接点通孔阻碍的光学透明孔径区域，以便在沿着所述第一区的侧壁实现大接触面积的同时实现最大光输出。
38.根据权利要求34所述的多层半导体发光结构，
其中所述第一区的掺杂连续地或阶梯式地从与所述至少一个多量子阱有源区相邻的未掺杂氮化镓部分到p+-GaN、到p++-GaN、到p+-GaN、到p-GaN以及到所述第一区的所述顶侧上的未掺杂氮化镓部分逐步进行；
其中所述第一区的所述逐步掺杂有效地阻止氢扩散到所述第一区中。
39.根据权利要求34所述的多层半导体发光结构，其中所述侧壁像素接触罩包括至少两个金属层，且厚度选择以实现所述侧壁像素接触罩与所述第一区之间的欧姆接触。
40.根据权利要求34所述的多层半导体发光结构，其中所述至少一个氢阻挡层的厚度为约10纳米(nm)到约50纳米。
CN201980053564.2A 2018-06-12 2019-06-10 具有氢扩散阻挡层的iii-v族发光微像素阵列装置的装置及方法 Pending CN112567537A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862684106P 2018-06-12 2018-06-12
US62/684,106 2018-06-12
US16/434,042 US11195975B2 (en) 2018-06-12 2019-06-06 Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
US16/434,042 2019-06-06
PCT/US2019/036399 WO2019241159A1 (en) 2018-06-12 2019-06-10 Device and method for iii-v light emitting micropixel array device having hydrogen diffusion barrier layer

Publications (1)

Publication Number Publication Date
CN112567537A true CN112567537A (zh) 2021-03-26

Family

ID=68764323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980053564.2A Pending CN112567537A (zh) 2018-06-12 2019-06-10 具有氢扩散阻挡层的iii-v族发光微像素阵列装置的装置及方法

Country Status (7)

Country Link
US (2) US11195975B2 (zh)
EP (1) EP3807939A4 (zh)
JP (1) JP2021527334A (zh)
KR (1) KR20210030930A (zh)
CN (1) CN112567537A (zh)
TW (1) TW202002326A (zh)
WO (1) WO2019241159A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
WO2023245658A1 (en) * 2022-06-24 2023-12-28 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398475B2 (ja) 2020-01-07 2023-12-14 長江存儲科技有限責任公司 金属誘電体接合方法及び構造
US11342481B2 (en) * 2020-05-26 2022-05-24 Applied Materials, Inc. Preclean and encapsulation of microLED features
US12112983B2 (en) * 2020-08-26 2024-10-08 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device
WO2022147742A1 (en) * 2021-01-08 2022-07-14 Jade Bird Display (shanghai) Limited Systems and methods for led structures that increase current flow density
JP2023067267A (ja) * 2021-10-29 2023-05-16 富士フイルム株式会社 記録媒体カートリッジ用非接触式通信媒体、記録媒体カートリッジ、及び記録媒体カートリッジ用非接触式通信媒体の製造方法
WO2023175830A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体素子及び半導体素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315818A (ja) * 1999-04-30 2000-11-14 Sanken Electric Co Ltd 半導体装置の製造方法
WO2012140844A1 (ja) * 2011-04-12 2012-10-18 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 ３族窒化物半導体素子製造方法
JP4162385B2 (ja) * 2000-03-02 2008-10-08 株式会社リコー ｐ型ＩＩＩ族窒化物半導体の製造方法
US7323721B2 (en) * 2004-09-09 2008-01-29 Blue Photonics Inc. Monolithic multi-color, multi-quantum well semiconductor LED
JP4246242B2 (ja) * 2006-09-27 2009-04-02 三菱電機株式会社 半導体発光素子
KR100838196B1 (ko) * 2007-07-20 2008-06-13 서울옵토디바이스주식회사 개선된 구조를 갖는 발광 다이오드
KR100877774B1 (ko) * 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
US7623560B2 (en) 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
US8098265B2 (en) 2008-10-10 2012-01-17 Ostendo Technologies, Inc. Hierarchical multicolor primaries temporal multiplexing system
JP5394717B2 (ja) 2008-12-15 2014-01-22 日本オクラロ株式会社 窒化物半導体光素子の製造方法
WO2010071034A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP2012151261A (ja) * 2011-01-19 2012-08-09 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
JP5996846B2 (ja) 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US10249782B2 (en) * 2017-03-24 2019-04-02 International Business Machines Corporation High voltage photovoltaics integrated with light emitting diode containing zinc oxide containing layer
US20200318255A1 (en) * 2017-10-04 2020-10-08 Nexdot FAR-INFRARED, THz NANOCRYSTALS, HETEROSTRUCTURED MATERIAL WITH INTRABAND ABSORPTION FEATURE AND USES THEREOF
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
JP2020069065A (ja) 2018-10-31 2020-05-07 Toto株式会社 浴槽洗浄装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315818A (ja) * 1999-04-30 2000-11-14 Sanken Electric Co Ltd 半導体装置の製造方法
WO2012140844A1 (ja) * 2011-04-12 2012-10-18 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
US11495714B2 (en) 2018-06-12 2022-11-08 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
WO2023245658A1 (en) * 2022-06-24 2023-12-28 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
KR20210030930A (ko) 2021-03-18
JP2021527334A (ja) 2021-10-11
US20190378957A1 (en) 2019-12-12
WO2019241159A1 (en) 2019-12-19
EP3807939A1 (en) 2021-04-21
TW202002326A (zh) 2020-01-01
US11495714B2 (en) 2022-11-08
US20220090266A1 (en) 2022-03-24
EP3807939A4 (en) 2022-04-06
US11195975B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
US11495714B2 (en) Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
CN109119408B (zh) 发光二极管、发光二极管封装件和包括其的设备
JP6701385B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
US11404599B2 (en) Method of forming a p-type layer for a light emitting device
CN110168753B (zh) 具有发光二极管的光电器件
JP7043551B2 (ja) 発光デバイスのｐ型層を形成する方法
JP2015533456A (ja) 波長変換発光デバイス
JP2014036231A (ja) 半導体素子の製造方法
TWI452671B (zh) Production Method and Device of Stereo Stacked Light Emitting Diode
WO2020109137A1 (en) Light-emitting device and method for manufacturing a light-emitting device
US20110175121A1 (en) Optical-Electronic Component and Method for Production Thereof
KR102075119B1 (ko) 발광소자
US11538963B1 (en) III-V light emitting device having low Si—H bonding dielectric layers for improved P-side contact performance
JP6936358B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
CN117174794A (zh) 发光元件
JP2012009625A (ja) 発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40044826

Country of ref document: HK