WO2023175830A1 - 半導体素子及び半導体素子の製造方法 - Google Patents

半導体素子及び半導体素子の製造方法 Download PDF

Info

Publication number
WO2023175830A1
WO2023175830A1 PCT/JP2022/012244 JP2022012244W WO2023175830A1 WO 2023175830 A1 WO2023175830 A1 WO 2023175830A1 JP 2022012244 W JP2022012244 W JP 2022012244W WO 2023175830 A1 WO2023175830 A1 WO 2023175830A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulating film
semiconductor
conductivity type
semiconductor layer
Prior art date
Application number
PCT/JP2022/012244
Other languages
English (en)
French (fr)
Inventor
弘幸 河原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/012244 priority Critical patent/WO2023175830A1/ja
Priority to TW112108882A priority patent/TW202339255A/zh
Publication of WO2023175830A1 publication Critical patent/WO2023175830A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action

Definitions

  • the present disclosure relates to a semiconductor device and a method for manufacturing a semiconductor device.
  • InP-based semiconductor lasers used for optical communication applications are required to widen the modulation frequency band of each element in order to cope with the increase in communication capacity. Furthermore, in order to reduce the power consumption of the entire optical communication system, it is required to improve the luminous efficiency of each element.
  • the element resistance of a semiconductor element has a large influence on both the frequency band and luminous efficiency, but the mobility of holes is lower than that of electrons and holes, and among the element resistances of semiconductor layers, the resistance of the p-type semiconductor layer is It accounts for a large proportion of the resistance of the entire semiconductor layer.
  • an n-type semiconductor substrate is generally used in an InP-based semiconductor laser for optical communication in order to apply a low-resistance n-type semiconductor layer to a long portion of the current path. That is, the n-type semiconductor substrate is located on the back side of the element, and the p-type semiconductor layer is located on the front side of the element.
  • InP-based semiconductor lasers for optical communication generally have a configuration in which a p-type semiconductor layer is formed on the surface side of the element.
  • An insulating film is formed on the front side of the element to protect the surface of the semiconductor layer. Characteristics required of the insulating film include good step coverage on the semiconductor surface and dense film quality.
  • CVD plasma chemical vapor deposition
  • Non-Patent Document 1 points out that hydrogen in the p-type semiconductor layer causes a decrease in carrier concentration. Since a decrease in the carrier concentration of the p-type semiconductor layer is directly linked to an increase in the element resistance of the semiconductor element, there is a risk that the element characteristics will vary due to variations in conditions such as processing, storage, operation, and usage environment. Further, it is known that hydrogen in the semiconductor layer moves relatively easily, and there is a concern that in the worst case, it may affect the long-term reliability of the semiconductor element.
  • Non-Patent Document 2 describes that by providing an n-type semiconductor layer on the surface of the semiconductor layer, diffusion of hydrogen from the insulating film into the p-type semiconductor layer can be suppressed.
  • the present disclosure has been made to solve the above-mentioned problems, and by suppressing hydrogen diffusion from an insulating film into a p-type semiconductor layer and preventing an increase in element resistance of a semiconductor element, It is an object of the present invention to provide a semiconductor element that can operate in a wide frequency band and with high luminous efficiency.
  • the semiconductor device includes: a semiconductor substrate; a stacked semiconductor layer formed on the semiconductor substrate and including a first semiconductor layer of a first conductivity type, an active layer, and a semiconductor layer of a second conductivity type; a second semiconductor layer of a first conductivity type formed on the laminated semiconductor layer; an insulating film formed in contact with the second semiconductor layer of the first conductivity type.
  • a method for manufacturing a semiconductor device includes: a first crystal growth step of sequentially growing a first semiconductor layer of a first conductivity type, an active layer, and a semiconductor layer of a second conductivity type on a semiconductor substrate to form a stacked semiconductor layer; a mesa structure forming step of processing the laminated semiconductor layer into a striped mesa structure; a second crystal growth step of growing a buried layer on both sides of the mesa structure; a third crystal growth step of growing a semiconductor layer including a second semiconductor layer of a first conductivity type on the buried layer; an insulating film forming step of forming an insulating film on the second semiconductor layer of the first conductivity type by a plasma CVD method; an opening forming step of forming an opening in a portion of the insulating film facing the top surface of the mesa structure; including.
  • the n-type semiconductor layer is provided directly under the insulating film provided on the outermost surface of each semiconductor layer, the n-type semiconductor layer prevents diffusion of hydrogen contained in the insulating film. Therefore, it is possible to obtain a semiconductor element that can operate in a wide frequency band and with high luminous efficiency.
  • the n-type semiconductor layer is crystal-grown on the outermost surface of each semiconductor layer, and the insulating film in contact with the n-type semiconductor layer is formed by plasma CVD, so that the insulating film contains Since the n-type semiconductor layer prevents the diffusion of hydrogen, it is possible to easily manufacture a semiconductor element that can operate in a wide frequency band and with high luminous efficiency.
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor element according to Embodiment 1.
  • FIG. 1 is a cross-sectional view showing the configuration of a buried semiconductor laser to which the semiconductor element structure according to the first embodiment is applied.
  • 3 is a cross-sectional view showing the configuration of a semiconductor element according to Modification 1 of Embodiment 1.
  • FIG. 3 is a cross-sectional view showing the configuration of an embedded semiconductor laser to which the semiconductor element structure according to Modification 1 of Embodiment 1 is applied.
  • 3 is a cross-sectional view showing the configuration of a semiconductor element according to a second modification of the first embodiment.
  • FIG. 7 is a cross-sectional view showing another configuration of the semiconductor element according to Modification 2 of Embodiment 1.
  • FIG. 3 is a cross-sectional view showing the configuration of a buried semiconductor laser to which a semiconductor element structure according to a second embodiment is applied.
  • FIG. 7 is a cross-sectional view showing an example of the configuration of a semiconductor element to which the semiconductor element structure according to Embodiment 3 is applied.
  • 12 is a cross-sectional view showing an example of the configuration of a ridge-type semiconductor laser to which the semiconductor element structure according to Modification 1 of Embodiment 3 is applied.
  • FIG. FIG. 7 is a cross-sectional view showing an example of the configuration of a buried semiconductor laser to which a semiconductor element structure according to a second modification of the third embodiment is applied.
  • FIG. 7 is a cross-sectional view showing the configuration of a semiconductor element according to a fourth embodiment.
  • FIG. 7 is a cross-sectional view showing the configuration of a buried semiconductor laser to which a semiconductor element structure according to a fourth embodiment is applied.
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor element 500 according to the first embodiment.
  • FIG. 1 shows, as an example of the semiconductor element 500 according to the first embodiment, a buried semiconductor laser using an n-type InP (indium phosphide) substrate 101 and having an AlGaInAs active layer 103.
  • InP indium phosphide
  • the semiconductor element 500 includes an S-doped n-type InP cladding layer (a first semiconductor layer of a first conductivity type) 102 that is sequentially laminated on an S-doped n-type InP substrate 101 with a (100) plane, and an AlGaInAs light film on the top and bottom surfaces.
  • Each semiconductor layer consisting of a first conductivity type first semiconductor layer, an active layer, and a second conductivity type semiconductor layer is also called a laminated semiconductor layer.
  • the doping concentration of the S-doped n-type InP substrate 101 is 5.0 ⁇ 10 18 cm ⁇ 3
  • the layer thickness of the S-doped n-type InP cladding layer 102 is 1.0 ⁇ m
  • the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the layer thickness of the undoped AlGaInAs active layer 103 is 0.3 ⁇ m
  • the layer thickness of the Zn-doped p-type InP first cladding layer 104 is 0.3 ⁇ m
  • the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the height of the striped mesa structure 150 is 2.0 ⁇ m.
  • any active layer made of undoped AlGaInAs is given as an example of the active layer, any active layer made of a semiconductor layer containing Ga (gallium) and As (arsenic) may be used, and n-type other than undoped Alternatively, it may be a p-type semiconductor layer.
  • the layer thickness of the Fe-doped semi-insulating InP buried layer 105 is 1.8 ⁇ m and the doping concentration is 5.0 ⁇ 10 16 cm ⁇ 3
  • the layer thickness of the S-doped n-type InP buried layer 106 is 0.2 ⁇ m and the doping concentration. is 5.0 ⁇ 10 18 cm ⁇ 3 .
  • the layer thickness of the Zn-doped p-type InP second cladding layer 107 is 2.0 ⁇ m and the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3
  • the layer thickness of the Zn-doped p-type InGaAs contact layer 108 is 0.3 ⁇ m and the doping concentration is
  • the layer thickness of the S-doped n -type InP barrier layer 109 is 0.5 ⁇ m, and the doping concentration is 1.0 ⁇ 10 18 cm -3 .
  • a method of manufacturing semiconductor device 500 according to the first embodiment will be described below.
  • an S-doped n-type InP cladding layer 102 On a (100) plane S-doped n-type InP substrate 101, an S-doped n-type InP cladding layer 102, an undoped AlGaInAs active layer 103 whose upper and lower surfaces are sandwiched between AlGaInAs optical confinement layers, and a Zn-doped p-type InP substrate 101 are formed.
  • a laminated semiconductor layer consisting of one cladding layer 104 is sequentially crystal-grown by a crystal growth method such as metal organic chemical vapor deposition (MOCVD) (first crystal growth step).
  • MOCVD metal organic chemical vapor deposition
  • a striped SiO 2 mask with a width of 1.5 ⁇ m in the ⁇ 011> direction is formed on the surface of the Zn-doped p-type InP first cladding layer 104 using photolithography and etching techniques. .
  • a striped mesa structure 150 is formed (mesa structure formation step).
  • an Fe-doped semi-insulating InP buried layer 105 and an S-doped n-type InP buried layer 106 are sequentially crystal-grown on both sides of the striped mesa structure 150 by MOCVD ( second crystal growth step).
  • the Fe-doped semi-insulating InP buried layer 105 and the S-doped n-type InP buried layer 106 function as current blocking layers when driving the semiconductor element 500.
  • the SiO 2 mask is removed by wet etching using hydrofluoric acid as an etchant.
  • a Zn-doped p-type InP second cladding layer 107 and a Zn-doped p-type InGaAs contact layer 108 are formed by MOCVD on the top surface of the striped mesa structure 150 and the surface of the S-doped n-type InP buried layer 106.
  • each layer of the S-doped n-type InP barrier layer 109 is successively crystal grown (third crystal growth step).
  • a SiO 2 insulating film 110 is formed on the entire surface using the plasma CVD method (insulating film forming step), thereby completing the semiconductor element 500 shown in FIG.
  • the SiO 2 insulating film 110 formed using the plasma CVD method is also referred to as a plasma CVD insulating film.
  • n-type InP barrier layer 109 is provided directly under the SiO 2 insulating film 110, the diffusion of hydrogen contained in the SiO 2 insulating film 110 is prevented from occurring in the n-type InP barrier layer 109. Therefore, it is possible to obtain a semiconductor element that can operate in a wide frequency band and with high luminous efficiency.
  • FIG. 2 is a cross-sectional view showing the configuration of a buried semiconductor laser 550 to which the semiconductor element 500 shown in FIG. 1 is applied.
  • the device structure of the embedded semiconductor laser 550 is based on the semiconductor device 500.
  • the embedded semiconductor laser 550 includes an opening 110a formed in the SiO 2 insulating film 110 of the semiconductor element 500, a surface electrode 111 provided on the SiO 2 insulating film 110 including the opening 110a, and an n-type InP substrate 101.
  • This is an element structure in which a back electrode 112 is provided on the back side of the device.
  • the method for manufacturing the embedded semiconductor laser 550 according to the first embodiment is the same as the method for manufacturing the semiconductor element 500 up to the formation of the SiO 2 insulating film 110 using the plasma CVD method, so the subsequent manufacturing method will be described below. explain.
  • an opening 110a having an opening width of 3 ⁇ m is formed in a portion of the SiO 2 insulating film 110 facing the top surface of the striped mesa structure 150 using photolithography and dry etching. (opening formation step).
  • a surface electrode 111 is formed on the SiO 2 insulating film 110 including the opening 110a. After forming the front electrode 111, the back surface is polished and a back electrode 112 is formed on the back side of the n-type InP substrate 101 (electrode formation step), thereby forming a buried semiconductor laser 550 as shown in FIG. The element structure is completed.
  • the InP layer and the InGaAs layer are doped with S, they have n-type conductivity, and when they are doped with Zn, they have p-type conductivity.
  • the S-doped n-type InP barrier layer 109 exists between the SiO 2 insulating film 110 and the Zn-doped p-type InGaAs contact layer 108, the S-doped n-type The InP barrier layer 109 can suppress hydrogen contained in the SiO 2 insulating film 110 from diffusing into each semiconductor layer.
  • the current blocking layer was constructed using the Fe-doped semi-insulating InP buried layer 105 and the S-doped n-type InP buried layer 106, but other buried structures such as a thyristor type etc. It may be.
  • n-type InP barrier layer 109 is provided directly under the SiO 2 insulating film 110, the diffusion of hydrogen contained in the SiO 2 insulating film 110 is prevented from being caused by the n-type InP barrier layer 109. Since the barrier layer 109 prevents this, it is possible to obtain an embedded semiconductor laser that has a wide frequency band and can operate with high luminous efficiency.
  • FIG. 3 is a cross-sectional view showing the configuration of a semiconductor element 600 according to a first modification of the first embodiment.
  • FIG. 4 is a cross-sectional view showing the configuration of a buried semiconductor laser 650 to which the semiconductor element structure according to Modification 1 of Embodiment 1 is applied.
  • the semiconductor element 600 according to the first modification of the first embodiment has a structure that is opposite to the top surface of the striped mesa structure 150 in the structure of the semiconductor element 500 according to the first embodiment.
  • An opening 110b is provided in the n-type InP barrier layer (first conductivity type second semiconductor layer) 109 and the SiO 2 insulating film 110.
  • the opening width of the opening 110b is 3 ⁇ m, and the p-type InGaAs contact layer 108 is exposed at the bottom of the opening 110b.
  • the method for manufacturing the semiconductor element 600 according to the first modification of the first embodiment is the same as the method for manufacturing the embedded semiconductor laser 550 up to the formation of the opening in the SiO 2 insulating film 110, so the subsequent manufacturing method is This will be explained below.
  • the S-doped n-type InP barrier layer 109 is etched using a chemical solution that is selective to InGaAs until it reaches the Zn-doped p-type InGaAs contact layer 108. By etching, an opening 110b shown in FIG. 3 is formed. Since a chemical solution with etching selectivity is used, etching progresses within the S-doped n-type InP barrier layer 109 but stops at the surface of the Zn-doped p-type InGaAs contact layer 108. Therefore, the Zn-doped p-type InGaAs contact layer 108 is exposed at the bottom of the opening 110b.
  • FIG. 4 is a cross-sectional view showing the configuration of a buried semiconductor laser 650 to which the semiconductor element structure according to the first modification of the first embodiment is applied.
  • the buried semiconductor laser 650 has an opening 110b formed in the SiO 2 insulating film 110 and the n-type InP barrier layer (second semiconductor layer of the first conductivity type) 109 of the semiconductor element 500, and the SiO 2 laser including the opening 110b.
  • the device has a structure in which a front electrode 111 is provided on an insulating film 110 and a back electrode 112 is provided on the back side.
  • the n-type InP barrier layer 109 is inserted over the entire surface between the p-type InGaAs contact layer 108 and the SiO 2 insulating film 110 . It is possible to suppress hydrogen contained in 110 from diffusing into each semiconductor layer.
  • the n-type InP barrier layer 109 is removed between the surface electrode 111 and the p-type InGaAs contact layer 108 in the opening 110b of the SiO 2 insulating film 110. It also has the effect of reducing the contact resistance between the semiconductor layer and the semiconductor layer.
  • n-type InP barrier layer 109 is provided directly under the SiO 2 insulating film 110, hydrogen contained in the SiO 2 insulating film 110 can be diffused. Since the n-type InP barrier layer 109 prevents this, it is possible to obtain an embedded semiconductor laser that has a wide frequency band and can operate with high luminous efficiency.
  • FIG. 5 is a cross-sectional view showing the configuration of a semiconductor element according to a second modification of the first embodiment.
  • FIG. 6 is a cross-sectional view showing another configuration of the semiconductor element according to the second modification of the first embodiment.
  • a semiconductor device 700 according to a second modification of the first embodiment includes an S-doped n-type InP cladding layer sequentially stacked on a (100)-plane S-doped n-type InP substrate 101.
  • the SiO 2 insulating film 110 is provided with an opening 110c.
  • an active layer made of undoped AlGaInAs is given as an example of the active layer, any active layer made of a semiconductor layer containing Ga (gallium) and As (arsenic) may be used, and n-type other than undoped Alternatively, it may be a p-type semiconductor layer.
  • the semiconductor element 750 according to the second modification of the first embodiment has an opening 110d that reaches the n-type InP barrier layer (second semiconductor layer of the first conductivity type) 109 in addition to the SiO 2 insulating film 110 of the semiconductor element 700. This is an element structure provided with.
  • FIG. 7 is a cross-sectional view showing the configuration of a semiconductor element 800 according to the second embodiment.
  • FIG. 7 shows, as an example of a semiconductor element 800 according to the second embodiment, a buried semiconductor laser using an n-type InP substrate 101 and having an AlGaInAs active layer 103, as in the first embodiment.
  • the semiconductor element 800 includes an S-doped n-type InP cladding layer (a first semiconductor layer of a first conductivity type) 102 that is sequentially laminated on an S-doped n-type InP substrate 101 with a (100) plane, and an AlGaInAs optical film on the top and bottom surfaces.
  • the doping concentration of the S-doped n-type InP substrate 101 is 5.0 ⁇ 10 18 cm ⁇ 3
  • the layer thickness of the S-doped n-type InP cladding layer 102 is 1.0 ⁇ m
  • the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the layer thickness of the undoped AlGaInAs active layer 103 is 0.3 ⁇ m
  • the layer thickness of the Zn-doped p-type InP cladding layer 104a is 2.3 ⁇ m
  • the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the Zn-doped p-type InGaAs contact layer 108 has a layer thickness of 0.3 ⁇ m and a doping concentration of 1.0 ⁇ 10 19 cm ⁇ 3 .
  • an active layer made of undoped AlGaInAs is given as an example of the active layer, any active layer made of a semiconductor layer containing Ga (gallium) and As (arsenic) may be used, and n-type other than undoped Alternatively, it may be a p-type semiconductor layer.
  • the layer thickness of the Fe-doped semi-insulating InP buried layer 105 is 4.0 ⁇ m, the doping concentration is 5.0 ⁇ 10 16 cm ⁇ 3 , the layer thickness of the S-doped n-type InP buried barrier layer 109a is 0.5 ⁇ m, and the doping concentration is 5.0 ⁇ 10 16 cm ⁇ 3 . The concentration is 5.0 ⁇ 10 18 cm ⁇ 3 .
  • the height of the striped mesa structure 160 is 4.5 ⁇ m.
  • a method of manufacturing semiconductor element 800 according to the second embodiment will be described below.
  • a (100) plane S-doped n-type InP substrate 101 an S-doped n-type InP cladding layer 102, an undoped AlGaInAs active layer 103 whose upper and lower surfaces are sandwiched between AlGaInAs optical confinement layers, and a Zn-doped p-type InP cladding layer 104a.
  • a laminated semiconductor layer consisting of the Zn-doped p-type InGaAs contact layer 108 is successively crystal-grown by a crystal growth method such as MOCVD (first crystal growth step).
  • a striped SiO 2 mask with a width of 1.5 ⁇ m in the ⁇ 011> direction is formed on the surface of the Zn-doped p-type InGaAs contact layer 108 using photolithography and etching techniques.
  • a mesa structure 160 is formed (mesa structure forming step).
  • an Fe-doped semi-insulating InP buried layer 105 and an S-doped n-type InP buried barrier layer 109a are successively crystal-grown on both sides of the striped mesa structure 160 by MOCVD. (Second crystal growth step).
  • the Fe-doped semi-insulating InP buried layer 105 and the S-doped n-type InP buried barrier layer 109a function as a current blocking layer when driving the semiconductor element 800.
  • the SiO 2 mask is removed by wet etching using hydrofluoric acid as an etchant.
  • a SiO 2 insulating film 110 is formed over the entire surface using a plasma CVD method (insulating film forming step).
  • an opening 110e with an opening width of 3 ⁇ m is formed in a portion of the SiO 2 insulating film 110 facing the top surface of the striped mesa structure 160 using photolithography and dry etching. (opening formation step).
  • a surface electrode 111 is formed on the SiO 2 insulating film 110 including the opening 110a. After forming the front surface electrode 111, the back surface is polished and a back surface electrode 112 is formed on the back surface side of the n-type InP substrate 101 (electrode formation process), thereby forming an element as a buried semiconductor laser as shown in FIG. The structure is completed.
  • the n-type InP buried barrier layer 109a exists between the SiO 2 insulating film 110 and the semi-insulating InP buried layer 105, the n-type InP buried barrier layer 109a makes SiO 2 It is possible to suppress hydrogen contained in the insulating film 110 from diffusing into each semiconductor layer.
  • n-type InP buried barrier layer 109a is provided directly under the SiO 2 insulating film 110, the diffusion of hydrogen contained in the SiO 2 insulating film 110 is suppressed by the n-type InP buried barrier layer 109a. Since the barrier layer 109a prevents this from occurring, it is possible to obtain a semiconductor element that has a wide frequency band and can operate with high luminous efficiency.
  • FIG. 8 is a cross-sectional view showing the configuration of a semiconductor element 850 according to the third embodiment.
  • FIG. 8 shows, as an example of a semiconductor element 850 according to the second embodiment, a ridge-type semiconductor laser using an n-type InP substrate 101 and having an AlGaInAs active layer 103, as in the first embodiment.
  • the semiconductor element 850 includes an S-doped n-type InP cladding layer (a first semiconductor layer of a first conductivity type) 102 stacked in sequence on a (100)-plane S-doped n-type InP substrate 101, and an AlGaInAs upper and lower surface.
  • a laminated semiconductor layer consisting of an undoped AlGaInAs active layer 103 sandwiched between optical confinement layers, a Zn-doped p-type InP cladding layer (second conductivity type semiconductor layer) 104a, and a Zn-doped p-type InGaAs contact layer 108 is formed in a stripe shape.
  • the formed ridge structure 170, the S-doped n-type InP barrier layer (first conductivity type second semiconductor layer) 109 formed on both sides of the striped ridge structure 170, and the S-doped n-type InP barrier layer 109 A SiO 2 insulating film 110 formed thereon and having an opening 110f at the top surface of the ridge structure 170, a surface electrode 111 provided on the SiO 2 insulating film 110 including the opening 110f, and an S-doped It is composed of a back electrode 112 provided on the back side of the n-type InP substrate 101.
  • the doping concentration of the S-doped n-type InP substrate 101 is 5.0 ⁇ 10 18 cm ⁇ 3
  • the layer thickness of the S-doped n-type InP cladding layer 102 is 1.0 ⁇ m
  • the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the layer thickness of the undoped AlGaInAs active layer 103 is 0.3 ⁇ m
  • the layer thickness of the Zn-doped p-type InP cladding layer 104a is 2.3 ⁇ m
  • the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the Zn-doped p-type InGaAs contact layer 108 has a layer thickness of 0.3 ⁇ m and a doping concentration of 1.0 ⁇ 10 19 cm ⁇ 3 .
  • an active layer made of undoped AlGaInAs is given as an example of the active layer, any active layer made of a semiconductor layer containing Ga (gallium) and As (arsenic) may be used, and n-type other than undoped Alternatively, it may be a p-type semiconductor layer.
  • the S-doped n-type InP barrier layer 109 has a layer thickness of 0.5 ⁇ m and a doping concentration of 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the height of the striped ridge structure 170 is 2.6 ⁇ m.
  • a method of manufacturing semiconductor element 850 according to the third embodiment will be described below.
  • an S-doped n-type InP substrate 101 On a (100) plane S-doped n-type InP substrate 101, an S-doped n-type InP cladding layer 102, an undoped AlGaInAs active layer 103 whose upper and lower surfaces are sandwiched between AlGaInAs optical confinement layers, and a Zn-doped p-type InP cladding layer 102 are formed.
  • a laminated semiconductor layer consisting of the layer 104a and the Zn-doped p-type InGaAs contact layer 108 is successively crystal-grown by a crystal growth method such as MOCVD (first crystal growth step).
  • a striped SiO 2 mask with a width of 1.5 ⁇ m in the ⁇ 011> direction is formed on the surface of the Zn-doped p-type InGaAs contact layer 108 using photolithography and etching techniques.
  • a striped SiO 2 mask as an etching mask, dry etching is performed on the Zn-doped p-type InGaAs contact layer 108 and the Zn-doped p-type InP cladding layer 104a to form a ridge shape, thereby reducing the height from the bottom surface.
  • a striped ridge structure 170 having a thickness of 2.6 ⁇ m is formed (ridge structure formation step).
  • an S-doped n-type InP barrier layer 109 is crystal-grown on the striped ridge structure 170 by MOCVD (second crystal growth step).
  • the SiO 2 mask is removed by wet etching using hydrofluoric acid as an etchant.
  • an SiO 2 insulating film 110 is formed on the entire surface using a plasma CVD method (insulating film forming step).
  • an opening 110f with an opening width of 3 ⁇ m is formed in the SiO 2 insulating film 110 on the top surface of the striped ridge structure 170 using photolithography and dry etching. (opening formation step).
  • a surface electrode 111 is formed on the SiO 2 insulating film 110 including the opening 110f. After forming the front electrode 111, the back surface is polished and a back electrode 112 is formed on the back side of the S-doped n-type InP substrate 101 (electrode formation process), thereby forming a ridge-type semiconductor laser as shown in FIG. The element structure is completed.
  • the n-type InP barrier layer 109 prevents the content of the SiO 2 insulating film 110 from being contained. It is possible to suppress hydrogen from diffusing into each semiconductor layer.
  • n-type InP barrier layer 109 is provided directly under the SiO 2 insulating film 110, the diffusion of hydrogen contained in the SiO 2 insulating film 110 is prevented from occurring in the n-type InP barrier layer 109. Therefore, it is possible to obtain a semiconductor element that can operate in a wide frequency band and with high luminous efficiency.
  • FIG. 9 is a cross-sectional view showing the configuration of a ridge type semiconductor laser 900 to which the semiconductor element structure of the third embodiment is applied.
  • the ridge type semiconductor laser 900 has an opening 110g formed at a portion of the SiO 2 insulating film 110 and the n-type InP barrier layer 109 on the top surface of the ridge structure 170 of the semiconductor element 850, and the SiO 2 insulating film including the opening 110g.
  • the element structure is such that a front surface electrode 111 is provided on the n-type InP substrate 110, and a back surface electrode 112 is provided on the back surface side of the n-type InP substrate 101.
  • an n-type InP barrier layer 109 is provided between a portion of each of the undoped AlGaInAs active layer 103, the p-type InGaAs contact layer 108, and the Zn-doped p-type InP cladding layer 104a and the SiO 2 insulating film 110. Because of the insertion, the n-type InP barrier layer 109 can suppress hydrogen contained in the SiO 2 insulating film 110 from diffusing into each semiconductor layer.
  • the contact resistance between the surface electrode 111 and the semiconductor layer can also be reduced. It is also effective.
  • FIG. 10 is a cross-sectional view showing the configuration of a buried semiconductor laser 950 to which the semiconductor element structure of Embodiment 3 is applied.
  • the embedded semiconductor laser 950 has a structure in which the mesa structure 150 of the embedded semiconductor laser 550 according to the first embodiment is further processed into a mesa-shaped structure 180.
  • the buried semiconductor laser 950 has an opening 110h provided in the SiO 2 insulating film 110 and the n-type InP barrier layer 109 on the top surface of the mesa-shaped structure 180 .
  • the device has a structure in which a front surface electrode 111 is provided on the top side, and a back surface electrode 112 is provided on the back surface side.
  • the buried semiconductor laser 950 In the buried semiconductor laser 950, a portion of each of the semi-insulating InP buried layer 105, the n-type InP buried layer 106, the p-type InP second cladding layer 107, and the p-type InGaAs contact layer 108 and a SiO 2 insulating film are used. Since the n-type InP barrier layer (second semiconductor layer of the first conductivity type) 109 is inserted between the SiO 2 insulating film 110 and the n-type InP barrier layer 109, the hydrogen contained in the SiO 2 insulating film 110 is absorbed into each semiconductor layer by the n-type InP barrier layer 109. It is possible to suppress the spread of
  • the contact resistance between the surface electrode 111 and the semiconductor layer can also be reduced. It also has this effect.
  • n-type InP barrier layer 109 is provided directly under the SiO 2 insulating film 110, hydrogen contained in the SiO 2 insulating film 110 can be diffused.
  • the n-type InP barrier layer 109 prevents this, and the contact resistance between the surface electrode 111 and the semiconductor layer can also be reduced, making it possible to obtain a buried semiconductor laser that has a wide frequency band and can operate with high luminous efficiency. It has the effect of being
  • FIG. 11 is a cross-sectional view showing the configuration of a semiconductor device 1000 according to the fourth embodiment.
  • FIG. 11 shows, as an example of the semiconductor device 1000 according to the first embodiment, a buried semiconductor laser using an n-type InP substrate 101 and having an AlGaInAs active layer 103.
  • the semiconductor element 1000 includes an S-doped n-type InP cladding layer (a first semiconductor layer of a first conductivity type) 102 that is sequentially laminated on a (100) plane S-doped n-type InP substrate 101, and an AlGaInAs upper and lower surface.
  • S-doped n-type InP cladding layer a first semiconductor layer of a first conductivity type
  • each semiconductor layer consisting of an S-doped n-type InP barrier layer (first conductivity type second semiconductor layer) 109, an SiO 2 first insulating film 115a formed on the S-doped n-type InP barrier layer 109, and It is composed of a two-layer SiO 2 insulating film including a second SiO 2 insulating film 115b.
  • the doping concentration of the S-doped n-type InP substrate 101 is 5.0 ⁇ 10 18 cm ⁇ 3
  • the layer thickness of the S-doped n-type InP cladding layer 102 is 1.0 ⁇ m
  • the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the layer thickness of the undoped AlGaInAs active layer 103 is 0.3 ⁇ m
  • the layer thickness of the Zn-doped p-type InP first cladding layer 104 is 0.3 ⁇ m
  • the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the height of the striped mesa structure 150 is 2.0 ⁇ m.
  • any active layer made of undoped AlGaInAs is given as an example of the active layer, any active layer made of a semiconductor layer containing Ga (gallium) and As (arsenic) may be used, and n-type other than undoped Alternatively, it may be a p-type semiconductor layer.
  • the layer thickness of the Fe-doped semi-insulating InP buried layer 105 is 1.8 ⁇ m and the doping concentration is 5.0 ⁇ 10 16 cm ⁇ 3
  • the layer thickness of the S-doped n-type InP buried layer 106 is 0.2 ⁇ m and the doping concentration. is 5.0 ⁇ 10 18 cm ⁇ 3 .
  • the layer thickness of the Zn-doped p-type InP second cladding layer 107 is 2.0 ⁇ m and the doping concentration is 1.0 ⁇ 10 18 cm ⁇ 3
  • the layer thickness of the Zn-doped p-type InGaAs contact layer 108 is 0.3 ⁇ m and the doping concentration is
  • the layer thickness of the S-doped n -type InP barrier layer 109 is 0.2 ⁇ m, and the doping concentration is 1.0 ⁇ 10 18 cm -3 .
  • ⁇ Method for manufacturing semiconductor device according to Embodiment 4> The difference between the method of manufacturing a semiconductor device according to the fourth embodiment and the method of manufacturing a semiconductor device according to the first embodiment is that the method of manufacturing a semiconductor device according to the fourth embodiment is different from the method of manufacturing a semiconductor device according to the first embodiment . Since this is only the step of forming an insulating film, the formation of the SiO 2 insulating film will be described below.
  • a SiO 2 first insulating film 115a is formed on the entire surface of the S-doped n-type InP barrier layer 109 using a sputtering method, and a SiO 2 second insulating film 115a is further formed on the SiO 2 first insulating film 115a using a plasma CVD method.
  • the film 115b insulating film forming step
  • Non-Patent Document 2 points out that when the n-type InP layer is thin, the effect of preventing hydrogen diffusion is small.
  • the SiO 2 insulating film is constituted by the SiO 2 insulating film consisting of two layers, the SiO 2 first insulating film 115a and the SiO 2 second insulating film 115b. Since it is possible to reduce the layer thickness of the n-type InP barrier layer 109 immediately below, it is possible to obtain a semiconductor element that can operate in a wide frequency band and with high luminous efficiency.
  • FIG. 12 is a cross-sectional view showing the configuration of a buried semiconductor laser 1100 to which the semiconductor element structure of Embodiment 4 is applied.
  • the embedded semiconductor laser 1100 has an opening 110i in the SiO 2 first insulating film 115a, the SiO 2 second insulating film 115b, and the n-type InP barrier layer 109 facing the top surface of the mesa structure 150 of the semiconductor element 1000.
  • a front electrode 111 is provided on the SiO 2 second insulating film 115b that is formed and includes an opening 110i
  • a back electrode 112 is provided on the back side of the n-type InP substrate 101.
  • the opening 110i of the buried semiconductor laser 1100 is first formed by forming a 3- ⁇ m thick SiO 2 first insulating film 115a and a SiO 2 second insulating film 115b facing the top surface of the mesa structure 150 using photolithography and dry etching techniques. A wide opening is formed, and the n-type InP barrier layer 109 is further etched with a chemical solution having etching selectivity to InGaAs.
  • the SiO 2 first insulating film 115a formed using the sputtering method Since there is no hydrogen mixed in the SiO 2 first insulating film 115a formed using the sputtering method, the influence of hydrogen diffusion from the SiO 2 second insulating film 115b formed using the plasma CVD method into each semiconductor layer. can be suppressed. Therefore, the layer thickness of the n-type InP barrier layer 109 on the semiconductor surface can be reduced.
  • the SiO 2 insulating film is composed of two layers, the SiO 2 first insulating film 115a and the SiO 2 second insulating film 115b. Since the layer thickness of the InP type barrier layer 109 can be made thinner, it is possible to obtain an embedded semiconductor laser that has a wide frequency band and can operate with high luminous efficiency.
  • the SiO 2 insulating film is composed of two layers, the SiO 2 first insulating film 115a and the SiO 2 second insulating film 115b, but the semiconductor element or semiconductor laser according to Embodiments 1 to 3 Alternatively, such a two-layer SiO 2 insulating film may be applied.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本開示の半導体素子（５５０）は、第１導電型のＩｎＰ半導体基板（１０１）と、第１導電型の半導体基板（１０１）上に順次形成された第１導電型の第１半導体層（１０２）、アンドープ活性層（１０３）、第２導電型の半導体層（１０４）からなる積層半導体層と、積層半導体層上に形成された第１導電型の第２半導体層（１０９）と、第１導電型の第２半導体層（１０９）に接して形成された絶縁膜（１１０）と、を備え、絶縁膜（１１０）に底部に第１導電型の第２半導体層（１０９）が露出する開口部（１１０ａ）が設けられたことを特徴とする。

Description

半導体素子及び半導体素子の製造方法
　本開示は、半導体素子及び半導体素子の製造方法に関する。
　光通信の用途に用いられるＩｎＰ系半導体レーザーでは、通信の大容量化に対応するために、素子単体での変調周波数の広帯域化が要求される。また、光通信システム全体の消費電力を低減するために、素子単体での発光効率の向上が要求される。周波数帯域及び発光効率のいずれにおいても半導体素子の素子抵抗が大きく影響するが、電子及びホールにおいてはホールの方が移動度は小さく、半導体層の素子抵抗の中では、ｐ型半導体層の抵抗が半導体層全体の抵抗に対して大きな割合を占める。
　上述の事情を考慮し、光通信用のＩｎＰ系半導体レーザーでは、電流経路の長い部分に低抵抗であるｎ型半導体層を適用するために、一般にｎ型の半導体基板が用いられる。つまり、ｎ型半導体基板が素子の裏面側、ｐ型半導体層が素子の表面側に位置することになる。
Ｊ　Ｃｈｅｖａｌｌｉｅｒ，　Ａ　Ｊａｌｉｌ，　Ｂ　Ｔｈｅｙｓ，　Ｊ　Ｃ　Ｐｅｓａｎｔ，　Ｍ　Ａｕｃｏｕｔｕｒｉｅｒ，　Ｂ　Ｒｏｓｅ　ａｎｄ　Ａ　Ｍｉｒｃｅａ、"Ｈｙｄｒｏｇｅｎ　ｐａｓｓｉｖａｔｉｏｎ　ｏｆ　ｓｈａｌｌｏｗ　ａｃｃｅｐｔｏｒｓ　ｉｎ　ｐ－ｔｙｐｅ　ＩｎＰ"、Ｓｅｍｉｃｏｎｄ．　Ｓｃｉ．　Ｔｅｃｈｎｏｌ．　４　（１９８９）　ｐｐ．８７－９０ Ｈｉｒｏｓｈｉ　Ｉｔｏ，　Ｓｈｏｊｉ　Ｙａｍａｈａｔａ，　Ｎａｏｔｅｒｕ　Ｓｈｉｇｅｋａｗａ　ａｎｄ　Ｋｅｎｊｉ　Ｋｕｒｉｓｈｉｍａ、"Ｈｅａｖｉｌｙ　Ｃａｒｂｏｎ　Ｄｏｐｅｄ　Ｂａｓｅ　ＩｎＰ／ＩｎＧａＡｓ　Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒｓ　Ｇｒｏｗｎ　ｂｙ　Ｔｗｏ－Ｓｔｅｐ　Ｍｅｔａｌｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ"、Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．、ｖｏｌ．３５　（１９９６）　ｐｐ．６１３９－６１４４
　上述のとおり、光通信用のＩｎＰ系半導体レーザーでは素子の表面側にp型半導体層が形成される構成が一般的である。素子の表面側には半導体層の表面保護のために絶縁膜が形成される。絶縁膜に対して要求される特性として、半導体表面での段差被覆性が良好であること、緻密な膜質であることなどが挙げられる。これらの要求に対応できる絶縁膜の成膜技術として、プラズマＣＶＤ（Ｐｌａｓｍａ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いることが一般的である。
　しかしながら、半導体層の表面保護を目的とした絶縁膜の成膜方法としてプラズマＣＶＤ法を用いた場合、絶縁膜の成膜中に発生する水素ラジカルから絶縁膜の内部に水素が入り込まれてしまうという現象が発生する。絶縁膜中に取り込まれた水素は、成膜後の製造工程におけるアニールなどのプロセス中に、ｐ型半導体層中に拡散するおそれがあった。さらに、素子完成後の半導体素子の保存、動作、使用環境などの条件によっても、ｐ型半導体層中に水素が拡散するおそれがあった。
　非特許文献１では、ｐ型半導体層中の水素がキャリア濃度低下を引き起こすことが指摘されている。ｐ型半導体層のキャリア濃度の低下は半導体素子の素子抵抗の増大に直結するため、プロセス、保存、動作、使用環境などの条件のばらつきによって素子特性がばらついてしまうおそれがあった。また、半導体層中の水素は比較的容易に動くことが知られており、最悪の場合は半導体素子の長期信頼性に影響することも懸念される。一方、非特許文献２には、半導体層の表面にｎ型半導体層を設けることで、絶縁膜からのｐ型半導体層中への水素の拡散が抑制できることが記載されている。
　本開示は、上記のような問題点を解消するためになされたもので、絶縁膜からｐ型半導体層中への水素の拡散を抑制して半導体素子の素子抵抗の増大を防止することにより、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子を提供することを目的とする。
　本開示に係る半導体素子は、
　半導体基板と、
　前記半導体基板上に形成された第１導電型の第１半導体層、活性層、第２導電型の半導体層からなる積層半導体層と、
　前記積層半導体層上に形成された第１導電型の第２半導体層と、
　前記第１導電型の第２半導体層に接して形成された絶縁膜と、を備える。
　本開示に係る半導体素子の製造方法は、
　半導体基板上に第１導電型の第１半導体層、活性層、第２導電型の半導体層を順次結晶成長して積層半導体層を形成する第１結晶成長工程と、
　前記積層半導体層をストライプ状のメサ構造に加工するメサ構造形成工程と、
　前記メサ構造の両側面に埋込層を結晶成長する第２結晶成長工程と、
　前記埋込層上に第１導電型の第２半導体層を含む半導体層を結晶成長する第３結晶成長工程と、
　前記第１導電型の第２半導体層上にプラズマＣＶＤ法によって絶縁膜を成膜する絶縁膜形成工程と、
　前記メサ構造の頂面に対向する前記絶縁膜の部位に開口部を形成する開口部形成工程と、
を含む。
　本開示に係る半導体素子によれば、半導体各層の最表面に設けられた絶縁膜の直下にｎ型半導体層を設けたので、絶縁膜に含有される水素の拡散をｎ型半導体層が防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子が得られるという効果を奏する。
　本開示に係る半導体素子の製造方法によれば、半導体各層の最表面にｎ型半導体層が結晶成長され、ｎ型半導体層に接する絶縁膜をプラズマＣＶＤ法によって成膜するので、絶縁膜に含有される水素の拡散をｎ型半導体層が防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子を容易に製造方法できるという効果を奏する。
実施の形態１に係る半導体素子の構成を示す断面図である。 実施の形態１に係る半導体素子構造を適用した埋込型半導体レーザーの構成を示す断面図である。 実施の形態１の変形例１に係る半導体素子の構成を示す断面図である。 実施の形態１の変形例１に係る半導体素子構造を適用した埋込型半導体レーザーの構成を示す断面図である。 実施の形態１の変形例２に係る半導体素子の構成を示す断面図である。 実施の形態１の変形例２に係る半導体素子の他の構成を示す断面図である。 実施の形態２に係る半導体素子構造を適用した埋込型半導体レーザーの構成を示す断面図である。 実施の形態３に係る半導体素子構造を適用した半導体素子の構成の一例を示す断面図である。 実施の形態３の変形例１に係る半導体素子構造を適用したリッジ型半導体レーザーの構成の一例を示す断面図である。 実施の形態３の変形例２に係る半導体素子構造を適用した埋込型半導体レーザーの構成の一例を示す断面図である。 実施の形態４に係る半導体素子の構成を示す断面図である。 実施の形態４に係る半導体素子構造を適用した埋込型半導体レーザーの構成を示す断面図である。
実施の形態１．
　図１は、実施の形態１に係る半導体素子５００の構成を示す断面図である。図１では、実施の形態１に係る半導体素子５００の一例として、ｎ型ＩｎＰ（インジウムリン）基板１０１を用い、ＡｌＧａＩｎＡｓ活性層１０３を有する埋込型半導体レーザーを示している。
＜実施の形態１に係る半導体素子の構成＞
　半導体素子５００は、（１００）面のＳドープｎ型ＩｎＰ基板１０１上に、順次積層されたＳドープｎ型ＩｎＰクラッド層（第１導電型の第１半導体層）１０２、上面及び下面をＡｌＧａＩｎＡｓ光閉じ込め層に挟まれたアンドープＡｌＧａＩｎＡｓ活性層１０３、Ｚｎドープｐ型ＩｎＰ第１クラッド層（第２導電型の半導体層）１０４からなる積層半導体層がストライプ状に形成されたメサ構造１５０と、ストライプ状のメサ構造１５０の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ埋込層１０５及びＳドープｎ型ＩｎＰ埋込層１０６と、ストライプ状のメサ構造１５０の頂面及びＳドープｎ型ＩｎＰ埋込層１０６の表面を覆うように形成されたＺｎドープｐ型ＩｎＰ第２クラッド層（第２導電型のクラッド層）１０７と、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層（第２導電型のコンタクト層）１０８と、Ｓドープｎ型ＩｎＰ障壁層（第１導電型の第２半導体層）１０９からなる各層と、Ｓドープｎ型ＩｎＰ障壁層１０９上に形成されたＳｉＯ２絶縁膜１１０で構成される。
　第１導電型の第１半導体層、活性層、及び第２導電型の半導体層からなる半導体各層を積層半導体層とも呼ぶ。
　半導体素子５００を構成する各層について、以下に説明する。
　Ｓドープｎ型ＩｎＰ基板１０１のドーピング濃度は５．０×１０１８ｃｍ－３、Ｓドープｎ型ＩｎＰクラッド層１０２の層厚は１．０μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。アンドープＡｌＧａＩｎＡｓ活性層１０３の層厚は０．３μｍ、Ｚｎドープｐ型ＩｎＰ第１クラッド層１０４の層厚は０．３μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。ストライプ状のメサ構造１５０の高さは２．０μｍである。なお、活性層の一例として、アンドープＡｌＧａＩｎＡｓで構成される活性層を挙げたが、Ｇａ（ガリウム）及びＡｓ（ヒ素）を含む半導体層で構成される活性層であれば良く、アンドープ以外のｎ型またはｐ型の半導体層であっても良い。
　Ｆｅドープ半絶縁性ＩｎＰ埋込層１０５の層厚は１．８μｍ、ドーピング濃度は５．０×１０１６ｃｍ－３、Ｓドープｎ型ＩｎＰ埋込層１０６の層厚は０．２μｍ、ドーピング濃度は５．０×１０１８ｃｍ－３である。
　Ｚｎドープｐ型ＩｎＰ第２クラッド層１０７の層厚は２．０μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８の層厚は０．３μｍ、ドーピング濃度は１．０×１０１９ｃｍ－３、Ｓドープｎ型ＩｎＰ障壁層１０９の層厚は０．５μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。
＜実施の形態１に係る半導体素子の製造方法＞
　実施の形態１に係る半導体素子５００の製造方法を以下に説明する。
　（１００）面のＳドープｎ型ＩｎＰ基板１０１上に、Ｓドープｎ型ＩｎＰクラッド層１０２と、上面及び下面をＡｌＧａＩｎＡｓ光閉じ込め層に挟まれたアンドープＡｌＧａＩｎＡｓ活性層１０３と、Ｚｎドープｐ型ＩｎＰ第１クラッド層１０４からなる積層半導体層を有機金属気相成長法（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）などの結晶成長方法によって順次結晶成長する（第１結晶成長工程）。
　上記各層の結晶成長後、Ｚｎドープｐ型ＩｎＰ第１クラッド層１０４の表面に、フォトリソグラフィ技術及びエッチング技術を用いて、＜０１１＞方向において幅１．５μｍのストライプ状のＳｉＯ２マスクを形成する。
　ストライプ状のＳｉＯ２マスクをエッチングマスクとして用いて、Ｚｎドープｐ型ＩｎＰ第１クラッド層１０４からＳドープｎ型ＩｎＰ基板１０１までドライエッチングを行うことで、底面からの高さが２．０μｍであるストライプ状のメサ構造１５０を形成する（メサ構造形成工程）。
　ストライプ状のメサ構造１５０を形成後、ＭＯＣＶＤ法によって、ストライプ状のメサ構造１５０の両側面にＦｅドープ半絶縁性ＩｎＰ埋込層１０５及びＳドープｎ型ＩｎＰ埋込層１０６を順次結晶成長する（第２結晶成長工程）。Ｆｅドープ半絶縁性ＩｎＰ埋込層１０５及びＳドープｎ型ＩｎＰ埋込層１０６は、半導体素子５００を駆動する際に電流ブロック層として機能する。各埋込層の形成後、フッ酸をエッチャントとしたウエットエッチングにより、ＳｉＯ２マスクを除去する。
　次に、ストライプ状のメサ構造１５０の頂面及びＳドープｎ型ＩｎＰ埋込層１０６の表面上に、ＭＯＣＶＤ法によって、Ｚｎドープｐ型ＩｎＰ第２クラッド層１０７、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８、Ｓドープｎ型ＩｎＰ障壁層１０９の各層を順次結晶成長する（第３結晶成長工程）。
　次いで、全面にプラズマＣＶＤ法を用いてＳｉＯ２絶縁膜１１０を成膜することで（絶縁膜形成工程）、図１に示す半導体素子５００が完成する。なお、プラズマＣＶＤ法を用いて成膜したＳｉＯ２絶縁膜１１０を、プラズマＣＶＤ絶縁膜とも呼ぶ。
＜実施の形態１の効果１＞
　実施の形態１に係る半導体素子によれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ障壁層１０９を設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ障壁層１０９が防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子が得られるという効果を奏する。
＜実施の形態１に係る埋込型半導体レーザーの構成＞
　図２は、図１に示す半導体素子５００を適用した埋込型半導体レーザー５５０の構成を示す断面図である。埋込型半導体レーザー５５０の素子構造は、半導体素子５００を基本としている。埋込型半導体レーザー５５０は、半導体素子５００のＳｉＯ２絶縁膜１１０に開口部１１０ａが形成され、開口部１１０ａを含むＳｉＯ２絶縁膜１１０上に、表面電極１１１が設けられ、ｎ型ＩｎＰ基板１０１の裏面側に裏面電極１１２が設けられた素子構造である。
＜実施の形態１に係る埋込型半導体レーザーの製造方法＞
　実施の形態１に係る埋込型半導体レーザー５５０の製造方法は、プラズマＣＶＤ法を用いたＳｉＯ２絶縁膜１１０の成膜までは半導体素子５００の製造方法と同一なので、以降の製造方法を以下に説明する。
　ＳｉＯ２絶縁膜１１０の成膜後、フォトリソグラフィ技術及びドライエッチング技術を用いて、ストライプ状のメサ構造１５０の頂面に対向するＳｉＯ２絶縁膜１１０の部位に、開口幅が３μｍの開口部１１０ａを形成する（開口部形成工程）。
　開口部１１０ａを含むＳｉＯ２絶縁膜１１０上に、表面電極１１１を成膜する。表面電極１１１の形成後、裏面を研磨し、ｎ型ＩｎＰ基板１０１の裏面側に裏面電極１１２を成膜することで（電極形成工程）、図２に示すような埋込型半導体レーザー５５０としての素子構造が完成する。
　ＩｎＰ層及びＩｎＧａＡｓ層に対して、Ｓをドープした場合はｎ型、Ｚｎをドープした場合はｐ型の導電型となる。半導体素子５００及び埋込型半導体レーザー５５０の素子構造では、ＳｉＯ２絶縁膜１１０とＺｎドープｐ型ＩｎＧａＡｓコンタクト層１０８との間にＳドープｎ型ＩｎＰ障壁層１０９が存在するので、Ｓドープｎ型ＩｎＰ障壁層１０９によってＳｉＯ２絶縁膜１１０に含有される水素が半導体各層中に拡散することを抑制できる。
　上述の説明では埋込型半導体レーザー５５０の一例を示したが、後述するリッジ型半導体レーザーでも同様の効果が得られる。
　上述の事例では、半導体層へのドーパントとして硫黄（Ｓ）、亜鉛（Ｚｎ）を示したが、それぞれｎ型、ｐ型を示す種類のドーパントであればどんなドーパントを使用しても同様の効果が得られる。
　また、上述の実施の形態の説明では、Ｆｅドープ半絶縁性ＩｎＰ埋込層１０５及びＳドープｎ型ＩｎＰ埋込層１０６を用いて電流ブロック層を構成したが、サイリスタ型などの他の埋め込み構造であってもよい。
＜実施の形態１の効果２＞
　実施の形態１に係る埋込型半導体レーザーによれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ障壁層１０９を設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ障壁層１０９が防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な埋込型半導体レーザーが得られるという効果を奏する。
実施の形態１の変形例１．
　図３は、実施の形態１の変形例１に係る半導体素子６００の構成を示す断面図である。また、図４は、実施の形態１の変形例１に係る半導体素子構造を適用した埋込型半導体レーザー６５０の構成を示す断面図である。
＜実施の形態１の変形例１に係る半導体素子の構成＞
　実施の形態１の変形例１に係る半導体素子６００は、図３の断面図に示すように、実施の形態１に係る半導体素子５００の構成において、ストライプ状のメサ構造１５０の頂面に対向するｎ型ＩｎＰ障壁層（第１導電型の第２半導体層）１０９及びＳｉＯ２絶縁膜１１０の部位に開口部１１０ｂが設けられている。
　開口部１１０ｂの開口幅は３μｍであり、開口部１１０ｂの底部には、ｐ型ＩｎＧａＡｓコンタクト層１０８が露出している。
＜実施の形態１の変形例１に係る半導体素子の製造方法＞
　実施の形態１の変形例１に係る半導体素子６００の製造方法は、ＳｉＯ２絶縁膜１１０への開口部の形成までは、埋込型半導体レーザー５５０の製造方法と同一なので、以降の製造方法を以下に説明する。
　素子表面のＳｉＯ２絶縁膜１１０に開口部を形成した後に、ＩｎＧａＡｓに対してエッチング選択性のある薬液を用いて、Ｓドープｎ型ＩｎＰ障壁層１０９をＺｎドープｐ型ＩｎＧａＡｓコンタクト層１０８に達するまでエッチングすることにより、図３に示す開口部１１０ｂを形成する。エッチング選択性のある薬液を用いるため、Ｓドープｎ型ＩｎＰ障壁層１０９内ではエッチングは進行するが、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８の表面で停止する。したがって、開口部１１０ｂの底部には、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８が露出する。
＜実施の形態１の変形例１の効果１＞
　実施の形態１の変形例１に係る半導体素子によれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ障壁層１０９を設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ障壁層１０９が防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子が得られるという効果を奏する。
＜実施の形態１の変形例１に係る埋込型半導体レーザーの構成＞
　図４は、実施の形態１の変形例１に係る半導体素子構造を適用した埋込型半導体レーザー６５０の構成を示す断面図である。埋込型半導体レーザー６５０は、半導体素子５００のＳｉＯ２絶縁膜１１０及びｎ型ＩｎＰ障壁層（第１導電型の第２半導体層）１０９に開口部１１０ｂが形成され、開口部１１０ｂを含むＳｉＯ２絶縁膜１１０上に、表面電極１１１が設けられ、裏面側に裏面電極１１２が設けられた素子構造である。
　埋込型半導体レーザー６５０では、ｐ型ＩｎＧａＡｓコンタクト層１０８とＳｉＯ２絶縁膜１１０との間の全面にｎ型ＩｎＰ障壁層１０９が挿入されているため、ｎ型ＩｎＰ障壁層１０９によってＳｉＯ２絶縁膜１１０に含有される水素が半導体各層中に拡散することを抑制できる。
　また、埋込型半導体レーザー６５０では、ＳｉＯ２絶縁膜１１０の開口部１１０ｂにおいて、表面電極１１１とｐ型ＩｎＧａＡｓコンタクト層１０８の間でｎ型ＩｎＰ障壁層１０９が除去されているため、表面電極１１１と半導体層の間のコンタクト抵抗も小さくできるという効果も奏する。
＜実施の形態１の変形例１の効果２＞
　実施の形態１の変形例１に係る埋込型半導体レーザーによれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ障壁層１０９を設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ障壁層１０９が防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な埋込型半導体レーザーが得られるという効果を奏する。
実施の形態１の変形例２．
　図５は、実施の形態１の変形例２に係る半導体素子の構成を示す断面図である。また、図６は、実施の形態１の変形例２に係る半導体素子の他の構成を示す断面図である。
＜実施の形態１の変形例２に係る半導体素子の構成＞
　実施の形態１の変形例２に係る半導体素子７００は、図５の断面図に示すように、（１００）面のＳドープｎ型ＩｎＰ基板１０１上に、順次積層されたＳドープｎ型ＩｎＰクラッド層（第１導電型の第１半導体層）１０２と、上面及び下面をＡｌＧａＩｎＡｓ光閉じ込め層に挟まれたアンドープＡｌＧａＩｎＡｓ活性層１０３と、Ｚｎドープｐ型ＩｎＰクラッド層（第２導電型の半導体層）１０４ａと、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８と、Ｓドープｎ型ＩｎＰ障壁層（第１導電型の第２半導体層）１０９からなる各半導体層と、Ｓドープｎ型ＩｎＰ障壁層１０９上に形成され、開口部１１０ｃが設けられたＳｉＯ２絶縁膜１１０で構成される。なお、活性層の一例として、アンドープＡｌＧａＩｎＡｓで構成される活性層を挙げたが、Ｇａ（ガリウム）及びＡｓ（ヒ素）を含む半導体層で構成される活性層であれば良く、アンドープ以外のｎ型またはｐ型の半導体層であっても良い。
＜実施の形態１の変形例２に係る半導体素子の他の構成＞
　実施の形態１の変形例２に係る半導体素子７５０は、半導体素子７００のＳｉＯ２絶縁膜１１０に加えて、ｎ型ＩｎＰ障壁層（第１導電型の第２半導体層）１０９に達する開口部１１０ｄが設けられた素子構造である。
＜実施の形態１の変形例２の効果＞
　実施の形態１の変形例２に係る半導体素子によれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ障壁層１０９を設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ障壁層１０９が防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子が得られるという効果を奏する。
実施の形態２．
　図７は、実施の形態２に係る半導体素子８００の構成を示す断面図である。図７では、実施の形態２に係る半導体素子８００の一例として、実施の形態１と同様に、ｎ型ＩｎＰ基板１０１を用い、ＡｌＧａＩｎＡｓ活性層１０３を有する埋込型半導体レーザーを示している。
＜実施の形態２に係る半導体素子の構成＞
　半導体素子８００は、（１００）面のＳドープｎ型ＩｎＰ基板１０１上に、順次積層されたＳドープｎ型ＩｎＰクラッド層（第１導電型の第１半導体層）１０２、上面及び下面をＡｌＧａＩｎＡｓ光閉じ込め層に挟まれたアンドープＡｌＧａＩｎＡｓ活性層１０３、Ｚｎドープｐ型ＩｎＰクラッド層（第２導電型の半導体層）１０４ａ、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８からなる積層半導体層がストライプ状に形成されたメサ構造１６０と、ストライプ状のメサ構造１６０の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ埋込層１０５及びＳドープｎ型ＩｎＰ埋込障壁層（第１導電型の第２半導体層）１０９ａからなる各半導体層と、Ｓドープｎ型ＩｎＰ埋込障壁層１０９ａ上に形成され開口部１１０ｅが形成されたＳｉＯ２絶縁膜１１０と、開口部１１０ｅを含むＳｉＯ２絶縁膜１１０上に設けられた表面電極１１１と、Ｓドープｎ型ＩｎＰ基板１０１の裏面側に設けられた裏面電極１１２とで構成される。
　半導体素子８００を構成する各層について、以下に説明する。
　Ｓドープｎ型ＩｎＰ基板１０１のドーピング濃度は５．０×１０１８ｃｍ－３、Ｓドープｎ型ＩｎＰクラッド層１０２の層厚は１．０μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。アンドープＡｌＧａＩｎＡｓ活性層１０３の層厚は０．３μｍ、Ｚｎドープｐ型ＩｎＰクラッド層１０４ａの層厚は２．３μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３．Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８の層厚は０．３μｍ、ドーピング濃度は１．０×１０１９ｃｍ－３である。なお、活性層の一例として、アンドープＡｌＧａＩｎＡｓで構成される活性層を挙げたが、Ｇａ（ガリウム）及びＡｓ（ヒ素）を含む半導体層で構成される活性層であれば良く、アンドープ以外のｎ型またはｐ型の半導体層であっても良い。
　Ｆｅドープ半絶縁性ＩｎＰ埋込層１０５の層厚は４．０μｍ、ドーピング濃度は５．０×１０１６ｃｍ－３、Ｓドープｎ型ＩｎＰ埋込障壁層１０９ａの層厚は０．５μｍ、ドーピング濃度は５．０×１０１８ｃｍ－３である。ストライプ状のメサ構造１６０の高さは４．５μｍである。
＜実施の形態２に係る半導体素子の製造方法＞
　実施の形態２に係る半導体素子８００の製造方法を以下に説明する。
　（１００）面のＳドープｎ型ＩｎＰ基板１０１上に、Ｓドープｎ型ＩｎＰクラッド層１０２、上面及び下面をＡｌＧａＩｎＡｓ光閉じ込め層に挟まれたアンドープＡｌＧａＩｎＡｓ活性層１０３、Ｚｎドープｐ型ＩｎＰクラッド層１０４ａ、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８からなる積層半導体層を、ＭＯＣＶＤ法などの結晶成長方法によって順次結晶成長する（第１結晶成長工程）。
　上記各層の結晶成長後、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８の表面に、フォトリソグラフィ技術及びエッチング技術を用いて、＜０１１＞方向において幅１．５μｍのストライプ状のＳｉＯ２マスクを形成する。
　ストライプ状のＳｉＯ２マスクをエッチングマスクとして用いて、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８からＳドープｎ型ＩｎＰ基板１０１までドライエッチングを行うことで、底面からの高さが４．５μｍであるストライプ状のメサ構造１６０を形成する（メサ構造形成工程）。
　ストライプ状のメサ構造１６０を形成後、ＭＯＣＶＤ法によって、ストライプ状のメサ構造１６０の両側面にＦｅドープ半絶縁性ＩｎＰ埋込層１０５及びＳドープｎ型ＩｎＰ埋込障壁層１０９ａを順次結晶成長する（第２結晶成長工程）。Ｆｅドープ半絶縁性ＩｎＰ埋込層１０５及びＳドープｎ型ＩｎＰ埋込障壁層１０９ａは、半導体素子８００を駆動する際に電流ブロック層として機能する。
　各埋込層の形成後、フッ酸をエッチャントとしたウエットエッチングにより、ＳｉＯ２マスクを除去する。次いで、プラズマＣＶＤ法を用いてＳｉＯ２絶縁膜１１０を全面に成膜する（絶縁膜形成工程）。
　ＳｉＯ２絶縁膜１１０の成膜後、フォトリソグラフィ技術及びドライエッチング技術を用いて、ストライプ状のメサ構造１６０の頂面に対向するＳｉＯ２絶縁膜１１０の部位に、開口幅が３μｍの開口部１１０ｅを形成する（開口部形成工程）。
　開口部１１０ａを含むＳｉＯ２絶縁膜１１０上に、表面電極１１１を成膜する。表面電極１１１の形成後、裏面を研磨し、ｎ型ＩｎＰ基板１０１の裏面側に裏面電極１１２を成膜することで（電極形成工程）、図７に示すような埋込型半導体レーザーとしての素子構造が完成する。
　半導体素子８００の素子構造では、ＳｉＯ２絶縁膜１１０と半絶縁性ＩｎＰ埋込層１０５との間にｎ型ＩｎＰ埋込障壁層１０９ａが存在するので、ｎ型ＩｎＰ埋込障壁層１０９ａによってＳｉＯ２絶縁膜１１０に含有される水素が半導体各層中に拡散することを抑制できる。
＜実施の形態２の効果＞
　実施の形態２に係る半導体素子によれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ埋込障壁層１０９ａを設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ埋込障壁層１０９ａが防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子が得られるという効果を奏する。
実施の形態３．
　図８は、実施の形態３に係る半導体素子８５０の構成を示す断面図である。図８では、実施の形態２に係る半導体素子８５０の一例として、実施の形態１と同様に、ｎ型ＩｎＰ基板１０１を用い、ＡｌＧａＩｎＡｓ活性層１０３を有するリッジ型半導体レーザーを示している。
＜実施の形態３に係る半導体素子の構成＞
　半導体素子８５０は、（１００）面のＳドープｎ型ＩｎＰ基板１０１上に、順次積層されたＳドープｎ型ＩｎＰクラッド層（第１導電型の第１半導体層）１０２と、上面及び下面をＡｌＧａＩｎＡｓ光閉じ込め層に挟まれたアンドープＡｌＧａＩｎＡｓ活性層１０３と、Ｚｎドープｐ型ＩｎＰクラッド層（第２導電型の半導体層）１０４ａと、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８からなる積層半導体層がストライプ状に形成されたリッジ構造１７０と、ストライプ状のリッジ構造１７０の両側面に形成されたＳドープｎ型ＩｎＰ障壁層（第１導電型の第２半導体層）１０９と、Ｓドープｎ型ＩｎＰ障壁層１０９上に形成され、リッジ構造１７０の頂面の部位に開口部１１０ｆが設けられたＳｉＯ２絶縁膜１１０と、開口部１１０ｆを含むＳｉＯ２絶縁膜１１０上に設けられた表面電極１１１と、Ｓドープｎ型ＩｎＰ基板１０１の裏面側に設けられた裏面電極１１２とで構成される。
　半導体素子８５０を構成する各層について、以下に説明する。
　Ｓドープｎ型ＩｎＰ基板１０１のドーピング濃度は５．０×１０１８ｃｍ－３、Ｓドープｎ型ＩｎＰクラッド層１０２の層厚は１．０μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。アンドープＡｌＧａＩｎＡｓ活性層１０３の層厚は０．３μｍ、Ｚｎドープｐ型ＩｎＰクラッド層１０４ａの層厚は２．３μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３．Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８の層厚は０．３μｍ、ドーピング濃度は１．０×１０１９ｃｍ－３である。なお、活性層の一例として、アンドープＡｌＧａＩｎＡｓで構成される活性層を挙げたが、Ｇａ（ガリウム）及びＡｓ（ヒ素）を含む半導体層で構成される活性層であれば良く、アンドープ以外のｎ型またはｐ型の半導体層であっても良い。
　Ｓドープｎ型ＩｎＰ障壁層１０９の層厚は０．５μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。ストライプ状のリッジ構造１７０の高さは２．６μｍである。
＜実施の形態３に係る半導体素子の製造方法＞
　実施の形態３に係る半導体素子８５０の製造方法を以下に説明する。
　（１００）面のＳドープｎ型ＩｎＰ基板１０１上に、Ｓドープｎ型ＩｎＰクラッド層１０２と、上面及び下面をＡｌＧａＩｎＡｓ光閉じ込め層に挟まれたアンドープＡｌＧａＩｎＡｓ活性層１０３と、Ｚｎドープｐ型ＩｎＰクラッド層１０４ａと、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８からなる積層半導体層を、ＭＯＣＶＤ法などの結晶成長方法によって順次結晶成長する（第１結晶成長工程）。
　上記各層の結晶成長後、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８の表面に、フォトリソグラフィ技術及びエッチング技術を用いて、＜０１１＞方向において幅１．５μｍのストライプ状のＳｉＯ２マスクを形成する。
　ストライプ状のＳｉＯ２マスクをエッチングマスクとして用いて、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８及びＺｎドープｐ型ＩｎＰクラッド層１０４ａにドライエッチングを行ってリッジ形状に加工することで、底面からの高さが２．６μｍであるストライプ状のリッジ構造１７０を形成する（リッジ構造形成工程）。
　ストライプ状のリッジ構造１７０を形成後、ＭＯＣＶＤ法によって、ストライプ状のリッジ構造１７０上にＳドープｎ型ＩｎＰ障壁層１０９を結晶成長する（第２結晶成長工程）。
　各埋込層の形成後、フッ酸をエッチャントとしたウエットエッチングにより、ＳｉＯ２マスクを除去する。次いで、全面にプラズマＣＶＤ法を用いてＳｉＯ２絶縁膜１１０を成膜する（絶縁膜形成工程）。
　ＳｉＯ２絶縁膜１１０の成膜後、フォトリソグラフィ技術及びドライエッチング技術を用いて、ストライプ状のリッジ構造１７０の頂面のＳｉＯ２絶縁膜１１０の部位に、開口幅が３μｍの開口部１１０ｆを形成する（開口部形成工程）。
　開口部１１０ｆを含むＳｉＯ２絶縁膜１１０上に、表面電極１１１を成膜する。表面電極１１１の形成後、裏面を研磨し、Ｓドープｎ型ＩｎＰ基板１０１の裏面側に裏面電極１１２を成膜することで（電極形成工程）、図８に示すようなリッジ型半導体レーザーとしての素子構造が完成する。
　半導体素子８５０では、アンドープＡｌＧａＩｎＡｓ活性層１０３とＳｉＯ２絶縁膜１１０との間の全面にｎ型ＩｎＰ障壁層１０９が挿入されているため、ｎ型ＩｎＰ障壁層１０９によってＳｉＯ２絶縁膜１１０に含有される水素が半導体各層中に拡散することを抑制できる。
＜実施の形態３の効果＞
　実施の形態３に係る半導体素子によれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ障壁層１０９を設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ障壁層１０９が防止するため、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子が得られるという効果を奏する。
実施の形態３の変形例１．
　図９は、実施の形態３の半導体素子構造を適用したリッジ型半導体レーザー９００の構成を示す断面図である。リッジ型半導体レーザー９００は、半導体素子８５０のリッジ構造１７０の頂面上のＳｉＯ２絶縁膜１１０及びｎ型ＩｎＰ障壁層１０９の部位に開口部１１０ｇが形成され、開口部１１０ｇを含むＳｉＯ２絶縁膜１１０上に、表面電極１１１が設けられ、ｎ型ＩｎＰ基板１０１の裏面側に裏面電極１１２が設けられた素子構造である。
　リッジ型半導体レーザー９００では、アンドープＡｌＧａＩｎＡｓ活性層１０３、ｐ型ＩｎＧａＡｓコンタクト層１０８及びＺｎドープｐ型ＩｎＰクラッド層１０４ａのそれぞれの一部とＳｉＯ２絶縁膜１１０との間にｎ型ＩｎＰ障壁層１０９が挿入されているため、ｎ型ＩｎＰ障壁層１０９によってＳｉＯ２絶縁膜１１０に含有される水素が半導体各層中に拡散することを抑制できる。
　また、リッジ型半導体レーザー９００では、表面電極１１１とｐ型ＩｎＧａＡｓコンタクト層１０８の間でｎ型ＩｎＰ障壁層１０９が除去されているため、表面電極１１１と半導体層の間のコンタクト抵抗も小さくできるという効果も奏する。
＜実施の形態３の変形例１の効果＞
　実施の形態３の変形例１に係る半導体レーザーによれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ障壁層１０９を設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ障壁層１０９が防止し、さらに、表面電極１１１と半導体層の間のコンタクト抵抗も低減できるため、より周波数帯域が広く、かつ、高い発光効率で動作可能なリッジ型半導体レーザーが得られるという効果を奏する。
実施の形態３の変形例２．
　図１０は、実施の形態３の半導体素子構造を適用した埋込型半導体レーザー９５０の構成を示す断面図である。埋込型半導体レーザー９５０は、実施の形態１に係る埋込型半導体レーザー５５０のメサ構造１５０を、さらにメサ形状構造１８０へと加工した構成からなる。
　埋込型半導体レーザー９５０は、メサ形状構造１８０の頂面上のＳｉＯ２絶縁膜１１０及びｎ型ＩｎＰ障壁層１０９の部位に開口部１１０ｈが設けられ、開口部１１０ｈを含むＳｉＯ２絶縁膜１１０上に、表面電極１１１が設けられ、裏面側に裏面電極１１２が設けられた素子構造である。
　埋込型半導体レーザー９５０では、半絶縁性ＩｎＰ埋込層１０５、ｎ型ＩｎＰ埋込層１０６、ｐ型ＩｎＰ第２クラッド層１０７及びｐ型ＩｎＧａＡｓコンタクト層１０８のそれぞれの一部とＳｉＯ２絶縁膜１１０との間にｎ型ＩｎＰ障壁層（第１導電型の第２半導体層）１０９が挿入されているため、ｎ型ＩｎＰ障壁層１０９によってＳｉＯ２絶縁膜１１０に含有される水素が半導体各層中に拡散することを抑制できる。
　また、埋込型半導体レーザー９５０では、表面電極１１１とｐ型ＩｎＧａＡｓコンタクト層１０８の間でｎ型ＩｎＰ障壁層１０９が除去されているため、表面電極１１１と半導体層の間のコンタクト抵抗も小さくできるという効果も奏する。
＜実施の形態３の変形例２の効果＞
　実施の形態３の変形例２に係る埋込型半導体レーザーによれば、ＳｉＯ２絶縁膜１１０の直下にｎ型ＩｎＰ障壁層１０９を設けたので、ＳｉＯ２絶縁膜１１０に含有される水素の拡散をｎ型ＩｎＰ障壁層１０９が防止し、さらに、表面電極１１１と半導体層の間のコンタクト抵抗も低減できるため、周波数帯域が広く、かつ、高い発光効率で動作可能な埋込型半導体レーザーが得られるという効果を奏する。
実施の形態４．
　図１１は、実施の形態４に係る半導体素子１０００の構成を示す断面図である。図１１では、実施の形態１に係る半導体素子１０００の一例として、ｎ型ＩｎＰ基板１０１を用い、ＡｌＧａＩｎＡｓ活性層１０３を有する埋込型半導体レーザーを示している。
＜実施の形態４に係る半導体素子の構成＞
　半導体素子１０００は、（１００）面のＳドープｎ型ＩｎＰ基板１０１上に、順次積層されたＳドープｎ型ＩｎＰクラッド層（第１導電型の第１半導体層）１０２と、上面及び下面をＡｌＧａＩｎＡｓ光閉じ込め層に挟まれたアンドープＡｌＧａＩｎＡｓ活性層１０３と、Ｚｎドープｐ型ＩｎＰ第１クラッド層（第２導電型の半導体層）１０４からなる積層半導体層がストライプ状に形成されたメサ構造１５０と、ストライプ状のメサ構造１５０の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ埋込層１０５及びＳドープｎ型ＩｎＰ埋込層１０６と、ストライプ状のメサ構造１５０の頂面及びＳドープｎ型ＩｎＰ埋込層１０６の表面を覆うように形成されたＺｎドープｐ型ＩｎＰ第２クラッド層（第２導電型のクラッド層）１０７と、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層（第２導電型のコンタクト層）１０８と、Ｓドープｎ型ＩｎＰ障壁層（第１導電型の第２半導体層）１０９からなる各半導体層と、Ｓドープｎ型ＩｎＰ障壁層１０９上に形成されたＳｉＯ２第１絶縁膜１１５ａ及びＳｉＯ２第２絶縁膜１１５ｂの２層からなるＳｉＯ２絶縁膜で構成される。
　半導体素子１０００を構成する各層について、以下に説明する。
　Ｓドープｎ型ＩｎＰ基板１０１のドーピング濃度は５．０×１０１８ｃｍ－３、Ｓドープｎ型ＩｎＰクラッド層１０２の層厚は１．０μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。アンドープＡｌＧａＩｎＡｓ活性層１０３の層厚は０．３μｍ、Ｚｎドープｐ型ＩｎＰ第１クラッド層１０４の層厚は０．３μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。ストライプ状のメサ構造１５０の高さは２．０μｍである。なお、活性層の一例として、アンドープＡｌＧａＩｎＡｓで構成される活性層を挙げたが、Ｇａ（ガリウム）及びＡｓ（ヒ素）を含む半導体層で構成される活性層であれば良く、アンドープ以外のｎ型またはｐ型の半導体層であっても良い。
　Ｆｅドープ半絶縁性ＩｎＰ埋込層１０５の層厚は１．８μｍ、ドーピング濃度は５．０×１０１６ｃｍ－３、Ｓドープｎ型ＩｎＰ埋込層１０６の層厚は０．２μｍ、ドーピング濃度は５．０×１０１８ｃｍ－３である。
　Ｚｎドープｐ型ＩｎＰ第２クラッド層１０７の層厚は２．０μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３、Ｚｎドープｐ型ＩｎＧａＡｓコンタクト層１０８の層厚は０．３μｍ、ドーピング濃度は１．０×１０１９ｃｍ－３、Ｓドープｎ型ＩｎＰ障壁層１０９の層厚は０．２μｍ、ドーピング濃度は１．０×１０１８ｃｍ－３である。
＜実施の形態４に係る半導体素子の製造方法＞
　実施の形態４に係る半導体素子の製造方法と実施の形態１に係る半導体素子の製造方法の相違点は、ＳｉＯ２第１絶縁膜１１５ａ及びＳｉＯ２第２絶縁膜１１５ｂの２層からなるＳｉＯ２絶縁膜の形成工程のみであるので、ＳｉＯ２絶縁膜の形成について以下に説明する。
　Ｓドープｎ型ＩｎＰ障壁層１０９の全面にスパッタ法を用いてＳｉＯ２第１絶縁膜１１５ａを成膜し、さらにＳｉＯ２第１絶縁膜１１５ａの上にプラズマＣＶＤ法を用いてＳｉＯ２第２絶縁膜１１５ｂを成膜することで（絶縁膜形成工程）、図１１に示す半導体素子１０００の構造が完成する。
　スパッタ法を用いて形成したＳｉＯ２第１絶縁膜１１５ａには水素混入がないため、プラズマＣＶＤ法を用いて形成したＳｉＯ２第２絶縁膜１１５ｂから半導体各層中への水素の拡散の影響を抑制できる。したがって、半導体表面のｎ型ＩｎＰ障壁層１０９の層厚を薄くすることができる。なお、非特許文献２では、ｎ型ＩｎＰ層の層厚が薄い場合は水素拡散の防止効果が小さいことが指摘されている。
＜実施の形態４に係る半導体素子の効果＞
　実施の形態４に係る半導体素子によれば、ＳｉＯ２絶縁膜をＳｉＯ２第１絶縁膜１１５ａ及びＳｉＯ２第２絶縁膜１１５ｂの２層からなるＳｉＯ２絶縁膜によって構成したので、ＳｉＯ２絶縁膜直下のｎ型ＩｎＰ障壁層１０９の層厚を薄くすることが可能となるため、周波数帯域が広く、かつ、高い発光効率で動作可能な半導体素子が得られるという効果を奏する。
＜実施の形態４に係る埋込型半導体レーザーの構成＞
　図１２は、実施の形態４の半導体素子構造を適用した埋込型半導体レーザー１１００の構成を示す断面図である。埋込型半導体レーザー１１００は、半導体素子１０００のメサ構造１５０の頂面に対向するＳｉＯ２第１絶縁膜１１５ａ及びＳｉＯ２第２絶縁膜１１５ｂ並びにｎ型ＩｎＰ障壁層１０９の部位に開口部１１０ｉが形成され、開口部１１０ｉを含むＳｉＯ２第２絶縁膜１１５ｂ上に表面電極１１１が設けられ、ｎ型ＩｎＰ基板１０１裏面側に裏面電極１１２が設けられた素子構造である。
　埋込型半導体レーザー１１００の開口部１１０ｉは、フォトリソグラフィ技術及びドライエッチング技術を用いて、まずメサ構造１５０の頂面に対向するＳｉＯ２第１絶縁膜１１５ａ及びＳｉＯ２第２絶縁膜１１５ｂに３μｍ幅の開口部を形成し、さらに、ｎ型ＩｎＰ障壁層１０９をＩｎＧａＡｓに対するエッチング選択性のある薬液でエッチングすることによって形成する。
　スパッタ法を用いて成膜したＳｉＯ２第１絶縁膜１１５ａには水素混入がないため、プラズマＣＶＤ法を用いて成膜したＳｉＯ２第２絶縁膜１１５ｂから半導体各層中への水素の拡散の影響を抑制できる。したがって、半導体表面のｎ型ＩｎＰ障壁層１０９の層厚を薄くすることができる。
＜実施の形態４に係る埋込型半導体レーザーの効果＞
　実施の形態４に係る埋込型半導体レーザーによれば、ＳｉＯ２絶縁膜をＳｉＯ２第１絶縁膜１１５ａ及びＳｉＯ２第２絶縁膜１１５ｂの２層で構成したので、ＳｉＯ２絶縁膜直下のｎ型ＩｎＰ障壁層１０９の層厚を薄くすることが可能となるため、周波数帯域が広く、かつ、高い発光効率で動作可能な埋込型半導体レーザーが得られるという効果を奏する。
　実施の形態４においてＳｉＯ２絶縁膜をＳｉＯ２第１絶縁膜１１５ａ及びＳｉＯ２第２絶縁膜１１５ｂの２層で構成することについて説明したが、実施の形態１から３に係る半導体素子または半導体レーザーに、かかる２層からなるＳｉＯ２絶縁膜を適用しても良い。
　本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
　従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１０１　ｎ型ＩｎＰ基板、１０２　ｎ型ＩｎＰクラッド層、１０３　アンドープＡｌＧａＩｎＡｓ活性層、１０４　ｐ型ＩｎＰ第１クラッド層、１０４ａ　ｐ型ＩｎＰクラッド層、１０５　半絶縁性ＩｎＰ埋込層、１０６　ｎ型ＩｎＰ埋込層、１０７　ｐ型ＩｎＰ第２クラッド層、１０８　ｐ型ＩｎＧａＡｓコンタクト層、１０９　ｎ型ＩｎＰ障壁層、１０９ａ　ｎ型ＩｎＰ埋込障壁層、１１０　ＳｉＯ２絶縁膜、１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０e、１１０ｆ、１１０ｇ、１１０ｉ　開口部、１１５ａ　ＳｉＯ２第１絶縁膜、１１５ｂ　ＳｉＯ２第２絶縁膜、１５０、１６０　メサ構造、１７０　リッジ構造、１８０　メサ形状構造、５００、６００、７００、７５０、８００、８５０、１０００　半導体素子、５５０、６５０、９５０、１１００　埋込型半導体レーザー、９００　リッジ型半導体レーザー

Claims (17)

  1. 　半導体基板と、
    　前記半導体基板上に形成された第１導電型の第１半導体層、活性層、第２導電型の半導体層からなる積層半導体層と、
    　前記積層半導体層上に形成された第１導電型の第２半導体層と、
    　前記第１導電型の第２半導体層に接して形成された絶縁膜と、
    を備える半導体素子。
  2. 　前記絶縁膜に底部に前記第１導電型の第２半導体層が露出する開口部が設けられたことを特徴とする請求項１に記載の半導体素子。
  3. 　半導体基板と、
    　前記半導体基板上に形成された第１導電型の第１半導体層、活性層、第２導電型の半導体層からなる積層半導体層がストライプ状に形成されたメサ構造と、
    　前記メサ構造の両側面に埋め込まれた埋込層と、
    　前記埋込層上に形成された第１導電型の第２半導体層と、
    　前記第１導電型の第２半導体層に接して形成された絶縁膜と、
    を備える半導体素子。
  4. 　前記メサ構造の上面側に前記第１導電型の第２半導体層がさらに形成されることを特徴する請求項３に記載の半導体素子。
  5. 　前記メサ構造の頂面に対向する前記絶縁膜の部位に開口部が設けられ、前記開口部の底部に前記第１導電型の第２半導体層が露出していることを特徴とする請求項４に記載の半導体素子。
  6. 　前記メサ構造の頂面に対向する前記絶縁膜及び前記第１導電型の第２半導体層の部位に開口部が設けられることを特徴とする請求項４に記載の半導体素子。
  7. 　前記メサ構造及び前記埋込層を含む領域がさらにメサ形状を呈することを特徴とする請求項６に記載の半導体素子。
  8. 　前記第２導電型の半導体層と前記第１導電型の第２半導体層との間に、さらに第２導電型のクラッド層及び第２導電型のコンタクト層が形成されることを特徴とする請求項３から６のいずれか1項に記載の半導体素子。
  9. 　半導体基板と、
    　前記半導体基板上に順次形成された第１導電型の第１半導体層及び活性層と、前記活性層上に形成された少なくとも第２導電型の半導体層がストライプ状に形成されたリッジ構造と、
    　前記リッジ構造を覆うように形成された第１導電型の第２半導体層と、
    　前記第１導電型の第２半導体層に接して形成された絶縁膜と、
    を備える半導体素子。
  10. 　前記リッジ構造の上面側の前記絶縁膜の部位に開口部が設けられることを特徴とする請求項９に記載の半導体素子。
  11. 　前記リッジ構造の上面側の前記絶縁膜及び前記第１導電型の第２半導体層の部位に開口部が設けられることを特徴とする請求項９に記載の半導体素子。
  12. 　前記絶縁膜が第１絶縁膜及び第２絶縁膜で構成され、前記第１絶縁膜はプラズマＣＶＤ絶縁膜からなることを特徴とする請求項１から１１のいずれか１項に記載の半導体素子。
  13. 　前記半導体基板、前記第１導電型の第１半導体層、及び前記第２導電型の半導体層がインジウムリンで構成され、前記活性層がガリウム及びヒ素を含む半導体層で構成されることを特徴とする請求項１から１２のいずれか１項に記載の半導体素子。
  14. 　前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする請求項１から１３のいずれか１項に記載の半導体素子。
  15. 　半導体基板上に第１導電型の第１半導体層、活性層、第２導電型の半導体層を順次結晶成長して積層半導体層を形成する第１結晶成長工程と、
    　前記積層半導体層をストライプ状のメサ構造に加工するメサ構造形成工程と、
    　前記メサ構造の両側面に埋込層を結晶成長する第２結晶成長工程と、
    　前記埋込層上に第１導電型の第２半導体層を含む半導体層を結晶成長する第３結晶成長工程と、
    　前記第１導電型の第２半導体層上にプラズマＣＶＤ法によって絶縁膜を成膜する絶縁膜形成工程と、
    　前記メサ構造の頂面に対向する前記絶縁膜の部位に開口部を形成する開口部形成工程と、
    を含む半導体素子の製造方法。
  16. 　前記開口部形成工程は、前記メサ構造の頂面に対向する前記絶縁膜及び前記第１導電型の第２半導体層の部位に前記開口部を形成することを特徴とする請求項１５に記載の半導体素子の製造方法。
  17. 　前記絶縁膜は、前記第１導電型の第２半導体層に接する第１絶縁膜及び前記第１絶縁膜上の第２絶縁膜の２層で構成され、
    　前記絶縁膜形成工程では、前記第１絶縁膜をスパッタ法によって成膜し、前記第２絶縁膜をプラズマＣＶＤ法によって成膜することを特徴とする請求項１５または１６に記載の半導体素子の製造方法。
PCT/JP2022/012244 2022-03-17 2022-03-17 半導体素子及び半導体素子の製造方法 WO2023175830A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2022/012244 WO2023175830A1 (ja) 2022-03-17 2022-03-17 半導体素子及び半導体素子の製造方法
TW112108882A TW202339255A (zh) 2022-03-17 2023-03-10 半導體元件及半導體元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/012244 WO2023175830A1 (ja) 2022-03-17 2022-03-17 半導体素子及び半導体素子の製造方法

Publications (1)

Publication Number Publication Date
WO2023175830A1 true WO2023175830A1 (ja) 2023-09-21

Family

ID=88022589

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/012244 WO2023175830A1 (ja) 2022-03-17 2022-03-17 半導体素子及び半導体素子の製造方法

Country Status (2)

Country Link
TW (1) TW202339255A (ja)
WO (1) WO2023175830A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190074404A1 (en) * 2015-07-10 2019-03-07 The Regents Of The University Of California Hybrid growth method for iii-nitride tunnel junction devices
WO2019241159A1 (en) * 2018-06-12 2019-12-19 Ostendo Technologies, Inc. Device and method for iii-v light emitting micropixel array device having hydrogen diffusion barrier layer
JP2020501345A (ja) * 2016-10-28 2020-01-16 ルミレッズ リミテッド ライアビリティ カンパニー 紫外線照射下で発光デバイスを成長させる方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190074404A1 (en) * 2015-07-10 2019-03-07 The Regents Of The University Of California Hybrid growth method for iii-nitride tunnel junction devices
JP2020501345A (ja) * 2016-10-28 2020-01-16 ルミレッズ リミテッド ライアビリティ カンパニー 紫外線照射下で発光デバイスを成長させる方法
WO2019241159A1 (en) * 2018-06-12 2019-12-19 Ostendo Technologies, Inc. Device and method for iii-v light emitting micropixel array device having hydrogen diffusion barrier layer

Also Published As

Publication number Publication date
TW202339255A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
JP2001352131A (ja) ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓを使用する光電装置に関するドーパント拡散阻止
US7741654B2 (en) Group III nitride semiconductor optical device
JP2016031970A (ja) 光半導体装置
JP4057802B2 (ja) 半導体光素子
US6990131B2 (en) Semiconductor optical device and method of manufacturing the same
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2006253212A (ja) 半導体レーザ
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
US20080283852A1 (en) Light-emitting device and a method for producing the same
WO2023175830A1 (ja) 半導体素子及び半導体素子の製造方法
JPH09214045A (ja) 半導体レーザ及びその製造方法
JP2019192879A (ja) 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法
JP3645320B2 (ja) 半導体レーザ素子
JP2685720B2 (ja) 半導体レーザ及びその製造方法
JPH03250684A (ja) メサ埋め込み型光半導体装置の製造方法
JP7168138B1 (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
WO2022264347A1 (ja) 光半導体素子及びその製造方法
TWI734229B (zh) 光學半導體裝置以及光學半導體裝置的製造方法
CN114503382B (zh) 半导体装置
JP2005286032A (ja) 光半導体デバイス、および光半導体デバイスを製造する方法
JP2956255B2 (ja) リッジ導波型半導体レーザの製造方法
KR100596510B1 (ko) 반도체 광소자의 제조방법
KR20020078189A (ko) 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법
JPH06104532A (ja) 化合物半導体薄膜
JPH1140897A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22932106

Country of ref document: EP

Kind code of ref document: A1