KR101707358B1 - 질화물 발광 소자 및 그 제조 방법 - Google Patents

질화물 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101707358B1
KR101707358B1 KR1020157016002A KR20157016002A KR101707358B1 KR 101707358 B1 KR101707358 B1 KR 101707358B1 KR 1020157016002 A KR1020157016002 A KR 1020157016002A KR 20157016002 A KR20157016002 A KR 20157016002A KR 101707358 B1 KR101707358 B1 KR 101707358B1
Authority
KR
South Korea
Prior art keywords
layer
concentration
light emitting
flow rate
iii ratio
Prior art date
Application number
KR1020157016002A
Other languages
English (en)
Other versions
KR20150085063A (ko
Inventor
도루 스기야마
마사시 츠키하라
고헤이 미요시
Original Assignee
우시오덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우시오덴키 가부시키가이샤 filed Critical 우시오덴키 가부시키가이샤
Publication of KR20150085063A publication Critical patent/KR20150085063A/ko
Application granted granted Critical
Publication of KR101707358B1 publication Critical patent/KR101707358B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

낮은 동작 전압에서도, 높은 광의 취출 효율이 실현되고, 또한 간이한 프로세스로 제조하는 것이 가능한 질화물 발광 소자를 실현한다. 질화물 발광 소자(1)는, 지지 기판(11)상에, n층(35)과, p층(31)과, n층(35)과 p층(31) 사이에 끼인 위치에 형성된 발광층(33)을 가지고, n층(35)은, 캐리어 농도가, 도프되어 있는 Si 농도보다 높은 AlxGa1 -xN(0＜x≤1)으로 구성되어 있다.

Description

질화물 발광 소자 및 그 제조 방법{NITRIDE LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SAME}
본 발명은 질화물 발광 소자 및 그 제조 방법에 관한 것이다.
Al, Ga, In 등의 III족 원소의 질화물에 의한 질화물 반도체 소자는, n형 반도체로 이루어지는 전자 공급층과, p형 반도체로 이루어지는 정공 공급층의 사이에, 발광층을 개재함으로써 발광 소자로서 이용된다. 보다 구체적으로는, n형 반도체층과 p형 반도체층의 사이에 전압을 인가하여, 발광층에 전류를 흐르게 함으로써 상기 영역을 발광시킨다.
여기서, n형 반도체층, 발광층, 및 p형 반도체층의 적층체(이하, 여기에서는 「LED층」이라고 부른다)와, 예를 들어 n형 반도체층의 상층에 적층되는 전극(이하, 「n측 전극」이라고 부른다)의 사이의 저항값이 높으면, 발광에 필요한 전류를 흐르게 하기 위해 필요한 전압이 높아져 버려, 효율이 저하한다. 이로 인해, 낮은 동작 전압으로 높은 광량의 광을 취출하기 위해서는, LED층과 n측 전극 사이의 저항값을 가능한 한 저하시키는 것이 중요해진다.
이러한 과제를 받아, 하기 특허 문헌 1에는, n형 반도체층을, Si 등의 n형 불순물이 높은 농도로 도프된 고농도층과, 이 고농도층보다 낮은 농도로 n형 불순물이 도프된 저농도층을 차례로 적층시켜 형성한 LED 소자가 개시되어 있다.
일본국 특허 공개 2007-258529호 공보
S.Fritze, et al., "High Si and Ge n-type doping of GaN doping-Limits and impact on stress", Applied Physics Letters 100, 12 2104, (2012) 타니 야스히토, 「Si 도프 AlN 및 고 Al 조성 AlGaN의 n형 전도성 제어」, 전자 정보 통신 학회 기술 연구 보고, 102(114), 61-64, 2002-06-06
가능한 한 낮은 동작 전압으로, 발광층에 대해 필요한 전류를 흐르게 하기 위해서는, 소자 저항을 가능한 한 작게 하는 것이 바람직하다. 이를 위해서는, n형 반도체층으로의 Si 도프량을 가능한 한 많게 하여, n층과 n측 전극 사이의 오 믹 접속을 실현시키는 방법을 생각할 수 있다.
여기서, 질화물 발광 소자로서 청색 LED를 실현하는 경우에는, 일반적으로 n형 반도체층으로서 GaN이 이용된다. 그러나, 이 GaN층에 대해 주입하는 n형 도펀트의 농도를 1×1019/cm3 이상으로 하면, 원자 결합의 상태가 악화하는 등의 원인에 의해, 막 거침이 발생해 버린다고 하는 현상이 알려져 있다(예를 들어, 상기 비특허 문헌 1 참조). 이러한 현상이 발생해 버리면, 저저항의 n층이 형성되지 않아, 결과적으로 발광 효율이 저하해 버린다.
상기 특허 문헌 1에서는, 이 과제를 극복할 수 있도록, 고농도의 n층과 저농도의 n층을 교호로 차례로 적층시키는 구성으로 되어 있다. 동 문헌에 의하면, 이러한 구성에 의해 고농도층에 형성된 표면의 거침이 저농도층에 의해 메워지기 때문에, 양질의 n층이 형성된다고 되어 있다.
그러나, 특허 문헌 1에 기재된 방법을 채용한 경우, n층으로서 고농도층과 저농도층을 차례로 교호로 복수 쌍 적층시킬 필요가 있기 때문에, 프로세스가 복잡화해 버린다고 하는 다른 문제가 발생한다.
n층의 캐리어 농도를 높임으로써, n층을 저저항화하는 것이 가능하다. 이를 위해서는, Si 도프 농도를 가능한 한 높이는 것이 필요하다고 일반적으로 생각되고 있었다. 예를 들어, 상기 비특허 문헌 2에 의하면, 도프하는 Si 농도를 높이면 캐리어 농도는 이에 따라 어느 정도까지는 높아지지만, 어느 역치를 초과하면 캐리어 농도의 상승은 포화하고, 및 Si 농도보다 캐리어 농도가 낮다고 개시되어 있다.
그런데, 상술한 바와 같이 n층을 GaN으로 실현한 경우에는, 막 거침의 문제가 발생하기 때문에, Si 농도를 1×1019/cm3 이상으로 할 수 없으며, 이 결과, 캐리어 농도를 높이는 것에 의한 n층의 저저항화에는 한계가 있다고 생각되고 있었다.
본 발명자는, 예의 연구에 의해, n층을 일정 조건하에서 성장시킨 AlxGa1 -xN(0＜x≤1)으로 구성함으로써, 간이한 프로세스에 의해 종래보다 저저항화를 실현할 수 있는 것을 찾아내어, 본 발명에 이르렀다. 즉, 본 발명은, 이러한 n층을 포함하는 질화물 발광 소자에 의해, 낮은 동작 전압에서도 높은 광의 취출 효율이 실현되고, 또한 간이한 프로세스로 제조 가능한 소자를 제공하는 것을 목적으로 한다.
본 발명의 질화물 발광 소자는, 지지 기판상에, n층과, p층과, 상기 n층과 상기 p층 사이에 끼인 위치에 형성된 발광층을 가지는 질화물 발광 소자로서,
상기 n층은, 캐리어 농도가, 도프되어 있는 Si 농도보다 높은 AlxGa1 -xN(0＜x≤1)으로 구성되어 있는 것을 특징으로 한다.
본 발명자의 예의 연구에 의해, n층을 GaN이 아닌 AlxGa1 -xN(0＜x≤1)으로 구성한 경우, 소정의 조건하에서 n층을 성장시킴으로써, 캐리어 농도가, 도프되어 있는 Si 농도보다 높아지는 것을 찾아냈다.
보다 상세하게는, n층의 성장 조건을, III족 원소를 포함하는 화합물의 유량에 대한 V족 원소를 포함하는 화합물의 유량의 비인 V/III비를 2000보다 크고 10000 이하인 원료 가스를 처리로 내에 공급하여 결정 성장시킨다. 이 방법으로 n층을 성장시키면, 도프되어 있는 Si 농도보다 캐리어 농도가 높은 n층이 생성된다.
이 n층을 포함하는 질화물 발광 소자에 의하면, 도프되는 Si 농도보다 고농도의 캐리어 농도가 실현되기 때문에, Si 농도를 매우 높은 값으로 하지 않더라도 n층의 저저항화가 실현된다. 이에 의해, 낮은 동작 전압에 의해서도 발광에 필요한 전류량을 발광층에 흐르게 할 수 있어, 발광 효율을 향상시키는 것이 가능하다.
또한, 상기 구성을 실현할 때에는, n층을 결정 성장시킬 때의 원료 가스의 V/III비를 2000보다 크고 10000 이하의 범위 내로 설정하는 것만이어도 되며, 프로세스 자체가 종래에 비해 복잡화하는 것은 아니다. 따라서, 복잡한 제조 프로세스를 필요로 하지 않아, 간이한 프로세스로 질화물 발광 소자를 제조하는 것이 가능하다.
또한, 상기 구성에 있어서, 상기 n층을, 도프되어 있는 Si 농도가 1×1019/cm3 이상의 AlxGa1 -xN(0＜x≤1)으로 구성하는 것으로 해도 상관없다.
본 발명자의 예의 연구에 의해, n층을 GaN이 아닌 AlxGa1 -xN(0＜x≤1)으로 구성했을 때에는, 도프하는 Si 농도를 1×1019/cm3 이상, 더욱이는 7×1019/cm3 이상으로 하더라도 막 거침의 문제가 발생하지 않은 것을 확인할 수 있었다.
즉, AlxGa1 -xN(0＜x≤1)으로 구성되는 n층에 도프하는 Si 농도를, GaN에 있어서의 막 거침이 발생하지 않는 상한값인 1×1019/cm3 이상의 값으로 함으로써, 종래보다 Si 농도를 높일 수 있다. 또한, 이 n층의 캐리어 농도는, 도프되는 Si 농도보다 고농도로 실현되고 있다. 이로 인해, 종래 구성에 비해, n층을 매우 저저항화하는 것이 가능해진다.
본 발명의 질화물 발광 소자에 의하면, n층의 저항값을 저하시키는 것이 가능해지기 때문에, 간이한 프로세스에 의해 낮은 동작 전압에 의해서도 발광에 필요한 전류량을 발광층에 흐르게 할 수 있어, 발광 효율을 향상시키는 것이 가능해진다.
도 1은 질화물 발광 소자의 일 실시 형태의 개략 단면도이다.
도 2a는 Si 농도를 7×1019/cm3로 했을 때의 AlxGa1- xN(0＜x≤1)의 층 표면의 사진이다.
도 2b는 Si 농도를 1.5×1019/cm3로 했을 때의 GaN의 층 표면의 사진이다.
도 3은 Si 농도와 캐리어 농도의 관계의 검증을 위한 검증용 소자의 구성도이다.
도 4는 V/III비를 변화시켜 검증용 소자를 제작했을 때의, V/III비와 검증용 소자의 n층의 Si 농도 및 캐리어 농도의 관계를 그래프에 나타낸 것이다.
도 5는 I-V특성 및 발광 특성을 검증하기 위한 검증용 소자의 구성도이다.
도 6은 n층 형성시의 V/III비를 상이하게 한 각 검증용 소자에 대해 전류를 인가했을 때의, 전류-발광 출력의 관계를 나타내는 그래프이다.
도 7은 n층 형성시의 V/III비를 상이하게 한 각 검증용 소자에 대해 전압을 인가했을 때의 I-V특성을 나타내는 그래프이다.
도 8은 V/III비를 2000, 4000, 8000, 10000, 12000으로 하여 n층을 성장시킨 5종류의 검증용 소자에 있어서의, n층의 단면 TEM 사진이다.
도 9는 질화물 발광 소자의 다른 일 실시 형태의 개략 단면도이다.
본 발명의 질화물 발광 소자 및 그것의 제조 방법에 대해, 도면을 참조하여 설명한다. 또한, 각 도에 있어서 도면의 치수비와 실제의 치수비는 반드시 일치하지 않는다.
[구조]
본 발명의 질화물 발광 소자의 구조의 일례에 대해, 도 1을 참조하여 설명한다. 도 1은 질화물 발광 소자의 일 실시 형태의 개략 단면도이다.
질화물 발광 소자(1)는, 지지 기판(11), 도전층(20), 절연층(21), LED층(30) 및 급전 단자(42)를 포함하여 구성된다. LED층(30)은, p층(31), 발광층(33), 및 n층(35)이 아래부터 이 순서로 적층되어 형성되어 있다.
(지지 기판(11))
지지 기판(11)은, 예를 들어 CuW, W, Mo 등의 도전성 기판, 또는 Si 등의 반도체 기판으로 구성된다.
(도전층(20))
지지 기판(11)의 상층에는, 다층 구조로 이루어지는 도전층(20)이 형성되어 있다. 이 도전층(20)은, 본 실시 형태에서는, 핸더층(15), 보호층(17) 및 반사 전극(19)을 포함한다.
핸더층(15)은, 예를 들어 Au-Sn, Au-In, Au-Cu-Sn, Cu-Sn, Pd-Sn, Sn 등으로 구성된다. 핸더층(15)은, 제조 방법의 항에서 후술되는 바와 같이, 사파이어 기판과 지지 기판(11)을 접합할 때에 이용된다(단계 S5 참조).
보호층(17)은, 예를 들어 Pt계의 금속(Ti와 Pt의 합금), W, Mo, Ni 등으로 구성된다. 후술하는 바와 같이, 프로세스시에 있어서 핸더층을 개재한 2개의 기판의 접합을 행할 때, 핸더를 구성하는 재료가 후술하는 반사 전극(19)측에 확산하고, 반사율이 떨어지는 것에 의한 발광 효율의 저하를 방지하는 기능을 하고 있다.
반사 전극(19)은, 예를 들어 Ag계의 금속(Ni와 Ag의 합금), Al, Rh 등으로 구성된다. 질화물 발광 소자(1)는, LED층(30)의 발광층(33)으로부터 방사된 광을, 도 1의 지면 상측 방향(n층(35)측)에 취출하는 것을 상정하고 있으며, 반사 전극(19)은, 발광층(33)으로부터 하향으로 방사된 광을 상향으로 반사시킴으로써 발광 효율을 높이는 기능을 하고 있다.
또한, 도전층(20)은, 일부에 있어서 LED층(30), 보다 상세하게는 p층(31)과 접촉하고 있으며, 지지 기판(11)과 급전 단자(42)의 사이에 전압이 인가되면, 지지 기판(11), 도전층(20), LED층(30)을 개재하여 급전 단자(42)로 흐르는 전류 경로가 형성된다.
(절연층(21))
절연층(21)은, 예를 들어 SiO2, SiN, Zr2O3, AlN, Al2O3 등으로 구성된다. 이 절연층(21)은, 상면이 p층(31)의 바닥면과 접촉하고 있다. 또한, 이 절연층(21)은, 후술하는 바와 같이 소자 분리시에 있어서의 에칭 스토퍼층으로서의 기능을 가짐과 더불어, 지지 기판(11)의 기판면에 평행한 방향으로 전류를 확장하는 기능도 가진다.
(LED층(30))
상술한 바와 같이, LED층(30)은, p층(31), 발광층(33), 및 n층(35)이 아래부터 이 순서로 적층되어 형성된다.
p층(31)은, 예를 들어 AlyGa1 -yN(0＜y≤1)으로 구성되는 층(정공 공급층)과 GaN으로 구성되는 층(보호층)을 포함하는 다층 구조로 구성된다. 어느 층에도, Mg, Be, Zn, C 등의 p형 불순물이 도프되어 있다.
발광층(33)은, 예를 들어 InGaN으로 이루어지는 우물층과 AlGaN으로 이루어지는 장벽층이 반복되어 이루어지는 다중 양자 우물 구조를 가지는 반도체층으로 형성된다. 이들의 층은 언도프여도 p형 또는 n형에 도프되어 있어도 상관없다.
n층(35)은, 발광층(33)에 접촉하는 영역에 GaN으로 구성되는 층(보호층)을 포함하고, 그 상층에 AlxGa1 -xN(0＜x≤1)으로 구성되는 층(전자 공급층)을 포함하는 다층 구조이다. 적어도 보호층에는, Si, Ge, S, Se, Sn, Te 등의 n형 불순물이 도프되어 있고, 특히 Si가 도프되어 있는 것이 바람직하다. 또한, n층(35)을 AlxGa1 -xN(0＜x≤1)으로 구성되는 전자 공급층만으로 형성해도 상관없다.
또, AlxGa1 -xN(0＜x≤1)으로 구성되는 n층(35)은, 도프되어 있는 Si 농도보다 캐리어 농도가 높아지도록 구성되어 있다. 이러한 구성을 실현하는 방법에 대해서는 후술된다.
또한, 본 실시 형태에서는, 이 n층(35)을, 도프되어 있는 Si 농도가 1×1019/cm3 이상이 되도록 구성하고 있다. 실험에 의해 얻어진 사진에 의거하여 후술되는 바와 같이, 본 구성에 있어서는, n층(35)의 불순물 농도를 1×1019/cm3보다 큰 값으로 하더라도, 막 거침은 발생하지 않는다.
(급전 단자(42))
급전 단자(42)는 n층(35)의 상층에 형성되고, 예를 들어 Cr-Au로 구성된다. 이 급전 단자(42)는, 예를 들어 Au, Cu 등으로 구성되는 와이어가 연락되어 있으며(도시하지 않음), 이 와이어의 한쪽은, 질화물 발광 소자(1)가 배치되어 있는 기판의 급전 패턴 등에 접속된다(도시하지 않음).
또한, 도시하고 있지 않으나, LED층(30)의 측면 및 상면에 보호막으로서의 절연층을 형성해도 상관없다. 또한, 이 보호막으로서의 절연층은, 투광성을 가지는 재료(예를 들어 SiO2 등)로 구성하는 것이 바람직하다.
상술의 실시 형태에서는, p층(31)을 구성하는 일 재료를 AlyGa1 -yN(0＜y≤1)으로 기재하고, n층(35)을 구성하는 일 재료를 AlxGa1 -xN(0＜x≤1)으로 기재했는데, 이들은 동일한 재료여도 상관없다.
[막 거침의 유무의 검증]
다음에, 질화물 발광 소자(1)와 같이, n층(35)을 AlxGa1 -xN(0＜x≤1)으로 구성함으로써, 도프되는 Si 농도를 1×1019/cm3보다 크게 하더라도 막 거침이 발생하지 않은 것에 대해, 도 2a 및 도 2b의 실험 데이터를 참조하여 설명한다. 또한, 이하에서는, AlxGa1 -xN(0＜x≤1)을 AlxGa1 - xN으로 약기한다.
도 2a는, Si 농도를 7×1019/cm3로 했을 때의 AlxGa1 - xN의 층 표면의 사진이다. 또, 도 2b는, Si 농도를 1.5×1019/cm3로 했을 때의 GaN의 층 표면의 사진이다. 또한, 도 2a는, AFM(Atomic Force Microscopy：원자간력 현미경)으로 촬영된 것이며, 도 2b는, SEM(Scanning Electron Microscope：주사형 전자현미경)으로 촬영된 것이다.
도 2b에 도시하는 바와 같이, n층을 GaN으로 구성한 경우, Si 농도를 1.5×1019/cm3로 하면, 표면에 거침이 발생되어 있는 것을 안다. 또한, 불순물 농도를 1.3×1019/cm3, 2.0×1019/cm3로 하더라도 마찬가지로 표면의 거침을 확인할 수 있었다. 이것으로부터, GaN에 있어서는, 비특허 문헌 1에 기재와 같이, 1×1019/cm3보다 크게 하면 층 표면에 거침이 발생해 버리는 것을 안다.
이에 비해, 도 2a에 의하면, n층을 AlxGa1 - xN으로 구성하면, Si 농도를 7×1019/cm3로 하더라도 단계형상의 표면(원자 단계)이 확인되어 있고, 층 표면에 거침이 발생되어 있지 않은 것을 안다. 또한, Si 농도를 2×1020/cm3로 하더라도, 도 2a와 같은 사진이 얻어졌다. 또, 구성 재료로서, Al과 Ga의 성분 비율을 변화시키더라도(AlxGa1 - xN), 마찬가지로 층 표면에 거침이 발생되지 않은 것이 확인되었다.
한편, n층을 GaN으로 구성하고, Si 농도를 0.5×1019/cm3, 즉 Si 농도를 1×1019/cm3 이하로 한 경우에서도, 도 2a와 같은 사진이 얻어졌다.
이상에 의하면, n층을 AlxGa1 - xN으로 구성함으로써, Si 농도를 1×1019/cm3보다 크게 하더라도, 막 거침의 문제가 발생되지 않은 것을 안다.
[Si 농도와 캐리어 농도의 관계의 검증]
다음에, 후술하는 방법에 의해 n층(35)을 실현함으로써, n층(35) 내에 도프되어 있는 Si 농도보다 캐리어 농도를 높일 수 있는 점에 대해, 데이터를 참조하여 설명한다.
도 3은, Si 농도와 캐리어 농도의 관계의 검증을 행하기 위해 이용한 소자의 예이다. 도 3에 도시하는 소자(2A)는, n층(35)을 AlxGa1 - xN으로 구성하는 경우에 있어서, 상기 AlxGa1 - xN의 성장 조건을 변화시켰을 때의 n층(35)의 Si 농도와 캐리어 농도의 관계를 검증하기 위한 소자이다. 이로 인해, 질화물 발광 소자(1)와는 달리, 검증에 필요한 범위에서 소자를 구성했다.
도 3에 도시하는 검증용 소자(2A)는, 사파이어 기판(61)의 상층에 언도프층(36)을 개재하여, AlxGa1 - xN으로 구성되는 n층(35)을 형성한 것이다.
AlxGa1 - xN으로 구성되는 n층(35)을 형성할 때에는, 언도프층(36)의 상면에 AlxGa1-xN을 결정 성장시킬 필요가 있다. 결정 성장은, 일반적으로 MOCVD(Metal Organic Chemical Vapor Deposition：유기 금속 화학 기상 증착) 장치 등의 장치 내에, 소정의 온도, 소정의 압력의 조건하에서, 소정의 원료 가스를 공급함으로써 행해진다.
AlxGa1 - xN을 결정 성장시키는 경우에는, TMG(트리메틸갈륨), TMA(트리메틸알루미늄), 암모니아를 포함하는 혼합 가스가 원료 가스로서 이용된다. 또한, Si 도프를 하는 경우에는, TES(테트라에틸실란)도 함께 공급된다. 여기서, III족 원소를 포함하는 화합물인 TMG, TMA의 유량에 대한, V족 원소를 포함하는 화합물인 암모니아의 유량의 비인 V/III비를 각각 상이하게 하여 n층(35)을 형성시킨 검증용 소자(2A)를 복수 제작했다. 그때, TES의 유량을 상이하게 함으로써, 상이한 Si 도프 농도를 나타내는 n층(35)을 가지는 검증용 소자(2A)를 제작했다.
도 4는, V/III비를 변화시켜 검증용 소자를 제작했을 때의, V/III비와 검증용 소자(2A)의 n층(35)의 Si 농도 및 캐리어 농도의 관계를 그래프에 나타낸 것이다. 또한, n층(35)의 Si 농도는 SIMS(Secondary Ion Mass Spectrometry：이차 이온 질량 분석법)에 의해 계측하고, 캐리어 농도는 홀 측정 장치에 의해 계측했다.
(실시예 1)
n층(35)의 성장 조건으로서, Si 도프 농도를 4×1019/cm3로 하고, V/III비를 2000, 4000, 8000, 10000, 12000으로 한 5종류의 검증용 소자(2A)를 형성했다.
(실시예 2)
n층(35)의 성장 조건으로서, Si 도프 농도를 1×1019/cm3로 하고, V/III비를 2000, 4000, 8000, 10000, 12000으로 한 5종류의 검증용 소자(2A)를 형성했다.
n층(35)의 Si 도프 농도를 4×1019/cm3로 한 실시예 1에 의하면, V/III비를 2000으로 하여 n층(35)을 성장시킨 경우, n층(35)의 Si 농도와 캐리어 농도는 거의 같다. 그리고, V/III비가 4000일 때는, 캐리어 농도가 8×1019/cm3로, Si 농도의 배의 캐리어 농도의 값이 실현되고 있다. V/III비가 8000일 때는, 캐리어 농도가 7×1019/cm3를 나타내고, V/III비가 4000일 때보다는 캐리어 농도의 값은 낮기는 하지만, Si 농도의 배 가까운 캐리어 농도의 값이 실현되고 있다. V/III비가 10000일 때는, 캐리어 농도가 5×1019/cm3를 나타내고, V/III비가 8000일 때보다 캐리어 농도는 저하하고 있지만, 여전히 Si 농도보다는 높은 값을 나타내고 있다. 한편, V/III비가 12000일 때는, 캐리어 농도가 3×1019/cm3를 나타내며, Si 농도의 값을 밑돌고 있다.
n층(35)의 Si 도프 농도를 1×1019/cm3로 한 실시예 2에 있어서도, 캐리어 농도의 값의 경향은, 실시예 1과 같다. 즉, V/III비를 2000으로 하여 n층(35)을 성장시킨 경우, n층(35)의 Si 농도와 캐리어 농도는 거의 같다. V/III비가 4000일 때는, 캐리어 농도가 4×1019/cm3를 나타내고 있으며, Si 농도에 비해 매우 높은 캐리어 농도의 값이 실현되고 있다. V/III비가 8000, 10000인 경우는, V/III비가 4000일 때에 비하면 캐리어 농도의 값은 낮지만, 여전히 Si 농도보다 높은 캐리어 농도가 실현되고 있다. 한편, V/III비가 12000일 때는, 캐리어 농도가 Si 농도의 값을 밑돌고 있다.
도 4에 도시하는 결과에 의하면, Si 농도의 값에 관계없이, n층(35)을 성장시킬 때의 성장 조건으로서, V/III비를 2000보다 높고 10000 이하로 한 경우에는, n층(35)에는, Si 농도보다 높은 캐리어 농도가 형성되는 것을 안다. 특히, V/III비를 4000으로 한 경우에는, n층(35)에는, Si 농도보다 매우 높은 캐리어 농도가 형성된다. 이에 의해, Si를 매우 고농도로 도프하지 않더라도, V/III비를 2000보다 높고 10000 이하로 하여 n층(35)을 성장시킴으로써, 높은 캐리어 농도가 실현되어, n층(35)이 저저항화되는 것을 안다.
또한, V/III비를 12000과 같이, 매우 높은 값으로 한 경우에는, n층(35)에 형성되는 캐리어 농도는, 도프된 Si 농도를 밑돌고 있다. 이는, n층(35)의 성장 과정은, 에칭과 성장의 밸런스에 의해 성장하는데, V/III비를 너무나 높게 한 결과, 에칭이 강해져, 결정 결함이 발생함으로써 캐리어가 불활성화한 것이라고 추찰된다. 또한, 이 현상의 발생은, 도 8에 도시하는 n층(35)의 단면 사진을 참조하여 후술된다.
[I-V특성, 발광 특성의 검증]
다음에, V/III비를 2000보다 높고 10000 이하로 하여 n층(35)을 성장시켜 소자를 형성함으로써, 낮은 동작 전압으로 발광에 필요한 전류를 소자에 흐르게 할 수 있는 점에 대해, 실시예를 참조하여 설명한다.
도 5는, I-V특성 및 발광 특성을 검증하기 위한 검증용 소자의 예이다. 도 5에 도시하는 검증용 소자(2B)는, 도 3에 도시하는 검증용 소자(2A)의 n층(35)의 상면에, 또한 발광층(33), p층(31) 및 p＋층(41)을 형성하고, p＋층(41)의 상면에 급전 단자(42)를 2개소 형성하고 있다. p＋층(41)은, p층(31)과 급전 단자(42)의 컨택트 저항을 저감시키기 위해 형성된 것이며, 여기에서는 고농도 도프의 p-GaN으로 구성했다.
그리고, n층(35)의 성장 조건으로서, Si 도프 농도를 4×1019/cm3로 하고, V/III비를 2000, 4000, 8000, 10000, 12000으로 한 5종류의 검증용 소자(2B)를 형성했다.
도 6은, n층(35)의 형성시의 V/III비를 상이하게 한 각 검증용 소자(2B)에 대해 전류를 인가했을 때의, 전류-발광 출력의 관계를 나타내는 그래프이다.
또, 도 7은, n층(35) 형성시의 V/III비를 상이하게 한 각 검증용 소자(2B)에 대해 전압을 인가했을 때의 I-V특성을 나타내는 그래프이며, 각 검증용 소자(2B)에 대해, 급전 단자(42)에 전압(V)을 인가했을 때에 흐르는 전류(I)의 관계를 그래프화한 것이다.
도 6에 의하면, V/III비를 4000, 8000, 10000으로 하여 n층(35)을 형성한 검증용 소자(2B)는, V/III비를 2000, 12000으로 하여 n층(35)을 형성한 검증용 소자(2B)에 비해, 동일한 전류가 흐르고 있을 때의 발광 출력이 높은 것을 안다. 또, 도 7에 의하면, V/III비를 4000, 8000, 10000으로 하여 n층(35)을 형성한 검증용 소자(2B)는, V/III비를 2000, 12000으로 하여 n층(35)을 형성한 검증용 소자(2B)에 비해, 동일한 전류를 흐르게 하는데 필요한 전압이 낮게 억제되어 있는 것을 안다.
도 6 및 도 7의 결과로부터도, V/III비를 2000보다 높고 10000 이하로 하여 n층(35)을 성장시킴으로써, n층(35)이 저저항화할 수 있는 것을 안다. 즉, V/III비를 2000보다 높고 10000 이하로 하여 형성한 n층(35)을 포함하는 질화물 발광 소자(1)를 형성함으로써, 낮은 구동 전압으로 필요한 전류량을 흐르게 할 수 있고, 또 동일한 전류량을 공급했을 때의 발광량을 향상시킬 수 있다. 즉, n층(35)으로의 Si 도프 농도를 현저하게 높이는 일 없이, 발광 효율을 향상시킬 수 있다.
[V/III비의 상한값의 검증]
도 4를 참조하여 상술한 바와 같이, V/III비를 12000과 같이 매우 높은 값으로 한 경우에는, n층(35)에 형성되는 캐리어 농도는, 도프한 Si 농도를 밑돌고 있다. 이것은, n층(35)에 결정 결함이 발생한 것이라고 추찰된다. 이 점에 대해, 도 8에 도시하는 n층(35)의 단면 TEM(Transmission Electron Microscope：투과형 전자현미경) 사진을 참조하여 설명한다.
도 8은, 도 3에 도시하는 검증용 소자(2A)를, V/III비를 2000, 4000, 8000, 10000, 12000으로 하여 n층(35)을 성장시킨 5종류의 검증용 소자(2A)(도 3 참조)에 있어서의, n층(35)의 단면 TEM 사진이다. 도 8에 의하면, V/III비를 12000으로 한 경우에는, 언도프층(36)으로부터 n층(35)에 걸쳐 형성된 관통 전위(51)의 주위에 결정 결함(52)이 발생되어 있는 것이 확인된다. 한편, V/III비를 2000, 4000, 8000, 10000으로 한 경우에는, 이러한 결정 결함(52)은 확인되어 있지 않다.
V/III비를 12000으로 한 경우에는, n층(35) 내에 이 결정 결함(52)이 형성됨으로써, 도프된 Si의 불활성화가 일어나고, 이에 의해 n층(35)이 고저항화 됨과 더불어, 이 결정 결함(52)에 의한 비발광 재결합 중심이 증가함으로써 발광 효율이 저하한 것이라고 생각된다.
이 도 8의 TEM 사진과, 도 4의 그래프에 의해, n층(35)의 형성시의 V/III비는 너무 높게 하면 결정 결함(52)의 발생에 기인한 Si의 불활성화에 의해, 도프된 Si 농도보다 캐리어 농도가 밑도는 것을 안다. 따라서, n층(35)의 형성시의 V/III비는, 결정 결함(52)이 발생하지 않는 값을 그 상한으로 하는 것이 바람직하다. 도 4 및 도 8에 의하면, 적어도 n층(35)의 형성시의 V/III비가 10000인 경우에는, 결정 결함(52)의 발생이 확인되지 않고, Si 농도보다 높은 캐리어 농도를 나타내는 n층(35)이 형성되어 있다. 따라서, n층(35)의 형성시의 V/III비는 10000 이하로 하는 것이 바람직하다.
또, 도 4에 의하면, n층(35)의 형성시의 V/III비를 2000으로 한 경우에는, Si 농도와 캐리어 농도가 거의 동등하고, V/III비를 4000, 8000, 10000으로 한 경우에는, Si 농도보다 높은 캐리어 농도를 나타내는 n층(35)이 형성되어 있다. 이에 의해, 적어도 n층(35)의 형성시의 V/III비를 2000보다 높고, 10000 이하로 함으로써, Si 농도보다 높은 캐리어 농도를 나타내는 n층(35)을 형성할 수 있는 것을 안다.
[제조 방법]
다음에, 질화물 발광 소자(1)의 제조 방법의 일례에 대해 설명한다. 또한, 하기 제조 방법에서 설명하는 제조 조건이나 막두께 등의 치수는, 어디까지나 일례이며, 이들 수치에 한정되는 것은 아니다.
(단계 S1)
사파이어 기판상에 LED 에피층을 형성한다. 이 공정은, 예를 들어 이하의 순서에 의해 행해진다.
<사파이어 기판의 준비>
우선, c면 사파이어 기판의 클리닝을 행한다. 이 클리닝은, 보다 구체적으로는, 예를 들어 MOCVD 장치의 처리로 내에 c면 사파이어 기판을 배치하고, 처리로 내에 유량이 10slm인 수소 가스를 흐르게 하면서, 노내 온도를 예를 들어 1150℃로 승온시킴으로써 행해진다.
<언도프층의 형성>
다음에, c면 사파이어 기판의 표면에, GaN으로 이루어지는 저온 버퍼층을 형성하고, 또한 그 상층에 GaN으로 이루어지는 기초층을 형성한다. 이들 저온 버퍼층 및 기초층이 언도프층에 대응한다.
언도프층의 보다 구체적인 형성 방법은 예를 들어 이하와 같다. 우선, MOCVD 장치의 노내 압력을 100kPa, 노내 온도를 480℃로 한다. 그리고, 처리로 내에 캐리어 가스로서 유량이 각각 5slm인 질소 가스 및 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 50μmol/min인 TMG 및 유량이 250000μmol/min인 암모니아를 처리로 내에 68초간 공급한다. 이에 의해, c면 사파이어 기판의 표면에, 두께가 20nm의 GaN으로 이루어지는 저온 버퍼층을 형성한다.
다음에, MOCVD 장치의 노내 온도를 1150℃로 승온시킨다. 그리고, 처리로 내에 캐리어 가스로서 유량이 20slm인 질소 가스 및 유량이 15slm인 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 100μmol/min인 TMG 및 유량이 250000μmol/min인 암모니아를 처리로 내에 30분간 공급한다. 이에 의해, 저온 버퍼층의 표면에, 두께가 1.7μm의 GaN으로 이루어지는 기초층을 형성한다.
<n층(35)의 형성>
다음에, 언도프층의 상층에 AlxGa1 -xN(0＜x≤1)의 조성으로 이루어지는 n층(35)을 형성한다. 또한, 필요에 따라 그 상층에 n형 GaN으로 이루어지는 보호층을 형성해도 상관없다.
n층(35)의 보다 구체적인 형성 방법은 예를 들어 이하와 같다. 우선, MOCVD 장치의 노내 압력을 30kPa로 한다. 그리고, 처리로 내에 캐리어 가스로서 유량이 20slm인 질소 가스 및 유량이 15slm인 수소 가스를 흐르게 하면서, 원료 가스로서, TMG, TMA 및 암모니아를, III족 원소를 포함하는 화합물인 TMG, TMA의 유량에 대한, V족 원소를 포함하는 화합물인 암모니아의 유량의 비인 V/III비가 2000보다 높고 10000 이하가 되는 조건하에서 처리로 내에 공급하고, n층(35)에 도프하는 Si 농도에 따른 유량의 TES를 처리로 내에 공급한다.
예를 들어, TMG의 유량을 50μmol/min, TMA의 유량을 3μmol/min, 암모니아의 유량을 220000μmol/min, TES의 유량을 0.045μmol/min으로 하여 처리로 내에 30분간 공급함으로써, Al0 .06Ga0 .94N의 조성을 가지고, V/III비가 4000, 도프되는 Si 농도가 4×1019/cm3, 두께가 500nm인 고농도 전자 공급층을 언도프층의 상층에 형성한다.
상술한 바와 같이, III족 원소를 포함하는 화합물인 TMG, TMA의 유량에 대한, V족 원소를 포함하는 화합물인 암모니아의 유량비인 V/III비를, 2000보다 높고 10000 이하로 하여 n층(35)을 성장시킨다. 이에 의해, 도프되는 Si 농도보다 고농도의 캐리어를 가진 n층(35)이 형성된다.
GaN으로 이루어지는 보호층을 형성하는 경우에는, 그 후, TMA의 공급을 정지함과 더불어, 그 이외의 원료 가스를 6초간 공급함으로써, 전자 공급층의 상층에 두께가 5nm인 n형 GaN으로 이루어지는 보호층을 형성한다.
<발광층(33)의 형성>
다음에, n층(35)의 상층에 InGaN으로 구성되는 우물층 및 AlGaN으로 구성되는 장벽층이 주기적으로 반복되는 다중 양자 우물 구조를 가지는 발광층(33)을 형성한다.
발광층(33)의 보다 구체적인 형성 방법은 예를 들어 이하와 같다. 우선, MOCVD 장치의 노내 압력을 100kPa, 노내 온도를 830℃로 한다. 그리고, 처리로 내에 캐리어 가스로서 유량이 15slm인 질소 가스 및 유량이 1slm인 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 10μmol/min인 TMG, 유량이 12μmol/min인 TMI(트리메틸인듐) 및 유량이 300000μmol/min인 암모니아를 처리로 내에 48초간 공급하는 단계를 행한다. 그 후, 유량이 10μmol/min인 TMG, 유량이 1.6μmol/min인 TMA, 0.002μmol/min인 TES 및 유량이 300000μmol/min인 암모니아를 처리로 내에 120초간 공급하는 단계를 행한다. 이하, 이들 2개의 단계를 반복함으로써, 두께가 2nm인 InGaN으로 이루어지는 우물층 및 두께가 7nm인 AlGaN으로 이루어지는 장벽층에 의한 15주기의 다중 양자 우물 구조를 가지는 발광층(33)이, n층(35)의 표면에 형성된다.
<p층(31)의 형성>
다음에, 발광층(33)의 상층에, AlyGa1 -yN(0＜y≤1)으로 구성되는 층(정공 공급층)을 형성하고, 또한 그 상층에 GaN으로 구성되는 층(보호층)을 형성한다. 이들 정공 공급층 및 보호층이 p층(31)에 대응한다.
p층(31)의 보다 구체적인 형성 방법은 예를 들어 이하와 같다. 우선, MOCVD 장치의 노내 압력을 100kPa로 유지하고, 처리로 내에 캐리어 가스로서 유량이 15slm인 질소 가스 및 유량이 25slm인 수소 가스를 흐르게 하면서, 노내 온도를 1050℃로 승온시킨다. 그 후, 원료 가스로서, 유량이 35μmol/min인 TMG, 유량이 20μmol/min인 TMA, 유량이 250000μmol/min인 암모니아 및 유량이 0.1μmol/min인 비스시클로펜타디에닐을 처리로 내에 60초간 공급한다. 이에 의해, 발광층(33)의 표면에, 두께가 20nm인 Al0 .3Ga0 .7N의 조성을 가지는 정공 공급층을 형성한다. 그 후, TMA의 유량을 9μmol/min으로 변경하여 원료 가스를 360초간 공급함으로써, 두께가 120nm인 Al0 .13Ga0 .87N의 조성을 가지는 정공 공급층을 형성한다.
또한 그 후, TMA의 공급을 정지함과 더불어, 비스시클로펜타디에닐의 유량을 0.2μmol/min으로 변경하여 원료 가스를 20초간 공급함으로써, 두께가 5nm인 p형 GaN으로 이루어지는 컨택트층을 형성한다.
또한, p형 불순물로서는, 마그네슘(Mg), 베릴륨(Be), 아연(Zn), 카본(C) 등을 이용할 수 있다.
이와 같이 하여 사파이어 기판상에, 언도프층, n층(35), 발광층(33) 및 p층(31)으로 이루어지는 LED 에피층이 형성된다.
(단계 S2)
다음에, 단계 S1에서 얻어진 웨이퍼에 대해 활성화 처리를 행한다. 보다 구체적으로는, RTA(Rapid Thermal Anneal：급속 가열) 장치를 이용하여, 질소 분위기 하중 650℃에서 15분간의 활성화 처리를 행한다.
(단계 S3)
다음에, p층(31)의 상층의 소정 개소에 절연층(21)을 형성한다. 보다 구체적으로는, 후의 공정에서 급전 단자(42)를 형성하는 영역의 하방에 위치하는 개소에 절연층(21)을 형성하는 것이 바람직하다. 절연층(21)으로서는, 예를 들어 SiO2를 막두께 200nm 정도 성막한다. 또한 성막하는 재료는 절연성 재료이면 되고, 예를 들어 SiN, Al2O3여도 된다.
(단계 S4)
p층(31) 및 절연층(21)의 상면을 덮도록, 도전층(20)을 형성한다. 여기에서는, 반사 전극(19), 보호층(17), 및 핸더층(15)을 포함하는 다층 구조의 도전층(20)을 형성한다.
도전층(20)의 보다 구체적인 형성 방법은 예를 들어 이하와 같다. 우선, 스퍼터 장치로 p층(31) 및 절연층(21)의 상면을 덮도록, 막두께 0.7nm인 Ni 및 막두께 120nm인 Ag를 전면에 성막하여, 반사 전극(19)을 형성한다. 다음에, RTA 장치를 이용하여 드라이 에어 분위기 중에서 400℃, 2분간의 컨택트 어닐링을 행한다.
다음에, 전자선 증착 장치(EB 장치)로 반사 전극(19)의 상면(Ag 표면)에, 막두께 100nm인 Ti와 막두께 200nm인 Pt를 3주기 성막함으로써, 보호층(17)을 형성한다. 또한 그 후, 보호층(17)의 상면(Pt 표면)에, 막두께 10nm의 Ti를 증착시킨 후, Au80%Sn20%로 구성되는 Au-Sn핸더를 막두께 3μm 증착시킴으로써, 핸더층(15)을 형성한다.
또한, 이 핸더층(15)의 형성 단계에 있어서, 사파이어 기판과는 별도로 준비된 지지 기판(11)의 상면에도 핸더층을 형성하는 것이어도 상관없다. 이 핸더층은, 핸더층(15)과 동일한 재료로 구성되는 되는 것이어도 된다. 또한, 이 지지 기판(11)으로서는, 구조의 항에서 상술한 바와 같이, 예를 들어 CuW가 이용된다.
(단계 S5)
다음에, 사파이어 기판과 지지 기판(11)을 접합한다. 보다 구체적으로는, 280℃의 온도, 0.2MPa의 압력하에서, 핸더층(15)과 지지 기판(11)을 접합한다.
(단계 S6)
다음에, 사파이어 기판을 박리한다. 보다 구체적으로는, 사파이어 기판을 위로, 지지 기판(11)을 아래로 향한 상태에서, 사파이어 기판측으로부터 KrF 엑시머 레이저를 조사하여, 사파이어 기판과 LED 에피층의 계면을 분해시킴으로써 사파이어 기판의 박리를 행한다. 사파이어는 레이저가 통과하는 한편, 그 하층의 GaN(언도프층)은 레이저를 흡수하기 때문에, 이 계면이 고온화하여 GaN이 분해된다. 이에 의해 사파이어 기판이 박리된다.
그 후, 웨이퍼상에 잔존하고 있는 GaN(언도프층)을, 염산 등을 이용한 웨트 에칭, ICP 장치를 이용한 드라이 에칭에 의해 제거하여, n층(35)을 노출시킨다.
(단계 S7)
다음에, 인접하는 소자들을 분리한다. 구체적으로는, 인접 소자와의 경계 영역에 대해, ICP 장치를 이용하여 절연층(21)의 상면이 노출될 때까지 LED층(30)을 에칭한다. 이에 의해, 인접 영역의 LED층(30)들이 분리된다. 또한, 이때 절연층(21)은 에칭 스토퍼층으로서 기능한다.
또한, 이 에칭 공정에서는, 소자 측면을 수직이 아닌, 10° 이상의 테이퍼각을 가지는 경사면으로 하는 것이 바람직하다. 이와 같이 함으로써, 후의 공정에서 절연층을 형성할 때, LED층(30)의 측면에 절연층이 부착되기 쉬워져, 전류 리크를 방지할 수 있다.
또, 단계 S7 후, LED층(30)의 상면에 KOH 등의 알칼리 용액으로 요철면을 형성하는 것으로 해도 상관없다. 이에 의해, 광 취출 면적이 증대하여, 광 취출 효율을 향상시킬 수 있다.
(단계 S8)
다음에, n층(35)의 상면에 급전 단자(42)를 형성한다. 보다 구체적으로는, 막두께 10nm인 Ni와 막두께 10nm인 Au로 이루어지는 급전 단자(42)를 형성 후, 질소 분위기 중에서 250℃ 1분간의 소결을 행한다.
그 후의 공정으로서는, 노출되어 있는 소자 측면, 및 급전 단자(42) 이외의 소자 상면을 절연층으로 덮는다. 보다 구체적으로는, EB 장치로 SiO2막을 형성한다. 또한 SiN막을 형성해도 상관없다. 그리고, 각 소자들을 예를 들어 레이저 다이싱 장치에 의해 분리하고, 지지 기판(11)의 이면을 예를 들어 Ag 페이스트로 패키지와 접합하여 급전 단자(42)에 대해 와이어 본딩을 헹한다.
[다른 실시 형태]
이하, 다른 실시 형태에 대해 설명한다.
<1> 도 1에서는, 질화물 발광 소자(1)로서 이른바 종형 구조의 LED 소자를 상정하여 설명했는데, 도 9에 도시하는 바와 같이, 질화물 발광 소자(1)를 횡형 구조의 LED 소자로서 실현해도 상관없다.
도 9에 도시하는 질화물 발광 소자(1)는, 사파이어 기판(61)상에, 언도프층(36)을 가지고, 그 상층에, n층(35), 발광층(33), 및 p층(31)을 아래부터 이 순서로 적층하여 구성되어 있다. n층(35)의 상면이 일부 노출되어 있으며, n층(35)의 이 노출면의 상층과, p층(31)의 상면에 급전 단자(42)가 형성되어 있다.
이 구성에 있어서도, V/III비를 2000보다 높고 10000 이하로 하여 AlxGa1 - xN을 성장시킴으로써 n층(35)을 형성함으로써, 도프되어 있는 Si 농도보다 캐리어 농도가 높은 n층(35)이 실현되기 때문에, 소자 저항의 저감화가 도모되며, 상술한 종형의 질화물 발광 소자(1)와 같은 효과가 실현된다.
도 9에 도시하는 질화물 발광 소자(1)를 형성할 때에는, 상술한 단계 S1~S2후, p층(31)측으로부터 n층(35)의 일부 상면이 노출될 때까지 에칭을 행한다. 그 후, p층(31)의 상면 및 n층(35)의 일부 상면에, 단계 S8과 같은 처리를 행하여 급전 단자(42)를 형성한다.
또한, 도 9의 질화물 발광 소자(1)에 있어서, 사파이어 기판(61)의 이면측에, 반사 전극(19)을 형성해도 상관없다. 또, 급전 단자(42)의 상면을 제외한 LED층(30)의 상면 및 LED층(30)의 측면을 덮는 절연층을 형성해도 상관없다.
<2> 도 1에 도시한 구조, 및 상술한 제조 방법은, 바람직한 실시 형태의 일례이며, 이들 구성이나 프로세스 전체를 구비하지 않으면 안 된다고 하는 것은 아니다.
예를 들어 핸더층(15)은, 2개의 기판의 접합을 효율적으로 행할 수 있도록 형성된 것이며, 2개의 기판의 접합이 실현된다면 질화물 발광 소자(1)의 기능을 실현하는데 있어서 반드시 필요한 것은 아니다.
반사 전극(19)은, 발광층(33)으로부터 방사되는 광의 취출 효율을 더 향상시키는 의미에 있어서는 구비하는 것이 적절한데, 반드시 구비하지 않으면 안 되는 것은 아니다. 보호층(17) 등도 마찬가지이다.
또, 절연층(21)은, 단계 S7에 있어서의 소자 분리시의 에칭 스토퍼층으로서 기능시키기 위해 형성했는데, 반드시 구비하지 않으면 안 되는 것은 아니다. 단, 절연층(21)을, 지지 기판(11)의 기판면에 직교하는 방향에 있어서, 급전 단자(42)에 대향하는 위치에 형성함으로써, 전류를 지지 기판(11)의 기판면에 평행한 방향으로 확장하는 효과를 기대할 수 있다.
1：질화물 발광 소자
2A：검증용 소자
2B：검증용 소자
11：지지 기판
15：핸더층
17：보호층
19：반사 전극
20：도전층
21：절연층
30：LED층
31：p층
33：발광층
35：n층(AlxGa1-xN)
36：언도프층
41：p＋층
42：급전 단자
51：관통 전위
52：결정 결함
61：사파이어 기판

Claims (3)

  1. 지지 기판상에, n층과, p층과, 상기 n층과 상기 p층 사이에 끼인 위치에 형성된 발광층을 가지는 질화물 발광 소자로서,
    상기 n층은, 캐리어 농도가, 도프되어 있는 Si 농도보다 높은 AlxGa1-xN(0＜x≤1)으로 구성되어 있고,
    상기 n층은, 도프되어 있는 Si 농도가 1×1019/cm3 이상인 AlxGa1-xN(0＜x≤1)으로 구성되어 있는 것을 특징으로 하는 질화물 발광 소자.
  2. 삭제
  3. 청구항 1에 기재된 질화물 발광 소자의 제조 방법으로서,
    III족 원소를 포함하는 화합물의 유량에 대한 V족 원소를 포함하는 화합물의 유량의 비인 V/III비가 2000보다 크고 10000 이하인 원료 가스를 처리로 내에 공급하여 결정 성장시킴으로써 상기 n층을 형성하는 공정을 포함하는 것을 특징으로 하는 질화물 발광 소자의 제조 방법.
KR1020157016002A 2013-03-29 2014-03-24 질화물 발광 소자 및 그 제조 방법 KR101707358B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-073952 2013-03-29
JP2013073952A JP5839293B2 (ja) 2013-03-29 2013-03-29 窒化物発光素子及びその製造方法
PCT/JP2014/058042 WO2014157067A1 (ja) 2013-03-29 2014-03-24 窒化物発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20150085063A KR20150085063A (ko) 2015-07-22
KR101707358B1 true KR101707358B1 (ko) 2017-02-15

Family

ID=51624041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157016002A KR101707358B1 (ko) 2013-03-29 2014-03-24 질화물 발광 소자 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20160056327A1 (ko)
JP (1) JP5839293B2 (ko)
KR (1) KR101707358B1 (ko)
TW (1) TWI585993B (ko)
WO (1) WO2014157067A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643645B (zh) 2016-08-31 2023-02-28 国立研究开发法人科学技术振兴机构 化合物半导体及其制造方法以及氮化物半导体
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
KR102517883B1 (ko) 2017-06-01 2023-04-04 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445524B1 (ko) * 1992-11-20 2004-08-21 니치아 카가쿠 고교 가부시키가이샤 이중 헤테로 구조체를 구비한 발광 질화갈륨계 화합물 반도체장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3875298B2 (ja) * 1995-12-27 2007-01-31 シャープ株式会社 半導体発光素子及びその製造方法
JPH10163577A (ja) * 1996-12-04 1998-06-19 Toyoda Gosei Co Ltd ３族窒化物半導体レーザ素子
EP1014455B1 (en) * 1997-07-25 2006-07-12 Nichia Corporation Nitride semiconductor device
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
JP3772707B2 (ja) * 2001-08-10 2006-05-10 豊田合成株式会社 ３族窒化物化合物半導体発光素子の製造方法
JP2007258529A (ja) 2006-03-24 2007-10-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法及びランプ
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445524B1 (ko) * 1992-11-20 2004-08-21 니치아 카가쿠 고교 가부시키가이샤 이중 헤테로 구조체를 구비한 발광 질화갈륨계 화합물 반도체장치

Also Published As

Publication number Publication date
KR20150085063A (ko) 2015-07-22
TW201505201A (zh) 2015-02-01
WO2014157067A1 (ja) 2014-10-02
TWI585993B (zh) 2017-06-01
JP5839293B2 (ja) 2016-01-06
JP2014199850A (ja) 2014-10-23
US20160056327A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP4895587B2 (ja) 窒化物半導体発光素子
JP6701385B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
KR20140021715A (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
WO2014045883A1 (ja) Ｌｅｄ素子及びその製造方法
TWI260099B (en) Positive electrode structure and gallium nitride-based compound semiconductor light-emitting device
US20150188009A1 (en) Method of manufacturing semiconductor device
US20150228848A1 (en) Nitride semiconductor light-emitting element and method for producing same
JP5440674B1 (ja) Ｌｅｄ素子及びその製造方法
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR101707358B1 (ko) 질화물 발광 소자 및 그 제조 방법
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
US7713770B2 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
JP2014175512A (ja) 半導体発光装置
JP6103268B2 (ja) 窒化物発光素子及びその製造方法
JP6936358B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
TW201828493A (zh) 用於在紫外光照射下生長發光裝置的方法
JP6948494B2 (ja) 紫外線発光素子及び発光素子パッケージ
JP5880880B2 (ja) 窒化物発光素子
JP5725069B2 (ja) 窒化物半導体発光素子
KR102014172B1 (ko) 자외선 발광 소자 및 발광 소자 패키지
KR20130007031A (ko) 발광 소자 제조 방법
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子
JP2017157774A (ja) 半導体発光素子、及びその製造方法
JP2010192923A (ja) 発光ダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant