JP2017157774A - 半導体発光素子、及びその製造方法 - Google Patents

Abstract

【課題】発光層上のコンタクト層での光吸収を低減することができる半導体発光素子、及びその製造方法を提供する。【解決手段】半導体発光素子は、内部に転位を有する第１導電型の第１半導体層と、該第１半導体層上に設けられた発光層と、該発光層の上に設けられた第１導電型とは異なる第２導電型の第２半導体層と、を備える。第１半導体層は、転位に起因する角錐状の凹部を発光層に形成する凹部形成層を有する。第２半導体層は、発光層上及び凹部の内面上に設けられたクラッド層と、該クラッド層上に設けられたコンタクト層と、を有する。コンタクト層の発光層上での膜厚が６０［ｎｍ］未満である。【選択図】図１

Description

本発明は、半導体発光素子、及びその製造方法に関する。

ＩＩＩ族窒化物半導体を用いた半導体発光素子は、一般に、キャリアとしての電子を生成するためのｎ型ドーパントを含有するｎ型ＩＩＩ族窒化物半導体層と、キャリアとしての正孔を生成するためのｐ型ドーパントを含有するｐ型ＩＩＩ族窒化物半導体層との間に、ＩＩＩ族窒化物半導体を含む発光層を配置して形成されている。そして、この種の半導体発光素子では、複数の井戸層と複数の障壁層とを交互に積層してなる多重量子井戸構造にて、発光層を構成している。

また、半導体発光素子の製造において、たとえば、サファイアなどの異種材料の基板上にＧａＮ系の半導体層を成長させると、格子の不整合に起因する多数の貫通転位が生じる。この貫通転位に対応してＶ字状の凹部（所謂Ｖピット）が発光層まで直径を拡大しながら形成される。

本発明に関連する先行技術として、特許文献１は、ｎ型窒化物半導体層、ピット拡張層、発光層、正孔注入層、及びｐ型窒化物半導体層が順に積層された半導体発光素子を教示している。ｎ型窒化物半導体層にはｎ型ドーパント（Ｓｉなど）がドーピングされている。ピット拡張層は該ピット拡張層を始点とするＶ字状のピットを該ピット拡張層及び発光層に発生させる。発光層上及びピットの内面上には正孔注入層が設けられている。正孔注入層及びｐ型窒化物半導体層にはｐ型ドーパント（Ｍｇなど）がドーピングされている。

特開２０１５−１０９３８３号公報

しかしながら、発光層にて発生した光は発光層の上に設けられるｐ側コンタクト層で一部吸収されてしまうことが懸念されている。このような問題に対して、特許文献１は何ら言及していない。

本発明は、上記の状況を鑑みて、発光層上のコンタクト層での光吸収を低減することができる半導体発光素子、及びその製造方法を提供することを目的とする。

上記目的を達成するために本発明の一の態様による半導体発光素子は、内部に転位を有する第１導電型の第１半導体層と、該第１半導体層上に設けられた発光層と、該発光層の上に設けられた前記第１導電型とは異なる第２導電型の第２半導体層と、を備え、前記第１半導体層は、前記転位に起因する角錐状の凹部を前記発光層に形成する凹部形成層を有し、前記第２半導体層は、前記発光層上及び前記凹部の内面上に設けられたクラッド層と、該クラッド層上に設けられたコンタクト層と、を有し、前記コンタクト層の前記発光層上での膜厚が６０［ｎｍ］未満である構成とされる。

上記の半導体発光素子は、コンタクト層の発光層上での膜厚Ｘ［ｎｍ］がクラッド層の膜厚Ｙ［ｎｍ］に対して、Ｘ≦Ｙ＋１０を満たす構成であってもよい。

上記の半導体発光素子は、第２半導体層の上面は平坦であって、第２半導体層の下部の一部は凹部内に設けられる構成であってもよい。

上記の半導体発光素子は、クラッド層は、発光層上及び凹部の内面上に設けられた第１クラッド層と、該第１クラッド層上に設けられた第２クラッド層と、からなり、第１クラッド層での第２導電型の不純物濃度は第２クラッド層での第２導電型の不純物濃度よりも少ない構成であってもよい。

上記の半導体発光素子は、コンタクト層にドーピングされた第２導電型の不純物濃度は、１×１０¹⁹〜１×１０²⁰［ｃｍ^-3］であり、第２クラッド層にドーピングされた第２導電型の不純物濃度よりも大きい構成であってもよい。

また、上記目的を達成するために本発明の一の態様による半導体発光素子の製造方法は、内部に転位を有する第１導電型の第１半導体層上に発光層が設けられるステップと、前記第１導電型とは異なる第２導電型の第２半導体層が前記発光層の上に設けられるステップと、を備え、前記第１半導体層が設けられるステップは、前記転位に起因する角錐状の凹部を前記発光層に形成する凹部形成層が設けられるステップを含み、前記第２半導体層が設けられるステップは、前記発光層上及び前記凹部の内面上にクラッド層が設けられるステップと、該クラッド層上にコンタクト層が設けられるステップと、を含み、前記コンタクト層が設けられるステップにおいて、該コンタクト層の前記発光層上での膜厚が６０［ｎｍ］未満とされる構成とされる。

上記の半導体発光素子の製造方法において、クラッド層が設けられるステップは、発光層上及び凹部の内面上に第１クラッド層が設けられるステップと、該第１クラッド層上に第２クラッド層が設けられるステップと、を含み、第１クラッド層の成長温度は第２クラッド層の成長温度よりも高い構成であってもよい。

上記の半導体発光素子の製造方法において、第１クラッド層が設けられるステップにおいて、該第１クラッド層には第２導電型の不純物がドーピングされず、第２クラッド層が設けられるステップにおいて、該第２クラッド層には第２導電型の不純物がドーピングされる構成であってもよい。

本発明によると、ｐ側コンタクト層での光吸収を低減することができる半導体発光素子、及びその製造方法を提供することができる。

第１実施形態に係る半導体発光素子の断面構造例を示す縦断面図である。 半導体発光素子内のドーパント（Ｍｇ、Ａｌ、Ｉｎ）のの濃度分布の一例を示すＳＩＭＳデータである。 実施例１〜３及び比較例１〜２におけるｐ側クラッド層の成長条件及びｐ側コンタクト層の膜厚を示している。 実施例１及び実施例２におけるｎ側クラッド層のｎ型ドーパントの濃度分布を示すグラフである。 実施例１〜３および比較例１〜２の半導体発光素子におけるｐ側コンタクト層の膜厚と光出力との関係を示す散布図である。 実施例１〜３および比較例１〜２の半導体発光素子におけるｐ側コンタクト層の膜厚とＥＳＤ正規化不良率との関係を示す散布図である。 第２実施形態に係る半導体発光素子の断面構造例を示す縦断面図である。 半導体発光素子を備えた半導体発光装置の構成例を示す斜視図である。

以下、本発明の実施の形態について詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。すなわち、実施の形態の例に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に記載がない限り、本発明の範囲を限定する趣旨ではなく、単なる説明例に過ぎない。また、使用する図面は、本実施の形態を説明するための一例であり、実際の大きさを表すものではない。各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。また、本明細書において、「層上」等の「上」は、必ずしも上面に接触して形成される場合に限定されず、離間して上方に形成される場合や、層と層の間に介在層が存在する場合も包含する意味で使用する。

＜第１実施形態＞
図１は、第１実施形態に係る半導体発光素子１００の断面構造例を示す縦断面図である。半導体発光素子１００は、図１に示すように、基板１１０と、中間層１２０と、下地層１３０と、ｎ型半導体層１４０と、発光層２４０と、ｐ型半導体層３２０と、透明導電層４１０と、ｎ側電極５１０と、ｐ側電極６１０と、を備えている。半導体発光素子１００は、たとえばフェイスアップ型のＬＥＤ（Light emitting diode；発光ダイオード）であり、発光層２４０で発光された光をｐ側電極６１０側の上面から半導体発光素子１００の外部に出射する。なお、以下の説明では必要に応じて、中間層１２０、下地層１３０、ｎ型半導体層１４０、発光層２４０、及びｐ型半導体層３２０をまとめて積層半導体層と呼ぶことがある。

基板１１０上には中間層１２０が積層され、中間層１２０上には下地層１３０が積層されている。下地層１３０の上面の一部領域にはｎ型半導体層１４０が積層されているとともに、該下地層１３０の上面の他の一部領域にはｎ側電極５１０が設けられている。ｎ型半導体層１４０上には発光層２４０が積層され、発光層２４０上にはｐ型半導体層３２０が積層されている。ｐ型半導体層３２０上には透明導電層４１０が積層されている。透明導電層４１０上には、ｐ側電極６１０が該透明導電層４１０の上面に設けられている。

半導体発光素子１００のｐ側電極６１０及びｎ側電極５１０間に順方向電圧（ＶＦ）をかけると、順方向電流（ＩＦ）が半導体発光素子１００中に流れて、発光層２４０から目標波長の光（たとえば発光波長λ＝４００ｎｍ〜４６５ｎｍ程度の青色光）が出力される。なお、順方向電圧（ＶＦ）は、ｐ側電極６１０を高電位とし且つｎ側電極５１０を低電位とする電圧である。また、順方向電流（ＩＦ）は、ｐ側電極６１０から、透明導電層４１０、ｐ型半導体層３２０、発光層２４０、及びｎ型半導体層１４０を介してｎ側電極５１０に向かって流れる電流である。

次に、半導体発光素子１００の各構成要素について説明する。尚、以下の説明において、ＩＩＩ族窒化物半導体の一例としてのＡｌＧａＮ、ＧａＮ、ＩｎＧａＮに関し、各元素の組成比を省略した形で記述する場合がある。

［基板１１０］
基板１１０の材料は、特に限定しないが、たとえばサファイア（Ａｌ₂Ｏ₃）、ＳｉＣ、シリコン（Ｓｉ）、ＧａＮなどの材料を選択して用いることができる。本実施形態では、サファイアを用いて基板１１０を形成している。なお、（０００１）面（以下、Ｃ面と呼ぶ）を主面とする表面に凹凸加工が施されたサファイア基板を基板１１０として用いる場合は、図１のように、サファイアのＣ面上に中間層１２０（後述するＡｌＮバッファ層）を形成することが好ましい。

［中間層１２０］
中間層１２０は、たとえばＡｌ_xＧａ_1-xＮ（０≦ｘ≦１）を用いて形成でき、基板１１と下地層１３０との格子定数の違いを緩和する。特に、Ｃ面を主面とするサファイアを基板１１０に用いた場合、中間層１２０は基板１１０のＣ面上にｃ軸配向した下地層１３０の単結晶の形成を容易にする効果がある。中間層１２０は、多結晶であってもよいが、単結晶であればより好ましい。なお、中間層１２０は、良好な結晶性を得るために、たとえば有機金属気相成長法（ＭＯＣＶＤ法：Metal Organic Chemical Vapor Deposition）で形成される。或いは、より優れた結晶性を得るために、条件を最適化したスパッタ法で中間層１２０を形成してもよい。

［下地層１３０］
下地層１３０は、たとえばＡｌ_xＩｎ_yＧａ_zＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いて形成できる。或いは、より良好な結晶性を得るために、Ａｌ_xＧａ_1-xＮ（０≦ｘ＜１）を用いて形成されてもよい。下地層１３０の好ましい厚さは１００［ｎｍ］以上である。より好ましい厚さは５００［ｎｍ］以上であり、最も好ましい厚さは１０００［ｎｍ］以上である。

［ｎ型半導体層１４０］
電子をキャリアとするｎ型半導体層１４０は、本発明の第１導電型の第１半導体層の一例であり、ｎ側コンタクト層１４１と、Ｖピット形成層１４２と、ｎ側クラッド層１４３と、を含んで構成されている。ｎ側コンタクト層１４１は下地層１３０の上面の一部領域上に積層され、Ｖピット形成層１４２はｎ側コンタクト層１４１上に積層され、ｎ側クラッド層１４３はＶピット形成層１４２上に積層されている。なお、発光層２４０は該ｎ側クラッド層１４３上に積層されている。なお、図１の例示に限定されず、ｎ型半導体層１４０は下地層１３０をさらに含んでいてもよい。

ｎ側コンタクト層１４１は、たとえばＡｌ_xＧａ_1-xＮ（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）を用いて形成できる。また、ｎ側コンタクト層１４１には、ｎ型ドーパント（たとえばＳｉ、Ｇｅ、及びＳｎなどの不純物成分）がドープされていることが好ましい。ｎ型ドーパントの含有濃度は、たとえば１×１０¹⁷［ｃｍ^-3］〜１×１０²⁰［ｃｍ^-3］である。より好ましい濃度は２×１０¹⁸［ｃｍ^-3］〜５×１０¹⁹［ｃｍ^-3］であり、該含有濃度はｎ側電極５１との良好なオーミック接触を維持できる点で好ましい。ｎ側コンタクト層１４１の層厚は、好ましくは５００［ｎｍ］〜５０００［ｎｍ］であり、より好ましくは１０００［ｎｍ］〜４０００［ｎｍ］の範囲内で設定される。

Ｖピット形成層１４２は、ｎ側コンタクト層１４１及びｎ側クラッド層１４３に接しており、ｎ型半導体層１４０が内部に有する転位に起因する角錐状（図１ではＶ字状）の凹部２５０ｖを発光層２４０に形成する。以下では、Ｖ字状の凹部２５０ｖをＶピット２５０ｖと呼ぶ。ｎ型半導体層１４０の内部には、サファイアなどの異種材料の基板１１０上に積層した窒化ガリウム系半導体において両者間の格子不整に起因して発生する複数の貫通転位が発生している。Ｖピット形成層１４２は、該貫通転位の少なくとも一部に起因するＶピット２５０ｖを発光層２４０に形成する。このＶピット２５０ｖの始点はｎ型半導体層１４０内の貫通転位の少なくとも１つから延びており、該始点の平均的な位置は発光層２４０内又はｎ側クラッド層１４３内に存在している。なお、図１では、理解を容易にするために、１つのＶピット２５０Ｖのみを図示しているが、実際には複数のＶピット２５０Ｖが形成される。

Ｖピット形成層１４２はキャリアとしての電子を生成するためのｎ型ドーパントを含有するｎ型ＩＩＩ族窒化物半導体層であることが好ましい。その層厚はたとえば４０ｎｍである。Ｖピット形成層１４２でのｎ型ドーパントの含有濃度は、好ましくは１×１０¹⁸［ｃｍ^-3］以上であり、より好ましくは３×１０¹⁸［ｃｍ^-3］以上である。このように設定すれば、Ｖピット形成層１４２の膜質がｎ側コンタクト層１４１の膜質よりも低下するので、Ｖピット形成層１４２によるＶピット２５０ｖの発生効果が有効に発揮される。なお、Ｖピット形成層１４２はアンドープ層であってもよい。

ｎ側クラッド層１４３は、発光層２４０へのキャリア（ここでは電子）の注入とキャリアの閉じ込めを行なう。ｎ側クラッド層１４３の全体の膜厚は、好ましくは５［ｎｍ］〜５００［ｎｍ］であり、より好ましくは１５０［ｎｍ］〜２５０［ｎｍ］である。ｎ側クラッド層１４３のｎ型ドーパントの含有濃度は、好ましくは１．０×１０¹⁷［ｃｍ^-3］〜１．０×１０²⁰［ｃｍ^-3］であり、より好ましくは２．０×１０¹⁸［ｃｍ^-3］〜６．０×１０¹⁸［ｃｍ^-3］である。

ｎ側クラッド層１４３は、第１ｎ側クラッド層と第２ｎ側クラッド層とが交互に積層された多層構造を有している。第１ｎ側クラッド層は、たとえば、膜厚が２０［ｎｍ］以上且つ３０［ｎｍ］以下であって、組成がＩｎ_yＧａ_1-yＮ（０．０≦ｙ≦０．１）であることが好ましい。また、第２ｎ側クラッド層は、たとえば、膜厚が５［ｎｍ］以上且つ１５［ｎｍ］以下であって、組成がＩｎ_yＧａ_1-yＮ（０．０＜ｙ＜０．４）であることが好ましい。

［発光層２４０］
発光層２４０は、バンドギャップエネルギーの小さい井戸層２４１とバンドギャップエネルギーの大きい障壁層２４２を交互に積層した多重量子井戸構造を有している。井戸層２４１及び障壁層２４２のペア数（井戸層２４１及び障壁層２４２を１ペアとする）は３以上であればよく、好ましくは３〜５０であり、より好ましくは３から２０である。ペア数が過度に大きいと、通常、生産性が低下するので好ましくない。

多重量子井戸構造の井戸層２４１には、通常、Ｉｎ_yＧａ_1-yＮ（０．１＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が用いられる。井戸層２４１の膜厚は、量子効果が得られる程度であればよい。該膜厚は、たとえば１［ｎｍ］〜１０［ｎｍ］であり、発光出力の点で好ましくは２［ｎｍ］〜６［ｎｍ］である。また、障壁層２４２には、井戸層２４１よりバンドギャップエネルギーが大きいＧａＮまたはＡｌ_yＧａ_1-yＮ（０．０≦ｙ≦１．０）を用いることが好ましい。井戸層２４１及び障壁層２４２には、設計によりドーパント（不純物成分）をドーピングしてもしなくてもよい。多重量子井戸構造の更なる説明は後述する。

［ｐ型半導体層３２０］
正孔をキャリアとするｐ型半導体層３２０は、本発明の第２導電型の第２半導体層の一例であり、ｐ側クラッド層３１０と、ｐ側コンタクト層３２１と、を含んで構成されている。ｐ側クラッド層３１０は発光層２４０上及びＶピット２５０ｖの内面（傾斜面２５１）上に積層され、ｐ側コンタクト層３２１はｐ側クラッド層３１上に積層されている。なお、透明導電層４１はｐ側コンタクト層３２１上に積層される。

ｐ側クラッド層３１０は、発光層２４０へのキャリア（ここでは正孔）の注入とキャリアの閉じ込めを行なう。ｐ側クラッド層３１０は、好ましくはＡｌ_xＧａ_1-xＮ（０＜ｘ≦０．４）を用いて形成されている。ｐ側クラッド層３１０の膜厚は、好ましくは５［ｎｍ］〜１００［ｎｍ］であり、より好ましくは１０［ｎｍ］〜６０［ｎｍ］である。

このｐ側クラッド層３１０は、発光層２４０及びＶピット２５０ｖの傾斜面２５１上に積層される第１ｐ側クラッド層３１１と、該第１ｐ側クラッド層３１１上に積層される第２ｐ側クラッド層３１２と、を有している。なお、第２ｐ側クラッド層３１２上にはｐ側コンタクト層３２１が積層されている。

第１ｐ側クラッド層３１１には、ｐ型ドーパント（たとえばＭｇなどの不純物成分）の意図的なドーピングはされていない。こうすれば、ｐ型半導体層３２０におけるｎ型半導体層１４０及び発光層２４０に近い部分での結晶品質を向上させることができる。従って、Ｖピット２５０ｖの先端部分での電流リークの発生を抑制できる。これは半導体発光素子１００の光出力の向上及びリーク不良の低減に寄与する。なお、第２ｐ側クラッド層３１２の成長過程においてｐ型ドーパントが第１ｐ側クラッド層３１１に拡散する（後述の図２参照）。そのため、第１ｐ側クラッド層３１１は若干のｐ型ドーパントを含有しているが、その含有濃度は第２ｐ側クラッド層３１２よりも低い。

第２ｐ側クラッド層３１２には、ｐ型ドーパント（たとえばＭｇ）が意図的にドーピングされており、その含有濃度は、好ましくは１×１０¹⁹［ｃｍ^-3］〜１×１０²¹［ｃｍ^-3］であり、より好ましくは１×１０¹⁹［ｃｍ^-3］〜１×１０²⁰［ｃｍ^-3］である。

ｐ側コンタクト層３２１は、透明導電層４１０をｐ型半導体層３２０上に積層するために設けられており、発光層２４０へのキャリア（ここでは正孔）の注入層としても機能する。ｐ側コンタクト層３２１は、好ましくはＡｌ_xＧａ_1-xＮ（０≦ｘ≦０．４）を用いて形成され、ｐ型ドーパント（たとえばＭｇ）を含んでいる。ｐ側コンタクト層３２１のｐ型ドーパントの含有濃度は、好ましくは１×１０¹⁸［ｃｍ^-3］〜１×１０²¹［ｃｍ^-3］であり、より好ましくは１×１０¹⁹［ｃｍ^-3］〜１×１０²⁰［ｃｍ^-3］である。この濃度であれば、ｐ側コンタクト層３２１上に設けられる透明導電層４１０とのコンタクト抵抗を低減することができるので、半導体発光素子１００の動作電圧を低くすることができる。さらに、ｐ側コンタクト層３２１のｐ型ドーパントが発光層２４０に拡散することによって発生する発光層２４０の結晶劣化と半導体発光素子１００の光出力の低下とを抑制又は防止することができる。

ｐ側コンタクト層３２１の透明電極層４１０と接する上面は（特にＶピット２５０ｖ上においても）平坦となっている。また、Ｖピット２５０ｖ上において、ｐ側コンタクト層３２１の下部はＶピット２５０ｖ内に突出して設けられている。すなわち、ｐ側コンタクト層３２１は、ｐ側クラッド層３１０とともにＶピット２５０ｖ内に充填されてその上面を平坦することができる。こうすれば、ＥＳＤ不良のような欠陥に由来する不良を低減することができる。さらに、ｐ型半導体層３２０から発光層２４０にキャリアを効率良く注入して、半導体発光素子１００の光出力をさらに向上させることができる。

また、ｐ側コンタクト層３２１の発光層２４０上（すなわちＶピット２５０ｖ上以外）での膜厚は、好ましくは５［ｎｍ］〜２００［ｎｍ］であり、より好ましくは２０［ｎｍ］〜１００［ｎｍ］であり、さらに好ましくは６０［ｎｍ］未満である。特に、６０［ｎｍ］未満であれば、ｐ型ドーパントに起因するｐ側コンタクト層３１２での光吸収を効果的に低減することができる。

さらに、ｐ側コンタクト層３１２の発光層２４０上での膜厚Ｘ［ｎｍ］は、ｐ側クラッド層３１１の膜厚Ｙ［ｎｍ］に対して、Ｘ≦Ｙ＋１０を満たすことが好ましい。こうすれば、ｐ側コンタクト層３１２内のｐ型ドーパントに起因する光吸収をさらに低下させて、半導体発光素子１００の光出力をさらに向上させることができる。

［透明導電層４１０］
透明導電層４１０は、ｎ側電極５１０を形成するためにエッチング等の手段によって一部が除去された積層半導体層の上面のほぼ全面を覆うように形成されている。

透明導電層４１０は、Ｉｎを含む導電性の酸化物を用いて形成される。該酸化物としては、たとえば、ＩＴＯ（酸化インジウム錫；Ｉｎ₂Ｏ₃−ＳｎＯ₂）、ＩＺＯ（酸化インジウム亜鉛；Ｉｎ₂Ｏ₃−ＺｎＯ）、ＩＧＯ（酸化インジウムガリウム；Ｉｎ₂Ｏ₃−Ｇａ₂Ｏ₃）、ＩＣＯ（酸化インジウムセリウム；Ｉｎ₂Ｏ₃−ＣｅＯ₂）などが挙げられる。透明導電層４１０の膜厚は、特に制限されないが、たとえば１０［ｎｍ］〜５００［ｎｍ］の範囲内に設定される。

［ｎ側電極５１０及びｐ側電極６１０］
ｎ側電極５１０及びｐ側電極６１０は、複数種の金属層を積層して構成されている。本実施形態では、ｎ側電極５１０は、所謂ボンディングパッドを兼ねており、外部に露出する面に図示しないボンディングワイヤが接続されている。また、ｐ側電極６１０には、発光層２４０に対して均一に電流を供給するため、細線形状の延伸部が設けられている。該延伸部は、発光層２４０の大きさ及び形状に応じて、その長さ、太さ、及び本数などとその好適な形状とを設計できる。積層半導体層の上面の法線方向から見た平面視におけるｎ側電極５１０及びｐ側電極６１０の形状には、任意の形状（たとえば円形状、多角形状など）を選択できる。

［多重量子井戸構造］
多重量子井戸構造は７つの井戸層２４１と７つの障壁層２４２とを含んで構成されている。なお、以下の説明では、７つの井戸層２４１を順に第１〜第７井戸層２４１１〜２４１７と呼び、７つの障壁層２４２を順に第１〜第７障壁層２４２１〜２４２７と呼ぶ。但し、７つの井戸層２４１１〜２４１７を総称する場合にはこれらを単に井戸層２４１と呼び、７つの障壁層２４２１〜２４２７を総称する場合にはこれらを単に障壁層２４２と呼ぶ。

図１に示すように、ｎ側クラッド層１４３（より詳しくは第１ｎ側クラッド層）上には第１井戸層２４１１が積層され、第１井戸層２４１１上には第１障壁層２４２１が積層されている。第１障壁層２４２１上には第２井戸層２４１２が積層され、第２井戸層２４１２上には第２障壁層２４２２が積層されている。第２障壁層２４２２上には第３井戸層２４１３が積層され、第３井戸層２４１３上には第３障壁層２４２３が積層されている。第３障壁層２４２３上には第４井戸層２４１４が積層され、第４井戸層２４１４上には第４障壁層２４２４が積層されている。第４障壁層２４２４上には第５井戸層２４１５が積層され、第５井戸層２４１５上には第５障壁層２４２５が積層されている。第５障壁層２４２５上には第６井戸層２４１６が積層され、第６井戸層２４１６上には第６障壁層２４２６が積層されている。第６障壁層２４２６上には第７井戸層２４１７が積層され、第７井戸層２４１７上には第７障壁層２４２７が積層されている。

このように、発光層２４０の多重量子井戸構造では、１つの井戸層２４１が、１つの障壁層２４２及びｎ側クラッド層１４３、又は、２つの障壁層２４２によって挟み込まれている。また、多重量子井戸構造のｎ型半導体層１４０（ｎ側クラッド層１４３）と接する側には第１井戸層２４１１が位置し、ｐ型半導体層３２０（ｐ側クラッド層３１０）と接する側には第７障壁層２４２７が位置している。

［Ｖピット２５０ｖ］
発光層２４０には、図１に示すように、ｐ型半導体層３２０のｐ側クラッド層３１０側に開口した角錐状のＶピット２５０ｖが生じている。このＶピット２５０ｖは、斜面２５１を有し、たとえばｎ型半導体層１４の貫通転位に起因して形成される。ＧａＮ系半導体などは、サファイアなどの六方晶系の材料を用いた基板１１０上に成長させる場合、基板１１０のＣ面（０００１面）又は該Ｃ面から任意のオフ角を有する面上で成長する。このように、異種材料の基板１１０上にＧａＮ系半導体などのｎ型半導体層１４０を成長させると、ｎ型半導体層１４０には、格子不整に起因する多数の貫通転位が形成される。そして、ｎ型半導体層１４０上に積層した発光層２４０には、その下地のｎ型半導体層１４０に生じた貫通転位に起因して、Ｖピット２５０ｖが形成される。

発光層２４０にＶピット２５０ｖが形成された半導体発光素子では、Ｖピット２５０ｖの斜面２５１で複数の井戸層２４１の端部がｐ型半導体層３２０と直接に接触するため、その接触部の近傍部分（すなわちＶピット２５０ｖの斜面２５１の近傍部分）の電気抵抗が低下する。たとえば、図１に示す半導体素子１００において、ｎ側電極５１０を高電位とし且つｐ側電極６１０を低電位とする逆方向電圧（たとえばＶＲ＝１０００Ｖ）を印加した場合、Ｖピット２５０ｖにおいて発光層２４０の井戸層２４１からｐ側クラッド層３１０に逆方向電流（ＩＲ）が流れやすい。これは、井戸層２４１の端部が、ｐ側クラッド層３１０のうちのＶピット２５０ｖ内に埋め込まれた部分３２１ａに露出して直接に接するためと考えられる。発光層２４０では薄膜の井戸層２４１と障壁層２４２とを交互に積層させているので、Ｖピット２５０ｖの底、及びｎ側クラッド層１４３に近い井戸層２４１は埋め込まれにくく、上記の逆方向電流（ＩＲ）は、ｎ側クラッド層１４３に近い井戸層２４１から特に流れやすい傾向がある。

＜半導体発光素子１００の製造方法＞
次に、半導体発光素子１００の製造方法を説明する。多重量子井戸構造からなる発光層２４０を有する半導体発光素子１００の製造方法は第１〜第４の工程を含んでいる。

（第１の工程）
まず、サファイアなどからなる基板１１０上に、例えば、ＭＯＣＶＤ法により、中間層１２０及び下地層１３０が順に積層される。次いで、下地層１３０上に、ｎ型半導体層１４０（すなわちｎ側コンタクト層１４１、Ｖピット形成層１４２、及びｎ側クラッド層１４３）が積層される。なお、ｎ型半導体層１４０は、水素雰囲気で、基板１１０の温度を９００［℃］〜１２００［℃］の範囲内にして成長させることが好ましい。また、ｎ側コンタクト層１４１はトリメチルガリウム（ＴＭＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ₃）などの窒素原料とを用いて成長させる。ＭＯＣＶＤ法における圧力条件は、好ましくは１５［ｋＰａ］〜８０［ｋＰａ］であり、より好ましくは１５〜６０［ｋＰａ］である。キャリアガスには、窒素ガス、水素ガス、又は、水素ガス及び窒素ガスの混合ガスが使用される。

（第２の工程）
第２の工程では、有機金属気相成長法（ＭＯＣＶＤ法）によって発光層２４０がｎ型半導体層１４０上に積層される。この工程では、ＩｎＧａＮを含む井戸層２４１と障壁層２４２とが交互に積層した多重量子井戸構造からなる発光層２４０に、Ｖピット２５０ｖが形成される。

まず、井戸層２４２と障壁層２４１とを交互に繰返し積層して、ｎ型半導体層１４０上に発光層２４０を形成する。本実施形態では、前述した第１の工程において、基板１１０（たとえばサファイア基板）上にＧａＮ系半導体などのｎ型半導体層１４０を成長させることにより、格子不整に起因して多数の貫通転位が形成される。そして、ｎ型半導体層１４０上に積層する発光層２４０には、下地のｎ型半導体層１４０に生じた貫通転位に起因して、Ｖピット２５０ｖが形成される。

本実施形態では、井戸層２４２は、青色発光を呈する構成とするため、Ｉｎ_yＧａ_1-yＮ（０．１＜ｙ＜０．２５）なる組成のＩＩＩ族窒化物半導体を用いて形成される。なお、井戸層２４１及び障壁層２４２の組成及び膜厚は、発光波長が所定値となるように適宜設定することができる。また、発光層２４０の成長の際、キャリアガスとして窒素ガスを用いることができる。また、多重量子井戸構造の発光層２４０の場合、Ｉｎ_yＧａ_1-yＮを井戸層２４２とし、井戸層２４２よりバンドギャップエネルギーが大きいＧａＮを障壁層２４１とすることが好ましい。また、障壁層２４１及び井戸層２４２には、ドーパントをドーピングしても良いしドーピングしなくてもよい。

障壁層２４２を成長させる際にはトリエチルガリウム（ＴＥＧ）等のＩＩＩ族金属の有機金属原料を供給する。同時に、アンモニア（ＮＨ₃）及び窒素（Ｎ₂）などの原料ガスを供給する。Ｓｉ等をドーピングするため、ジシラン（Ｓｉ₂Ｈ₆）などの原料ガスを供給する場合もある。また、井戸層２４２を成長させる際には、原料として、トリエチルガリウム（ＴＥＧ）とトリメチルインジウム（ＴＭＩ）とを、アンモニア（ＮＨ₃）及び窒素（Ｎ₂）ガスとともに供給する。

（第３の工程）
次に、発光層２４０上にｐ側クラッド層３１０とｐ側コンタクト層３２１とを順に積層して、ｐ型半導体層３２０を形成する。すなわち、まず、成長温度を上げて、発光層２４０上及びＶピット２５０ｖの内面（傾斜面２５１）上に第１ｐ側クラッド層３１１をたとえば１０３０℃で成長させる。このとき、ｐ型ドーパントの原料となる有機金属ガスは供給しない。このように、その後、成長温度を下げて、ｐ型ドーパントの原料となるたとえばＣｐ₂Ｍｇ（ビスシクロペンタジエ二―ル・マグネシウム）などの有機金属ガスを供給しつつ、第２ｐ側クラッド層３１２をたとえば９３０℃で成長させる。なお、第２ｐ側クラッド層３１２が成長する際、ｐ型ドーパントを意図的にはドーピングしなかった第１ｐ側クラッド層３１１にも第２ｐ側クラッド層３１２からｐ型ドーパントが拡散する。そのため、第１ｐ側クラッド層３１１は実質的に第２ｐ側クラッド層３１２ｐ型よりも少ない濃度のｐ型ドーパントがドーピングされた状態となる。この後、上記の有機金属ガスを供給しつつ、ｐ側コンタクト層３２１をｐ側クラッド層３１０上に成長させる。

図２は、半導体発光素子１００内のドーパント（Ｍｇ、Ａｌ、Ｉｎ）の濃度分布の一例を示すＳＩＭＳ（Secondary Ion Mass Spectrometry）データである。図２に示すように、Ａｌを多く含む層（つまりｐ側クラッド層３２０）は２層に分かれており、発光層２４０側の層（つまり第１ｐ側クラッド層３１１）のＭｇ濃度が相対的に低く、ｐ側コンタクト層３２１側の層（つまり第２ｐ側クラッド層３１２）のＭｇ濃度は相対的に高くなっている。なお、第１ｐ側クラッド層３１１にＭｇが検出されている理由は、Ｍｇが第１ｐ側クラッド層３１２から拡散するためである。

このように、第１ｐ側クラッド層３１１の成長温度を第２クラッド層３１２の成長温度よりも高くすれば、第１クラッド層３１１の２次元成長を促進して、凹部２５０ｖ内を部分的或いは完全に第１クラッド層３１１で充填することができる。従って、第２クラッド層３１２上に設けるコンタクト層３２１の膜厚が薄くても、凹部２５０ｖ上におけるコンタクト層３２１の上面を完全に平坦化できる。さらに、第１ｐ側クラッド層３１１を比較的に高い温度で成長させて該第１ｐ側クラッド層３１１に意図的なｐ型ドーパントのドーピングを施さないことにより、ｐ型半導体層３２０におけるｎ型半導体層１４０及び発光層２４０に近い領域の結晶品質を向上させることができる。これにより、角錐状のＶピット２５０ｖの先端部分での電流リークの発生を抑制でき、半導体発光素子１００の光出力の向上、及びリーク不良の低減に寄与できる。

次に、積層半導体層のｐ型半導体層３２０の上の一部に透明絶縁層（不図示）を積層する。さらに、ｎ側電極５１０を形成するため、エッチングなどの手段を用いてｐ型半導体層３２０の一部を除去する。そして、残ったｐ型半導体層３２０の上面のほぼ全面を覆うように、透明導電層４１０を積層する。続いて、透明導電層４１０の上面に電極層を積層して、たとえばフォトリソグラフィーの手法を用いて所定の領域以外の部分を除去することにより、透明導電層４１０上にｐ側電極６１０を形成する。続いて、フォトリソグラフィーの手法によりパターニングを行って、所定の領域の積層半導体層の一部をエッチングすることにより、ｎ側コンタクト層１４１の一部を露出させ、半導体露出面１４１ａを形成する。次いで、その半導体露出面１４１ａ上にｎ側電極５１０を形成する。

（第４の工程）
第１〜第３の工程後、基板１１０のサファイアウエハをチップ状に分割することにより、半導体発光素子１００が製造される。

次に、実施例１〜３及び比較例１〜２を挙げて、本実施形態の半導体発光素子１００についてさらに詳細に説明する。但し、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。図３は、実施例１〜３及び比較例１〜２でのｐ側クラッド層３１０の成長条件及びｐ側コンタクト層３２１の膜厚を示している。図４は、実施例２及び実施例３におけるｎ側クラッド層１４３のｎ型ドーパントの濃度分布を示すグラフである。

（実施例１）
実施例１では、Ｃ面を主面とするサファイアからなる基板１１０上に、ＭＯＣＶＤ法により、ＡｌＮからなる中間層１２０、ＧａＮからなる下地層１３０を順に積層した。次いで、下地層１３０上にｎ側コンタクト層１４１、Ｖピット形成層１４２、及びｎ側クラッド層１４３を順に積層した。なお、ｎ側コンタクト層１４１は、Ｓｉをｎ型ドーパントとするｎ−ＧａＮで構成した。Ｖピット形成層１４２はｎ−ＧａＮで構成し、その層厚は４５［ｎｍ］とした。ｎ側クラッド層１４３は、層厚１２．５［ｎｍ］の ｎ−Ｉｎ_0.04Ｇａ_0.96Ｎと、層厚３０［ｎｍ］のｎ−ＧａＮを１周期とする計４周期からなる多層構造とした。

続いて、ｎ側クラッド層１４３上に、ＭＯＣＶＤ法により、ＩｎＧａＮからなる井戸層２４１とＧａＮからなる障壁層２４２とを交互に繰り返し積層し、７つの井戸層２４１と７つの障壁層２４２とを含む１４層で構成されている発光層２４０を積層した。

次に、ＭＯＣＶＤ法により、第７障壁層２４２７上に、膜厚４０［ｎｍ］のｐ−ＡｌＧａＮからなるｐ側クラッド層３１０を積層した。この際、第１ｐ側クラッド層３１１の膜厚は１０［ｎｍ］とし、Ｍｇをｐ型ドーパントとする第２ｐ側クラッド層３１２の膜厚は３０［ｎｍ］とした。そして、ｐ側クラッド層３１０上に、Ｍｇをｐ型ドーパントとする膜厚４０［ｎｍ］のｐ−ＧａＮからなるｐ側コンタクト層３２１を積層した。

（実施例２）
実施例２では、図４に示すように、ｎ側クラッド層１４３でのｎ型ドーパント（たとえばＳｉ）の含有濃度を一定（たとえば４．０×１０¹⁸［ｃｍ^-3］）とした。図４は、実施例１及び実施例２におけるｎ側クラッド層１４３のｎ型ドーパント濃度を示すグラフである。その他の条件は実施例１と同様とした。なお、図４において、ＬＳｉ１は実施例１の半導体発光素子１００内でのＳｉ（ｎ型ドーパント）の分布を示し、ＬＳｉ２は実施例２の半導体発光素子１００内でのＳｉの分布を示している。また、ＬＩｎ１は実施例１の半導体発光素子１００内でのＩｎの分布を示し、ＬＳｉ２は実施例２の半導体発光素子１００内でのＩｎの分布を示している。

（実施例３）
実施例３ではさらに、図３に示すように、第１ｐ側クラッド層３１１及び第２ｐ側クラッド層３１２を相対的に低い成長温度（９３０℃）で成長させた。その他の条件は実施例２と同様とした。

（比較例１、２）
次に、本発明の効果を検証するために、図３に示すように、比較例１ではｐ側コンタクト層３２１の層厚を１００［ｎｍ］とし、比較例２ではｐ側コンタクト層３２１の層厚を６０［ｎｍ］とした。また、比較例１、２では、第１ｐ側クラッド層３１１及び第２ｐ側クラッド層３１２を相対的に低い成長温度（９３０℃）で成長させた。その他の構造は実施例１と同様とした。

＜光出力の評価＞
実施例１〜３及び比較例１〜２の半導体発光素子１００に２０ｍＡの電流を印加して、光出力Ｐｏを測定した。図５は、実施例１〜３および比較例１〜２の半導体発光素子１００におけるｐ側コンタクト層３２１の膜厚と光出力Ｐｏとの関係を示す散布図である。図５では、各々に測定した光出力Ｐｏの値を、その発光波長と光出力（Ｐｏ）の関係から発光波長４５２［ｎｍ］に換算し直してグラフ化している。

実施例１〜３の半導体発光素子１００は比較例１、２の半導体発光素子に比べ、非常に高い光出力であることが確認された。これはｐ側コンタクト層３２１を薄膜化することで、発光層２４０で発光した光のｐ側コンタクト層３２１での吸収が低減されたためと考えられる。対して、比較例２の光出力は比較例１に比べて高くなっているが、比較例１、２の光出力Ｐｏは実施例１〜３に比べて低い。

＜ＥＳＤ正規化不良率の評価＞
次に、実施例１〜３および比較例１〜２の半導体発光素子１００のＥＳＤ正規化不良率の評価結果について説明する。図６は、実施例１〜３および比較例１〜２の半導体発光素子１００におけるｐ側コンタクト層３２１の膜厚とＥＳＤ正規化不良率との関係を示す散布図である。図６では、実施例１〜３及び比較例１〜２の半導体発光素子１００に、個々の素子に分割する前のウエハの状態で、ｐ側電極６１０及びｎ側電極５１０間に１０００Ｖの逆方向電圧（ＶＲ）を印加するＥＳＤ（electrostatic discharge：静電気放電）印加試験を行ない、ＥＳＤ正規化不良率を評価した結果を示している。

実施例１、２の半導体発光素子１００は実施例３の半導体発光素子１００に比べ、非常に低いＥＳＤ正規化不良率であることが確認された。実施例１、２では、ｐ側クラッド層３１０を２層に分け、発光層２４０側の第１ｐ側クラッド層３１１を相対的に高温（１０３０℃）で成長させることによりＶピット２５０ｖの傾斜面２５１での横方向成長を促している。そのため、Ｖピット２５０ｖを埋め込み易くなる。第２ｐ側クラッド層３１２でＶピット２５０ｖを埋め込むことにより、ｐ型半導体層３２０からｎ側クラッド層１４３に近い井戸層２４２への逆方向電流（ＩＲ）を抑制させることができる。これによりＥＳＤ不良率を低減することができる。

なお、実施例３で、ＥＳＤ正規化不良率が高い理由は次のように考えられる。すなわち、実施例３では、ｐ側コンタクト層３２１を薄くすることにより光出力Ｐｏが増加した一方で、第１ｐ側クラッド層３１１の低温成長によってｐ型半導体層３２０（特にｐ側コンタクト層３２１）によるＶピット２５０ｖの埋め込みが弱くなる。そのため、Ｖピット２５０ｖに起因するＥＳＤ正規化不良が発生したと考えられる。但し、ＥＳＤ正規化不良は、発光素子の使用方法などによって、回避可能である。

以上、本実施形態によれば、半導体発光素子１００は、内部に転位を有する第１導電型（ｎ型）の第１半導体層１４０と、該第１半導体層１４０上に設けられた発光層２４０と、該発光層２４０の上に設けられた第１導電型（ｎ型）とは異なる第２導電型（ｐ型）の第２半導体層３２０と、を備える。第１半導体層１４０は、転位に起因する角錐状の凹部２５０ｖを発光層２４０に形成する凹部形成層１４２を有する。第２半導体層３２０は、発光層２４０上及び凹部２５０ｖの内面２５１上に設けられたクラッド層３１１と、該クラッド層３１１上に設けられたコンタクト層３１２と、を有する。コンタクト層３１２の発光層２４０上での膜厚が６０［ｎｍ］未満である。

こうすれば、クラッド層３１１は発光層２４０上だけでなく該発光層２４０に形成される凹部２５０ｖの内面２５１上に設けられて電子の閉じ込め層として作用し、コンタクト層３１２はクラッド層３１１上に設けられる。そのため、クラッド層３１１及びコンタクト層３１２を有する第２半導体層３２０を凹部２５０ｖ内に充填して正孔注入層として作用させ、半導体発光素子１００の光出力を高めることができる。また、コンタクト層３１２の発光層２４０上での膜厚が６０［ｎｍ］未満であるので、コンタクト層３１２内の第２導電型の不純物（たとえばｐ型のドーパント）に起因する光吸収を低減することができる。従って、半導体発光素子１００の光取り出し効率を向上できるので、光出力をさらに向上させることができる。

上記の半導体発光素子１００では、コンタクト層３１２の発光層２４０上での膜厚Ｘ［ｎｍ］がクラッド層３１１の膜厚Ｙ［ｎｍ］に対して、Ｘ≦Ｙ＋１０を満たす。

こうすれば、コンタクト層３１２内の第２導電型の不純物に起因する光吸収をさらに低下させて、半導体発光素子１００の光出力をさらに向上させることができる。

上記の半導体発光素子１００では、第２半導体層３２０の上面は平坦であって、第２半導体層３２０の下部の一部は凹部２５０ｖ内に設けられる。

こうすれば、発光層２４０に形成される凹部２５０ｖ内を第２半導体層３２０で充填してその上面を平坦することができる。従って、ＥＳＤ不良のような欠陥に由来する不良を低減することができる。さらに、第２半導体層３２０の下部の一部は凹部２５０ｖ内に設けられるため、第２半導体層３２０から発光層２４０に正孔を効率良く注入して、半導体発光素子１００の光出力をさらに向上させることができる。

上記の半導体発光素子１００では、クラッド層３１０は、発光層２４０上及び凹部２５０ｖの内面２５１上に設けられた第１クラッド層３１１と、該第１クラッド層３１１上に設けられた第２クラッド層３１２と、からなり、第１クラッド層３１１での第２導電型（ｐ型）の不純物濃度は第２クラッド層での第２導電型の不純物濃度よりも少ない。

こうすれば、第２導電型（ｐ型）の不純物の含有濃度は第１クラッド層３１１の方が第１クラッド層３１２よりも少ないため、第２半導体層３２０における第１半導体層１４０及び発光層２４０に近い領域での結晶品質を向上させることができる。これにより、角錐状の凹部２５０ｖの先端部分での電流リークの発生を抑制でき、半導体発光素子１００の光出力の向上、及びリーク不良の低減に寄与できる。

上記の半導体発光素子１００では、コンタクト層３２１にドーピングされた第２導電型（ｐ型）の不純物濃度は、１×１０¹⁹〜１×１０²⁰［ｃｍ^-3］であり、第２クラッド層３１２にドーピングされた第２導電型（ｐ型）の不純物濃度よりも大きい。

こうすれば、コンタクト層３２１上に設けられる透明導電層４１０とのコンタクト抵抗を低減することができるので、半導体発光素子１００の動作電圧を低くすることができる。さらに、コンタクト層３２１のドーパント（第２導電型の不純物）が発光層２４０に拡散することに起因する発光層２４０の結晶劣化と半導体発光素子１００の光出力の低下とを抑制又は防止することができる。

また、本実施形態によれば、半導体発光素子１００の製造方法は、内部に転位を有する第１導電型（ｎ型）の第１半導体層１４０上に発光層２４０が設けられるステップと、第１導電型（ｎ型）とは異なる第２導電型（ｐ型）の第２半導体層３２０が発光層２４０の上に設けられるステップと、を備え、第１半導体層１４０が設けられるステップは、転位に起因する角錐状の凹部２５０ｖを発光層２４０に形成する凹部形成層１４２が設けられるステップを含み、第２半導体層３２０が設けられるステップは、発光層２４０上及び凹部２５０ｖの内面２５１上にクラッド層３１０が設けられるステップと、該クラッド層上３１０にコンタクト層３２１が設けられるステップと、を含み、コンタクト層３２１が設けられるステップにおいて、該コンタクト層３２１の発光層２４０上での膜厚が６０［ｎｍ］未満とされる。

こうすれば、クラッド層３１１は発光層２４０上だけでなく該発光層２４０に形成される凹部２５０ｖの内面２５１上に設けられて電子の閉じ込め層として作用し、コンタクト層３１２はクラッド層３１１上に設けられる。そのため、クラッド層３１１及びコンタクト層３１２を有する第２半導体層３２０を凹部２５０ｖ内に充填して正孔注入層として作用させ、半導体発光素子１００の光出力を高めることができる。また、コンタクト層３１２の発光層２４０上での膜厚が６０［ｎｍ］未満であるので、コンタクト層３１２内の第２導電型の不純物に起因する光吸収を低減することができる。従って、半導体発光素子１００の光取り出し効率を向上できるので、光出力をさらに向上させることができる。

上記の半導体発光素子１００の製造方法において、クラッド層３１０が設けられるステップは、発光層２４０上及び凹部２５０ｖの内面２５１上に第１クラッド層３１１が設けられるステップと、該第１クラッド層３１１上に第２クラッド層３１２が設けられるステップと、を含み、第１クラッド層３１１の成長温度は第２クラッド層３１２の成長温度よりも高い。

こうすれば、第１クラッド層３１１の成長温度を比較的に高くすれば、該第１クラッド層３１１の２次元成長を促進して、凹部２５０ｖ内を部分的或いは完全に第１クラッド層３１１で充填することができる。従って、第２クラッド層３１２上に設けるコンタクト層３２１の膜厚が薄くても、凹部２５０ｖ上におけるコンタクト層３２１の上面を完全に平坦化できる。

さらに、上記の半導体発光素子１００の製造方法において、第１クラッド層３１１が設けられるステップにおいて、該第１クラッド層３１１には第２導電型の不純物がドーピングされず、第２クラッド層３１２が設けられるステップにおいて、該第２クラッド層３１２には第２導電型の不純物がドーピングされる。

こうすれば、第１クラッド層３１１を比較的に高い温度で成長させて該第１クラッド層３１１に意図的な第２導電型（ｐ型）の不純物のドーピングを施さないことにより、第２半導体層３２０における第１半導体層１４０及び発光層２４０に近い領域の結晶品質を向上させることができる。これにより、角錐状の凹部２５０ｖの先端部分での電流リークの発生を抑制でき、半導体発光素子１００の光出力の向上、及びリーク不良の低減に寄与できる。

＜第２実施形態＞
次に、第２実施形態について説明する。第２実施形態では、ｎ型半導体層１４０が超格子層１４４をさらに含む。以下では、第１実施形態と異なる構成について説明する。また、第１実施形態と同様の構成部には同じ符号を付し、その説明を省略することがある。

図７は、第２実施形態に係る半導体発光素子１００の断面構造例を示す縦断面図である。図７の半導体発光素子１００では、ｎ側クラッド層１４３と発光層２４０との間に超格子層１４４が設けられている。

超格子層１４３は、発光層２４０の特性の更なる向上のために設けられた層であり、バンドギャップエネルギーが相対的に大きなワイドバンドギャップ層と、バンドギャップエネルギーが相対的に小さなナローバンドギャップ層とが交互に積層された超格子構造を有する。ワイドバンドギャップ層及びナローバンドギャップ層は、たとえばＡｌ_xＩｎ_yＧａ_zＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いて形成できる。超格子構造の一周期の長さは、発光層２４０の（井戸層／障壁の）交互積層構造の一周期の長さよりも短いことが好ましく、たとえば１［ｎｍ］以上１０［ｎｍ］以下とされる。

Ｖピット形成層１４２及び発光層２４０間に超格子層１４３を設けることにより、Ｖピット形成層１４２を発光層２４０から離隔することができる。これにより、Ｖピット２５０ｖの始点の平均的な位置をｎ型半導体層１４０に近づけたり発光層２４０（少なくとも発光層２４０の上部）内に存在しないようにしたりすることができる。但し、超格子層１４３の厚さが大きすぎると発光層２４０の結晶品質の劣化を招くおそれがある。

＜第３実施形態＞
次に、第３実施形態について説明する。第３実施形態では、半導体発光素子１００が半導体発光装置１に搭載される。以下では、第１及び第２実施形態と異なる構成について説明する。また、第１及び第２実施形態と同様の構成部には同じ符号を付し、その説明を省略することがある。

図８は、半導体発光素子１００を備えた半導体発光装置１の構成例を示す斜視図である。半導体発光装置１において、半導体発光素子１００は、図８に示すように、サブマウント２を介してステム３上にマウントされ、ワイヤ４によってリードピン５と電気的に接続される。そして、キャップ６がステム３上に溶接されることにより、キャンパッケージ型の半導体レーザ装置（半導体光学装置）１に組み立てられる。

以上、本発明の実施形態について説明した。なお、上述の実施形態は例示であり、その各構成要素及び各処理の組み合わせに色々な変形が可能であり、本発明の範囲にあることは当業者に理解されるところである。

１ 半導体発光装置
２ サブマウント
３ ステム
４ ワイヤ
５ リードピン
６ キャップ
１００ 半導体発光素子
１１０ 基板
１２０ 中間層（ＡｌＮバッファ層）
１３０ 下地層
１４０ ｎ型半導体層
１４１ ｎ側コンタクト層
１４２ Ｖピット形成層
１４３ ｎ側クラッド層
１４４ 超格子層
２４０ 発光層
２４１、２４１１〜２４１７ 井戸層
２４２、２４２１〜２４２７ 障壁層
２５０ｖ Ｖピット（Ｖ字状の凹部）
２５１ 斜面
３２０ ｐ型半導体層
３１０ ｐ側クラッド層
３１１ 第１ｐ側クラッド層
３１２ 第２ｐ側クラッド層
３２１ ｐ側コンタクト層
４１０ 透明導電層
５１０ ｎ側電極
６１０ ｐ側電極

Claims (8)

1. 内部に転位を有する第１導電型の第１半導体層と、該第１半導体層上に設けられた発光層と、該発光層の上に設けられた前記第１導電型とは異なる第２導電型の第２半導体層と、を備え、
   前記第１半導体層は、前記転位に起因する角錐状の凹部を前記発光層に形成する凹部形成層を有し、
   前記第２半導体層は、前記発光層上及び前記凹部の内面上に設けられたクラッド層と、該クラッド層上に設けられたコンタクト層と、を有し、
   前記コンタクト層の前記発光層上での膜厚が６０［ｎｍ］未満である半導体発光素子。
2. 前記コンタクト層の前記発光層上での前記膜厚Ｘ［ｎｍ］が前記クラッド層の膜厚Ｙ［ｎｍ］に対して、Ｘ≦Ｙ＋１０を満たす請求項１に記載の半導体発光素子。
3. 前記第２半導体層の上面は平坦であって、
   前記第２半導体層の下部の一部は前記凹部内に設けられる請求項１又は請求項２に記載の半導体発光素子。
4. 前記クラッド層は、前記発光層上及び前記凹部の内面上に設けられた第１クラッド層と、該第１クラッド層上に設けられた第２クラッド層と、からなり、
   前記第１クラッド層での前記第２導電型の不純物濃度は前記第２クラッド層での前記第２導電型の不純物濃度よりも少ない請求項１〜請求項３のいずれかに記載の半導体発光素子。
5. 前記コンタクト層にドーピングされた前記第２導電型の不純物濃度は、１×１０¹⁹〜１×１０²⁰［ｃｍ^-3］であり、前記第２クラッド層にドーピングされた前記第２導電型の不純物濃度よりも大きい請求項４に記載の半導体発光素子。
6. 内部に転位を有する第１導電型の第１半導体層上に発光層が設けられるステップと、
   前記第１導電型とは異なる第２導電型の第２半導体層が前記発光層の上に設けられるステップと、を備え、
   前記第１半導体層が設けられるステップは、前記転位に起因する角錐状の凹部を前記発光層に形成する凹部形成層が設けられるステップを含み、
   前記第２半導体層が設けられるステップは、前記発光層上及び前記凹部の内面上にクラッド層が設けられるステップと、該クラッド層上にコンタクト層が設けられるステップと、を含み、
   前記コンタクト層が設けられるステップにおいて、該コンタクト層の前記発光層上での膜厚が６０［ｎｍ］未満とされる半導体発光素子の製造方法。
7. 前記クラッド層が設けられるステップは、前記発光層上及び前記凹部の内面上に第１クラッド層が設けられるステップと、該第１クラッド層上に第２クラッド層が設けられるステップと、を含み、
   前記第１クラッド層の成長温度は前記第２クラッド層の成長温度よりも高い請求項６に記載の半導体発光素子の製造方法。
8. 前記第１クラッド層が設けられるステップにおいて、該第１クラッド層には前記第２導電型の不純物がドーピングされず、
   前記第２クラッド層が設けられるステップにおいて、該第２クラッド層には前記第２導電型の不純物がドーピングされる請求項７に記載の半導体発光素子の製造方法。

Images