JP5998953B2 - 半導体発光素子、半導体発光素子の製造方法 - Google Patents

半導体発光素子、半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5998953B2
JP5998953B2 JP2013012242A JP2013012242A JP5998953B2 JP 5998953 B2 JP5998953 B2 JP 5998953B2 JP 2013012242 A JP2013012242 A JP 2013012242A JP 2013012242 A JP2013012242 A JP 2013012242A JP 5998953 B2 JP5998953 B2 JP 5998953B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
well
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013012242A
Other languages
English (en)
Other versions
JP2014143358A (ja
Inventor
克輝 楠木
克輝 楠木
壽朗 佐藤
壽朗 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2013012242A priority Critical patent/JP5998953B2/ja
Priority to US14/132,248 priority patent/US9099572B2/en
Priority to CN201410028811.2A priority patent/CN103972337B/zh
Publication of JP2014143358A publication Critical patent/JP2014143358A/ja
Application granted granted Critical
Publication of JP5998953B2 publication Critical patent/JP5998953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、III族窒化物半導体を用いた半導体発光素子、半導体発光素子の製造方法に関する。
III族窒化物半導体を用いた半導体発光素子は、一般に、キャリアとしての電子を生成するためのn型不純物を含有するn型III族窒化物半導体層と、キャリアとしての正孔を生成するためのp型不純物を含有するp型III族窒化物半導体層との間に、III族窒化物半導体を含む発光層を配置して形成されている。そして、この種の半導体発光素子では、複数の井戸層と複数の障壁層とを交互に積層してなる多重量子井戸構造にて、発光層を構成している(特許文献1参照)。
特開2011−222812号公報
ところで、半導体発光素子の製造において、例えば、サファイア等の異種材料の基板上に窒化ガリウム系半導体を成長すると、格子不整に起因した多数の貫通転位が生じ、さらに、貫通転位に対応してVピットが形成される。このとき、積層された単結晶膜中を貫通するような欠陥が多く存在すると、具体的には逆電流(IR)の増大等の発光素子としての発光特性が大きく劣化してしまう。
本発明は、基板上に成膜される単結晶膜中に生じる貫通転位のような欠陥の発生を許容し、良好な発光特性を有するIII族窒化物半導体を用いた半導体発光素子及びその製造方法を提供することを目的としている。
本発明によれば、基板上に積層されたn型半導体層と、障壁層およびIn原子を含む井戸層が交互に複数積層された多重量子井戸構造からなる発光層と、p型半導体層と、を有し、前記発光層は、3層以上の前記井戸層と、3層以上の当該井戸層のそれぞれを両側から挟み込むとともに、前記n型半導体層との境界部にて当該n型半導体層と接続され且つ前記p型半導体層との境界部にて当該p型半導体層と接続される4層以上の前記障壁層とを備え、3層以上の前記井戸層は、前記n型半導体層に近い側から順に設けられる複数のn側井戸層と、前記p型半導体層に近い側の1つのp側井戸層とからなり、前記発光層には、前記p型半導体層側に開口した凹部の斜面からなるV字状凹部が生じており、少なくとも1層以上の前記n側井戸層の当該斜面のIn原子の濃度が当該n側井戸層内に存在するIn原子の濃度の50%以下であり、少なくとも1層以上の前記n側井戸層の前記斜面から25nmの部位におけるIn原子の濃度が当該n側井戸層内に存在するIn原子の濃度の90%以下であることを特徴とする半導体発光素子が提供される。
記n側井戸層の前記斜面のIn原子の濃度は、前記p型半導体層に最も近い当該n側井戸層の当該斜面と比較して前記n型半導体層に最も近い当該n側井戸層の当該斜面で減少することが好ましい。
前記発光層は、III族窒化物半導体で構成される6層の前記井戸層と、当該井戸層よりもバンドギャップが大きいIII族窒化物半導体で構成される7層の前記障壁層とを備えることが好ましい。
前記井戸層は、Ga1−yInN(0.1<y<0.3)から構成され、前記障壁層は、GaNから構成されることが好ましい。
また、他の観点から捉えると、本発明によれば、基板上に積層されたn型半導体層と、障壁層およびIn原子を含む井戸層が交互に複数積層された多重量子井戸構造からなる発光層と、p型半導体層と、を有し、前記発光層は、3層以上の前記井戸層と、3層以上の当該井戸層のそれぞれを両側から挟み込むとともに、前記n型半導体層との境界部にて当該n型半導体層と接続され且つ前記p型半導体層との境界部にて当該p型半導体層と接続される4層以上の前記障壁層とを備え、3層以上の前記井戸層は、前記n型半導体層に近い側から順に設けられる複数のn側井戸層と、前記p型半導体層に近い側の1つのp側井戸層とからなり、前記発光層には、前記p型半導体層側に開口した凹部の斜面からなるV字状凹部が生じており、少なくとも1層以上の前記n側井戸層の当該斜面のIn原子の濃度が当該n側井戸層内に存在するIn原子の濃度の50%以下であり、前記n側井戸層の前記斜面のIn原子の濃度は、前記p型半導体層に最も近い当該n側井戸層の当該斜面と比較して前記n型半導体層に最も近い当該n側井戸層の当該斜面で減少することを特徴とする半導体発光素子が提供される。
次に、本発明によれば、多重量子井戸構造からなる発光層を有する半導体発光素子の製造方法であって、基板上にn型半導体層を積層する第1の工程と、有機金属化学気相成長装置により、前記n型半導体層上に、障壁層とGaInNを含む井戸層とが交互に積層した多重量子井戸構造からなり、且つ当該n型半導体層中に生じた貫通転位に起因するV字状凹部を有する発光層を積層する第2の工程と、前記発光層上にp型半導体層を積層する第3の工程と、を有し、前記第2の工程において、前記障壁層を形成する際に、前記有機金属化学気相成長装置中に原料を供給して第1の成長温度でn側低温障壁層を成長させ、次に、原料を供給したまま第1の成長温度より高温の第2の成長温度に昇温して前記n側低温障壁層上に高温障壁層を成長させ、続いて原料の供給を停止して前記第2の成長温度より低温の第3の成長温度に降温し、原料供給の停止を継続したまま、少なくとも前記n側低温障壁層の成長に要する時間の0.3倍以上の時間で当該第3の成長温度に前記基板を保持した後に、原料の供給を再開して前記高温障壁層上にp側低温障壁層の成長を続け、さらに、前記p側低温障壁層の上に前記井戸層を成長させる操作を含むことを特徴とする半導体発光素子の製造方法が提供される。
ここで、前記第2の工程において、原料の供給を停止して前記第2の成長温度より前記第3の成長温度に降温する時間と、原料の供給の停止を継続したまま当該第3の成長温度に前記基板を保持する時間の和が、前記n側低温障壁層の成長に要する時間の1.8倍以上の時間であることが好ましい。
本発明によれば、基板上に成膜される単結晶膜中に生じる貫通転位のような欠陥の発生を許容し、良好な発光特性を有するIII族窒化物半導体を用いた半導体発光素子及びその製造方法が得られる。
本実施の形態が適用される半導体発光素子の上面図の一例である。 図1におけるII−II断面図である。 多重量子井戸構造からなる発光層の構造を説明する断面図である。 発光層に生じたV字状凹部の周辺を説明する断面図である。 V字状凹部の周辺におけるIn原子の濃度を説明するグラフと表である。 貫通転位に起因するV字状凹部における逆電流発生のメカニズムを説明する図である。 本実施形態の半導体発光素子の製造方法において、発光層を形成する際の基板温度を説明するグラフである。
以下、本発明の実施の形態について詳細に説明する。尚、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。すなわち、実施の形態の例に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に記載がない限り、本発明の範囲を限定する趣旨ではなく、単なる説明例に過ぎない。また、使用する図面は、本実施の形態を説明するための一例であり、実際の大きさを表すものではない。各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。また、本明細書において、「層上」等の「上」は、必ずしも上面に接触して形成される場合に限定されず、離間して上方に形成される場合や、層と層の間に介在層が存在する場合も包含する意味で使用する。
<半導体発光素子>
図1は、本実施の形態が適用される半導体発光素子(発光ダイオード)1の上面図の一例である。図2は、図1に示す半導体発光素子1のII−II断面図である。
半導体発光素子1は、基板110と、基板110上に積層される中間層120と、中間層120上に積層される下地層130とを備える。また、半導体発光素子1は、下地層130上に積層されるn型半導体層140と、n型半導体層140上に積層される発光層150と、発光層150上に積層されるp型半導体層160とをさらに備える。
ここで、n型半導体層140は、下地層130上に積層されるnコンタクト層141と、nコンタクト層141上に積層されるとともに発光層150の積層対象となるnクラッド層142とを有している。
一方、p型半導体層160は、発光層150上に積層されるpクラッド層161と、pクラッド層161上に積層されるpコンタクト層162とを有している。尚、以下の説明では、必要に応じて、これら中間層120、下地層130、n型半導体層140、発光層150およびp型半導体層160を、まとめて積層半導体層100と呼ぶことがある。
半導体発光素子1は、p型半導体層160(より具体的にはpコンタクト層162)上に積層される透明導電層170と、この透明導電層170上の一部に積層されるp側電極300と、p型半導体層160と透明導電層170との間に配置される透明絶縁層190とを有する。ここで、透明絶縁層190は、図2に示す断面図においてp側電極300の下方に相当する位置に配置されている。また、p側電極300は、その端部から透明導電層170の上面に沿って線状に形成された延伸部310を含んでいる。
さらに、半導体発光素子1は、積層半導体層100のうち、p型半導体層160、発光層150およびn型半導体層140の一部を切り欠くことによって露出した、n型半導体層140の半導体露出面140a上の一部に積層されるn側電極400を有する。尚、半導体露出面140aにおいては、n型半導体層140におけるnコンタクト層141が露出している。
半導体発光素子1は、透明導電層170のうちp側電極300が取り付けられていない領域およびp側電極300のうちの一部を除く領域と、半導体露出面140aのうちn側電極400が取り付けられていない領域およびn側電極400のうちの一部を除く領域とを覆うように積層される保護層180をさらに備えている。尚、保護層180は、p型半導体層160、発光層150およびn型半導体層140の一部を切り欠くことによって露出した、n型半導体層140、発光層150およびp型半導体層160の壁面も覆っている。
半導体発光素子1にp側電極300を高電位とし且つn側電極400を低電位とする電圧(順方向電圧VF)をかけると、半導体発光素子1では、p側電極300からp型半導体層160、発光層150およびn型半導体層140を介してn側電極400に向かう電流(順方向電流IF)が流れ、発光層150から目標波長の光(この例では青色光)が出力される。そして、発光層150から出力された光は、半導体発光素子1の外部に出力される。尚、本実施の形態の半導体発光素子1は、発光層150から出力される光をp側電極300およびn側電極400が形成される側から取り出す、フェイスアップ型の発光ダイオードである。
次に、半導体発光素子1の各構成要素について説明する。尚、以下の説明において、III族窒化物半導体の一例としてのAlGaN、GaN、GaInNに関し、各元素の組成比を省略した形で記述する場合がある。
(基板110)
基板110の材料としては、特に限定されず、各種の材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、GaN等が挙げられる。これらの中でも、特に、C面を主面とするサファイア基板を用いることが好ましい。基板110としてサファイア基板を用いる場合は、サファイアのC面上に中間層120(バッファ層)を形成することが好ましい。
(積層半導体層100)
積層半導体層100は、例えば、III族窒化物半導体からなる層であって、図2に示すように、基板110上に、中間層120、下地層130、n型半導体層140、発光層150およびp型半導体層160の各層が、この順で積層されて構成されている。ここで、n型半導体層140は、電子(エレクトロン)をキャリアとするものであり、p型半導体層160は、正孔(ホール)をキャリアとするものである。
以下、積層半導体層100を構成する各層について説明する。
[中間層120]
中間層120は、基板110と下地層130との格子定数の違いを緩和し、特にC面を主面とするサファイアで基板110を構成した場合には、基板110の(0001)面(C面)上にc軸配向した単結晶層の形成を容易にする働きがある。中間層120は、多結晶のAlGa1−xN(0≦x≦1)からなるものが好ましく、単結晶のAlGa1−xN(0≦x≦1)のものがより好ましい。中間層120の厚さ10nm〜500nmのものとすることができる。尚、中間層120は、有機金属気相成長法(MOCVD法:Metal Organic Chemical Vapor Deposition)で形成すると結晶性の良いものが得られる。また、スパッタ法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有する半導体層を形成できる。
[下地層130]
下地層130としては、AlGaInN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を用いることができる。また、AlGa1−xN(0≦x<1)を用いると結晶性の良い下地層130を形成できるため好ましい。
下地層130の厚さは100nm以上が好ましく、より好ましくは500nm以上であり、1000nm(1μm)以上が最も好ましい。
[n型半導体層140]
電子をキャリアとするn型半導体層140は、下地層130上に積層されるnコンタクト層141と、nコンタクト層141上に積層されるとともに発光層150の積層対象となるnクラッド層142とを備えている。尚、前述の下地層130をn型半導体層140に含めてもよい。
nコンタクト層141としては、AlGa1−xN層(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、nコンタクト層141にはn型不純物がドープされていることが好ましく、n型不純物を1×1017/cm〜1×1020/cm、好ましくは1×1018/cm〜1×1019/cmの濃度で含有すると、n側電極400との良好なオーミック接触を維持できる点で好ましい。n型不純物としては、例えば、Si、GeおよびSn等が挙げられる。nコンタクト層141の膜厚は、500nm〜5000nm(5μm)とされることが好ましく、1000nm(1μm)〜4000nm(4μm)の範囲に設定することがより好ましい。
nクラッド層142は、発光層150へのキャリア(ここでは電子)の注入とキャリアの閉じ込めを行なう層であり、本実施の形態では、n第1クラッド層とn第2クラッド層が交互に積層した超格子構造を含む層としてnクラッド層142が構成されている。nクラッド層142の全体の膜厚は、好ましくは5nm〜500nmであり、より好ましくは5nm〜100nmである。nクラッド層142のn型不純物濃度は1.5×1017/cm〜1.5×1020/cmが好ましく、より好ましくは1.5×1018/cm〜1.5×1019/cmである。
[発光層150]
本実施の形態において、発光層150は、バンドギャップエネルギーの小さい井戸層とバンドギャップエネルギーの大きい障壁層を交互に積層した多重量子井戸構造を有している。井戸層と障壁層からなる多重量子井戸構造のペア数(井戸層および障壁層の組を1ペアとする)としては、3以上、好ましくは3から50、より好ましくは3から20である。ペア数が過度に大きいと、通常、生産性が低下するので好ましくない。多重量子井戸構造については後述する。
多重量子井戸構造の井戸層としては、通常、Ga1−yInN(0.1<y<0.3)からなるIII族窒化物半導体層が用いられる。井戸層の膜厚としては、量子効果が得られる程度の膜厚であって、例えば、1nm〜10nmであり、好ましくは2nm〜6nmとすると発光出力の点で好ましい。
また、本実施の形態では、多重量子井戸構造の発光層150は、上記Ga1−yInNを井戸層とし、井戸層よりバンドギャップエネルギーが大きいGaNを障壁層とすることが好ましい。井戸層および障壁層には、設計により不純物をドープしてもしなくてもよい。尚、本実施の形態では、発光層150が、青色光(発光波長λ=400nm〜465nm程度)を出力するようになっている。
[p型半導体層160]
正孔をキャリアとするp型半導体層160は、発光層150上に積層されるpクラッド層161と、pクラッド層161上に積層されるとともに透明導電層170の積層対象となるpコンタクト層162とを備えている。
pクラッド層161は、発光層150へのキャリア(ここでは正孔)の注入とキャリアの閉じ込めを行なう層である。pクラッド層161としては、好ましくは、AlGa1−xN(0<x≦0.4)を用いることができる。pクラッド層161の膜厚は、好ましくは透明絶縁層190nm〜400nmであり、より好ましくは5nm〜100nmである。pクラッド層161におけるp型不純物の濃度は、1×1018/cm〜1×1021/cmが好ましく、より好ましくは1×1019/cm〜1×1020/cmである。
pコンタクト層162は、透明導電層170を設けるための層である。pコンタクト層162は、AlGa1−xN(0≦x≦0.4)であることが好ましい。pコンタクト層162におけるp型不純物の濃度は、1×1018/cm〜1×1021/cmが好ましく、より好ましくは1×1019/cm〜5×1020/cmである。pクラッド層161およびpコンタクト層162におけるp型不純物としては、例えば、Mgを用いることができる。pコンタクト層162の膜厚は、特に限定されないが、10nm〜500nmが好ましく、より好ましくは50nm〜200nmである。
(透明絶縁層190)
本実施の形態では、透明絶縁層190は、p型半導体層160の上の一部に積層されている。図1に示すように、半導体発光素子1を平面視したときに、p側電極300の下方に位置する部分に透明絶縁層190を形成する。
透明絶縁層190を構成する材料としては、例えば、SiO(二酸化珪素)、SiN(窒化珪素)、Al(酸化アルミニウム)、酸化チタン等の金属酸化物、窒化物が挙げられる。また、これらの層の多層膜にして反射率を高めた構造も好ましい。
透明絶縁層190の厚さは、通常、20nm〜500nm、より望ましくは、50nm〜300nmである。
(透明導電層170)
本実施の形態では、透明導電層170(例えば、図1に破線で示す)は、n側電極400を形成するためにエッチング等の手段によって一部が除去されたp型半導体層160の上面のほぼ全面を覆うように形成されている。
透明導電層170は、Inを含む導電性の酸化物から構成され、例えば、ITO(酸化インジウム錫(In−SnO))、IZO(酸化インジウム亜鉛(In−ZnO))、IGO(酸化インジウムガリウム(In−Ga))、ICO(酸化インジウムセリウム(In−CeO))等が挙げられる。透明導電層170の厚さは特に制限されないが、例えば、10nm〜500nmの範囲である。
(保護層180)
本実施の形態では、保護層180をSiOで構成している。ただし、保護層180を構成する材料についてはこれに限られるものではなく、SiOに代えて、TiO、Si、SiO−Al、Al、AlN等を用いることができる。
(p側電極300)
本実施の形態では、p側電極300は、複数種の金属層を積層して構成され、図1に示すように平面視したときに円形状を呈するようになっている。また、発光層150に対し均一に電流を供給するために、p側電極300に、細線形状の延伸部310を設けている。延伸部310は、発光層150の大きさや形状に応じて、長さ、太さ、本数など、好適な形状を設計できる。
(n側電極400)
n側電極400は、p側電極300と同様に、複数種の金属層を積層して構成されている。本実施の形態のn側電極400は、所謂ボンディングパッドを兼ねており、外部に露出する面に図示しないボンディングワイヤが接続される。本実施の形態では、図1に示すように平面視したときに、n側電極400がかまぼこ形状を呈するようになっているが、上述したp側電極300と同様、例えば、円形状や多角形状など任意の形状を選択することができる。
(多重量子井戸構造)
図3は、多重量子井戸構造からなる発光層150の構造を説明する断面図である。
本実施の形態において、発光層150は、障壁層と井戸層とを交互に積層した多重量子井戸構造を有している。図3に示すように、発光層150は、nクラッド層142(より詳しくはn第1クラッド層)上に積層される第1障壁層1511と、第1障壁層1511上に積層される第1井戸層1521と、第1井戸層1521上に積層される第2障壁層1512と、第2障壁層1512上に積層される第2井戸層1522と、第2井戸層1522上に積層される第3障壁層1513と、第3障壁層1513上に積層される第3井戸層1523と、第3井戸層1523上に積層される第4障壁層1514と、第4障壁層1514上に積層される第4井戸層1524と、第4井戸層1524上に積層される第5障壁層1515と、第5障壁層1515上に積層される第5井戸層1525と、第5井戸層1525上に積層される第6障壁層1516と、第6障壁層1516上に積層される第6井戸層1526と、第6井戸層1526上に積層されるとともにpクラッド層161の積層対象となる第7障壁層1517とを備えている。
このように、本実施の形態の発光層150は、7つの障壁層(第1障壁層1511〜第7障壁層1517)と6つの井戸層(第1井戸層1521〜第6井戸層1526)とを含む13層で構成されている。また、この発光層150は、2つの障壁層によって1つの井戸層を挟み込んだ構造となっている。そして、発光層150のうち、n型半導体層140(nクラッド層142)と接する側には第1障壁層1511が位置し、p型半導体層160(pクラッド層161)と接する側には第7障壁層1517が位置している。
そして、n型半導体層140に近い側から順に設けられる第1井戸層1521〜第5井戸層1525が複数のn側井戸層の一例であり、p型半導体層160に近い側の第6井戸層1526がp側井戸層の一例である。
尚、以下の説明においては、発光層150のうち、第1障壁層1511、第2障壁層1512、第3障壁層1513、第4障壁層1514、第5障壁層1515、第6障壁層1516および第7障壁層1517を、まとめて障壁層151と呼ぶことがある。また、発光層150のうち、第1井戸層1521、第2井戸層1522、第3井戸層1523、第4井戸層1524、第5井戸層1525および第6井戸層1526を、まとめて井戸層152と称することがある。
本実施の形態では、障壁層151を構成する7つの障壁層(第1障壁層1511〜第7障壁層1517)の各々は、n型半導体層としてのnクラッド層142側に、第1の温度で成長させたn側低温障壁層(1511a,1512a,1513a,1514a,1515a,1516a,1517a)と、第1の温度より高温の第2の温度で当該n側低温障壁層上に成長させた高温障壁層(1511b,1512b,1513b,1514b,1515b,1516b,1517b)と、当該第2の温度より低温の第3の温度で当該高温障壁層上に成長させたp側低温障壁層(1511c,1512c,1513c,1514c,1515c,1516c,1517c)との3層構造を有している。障壁層151をこのような3層構造にすることにより、3層構造を有しない場合と比較して高い発光強度が得られる。
障壁層151と井戸層152の製造方法については後述する。
(V字状凹部150V)
図4は、発光層150に生じたV字状凹部150Vの周辺を説明する断面図である。図1〜図3と同様な箇所については同じ符号を使用し、その説明を省略する。尚、図4では保護層180および透明絶縁層190、基板110、中間層120および下地層130を省略している。
図4に示すように、nクラッド層142上に積層されている発光層150は、バンドギャップエネルギーの小さい井戸層152とバンドギャップエネルギーの大きい障壁層151を交互に積層した多重量子井戸構造を有している。本実施の形態では、発光層150には、p型半導体層160のpクラッド層161側に開口した凹部斜面153からなるV字状凹部150Vが生じている。
本実施の形態では、発光層150に生じたV字状凹部150Vは、例えば、n型半導体層140の貫通転位に起因して形成される。基板110としてサファイア等の六方晶系の材料を用いた場合、GaN系半導体等は、基板110のC面(0001面)またはこの面から所望のオフ角を有する面上に成長される。このように、異種基板上にGaN系半導体等のn型半導体層140を成長させると、n型半導体層140には、格子不整に起因して多数の貫通転位140Dが形成される。そして、n型半導体層140上に積層した発光層150には、下地のn型半導体層140に生じた貫通転位140Dに起因して、Vピットと呼ばれるV字状凹部150Vが形成される。
図4に示すように、井戸層152は5つのn側井戸層(第1井戸層1521〜第5井戸層1525)と1つのp側井戸層(第6井戸層1526)から構成されている。そして、少なくとも1層以上のn側井戸層は、pクラッド層161と接する表面近傍において、後述するように、斜面のIn原子の濃度が同じ井戸層内に存在するIn原子の濃度の50%以下となるように形成されている。
発光層にVピットが形成された半導体発光素子では、Vピットの斜面で複数の井戸層の端部がp型半導体層と直接接触するため、Vピット傾斜面近傍の電気抵抗が低下する。
本実施の形態では、図4に示す半導体発光素子1において、n側電極400を高電位とし且つp側電極300を低電位とする電圧(逆方向電圧)をかけた場合、nクラッド層142からpクラッド層161に流れようとする逆電流(IR)が、凹部斜面153のIn原子の濃度が井戸層内に存在するIn原子の濃度の50%以下であるn側井戸層を有しない場合と比較して低減する。
これは、凹部斜面153において井戸層152のIn原子の濃度が50%以下に低減すると、In原子が低減した井戸層152の端部のバンドギャップエネルギーが大きくなり、井戸層152からpクラッド層161に流れようとする逆電流(IR)の増大を阻止していると考えられる。
本実施の形態では、井戸層152がpクラッド層161と接する表面近傍で、特に、n側井戸層である第1井戸層1521〜第5井戸層1525の凹部斜面153でIn原子の濃度が低減した端部が、p側井戸層である第6井戸層1526の端部と比較して、逆電流(IR)を低減させる効果が大きいと考えられる。
図5は、V字状凹部150Vの周辺におけるIn原子の濃度を説明するグラフと表である。図5(a)は、後述する製造方法(成長中断4分)により製造した発光層150のV字状凹部150Vの周辺におけるIn原子の濃度を表す。横軸(Vピットからの距離)は、多重量子井戸構造の井戸層152におけるV字状凹部150Vの表面から内部までの基板表面に平行な方向での距離である(単位:nm)。縦軸は、前述した6つの井戸層(第1井戸層1521〜第6井戸層1526:図3参照)におけるIn原子の濃度である。本実施の形態では、V字状凹部150Vの表面から50nmの部位におけるIn原子の濃度を基準(1.0)にして規格化した値を示している(In規格化50nm基準)。
尚、図5(a)では、6つの井戸層をpクラッド層161側から順に井戸層A〜井戸層Fと表示し、井戸層Aは第6井戸層1526、井戸層Bは第5井戸層1525、井戸層Cは第4井戸層1524、井戸層Dは第3井戸層1523、井戸層Eは第2井戸層1522、井戸層Fは第1井戸層1521に、それぞれ対応する。また、比較として、障壁層151のIn原子の濃度を併せて示している(障壁層G)。
尚、障壁層151のIn原子は、井戸層A〜井戸層Fの50nmの部位におけるIn原子濃度の平均値で規格化した値を示している。障壁層151がInを含まないGaNで形成された場合でも、隣接する井戸層152のInが拡散するため規格化した値で数%程度のIn原子濃度となると考えられる。
図5(a)に示すように、多重量子井戸構造の井戸層152を構成する6つの井戸層A〜井戸層Fの内、n側井戸層である井戸層B〜井戸層Fのすべての層で、V字状凹部150Vの斜面の部分(Vピット表面からの距離0nm)に存在するIn原子の濃度が、V字状凹部150Vの表面から50nmの部位におけるIn原子の濃度の50%以下(規格値0.5以下)となっている。また、n側井戸層のうち井戸層B、井戸層D、井戸層E、井戸層Fの4つの層で、斜面の部分(Vピット表面からの距離0nm)のIn原子の濃度が、V字状凹部150Vの表面から50nmの部位におけるIn原子の濃度の45%以下(規格値0.45以下)となっている。さらに、n側井戸層のうち井戸層E、井戸層Fの2つの層で、斜面の部分(Vピット表面からの距離0nm)のIn原子の濃度が、V字状凹部150Vの表面から50nmの部位におけるIn原子の濃度の40%以下(規格値0.4以下)となっている。
また、n側井戸層のうち井戸層C〜井戸層Fの4つの層で、斜面から25nmの部位(Vピット表面からの距離25nm)に存在するIn原子の濃度が、V字状凹部150Vの表面から50nmの部位におけるIn原子の濃度の90%以下(規格値0.9以下)となっている。
一方、図5(b)は、いずれのn側井戸層も、斜面の部分(Vピット表面からの距離0nm)のIn原子の濃度が、V字状凹部150Vの表面から50nmの部位におけるIn原子の濃度の50%以下(規格値0.5以下)となっていない場合のV字状凹部150Vの周辺におけるIn原子の濃度を表す。図5(a)と同様な構成には同じ符号を付している。
図5(b)に示すように、多重量子井戸構造の井戸層152を構成する6つの井戸層A〜井戸層Fのうちn側井戸層である井戸層B〜井戸層Fは、V字状凹部150Vの斜面の部分(Vピット表面からの距離0nm)に存在するIn原子の濃度が、V字状凹部150Vの表面から50nmの部位におけるIn原子の濃度の50%(規格値0.5)より大きな値に止まることが分かる。この場合、半導体発光素子1に逆方向電圧をかけると、逆電流(IR)が増大する。
図6は、貫通転位に起因するV字状凹部における逆電流(IR)発生のメカニズムを説明する図である。図6に示す半導体発光素子は、図1及び図2に示した半導体発光素子1と同様に、図示しない基板、中間層および下地層上に積層されたn−GaN(nコンタクト層141)とNクラッド層(nクラッド層142)、井戸層152と障壁層151を交互に積層した多重量子井戸構造(MQW層)からなる発光層150、発光層150に積層されるP−AlGaNからなるPクラッド層(pクラッド層161)とP−GaN(pコンタクト層162)が積層され、半導体発光素子の上部に取り付けられたP電極(p側電極300)とn−GaN(nコンタクト層141)の一部に積層されるN電極(n側電極400)を有する。図6に示すように、MQW層からなる発光層150には、n−GaN(nコンタクト層141)およびNクラッド層(nクラッド層142)の貫通転位に起因したVピットが生じている。
図6に示す半導体発光素子において、N電極を高電位とし且つP電極を低電位とする電圧(逆方向電圧:20V印加)をかけた場合、VピットにおいてMQW層の井戸層からPクラッド層に逆電流(IR)が流れやすい。
これは、MQW層の井戸層の端部が、Vピットを埋めたPクラッド層に露出して井戸層とPクラッド層が接するため、井戸層からPクラッド層に逆電流(IR)が流れるためと考えられる。逆電流は、Nクラッド層に近い井戸層から特に流れやすい傾向がある。
<半導体発光素子の製造方法>
次に、半導体発光素子1の製造方法について説明する。
多重量子井戸構造からなる発光層150を有する半導体発光素子の製造方法は、基板110上にn型半導体層140を積層する第1の工程と、有機金属気相成長法(MOCVD法)により、n型半導体層140上に、障壁層151とGaInNを含む井戸層152とが交互に積層した多重量子井戸構造からなり、且つn型半導体層140中に生じた貫通転位140Dに起因するV字状凹部150Vを有する発光層150を積層する第2の工程と、発光層150上にp型半導体層160を積層する第3の工程と、を有している。
(第1の工程)
まず、サファイア等からなる基板110上に、例えば、MOCVD法により、中間層120、下地層130を順次積層する。次いで、下地層130上に、n型半導体層140のnコンタクト層141とnクラッド層142を積層する。n型半導体層140を成長させる際には、水素雰囲気で、基板110の温度を900℃〜1200℃の範囲とすることが好ましい。nコンタクト層141を成長させる原料としては、トリメチルガリウム(TMG)等のIII族金属の有機金属原料とアンモニア(NH)などの窒素原料とを用いる。MOCVD法における圧力は15kPa〜80kPaとすることが好ましく、15〜60kPaとすることがより好ましい。キャリアガスは窒素ガス、水素ガス、または水素ガスと窒素ガスとの混合ガスが使用される。
(第2の工程)
続いて、n型半導体層140上に発光層150を積層する。本実施の形態では、障壁層151と井戸層152とを交互に繰返し積層し、発光層150を形成する。このとき、障壁層151は、n型半導体層140側及びp型半導体層160側に配されるように積層することが好ましい。
本実施の形態では、前述した第1の工程において、サファイア等からなる基板110上にGaN系半導体等のn型半導体層140を成長させることにより、格子不整に起因して多数の貫通転位140Dが形成される(図4参照)。そして、n型半導体層140上に積層する発光層150には、下地のn型半導体層140に生じた貫通転位140Dに起因して、Vピットと呼ばれるV字状凹部150Vが形成される(図4参照)。
本実施の形態では、多重量子井戸構造の井戸層152としては、青色発光を呈する構成とする場合には、通常、Ga1−yInN(0.07<y<0.2)なる組成のIII族窒化物半導体が用いられる。また、緑色発光を呈する井戸層152の場合には、Ga1−yInN(0.1<y<0.30)等、インジウムの組成が高められたものが用いられる。尚、障壁層151および井戸層152の組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層150の成長の際、キャリアガスとして窒素ガスを用いることができる。
本実施の形態では、多重量子井戸構造の発光層150の場合、Ga1−yInNを井戸層152とし、井戸層152よりバンドギャップエネルギーが大きいGa1−xN(0≦x<0.3)を障壁層151とすることが好ましい。また、障壁層151及び井戸層152には、不純物をドープしても良いし、あるいは、しなくてもよい。
図7は、本実施形態の半導体発光素子1の製造方法において、発光層150を形成する際の基板温度を説明するグラフである。図7には、発光層150(障壁層151および井戸層152)の成長温度と成長時間および供給するガスの条件の一例が示されている。縦軸は、発光層150の各層を形成する際の成長温度(Temp)である。横軸は、発光層150の各層を形成する際の成長時間(Time)である。図7のグラフでは、原料を供給する場合を実線で表し、原料の供給を停止する場合を破線で表している。
図7に示すように、本実施形態では、まず、障壁層151を形成する際に、有機金属化学気相成長装置(以下、「MOCVD装置」と記す)中に原料を供給して第1の成長温度(T)でn側低温障壁層(nLTB)を成長させる。次に、MOCVD装置中に原料を供給したまま、第1の成長温度(T)より高温の第2の成長温度(T)に昇温して、n側低温障壁層(nLTB)上に高温障壁層(HTB)を成長させる。
続いて、MOCVD装置中への原料の供給を停止し、前述した第2の成長温度(T)より低温の第3の成長温度(T)に降温する。本実施の形態では、第1の成長温度(T)と第3の成長温度(T)を同一にしている。第3の成長温度(T)に降温した後、さらに、原料の供給を停止したまま、少なくともn側低温障壁層(nLTB)の成長に要する時間の0.3倍以上の時間で、第3の成長温度(T)に基板110を保持し、障壁層151の成長を中断させる(中断)。そしてその後に、MOCVD装置中への原料の供給を再開し、高温障壁層(HTB)上にp側低温障壁層(pLTB)の成長を続け、3層構造を有する障壁層151を形成する。
その後、原料の供給を停止し第3の成長温度(T)に基板110を保持した後、原料の供給を再開しp側低温障壁層(pLTB)の上に井戸層(Well)を成長させ、さらにその後、井戸層(Well)上に障壁層(nLTB/HTB/pLTB)を積層する操作を繰り返し、多重量子井戸構造の発光層150を形成する。
このとき、第1の成長温度(T:基板温度)は600℃〜800℃の範囲とすると、井戸層152内のインジウム(In)の過剰な昇華が防止できるので好ましい。第1の成長温度(T)が過度に低いと障壁層151の結晶性が低下し、発光特性が低下する傾向がある。また、第1の成長温度(T)が過度に高いと、障壁層151の下側の井戸層152中のインジウム(In)が過剰に昇華し、表面の平坦性が低下する傾向がある。
第2の成長温度(T)は、800℃〜1000℃の範囲とすることが好ましい。第2の成長温度(T)が過度に低いと、障壁層151の下側の井戸層152中の余剰なインジウムが昇華せず、半導体発光素子1の電気特性が不十分となる傾向がある。また、第2の成長温度(T)が過度に高いと、障壁層151の下側の井戸層152中のインジウムが過剰に昇華し、そのため半導体発光素子1の出力が不十分となる傾向がある。
尚、本実施の形態では、III族原料を供給したまま、基板温度を第1の成長温度(T)から第2の成長温度(T)に昇温している。これにより発光強度が高まる傾向がある。
第3の成長温度(T)は、600℃〜1000℃の範囲とすることが好ましく、また、第2の成長温度(T)より100℃以上低いことがより好ましい。第3の成長温度(T)が過度に低いと、障壁層151の結晶性が低下し、発光特性が低下する傾向がある。第3の成長温度(T)が過度に高いと、障壁層151の表面の平坦性が低下する傾向がある。また、第3の成長温度(T)は、井戸層152を成長させる際の温度の安定化を図る観点から、井戸層152を形成する温度に近い700℃〜800℃の範囲が特に好ましい。
本実施の形態では、障壁層151の成長時には、原料として、トリエチルガリウム(TEG)等のIII族金属の有機金属原料を供給する。また、同時に、アンモニア(NH)及び窒素(N)原料ガスを供給する。Si等をドーピングするためモノシラン(SiH)等の原料ガスを供給する場合もある。また、井戸層152の成長時には、原料として、トリエチルガリウム(TEG)とトリメチルインジウム(TMI)を、アンモニア(NH)及び窒素(N)ガスとともに供給する。
前述したように、本実施の形態では、第2の成長温度(T)において高温障壁層(HTB)を成長させた後、原料(N,NH,SiH,TEG,TMI)の供給を停止し、第2の成長温度(T)より低温の第3の成長温度(T)に降温する。そして、さらに、原料の供給を停止したまま、少なくともn側低温障壁層(nLTB)の成長に要する時間の0.3倍以上の時間で、第3の成長温度(T)に基板110を保持して、障壁層151の成長を中断させている(中断)。
その後、原料の供給を停止し第3の成長温度(T)に基板110を保持した後、原料の供給を再開しp側低温障壁層(pLTB)の上に井戸層(Well)を成長させる。
これにより、発光層150のV字状凹部150V(図4参照)の表面に露出した井戸層152の端部からインジウムが昇華し、V字状凹部150Vの表面近傍に、In原子の濃度が低減した凹部斜面153が形成されると考えられる。
第1の成長温度(T)でn側低温障壁層(nLTB)を成長させる時間(t1)、第2の成長温度(T)に昇温し、且つn側低温障壁層(nLTB)上に高温障壁層(HTB)を成長させる時間(t2)、原料供給を停止して第2の成長温度(T)より第3の成長温度(T)に降温する時間(t3)、原料供給の停止を継続したまま障壁層151の成長を中断させる時間(t4)、原料の供給を再開して第3の成長温度(T)において高温障壁層(HTB)上にp側低温障壁層(pLTB)を成長させる時間(t5)、および原料の供給を停止し第3の成長温度(T)に基板110を保持する時間(t6)は、障壁層151の厚さ、成長温度等により適宜決定され特に限定されない。
本実施の形態では、t4が、t1の0.3倍以上の条件(t4/t1≧0.3)の場合、逆電流(IR)の低減効果が特に優れるので好ましく、さらに、0.8倍以上であることがより好ましい。t4が、t1と比べて過度に小さい場合、逆電流(IR)の低減効果が低下する傾向があるので好ましくない。
また、保持時間であるt3とt4の和(t3+t4)が、t1の1.8倍以上の条件((t3+t4)/t1≧1.8)である場合、逆電流(IR)の低減効果が特に優れるので好ましく、さらに5倍以上であることがより好ましい。t3とt4の和(t3+t4)が、t1と比べて過度に小さい場合、逆電流(IR)の低減効果が低下する傾向があるので好ましくない。
本実施の形態では、t1は、10秒〜120秒の範囲が好ましい。t1が過度に短い場合、井戸層と障壁層の界面での相互拡散が顕著となり界面の急峻性が悪化して発光出力が低下する傾向があるので好ましくない。また、t1が過度に長い場合、生産性が低下する傾向があるので好ましくない。
t3は、60秒〜180秒の範囲が好ましい。t3が過度に短い場合、逆電流(IR)の低減効果が低下する傾向があるので好ましくない。また、t3が過度に長い場合、生産性が低下する傾向があるので好ましくない。
t4は、30秒〜600秒の範囲が好ましい。t4が過度に短い場合、逆電流(IR)の低減効果が低下する傾向があるので好ましくない。また、t4が過度に長い場合、素子の特性に問題はないが、生産性が低下する傾向があるので好ましくない。
(第3の工程)
次に、発光層150上にp型半導体層160を形成する。p型半導体層160は、pクラッド層161と、pコンタクト層162とを順次積層する。
その後、積層半導体層100のp型半導体層160の上の一部に透明絶縁層190を積層する。さらに、n側電極400を形成するためにエッチング等の手段によって一部が除去されたp型半導体層160の上面のほぼ全面を覆うように、透明導電層170を形成する。続いて、p側電極300を積層し、例えば、フォトリソグラフィーの手法によって所定の領域以外の部分を除去する。続いて、フォトリソグラフィーの手法によりパターニングを行い、所定の領域の積層半導体層100の一部をエッチングし、nコンタクト層141の一部を露出させ、半導体露出面140aを形成する。次いで、その半導体露出面140a上にn側電極400を形成する。
以上のようにして、図1に示す半導体発光素子1が製造される。
以下、実施例に基づき本発明を更に詳細に説明する。但し、本発明は、その要旨を超えない限り、以下の実施例に限定されるものではない。
(実施例1〜実施例9、比較例1〜比較例2)
C面を主面とするサファイアからなる基板110上に、MOCVD法により、AlNからなる中間層120、GaNからなる下地層130、次いで、下地層130上に、Siをn型不純物とするn−GaNからなるnコンタクト層141とnクラッド層142を積層した。
続いて、nクラッド層142上に、MOCVD法により、GaNからなる障壁層151とGaInNからなる井戸層152とを交互に繰返し積層し、7つの障壁層151と6つの井戸層152とを含む13層で構成されている発光層150を積層した。7つの障壁層151の各々は、n側低温障壁層、高温障壁層、p側低温障壁層が順次積層された3層構造とした。障壁層151を形成する際の成長時間(t1、t2、t4)及び保持時間(t3、t4、t6)は表1に示す条件とした。なお、第1の成長温度(T1)を700℃、第2の成長温度(T2)を900℃、第3の成長温度(T3)は、第1の成長温度(T1)と同じ700℃とした。
次に、MOCVD法により、第7障壁層1517上に、Mgをp型不純物とするP−AlGaNからなるpクラッド層161と、Mgをp型不純物とするP−GaNからなるpコンタクト層162とを順次積層した。続いて、pコンタクト層162の上の一部にSiOからなる透明絶縁層190を積層し、さらに、n側電極400を形成するためにエッチングによって一部が除去されたpコンタクト層162の上面のほぼ全面を覆うように、IZOからなる透明導電層170を形成した。
続いて、p側電極300を積層し、フォトリソグラフィーの手法によって所定の領域以外の部分を除去した。さらに、フォトリソグラフィーの手法によりパターニングを行い、所定の領域の積層半導体層100の一部をエッチングし、nコンタクト層141の一部を露出させ、半導体露出面140aが形成し、その半導体露出面140a上にn側電極400を形成した。以上のようにして、障壁層151が異なる各種の半導体発光素子を作製した。
なお、表1に示す実施例1〜実施例9、比較例1〜比較例2中のそれぞれの半導体発光素子において、基板110、中間層120、下地層130、n型半導体層140、p型半導体層160、透明導電層170、保護層180、透明絶縁層190、p側電極300およびn側電極400の構成は、共通なものとした。
また、上記実施の形態で説明した図5(a)の表に示す半導体発光素子は、実施例1に対応し、図5(a)の表と比較した図5(b)の表に示す半導体発光素子は、比較例1に対応している。尚、実施例1及び比較例1では、第1障壁層1511〜第6障壁層1516の膜厚は2.5nm、第7障壁層1517の膜厚は4.5nmとし、また井戸層B〜井戸層Fの膜厚は3.5nm、井戸層Aの膜厚は4.4nmである。井戸層を構成するGaInNのIn組成は、発光波長が460nmとなるように調整した。
実施例1〜実施例9、比較例1〜比較例2の半導体発光素子に20Vの逆方向電圧を加え、逆電流(IR)を測定した。これらの結果を表1に示す。
Figure 0005998953
実施例1〜実施例9及び比較例1〜比較例2のすべての発光層150には、V字状凹部150Vが同程度の面密度で生じていた。これは、Vピットの主たる発生原因がn型半導体層140に生じた貫通転位140Dによるためである。実施例1と比較例1のn側井戸層のV字状凹部150Vの斜面の部位(Vピット表面からの距離0nm)に存在するIn原子の規格化濃度、および、斜面から25nmの部位(Vピット表面からの距離25nm)に存在するIn原子の規格化濃度は、それぞれ図5(a)、図5(b)の通りである。
実施例2〜実施例9においても、n側井戸層のIn原子の濃度分布は実施例1と同様の傾向であり、少なくとも1層以上のn側井戸層は、該斜面のIn原子の濃度が当該n側井戸層内に存在するIn原子の濃度の50%以下であり、また、斜面から25nmの部位におけるIn原子の濃度がn側井戸層内に存在するIn原子の濃度の90%以下であった。
一方、比較例2のn側井戸層のIn原子の濃度分布は比較例1と同様の傾向であり、いずれのn側井戸層も、斜面の部分(Vピット表面からの距離0nm)のIn原子の濃度が、V字状凹部150Vの表面から50nmの部位におけるIn原子の濃度の50%(規格値0.5)より高く、また、斜面から25nmの部位におけるIn原子の濃度もn側井戸層内に存在するIn原子の濃度の90%(規格値0.9)より高かった。
実施例1の逆電流(IR)は1.3μAであり、比較例1の20μAの10分の1以下に低減しており、逆電流特性が著しく優れることが分かる。実施例2〜実施例9も、逆電流(IR)はすべて5μAより小さく、良好な逆電流特性を持つことが分かる。一方、比較例2の逆電流(IR)は7.2μAで、5μAより大きく、いずれの実施例と比べても、逆電流特性が劣っていることが分かる。
1…半導体発光素子、110…基板、120…中間層、130…下地層、140…n型半導体層、141…nコンタクト層、142…nクラッド層、150…発光層、150V…V字状凹部、151…障壁層、1511…第1障壁層、1512…第2障壁層、1513…第3障壁層、1514…第4障壁層、1515…第5障壁層、1516…第6障壁層、1517…第7障壁層、152…井戸層、1521…第1井戸層、1522…第2井戸層、1523…第3井戸層、1524…第4井戸層、1525…第5井戸層、1526…第6井戸層、153…凹部斜面、160…p型半導体層、161…pクラッド層、162…pコンタクト層、170…透明導電層、180…保護層、190…透明絶縁層、300…p側電極、310…延伸部、400…n側電極

Claims (7)

  1. 基板上に積層されたn型半導体層と、障壁層およびIn原子を含む井戸層が交互に複数積層された多重量子井戸構造からなる発光層と、p型半導体層と、を有し、
    前記発光層は、3層以上の前記井戸層と、3層以上の当該井戸層のそれぞれを両側から挟み込むとともに、前記n型半導体層との境界部にて当該n型半導体層と接続され且つ前記p型半導体層との境界部にて当該p型半導体層と接続される4層以上の前記障壁層とを備え、
    3層以上の前記井戸層は、前記n型半導体層に近い側から順に設けられる複数のn側井戸層と、前記p型半導体層に近い側の1つのp側井戸層とからなり、
    前記発光層には、前記p型半導体層側に開口した凹部の斜面からなるV字状凹部が生じており、少なくとも1層以上の前記n側井戸層の当該斜面のIn原子の濃度が当該n側井戸層内に存在するIn原子の濃度の50%以下であり、少なくとも1層以上の当該n側井戸層の当該斜面から25nmの部位におけるIn原子の濃度が当該n側井戸層内に存在するIn原子の濃度の90%以下である
    ことを特徴とする半導体発光素子。
  2. 前記n側井戸層の前記斜面のIn原子の濃度は、前記p型半導体層に最も近い当該n側井戸層の当該斜面と比較して前記n型半導体層に最も近い当該n側井戸層の当該斜面で減少することを特徴とする請求項に記載の半導体発光素子。
  3. 前記発光層は、III族窒化物半導体で構成される6層の前記井戸層と、当該井戸層よりもバンドギャップが大きいIII族窒化物半導体で構成される7層の前記障壁層とを備えることを特徴とする請求項1又は2に記載の半導体発光素子。
  4. 前記井戸層は、Ga1−yInN(0.1<y<0.3)から構成され、前記障壁層は、GaNから構成されることを特徴とする請求項1乃至のいずれか1項に記載の半導体発光素子。
  5. 基板上に積層されたn型半導体層と、障壁層およびIn原子を含む井戸層が交互に複数積層された多重量子井戸構造からなる発光層と、p型半導体層と、を有し、
    前記発光層は、3層以上の前記井戸層と、3層以上の当該井戸層のそれぞれを両側から挟み込むとともに、前記n型半導体層との境界部にて当該n型半導体層と接続され且つ前記p型半導体層との境界部にて当該p型半導体層と接続される4層以上の前記障壁層とを備え、
    3層以上の前記井戸層は、前記n型半導体層に近い側から順に設けられる複数のn側井戸層と、前記p型半導体層に近い側の1つのp側井戸層とからなり、
    前記発光層には、前記p型半導体層側に開口した凹部の斜面からなるV字状凹部が生じており、少なくとも1層以上の前記n側井戸層の当該斜面のIn原子の濃度が当該n側井戸層内に存在するIn原子の濃度の50%以下であり、
    前記n側井戸層の前記斜面のIn原子の濃度は、前記p型半導体層に最も近い当該n側井戸層の当該斜面と比較して前記n型半導体層に最も近い当該n側井戸層の当該斜面で減少することを特徴とする半導体発光素子。
  6. 多重量子井戸構造からなる発光層を有する半導体発光素子の製造方法であって、
    基板上にn型半導体層を積層する第1の工程と、
    有機金属化学気相成長装置により、前記n型半導体層上に、障壁層とGaInNを含む井戸層とが交互に積層した多重量子井戸構造からなり、且つ当該n型半導体層中に生じた貫通転位に起因するV字状凹部を有する発光層を積層する第2の工程と、
    前記発光層上にp型半導体層を積層する第3の工程と、を有し、
    前記第2の工程において、前記障壁層を形成する際に、前記有機金属化学気相成長装置中に原料を供給して第1の成長温度でn側低温障壁層を成長させ、
    次に、原料を供給したまま第1の成長温度より高温の第2の成長温度に昇温して前記n側低温障壁層上に高温障壁層を成長させ、
    続いて原料の供給を停止して前記第2の成長温度より低温の第3の成長温度に降温し、原料供給の停止を継続したまま、少なくとも前記n側低温障壁層の成長に要する時間の0.3倍以上の時間で当該第3の成長温度に前記基板を保持した後に、原料の供給を再開して前記高温障壁層上にp側低温障壁層の成長を続け、
    さらに、前記p側低温障壁層の上に前記井戸層を成長させる操作を含むことを特徴とする半導体発光素子の製造方法。
  7. 前記第2の工程において、原料の供給を停止して前記第2の成長温度より前記第3の成長温度に降温する時間と、原料の供給の停止を継続したまま当該第3の成長温度に前記基板を保持する時間の和が、前記n側低温障壁層の成長に要する時間の1.8倍以上の時間であることを特徴とする請求項に記載の半導体発光素子の製造方法。
JP2013012242A 2013-01-25 2013-01-25 半導体発光素子、半導体発光素子の製造方法 Active JP5998953B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013012242A JP5998953B2 (ja) 2013-01-25 2013-01-25 半導体発光素子、半導体発光素子の製造方法
US14/132,248 US9099572B2 (en) 2013-01-25 2013-12-18 Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
CN201410028811.2A CN103972337B (zh) 2013-01-25 2014-01-21 半导体发光元件、半导体发光元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013012242A JP5998953B2 (ja) 2013-01-25 2013-01-25 半導体発光素子、半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014143358A JP2014143358A (ja) 2014-08-07
JP5998953B2 true JP5998953B2 (ja) 2016-09-28

Family

ID=51221959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013012242A Active JP5998953B2 (ja) 2013-01-25 2013-01-25 半導体発光素子、半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US9099572B2 (ja)
JP (1) JP5998953B2 (ja)
CN (1) CN103972337B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072150A1 (ja) * 2014-11-06 2016-05-12 シャープ株式会社 窒化物半導体発光素子
KR102335105B1 (ko) 2014-11-14 2021-12-06 삼성전자 주식회사 발광 소자 및 그의 제조 방법
CN107873109A (zh) * 2015-04-08 2018-04-03 韩国光技术院 氮化物系半导体发光元件及其制造方法
DE102016101442A1 (de) * 2016-01-27 2017-07-27 Osram Opto Semiconductors Gmbh Konversionselement und strahlungsemittierendes Halbleiterbauelement mit einem solchen Konversionselement
DE102016103346A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
JP2019205970A (ja) * 2018-05-29 2019-12-05 日本電信電話株式会社 半導体光電極
CN109860345B (zh) * 2019-01-18 2020-01-10 湘能华磊光电股份有限公司 一种led外延结构生长方法
CN109860344B (zh) * 2019-01-18 2020-01-10 湘能华磊光电股份有限公司 一种led外延量子阱生长方法
CN110120447A (zh) * 2019-05-23 2019-08-13 福建兆元光电有限公司 氮化物半导体发光元件
CN111446313B (zh) * 2020-03-11 2021-11-26 长春理工大学 一种量子阱结构及其生长方法
US20240154058A1 (en) * 2022-10-11 2024-05-09 Seoul Viosys Co., Ltd. Light emitting device and apparatus having the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895587B2 (ja) * 2005-11-29 2012-03-14 ローム株式会社 窒化物半導体発光素子
JP4435123B2 (ja) * 2006-08-11 2010-03-17 ソニー株式会社 表示装置の駆動方法
JP5050574B2 (ja) * 2007-03-05 2012-10-17 住友電気工業株式会社 Iii族窒化物系半導体発光素子
JP2010232597A (ja) * 2009-03-30 2010-10-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
JP5353802B2 (ja) 2010-04-12 2013-11-27 豊田合成株式会社 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353821B2 (ja) * 2010-05-31 2013-11-27 豊田合成株式会社 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices

Also Published As

Publication number Publication date
US20140209921A1 (en) 2014-07-31
CN103972337A (zh) 2014-08-06
US9099572B2 (en) 2015-08-04
JP2014143358A (ja) 2014-08-07
CN103972337B (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
JP5998953B2 (ja) 半導体発光素子、半導体発光素子の製造方法
JP6079628B2 (ja) 窒化物半導体発光素子
US10396240B2 (en) III-nitride semiconductor light emitting device having amber-to-red light emission (>600 nm) and a method for making same
US20110309400A1 (en) Nitride semiconductor device and manufacturing method of the device
JP4617922B2 (ja) 半導体装置の製造方法
US11482642B2 (en) Light emitting element
US20110248308A1 (en) Nitride-based semiconductor device and method for fabricating the same
JP2015511407A (ja) 窒化ガリウム系発光ダイオード
JP2008118049A (ja) GaN系半導体発光素子
KR102091843B1 (ko) m면 질화물계 발광다이오드의 제조 방법
US8164109B2 (en) Nitride semiconductor element and method for producing the same
JP3951973B2 (ja) 窒化物半導体素子
JP2008288532A (ja) 窒化物系半導体装置
JP2015167177A (ja) Iii族窒化物半導体発光素子の製造方法
US20130001513A1 (en) Nitride semiconductor element and manufacturing method therefor
JP2013122950A (ja) Iii族窒化物半導体発光素子
US20140284550A1 (en) Light-emitting device
JP2008294018A (ja) Iii族窒化物系化合物半導体発光素子の製造方法
JP5668647B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2008227103A (ja) GaN系半導体発光素子
JP6482388B2 (ja) 窒化物半導体発光素子
JP5834495B2 (ja) 窒化物半導体素子
KR20100109629A (ko) 발광 다이오드
JP6891865B2 (ja) 発光素子
JP4954534B2 (ja) 窒化物半導体素子およびその製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5998953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150