WO2016072150A1 - 窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子 Download PDF

Info

Publication number
WO2016072150A1
WO2016072150A1 PCT/JP2015/075558 JP2015075558W WO2016072150A1 WO 2016072150 A1 WO2016072150 A1 WO 2016072150A1 JP 2015075558 W JP2015075558 W JP 2015075558W WO 2016072150 A1 WO2016072150 A1 WO 2016072150A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
light emitting
type
semiconductor light
Prior art date
Application number
PCT/JP2015/075558
Other languages
English (en)
French (fr)
Inventor
勝次 井口
谷　善彦
健太朗 野中
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/520,852 priority Critical patent/US20170317235A1/en
Priority to JP2016557482A priority patent/JP6482573B2/ja
Publication of WO2016072150A1 publication Critical patent/WO2016072150A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Definitions

  • the present invention relates to a nitride semiconductor light emitting device.
  • a group III-V compound semiconductor containing nitrogen (hereinafter referred to as “group III nitride semiconductor”) has a band gap energy corresponding to the energy of light having a wavelength in the infrared region to the ultraviolet region. Therefore, a group III nitride semiconductor is useful as a material for a light emitting element that emits light having a wavelength in the infrared region to the ultraviolet region, or as a material for a light receiving element that receives light having a wavelength in the infrared region to the ultraviolet region. is there.
  • the bonding force between atoms constituting the group III nitride semiconductor is strong, the dielectric breakdown voltage is high, and the saturation electron velocity is high.
  • the group III nitride semiconductor is also useful as a material for an electronic device such as a high-temperature transistor with high temperature resistance and high output.
  • group III nitride semiconductors are attracting attention as easy-to-handle materials because they hardly harm the environment.
  • a quantum well structure as a light emitting layer.
  • the light emitting layer may have a single quantum well (SQW) structure, or a multiple quantum well (MQW) structure in which well layers and barrier layers are alternately stacked. May be.
  • an InGaN layer is generally used as the well layer of the light emitting layer, and a GaN layer is used as the barrier layer of the light emitting layer.
  • a blue LED Light Emitting Diode
  • a white LED can be produced by combining this blue LED with a phosphor.
  • an AlGaN layer is used as the barrier layer, it is thought that the light emission efficiency increases because the band gap energy difference between the barrier layer and the well layer increases. However, a better quality crystal is obtained with AlGaN than with GaN. There is also the problem of difficulty.
  • an AlGaN layer is generally used as a barrier layer.
  • the light emitting layer is sandwiched between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.
  • the n-type nitride semiconductor layer includes an n-type contact layer to which an n-side electrode connected to the external connection terminal is connected.
  • the concentration needs to be increased (for example, 1 ⁇ 10 19 / cm 3 ), and the n-type contact layer needs to be formed thick (1 to 4 ⁇ m).
  • nitride semiconductor light emitting devices that emit light in the visible to ultraviolet region
  • a GaN layer is often used as the n-type contact layer.
  • an AlGaN layer may be used as the n-type contact layer.
  • the n-type contact layer is provided on the base layer, and the base layer is provided on the sapphire substrate with the buffer layer interposed therebetween.
  • convex portions are regularly formed on the upper surface of the sapphire substrate.
  • the buffer layer a GaN layer or an AlN layer having a thickness of about 20 nm is employed.
  • the underlayer a non-doped GaN layer having a thickness of 1 to 4 ⁇ m is often used.
  • N-type having various structures such as a strained superlattice layer or a laminated structure of an undoped layer and a Si-doped layer between the n-type contact layer and the light-emitting layer for the purpose of improving the internal quantum efficiency of the light-emitting layer Providing a buffer layer is employed.
  • the n-type buffer layer is more important than the n-type contact layer as a factor that determines the characteristics of the nitride semiconductor light emitting device.
  • the effect of optimizing the lower structure becomes more important than the n-type buffer layer such as the base layer and the n-type contact layer.
  • the crystallinity of the light emitting layer and the like is improved when the thickness of the underlayer is increased.
  • the crystallinity of the light emitting layer or the like is determined only by the thickness of the base layer.
  • increasing the thickness of the underlying layer does not necessarily contribute to improving the light output.
  • increasing the thickness of the underlayer is likely to contribute to an improvement in light output.
  • Patent Document 3 Japanese Patent Laid-Open No. 2000-2322366
  • Patent Document 4 Japanese Patent Laid-Open No. 2012-248656
  • a pit buried layer is made of undoped GaN
  • a low dislocation layer is about 1.5 ⁇ m
  • an n-type contact layer having a thickness of about 4.2 ⁇ m
  • Patent Document 5 International Publication No. 2011/004890
  • an n-type contact layer made of Si-doped n-type GaN having a thickness of 3.2 ⁇ m is formed on an underlayer made of undoped GaN having a thickness of 5 ⁇ m. It is described to grow.
  • Patent Document 6 Japanese Patent Laid-Open No. 2010-135490
  • a Si-doped n-type GaN contact layer having a thickness of 2 ⁇ m is grown on an underlayer made of undoped GaN having a thickness of 8 ⁇ m. ing.
  • Patent Document 7 discusses various thicknesses of the base layer and the n-type contact layer from the viewpoint of reducing the emission wavelength distribution ⁇ of the light emitting layer.
  • a 9.6 ⁇ m-thick GaN layer and a 8.6 ⁇ m-thick GaN layer are suggested as the base layer, and an Si-doped n-type GaN layer having a thickness of 2 to 4 ⁇ m is used as the n-type contact layer.
  • Nonitride semiconductor light emitting device To further improve the light emission efficiency, it is necessary to improve the light emission efficiency at the actual use temperature of the nitride semiconductor light emitting device, and it is necessary to improve the temperature characteristics of the nitride semiconductor light emitting device ("Nitride semiconductor light emitting device").
  • Temperature characteristic of means the ratio between the luminous efficiency at room temperature and the luminous efficiency at a high temperature (for example, 80 ° C.)
  • the nitride semiconductor light-emitting element increases as the operating temperature of the nitride semiconductor light-emitting element increases. However, from a practical point of view, high temperature characteristics are required).
  • ESD Electrostatic Discharge
  • blue light emitting devices are strongly required to improve performance and reduce initial defects. Therefore, it is indispensable for the nitride semiconductor light-emitting device to perform ESD defect screening (detecting the quality of ESD resistance by screening) before shipment.
  • ESD defect screening detecting the quality of ESD resistance by screening
  • the yield of the nitride semiconductor light emitting device is reduced, and the cost of the nitride semiconductor light emitting device is increased. Therefore, there is an urgent need to improve the electrical resistance of the epi layer (epitaxially grown layer).
  • the nitride semiconductor light emitting device is required to improve the crystallinity of the light emitting layer and the ESD resistance.
  • the thickness of the base layer or the thickness of the n-type contact layer is increased in order to improve the crystallinity of the light emitting layer, there arises a problem that the defective rate of ESD resistance increases. Therefore, nitride semiconductor light-emitting devices are required to achieve improvement in light emission efficiency at actual use temperatures, improvement in temperature characteristics, and improvement in ESD resistance without conflicting.
  • An object of the present invention is to provide a nitride semiconductor light-emitting device that can be realized without reciprocal improvement in luminous efficiency at an actual use temperature, improvement in temperature characteristics, and improvement in ESD resistance.
  • the nitride semiconductor light-emitting device of the present invention includes at least an underlayer, an n-type contact layer, a light-emitting layer, and a p-type nitride semiconductor layer that are sequentially provided on a substrate.
  • the film thickness ratio R which is the ratio of the thickness of the n-type contact layer to the thickness of the underlayer, is 0.8 or less.
  • the number density of V pits on the surface of the light emitting layer located on the p-type nitride semiconductor layer side is 1.5 ⁇ 10 8 / cm 2 or less.
  • the film thickness ratio R is 0.6 or less.
  • the concentration of conductive impurities in the underlayer is 1.0 ⁇ 10 17 / cm 3 or less. More preferably, the underlying layer is not intentionally doped with conductive impurities.
  • the underlayer is preferably made of a nitride semiconductor represented by the general formula Al x1 In y1 Ga 1 -x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1).
  • the n-type contact layer is preferably made of a nitride semiconductor represented by the general formula Al x2 In y2 Ga 1 -x2-y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1). More preferably, the base layer and the n-type contact layer have different concentrations of conductive impurities and have the same composition. More preferably, both the base layer and the n-type contact layer are made of GaN, or both the base layer and the n-type contact layer are made of AlGaN.
  • the thickness of the underlayer is preferably 4.5 ⁇ m or more.
  • the nitride semiconductor light emitting device of the present invention can be realized without contradicting the improvement in luminous efficiency at the actual use temperature, the improvement in temperature characteristics, and the improvement in ESD resistance.
  • FIG. 1 is a plan view of a nitride semiconductor light emitting device according to an embodiment of the present invention. It is an image which shows the result of having observed by AFM (Atomic Force Microscopy) with respect to the upper surface of the light emitting layer of the nitride semiconductor light emitting element of one Embodiment of this invention. It is a graph which shows the relationship (experimental result) of film thickness ratio R and the defect rate of ESD tolerance (ESD defect rate). It is a graph which shows the relationship (experimental result) between the planar density of V pit, and the optical output of a nitride semiconductor light-emitting device.
  • AFM Application Force Microscopy
  • the portion described on the lower side of FIG. 1 may be expressed as “lower”, and the portion described on the upper side of FIG. 1 may be expressed as “upper”. This is an expression for convenience and is different from “upper” and “lower” defined for the direction of gravity.
  • concentration of conductive impurities and the “carrier concentration” which is the concentration of electrons generated with doping of n-type impurities or the concentration of holes generated with doping of p-type impurities are used.
  • Carrier gas refers to a gas other than a group III source gas, a group V source gas, and an impurity source gas (a source of conductive impurities). Atoms constituting the carrier gas are not taken into a layer such as a nitride semiconductor layer.
  • the “n-type nitride semiconductor layer” may include a low carrier concentration n-type layer or an undoped layer having a thickness that does not impede the flow of electrons practically.
  • the “p-type nitride semiconductor layer” may include a p-type layer or an undoped layer having a low carrier concentration with a thickness that does not impede the flow of holes in practice. “Not practically hindered” means that the operating voltage of the nitride semiconductor light emitting device is at a practical level.
  • FIG. 1 is a cross-sectional view of a nitride semiconductor light emitting device according to an embodiment of the present invention, and is a cross-sectional view taken along the line II shown in FIG.
  • FIG. 2 is a plan view of the nitride semiconductor light emitting device 1.
  • the nitride semiconductor light emitting device 1 includes a substrate 3, a buffer layer 5, an underlayer 7, an n-type contact layer 8, an n-type buffer layer 11, a light-emitting layer 14, an intermediate layer 15, and a p-type nitride.
  • Semiconductor layers 16, 17, 18 are provided.
  • the n-type buffer layer 11 is usually composed of a plurality of layers including a low-temperature n-type nitride semiconductor layer (functioning as a V pit generation layer) 9 and a multilayer structure 10 (the multilayer structure 10 has, for example, a superlattice structure). It is configured.
  • n-type contact layer 8 Part of the n-type contact layer 8, the n-type buffer layer 11, the light emitting layer 14, the intermediate layer 15, and the p-type nitride semiconductor layers 16, 17, 18 are etched to form a mesa portion 30.
  • a p-side electrode 25 is provided on the upper surface of the p-type nitride semiconductor layer 18 with the transparent electrode 23 interposed therebetween.
  • An n-side electrode 21 is provided on the exposed surface of the n-type contact layer 8 outside the mesa portion 30 (on the right side in FIG. 1).
  • the transparent protective film 27 covers the transparent electrode 23 and the side surface of each layer exposed by etching, and the n-side electrode 21 and the p-side electrode 25 are exposed from the transparent protective film 27.
  • the configuration of the nitride semiconductor light-emitting element 1 and the manufacturing method thereof are as described in detail in Patent Document 2, and conventionally known techniques described in Patent Document 2 and the like are limited unless otherwise specified. It can be used without.
  • the structure above the n-type contact layer 8 in the nitride semiconductor light emitting device 1 is not particularly limited in the present invention. With respect to the materials, compositions, forming methods, forming conditions, thicknesses, and concentrations of conductive impurities of those components, conventionally known techniques can be appropriately combined.
  • the p-type nitride semiconductor layer is usually configured by laminating a p-type AlGaN layer 16, a p-type GaN layer 17, and a p-type contact layer 18 from the substrate 3 side.
  • the configuration of the p-type nitride semiconductor layer is not particularly limited. Hereinafter, a detailed description of the configuration of the p-type nitride semiconductor layer is omitted.
  • the planar structure of the nitride semiconductor light emitting device 1 shown in FIG. 2 is not particularly limited in the present invention, and various planar structures can be adopted.
  • a structure capable of realizing flip-chip connection in which the nitride semiconductor light emitting element 1 is turned upside down and connected to the substrate can be employed.
  • the planar structure of the nitride semiconductor light emitting device 1 is not particularly limited in the present invention.
  • detailed description of the planar structure of the nitride semiconductor light emitting device 1 will be omitted.
  • the substrate 3 may be an insulating substrate such as a sapphire substrate, or may be a conductive substrate such as a GaN substrate, SiC substrate, or ZnO substrate.
  • the thickness of the substrate 3 during the growth of the nitride semiconductor layer differs depending on the size of the substrate 3 and thus cannot be generally described. However, for a substrate having a diameter of 150 mm, it is preferably 900 ⁇ m or more and 1200 ⁇ m or less.
  • the thickness of the substrate 3 in the nitride semiconductor light emitting device 1 is preferably, for example, 50 ⁇ m or more and 300 ⁇ m or less.
  • the upper surface of the substrate 3 (the surface of the substrate 3 on which the buffer layer 5 is formed) preferably has a concavo-convex shape composed of convex portions 3A and concave portions 3B as shown in FIG.
  • the shape of the protrusion 3A on the upper surface of the substrate 3 is preferably substantially circular or polygonal (see FIG. 1).
  • the convex portion 3A is preferably provided at a position that is a substantially triangular apex in plan view, and the interval between adjacent apexes is preferably 1 ⁇ m or more and 5 ⁇ m or less.
  • the convex portion 3A may be formed in a trapezoidal shape in a side view, but the apex of the convex portion 3A in the side view is preferably formed in a semicircular shape or a triangular shape.
  • the substrate 3 may be removed after the growth of the nitride semiconductor layer. That is, the nitride semiconductor light emitting device 1 may not include the substrate 3.
  • the buffer layer 5 is preferably, for example, an Al s0 Gat0 O u0 N 1-u0 (0 ⁇ s0 ⁇ 1, 0 ⁇ t0 ⁇ 1, 0 ⁇ u0 ⁇ 1, s0 + t0 ⁇ 0) layer, more preferably an AlN layer. Or it is an AlON layer.
  • the thickness of the buffer layer 5 is not particularly limited, but is preferably 3 nm or more and 100 nm or less, and more preferably 5 nm or more and 50 nm or less.
  • the underlayer 7 is formed on the upper surface of the buffer layer 5 by, for example, MOCVD (Metal Organic Chemical Vapor Deposition).
  • the underlayer 7 is preferably made of, for example, a nitride semiconductor represented by the general formula Al x1 In y1 Ga 1 -x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1).
  • the underlayer 7 is preferably made of a nitride semiconductor containing Ga as a group III element.
  • the underlayer 7 may be doped with n-type impurities in the range of 1 ⁇ 10 17 / cm 3 or less. Thereby, the dislocation density is lowered and the crystallinity is improved.
  • the base layer 7 is not intentionally doped with a conductive impurity (for example, an n-type impurity or a p-type impurity), in other words, The underlayer 7 is preferably an undoped layer. “The base layer 7 is not intentionally doped with a conductive impurity” means that the base layer 7 is grown without flowing an impurity source gas in the growth process.
  • the concentration of the conductive impurities in the underlying layer 7 is less than the detection limit of the analyzer for analyzing the concentration of the conductive impurities. It becomes.
  • the detection limit of the SIMS silicon concentration is 7 ⁇ 10 16 / cm 3 .
  • an n-type impurity can be used as the conductive impurity doped in the underlayer 7.
  • a n-type impurity can be used.
  • Si at least one of Si, Ge and Sn can be used, and Si is preferably used.
  • Si silane or disilane is preferably used as the n-type impurity source gas.
  • n-type contact layer In the n-type contact layer 8, a layer made of a nitride semiconductor represented by the general formula Al x2 In y2 Ga 1 -x2-y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1) is doped with n-type impurities. More preferably, it is represented by the general formula Al x2 Ga 1-x2 N (0 ⁇ x2 ⁇ 1, preferably 0 ⁇ x2 ⁇ 0.5, more preferably 0 ⁇ x2 ⁇ 0.1). The layer made of a nitride semiconductor is doped with an n-type impurity.
  • a nitride semiconductor represented by the general formula Al x2 In y2 Ga 1 -x2-y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1) is doped with n-type impurities. More preferably, it is represented by the general formula Al x2 Ga 1-x2 N (0 ⁇ x2
  • the n-type impurity doped in the n-type contact layer 8 is preferably Si, P, As, or Sb, and more preferably Si. This also applies to an n-type nitride semiconductor layer (for example, the n-type buffer layer 11) described later.
  • the concentration of the n-type impurity is not particularly limited, but is preferably 1.2 ⁇ 10 19 / cm 3 or less.
  • the resistance of the n-type contact layer 8 can be reduced by increasing the thickness of the n-type contact layer 8 as much as possible.
  • problems such as occurrence of defective ESD resistance or a decrease in productivity of the nitride semiconductor light emitting device 1 occur. This point will be described later.
  • the thickness of the lower structure up to the n-type contact layer 8 is very large. Therefore, the lower structure up to the n-type contact layer 8 is grown in as short a time as possible while ensuring a certain crystallinity. It is necessary to let Therefore, the formation temperature of the lower structure up to the n-type contact layer 8 is generally several hundred degrees Celsius higher than the formation temperature of the light emitting layer 14.
  • the n-type buffer layer 11 serves as a buffer layer for shifting from the growth of the substructure up to the n-type contact layer 8 to the growth of the light emitting layer 14, and the growth temperature of the n-type buffer layer 11 is the n-type contact. It is lower than the growth temperature of the layer 8 and higher than the growth temperature of the light emitting layer 14.
  • the layer in contact with the n-type contact layer 8 in the n-type buffer layer 11 is the low-temperature n-type nitride semiconductor layer 9.
  • the low-temperature n-type nitride semiconductor layer 9 functions as a V pit 20 generation layer.
  • the “low temperature” of the low-temperature n-type nitride semiconductor layer 9 means that the growth temperature is lower than the growth temperature of the n-type contact layer 8.
  • the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 is preferably a highly doped n-type GaN layer having a thickness of 25 nm, for example.
  • “highly doped” means that the concentration of the n-type impurity is 3 ⁇ 10 18 / cm 3 or more. If the n-type impurity concentration in the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 becomes too high, the light emitting layer 14 formed on the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 The luminous efficiency may be reduced. Therefore, the n-type impurity concentration in the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 is preferably 1.2 ⁇ 10 19 / cm 3 or less.
  • the layer is doped with impurities, more preferably In u3 Ga 1 -u3 N (0 ⁇ u3 ⁇ 1, preferably 0 ⁇ u3 ⁇ 0.5, more preferably 0 ⁇ u3 ⁇ 0.15).
  • the layer is a layer doped with n-type impurities.
  • the thickness of such a low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 is preferably 5 nm or more, more preferably 10 nm or more.
  • a multilayer structure 10 is preferably provided between the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 and the light emitting layer 14.
  • the main function of the multilayer structure 10 is to separate the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 and the light emitting layer 14 and make the growth surface structure at the start of growth of the light emitting layer 14 as flat and smooth as possible. Furthermore, the V pit 20 is enlarged to a certain size or more.
  • the multilayer structure 10 it is preferable to use a superlattice layer having a superlattice structure.
  • the superlattice layer is formed by alternately laminating crystal layers having different compositions (thickness of each crystal layer is very thin, for example, 10 nm or less), so that the periodic structure has a longer periodic structure than the basic unit cell. Means layer.
  • the multilayer structure 10 has a superlattice structure in which a wide band gap layer and a narrow band gap layer whose band gap energy is smaller than that of the wide band gap layer are alternately stacked.
  • the multilayer structure 10 does not necessarily have a superlattice structure, and may be configured by stacking layers having a thickness larger than that of the crystal layer.
  • Each wide band gap layer is preferably an Al a1 Ga b1 In 1-a1-b1 N (0 ⁇ a1 ⁇ 1, 0 ⁇ b1 ⁇ 1) layer, and more preferably a GaN layer.
  • Each narrow band gap layer preferably has a band gap energy smaller than that of the wide band gap layer and larger than that of each well layer (described later).
  • the narrow band gap layer is an Al a2 Ga b2 In 1-a2-b2 N (0 ⁇ a2 ⁇ 1, 0 ⁇ b2 ⁇ 1, (1-a1-b1) ⁇ (1-a2-b2)) layer.
  • a Gab2In1 -b2N (0 ⁇ b2 ⁇ 1) layer is preferable.
  • At least one of the wide band gap layer and the narrow band gap layer preferably contains an n-type impurity. Thereby, the drive voltage of the nitride semiconductor light emitting element 1 can be suppressed low.
  • the concentration of the n-type impurity is preferably 1.2 ⁇ 10 19 / cm 3 or less, for example.
  • the n-type impurity is not particularly limited, but is preferably Si, P, As, Sb, or the like, and more preferably Si.
  • the multilayer structure 10 preferably has several to about 20 wide band gap layers and narrow band gap layers. Thereby, the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 can be further separated from the light emitting layer 14.
  • the multilayer structure 10 has 20 or more wide band gap layers and narrow band gap layers, it is preferable that the five wide band gap layers and narrow band gap layers located on the light emitting layer 14 side contain an n-type impurity. Thereby, the number of electrons injected into the light emitting layer 14 can be increased. Therefore, the light output of the nitride semiconductor light emitting device 1 is improved. In addition, the driving voltage of the nitride semiconductor light emitting device 1 can be reduced.
  • the multilayer structure 10 When the multilayer structure 10 has a superlattice structure composed of an undoped layer and a superlattice structure composed of an n-type semiconductor layer, the multilayer structure 10 can have the following configuration.
  • a superlattice structure including 17 sets of wide band gap layers (undoped layers) and narrow band gap layers (undoped layers) is provided on the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9.
  • a superlattice structure including 17 sets of wide band gap layers (undoped layers) and narrow band gap layers (undoped layers) is provided.
  • a superlattice structure composed of three sets of wide bandgap layers (n-type semiconductor layers) and narrow bandgap layers (n-type semiconductor layers) is provided.
  • the multilayer structure 10 When the multilayer structure 10 has a superlattice structure composed of an undoped layer and a superlattice structure composed of an n-type semiconductor layer, the multilayer structure 10 may have the following configuration.
  • a second superlattice structure composed of 10 sets of wide bandgap layers (undoped layers) and narrow bandgap layers (undoped layers).
  • a third superlattice structure including five wide bandgap layers (n-type semiconductor layers) and narrow bandgap layers (n-type semiconductor layers) is provided.
  • the thickness of the multilayer structure 10 is preferably 40 nm or more, more preferably 50 nm or more, and further preferably 60 nm or more.
  • the thickness of the multilayer structure 10 is preferably 100 nm or less, and more preferably 80 nm or less. When the thickness of the multilayer structure 10 exceeds 100 nm, the crystal quality of the light emitting layer 14 may be deteriorated.
  • V pits 20 are partially formed in the light emitting layer 14.
  • the V-pit 20 is partially formed in the light-emitting layer 14 means that the upper surface of the light-emitting layer 14 (the surface of the light-emitting layer 14 located on the p-type nitride semiconductor layer 16 side) is observed by AFM.
  • the V pit 20 is observed in the form of black dots on the upper surface of the light emitting layer 14 (inverted hexagonal pyramidal holes in the light emitting layer 14) (see FIG. 3). In FIG. 3, the result of having observed the upper surface of the light emitting layer 14 by AFM is shown.
  • the barrier layer is sandwiched between the well layers, and the barrier layers and the well layers are alternately stacked.
  • An intermediate layer 15 (described later) is provided on the well layer located closest to the p-type nitride semiconductor layer 16 among the plurality of well layers included in the light emitting layer 14.
  • the light emitting layer 14 may be configured by sequentially stacking one or more semiconductor layers different from the barrier layer and the well layer, the barrier layer, and the well layer.
  • the length of one cycle of the light emitting layer 14 (the sum of the thickness of the barrier layer and the thickness of the well layer) is preferably, for example, 5 nm to 200 nm.
  • each well layer is preferably adjusted according to the emission wavelength required for the nitride semiconductor light emitting device 1.
  • the well layer is preferably an Al c Ga d In 1-cd N (0 ⁇ c ⁇ 1, 0 ⁇ d ⁇ 1) layer, and more preferably In e Ga 1-e N (without Al). 0 ⁇ e ⁇ 1) layer.
  • the composition of each well layer preferably contains Al.
  • the composition of the well layers is preferably the same. As a result, the wavelengths of light emitted by recombination of electrons and holes in the well layer can be made the same. Therefore, the emission spectrum width of the nitride semiconductor light emitting device 1 can be narrowed.
  • the well layer located on the p-type nitride semiconductor layer 16 side contains as little conductive impurities as possible. In other words, it is preferable to grow the well layer located on the p-type nitride semiconductor layer 16 side without introducing the impurity source gas. Thereby, since non-radiative recombination hardly occurs in each well layer, the light emission efficiency of the nitride semiconductor light emitting device 1 can be increased.
  • the well layer located on the substrate 3 side may contain n-type impurities. Thereby, the drive voltage of the nitride semiconductor light emitting element 1 can be lowered.
  • the thickness of the well layer is not particularly limited, but is preferably the same as each other. If the thicknesses of the well layers are the same, the quantum levels of the well layers are also the same. Therefore, light having the same wavelength is generated in the well layer due to recombination of electrons and holes. Thereby, the emission spectrum width of the nitride semiconductor light emitting device 1 can be narrowed.
  • the composition or thickness of the well layer is intentionally different, the emission spectrum width of the nitride semiconductor light emitting device 1 can be broadened. Therefore, when the nitride semiconductor light emitting element 1 is used for an application such as illumination, it is preferable to intentionally vary the composition or thickness of the well layer. For example, the thickness of the well layer can be changed within a range of 1 nm to 7 nm. If the thickness of the well layer is outside this range, the light emission efficiency of the nitride semiconductor light emitting device 1 may be reduced.
  • the number of well layers included in the light emitting layer 14 is not particularly limited, but is preferably 2 or more and 20 or less, more preferably 3 or more and 15 or less, and more preferably 4 or more and 12 layers. More preferably, it is as follows.
  • each barrier layer is not particularly limited, but is preferably 1 nm or more and 10 nm or less, and more preferably 3 nm or more and 7 nm or less.
  • the drive voltage of the nitride semiconductor light emitting element 1 decreases as the thickness of each barrier layer decreases. However, if the thickness of each barrier layer is extremely thin, the luminous efficiency of the nitride semiconductor light emitting device 1 may be reduced.
  • the concentration of the n-type impurity in the barrier layer is not particularly limited, and is preferably set as appropriate.
  • the barrier layer located on the substrate 3 side preferably contains an n-type impurity, and on the p-type nitride semiconductor layer 16 side. It is preferable that the barrier layer located contains n-type impurities at a lower concentration than the barrier layer located on the substrate 3 side or does not intentionally contain n-type impurities.
  • the intermediate layer 15 is provided between the light-emitting layer 14 and the p-type nitride semiconductor layer 16, and p-type impurities (for example, Mg) diffuse from the p-type nitride semiconductor layer 16 to the light-emitting layer 14 (particularly, the well layer). It has a role to prevent this. If the p-type impurity diffuses into the well layer, the light emission efficiency of the nitride semiconductor light emitting device 1 may be reduced. Therefore, it is preferable to provide the intermediate layer 15 between the light emitting layer 14 and the p-type nitride semiconductor layer 16.
  • p-type impurities for example, Mg
  • the intermediate layer 15 is preferably an Al f Ga g In 1-fg N (0 ⁇ f ⁇ 1, 0 ⁇ g ⁇ 1) layer, more preferably Al h Ga 1-h N (0 ⁇ H ⁇ 1) layer.
  • the thickness of the intermediate layer 15 is not particularly limited, but is preferably 1 nm or more and 10 nm or less, and more preferably 3 nm or more and 5 nm or less. If the thickness of the intermediate layer 15 is less than 1 nm, the diffusion of p-type impurities from the p-type nitride semiconductor layer 16 to the light-emitting layer 14 (particularly the well layer) may not be prevented. If the thickness of the intermediate layer 15 exceeds 10 nm, the hole injection efficiency into the light emitting layer 14 is lowered, and thus the light emission efficiency of the nitride semiconductor light emitting device 1 is lowered.
  • FIG. 1 shows that the nitride semiconductor light emitting device 1 includes a p-type nitride semiconductor layer having a three-layer structure of a p-type AlGaN layer 16, a p-type GaN layer 17, and a high-concentration p-type GaN layer 18. ing.
  • the configuration shown in FIG. 1 is only an example of the configuration of the p-type nitride semiconductor layer.
  • a p-type impurity is not specifically limited, For example, it is preferable that it is magnesium.
  • the carrier concentration in each of the p-type nitride semiconductor layers 16, 17, and 18 is preferably 1 ⁇ 10 17 / cm 3 or more. Since the activation rate of the p-type impurity is about 0.01, the concentration of the p-type impurity in each of the p-type nitride semiconductor layers 16, 17 and 18 (the concentration of the p-type impurity is different from the carrier concentration) is 1 ⁇ . It is preferably 10 19 / cm 3 or more.
  • the concentration of the p-type impurity in the portion located on the light emitting layer 14 side of the p-type nitride semiconductor layer may be less than 1 ⁇ 10 19 / cm 3 .
  • the total thickness of the p-type nitride semiconductor layers 16, 17, and 18 is not particularly limited, but is preferably 50 nm or more and 300 nm or less. By reducing the total thickness of the p-type nitride semiconductor layers 16, 17 and 18, the heating time during the growth can be shortened. Thereby, diffusion of p-type impurities into the light emitting layer 14 can be suppressed.
  • the n-side electrode 21 and the p-side electrode 25 are electrodes for supplying driving power to the nitride semiconductor light emitting element 1.
  • Each of the n-side electrode 21 and the p-side electrode 25 preferably has a pad electrode part and a branch electrode part connected to the pad electrode part (FIG. 2). Thereby, an electric current can be spread
  • at least one of the n-side electrode 21 and the p-side electrode 25 may be composed of only the pad electrode portion.
  • an insulating layer for preventing current injection into the p-side electrode 25 is provided below the p-side electrode 25. Thereby, the amount of light shielded by the p-side electrode 25 among the light generated in the light emitting layer 14 is reduced.
  • the n-side electrode 21 is preferably configured, for example, by laminating a titanium layer, an aluminum layer, and a gold layer in this order. Assuming the case where wire bonding is performed on the n-side electrode 21, the thickness of the n-side electrode 21 is preferably 1 ⁇ m or more.
  • the p-side electrode 25 is preferably composed of, for example, a nickel layer, an aluminum layer, a titanium layer, and a gold layer laminated in this order, but may be made of the same material as the n-side electrode 21. Assuming the case where wire bonding is performed on the p-side electrode 25, the thickness of the p-side electrode 25 is preferably 1 ⁇ m or more.
  • the transparent electrode 23 is preferably a transparent conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), and preferably has a thickness of 20 nm to 200 nm.
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • FIG. 4 shows the relationship between the film thickness ratio R and ESD failure rate when the sum of the thickness T 2 of the thickness T 1 and the n-type contact layer 8 of the base layer 7 is constant (Experiment Results) .
  • the “ESD failure rate” shown on the vertical axis in FIG. 4 means the ratio of the ESD failure rate at each film thickness ratio R to the ESD failure rate when the film thickness ratio R is 1.
  • the thickness T 1 of the base layer 7 is 3.3 ⁇ m or more and 8 ⁇ m or less
  • the thickness T 2 of the n-type contact layer 8 is 2 ⁇ m or more and 6 ⁇ m or less.
  • the thickness T 1 of the base layer 7 is 3.7 ⁇ m or more and 7.5 ⁇ m or less
  • the thickness T 2 of the n-type contact layer 8 is 2 ⁇ m or more and 4.5 ⁇ m or less.
  • the thickness T 1 of the underlayer 7 is more preferably 4.5 ⁇ m or more. Thereby, crystallinity is improved and the light output of the nitride semiconductor light emitting device 1 is improved. In addition, the planar density of the V pit 20 is reduced, the increase in resistance of the n-type contact layer 8 is suppressed, and the operating voltage of the nitride semiconductor light emitting device 1 is suppressed low.
  • “Thickness T 1 of underlayer 7” means the size of underlayer 7 in the stacking direction of the nitride semiconductor layers.
  • the “thickness T 1 of the foundation layer 7” means the minimum value of the size of the foundation layer 7 in the nitride semiconductor layer stacking direction.
  • the “thickness T 1 of the underlayer 7” means the boundary between the underlayer 7 and the n-type contact layer 8 and the buffer layer and the underlayer 7 on the convex portion 3 ⁇ / b> A of the substrate 3. Means the distance between and the boundary.
  • the cross section of the nitride semiconductor light emitting device 1 can be obtained according to the method of observing.
  • “Thickness T 2 of n-type contact layer 8” means the size of n-type contact layer 8 in the stacking direction of the nitride semiconductor layers. When the thickness of the n-type contact layer 8 is not uniform, the “thickness T 2 of the n-type contact layer 8” is the maximum size of the n-type contact layer 8 in the stacking direction of the nitride semiconductor layers. Mean value. In the case shown in FIG. 1, “the thickness T 2 of the n-type contact layer 8” means the boundary between the base layer 7 and the n-type contact layer 8, the low-temperature n-type nitride semiconductor layer (V pit generation layer). 9 and the distance between the n-type contact layer 8 and the boundary. The thickness T 2 of the n-type contact layer 8 can be obtained by the same method as the thickness T 1 of the base layer 7.
  • V pit generation layer the number density of V pits 20 (hereinafter referred to as “plane density of V pits 20”) on the surface of the light emitting layer 14 located on the p-type nitride semiconductor layer 16 side is a dislocation extending from the base layer 7. Reflects the plane density of. However, dislocations may newly occur during the growth process of the n-type buffer layer 11. Further, it cannot be said that all the dislocations extending from the underlayer 7 form the V pit 20. For this reason, the planar density of the V pits 20 and the planar density of dislocations extending from the underlayer 7 do not exactly match.
  • the V pit 20 is indispensable in order to suppress a decrease in the light emission efficiency of the nitride semiconductor light emitting device 1 due to dislocations penetrating the light emitting layer 14 (the reason will be described later).
  • the plane density of the V pits 20 reflects the plane density of dislocations extending from the underlayer 7
  • the plane density of the V pits 20 is preferably as low as possible, 1.5 ⁇ 10 8 / cm 2 or less is preferable.
  • the plane density of the V pit 20 is 1.2 ⁇ 10 8 / cm 2 .
  • the base layer 7 and the n-type contact layer 8 are It is required to reduce the number of dislocations extending to the light emitting layer 14 side as much as possible. Further, the n-type buffer layer 11 is required to suppress the occurrence of new dislocations in the n-type buffer layer 11, and the V pits 20 are formed as much as possible in the dislocations existing in the n-type buffer layer 11. Is required.
  • the plane density of the V pit 20 is changed by variously changing the growth conditions of the nitride semiconductor layer constituting the nitride semiconductor light emitting element 1, and the plane density of the V pit 20 and the light output of the nitride semiconductor light emitting element 1 are changed.
  • the result of investigating the relationship is shown in FIG. As can be seen from FIG. 5, the light output of the nitride semiconductor light emitting device 1 increased as the planar density of the V pits 20 decreased.
  • nitride semiconductor light emitting devices were manufactured by changing the growth conditions of the nitride semiconductor layers constituting the nitride semiconductor light emitting device 1 in various ways.
  • the relationship between the film thickness ratio R and the ESD defect rate was investigated, and the relationship between the planar density of the V pit 20 and the light output of the nitride semiconductor light emitting device 1 was determined.
  • the results shown in FIGS. 4 and 5 were obtained.
  • the light emitting device was the same nitride semiconductor light emitting device. Also, the nitride semiconductor light emitting device that gave the other result of the two results included in the region X in FIG. 4 and the nitridation that gave the other result of the two results included in the region Y in FIG.
  • the nitride semiconductor light emitting device is the same nitride semiconductor light emitting device. As described above, when the film thickness ratio R is 0.8 or less and the plane density of the V pits 20 is 1.5 ⁇ 10 8 / cm 2 or less, the nitride semiconductor light emitting device 1 at the actual use temperature is obtained.
  • the plane density of the V pits 20 is 1.2 ⁇ 10 8 / cm 2 or less.
  • the plane of the V pit 20 The density can be determined.
  • V pit 20 is indispensable in order to suppress the decrease in the light emission efficiency of the nitride semiconductor light emitting device 1 due to the dislocation (threading dislocation) penetrating through the light emitting layer 14 is described below. Since the V pit 20 is considered to be generated due to threading dislocations, most of the threading dislocations are considered to be inside the V pit 20. Here, since it is possible to suppress the electrons and holes injected into the light emitting layer 14 from reaching the inside of the V pit 20, it is possible to suppress the electrons and holes injected into the light emitting layer 14 from reaching threading dislocations.
  • the underlayer 7 is made of a nitride semiconductor represented by the general formula Al x1 In y1 Ga 1 -x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1)
  • the n-type contact layer 8 is generally formed of a nitride semiconductor represented by the formula Al x2 in y2 Ga 1-x2 -y2 N (0 ⁇ x2 ⁇ 1,0 ⁇ y2 ⁇ 1).
  • the lattice mismatch between the light emitting layer 14 and the underlayer 7 and the n-type contact layer 8 is suppressed to the minimum, so that the crystallinity of the light emitting layer 14 can be improved.
  • the nitride semiconductor light emitting device 1 that has excellent environmental resistance and can be used stably can be provided.
  • the underlayer 7 and the n-type contact layer 8 have the same composition, but different concentrations of conductive impurities. Thereby, since the lattice mismatch between the base layer 7 and the n-type contact layer 8 is minimized, the occurrence of crystal defects can be suppressed, and the crystallinity is improved.
  • the composition of the underlayer 7 and the n-type contact layer 8 is the same” means that the nitride semiconductor constituting the underlayer 7 and the nitride semiconductor constituting the n-type contact layer 8 are the same. Means. Specifically, the types of elements contained in the nitride semiconductor constituting the underlying layer 7 and the types of elements contained in the nitride semiconductor constituting the n-type contact layer 8 are the same.
  • the nitride semiconductor constituting the underlayer 7 is represented by the general formula Al x1 In y1 Ga 1 -x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1), and constitutes the n-type contact layer 8.
  • nitride semiconductor is represented by the general formula Al x2 In y2 Ga 1 -x2-y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1)
  • x1 is 0.9 times or more x2 and 1.1
  • y1 is 0.9 times to 1.1 times y2.
  • both the base layer 7 and the n-type contact layer 8 are preferably made of GaN.
  • the nitride semiconductor light emitting device 1 can be produced stably over a long period of time.
  • the light emitting layer 14 emits ultraviolet rays or near ultraviolet rays
  • it is preferable that both the base layer 7 and the n-type contact layer 8 are made of AlGaN.
  • Underlayer 7 and n-type contact layer 8 have different conductivity-type impurity concentrations means that the concentration of conductive-type impurities in underlayer 7 is 1 ⁇ 2 of the concentration of conductive-type impurities in n-type contact layer 8. Means less than double. Preferably, the concentration of conductive impurities in the underlayer 7 is not more than 1/10 times the concentration of conductive impurities in the n-type contact layer 8.
  • the nitride semiconductor light emitting device 1 can be manufactured according to the following method.
  • the buffer layer 5 is formed on the substrate 3 by, eg, sputtering.
  • the base layer 7, the n-type contact layer 8, the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9, the multilayer structure 10, the light emitting layer 14, and the intermediate layer are formed on the buffer layer 5 by, for example, MOCVD.
  • Layer 15 and p-type nitride semiconductor layers 16, 17, and 18 are formed in this order.
  • the pit generation layer 9 and the n-type contact layer 8 are etched.
  • An n-side electrode 21 is formed on the upper surface of the n-type contact layer 8 exposed by this etching.
  • the transparent electrode 23 and the p-side electrode 25 are sequentially stacked on the upper surface of the p-type nitride semiconductor layer 18. Then, the transparent protective film 27 is formed so that the transparent electrode 23 and the side surface of each layer exposed by the said etching may be covered. Thereby, the nitride semiconductor light emitting device 1 shown in FIG. 1 is obtained.
  • the composition, thickness, and the like of each layer are as described above in “Configuration of nitride semiconductor light emitting device”. Preferred growth conditions for each layer are shown below.
  • the substrate 3 on which the buffer layer 5 is formed is put into a first MOCVD apparatus, and the base layer 7 is grown preferably at 800 ° C. or higher and 1250 ° C. or lower, more preferably 900 ° C. or higher and 1150 ° C. or lower. Thereby, the foundation layer 7 with few crystal defects and excellent crystal quality is formed.
  • the base layer is embedded so as to be embedded between the diagonal facet surfaces by the embedded growth mode. Grow part of 7). In this way, the base layer 7 having a flat growth surface is formed. Thereby, the foundation layer 7 with few crystal defects and excellent crystal quality is formed.
  • the facet growth mode has higher growth pressure and lower growth temperature than the buried growth mode.
  • a part of the underlayer 7 can be grown in the facet growth mode at a pressure of 500 Torr and a temperature of 990 ° C., and the rest of the underlayer 7 is grown in a buried growth mode at a pressure of 200 Torr and a temperature of 1080 ° C. be able to.
  • the n-type contact layer 8 is grown on the upper surface of the underlayer 7 by MOCVD or the like, preferably at 800 ° C. or higher and 1250 ° C. or lower, more preferably 900 ° C. or higher and 1150 ° C. or lower. Thereby, the n-type contact layer 8 with few crystal defects and excellent crystal quality can be grown.
  • the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 It is preferable to grow the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 at a temperature lower than the growth temperature of the n-type contact layer 8.
  • the growth temperature of the low-temperature n-type nitride semiconductor layer (V pit generation layer) is preferably 950 ° C. or lower, more preferably 700 ° C. or higher, and further preferably 750 ° C. or higher. If the growth temperature of the low-temperature n-type nitride semiconductor layer (V pit generation layer) is 700 ° C. or higher, the light emission efficiency in the light emitting layer 14 can be maintained high.
  • the multilayer structure 10 is preferably grown at a temperature not higher than the growth temperature of the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9. As a result, the size of the V pit 20 is increased, so that most of the dislocations penetrating the light emitting layer 14 exist inside the V pit 20, thereby improving the light emission efficiency of the nitride semiconductor light emitting device 1. .
  • the growth temperature of the multilayer structure 10 is preferably 600 ° C. or higher, more preferably 700 ° C. or higher.
  • the low-temperature n-type nitride semiconductor layer (V pit generation layer) 9 and the multilayer structure 10 may be grown at the same growth temperature. Thereby, generation
  • V-pit planar density and nitride semiconductor layer growth conditions In order to reduce the planar density of the V pit 20, the following is important.
  • an aluminum nitride-based material is used as the material of the buffer layer 5, and the base layer 7 is grown on the convex portions 3 ⁇ / b> A at the initial stage of growth of the base layer 7 (the stage in which the unevenness on the surface of the substrate 3 is embedded with the base layer 7).
  • face layer growth of the underlayer 7 in the recess 3B while suppressing dislocations concentrate on the center of the protrusion 3A.
  • the growth rate of each of the low-temperature n-type nitride semiconductor layer 9 and the multilayer structure 10 is maintained at about 0.5 nm / min to 50 nm / min, and the impurity concentration thereof is 1 ⁇ 10 17 / cm 3 or more.
  • the planar density of the V pits 20 can be 1.5 ⁇ 10 8 / cm 2 or less.
  • the growth rate of each of the low-temperature n-type nitride semiconductor layer 9 and the multilayer structure 10 is maintained at about 1.0 nm / min to 15 nm / min, and the impurity concentration thereof is 1 ⁇ 10 18 / cm 3. 3 or more and 1 ⁇ 10 19 / cm 3 or less.
  • the following source gases can be used.
  • the Ga source gas for example, TMG (trimethylgallium) or TEG (triethylgallium) can be used.
  • TMA trimethylaluminium
  • TEA triethylaluminium
  • TMI trimethylindium
  • TEI triethylindium
  • the N source gas for example, NH 3 or DMHy (Dimethyihydrazine) can be used.
  • SiH 4 , Si 2 H 6, or organic Si can be used as a source gas for Si that is an n-type impurity.
  • a source gas for Mg, which is a p-type impurity for example, Cp 2 Mg can be used.
  • the nitride semiconductor light emitting device 1 shown in FIG. 1 includes at least a base layer 7, an n-type contact layer 8, a light emitting layer 14, and p-type nitride semiconductor layers 16, 17, 18 provided in order on a substrate 3.
  • the film thickness ratio R which is the ratio of the thickness of the n-type contact layer 8 to the thickness of the underlayer 7, is 0.8 or less.
  • the number density of V pits on the surface of the light emitting layer 14 located on the p-type nitride semiconductor layers 16, 17, 18 side is 1.5 ⁇ 10 8 / cm 2 or less.
  • the film thickness ratio R is 0.6 or less. Thereby, the ESD tolerance of the nitride semiconductor light emitting device 1 is further improved.
  • the concentration of the conductive impurities in the underlayer 7 is 1.0 ⁇ 10 17 / cm 3 or less. Thereby, the dislocation density is lowered and the crystallinity is improved. More preferably, the underlying layer 7 is not intentionally doped with conductive impurities. Thereby, the favorable crystallinity of the light emitting layer 14 can be maintained.
  • the underlayer 7 is preferably made of a nitride semiconductor represented by the general formula Al x1 In y1 Ga 1-x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1). It is preferably made of a nitride semiconductor represented by the general formula Al x2 In y2 Ga 1-x2-y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1).
  • the base layer 7 and the n-type contact layer 8 have different concentrations of conductive impurities and have the same composition. As a result, the lattice mismatch between the base layer 7 and the n-type contact layer 8 is minimized, so that the crystallinity is improved.
  • Both the base layer 7 and the n-type contact layer 8 are preferably made of GaN. Thereby, since the control of the composition is simplified, the nitride semiconductor light emitting device 1 can be produced stably over a long period of time.
  • Both the underlayer 7 and the n-type contact layer 8 are preferably made of AlGaN. Thereby, the nitride semiconductor light emitting element 1 which emits ultraviolet rays or near ultraviolet rays can be provided.
  • the thickness of the foundation layer 7 is preferably 4.5 ⁇ m or more. As a result, the planar density of the V pit 20 is reduced, the increase in resistance of the n-type contact layer 8 is suppressed, and the operating voltage of the nitride semiconductor light emitting element 1 is suppressed low.
  • Example 1 ⁇ Manufacture of nitride semiconductor light emitting device>
  • a sapphire substrate having a diameter of 150 mm
  • the convex portion had the cross-sectional shape of the convex portion 3A shown in FIG. 1, and thus had a conical tip portion having a low height.
  • the convex portion was provided at a position that is a substantially triangular apex in plan view, and the interval between adjacent apexes was 2 ⁇ m.
  • the shape of the convex portion on the upper surface of the sapphire substrate was substantially circular, and the diameter of the circle was about 1.2 ⁇ m. Further, the height of the convex portion was about 0.6 ⁇ m.
  • the recess had the cross-sectional shape of the recess 3B shown in FIG.
  • RCA cleaning was performed on the upper surface of the sapphire substrate on which the convex and concave portions were formed.
  • the sapphire substrate after RCA cleaning was placed in a chamber and heated.
  • a buffer layer (thickness: 25 nm) made of AlN crystals was formed on the upper surface of the substrate by a reactive sputtering method using an Al target in an argon atmosphere containing nitrogen.
  • the sapphire substrate on which the buffer layer was formed was put into an MOCVD apparatus, and the temperature of the sapphire substrate was set to 1000 ° C.
  • a base layer made of undoped GaN was grown on the upper surface of the buffer layer by MOCVD, and then an n-type contact layer made of Si-doped GaN was grown on the upper surface of the base layer.
  • the underlayer thickness T 1 (see FIG. 1) was 6 ⁇ m
  • the n-type contact layer thickness T 2 (see FIG. 1) was 3 ⁇ m. Therefore, the film thickness ratio R was 0.5.
  • the n-type dopant concentration of the n-type contact layer was 1 ⁇ 10 19 / cm 3 .
  • V pit generation layer a low-temperature n-type nitride semiconductor layer (V pit generation layer) (thickness 30 nm) made of Si-doped GaN was grown on the upper surface of the n-type contact layer.
  • the n-type impurity concentration of the low-temperature n-type nitride semiconductor layer (V pit generation layer) was 9 ⁇ 10 18 / cm 3 .
  • the multilayer structure was grown with the temperature of the sapphire substrate held at 801 ° C. Specifically, 20 sets of wide band gap layers (thickness 1.55 nm) made of Si-doped GaN and narrow band gap layers (thickness 1.55 nm) made of Si-doped InGaN were grown alternately. In any layer constituting the multilayer structure 10, the concentration of the n-type impurity was 7 ⁇ 10 18 / cm 3 .
  • a light emitting layer was grown. Specifically, barrier layers (thickness: 4.0 nm) made of GaN and well layers (thickness: 3.7 nm) made of InGaN were alternately grown to form eight well layers.
  • the n-type impurity concentration of the two barrier layers positioned on the multilayer structure side was 4.3 ⁇ 10 18 / cm 3 , and the other barrier layers were undoped layers.
  • An intermediate layer (thickness 4 nm) made of undoped GaN was grown on the upper surface of the light emitting layer (specifically, the upper surface of the uppermost well layer).
  • a p-type Al 0.18 Ga 0.82 N layer, a p-type GaN layer, and a p-type contact layer were sequentially grown on the upper surface of the intermediate layer.
  • a p-type contact layer, a p-type GaN layer, a p-type Al 0.18 Ga 0.82 N layer, an intermediate layer, a light emitting layer, a multilayer structure, a low-temperature n-type nitride semiconductor layer (V The pit generation layer) and the n-type contact layer were etched.
  • An n-side electrode 21 made of Au or the like was formed on the upper surface of the n-type contact layer exposed by this etching.
  • a transparent electrode made of ITO and a p-side electrode made of Au or the like were sequentially formed on the upper surface of the p-type contact layer.
  • a transparent protective film made of SiO 2 was formed so as to mainly cover the transparent electrode and the side surface of each layer exposed by the etching.
  • the sapphire substrate was divided into 620 ⁇ 680 ⁇ m size chips. Thereby, the nitride semiconductor light emitting device of this example was obtained.
  • the obtained nitride semiconductor light-emitting device was screened (stress equivalent to 2 KV was applied using a human body model) to check whether the ESD resistance was good. As a result, the ESD failure rate was 5% or less, which showed very excellent ESD resistance.
  • the obtained nitride semiconductor light emitting device was mounted on a TO-18 type stem, and the light output of the nitride semiconductor light emitting device was measured without sealing with resin.
  • the light output P (25) 181.5 mW (dominant wavelength 450 nm) at a driving voltage of 3.05 V.
  • the optical output P (80) 176.8 mW at a driving voltage of 3.05 V.
  • the temperature characteristic (P (80) / P (25)) of the nitride semiconductor light emitting device of this example was 97.4%.
  • the light output P measured in an environment of 25 ° C. is denoted as “P (25)”
  • the light output P measured in an environment of 80 ° C. is denoted as “P (80)”.
  • the light emitting layer was grown according to the method described above. Immediately after the growth of the light emitting layer, the temperature of the sapphire substrate was lowered and the substrate was taken out of the MOCVD apparatus. Immediately after that, when the plane density of the V pits was determined using an AFM apparatus, the plane density of the V pits was 1.0 ⁇ 10 8 / cm 2 .
  • Example 1 The method described in Example 1 was used except that the thickness T 1 (see FIG. 1) of the underlayer was 4.5 ⁇ m and the thickness T 2 (see FIG. 1) of the n-type contact layer was 4.5 ⁇ m. Therefore, a nitride semiconductor light emitting device was manufactured.
  • the film thickness ratio R was 1.0.
  • the plane density of V pits was 1.05 ⁇ 10 8 / cm 2 .
  • Example 2 The method described in Example 2 was used except that the thickness T 1 (see FIG. 1) of the underlayer was 4.5 ⁇ m and the thickness T 2 (see FIG. 1) of the n-type contact layer was 4.5 ⁇ m. Therefore, a nitride semiconductor light emitting device was manufactured.
  • the film thickness ratio R was 1.0.
  • Example 3 A nitride semiconductor light emitting device was manufactured according to the method described in Example 1 except for the following points. That is, after the base layer and the n-type contact layer were grown by the first MOCVD apparatus, the sapphire substrate was taken out from the first MOCVD apparatus and placed in the second MOCVD apparatus. Thereafter, in the second MOCVD apparatus, a low-temperature n-type nitride semiconductor layer (V pit generation layer), a multilayer structure, a light emitting layer, an intermediate layer, a p-type Al 0.18 Ga 0.82 N layer, a p-type GaN layer and a p-type contact layer are formed. Grown in order. When the nitride semiconductor light emitting device thus manufactured was evaluated according to the method described in Example 1, there was no difference in the characteristics of the nitride semiconductor light emitting device between Example 1 and this example. I understood that.
  • an apparatus for growing a thick base layer and an n-type contact layer (requires high-speed growth) and an apparatus for growing a light-emitting layer (low-speed growth and excellent crystal quality uniformity) Growth is necessary).
  • an optimum film forming apparatus can be selected for growing each layer, the manufacturing efficiency of the nitride semiconductor light emitting device is improved.
  • Example 4 ⁇ Manufacture of nitride semiconductor light emitting device> Nitride according to the method described in Example 1 except that the thickness T 1 (see FIG. 1) of the underlayer is 7 ⁇ m and the thickness T 2 (see FIG. 1) of the n-type contact layer is 2 ⁇ m. A semiconductor light emitting device was manufactured. In this example, the film thickness ratio R was 0.29.
  • the plane density of the V pits was determined according to the method described in Example 1, the plane density of the V pits was 0.8 ⁇ 10 8 / cm 2 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　窒化物半導体発光素子は、基板の上に順に設けられた下地層、ｎ型コンタクト層、発光層及びｐ型窒化物半導体層を少なくとも備える。下地層の厚さに対するｎ型コンタクト層の厚さの割合である膜厚比Ｒが０．８以下である。ｐ型窒化物半導体層側に位置する発光層の面におけるＶピットの数密度が１．５×１０8／ｃｍ2以下である。これにより、実使用温度での発光効率の向上及び温度特性の向上とＥＳＤ耐性の向上とを相反させることなく実現可能な窒化物半導体発光素子を提供する。

Description

窒化物半導体発光素子
　本発明は、窒化物半導体発光素子に関する。
　窒素を含むＩＩＩ－Ｖ族化合物半導体（以下では「ＩＩＩ族窒化物半導体」と記す）は、赤外領域から紫外領域の波長を有する光のエネルギーに相当するバンドギャップエネルギーを有する。そのため、ＩＩＩ族窒化物半導体は、赤外領域から紫外領域の波長を有する光を発する発光素子の材料として、又は、赤外領域から紫外領域の波長を有する光を受ける受光素子の材料として有用である。
　また、ＩＩＩ族窒化物半導体では、ＩＩＩ族窒化物半導体を構成する原子間の結合力が強く、絶縁破壊電圧が高く、飽和電子速度が大きい。これらのことから、ＩＩＩ族窒化物半導体は、耐高温且つ高出力な高周波トランジスタ等の電子デバイスの材料としても有用である。さらに、ＩＩＩ族窒化物半導体は、環境を害することがほとんどないので、取り扱い易い材料としても注目されている。
　このようなＩＩＩ族窒化物半導体を用いた窒化物半導体発光素子では、発光層として量子井戸構造を採用することが一般的である。電圧が窒化物半導体発光素子に印加されると、発光層を構成する井戸層において電子とホールとが再結合されて光が発生する。発光層は、単一量子井戸（Single　Quantum　Well（ＳＱＷ））構造からなっても良いし、井戸層とバリア層とが交互に積層された多重量子井戸（Multiple　Quantum　Well（ＭＱＷ））構造からなっても良い。
　可視光を発する窒化物半導体発光素子では、発光層の井戸層としてＩｎＧａＮ層を用い、発光層のバリア層としてＧａＮ層を用いるのが一般的である。これにより、例えば、発光ピーク波長が約４５０ｎｍの青色ＬＥＤ（Light　Emitting　Diode）を作製でき、この青色ＬＥＤを蛍光体と組み合わせて白色ＬＥＤを作製することもできる。バリア層としてＡｌＧａＮ層を用いた場合には、バリア層と井戸層とのバンドギャップエネルギー差が増大するため発光効率が増すと考えられるが、ＧａＮに比べてＡｌＧａＮの方が良質な結晶が得られにくいという問題も存在する。近紫外光又は紫外光を発する窒化物半導体発光素子では、バリア層としてＡｌＧａＮ層を用いるのが一般的である。
　発光層は、ｎ型窒化物半導体層とｐ型窒化物半導体層とに挟まれている。ｎ型窒化物半導体層は、外部接続端子につながるｎ側電極が接続されるｎ型コンタクト層を含む。窒化物半導体発光素子を均一に発光させ、且つ、窒化物半導体発光素子の動作電圧を下げるためには、ｎ型コンタクト層のシート抵抗を低くする必要があり、ｎ型コンタクト層のｎ型不純物の濃度を高める（例えば１×１０19／ｃｍ3）必要があり、ｎ型コンタクト層を厚く（１～４μｍ）形成する必要がある。可視から紫外領域の光を発する窒化物半導体発光素子では、ｎ型コンタクト層としてＧａＮ層を用いる場合が多い。紫外領域の光を発する窒化物半導体発光素子では、ｎ型コンタクト層としてＡｌＧａＮ層を用いる場合がある。
　ｎ型コンタクト層は下地層の上に設けられ、下地層はサファイア基板の上にバッファ層を挟んで設けられる。窒化物半導体発光素子の光取出し効率を向上させるために、サファイア基板の上面には凸部が規則的に形成されている。バッファ層としては、厚さが２０ｎｍ程度のＧａＮ層又はＡｌＮ層が採用される。下地層としては、厚さが１～４μｍのノンドープＧａＮ層を用いる場合が多い。
　発光層の内部量子効率の向上を目的として、ｎ型コンタクト層と発光層との間に、歪み超格子層、又は、アンドープ層とＳｉドープ層との積層構造などの種々の構造を有するｎ型バッファ層を設けることが採用されている。
　また、発光層の内部量子効率の向上を目指して種々の取り組みがなされているが、大きく分けて２種類のアプローチがある。第１のアプローチでは、基板とｎ型窒化物半導体層との間に設けられた中間層を起点とする転位を一定量（２．０×１０8／ｃｍ2）以上形成することにより発光層にＶピットを形成し、これにより、発光効率の向上を目指す（特許文献１（国際公開第２０１０／１５０８０９号）など）。第２のアプローチでは、転位密度を出来る限り低減させ、これにより、発光効率の向上を目指す（特許文献２（国際公開第２０１３／１８７１７１号）など）。第１のアプローチと第２のアプローチとでは、発光層へのホール（正孔）の注入メカニズムが異なると考えられている。
　従来では、窒化物半導体発光素子の特性を決定する要因としては、ｎ型コンタクト層よりも上記ｎ型バッファ層の方が重要であった。しかし、上記ｎ型バッファ層の最適化が進むと、下地層及びｎ型コンタクト層などの上記ｎ型バッファ層よりも下部構造の最適化による効果が重要となってくる。
　一般に、下地層の厚さを大きくすると、発光層などの結晶性が向上すると考えられている。しかし、下地層の厚さのみで発光層などの結晶性が決定されるとは言えない。また、第１のアプローチでは、下地層の厚さを大きくすることが光出力向上に寄与するとは限らない。一方、第２のアプローチでは、下地層の厚さを大きくすることが光出力向上に寄与する可能性が高いと推測される。しかし、発光層の内部量子効率の向上という観点から最適化された下地層の厚さ又はｎ型コンタクト層の厚さについては何ら開示されていない。
　特許文献３（特開２０００－２３２２３６号公報）の実施例には、アンドープＧａＮ層（厚さが１μｍ）の上にＳｉを３×１０19／ｃｍ3ドープしたＧａＮよりなるｎ型コンタクト層（厚さが３μｍ）とアンドープＧａＮ層（厚さが１００Å）とを順に成長させることが記載されている。
　特許文献４（特開２０１２－２４８６５６号公報）の実施例には、アンドープＧａＮからなる低転位層（厚さが約１．５μｍ）の上に、アンドープＧａＮからなるピット埋込層（厚さが約２．０μｍ）と、Ｓｉを９×１０18／ｃｍ3ドープしたＧａＮからなるｎ型コンタクト層（厚さが約４．２μｍ）とを成長させることが記載されている。
　特許文献５（国際公開第２０１１／００４８９０号）の実施例には、厚さ５μｍのアンドープＧａＮからなる下地層の上に、厚さ３．２μｍのＳｉドープｎ型ＧａＮからなるｎ型コンタクト層を成長させることが記載されている。
　特許文献６（特開２０１０－１３５４９０号公報）の実施例には、厚さ８μｍのアンドープＧａＮからなる下地層の上に、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層を成長させることが記載されている。
　特許文献７（国際公開第２０１１／１６２３３２号）には、発光層の発光波長分布σを小さくするという観点から、下地層の厚さ及びｎ型コンタクト層の厚さが種々検討されている。実施例には、下地層として厚さ９．６μｍのＧａＮ層と厚さ８．６μｍのＧａＮ層とが示唆されており、ｎ型コンタクト層として厚さ２～４μｍのＳｉドープｎ型ＧａＮ層が示唆されている。
　これらの文献には、下地層及びｎ型コンタクト層の種々の構成が開示されているが、下地層及びｎ型コンタクト層の各構成と発光効率との具体的な関係については何ら記載されていない。
国際公開第２０１０／１５０８０９号 国際公開第２０１３／１８７１７１号 特開２０００－２３２２３６号公報 特開２０１２－２４８６５６号公報 国際公開第２０１１／００４８９０号 特開２０１０－１３５４９０号公報 国際公開第２０１１／１６２３３２号
　発光効率の更なる改善には、窒化物半導体発光素子の実使用温度での発光効率の向上が必要であり、窒化物半導体発光素子の温度特性の向上が必要である（「窒化物半導体発光素子の温度特性」とは、室温での発光効率と高温（例えば８０℃）での発光効率との割合を意味する。一般に、窒化物半導体発光素子の動作温度が上昇するほど、窒化物半導体発光素子の温度特性は低下する。実用的な観点からは、高い温度特性が求められている）。これらを向上させるためには、発光層を貫通する転位（貫通転位）の個数の低減が必須となる。転位密度の低減には、発光層の結晶性を高める必要がある。発光層の結晶性を高めるためには、ｎ型コンタクト層の結晶性の向上と下地層の結晶性の向上とが必要である。
　別の課題として、ＥＳＤ（Electrostatic　Discharge（静電気放電））耐性の向上が存在する。市場では、青色発光素子には、性能向上とともに初期不良の低減が強く求められている。そのため、窒化物半導体発光素子には、ＥＳＤ不良スクリーニング（スクリーニングによりＥＳＤ耐性の良否を検知すること）を出荷前に行うことが必須となっている。しかし、ＥＳＤ不良スクリーニングを出荷前に行うと、窒化物半導体発光素子の出荷歩留りの低下を招き、また、窒化物半導体発光素子のコストアップを招く。そのため、エピ層（エピタキシャル成長された層）の電気的な耐性向上が急務となっている。
　このように、窒化物半導体発光素子には発光層の結晶性の向上とＥＳＤ耐性の向上とが要求されている。しかし、発光層の結晶性を高めるために下地層の厚さ又はｎ型コンタクト層の厚さを大きくすると、ＥＳＤ耐性の不良率が増大するという不具合が発生する。そのため、窒化物半導体発光素子には、実使用温度での発光効率の向上及び温度特性の向上とＥＳＤ耐性の向上とを相反させることなく実現させることが要求されている。本発明では、実使用温度での発光効率の向上及び温度特性の向上とＥＳＤ耐性の向上とを相反させることなく実現可能な窒化物半導体発光素子の提供を目的とする。
　本発明の窒化物半導体発光素子は、基板の上に順に設けられた下地層、ｎ型コンタクト層、発光層及びｐ型窒化物半導体層を少なくとも備える。下地層の厚さに対するｎ型コンタクト層の厚さの割合である膜厚比Ｒが０．８以下である。ｐ型窒化物半導体層側に位置する発光層の面におけるＶピットの数密度が１．５×１０8／ｃｍ2以下である。好ましくは、膜厚比Ｒが０．６以下である。
　下地層の導電型不純物の濃度が１．０×１０17／ｃｍ3以下であることが好ましい。より好ましくは、下地層には導電型不純物が意図的にドープされていない。
　下地層は、一般式Ａｌx1Ｉｎy1Ｇａ1-x1-y1Ｎ（０≦ｘ１＜１、０≦ｙ１≦１）で表される窒化物半導体からなることが好ましい。ｎ型コンタクト層は、一般式Ａｌx2Ｉｎy2Ｇａ1-x2-y2Ｎ（０≦ｘ２＜１、０≦ｙ２≦１）で表される窒化物半導体からなることが好ましい。より好ましくは、下地層とｎ型コンタクト層とは、導電型不純物の濃度が異なり、且つ、同一組成からなる。さらに好ましくは、下地層及びｎ型コンタクト層のいずれもがＧａＮからなる、又は、下地層及びｎ型コンタクト層のいずれもがＡｌＧａＮからなる。下地層の厚さが４．５μｍ以上であることが好ましい。
　本発明の窒化物半導体発光素子では、実使用温度での発光効率の向上及び温度特性の向上とＥＳＤ耐性の向上とを相反させることなく実現できる。
本発明の一実施形態の窒化物半導体発光素子の断面図である。 本発明の一実施形態の窒化物半導体発光素子の平面図である。 本発明の一実施形態の窒化物半導体発光素子の発光層の上面に対してＡＦＭ（Atomic　Force　Microscopy）による観察を行った結果を示す画像である。 膜厚比ＲとＥＳＤ耐性の不良率（ＥＳＤ不良率）との関係（実験結果）を示すグラフである。 Ｖピットの平面密度と窒化物半導体発光素子の光出力との関係（実験結果）を示すグラフである。
　以下、本発明の窒化物半導体発光素子について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分又は相当部分を表すものである。また、長さ、幅、厚さ、深さ等の寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
　以下では、位置関係を表すために、図１の下側に記載した部分を「下」と表現し、図１の上側に記載した部分を「上」と表現することがある。これは、便宜上の表現であり、重力方向に対して定められる「上」及び「下」とは異なる。
　以下では、「導電型不純物の濃度」と、ｎ型不純物のドープに伴い発生する電子の濃度又はｐ型不純物のドープに伴い発生するホールの濃度である「キャリア濃度」とを用いている。
　「キャリアガス」とは、ＩＩＩ族原料ガス、Ｖ族原料ガス及び不純物原料ガス（導電型不純物の原料）以外のガスである。キャリアガスを構成する原子は窒化物半導体層などの層に取り込まれない。
　「ｎ型窒化物半導体層」は、電子の流れを実用上妨げない程度の厚さの低キャリア濃度のｎ型層又はアンドープ層を含んでいても良い。「ｐ型窒化物半導体層」は、ホールの流れを実用上妨げない程度の厚さの低キャリア濃度のｐ型層又はアンドープ層を含んでいても良い。「実用上妨げない」とは、窒化物半導体発光素子の動作電圧が実用的なレベルであることを言う。
　［窒化物半導体発光素子の構成］
　図１は、本発明の一実施形態に係る窒化物半導体発光素子の断面図であり、図２に示すＩ－Ｉ線における断面図である。図２は、窒化物半導体発光素子１の平面図である。
　窒化物半導体発光素子１は、基板３と、バッファ層５と、下地層７と、ｎ型コンタクト層８と、ｎ型バッファ層１１と、発光層１４と、中間層１５と、ｐ型窒化物半導体層１６，１７，１８とを備える。ｎ型バッファ層１１は、通常、低温ｎ型窒化物半導体層（Ｖピット発生層として機能する）９と多層構造体１０（多層構造体１０は例えば超格子構造を有する）などとの複数層から構成されている。
　ｎ型コンタクト層８の一部とｎ型バッファ層１１と発光層１４と中間層１５とｐ型窒化物半導体層１６，１７，１８とは、エッチングされてメサ部３０を構成している。ｐ型窒化物半導体層１８の上面には、透明電極２３を挟んでｐ側電極２５が設けられている。メサ部３０の外側（図１における右側）では、ｎ型コンタクト層８の露出面にｎ側電極２１が設けられている。透明保護膜２７は透明電極２３とエッチングにより露出した各層の側面とを覆っており、ｎ側電極２１とｐ側電極２５とは透明保護膜２７から露出している。
　走査型透過電子顕微鏡（Scanning　Transmission　Electron　Microscopy）を用いて窒化物半導体発光素子１の断面を超高倍率で観察したところ、Ｖピット２０が部分的に発生することが確認されている。
　なお、窒化物半導体発光素子１の構成及びその製造方法については、特許文献２に詳述されている通りであり、以下において言及しない限り特許文献２などに記載の従来公知の技術を限定されることなく使用可能である。特に、窒化物半導体発光素子１のうちｎ型コンタクト層８よりも上部構造に関しては、本発明では特に限定されない。それらの構成の材料、組成、形成方法、形成条件、厚さ、及び、導電型不純物の濃度などについては、従来公知の技術などを適宜組み合わせることができる。
　例えば、ｐ型窒化物半導体層は、通常、基板３側からｐ型ＡｌＧａＮ層１６とｐ型ＧａＮ層１７とｐ型コンタクト層１８とが積層されて構成されている。しかし、本発明では、ｐ型窒化物半導体層の構成は特に限定されない。以下では、ｐ型窒化物半導体層の構成について詳細な説明を割愛する。
　図２に示す窒化物半導体発光素子１の平面構造に関しても、本発明では特に限定されず、種々の平面構造を採用できる。例えば、窒化物半導体発光素子１を上下逆さにして基板に接続するというフリップチップ接続を実現可能な構造を採用することもできる。このように、窒化物半導体発光素子１の平面構造は本発明では特に限定されない。以下では、窒化物半導体発光素子１の平面構造について詳細な説明を割愛する。
　＜基板＞
　基板３は、例えばサファイア基板のような絶縁性基板であっても良いし、例えばＧａＮ基板、ＳｉＣ基板またはＺｎＯ基板などのような導電性基板であっても良い。窒化物半導体層の成長時の基板３の厚さは、基板３の大きさにより異なるため一概に言えないが、直径が１５０ｍｍの基板では例えば９００μｍ以上１２００μｍ以下であることが好ましい。また、窒化物半導体発光素子１における基板３の厚さは、例えば５０μｍ以上３００μｍ以下であることが好ましい。
　基板３の上面（基板３のうちバッファ層５が形成される面）は、図１に示すように凸部３Ａと凹部３Ｂとからなる凹凸形状を有していることが好ましい。基板３の上面における凸部３Ａの形状は略円形又は多角形であることが好ましい（図１参照）。凸部３Ａは平面視において略三角形の頂点となる位置に設けられていることが好ましく、隣り合う頂点の間隔は１μｍ以上５μｍ以下であることが好ましい。凸部３Ａは側面視において台形状に形成されていても良いが、側面視における凸部３Ａの頂点は半円状又は三角形状に形成されていることが好ましい。
　窒化物半導体層の成長後に基板３を除去しても良い。つまり、窒化物半導体発光素子１は基板３を備えていなくても良い。
　＜バッファ層＞
　バッファ層５は例えばＡｌs0Ｇａt0Ｏu0Ｎ1-u0（０≦ｓ０≦１、０≦ｔ０≦１、０≦ｕ０≦１、ｓ０＋ｔ０≠０）層であることが好ましく、より好ましくはＡｌＮ層またはＡｌＯＮ層である。バッファ層５の厚さは特に限定されないが、３ｎｍ以上１００ｎｍ以下であることが好ましく、より好ましくは５ｎｍ以上５０ｎｍ以下である。
　＜下地層＞
　下地層７は、例えばＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法によりバッファ層５の上面に形成される。下地層７は、例えば、一般式Ａｌx1Ｉｎy1Ｇａ1-x1-y1Ｎ（０≦ｘ１＜１、０≦ｙ１≦１）で表される窒化物半導体からなることが好ましい。下地層７がバッファ層５中の転位などの結晶欠陥を引き継がないようにするためには、下地層７はＩＩＩ族元素としてＧａを含む窒化物半導体からなることが好ましい。
　下地層７は、ｎ型不純物が１×１０17／ｃｍ3以下の範囲でドープされても良い。これにより、転位密度が低下し、結晶性が改善する。しかし、発光層１４の良好な結晶性を維持するという観点から、下地層７には導電型不純物（例えばｎ型不純物又はｐ型不純物）が意図的にドープされていないことが好ましく、換言すると、下地層７はアンドープ層であることが好ましい。「下地層７には導電型不純物が意図的にドープされていない」とは、成長過程において不純物原料ガスを流すことなく下地層７を成長させることを意味する。通常、正常なＭＯＣＶＤ装置を用いて不純物原料ガスを流すことなく下地層７を成長させると、下地層７の導電型不純物の濃度は導電型不純物の濃度を分析するための分析装置の検出限界以下となる。例えばＳＩＭＳ（二次イオン質量分析計、Secondary　Ion　Mass　Spectrometry）を用いてシリコン濃度を測定する場合、ＳＩＭＳのシリコン濃度の検出限界は７×１０16／ｃｍ3である。
　下地層７にドープされる導電型不純物としては、ｎ型不純物を用いることができ、例えば、Ｓｉ、Ｇｅ及びＳｎのうちの少なくとも１つを用いることができ、Ｓｉを用いることが好ましい。導電型不純物としてＳｉを用いる場合には、ｎ型不純物原料ガスとしてはシラン又はジシランを用いることが好ましい。
　下地層７の厚さをできるだけ大きくすることにより、下地層７中の欠陥を減少させることができる。しかし、下地層７の厚さが大きくなると、ＥＳＤ耐性の不良の発生又は窒化物半導体発光素子１の生産性の低下などの問題が発生する。この点に関しては後述する。
　＜ｎ型コンタクト層＞
　ｎ型コンタクト層８は、一般式Ａｌx2Ｉｎy2Ｇａ1-x2-y2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１）で表される窒化物半導体からなる層にｎ型不純物がドープされた層であることが好ましく、より好ましくは一般式Ａｌx2Ｇａ1-x2Ｎ（０≦ｘ２＜１、好ましくは０≦ｘ２≦０．５、より好ましくは０≦ｘ２≦０．１）で表される窒化物半導体からなる層にｎ型不純物がドープされた層である。
　ｎ型コンタクト層８にドープされるｎ型不純物としては、Ｓｉ、Ｐ、ＡｓまたはＳｂなどであることが好ましく、より好ましくはＳｉである。このことは、後述のｎ型窒化物半導体層（例えばｎ型バッファ層１１）においても言える。ｎ型不純物の濃度は、特に限定されないが、１．２×１０19／ｃｍ3以下であることが好ましい。
　ｎ型コンタクト層８の厚さをできるだけ大きくすることにより、ｎ型コンタクト層８の抵抗を減少させることができる。しかし、ｎ型コンタクト層８の厚さが大きくなると、ＥＳＤ耐性の不良の発生又は窒化物半導体発光素子１の生産性の低下などの問題が発生する。この点に関しては後述する。
　＜低温ｎ型窒化物半導体層（Ｖピット発生層）＞
　窒化物半導体発光素子１のうちｎ型コンタクト層８までの下部構造の厚さは非常に大きいので、ｎ型コンタクト層８までの下部構造を一定の結晶性を担保しつつ出来るだけ短時間で成長させる必要がある。そのため、ｎ型コンタクト層８までの下部構造の形成温度は、一般に、発光層１４の形成温度よりも数百℃高い。ｎ型バッファ層１１は、ｎ型コンタクト層８までの下部構造の成長から発光層１４の成長へ移行するためのバッファ層としての役割を有し、ｎ型バッファ層１１の成長温度はｎ型コンタクト層８の成長温度よりも低く発光層１４の成長温度よりも高い。ｎ型バッファ層１１のうちｎ型コンタクト層８に接する層は低温ｎ型窒化物半導体層９である。ｎ型コンタクト層８の成長温度から温度を下げて低温ｎ型窒化物半導体層９を成長させることにより、低温ｎ型窒化物半導体層９にはＶピット２０が発生し始める。したがって、低温ｎ型窒化物半導体層９はＶピット２０発生層として機能する。なお、低温ｎ型窒化物半導体層９の「低温」とは、成長温度がｎ型コンタクト層８の成長温度よりも低いことを意味している。
　低温ｎ型窒化物半導体層（Ｖピット発生層）９は、例えば、厚さ２５ｎｍのハイドープｎ型ＧａＮ層であることが好ましい。ここで、「ハイドープ」とは、ｎ型不純物の濃度が３×１０18／ｃｍ3以上であることを意味する。低温ｎ型窒化物半導体層（Ｖピット発生層）９におけるｎ型不純物の濃度が高くなり過ぎると、低温ｎ型窒化物半導体層（Ｖピット発生層）９の上に形成される発光層１４での発光効率の低下を招くことがある。そのため、低温ｎ型窒化物半導体層（Ｖピット発生層）９におけるｎ型不純物の濃度は１．２×１０19／ｃｍ3以下であることが好ましい。
　低温ｎ型窒化物半導体層（Ｖピット発生層）９は、Ａｌs3Ｇａt3Ｉｎu3Ｎ（０≦ｓ３≦１、０≦ｔ３≦１、０≦ｕ３≦１、ｓ３＋ｔ３＋ｕ３＝１）層にｎ型不純物がドープされた層であることが好ましく、より好ましくはＩｎu3Ｇａ1-u3Ｎ（０≦ｕ３≦１、好ましくは０≦ｕ３≦０．５、より好ましくは０≦ｕ３≦０．１５）層にｎ型不純物がドープされた層である。
　このような低温ｎ型窒化物半導体層（Ｖピット発生層）９の厚さは、５ｎｍ以上であることが好ましく、より好ましくは１０ｎｍ以上である。
　＜多層構造体＞
　低温ｎ型窒化物半導体層（Ｖピット発生層）９と発光層１４との間には多層構造体１０が設けられていることが好ましい。多層構造体１０の主たる働きは、低温ｎ型窒化物半導体層（Ｖピット発生層）９と発光層１４とを離隔させ、発光層１４の成長開始時の成長表面構造を出来る限り平坦で滑らかにし、さらには、Ｖピット２０を一定以上の大きさに拡大することである。
　多層構造体１０としては、超格子構造を有する超格子層を用いることが好ましい。超格子層は、組成が互いに異なる結晶層（各結晶層の厚さは非常に薄く、例えば１０ｎｍ以下である）を交互に積層することにより、その周期構造が基本単位格子よりも長い結晶格子からなる層を意味する。一般に、多層構造体１０では、ワイドバンドギャップ層とバンドギャップエネルギーがワイドバンドギャップ層よりも小さなナローバンドギャップ層とが交互に積層されて超格子構造が構成されている。なお、多層構造体１０は、必ずしも超格子構造を有する必要はなく、厚さが上記結晶層よりも大きな層が積層されて構成されていても良い。
　各ワイドバンドギャップ層は、例えばＡｌa1Ｇａb1Ｉｎ1-a1-b1Ｎ（０≦ａ１≦１、０＜ｂ１≦１）層であることが好ましく、より好ましくはＧａＮ層である。各ナローバンドギャップ層は、バンドギャップエネルギーがワイドバンドギャップ層よりも小さく各井戸層（後述）よりも大きいことが好ましい。ナローバンドギャップ層は、Ａｌa2Ｇａb2Ｉｎ1-a2-b2Ｎ（０≦ａ２＜１、０＜ｂ２＜１、（１－ａ１－ｂ１）＜（１－ａ２－ｂ２））層であることが好ましく、より好ましくはＧａb2Ｉｎ1-b2Ｎ（０＜ｂ２＜１）層である。
　ワイドバンドギャップ層及びナローバンドギャップ層のうちの少なくとも１つは、ｎ型不純物を含んでいることが好ましい。これにより、窒化物半導体発光素子１の駆動電圧を低く抑えることができる。ワイドバンドギャップ層及びナローバンドギャップ層のうちの少なくとも１つがｎ型不純物を含む場合、ｎ型不純物の濃度は例えば１．２×１０19／ｃｍ3以下であることが好ましい。ｎ型不純物としては、特に限定されないが、Ｓｉ、Ｐ、ＡｓまたはＳｂなどであることが好ましく、より好ましくはＳｉである。
　１層のワイドバンドギャップ層と１層のナローバンドギャップ層とを１組としたとき、多層構造体１０は数組から２０組程度のワイドバンドギャップ層及びナローバンドギャップ層を有することが好ましい。これにより、低温ｎ型窒化物半導体層（Ｖピット発生層）９を発光層１４からさらに離隔させることができる。
　多層構造体１０が２０組以上のワイドバンドギャップ層及びナローバンドギャップ層を有する場合、発光層１４側に位置する５組のワイドバンドギャップ層及びナローバンドギャップ層はｎ型不純物を含むことが好ましい。これにより、発光層１４に注入される電子数を増やすことができる。よって、窒化物半導体発光素子１の光出力が向上する。また、窒化物半導体発光素子１の駆動電圧を低減できる。
　多層構造体１０は、アンドープ層からなる超格子構造とｎ型半導体層からなる超格子構造とを有する場合、次に示す構成を有することができる。低温ｎ型窒化物半導体層（Ｖピット発生層）９の上には、１７組のワイドバンドギャップ層（アンドープ層）及びナローバンドギャップ層（アンドープ層）からなる超格子構造が設けられている。その超格子構造の上には、３組のワイドバンドギャップ層（ｎ型半導体層）及びナローバンドギャップ層（ｎ型半導体層）からなる超格子構造が設けられている。
　多層構造体１０は、アンドープ層からなる超格子構造とｎ型半導体層からなる超格子構造とを有する場合には、次に示す構成を有しても良い。低温ｎ型窒化物半導体層（Ｖピット発生層）９の上には、５組のワイドバンドギャップ層（ｎ型半導体層）及びナローバンドギャップ層（ｎ型半導体層）からなる第１超格子構造が設けられている。第１超格子構造の上には、１０組のワイドバンドギャップ層（アンドープ層）及びナローバンドギャップ層（アンドープ層）からなる第２超格子構造が設けられている。第２超格子構造の上には、５組のワイドバンドギャップ層（ｎ型半導体層）及びナローバンドギャップ層（ｎ型半導体層）からなる第３超格子構造が設けられている。
　多層構造体１０の厚さは、好ましくは４０ｎｍ以上であり、より好ましくは５０ｎｍ以上であり、さらに好ましくは６０ｎｍ以上である。多層構造体１０の厚さは、好ましくは１００ｎｍ以下であり、より好ましくは８０ｎｍ以下である。多層構造体１０の厚さが１００ｎｍを超えると、発光層１４の結晶品質の低下を引き起こすことがある。
　＜発光層（多重量子井戸層（ＭＱＷ））＞
　発光層１４には部分的にＶピット２０が形成されている。「発光層１４には部分的にＶピット２０が形成されている」とは、発光層１４の上面（ｐ型窒化物半導体層１６側に位置する発光層１４の面）をＡＦＭで観察したときにＶピット２０が発光層１４の上面において黒い点状（発光層１４においては逆六角錐状の穴）に観察されることを意味する（図３参照）。図３には、発光層１４の上面をＡＦＭで観察した結果を示す。
　発光層１４では、バリア層が井戸層で挟まれており、バリア層と井戸層とが交互に積層されている。発光層１４に含まれる複数の井戸層のうち最もｐ型窒化物半導体層１６側に位置する井戸層の上には、中間層１５（後述）が設けられている。
　発光層１４は、バリア層及び井戸層とは異なる１層以上の半導体層と、バリア層と、井戸層とが順に積層されて構成されていても良い。発光層１４の一周期（バリア層の厚さと井戸層の厚さとの和）の長さは例えば５ｎｍ以上２００ｎｍ以下であることが好ましい。
　（井戸層）
　各井戸層の組成は、窒化物半導体発光素子１に求められる発光波長に合わせて調整されることが好ましい。例えば、井戸層は、ＡｌcＧａdＩｎ1-c-dＮ（０≦ｃ＜１、０＜ｄ≦１）層であることが好ましく、より好ましくはＡｌを含まないＩｎeＧａ1-eＮ（０＜ｅ≦１）層である。波長が３７５ｎｍ以下の紫外光を発光させる場合には、発光層１４の井戸層のバンドギャップエネルギーを大きくする必要があるので、各井戸層の組成はＡｌを含むことが好ましい。
　発光層１４において、井戸層の組成は、互いに同じであることが好ましい。これにより、井戸層において電子とホールとの再結合により発光する波長を互いに同じにすることができる。よって、窒化物半導体発光素子１の発光スペクトル幅を狭くすることができる。
　ｐ型窒化物半導体層１６側に位置する井戸層は導電型不純物を極力含まないことが好ましい。換言すると、不純物原料ガスを導入することなくｐ型窒化物半導体層１６側に位置する井戸層を成長させることが好ましい。これにより、各井戸層において非発光再結合が起こり難くなるので、窒化物半導体発光素子１の発光効率を高めることができる。一方、基板３側（ｎ型コンタクト層８側）に位置する井戸層はｎ型不純物を含んでも良い。これにより、窒化物半導体発光素子１の駆動電圧を低下させることができる。
　井戸層の厚さは特に限定されないが、互いに同じであることが好ましい。井戸層の厚さが互いに同じであれば、井戸層の量子準位も互いに同じになるので、井戸層では電子とホールとの再結合により互いに同じ波長の光が発生することとなる。これにより、窒化物半導体発光素子１の発光スペクトル幅を狭くすることができる。
　一方、井戸層の組成または厚さが意図的に異なれば、窒化物半導体発光素子１の発光スペクトル幅をブロードにすることができる。よって、窒化物半導体発光素子１を照明用などの用途に使用する場合には、井戸層の組成または厚さを意図的に異ならせることが好ましい。例えば、１ｎｍ以上７ｎｍ以下の範囲内で井戸層の厚さを変更できる。井戸層の厚さがこの範囲外となると、窒化物半導体発光素子１の発光効率の低下を招くことがある。
　発光層１４に含まれる井戸層の層数は、特に限定されないが、例えば、２層以上２０層以下であることが好ましく、３層以上１５層以下であることがより好ましく、４層以上１２層以下であることがさらに好ましい。
　（バリア層）
　各バリア層の厚さは、特に限定されないが、１ｎｍ以上１０ｎｍ以下であることが好ましく、３ｎｍ以上７ｎｍ以下であることがより好ましい。各バリア層の厚さが薄いほど、窒化物半導体発光素子１の駆動電圧が低下する。しかし、各バリア層の厚さが極端に薄ければ、窒化物半導体発光素子１の発光効率の低下を引き起こすことがある。
　バリア層におけるｎ型不純物の濃度は、特に限定されず、必要に応じて適宜設定されることが好ましい。また、発光層１４に含まれる複数のバリア層のうち、基板３側（ｎ型コンタクト層８側）に位置するバリア層はｎ型不純物を含むことが好ましく、ｐ型窒化物半導体層１６側に位置するバリア層は基板３側に位置するバリア層よりも低濃度のｎ型不純物を含む又はｎ型不純物を意図的に含まないことが好ましい。
　＜中間層＞
　中間層１５は、発光層１４とｐ型窒化物半導体層１６との間に設けられ、ｐ型不純物（例えばＭｇ）がｐ型窒化物半導体層１６から発光層１４（特に井戸層）に拡散することを防止する役割を有する。ｐ型不純物が井戸層に拡散すると、窒化物半導体発光素子１の発光効率の低下を招くことがある。そのため、発光層１４とｐ型窒化物半導体層１６との間に中間層１５を設けることが好ましい。
　中間層１５は、ＡｌfＧａgＩｎ1-f-gＮ（０≦ｆ＜１、０＜ｇ≦１）層であることが好ましく、より好ましくはＩｎを含まないＡｌhＧａ1-hＮ（０＜ｈ≦１）層である。
　中間層１５の厚さは、特に限定されないが、１ｎｍ以上１０ｎｍ以下であることが好ましく、３ｎｍ以上５ｎｍ以下であることがより好ましい。中間層１５の厚さが１ｎｍ未満であれば、ｐ型窒化物半導体層１６から発光層１４（特に井戸層）へのｐ型不純物の拡散を防止できない場合がある。中間層１５の厚さが１０ｎｍを超えれば、発光層１４へのホール注入効率の低下を招き、よって、窒化物半導体発光素子１の発光効率の低下を引き起こす。
　＜ｐ型窒化物半導体層＞
　図１には、窒化物半導体発光素子１がｐ型ＡｌＧａＮ層１６とｐ型ＧａＮ層１７と高濃度ｐ型ＧａＮ層１８との３層構造からなるｐ型窒化物半導体層を備えることが記載されている。しかし、図１に記載の構成はｐ型窒化物半導体層の構成の一例に過ぎない。ｐ型窒化物半導体層１６，１７，１８は、例えば、Ａｌs4Ｇａt4Ｉｎu4Ｎ（０≦ｓ４≦１、０≦ｔ４≦１、０≦ｕ４≦１、ｓ４＋ｔ４＋ｕ４＝１）層にｐ型不純物がドープされた層であることが好ましく、より好ましくはＡｌs4Ｇａ1-s4Ｎ（０＜ｓ４≦０．４、好ましくは０．１≦ｓ４≦０．３）層にｐ型不純物がドープされた層である。
　ｐ型不純物は、特に限定されないが、例えばマグネシウムであることが好ましい。ｐ型窒化物半導体層１６，１７，１８のそれぞれにおけるキャリア濃度は１×１０17／ｃｍ3以上であることが好ましい。ｐ型不純物の活性率は０．０１程度であるので、ｐ型窒化物半導体層１６，１７，１８のそれぞれにおけるｐ型不純物の濃度（ｐ型不純物の濃度はキャリア濃度とは異なる）は１×１０19／ｃｍ3以上であることが好ましい。なお、ｐ型窒化物半導体層のうち発光層１４側に位置する部分におけるｐ型不純物の濃度は１×１０19／ｃｍ3未満であっても良い。
　ｐ型窒化物半導体層１６，１７，１８の合計の厚さは、特に限定されないが、５０ｎｍ以上３００ｎｍ以下であることが好ましい。ｐ型窒化物半導体層１６，１７，１８の合計の厚さを小さくすることにより、これらの成長時における加熱時間を短縮できる。これにより、発光層１４へのｐ型不純物の拡散を抑制できる。
　＜ｎ側電極、透明電極、ｐ側電極＞
　ｎ側電極２１及びｐ側電極２５は、窒化物半導体発光素子１に駆動電力を供給するための電極である。ｎ側電極２１及びｐ側電極２５は、それぞれ、パッド電極部と、パッド電極部に接続される枝電極部とを有することが好ましい（図２）。これにより、電流を拡散させることができる。しかし、ｎ側電極２１及びｐ側電極２５のうちの少なくとも１つはパッド電極部のみで構成されていても良い。
　ｐ側電極２５よりも下には、ｐ側電極２５への電流の注入を防止するための絶縁層が設けられていることが好ましい。これにより、発光層１４で生じた光のうちｐ側電極２５に遮蔽される光の量が減少する。
　ｎ側電極２１は、例えば、チタン層とアルミニウム層と金層とがこの順序で積層されて構成されていることが好ましい。ｎ側電極２１にワイヤボンディングを行う場合を想定して、ｎ側電極２１の厚さは１μｍ以上であることが好ましい。
　ｐ側電極２５は、例えば、ニッケル層とアルミニウム層とチタン層と金層とがこの順序で積層されて構成されていることが好ましいが、ｎ側電極２１と同一の材料からなっても良い。ｐ側電極２５にワイヤボンディングを行う場合を想定して、ｐ側電極２５の厚さは１μｍ以上であることが好ましい。
　透明電極２３は、例えばＩＴＯ（Indium　Tin　Oxide）またはＩＺＯ（Indium　Zinc　Oxide）などの透明導電膜であることが好ましく、２０ｎｍ以上２００ｎｍ以下の厚さを有することが好ましい。
　＜下地層の厚さに対するｎ型コンタクト層の厚さの割合である膜厚比Ｒ＞
　今般、ＥＳＤ不良率（スクリーニングによりＥＳＤ耐性の良否を調べた結果、得られた不良率）が膜厚比Ｒに依存することが分かった。図４には、下地層７の厚さＴ1とｎ型コンタクト層８の厚さＴ2との合計が一定である場合における膜厚比ＲとＥＳＤ不良率との関係（実験結果）を示す。図４の縦軸に示す「ＥＳＤ不良率」は、膜厚比Ｒが１である場合のＥＳＤ不良率に対する各膜厚比ＲでのＥＳＤ不良率の割合を意味する。
　下地層７の厚さＴ1とｎ型コンタクト層８の厚さＴ2との合計が一定である場合には、膜厚比Ｒ（＝Ｔ2／Ｔ1）が大きくなるにつれてＥＳＤ不良率が高くなった。図４から、膜厚比Ｒが０．８以下であればＥＳＤ不良率を低く抑えることができ、また、膜厚比Ｒが０．６以下であればＥＳＤ不良率をさらに低く抑えることができる、ということが分かった。よって、膜厚比Ｒは、０．８以下であり、好ましくは０．６以下である。
　具体的には、好ましくは、下地層７の厚さＴ1は３．３μｍ以上８μｍ以下であり、ｎ型コンタクト層８の厚さＴ2は２μｍ以上６μｍ以下である。
　より好ましくは、下地層７の厚さＴ1は３．７μｍ以上７．５μｍ以下であり、ｎ型コンタクト層８の厚さＴ2は２μｍ以上４．５μｍ以下である。
　下地層７の厚さＴ1は４．５μｍ以上であることがより好ましい。これにより、結晶性が改善され、窒化物半導体発光素子１の光出力が向上する。また、Ｖピット２０の平面密度が低減されるとともに、ｎ型コンタクト層８の抵抗増加が抑えられ、窒化物半導体発光素子１の動作電圧が低く抑えられる。
　「下地層７の厚さＴ1」とは、窒化物半導体層の積層方向における下地層７の大きさを意味する。下地層７の厚さが不均一である場合には、「下地層７の厚さＴ1」とは、窒化物半導体層の積層方向における下地層７の大きさの最小値を意味する。図１に示す場合には、「下地層７の厚さＴ1」とは、下地層７とｎ型コンタクト層８との境界と、基板３の凸部３Ａの上におけるバッファ層と下地層７との境界との間の距離を意味する。例えば、ＳＩＭＳを用いて窒化物半導体発光素子１の組成及び不純物分布を観察するという方法にしたがって、又は、ＳＣＭ（Scanning　Capacitance　Microscope（走査型容量顕微鏡））を用いて窒化物半導体発光素子１の断面を観察するという方法にしたがって、下地層７の厚さＴ1を求めることができる。
　「ｎ型コンタクト層８の厚さＴ2」とは、窒化物半導体層の積層方向におけるｎ型コンタクト層８の大きさを意味する。ｎ型コンタクト層８の厚さが不均一である場合には、「ｎ型コンタクト層８の厚さＴ2」とは、窒化物半導体層の積層方向におけるｎ型コンタクト層８の大きさの最大値を意味する。図１に示す場合には、「ｎ型コンタクト層８の厚さＴ2」とは、下地層７とｎ型コンタクト層８との境界と、低温ｎ型窒化物半導体層（Ｖピット発生層）９とｎ型コンタクト層８との境界との間の距離を意味する。下地層７の厚さＴ1と同様の方法でｎ型コンタクト層８の厚さＴ2を求めることができる。
　＜Ｖピットの平面密度＞
　基板３の上にバッファ層５を挟んで下地層７を成長させる過程において、大量の結晶欠陥が発生する。しかし、大量の結晶欠陥は、下地層７の成長が進むにつれて、また、ｎ型コンタクト層８の成長により、徐々に減少する。
　低温ｎ型窒化物半導体層（Ｖピット発生層）９の成長過程において下地層７から伸びて来た転位が低温ｎ型窒化物半導体層（Ｖピット発生層）９の成長面と交差すると、その交差箇所においてＶピット２０の形成が開始する。そのため、ｐ型窒化物半導体層１６側に位置する発光層１４の面におけるＶピット２０の数密度（以下では「Ｖピット２０の平面密度」と記す）は、下地層７から伸びて来た転位の平面密度を反映する。但し、ｎ型バッファ層１１の成長過程において転位が新たに発生する場合がある。また、下地層７から伸びて来た転位の全てがＶピット２０を形成するとは言えない。そのため、Ｖピット２０の平面密度と下地層７から伸びてくる転位の平面密度とは厳密に一致しない。
　発光層１４を貫く転位に起因して窒化物半導体発光素子１の発光効率が低下することを抑制するためには、Ｖピット２０は必須である（その理由を後述する）。しかし、Ｖピット２０の平面密度が下地層７から伸びて来た転位の平面密度を反映しているという観点では、Ｖピット２０の平面密度は、できる限り低い方が好ましく、１．５×１０8／ｃｍ2以下であることが好ましい。例えば図３に示す画像では、Ｖピット２０の平面密度は１．２×１０8／ｃｍ2である。
　実使用温度での窒化物半導体発光素子１の発光効率を高め、且つ、窒化物半導体発光素子１の温度特性を高めるためには、下地層７及びｎ型コンタクト層８に対しては、上方（発光層１４側）へ伸びる転位の個数を可能な限り低減させることが要求される。また、ｎ型バッファ層１１に対しては、ｎ型バッファ層１１における新たな転位の発生の抑制が要求されるとともに、ｎ型バッファ層１１に存在する転位が出来る限りＶピット２０を形成することが要求される。窒化物半導体発光素子１を構成する窒化物半導体層の成長条件を種々変更することによってＶピット２０の平面密度を変更し、Ｖピット２０の平面密度と窒化物半導体発光素子１の光出力との関係を調べた結果を図５に示す。図５から分かるように、Ｖピット２０の平面密度が低くなるほど、窒化物半導体発光素子１の光出力が高くなった。
　詳細には、窒化物半導体発光素子１を構成する窒化物半導体層の成長条件を種々変更することによって、７種類の窒化物半導体発光素子を製造した。得られた窒化物半導体発光素子に対して、それぞれ、膜厚比ＲとＥＳＤ不良率との関係を調べ、また、Ｖピット２０の平面密度と窒化物半導体発光素子１の光出力との関係を調べた。その結果、図４及び図５に示す結果が得られた。図４における領域Ｘに含まれる２つの結果のうちの一方の結果を与えた窒化物半導体発光素子と、図５における領域Ｙに含まれる２つの結果のうちの一方の結果を与えた窒化物半導体発光素子とは同一の窒化物半導体発光素子であった。また、図４における領域Ｘに含まれる２つの結果のうちの他方の結果を与えた窒化物半導体発光素子と、図５における領域Ｙに含まれる２つの結果のうちの他方の結果を与えた窒化物半導体発光素子とは同一の窒化物半導体発光素子であった。以上より、膜厚比Ｒが０．８以下であり、また、Ｖピット２０の平面密度が１．５×１０8／ｃｍ2以下であれば、実使用温度での窒化物半導体発光素子１の発光効率の向上及び窒化物半導体発光素子１の温度特性の向上と窒化物半導体発光素子１のＥＳＤ耐性の向上とを相反させることなく実現できる、ということが分かった。より好ましくは、Ｖピット２０の平面密度が１．２×１０8／ｃｍ2以下である。例えば、ｐ型窒化物半導体層１６側に位置する発光層１４の面をＡＦＭにより観察するという方法にしたがって、又は、カソードルミネセンス（Cathode　Luminescence）を観察するという方法にしたがって、Ｖピット２０の平面密度を求めることができる。
　発光層１４を貫く転位（貫通転位）に起因して窒化物半導体発光素子１の発光効率が低下することを抑制するためにはＶピット２０が必須である理由を次に示す。Ｖピット２０は貫通転位に起因して発生すると考えられるので、貫通転位の多くはＶピット２０の内側にあると考えられる。ここで、発光層１４に注入された電子及びホールがＶピット２０の内側に到達することを抑制できるので、発光層１４に注入された電子及びホールが貫通転位に到達することを抑制できる。これにより、発光層１４に注入された電子及びホールが貫通転位に捕獲されたために非発光再結合が発生することを抑制できる。よって、窒化物半導体発光素子１の発光効率の低下を防止できる。窒化物半導体発光素子１を高温又は大電流で駆動すると、キャリア（電子又はホール）の拡散長が増す。そのため、上述の効果は、高温下での駆動時または大電流での駆動時において顕著となる。
　＜下地層の組成とｎ型コンタクト層の組成＞
　好ましくは、下地層７は一般式Ａｌx1Ｉｎy1Ｇａ1-x1-y1Ｎ（０≦ｘ１＜１、０≦ｙ１≦１）で表される窒化物半導体からなり、ｎ型コンタクト層８は一般式Ａｌx2Ｉｎy2Ｇａ1-x2-y2Ｎ（０≦ｘ２＜１、０≦ｙ２≦１）で表される窒化物半導体からなる。これにより、発光層１４と下地層７及びｎ型コンタクト層８との格子不整合が最小限に抑制されるので、発光層１４の結晶性を高めることができる。また、耐環境性に優れ、安定した使用が可能な窒化物半導体発光素子１を提供できる。
　より好ましくは、下地層７とｎ型コンタクト層８とでは、組成は互いに同一であるが、導電型不純物の濃度が互いに異なる。これにより、下地層７とｎ型コンタクト層８との格子不整合が最小限に抑えられるので、結晶欠陥の発生を抑制でき、よって、結晶性が改善される。
　「下地層７とｎ型コンタクト層８とでは組成は互いに同一である」とは、下地層７を構成する窒化物半導体とｎ型コンタクト層８を構成する窒化物半導体とが互いに同一であることを意味する。具体的には、下地層７を構成する窒化物半導体に含まれる元素の種類とｎ型コンタクト層８を構成する窒化物半導体に含まれる元素の種類とは互いに同一である。また、下地層７を構成する窒化物半導体が一般式Ａｌx1Ｉｎy1Ｇａ1-x1-y1Ｎ（０≦ｘ１＜１、０≦ｙ１≦１）で表され、ｎ型コンタクト層８を構成する窒化物半導体が一般式Ａｌx2Ｉｎy2Ｇａ1-x2-y2Ｎ（０≦ｘ２＜１、０≦ｙ２≦１）で表される場合には、ｘ１はｘ２の０．９倍以上１．１倍以下であり、ｙ１はｙ２の０．９倍以上１．１倍以下である。
　例えば、下地層７及びｎ型コンタクト層８のいずれもがＧａＮからなることが好ましい。これにより、組成の制御が単純化されるので、長期にわたって安定して窒化物半導体発光素子１を生産できる。発光層１４が紫外線又は近紫外線を発する場合には、下地層７及びｎ型コンタクト層８のいずれもがＡｌＧａＮからなることが好ましい。
　「下地層７とｎ型コンタクト層８とでは導電型不純物の濃度が互いに異なる」とは、下地層７の導電型不純物の濃度は、ｎ型コンタクト層８の導電型不純物の濃度の１／２倍以下であることを意味する。好ましくは、下地層７の導電型不純物の濃度はｎ型コンタクト層８の導電型不純物の濃度の１／１０倍以下である。
　［窒化物半導体発光素子の製造方法］
　例えば次に示す方法にしたがって窒化物半導体発光素子１を製造できる。
　まず、例えばスパッタ法などにより、基板３の上にバッファ層５を形成する。次に、例えばＭＯＣＶＤ法などにより、バッファ層５の上に下地層７、ｎ型コンタクト層８、低温ｎ型窒化物半導体層（Ｖピット発生層）９、多層構造体１０、発光層１４、中間層１５及びｐ型窒化物半導体層１６，１７，１８を順に形成する。
　次に、ｎ型コンタクト層８の一部分が露出するように、ｐ型窒化物半導体層１６，１７，１８、中間層１５、発光層１４、多層構造体１０、低温ｎ型窒化物半導体層（Ｖピット発生層）９及びｎ型コンタクト層８をエッチングする。このエッチングにより露出したｎ型コンタクト層８の上面にｎ側電極２１を形成する。
　また、ｐ型窒化物半導体層１８の上面に透明電極２３とｐ側電極２５とを順に積層する。その後、透明電極２３と上記エッチングによって露出した各層の側面とを覆うように、透明保護膜２７を形成する。これにより、図１に示す窒化物半導体発光素子１が得られる。なお、各層の組成及び厚さなどは上記［窒化物半導体発光素子の構成］で示した通りである。各層の好ましい成長条件を以下に示す。
　（下地層の成長）
　バッファ層５が形成された基板３を第１ＭＯＣＶＤ装置に入れ、好ましくは８００℃以上１２５０℃以下で、より好ましくは９００℃以上１１５０℃以下で、下地層７を成長させる。これにより、結晶欠陥が少なく且つ結晶品質に優れた下地層７が形成される。
　好ましくは、ファセット成長モードにより、斜めファセット面を有する下地層（下地層７の一部）を成長させた後、埋込成長モードにより、斜めファセット面の間を埋め込むようにして下地層（下地層７の一部）を成長させる。このようにして、成長面が平坦な下地層７が形成される。これにより、結晶欠陥が少なく且つ結晶品質に優れた下地層７が形成される。
　一般に、ファセット成長モードの方が、埋込成長モードよりも、成長時の圧力が高く、成長温度が低い。例えば、圧力を５００Ｔｏｒｒとし温度を９９０℃としてファセット成長モードで下地層７の一部を成長させることができ、圧力を２００Ｔｏｒｒとし温度を１０８０℃として埋込成長モードで下地層７の残りを成長させることができる。
　（ｎ型コンタクト層の成長）
　例えばＭＯＣＶＤ法などにより、好ましくは８００℃以上１２５０℃以下で、より好ましくは９００℃以上１１５０℃以下で、下地層７の上面にｎ型コンタクト層８を成長させる。これにより、結晶欠陥が少なく且つ結晶品質に優れたｎ型コンタクト層８を成長させることができる。
　（低温ｎ型窒化物半導体層（Ｖピット発生層）の成長）
　ｎ型コンタクト層８の成長温度よりも低い温度で低温ｎ型窒化物半導体層（Ｖピット発生層）９を成長させることが好ましい。具体的には、低温ｎ型窒化物半導体層（Ｖピット発生層）の成長温度は、９５０℃以下であることが好ましく、より好ましくは７００℃以上であり、更に好ましくは７５０℃以上である。低温ｎ型窒化物半導体層（Ｖピット発生層）の成長温度が７００℃以上であれば、発光層１４での発光効率を高く維持できる。
　（多層構造体の成長）
　低温ｎ型窒化物半導体層（Ｖピット発生層）９の成長温度以下の温度で多層構造体１０を成長させることが好ましい。これにより、Ｖピット２０の大きさが大きくなるので、発光層１４を貫通する転位の大部分がＶピット２０の内側に存在することとなり、よって、窒化物半導体発光素子１の発光効率が向上する。この効果を有効に得るためには、多層構造体１０の成長温度は、６００℃以上であることが好ましく、より好ましくは７００℃以上である。
　なお、低温ｎ型窒化物半導体層（Ｖピット発生層）９と多層構造体１０とを同一の成長温度で成長させても良い。これにより、温度変動による新たな結晶結果の発生を防止できる。
　（Ｖピットの平面密度と窒化物半導体層の成長条件）
　Ｖピット２０の平面密度を低減させるためには、次に示すことが重要である。例えば、バッファ層５の材料として窒化アルミ系材料を用い、且つ、下地層７の成長初期（基板３の表面の凹凸を下地層７で埋め込む段階）において凸部３Ａへの下地層７の成長を抑制しつつ下地層７を凹部３Ｂにファセット成長させることによって、転位が凸部３Ａの中央に集中する。これにより、下地層７からｎ型コンタクト層８へ伸びる転位を減らすことができ、よって、Ｖピット２０の平面密度が低減する。また、ｎ型コンタクト層８で転位を増やさないように、ｎ型コンタクト層８の成長条件を最適化する必要がある。更に、低温ｎ型窒化物半導体層９及び多層構造体１０のそれぞれの成長速度を０．５ｎｍ／分以上５０ｎｍ／分以下程度に保ち、且つ、これらの不純物濃度を１×１０17／ｃｍ3以上１×１０19／ｃｍ3以下とすることにより、Ｖピット２０の平面密度を１．５×１０8／ｃｍ2以下とすることができる。より好ましくは、低温ｎ型窒化物半導体層９及び多層構造体１０のそれぞれの成長速度を１．０ｎｍ／分以上１５ｎｍ／分以下程度に保ち、且つ、これらの不純物濃度を１×１０18／ｃｍ3以上１×１０19／ｃｍ3以下とすることである。
　なお、ＭＯＣＶＤ法による各層の結晶成長では、次に示す原料ガスを用いることができる。Ｇａの原料ガスとしては、例えばＴＭＧ（トリメチルガリウム（trimethylgallium））又はＴＥＧ（トリエチルガリウム（triethylgallium））を使用できる。Ａｌの原料ガスとしては、例えばＴＭＡ（トリメチルアルミニウム（trimethylaluminium））又はＴＥＡ（トリエチルアルミニウム（triethylaluminium））を使用できる。Ｉｎの原料ガスとしては、例えばＴＭＩ（トリメチルインジウム（trimethylindium））又はＴＥＩ（トリエチルインジウム（triethylindium））を使用できる。Ｎの原料ガスとしては、例えばＮＨ3又はＤＭＨｙ（ジメチルヒドラジン（Dimethyihydrazine））を使用できる。ｎ型不純物であるＳｉの原料ガスとしては、例えばＳｉＨ4、Ｓｉ2Ｈ6又は有機Ｓｉを使用できる。ｐ型不純物であるＭｇの原料ガスとしては、例えばＣｐ2Ｍｇを使用できる。
　［実施形態の総括］
　図１に示す窒化物半導体発光素子１は、基板３の上に順に設けられた下地層７、ｎ型コンタクト層８、発光層１４及びｐ型窒化物半導体層１６，１７，１８を少なくとも備える。下地層７の厚さに対するｎ型コンタクト層８の厚さの割合である膜厚比Ｒが０．８以下である。ｐ型窒化物半導体層１６，１７，１８側に位置する発光層１４の面におけるＶピットの数密度が１．５×１０8／ｃｍ2以下である。これにより、実使用温度での発光効率の向上及び温度特性の向上とＥＳＤ耐性の向上とを相反させることなく実現できる。
　膜厚比Ｒが０．６以下であることが好ましい。これにより、窒化物半導体発光素子１のＥＳＤ耐性がさらに向上する。
　下地層７の導電型不純物の濃度が１．０×１０17／ｃｍ3以下であることが好ましい。これにより、転位密度が低下し、結晶性が改善する。より好ましくは、下地層７には導電型不純物が意図的にドープされていない。これにより、発光層１４の良好な結晶性を維持できる。
　下地層７は、一般式Ａｌx1Ｉｎy1Ｇａ1-x1-y1Ｎ（０≦ｘ１＜１、０≦ｙ１≦１）で表される窒化物半導体からなることが好ましく、ｎ型コンタクト層は、一般式Ａｌx2Ｉｎy2Ｇａ1-x2-y2Ｎ（０≦ｘ２＜１、０≦ｙ２≦１）で表される窒化物半導体からなることが好ましい。これにより、発光層１４と下地層７及びｎ型コンタクト層８との格子不整合が最小限に抑制されるので、発光層１４の結晶性を高めることができる。
　より好ましくは、下地層７とｎ型コンタクト層８とは、導電型不純物の濃度が異なり、且つ、同一組成からなる。これにより、下地層７とｎ型コンタクト層８との格子不整合が最小限に抑えられるので、結晶性が改善される。
　下地層７及びｎ型コンタクト層８のいずれもがＧａＮからなることが好ましい。これにより、組成の制御が単純化されるので、長期に渡って安定して窒化物半導体発光素子１を生産できる。
　下地層７及びｎ型コンタクト層８のいずれもがＡｌＧａＮからなることが好ましい。これにより、紫外線又は近紫外線を発する窒化物半導体発光素子１を提供できる。
　下地層７の厚さが４．５μｍ以上であることが好ましい。これにより、Ｖピット２０の平面密度が低減されるとともに、ｎ型コンタクト層８の抵抗増加が抑えられ、窒化物半導体発光素子１の動作電圧が低く抑えられる。
　以下、実施例を挙げて本発明をより詳細に説明するが、本発明は以下に限定されない。
　［実施例１］
　＜窒化物半導体発光素子の製造＞
　まず、凸部と凹部とからなる凹凸形状が上面に形成されたサファイア基板（直径が１５０ｍｍ）を準備した。凸部は、図１に示す凸部３Ａの断面形状を有し、そのため、高さの低い円錐状の先端部を有していた。凸部は平面視において略三角形の頂点となる位置に設けられ、隣り合う頂点間隔は２μｍであった。サファイア基板の上面における凸部の形状は略円形であり、その円の直径は１．２μｍ程度であった。また、凸部の高さが０．６μｍ程度であった。凹部は、図１に示す凹部３Ｂの断面形状を有していた。
　凸部と凹部とが形成されたサファイア基板の上面に対してＲＣＡ洗浄を行った。ＲＣＡ洗浄後のサファイア基板を、チャンバーに設置して加熱した。窒素を含むアルゴン雰囲気下でのＡｌターゲットを用いた反応性スパッタリング法により、基板の上面に、ＡｌＮ結晶からなるバッファ層（厚さが２５ｎｍ）を形成した。
　バッファ層が形成されたサファイア基板をＭＯＣＶＤ装置に入れ、サファイア基板の温度を１０００℃とした。ＭＯＣＶＤ法により、バッファ層の上面に、アンドープＧａＮからなる下地層を成長させ、その後、下地層の上面に、ＳｉドープＧａＮからなるｎ型コンタクト層を成長させた。下地層の厚さＴ1（図１参照）は６μｍであり、ｎ型コンタクト層の厚さＴ2（図１参照）は３μｍであった。よって、膜厚比Ｒは０．５であった。また、ｎ型コンタクト層のｎ型ドーパント濃度は１×１０19／ｃｍ3であった。
　サファイア基板の温度を８０１℃に下げた後、ｎ型コンタクト層の上面に、ＳｉドープＧａＮからなる低温ｎ型窒化物半導体層（Ｖピット発生層）（厚さが３０ｎｍ）を成長させた。低温ｎ型窒化物半導体層（Ｖピット発生層）のｎ型不純物の濃度は９×１０18／ｃｍ3であった。
　サファイア基板の温度を８０１℃に保持した状態で、多層構造体を成長させた。具体的には、ＳｉドープＧａＮからなるワイドバンドギャップ層（厚さが１．５５ｎｍ）とＳｉドープＩｎＧａＮからなるナローバンドギャップ層（厚さが１．５５ｎｍ）とを交互に２０組、成長させた。多層構造体１０を構成するいずれの層においてもｎ型不純物の濃度は７×１０18／ｃｍ3であった。ナローバンドギャップ層の組成はいずれにおいてもＩｎyＧａ1-yＮ（ｙ＝０．０４）であった。
　サファイア基板の温度を６７２℃に下げた後、発光層を成長させた。具体的には、ＧａＮからなるバリア層（厚さが４．０ｎｍ）とＩｎＧａＮからなる井戸層（厚さが３．７ｎｍ）とを交互に成長させて井戸層を８層形成した。多層構造体側に位置する２つのバリア層のｎ型不純物の濃度は４．３×１０18／ｃｍ3であり、それ以外のバリア層はアンドープ層であった。
　井戸層としては、キャリアガスとして窒素ガスを用いて、アンドープＩｎxＧａ1-xＮ層（ｘ＝０．２０）を成長させた。井戸層がフォトルミネッセンスにより発する光の波長が４４８ｎｍとなるようにＴＭＩの流量を調整して、井戸層におけるＩｎの組成ｘを設定した（ｘ＝０．２０）。
　発光層の上面（具体的には最上層の井戸層の上面）に、アンドープＧａＮからなる中間層（厚さ４ｎｍ）を成長させた。
　サファイア基板の温度を１０００℃に上げた後、中間層の上面に、ｐ型Ａｌ0.18Ｇａ0.82Ｎ層、ｐ型ＧａＮ層及びｐ型コンタクト層を順に成長させた。
　ｎ型コンタクト層の一部分が露出するように、ｐ型コンタクト層、ｐ型ＧａＮ層、ｐ型Ａｌ0.18Ｇａ0.82Ｎ層、中間層、発光層、多層構造体、低温ｎ型窒化物半導体層（Ｖピット発生層）及びｎ型コンタクト層をエッチングした。このエッチングにより露出したｎ型コンタクト層の上面にＡｕなどからなるｎ側電極２１を形成した。また、ｐ型コンタクト層の上面に、ＩＴＯからなる透明電極とＡｕなどからなるｐ側電極とを順に形成した。透明電極と上記エッチングによって露出した各層の側面とを主に覆うように、ＳｉＯ2からなる透明保護膜を形成した。
　サファイア基板を６２０×６８０μｍサイズのチップに分割した。これにより、本実施例の窒化物半導体発光素子が得られた。
　＜評価＞
　得られた窒化物半導体発光素子に対して、スクリーニングを行って（ヒューマンボディモデルで２ＫＶ相当のストレスを与えて）ＥＳＤ耐性の良否を調べた。その結果、ＥＳＤ不良率は５％以下であり、非常に優れたＥＳＤ耐性を示した。
　得られた窒化物半導体発光素子をＴＯ－１８型ステムにマウントし、樹脂による封止を行なうことなく窒化物半導体発光素子の光出力を測定した。２５℃の環境下において１２０ｍＡで窒化物半導体発光素子を駆動させたところ、駆動電圧３．０５Ｖで光出力Ｐ（２５）＝１８１．５ｍＷ（ドミナント波長４５０ｎｍ）であった。また、８０℃の環境下において窒化物半導体発光素子を１２０ｍＡで駆動させたところ、駆動電圧３．０５Ｖで光出力Ｐ（８０）＝１７６．８ｍＷであった。これにより、本実施例の窒化物半導体発光素子の温度特性（Ｐ（８０）／Ｐ（２５））は９７．４％となった。なお、実施例では、２５℃の環境下において測定された光出力Ｐを「Ｐ（２５）」と記し、８０℃の環境下において測定された光出力Ｐを「Ｐ（８０）」と記す。
　窒化物半導体発光素子を作製するサファイア基板とは別のバッチで、上述の方法にしたがって発光層を成長させた。発光層の成長後直ちにサファイア基板の温度を下げ、その基板をＭＯＣＶＤ装置から取り出した。その後直ちに、ＡＦＭ装置を用いてＶピットの平面密度を求めたところ、Ｖピットの平面密度は１．０×１０8／ｃｍ2であった。
　［比較例１］
　下地層の厚さＴ1（図１参照）を４．５μｍとしｎ型コンタクト層の厚さＴ2（図１参照）を４．５μｍとしたことを除いては実施例１に記載の方法にしたがって、窒化物半導体発光素子を製造した。本比較例では、膜厚比Ｒは１．０であった。
　実施例１に記載の方法にしたがって本比較例の窒化物半導体発光素子を評価したところ、ＥＳＤ不良率は約１０％に上昇した。また、２５℃の環境下において１２０ｍＡで窒化物半導体発光素子を駆動させたところ、駆動電圧３．０５Ｖで光出力Ｐ（２５）＝１７８ｍＷであった。
　［実施例２］
　＜窒化物半導体発光素子の製造＞
　多層構造体の構成が異なることを除いては実施例１に記載の方法にしたがって窒化物半導体発光素子を製造した。具体的には、ＳｉドープＧａＮからなるワイドバンドギャップ層（厚さが１１ｎｍ）とＳｉドープＩｎＧａＮからなるナローバンドギャップ層（厚さが１１ｎｍ）とを交互に５組、成長させた。多層構造体１０を構成するいずれの層においてもｎ型不純物の濃度は６×１０18ｃｍ／3であった。ナローバンドギャップ層の組成はいずれにおいてもＩｎyＧａ1-yＮ（ｙ＝０．０４）であった。
　＜評価＞
　実施例１に記載の方法にしたがってＥＳＤ不良率を調べたところ、ＥＳＤ不良率は５％以下であり、非常に優れたＥＳＤ耐性を示した。
　実施例１に記載の方法にしたがってＰ（２５）とＰ（８０）とを測定したところ、Ｐ（２５）＝１８０ｍＷ（ドミナント波長４５０ｎｍ）であり、Ｐ（８０）＝１７４．６ｍＷであった。これにより、本実施例の窒化物半導体発光素子の温度特性（Ｐ（８０）／Ｐ（２５））は９７．０％となった。
　実施例１に記載の方法にしたがってＶピットの平面密度を求めたところ、Ｖピットの平面密度は１．０５×１０8／ｃｍ2であった。
　［比較例２］
　下地層の厚さＴ1（図１参照）を４．５μｍとしｎ型コンタクト層の厚さＴ2（図１参照）を４．５μｍとしたことを除いては実施例２に記載の方法にしたがって、窒化物半導体発光素子を製造した。本比較例では、膜厚比Ｒは１．０であった。
　実施例１に記載の方法にしたがって本比較例の窒化物半導体発光素子を評価したところ、ＥＳＤ不良率は約１０％に上昇した。また、２５℃の環境下において１２０ｍＡで窒化物半導体発光素子を駆動させたところ、駆動電圧３．０５Ｖで光出力Ｐ（２５）＝１７６ｍＷであった。
　［実施例３］
　次に示す点を除いては実施例１に記載の方法にしたがって窒化物半導体発光素子を製造した。即ち、下地層とｎ型コンタクト層とを第１ＭＯＣＶＤ装置で成長した後、サファイア基板を第１ＭＯＣＶＤ装置から取り出して第２ＭＯＣＶＤ装置へ入れた。その後、第２ＭＯＣＶＤ装置において、低温ｎ型窒化物半導体層（Ｖピット発生層）、多層構造体、発光層、中間層、ｐ型Ａｌ0.18Ｇａ0.82Ｎ層、ｐ型ＧａＮ層及びｐ型コンタクト層を順に成長させた。このようにして製造された窒化物半導体発光素子に対して実施例１に記載の方法にしたがって評価を行ったところ、実施例１と本実施例とでは窒化物半導体発光素子の特性に差異がないことが分かった。
　本実施例では、厚さの大きな下地層及びｎ型コンタクト層を成長する装置（高速での成長が必要）と、発光層を成長する装置（低速での成長と結晶品質の均一性に優れた成長とが必要）とを変えることが出来る。このようにそれぞれの層を成長させる上で最適な成膜装置を選択できるので、窒化物半導体発光素子の製造効率が向上する。
　［実施例４］
　＜窒化物半導体発光素子の製造＞
　下地層の厚さＴ1（図１参照）を７μｍとしｎ型コンタクト層の厚さＴ2（図１参照）を２μｍとしたことを除いては実施例１に記載の方法にしたがって、窒化物半導体発光素子を製造した。本実施例では、膜厚比Ｒは０．２９であった。
　＜評価＞
　実施例１に記載の方法にしたがってＥＳＤ不良率を調べたところ、ＥＳＤ不良率は３％以下であり、実施例１～３よりもさらに優れたＥＳＤ耐性を示した。
　実施例１に記載の方法にしたがってＰ（２５）とＰ（８０）とを測定したところ、Ｐ（２５）＝１８２．５ｍＷ（ドミナント波長４５０ｎｍ）であり、Ｐ（８０）＝１７８．３ｍＷであった。これにより、本実施例の窒化物半導体発光素子の温度特性（Ｐ（８０）／Ｐ（２５））は９７．７％となった。
　実施例１に記載の方法にしたがってＶピットの平面密度を求めたところ、Ｖピットの平面密度は０．８×１０8／ｃｍ2であった。
　今回開示された実施の形態及び実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　１　窒化物半導体発光素子、３　基板、３Ａ　凸部、３Ｂ　凹部、５　バッファ層、７　下地層、８　ｎ型コンタクト層、９　低温ｎ型窒化物半導体層、１０　多層構造体、１１　ｎ型バッファ層、１４　発光層、１５　中間層、１６，１７，１８　ｐ型窒化物半導体層、２０　ピット、２１　ｎ側電極、２３　透明電極、２５　ｐ側電極、２７　透明保護膜、３０　メサ部。

Claims (9)

  1. 　基板の上に順に設けられた下地層、ｎ型コンタクト層、発光層及びｐ型窒化物半導体層を少なくとも備える窒化物半導体発光素子であって、
    　前記下地層の厚さに対する前記ｎ型コンタクト層の厚さの割合である膜厚比Ｒが０．８以下であり、
    　前記ｐ型窒化物半導体層側に位置する前記発光層の面におけるＶピットの数密度が１．５×１０8／ｃｍ2以下であることを特徴とすると窒化物半導体発光素子。
  2. 　前記膜厚比Ｒが０．６以下である請求項１に記載の窒化物半導体発光素子。
  3. 　前記下地層の導電型不純物の濃度が１．０×１０17／ｃｍ3以下である請求項１または２に記載の窒化物半導体発光素子。
  4. 　前記下地層には導電型不純物が意図的にドープされていない請求項３に記載の窒化物半導体発光素子。
  5. 　前記下地層は、一般式Ａｌx1Ｉｎy1Ｇａ1-x1-y1Ｎ（０≦ｘ１＜１、０≦ｙ１≦１）で表される窒化物半導体からなり、
    　前記ｎ型コンタクト層は、一般式Ａｌx2Ｉｎy2Ｇａ1-x2-y2Ｎ（０≦ｘ２＜１、０≦ｙ２≦１）で表される窒化物半導体からなる請求項１～４のいずれかに記載の窒化物半導体発光素子。
  6. 　前記下地層と前記ｎ型コンタクト層とは、導電型不純物の濃度が異なり、且つ、同一組成からなる請求項５に記載の窒化物半導体発光素子。
  7. 　前記下地層及び前記ｎ型コンタクト層のいずれもがＧａＮからなる請求項５または６に記載の窒化物半導体発光素子。
  8. 　前記下地層及び前記ｎ型コンタクト層のいずれもがＡｌＧａＮからなる請求項５または６に記載の窒化物半導体発光素子。
  9. 　前記下地層の厚さが４．５μｍ以上である請求項１～８のいずれかに記載の窒化物半導体発光素子。
PCT/JP2015/075558 2014-11-06 2015-09-09 窒化物半導体発光素子 WO2016072150A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/520,852 US20170317235A1 (en) 2014-11-06 2015-09-09 Nitride semiconductor light-emitting element
JP2016557482A JP6482573B2 (ja) 2014-11-06 2015-09-09 窒化物半導体発光素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014226094 2014-11-06
JP2014-226094 2014-11-06

Publications (1)

Publication Number Publication Date
WO2016072150A1 true WO2016072150A1 (ja) 2016-05-12

Family

ID=55908880

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/075558 WO2016072150A1 (ja) 2014-11-06 2015-09-09 窒化物半導体発光素子

Country Status (4)

Country Link
US (1) US20170317235A1 (ja)
JP (1) JP6482573B2 (ja)
TW (1) TWI623112B (ja)
WO (1) WO2016072150A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021798A (ja) * 2018-07-31 2020-02-06 日機装株式会社 窒化物半導体発光素子及びその製造方法
JP2023176169A (ja) * 2022-05-31 2023-12-13 日機装株式会社 窒化物半導体発光素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107952B2 (en) 2017-03-27 2021-08-31 Dowa Electronics Materials Co., Ltd. Group III nitride semiconductor light emitting element and method of manufacturing the same
KR102377550B1 (ko) * 2017-05-19 2022-03-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
TWI708350B (zh) 2019-10-24 2020-10-21 錼創顯示科技股份有限公司 微型發光元件模組
CN111933762B (zh) * 2020-07-23 2022-10-14 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN116154064A (zh) * 2023-04-17 2023-05-23 江西兆驰半导体有限公司 一种高光效发光二极管外延片、制备方法及led
CN117691011B (zh) * 2024-02-02 2024-05-07 量晶显示(浙江)科技有限公司 Led的制备方法以及led

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081416A (ja) * 2005-09-13 2007-03-29 Philips Lumileds Lightng Co Llc 発光領域における横方向電流注入を備えた半導体発光装置
JP2007150076A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
WO2010150809A1 (ja) * 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
US20110309327A1 (en) * 2010-06-21 2011-12-22 Lg Innotek Co., Ltd. Light emitting device, method for fabricating light emitting device, light emitting device package, and lighting system
JP2013187484A (ja) * 2012-03-09 2013-09-19 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2014143358A (ja) * 2013-01-25 2014-08-07 Toyoda Gosei Co Ltd 半導体発光素子、半導体発光素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US8399948B2 (en) * 2009-12-04 2013-03-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system
JP5648510B2 (ja) * 2011-02-04 2015-01-07 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012227479A (ja) * 2011-04-22 2012-11-15 Sharp Corp 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
JP5888133B2 (ja) * 2012-06-08 2016-03-16 豊田合成株式会社 半導体発光素子、発光装置
US9324908B2 (en) * 2013-04-30 2016-04-26 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081416A (ja) * 2005-09-13 2007-03-29 Philips Lumileds Lightng Co Llc 発光領域における横方向電流注入を備えた半導体発光装置
JP2007150076A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
WO2010150809A1 (ja) * 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
US20110309327A1 (en) * 2010-06-21 2011-12-22 Lg Innotek Co., Ltd. Light emitting device, method for fabricating light emitting device, light emitting device package, and lighting system
JP2013187484A (ja) * 2012-03-09 2013-09-19 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2014143358A (ja) * 2013-01-25 2014-08-07 Toyoda Gosei Co Ltd 半導体発光素子、半導体発光素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021798A (ja) * 2018-07-31 2020-02-06 日機装株式会社 窒化物半導体発光素子及びその製造方法
JP2023176169A (ja) * 2022-05-31 2023-12-13 日機装株式会社 窒化物半導体発光素子
JP7434416B2 (ja) 2022-05-31 2024-02-20 日機装株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
JPWO2016072150A1 (ja) 2017-08-31
TWI623112B (zh) 2018-05-01
JP6482573B2 (ja) 2019-03-13
TW201626600A (zh) 2016-07-16
US20170317235A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
JP6482573B2 (ja) 窒化物半導体発光素子
TWI493753B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR101521259B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TWI479683B (zh) 氮化物半導體發光元件及其製造方法
US7982210B2 (en) Light emitting diode having modulation doped layer
KR100649749B1 (ko) 질화물 반도체 발광 소자
TWI478383B (zh) 半導體發光裝置
JP6026116B2 (ja) 窒化物半導体発光素子およびその製造方法
US8525203B2 (en) Semiconductor light emitting device
JP6587673B2 (ja) 発光素子
JP2015046598A (ja) 正孔注入層を備える半導体発光素子及びその製造方法
US9318645B2 (en) Nitride semiconductor light-emitting element
TW201308657A (zh) 氮化物半導體發光元件
JP2008288397A (ja) 半導体発光装置
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
US9142717B2 (en) Semiconductor light emitting device and wafer
TWI567877B (zh) Manufacturing method of nitride semiconductor device
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP5800251B2 (ja) Ｌｅｄ素子
JP6482388B2 (ja) 窒化物半導体発光素子
JP2014082396A (ja) 窒化物半導体発光素子
WO2014115800A1 (ja) Ｌｅｄ素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15856952

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15520852

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016557482

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15856952

Country of ref document: EP

Kind code of ref document: A1