TW201626600A - 氮化物半導體發光元件 - Google Patents

氮化物半導體發光元件 Download PDF

Info

Publication number
TW201626600A
TW201626600A TW104136368A TW104136368A TW201626600A TW 201626600 A TW201626600 A TW 201626600A TW 104136368 A TW104136368 A TW 104136368A TW 104136368 A TW104136368 A TW 104136368A TW 201626600 A TW201626600 A TW 201626600A
Authority
TW
Taiwan
Prior art keywords
layer
nitride semiconductor
light
type
emitting
Prior art date
Application number
TW104136368A
Other languages
English (en)
Other versions
TWI623112B (zh
Inventor
Katsuji Iguchi
Yoshihiko Tani
Kentaro Nonaka
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201626600A publication Critical patent/TW201626600A/zh
Application granted granted Critical
Publication of TWI623112B publication Critical patent/TWI623112B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本發明之氮化物半導體發光元件至少具備於基板上依序設置之基底層、n型接觸層、發光層及p型氮化物半導體層。n型接觸層之厚度相對於基底層之厚度之比率即膜厚比R為0.8以下。於位於p型氮化物半導體層側之發光層之面之V凹坑之數密度為1.5×108/cm2以下。藉此，提供一種能夠於不使實際使用溫度下之發光效率之提高及溫度特性之提高與ESD耐受性之提高相悖之情況下實現該等特性之氮化物半導體發光元件。

Description

氮化物半導體發光元件
本發明係關於一種氮化物半導體發光元件。
含氮之III-V族化合物半導體(以下記為「III族氮化物半導體」)具有相當於具有自紅外區域至紫外區域之波長之光之能量之帶隙能。因此，III族氮化物半導體作為發出具有自紅外區域至紫外區域之波長之光之發光元件之材料、或作為接收具有自紅外區域至紫外區域之波長之光之受光元件之材料較為有用。
又，於III族氮化物半導體中，構成III族氮化物半導體之原子間之鍵結力較強，絕緣破壞電壓較高，飽和電子速度較大。根據該等可知，III族氮化物半導體亦可用作耐高溫且高輸出之高頻電晶體等電子裝置之材料。進而，III族氮化物半導體由於幾乎不會破壞環境，故而作為易操作材料亦備受關注。
於使用此種III族氮化物半導體之氮化物半導體發光元件中，一般採用量子井構造作為發光層。若對氮化物半導體發光元件施加電壓，則於構成發光層之井層中電子與電洞再結合而發光。發光層可包含單一量子井(Single Quantum Well(SQW))構造，亦可包含井層與障壁層交替積層而成之多層量子井(Multiple Quantum Well(MQW))構造。
於發出可見光之氮化物半導體發光元件中，一般使用InGaN層作為發光層之井層，且使用GaN層作為發光層之障壁層。藉此，例如可 製作發光峰值波長約為450nm之藍色LED(Light Emitting Diode，發光二極體)，將該藍色LED與螢光體組合可製作白色LED。認為於使用AlGaN層作為障壁層之情形時，由於障壁層與井層之帶隙能差增大故而使發光效率提高，但亦存在與GaN相比，AlGaN難以獲得優質之結晶之問題。於發出近紫外光或紫外光之氮化物半導體發光元件中，一般使用AlGaN層作為障壁層。
發光層由n型氮化物半導體層與p型氮化物半導體層夾持。n型氮化物半導體層包含連接與外部連接端子連接之n側電極之n型接觸層。為了使氮化物半導體發光元件均勻發光，且降低氮化物半導體發光元件之動作電壓，必須降低n型接觸層之薄片電阻，必須提高n型接觸層之n型雜質之濃度(例如1×1019/cm3)，且必須形成較厚(1~4μm)之n型接觸層。於發出自可見至紫外區域之光之氮化物半導體發光元件中，大多使用GaN層作為n型接觸層。於發出紫外區域之光之氮化物半導體發光元件中，存在使用AlGaN層作為n型接觸層之情形。
n型接觸層設置於基底層之上，基底層係隔著緩衝層設置於藍寶石基板之上。為了提高氮化物半導體發光元件之光提取效率，於藍寶石基板之上表面規律地形成有凸部。作為緩衝層，採用厚度為20nm左右之GaN層或AlN層。作為基底層，大多採用厚度為1~4μm之非摻雜GaN層。
為了提高發光層之內部量子效率，採用於n型接觸層與發光層之間設置應變超晶格層、或具有未摻雜層與摻雜Si層之積層構造等各種構造之n型緩衝層。
又，為了提高發光層之內部量子效率而採取各種解決方案，大致分為2種方法。於第1方法中，藉由將以設置於基板與n型氮化物半導體層之間之中間層為起點之位錯形成一定量(2.0×108/cm2)以上，而於發光層形成V凹坑，藉此旨在提高發光效率(專利文獻1(國際公開第 2010/150809號)等)。於第2方法中，儘可能降低位錯密度，藉此旨在提高發光效率(專利文獻2(國際公開第2013/187171號)等)。認為於第1方法與第2方法中，電洞(electron hole)向發光層中之注入機制不同。
先前，作為決定氮化物半導體發光元件之特性之因素，上述n型緩衝層較n型接觸層更重要。然而，若上述n型緩衝層之最佳化不斷進展，則相較於基底層及n型接觸層等上述n型緩衝層，基於下部構造之最佳化所得之效果變得更重要。
一般而言，認為若增大基底層之厚度，則發光層等之結晶性提高。然而，不可謂僅由基底層之厚度決定發光層等之結晶性。又，於第1方法中，增大基底層之厚度未必有助於光輸出之提高。另一方面，於第2方法中，推測增大基底層之厚度有助於光輸出提高之可能性較高。然而，關於就發光層之內部量子效率提高之觀點而言最佳化之基底層之厚度或n型接觸層之厚度未有任何揭示。
於專利文獻3(日本專利特開2000-232236號公報)之實施例中記載有於未摻雜GaN層(厚度為1μm)上依序使包含摻雜有3×1019/cm3之Si之GaN之n型接觸層(厚度為3μm)與未摻雜GaN層(厚度為100Å)成長。
於專利文獻4(日本專利特開2012-248656號公報)之實施例中記載有於包含未摻雜GaN之低位錯層(厚度約為1.5μm)上使包含未摻雜GaN之凹坑嵌埋層(厚度約為2.0μm)與包含摻雜有9×1018/cm3之Si之GaN之n型接觸層(厚度約為4.2μm)成長。
於專利文獻5(國際公開第2011/004890號)之實施例中記載有於厚度5μm之包含未摻雜GaN之基底層上使厚度3.2μm之包含摻雜Si之n型GaN之n型接觸層成長。
於專利文獻6(日本專利特開2010-135490號公報)之實施例中記載有於厚度8μm之包含未摻雜GaN之基底層上使厚度2μm之摻雜Si之n型GaN接觸層成長。
於專利文獻7(國際公開第2011/162332號)中，就縮小發光層之發光波長分佈σ之觀點反覆研究基底層之厚度及n型接觸層之厚度。於實施例中提示出使用厚度9.6μm之GaN層與厚度8.6μm之GaN層作為基底層，並提示出使用厚度2~4μm之摻雜Si之n型GaN層作為n型接觸層。
於該等文獻中雖揭示有基底層及n型接觸層之各種構成，但關於基底層及n型接觸層之各構成與發光效率之具體關係未有任何記載。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2010/150809號
[專利文獻2]國際公開第2013/187171號
[專利文獻3]日本專利特開2000-232236號公報
[專利文獻4]日本專利特開2012-248656號公報
[專利文獻5]國際公開第2011/004890號
[專利文獻6]日本專利特開2010-135490號公報
[專利文獻7]國際公開第2011/162332號
為了進一步改善發光效率，必須提高氮化物半導體發光元件於實際使用溫度下之發光效率，必須提高氮化物半導體發光元件之溫度特性(所謂「氮化物半導體發光元件之溫度特性」係指室溫下之發光效率與高溫(例如80℃)下之發光效率之比率。一般而言，氮化物半導體發光元件之動作溫度越上升，則氮化物半導體發光元件之溫度特性越降低。就實用性之觀點而言，要求較高之溫度特性)。為了提高該等，必須減少穿透發光層之位錯(穿透位錯)之個數。為了降低位錯密度，必須提高發光層之結晶性。為了提高發光層之結晶性，必須提高 n型接觸層之結晶性及提高基底層之結晶性。
作為另一課題，存在ESD(Electrostatic Discharge(靜電放電))耐受性之提高。市場上強烈要求藍色發光元件之性能提高並且降低其初期不良。因此，必須對氮化物半導體發光元件於出貨前進行ESD不良篩選(藉由篩選而檢測ESD耐受性之優劣)。然而，若於出貨前進行ESD不良篩選，則導致氮化物半導體發光元件之出貨良率之降低，又，導致氮化物半導體發光元件之成本增加。因此，當務之急為提高磊晶層(磊晶成長層)之電性耐受性。
如此，業界對氮化物半導體發光元件要求發光層之結晶性之提高與ESD耐受性之提高。然而，若為了提高發光層之結晶性而增大基底層之厚度或n型接觸層之厚度，則會產生ESD耐受性之不良率增大之不良情況。因此，對氮化物半導體發光元件要求於不使實際使用溫度下之發光效率之提高及溫度特性之提高與ESD耐受性之提高相悖之情況下實現該等特性。本發明之目的在於提供一種能夠於不使實際使用溫度下之發光效率之提高及溫度特性之提高與ESD耐受性之提高相悖之情況下實現該等特性之氮化物半導體發光元件。
本發明之氮化物半導體發光元件至少具備於基板上依序設置之基底層、n型接觸層、發光層及p型氮化物半導體層。n型接觸層之厚度相對於基底層之厚度之比率即膜厚比R為0.8以下。於位於p型氮化物半導體層側之發光層之面之V凹坑之數密度為1.5×108/cm2以下。較佳為膜厚比R為0.6以下。
較佳為基底層之導電型雜質之濃度為1.0×1017/cm3以下。更佳為不刻意地於基底層中摻雜導電型雜質。
較佳為基底層包含通式Alx1Iny1Ga1-x1-y1N(0≦x1<1、0≦y1≦1)所表示之氮化物半導體。較佳為n型接觸層包含通式Alx2Iny2Ga1-x2-y2N(0≦x2 <1、0≦y2≦1)所表示之氮化物半導體。更佳為基底層與n型接觸層之導電型雜質之濃度不同，且包含相同組成。進而較佳為基底層及n型接觸層均包含GaN，或基底層及n型接觸層均包含AlGaN。較佳為基底層之厚度為4.5μm以上。
本發明之氮化物半導體發光元件可不使實際使用溫度下之發光效率之提高及溫度特性之提高與ESD耐受性之提高相悖之情況下實現該等特性。
1‧‧‧氮化物半導體發光元件
3‧‧‧基板
3A‧‧‧凸部
3B‧‧‧凹部
5‧‧‧緩衝層
7‧‧‧基底層
8‧‧‧n型接觸層
9‧‧‧低溫n型氮化物半導體層
10‧‧‧多層構造體
11‧‧‧n型緩衝層
14‧‧‧發光層
15‧‧‧中間層
16‧‧‧p型氮化物半導體層
17‧‧‧p型氮化物半導體層
18‧‧‧p型氮化物半導體層
20‧‧‧凹坑
21‧‧‧n側電極
23‧‧‧透明電極
25‧‧‧p側電極
27‧‧‧透明保護膜
30‧‧‧台面部
T1‧‧‧基底層之厚度
T2‧‧‧n型接觸層之厚度
圖1係本發明之一實施形態之氮化物半導體發光元件的剖視圖。
圖2係本發明之一實施形態之氮化物半導體發光元件的俯視圖。
圖3係表示對本發明之一實施形態之氮化物半導體發光元件之發光層之上表面利用AFM(Atomic Force Microscopy)進行觀察之結果的圖像。
圖4係表示膜厚比R與ESD耐受性之不良率(ESD不良率)之關係(實驗結果)的曲線圖。
圖5係表示V凹坑之平面密度與氮化物半導體發光元件之光輸出之關係(實驗結果)的曲線圖。
以下使用圖式對本發明之氮化物半導體發光元件進行說明。再者，於本發明之圖式中，同一參考符號表示同一部分或等效部分。又，長度、寬度、厚度、深度等尺寸關係係為了使圖式明瞭化與簡化而適當變更，並非表示實際之尺寸關係。
以下，為了表示位置關係，將記載於圖1下側之部分表示為「下」，將記載於圖1上側之部分表示為「上」。其係為方便起見之表示，與相對於重力方向而規定之「上」及「下」不同。
以下，使用「導電型雜質之濃度」、及因n型雜質之摻雜而產生之電子濃度或因p型雜質之摻雜而產生之電洞濃度即「載子濃度」。
「載氣」係指除III族原料氣體、V族原料氣體及雜質原料氣體(導電型雜質之原料)以外之氣體。構成載氣之原子未被取入至氮化物半導體層等層。
「n型氮化物半導體層」亦可包含實用上不妨礙電子流向之程度之厚度之低載子濃度之n型層或未摻雜層。「p型氮化物半導體層」亦可包含實用上不妨礙電洞流向之程度之厚度之低載子濃度之p型層或未摻雜層。「實用上不妨礙」係指氮化物半導體發光元件之動作電壓為實用等級。
[氮化物半導體發光元件之構成]
圖1係本發明之一實施形態之氮化物半導體發光元件的剖視圖，且為圖2所示之I-I線之剖視圖。圖2係氮化物半導體發光元件1之俯視圖。
氮化物半導體發光元件1具備基板3、緩衝層5、基底層7、n型接觸層8、n型緩衝層11、發光層14、中間層15、及p型氮化物半導體層16、17、18。n型緩衝層11通常由低溫n型氮化物半導體層(作為V凹坑產生層發揮功能)9與多層構造體10(多層構造體10例如具有超晶格構造)等複數層構成。
對n型接觸層8之一部分、n型緩衝層11、發光層14、中間層15及p型氮化物半導體層16、17、18進行蝕刻而構成台面部30。於p型氮化物半導體層18之上表面隔著透明電極23設置p側電極25。於台面部30之外側(圖1之右側)中，於n型接觸層8之露出面設置n側電極21。透明保護膜27覆蓋透明電極23與藉由蝕刻而露出之各層之側面，n側電極21與p側電極25自透明保護膜27露出。
使用掃描穿透式電子顯微鏡(Scanning Transmission Electron Microscopy)，以超高倍率觀察氮化物半導體發光元件1之剖面，結果確認局部產生V凹坑20。
再者，關於氮化物半導體發光元件1之構成及其製造方法，如專利文獻2所詳細說明般，以下只要未言及，則不限定於專利文獻2等中記載之先前公知之技術而能夠使用。尤其是關於氮化物半導體發光元件1中較n型接觸層8之上部構造並無特別限定。該等構成之材料、組成、形成方法、形成條件、厚度、及導電型雜質之濃度等可適當組合先前公知之技術等。
例如p型氮化物半導體層通常自基板3側起積層p型AlGaN層16、p型GaN層17及p型接觸層18而構成。然而，於本發明中，p型氮化物半導體層之構成無特別限定。以下省略關於p型氮化物半導體層之構成之詳細說明。
關於圖2所示之氮化物半導體發光元件1之平面構造於本發明中亦無特別限定，可採用各種平面構造。例如亦可採用能夠實現將氮化物半導體發光元件1倒置而連接於基板之覆晶連接之構造。如此，氮化物半導體發光元件1之平面構造於本發明中無特別限定。以下省略關於氮化物半導體發光元件1之平面構造之詳細說明。
<基板>
基板3例如可為如藍寶石基板之絕緣性基板，亦可為例如GaN基板、SiC基板或ZnO基板等導電性基板。於氮化物半導體層成長時之基板3之厚度因基板3之尺寸而異，故不可一概而論，但較佳為於直徑為150mm之基板時例如為900μm以上且1200μm以下。又，氮化物半導體發光元件1之基板3之厚度較佳為例如50μm以上且300μm以下。
基板3之上表面(基板3中形成緩衝層5之面)較佳為如圖1所示般具有包含凸部3A與凹部3B之凹凸形狀。基板3之上表面之凸部3A之形狀較佳為大致圓形或多角形(參考圖1)。凸部3A較佳為設置於俯視時成 為大致三角形之頂點之位置，較佳為相鄰頂點之間隔為1μm以上且5μm以下。凸部3A於側視下亦可形成為梯形，側視下之凸部3A之頂點較佳為形成為半圓狀或三角形。
亦可於氮化物半導體層成長後去除基板3。即，氮化物半導體發光元件1亦可不具備基板3。
<緩衝層>
緩衝層5較佳為例如Als0Gat0Ou0N1-u0(0≦s0≦1、0≦t0≦1、0≦u0≦1、s0+t0≠0)層，更佳為AlN層或AlON層。緩衝層5之厚度無特別限定，較佳為3nm以上且100nm以下，更佳為5nm以上且50nm以下。
<基底層>
基底層7例如藉由MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)法而形成於緩衝層5之上表面。基底層7較佳為例如包含通式Alx1Iny1Ga1-x1-y1N(0≦x1<1、0≦y1≦1)所表示之氮化物半導體。為了不使基底層7延續緩衝層5中之位錯等結晶缺陷，較佳為基底層7包含含有Ga作為III族元素之氮化物半導體。
基底層7亦可於1×1017/cm3以下之範圍摻雜n型雜質。藉此使位錯密度降低，改善結晶性。然而，就維持發光層14之良好之結晶性之觀點而言，較佳為不刻意地於基底層7中摻雜導電型雜質(例如n型雜質或p型雜質)，換言之，基底層7較佳為未摻雜層。「不刻意地於基底層7中摻雜導電型雜質」係指於成長過程中不通入雜質原料氣體而使基底層7成長。通常若使用正常MOCVD裝置不通入雜質原料氣體而使基底層7成長，則基底層7之導電型雜質之濃度成為用於分析導電型雜質之濃度之分析裝置之檢測極限以下。例如於使用SIMS(Secondary Ion Mass Spectrometry，二次離子質譜儀)測定矽濃度之情形時，SIMS之矽濃度之檢測極限為7×1016/cm3。
作為摻雜於基底層7中之導電型雜質，可使用n型雜質，例如可使用Si、Ge及Sn中之至少1者，較佳為使用Si。於使用Si作為導電型雜質之情形時，較佳為使用矽烷或二矽烷作為n型雜質原料氣體。
藉由儘可能增大基底層7之厚度，可減少基底層7中之缺陷。然而，若基底層7之厚度變大，則會產生ESD耐受性發生不良或氮化物半導體發光元件1之生產性降低等問題。關於該點如下所述。
<n型接觸層>
n型接觸層8較佳為於包含通式Alx2Iny2Ga1-x2-y2N(0≦x2≦1、0≦y2≦1)所表示之氮化物半導體之層中摻雜有n型雜質之層，更佳為於包含通式Alx2Ga1-x2N(0≦x2<1、較佳為0≦x2≦0.5、更佳為0≦x2≦0.1)所表示之氮化物半導體之層中摻雜有n型雜質之層。
作為摻雜於n型接觸層8中之n型雜質，較佳為Si、P、As或Sb等，更佳為Si。其於下述之n型氮化物半導體層(例如n型緩衝層11)中亦如此。n型雜質之濃度無特別限定，較佳為1.2×1019/cm3以下。
藉由儘可能增大n型接觸層8之厚度，可降低n型接觸層8之電阻。然而，若n型接觸層8之厚度變大，則會產生ESD耐受性發生不良或氮化物半導體發光元件1之生產性降低等問題。關於該點如下所述。
<低溫n型氮化物半導體層(V凹坑產生層)>
氮化物半導體發光元件1中，在n型接觸層8以下之下部構造之厚度非常大，因此必須於確保在n型接觸層8以下之下部構造之一定之結晶性之同時，儘可能以短時間使其成長。因此，在n型接觸層8以下之下部構造之形成溫度通常較發光層14之形成溫度高數百℃。n型緩衝層11具有作為用以自在n型接觸層8以下之下部構造之成長轉移至發光層14之成長之緩衝層之作用，n型緩衝層11之成長溫度低於n型接觸層8之成長溫度，且高於發光層14之成長溫度。n型緩衝層11中與n型接 觸層8相接之層為低溫n型氮化物半導體層9。藉由使溫度自n型接觸層8之成長溫度下降而使低溫n型氮化物半導體層9成長，從而使低溫n型氮化物半導體層9開始產生V凹坑20。因此，低溫n型氮化物半導體層9作為V凹坑20產生層發揮功能。再者，低溫n型氮化物半導體層9之「低溫」係指成長溫度低於n型接觸層8之成長溫度。
低溫n型氮化物半導體層(V凹坑產生層)9較佳為例如厚度25nm之高摻雜n型GaN層。此處，「高摻雜」係指n型雜質之濃度為3×1018/cm3以上。若低溫n型氮化物半導體層(V凹坑產生層)9之n型雜質之濃度過高，則存在導致形成於低溫n型氮化物半導體層(V凹坑產生層)9之上之發光層14之發光效率降低之情形。因此，低溫n型氮化物半導體層(V凹坑產生層)9之n型雜質之濃度較佳為1.2×1019/cm3以下。
低溫n型氮化物半導體層(V凹坑產生層)9較佳為於Als3Gat3Inu3N(0≦s3≦1、0≦t3≦1、0≦u3≦1、s3+t3+u3=1)層中摻雜有n型雜質之層，更佳為於Inu3Ga1-u3N(0≦u3≦1、較佳為0≦u3≦0.5、更佳為0≦u3≦0.15)層中摻雜有n型雜質之層。
此種低溫n型氮化物半導體層(V凹坑產生層)9之厚度較佳為5nm以上，更佳為10nm以上。
<多層構造體>
於低溫n型氮化物半導體層(V凹坑產生層)9與發光層14之間較佳為設置有多層構造體10。多層構造體10之主要功能為將低溫n型氮化物半導體層(V凹坑產生層)9與發光層14隔開，儘可能使發光層14成長開始時之成長表面構造平坦光滑，進而使V凹坑20擴大至一定以上之尺寸。
作為多層構造體10，較佳為使用具有超晶格構造之超晶格層。超晶格層係指藉由將組成互不相同之結晶層(各結晶層之厚度非常薄，例如為10nm以下)交替積層而使其週期構造包含較基本單位晶格 更長之晶格之層。一般而言，於多層構造體10中，寬帶隙層與帶隙能小於寬帶隙層之窄帶隙層交替積層而構成超晶格構造。再者，多層構造體10未必需要具有超晶格構造，亦可積層厚度較上述結晶層更厚之層而構成。
各寬帶隙層較佳為例如Ala1Gab1In1-a1-b1N(0≦a1≦1、0<b1≦1)層，更佳為GaN層。各窄帶隙層之帶隙能較佳為小於寬帶隙層，且大於各井層(下述)。窄帶隙層較佳為Ala2Gab2In1-a2-b2N(0≦a2<1、0<b2<1、(1-a1-b1)<(1-a2-b2))層，更佳為Gab2In1-b2N(0<b2<1)層。
寬帶隙層及窄帶隙層中之至少1者較佳為包含n型雜質。藉此可將氮化物半導體發光元件1之驅動電壓抑制為較低。於寬帶隙層及窄帶隙層中之至少1者包含n型雜質之情形時，n型雜質之濃度較佳為例如1.2×1019/cm3以下。作為n型雜質無特別限定，較佳為Si、P、As或Sb等，更佳為Si。
將1層寬帶隙層與1層窄帶隙層設為1組時，較佳為多層構造體10具有數組至20組左右之寬帶隙層及窄帶隙層。藉此可進一步使低溫n型氮化物半導體層(V凹坑產生層)9遠離發光層14。
於多層構造體10具有20組以上之寬帶隙層及窄帶隙層之情形時，較佳為位於發光層14側之5組寬帶隙層及窄帶隙層包含n型雜質。藉此可增加注入至發光層14之電子數。因此，氮化物半導體發光元件1之光輸出提高。又，可降低氮化物半導體發光元件1之驅動電壓。
於多層構造體10具有包含未摻雜層之超晶格構造與包含n型半導體層之超晶格構造之情形時，可具有以下所示之構成。於低溫n型氮化物半導體層(V凹坑產生層)9之上設置有包含17組寬帶隙層(未摻雜層)及窄帶隙層(未摻雜層)之超晶格構造。於該超晶格構造之上設置有包含3組寬帶隙層(n型半導體層)及窄帶隙層(n型半導體層)之超晶格構 造。
於多層構造體10具有包含未摻雜層之超晶格構造與包含n型半導體層之超晶格構造之情形時，亦可具有以下所示之構成。於低溫n型氮化物半導體層(V凹坑產生層)9之上設置有包含5組寬帶隙層(n型半導體層)及窄帶隙層(n型半導體層)之第1超晶格構造。於第1超晶格構造之上設置有包含10組寬帶隙層(未摻雜層)及窄帶隙層(未摻雜層)之第2超晶格構造。於第2超晶格構造之上設置有包含5組寬帶隙層(n型半導體層)及窄帶隙層(n型半導體層)之第3超晶格構造。
多層構造體10之厚度較佳為40nm以上，更佳為50nm以上，進而較佳為60nm以上。多層構造體10之厚度較佳為100nm以下，更佳為80nm以下。若多層構造體10之厚度超過100nm，則存在引起發光層14之結晶品質降低之情形。
<發光層(多層量子井層(MQW))>
於發光層14局部形成有V凹坑20。「於發光層14局部形成有V凹坑20」係指利用AFM觀察發光層14之上表面(位於p型氮化物半導體層16側之發光層14之面)時，於發光層14之上表面呈黑色點狀(於發光層14中為倒六角錐狀之孔)地觀察到V凹坑20(參考圖3)。將利用AFM觀察到之發光層14之上表面之結果示於圖3。
於發光層14中，由井層夾持障壁層，且障壁層與井層交替地積層。於發光層14所包含之複數層井層中最靠近p型氮化物半導體層16側之井層上設置有中間層15(下述)。
發光層14亦可依序積層與障壁層及井層不同之1層以上之半導體層、障壁層、井層而構成。發光層14之一週期(障壁層之厚度與井層之厚度之和)之長度較佳為例如5nm以上且200nm以下。
(井層)
各井層之組成較佳為根據對氮化物半導體發光元件1所要求之發 光波長進行調整。例如，井層較佳為AlcGadIn1-c-dN(0≦c<1、0<d≦1)層，更佳為不含Al之IneGa1-eN(0<e≦1)層。於發出波長為375nm以下之紫外光之情形時，必須增大發光層14之井層之帶隙能，故而較佳為各井層之組成包含Al。
於發光層14中，較佳為井層之組成相互相同。藉此，可使於井層中藉由電子與電洞之再結合而發出之光之波長相互相同。因此，可縮小氮化物半導體發光元件1之發光光譜寬度。
位於p型氮化物半導體層16側之井層較佳為儘可能不含導電型雜質。換言之，較佳為不導入雜質原料氣體而使位於p型氮化物半導體層16側之井層成長。藉此，於各井層中不易發生非發光再結合，故而可提高氮化物半導體發光元件1之發光效率。另一方面，位於基板3側(n型接觸層8側)之井層亦可包含n型雜質。藉此，可使氮化物半導體發光元件1之驅動電壓降低。
井層之厚度無特別限定，較佳為相互相同。若井層之厚度相互相同，則井層之量子能階亦變得相互相同，故而於井層中藉由電子與電洞之再結合而產生波長相互相同之光。藉此，可縮小氮化物半導體發光元件1之發光光譜寬度。
另一方面，若刻意地使井層之組成或厚度不同，則可將氮化物半導體發光元件1之發光光譜寬度擴寬。因此於將氮化物半導體發光元件1用於照明用等用途之情形時，較佳為刻意地使井層之組成或厚度不同。例如可於1nm以上且7nm以下之範圍內變更井層之厚度。若井層之厚度成為該範圍外，則存在導致氮化物半導體發光元件1之發光效率降低之情形。
發光層14所包含之井層之層數無特別限定，例如較佳為2層以上且20層以下，更佳為3層以上且15層以下，進而較佳為4層以上且12層以下。
(障壁層)
各障壁層之厚度無特別限定，較佳為1nm以上且10nm以下，更佳為3nm以上且7nm以下。各障壁層之厚度越薄，則氮化物半導體發光元件1之驅動電壓越降低。然而，若極端地縮小各障壁層之厚度，則存在引起氮化物半導體發光元件1之發光效率降低之情形。
障壁層之n型雜質之濃度無特別限定，較佳為視需要進行適當設定。又，較佳為於發光層14所包含之複數層障壁層中，位於基板3側(n型接觸層8側)之障壁層包含n型雜質，且較佳為位於p型氮化物半導體層16側之障壁層包含較位於基板3側之障壁層低濃度之n型雜質或不刻意地包含n型雜質。
<中間層>
中間層15係設置於發光層14與p型氮化物半導體層16之間，具有防止p型雜質(例如Mg)自p型氮化物半導體層16擴散至發光層14(尤其是井層)之作用。若p型雜質擴散至井層，則存在導致氮化物半導體發光元件1之發光效率降低之情形。因此，較佳為於發光層14與p型氮化物半導體層16之間設置中間層15。
中間層15較佳為AlfGagIn1-f-gN(0≦f<1、0<g≦1)層，更佳為不含In之AlhGa1-hN(0<h≦1)層。
中間層15之厚度無特別限定，較佳為1nm以上且10nm以下，更佳為3nm以上且5nm以下。若中間層15之厚度未達1nm，則存在無法防止p型雜質自p型氮化物半導體層16擴散至發光層14(尤其是井層)之情形。若中間層15之厚度超過10nm，則導致電洞向發光層14中之注入效率降低，因此引起氮化物半導體發光元件1之發光效率降低。
<p型氮化物半導體層>
圖1中記載有氮化物半導體發光元件1具備包含p型AlGaN層16、p型GaN層17及高濃度p型GaN層18之3層構造之p型氮化物半導體層。然 而，圖1所記載之構成只不過為p型氮化物半導體層之構成之一例。p型氮化物半導體層16、17、18例如較佳為於Als4Gat4Inu4N(0≦s4≦1、0≦t4≦1、0≦u4≦1、s4+t4+u4=1)層中摻雜有p型雜質之層，更佳為於Als4Ga1-s4N(0<s4≦0.4、較佳為0.1≦s4≦0.3)層中摻雜有p型雜質之層。
p型雜質無特別限定，例如較佳為鎂。p型氮化物半導體層16、17、18之各自之載子濃度較佳為1×1017/cm3以上。由於p型雜質之活性率為0.01左右，故而p型氮化物半導體層16、17、18之各自之p型雜質之濃度(p型雜質之濃度與載子濃度不同)較佳為1×1019/cm3以上。再者，p型氮化物半導體層中位於發光層14側之部分之p型雜質之濃度亦可未達1×1019/cm3。
p型氮化物半導體層16、17、18之合計厚度無特別限定，較佳為50nm以上且300nm以下。藉由縮小p型氮化物半導體層16、17、18之合計厚度，可縮短該等成長時之加熱時間。藉此，可抑制p型雜質向發光層14中之擴散。
<n側電極、透明電極、p側電極>
n側電極21及p側電極25為用以對氮化物半導體發光元件1供給驅動電力之電極。n側電極21及p側電極25較佳為分別具有焊墊電極部及與焊墊電極部連接之枝電極部(圖2)。藉此可使電流擴散。然而，n側電極21及p側電極25中之至少1者亦可僅由焊墊電極部構成。
較佳為於較p側電極25更下方設置有用以防止電流向p側電極25注入之絕緣層。藉此，發光層14所產生之光中被p側電極25遮蔽之光量減少。
n側電極21較佳為例如依序積層鈦層、鋁層及金層而構成。假定對n側電極21進行打線接合之情形，較佳為n側電極21之厚度為1μm以上。
p側電極25較佳為例如依序積層鎳層、鋁層、鈦層及金層而構成，但亦可包含與n側電極21相同之材料。假定對p側電極25進行打線接合之情形，較佳為p側電極25之厚度為1μm以上。
透明電極23較佳為例如ITO(Indium Tin Oxide，氧化銦錫)或IZO(Indium Zinc Oxide，氧化銦鋅)等透明導電膜，且較佳為具有20nm以上且200nm以下之厚度。
<n型接觸層之厚度相對於基底層之厚度之比率即膜厚比R>
如今可知ESD不良率(藉由篩選而研究ESD耐受性優劣結果獲得之不良率)依存於膜厚比R。圖4中表示於基底層7之厚度T1與n型接觸層8之厚度T2之合計為一定之情形時之膜厚比R與ESD不良率之關係(實驗結果)。圖4之縱軸所示之「ESD不良率」係指各膜厚比R時之ESD不良率相對於膜厚比R為1之情形時之ESD不良率的比率。
於基底層7之厚度T1與n型接觸層8之厚度T2之合計為一定之情形時，隨著膜厚比R(=T2/T1)變大而ESD不良率變高。自圖4可知，若膜厚比R為0.8以下，則可將ESD不良率抑制為較低，又，若膜厚比R為0.6以下，則可將ESD不良率抑制為更低。因此，膜厚比R為0.8以下，較佳為0.6以下。
具體而言，較佳為基底層7之厚度T1為3.3μm以上且8μm以下，n型接觸層8之厚度T2為2μm以上且6μm以下。
更佳為基底層7之厚度T1為3.7μm以上且7.5μm以下，n型接觸層8之厚度T2為2μm以上且4.5μm以下。
基底層7之厚度T1更佳為4.5μm以上。藉此，改善結晶性，提高氮化物半導體發光元件1之光輸出。又，於降低V凹坑20之平面密度之同時抑制n型接觸層8之電阻增加，將氮化物半導體發光元件1之動作電壓抑制為較低。
「基底層7之厚度T1」係指氮化物半導體層之積層方向上之基底層7 之大小。於基底層7之厚度不均勻之情形時，「基底層7之厚度T1」係指氮化物半導體層之積層方向上之基底層7之大小之最小值。於示於圖1之情形時，「基底層7之厚度T1」係指基底層7與n型接觸層8之交界與基板3之凸部3A上之緩衝層與基底層7之交界之間之距離。例如根據使用SIMS觀察氮化物半導體發光元件1之組成及雜質分佈之方法，或根據使用SCM(Scanning Capacitance Microscope(掃描式電容顯微鏡))觀察氮化物半導體發光元件1之剖面之方法，可求出基底層7之厚度T1。
「n型接觸層8之厚度T2」係指氮化物半導體層之積層方向上之n型接觸層8之大小。於n型接觸層8之厚度不均勻之情形時，「n型接觸層8之厚度T2」係指氮化物半導體層之積層方向上之n型接觸層8之大小之最大值。於示於圖1之情形時，「n型接觸層8之厚度T2」係指基底層7與n型接觸層8之交界與低溫n型氮化物半導體層(V凹坑產生層)9與n型接觸層8之交界之間之距離。利用與基底層7之厚度T1同樣之方法，可求出n型接觸層8之厚度T2。
<V凹坑之平面密度>
於基板3上隔著緩衝層5使基底層7成長之過程中，產生大量之結晶缺陷。然而，大量之結晶缺陷會隨著基底層7之不斷成長，又，藉由n型接觸層8之成長而逐漸減少。
於低溫n型氮化物半導體層(V凹坑產生層)9之成長過程中，若自基底層7伸出之位錯與低溫n型氮化物半導體層(V凹坑產生層)9之成長面交叉，則於其交叉部位開始形成V凹坑20。因此，位於p型氮化物半導體層16側之發光層14之面之V凹坑20之數密度(以下記為「V凹坑20之平面密度」)反映自基底層7伸出之位錯之平面密度。但是，於n型緩衝層11之成長過程中存在新產生位錯之情形。又，並非全部之自基底層7伸出之位錯形成V凹坑20。因此，V凹坑20之平面密度與自基底層7伸出之位錯之平面密度並不完全一致。
為了抑制因貫穿發光層14之位錯而導致氮化物半導體發光元件1之發光效率降低，需要V凹坑20(後述其理由)。然而，就V凹坑20之平面密度反映自基底層7伸出之位錯之平面密度之觀點而言，V凹坑20之平面密度較佳為儘可能低，較佳為1.5×108/cm2以下。例如於圖3所示之圖像中，V凹坑20之平面密度為1.2×108/cm2。
為了提高實際使用溫度下之氮化物半導體發光元件1之發光效率，並且提高氮化物半導體發光元件1之溫度特性，對基底層7及n型接觸層8要求儘可能減少向上方(發光層14側)延伸之位錯之個數。又，對n型緩衝層11要求抑制n型緩衝層11產生新位錯，並且要求存在於n型緩衝層11之位錯儘可能形成V凹坑20。藉由將構成氮化物半導體發光元件1之氮化物半導體層之成長條件進行各種變更而改變V凹坑20之平面密度，並對V凹坑20之平面密度與氮化物半導體發光元件1之光輸出之關係進行研究，將結果示於圖5。自圖5可知，V凹坑20之平面密度越低，則氮化物半導體發光元件1之光輸出越高。
詳細而言，藉由將構成氮化物半導體發光元件1之氮化物半導體層之成長條件進行各種變更而製造7種氮化物半導體發光元件。對於所獲得之氮化物半導體發光元件，分別研究膜厚比R與ESD不良率之關係，又，研究V凹坑20之平面密度與氮化物半導體發光元件1之光輸出之關係。結果獲得圖4及圖5所示之結果。賦予圖4之區域X所包含之2個結果中之一結果之氮化物半導體發光元件與賦予圖5之區域Y所包含之2個結果中之一結果之氮化物半導體發光元件為同一氮化物半導體發光元件。又，賦予圖4之區域X所包含之2個結果中之另一結果之氮化物半導體發光元件與賦予圖5之區域Y所包含之2個結果中之另一結果之氮化物半導體發光元件為同一氮化物半導體發光元件。自以上內容可知，若膜厚比R為0.8以下，又，V凹坑20之平面密度為1.5×108/cm2以下，則可於不使實際使用溫度下之氮化物半導體發光元 件1之發光效率之提高及氮化物半導體發光元件1之溫度特性之提高與氮化物半導體發光元件1之ESD耐受性之提高相悖之情況下實現該等特性。更佳為V凹坑20之平面密度為1.2×108/cm2以下。例如根據藉由AFM觀察位於p型氮化物半導體層16側之發光層14之面之方法，或觀察陰極激發光(Cathode Luminescence)之方法，可求出V凹坑20之平面密度。
為了抑制因貫穿發光層14之位錯(穿透位錯)而導致氮化物半導體發光元件1之發光效率降低，需要V凹坑20，將其原因示於以下。認為V凹坑20係因穿透位錯而產生，故而可認為絕大部分穿透位錯位於V凹坑20之內側。此處，由於可抑制注入至發光層14之電子及電洞到達V凹坑20之內側，故而可抑制注入至發光層14之電子及電洞到達穿透位錯。藉此，注入至發光層14之電子及電洞被穿透位錯捕獲，故而可抑制非發光再結合之發生。因此，可防止氮化物半導體發光元件1之發光效率降低。若以高溫或大電流驅動氮化物半導體發光元件1，則載子(電子或電洞)之擴散長度增加。因此，上述效果於高溫下之驅動時或以大電流進行之驅動時變得顯著。
<基底層之組成與n型接觸層之組成>
較佳為基底層7包含通式Alx1Iny1Ga1-x1-y1N(0≦x1<1、0≦y1≦1)所表示之氮化物半導體，且n型接觸層8包含通式Alx2Iny2Ga1-x2-y2N(0≦x2<1、0≦y2≦1)所表示之氮化物半導體。藉此，將發光層14與基底層7及n型接觸層8之晶格失配抑制為最小限度，故而可提高發光層14之結晶性。又，可提供抗環境性優異，能夠穩定使用之氮化物半導體發光元件1。
更佳為於基底層7與n型接觸層8中，組成相互相同，但導電型雜質之濃度互不相同。藉此，將基底層7與n型接觸層8之晶格失配抑制為最小限，故而可抑制結晶缺陷之產生，因此結晶性得到改善。
「於基底層7與n型接觸層8中組成相互相同」係指構成基底層7之氮化物半導體與構成n型接觸層8之氮化物半導體相互相同。具體而言，構成基底層7之氮化物半導體所包含之元素之種類與構成n型接觸層8之氮化物半導體所包含之元素之種類相互相同。又，於構成基底層7之氮化物半導體由通式Alx1Iny1Ga1-x1-y1N(0≦x1<1、0≦y1≦1)表示，且構成n型接觸層8之氮化物半導體由通式Alx2Iny2Ga1-x2-y2N(0≦x2<1、0≦y2≦1)表示之情形時，x1為x2之0.9倍以上且1.1倍以下，y1為y2之0.9倍以上且1.1倍以下。
例如較佳為基底層7及n型接觸層8之均包含GaN。藉此簡化組成之控制，故而可長期穩定地生產氮化物半導體發光元件1。於發光層14發出紫外線或近紫外線之情形時，較佳為基底層7及n型接觸層8之均包含AlGaN。
「於基底層7與n型接觸層8中導電型雜質之濃度互不相同」係指基底層7之導電型雜質之濃度為n型接觸層8之導電型雜質之濃度之1/2倍以下。較佳為基底層7之導電型雜質之濃度為n型接觸層8之導電型雜質之濃度之1/10倍以下。
[氮化物半導體發光元件之製造方法]
例如根據以下所示之方法，可製造氮化物半導體發光元件1。
首先，藉由例如濺鍍法等，於基板3上形成緩衝層5。其次，藉由例如MOCVD法等，於緩衝層5上依序形成基底層7、n型接觸層8、低溫n型氮化物半導體層(V凹坑產生層)9、多層構造體10、發光層14、中間層15及p型氮化物半導體層16、17、18。
繼而，以使n型接觸層8之一部分露出之方式對p型氮化物半導體層16、17、18、中間層15、發光層14、多層構造體10、低溫n型氮化物半導體層(V凹坑產生層)9及n型接觸層8進行蝕刻。於藉由該蝕刻而露出之n型接觸層8之上表面形成n側電極21。
又，於p型氮化物半導體層18之上表面依序積層透明電極23與p側電極25。其後，為了覆蓋透明電極23與藉由上述蝕刻而露出之各層之側面，而形成透明保護膜27。藉此獲得圖1所示之氮化物半導體發光元件1。再者，各層之組成及厚度等係如上述[氮化物半導體發光元件之構成]所示般。將各層之較佳之成長條件示於以下。
(基底層之成長)
將形成有緩衝層5之基板3放入第1MOCVD裝置中，較佳為於800℃以上且1250℃以下，更佳為於900℃以上且1150℃以下使基底層7成長。藉此形成結晶缺陷較少且結晶品質優異之基底層7。
較佳為藉由刻面成長模式，使具有傾斜刻面之基底層(基底層7之一部分)成長後，藉由嵌埋成長模式，以埋入傾斜刻面之間之方式使基底層(基底層7之一部分)成長。如此形成成長面平坦之基底層7。藉此形成結晶缺陷較少且結晶品質優異之基底層7。
一般而言，與嵌埋成長模式相比，刻面成長模式之成長時之壓力較高，且成長溫度較低。例如將壓力設為500Torr、溫度設為990℃，利用刻面成長模式可使基底層7之一部分成長，將壓力設為200Torr、溫度設為1080℃，利用嵌埋成長模式可使基底層7之剩餘部分成長。
(n型接觸層之成長)
例如藉由MOCVD法等，較佳為於800℃以上且1250℃以下，更佳為於900℃以上且1150℃以下，於基底層7之上表面使n型接觸層8成長。藉此可使結晶缺陷較少且結晶品質優異之n型接觸層8成長。
(低溫n型氮化物半導體層(V凹坑產生層)之成長)
較佳為於較n型接觸層8之成長溫度更低之溫度下使低溫n型氮化物半導體層(V凹坑產生層)9成長。具體而言，低溫n型氮化物半導體層(V凹坑產生層)之成長溫度較佳為950℃以下，更佳為700℃以上， 進而較佳為750℃以上。若低溫n型氮化物半導體層(V凹坑產生層)之成長溫度為700℃以上，則可較高地維持發光層14之發光效率。
(多層構造體之成長)
較佳為於低溫n型氮化物半導體層(V凹坑產生層)9之成長溫度以下之溫度下使多層構造體10成長。藉此，V凹坑20之尺寸變大，故而穿透發光層14之位錯之大部分存在於V凹坑20之內側，因此，氮化物半導體發光元件1之發光效率提高。為了有效地獲得該效果，多層構造體10之成長溫度較佳為600℃以上，更佳為700℃以上。
再者，亦可以相同之成長溫度使低溫n型氮化物半導體層(V凹坑產生層)9與多層構造體10成長。藉此可防止因溫度變動而產生新結晶結果。
(V凹坑之平面密度與氮化物半導體層之成長條件)
為了使V凹坑20之平面密度降低，以下所示者較為重要。例如使用氮化鋁系材料作為緩衝層5之材料，且於基底層7之成長初期(由基底層7埋入基板3之表面之凹凸之階段)一面抑制基底層7向凸部3A之成長，一面以刻面成長之方式使基底層7於凹部3B成長，藉此位錯集中於凸部3A之中央。藉此，可減少自基底層7向n型接觸層8延伸之位錯，因此V凹坑20之平面密度降低。又，為了不使位錯於n型接觸層8增加，必須使n型接觸層8之成長條件最佳化。進而，藉由將低溫n型氮化物半導體層9及多層構造體10之各自之成長速度保持為0.5nm/分鐘以上且50nm/分鐘以下程度，且將該等之雜質濃度設為1×1017/cm3以上且1×1019/cm3以下，從而可將V凹坑20之平面密度設為1.5×108/cm2以下。更佳為將低溫n型氮化物半導體層9及多層構造體10之各自之成長速度保持為1.0nm/分鐘以上且15nm/分鐘以下程度，且將該等之雜質濃度設為1×1018/cm3以上且1×1019/cm3以下。
再者，於基於MOCVD法之各層之結晶成長中，可使用以下所示 之原料氣體。作為Ga之原料氣體，例如可使用TMG(三甲基鎵(trimethylgallium))或TEG(三乙基鎵(triethylgallium))。作為Al之原料氣體，例如可使用TMA(三甲基鋁(trimethylaluminium))或TEA(三乙基鋁(triethylaluminium))。作為In之原料氣體，例如可使用TMI(三甲基銦(trimethylindium))或TEI(三乙基銦(triethylindium))。作為N之原料氣體，例如可使用NH3或DMHy(二甲基肼(Dimethyihydrazine))。作為n型雜質之Si之原料氣體，例如可使用SiH4、Si2H6或有機Si。作為p型雜質之Mg之原料氣體，例如可使用Cp2Mg。
[實施形態之總結]
圖1所示之氮化物半導體發光元件1至少具備依序設置於基板3上之基底層7、n型接觸層8、發光層14及p型氮化物半導體層16、17、18。n型接觸層8之厚度相對於基底層7之厚度之比率即膜厚比R為0.8以下。位於p型氮化物半導體層16、17、18側之發光層14之面之V凹坑之數密度為1.5×108/cm2以下。藉此，可於不使實際使用溫度下之發光效率之提高及溫度特性之提高與ESD耐受性之提高相悖之情況下實現該等特性。
較佳為膜厚比R為0.6以下。藉此，使氮化物半導體發光元件1之ESD耐受性進一步提高。
較佳為基底層7之導電型雜質之濃度為1.0×1017/cm3以下。藉此，使位錯密度降低，改善結晶性。更佳為不刻意地於基底層7中摻雜導電型雜質。藉此可維持發光層14之良好之結晶性。
基底層7較佳為包含通式Alx1Iny1Ga1-x1-y1N(0≦x1<1、0≦y1≦1)所表示之氮化物半導體，且n型接觸層較佳為包含通式Alx2Iny2Ga1-x2-y2N(0≦x2<1、0≦y2≦1)所表示之氮化物半導體。藉此，將發光層14與基底層7及n型接觸層8之晶格失配抑制為最小限度，故而可提高發光層14之結晶性。
更佳為基底層7與n型接觸層8之導電型雜質之濃度不同，且包含相同組成。藉此，將基底層7與n型接觸層8之晶格失配抑制為最小限度，故而結晶性得到改善。
較佳為基底層7及n型接觸層8均包含GaN。藉此簡化組成之控制，故而可長期穩定地生產氮化物半導體發光元件1。
較佳為基底層7及n型接觸層8均包含AlGaN。藉此可提供發出紫外線或近紫外線之氮化物半導體發光元件1。
較佳為基底層7之厚度為4.5μm以上。藉此，降低V凹坑20之平面密度並且抑制n型接觸層8之電阻增加，將氮化物半導體發光元件1之動作電壓抑制為較低。
[實施例]
以下列舉實施例更詳細地說明本發明，但本發明不限定於以下。
[實施例1] <氮化物半導體發光元件之製造>
首先，準備於上表面形成有包含凸部與凹部之凹凸形狀之藍寶石基板(直徑為150mm)。凸部具有圖1所示之凸部3A之剖面形狀，因此具有高度較低之圓錐狀之頂端部。凸部係設置於俯視時成為大致三角形之頂點之位置，相鄰頂點間隔為2μm。於藍寶石基板上表面之凸部之形狀為大致圓形，該圓之直徑為1.2μm左右。又，凸部之高度為0.6μm左右。凹部具有圖1所示之凹部3B之剖面形狀。
對形成有凸部與凹部之藍寶石基板之上表面進行RCA洗淨。將RCA洗淨後之藍寶石基板設置於腔室中並進行加熱。藉由包含氮氣之氬氣環境下之使用Al靶之反應性濺鍍法，於基板之上表面形成包含AlN結晶之緩衝層(厚度為25nm)。
將形成有緩衝層之藍寶石基板放入MOCVD裝置中，將藍寶石基 板之溫度設為1000℃。藉由MOCVD法，於緩衝層之上表面使包含未摻雜GaN之基底層成長，其後，於基底層之上表面使包含摻雜Si之GaN之n型接觸層成長。基底層之厚度T1(參考圖1)為6μm，n型接觸層之厚度T2(參考圖1)為3μm。因此，膜厚比R為0.5。又，n型接觸層之n型摻雜劑濃度為1×1019/cm3。
將藍寶石基板之溫度降至801℃後，於n型接觸層之上表面使包含摻雜Si之GaN之低溫n型氮化物半導體層(V凹坑產生層)(厚度為30nm)成長。低溫n型氮化物半導體層(V凹坑產生層)之n型雜質之濃度為9×1018/cm3。
於使藍寶石基板之溫度保持為801℃之狀態下使多層構造體成長。具體而言，使20組包含摻雜Si之GaN之寬帶隙層(厚度為1.55nm)與包含摻雜Si之InGaN之窄帶隙層(厚度為1.55nm)交替成長。於構成多層構造體10之任一層中n型雜質之濃度均為7×1018/cm3。窄帶隙層之組成均為InyGa1-yN(y=0.04)。
將藍寶石基板之溫度降至672℃後，使發光層成長。具體而言，使包含GaN之障壁層(厚度為4.0nm)與包含InGaN之井層(厚度為3.7nm)交替成長而形成8層井層。位於多層構造體側之2個障壁層之n型雜質之濃度為4.3×1018/cm3，除此以外之障壁層為未摻雜層。
作為井層，使用氮氣作為載氣而使未摻雜InxGa1-xN層(x=0.20)成長。以使井層藉由光致發光而發出之光之波長成為448nm之方式調整TMI之流量，設定井層之In之組成x(x=0.20)。
於發光層之上表面(具體而言為最上層之井層之上表面)使包含未摻雜GaN之中間層(厚度4nm)成長。
將藍寶石基板之溫度升至1000℃後，於中間層之上表面依序使p型Al0.18Ga0.82N層、p型GaN層及p型接觸層成長。
以使n型接觸層之一部分露出之方式對p型接觸層、p型GaN層、p 型Al0.18Ga0.82N層、中間層、發光層、多層構造體、低溫n型氮化物半導體層(V凹坑產生層)及n型接觸層進行蝕刻。於藉由該蝕刻而露出之n型接觸層之上表面形成包含Au等之n側電極21。又，於p型接觸層之上表面依序形成包含ITO之透明電極與包含Au等之p側電極。為了主要覆蓋透明電極與藉由上述蝕刻而露出之各層之側面而形成包含SiO2之透明保護膜。
將藍寶石基板分割為620×680μm尺寸之晶片。藉此，獲得本實施例之氮化物半導體發光元件。
<評價>
對所獲得之氮化物半導體發光元件進行篩選(賦予相當於人體模型而言為2KV之壓力)，研究ESD耐受性之優劣。其結果為ESD不良率為5%以下，顯示出非常優異之ESD耐受性。
將所獲得之氮化物半導體發光元件安裝於TO-18型底座上，不進行利用樹脂之密封而測定氮化物半導體發光元件之光輸出。於25℃之環境下以120mA驅動氮化物半導體發光元件，結果驅動電壓為3.05V時光輸出P(25)=181.5mW(主波長450nm)。又，於80℃之環境下以120mA驅動氮化物半導體發光元件，結果驅動電壓為3.05V時光輸出P(80)=176.8mW。藉此，本實施例之氮化物半導體發光元件之溫度特性(P(80)/P(25))成為97.4%。再者，於實施例中，將於25℃之環境下所測得之光輸出P記為「P(25)」，於80℃之環境下所測得之光輸出P記為「P(80)」。
於與製作氮化物半導體發光元件之藍寶石基板不同之批次之基板上，根據上述方法使發光層成長。於發光層成長後立即降低藍寶石基板之溫度，並將該基板自MOCVD裝置取出。其後立即使用AFM裝置求出V凹坑之平面密度，結果V凹坑之平面密度為1.0×108/cm2。
[比較例1]
將基底層之厚度T1(參考圖1)設為4.5μm，將n型接觸層之厚度T2(參考圖1)設為4.5μm，除此以外，根據實施例1所記載之方法製造氮化物半導體發光元件。於本比較例中，膜厚比R為1.0。
根據實施例1所記載之方法評價本比較例之氮化物半導體發光元件，結果ESD不良率上升至約10%。又，於25℃之環境下以120mA驅動氮化物半導體發光元件，結果驅動電壓3.05V時光輸出P(25)=178mW。
[實施例2] <氮化物半導體發光元件之製造>
除多層構造體之構成不同以外，根據實施例1所記載之方法製造氮化物半導體發光元件。具體而言，使5組包含摻雜Si之GaN之寬帶隙層(厚度為11nm)與包含摻雜Si之InGaN之窄帶隙層(厚度為11nm)交替成長。於構成多層構造體10之任一層中n型雜質之濃度均為6×1018/cm3。窄帶隙層之組成均為InyGa1-yN(y=0.04)。
<評價>
根據實施例1所記載之方法研究ESD不良率，結果ESD不良率為5%以下，顯示出非常優異之ESD耐受性。
根據實施例1所記載之方法測定P(25)與P(80)，結果P(25)=180mW(主波長450nm)，P(80)=174.6mW。藉此，本實施例之氮化物半導體發光元件之溫度特性(P(80)/P(25))成為97.0%。
根據實施例1所記載之方法求出V凹坑之平面密度，結果V凹坑之平面密度為1.05×108/cm2。
[比較例2]
將基底層之厚度T1(參考圖1)設為4.5μm，將n型接觸層之厚度T2(參考圖1)設為4.5μm，除此以外，根據實施例2所記載之方法製造氮化物半導體發光元件。於本比較例中，膜厚比R為1.0。
根據實施例1所記載之方法評價本比較例之氮化物半導體發光元件，結果ESD不良率上升至約10%。又，於25℃之環境下以120mA驅動氮化物半導體發光元件，結果驅動電壓為3.05V時光輸出P(25)=176mW。
[實施例3]
除以下所示之方面以外，根據實施例1所記載之方法製造氮化物半導體發光元件。即，利用第1MOCVD裝置使基底層與n型接觸層成長後，將藍寶石基板自第1MOCVD裝置取出並放入第2MOCVD裝置中。其後，於第2MOCVD裝置中依序使低溫n型氮化物半導體層(V凹坑產生層)、多層構造體、發光層、中間層、p型Al0.18Ga0.82N層、p型GaN層及p型接觸層成長。根據實施例1所記載之方法，對如此製造之氮化物半導體發光元件進行評價，結果可知於實施例1與本實施例中氮化物半導體發光元件之特性不存在差異。
於本實施例中，可改變使厚度較大之基底層及n型接觸層成長之裝置(需要高速下之成長)與使發光層成長之裝置(需要低速下之成長與結晶品質之均勻性優異之成長)。由於可如此般於使各層成長方面選擇最佳之成膜裝置，故而氮化物半導體發光元件之製造效率提高。
[實施例4] <氮化物半導體發光元件之製造>
將基底層之厚度T1(參考圖1)設為7μm，將n型接觸層之厚度T2(參考圖1)設為2μm，除此以外，根據實施例1所記載之方法製造氮化物半導體發光元件。於本實施例中，膜厚比R為0.29。
<評價>
根據實施例1所記載之方法研究ESD不良率，結果ESD不良率為3%以下，顯示出比實施例1~3更優異之ESD耐受性。
根據實施例1所記載之方法測定P(25)與P(80)，結果P(25)=182.5 mW(主波長450nm)，P(80)=178.3mW。藉此，本實施例之氮化物半導體發光元件之溫度特性(P(80)/P(25))成為97.7%。
根據實施例1所記載之方法求出V凹坑之平面密度，結果V凹坑之平面密度為0.8×108/cm2。
應認為此次所揭示之實施之形態及實施例於所有方面均為例示，並非為限定性者。本發明之範圍並非為上述之說明，而係藉由申請專利範圍表示，且意圖包含與申請專利範圍均等之含義及範圍內之所有變更。
1‧‧‧氮化物半導體發光元件
3‧‧‧基板
3A‧‧‧凸部
3B‧‧‧凹部
5‧‧‧緩衝層
7‧‧‧基底層
8‧‧‧n型接觸層
9‧‧‧低溫n型氮化物半導體層
10‧‧‧多層構造體
11‧‧‧n型緩衝層
14‧‧‧發光層
15‧‧‧中間層
16‧‧‧p型氮化物半導體層
17‧‧‧p型氮化物半導體層
18‧‧‧p型氮化物半導體層
20‧‧‧凹坑
21‧‧‧n側電極
23‧‧‧透明電極
25‧‧‧p側電極
27‧‧‧透明保護膜
30‧‧‧台面部
T1‧‧‧基底層之厚度
T2‧‧‧n型接觸層之厚度

Claims (9)

  1. 一種氮化物半導體發光元件，其特徵在於：其至少包含於基板上依序設置之基底層、n型接觸層、發光層及p型氮化物半導體層，且上述n型接觸層之厚度相對於上述基底層之厚度之比率即膜厚比R為0.8以下，於位於上述p型氮化物半導體層側之上述發光層之面之V凹坑之數密度為1.5×108/cm2以下。
  2. 如請求項1之氮化物半導體發光元件，其中上述膜厚比R為0.6以下。
  3. 如請求項1之氮化物半導體發光元件，其中上述基底層之導電型雜質之濃度為1.0×1017/cm3以下。
  4. 如請求項3之氮化物半導體發光元件，其中不刻意地於上述基底層中摻雜導電型雜質。
  5. 如請求項1至4中任一項之氮化物半導體發光元件，其中上述基底層包含通式Alx1Iny1Ga1-x1-y1N(0≦x1<1、0≦y1≦1)所表示之氮化物半導體，且上述n型接觸層包含通式Alx2Iny2Ga1-x2-y2N(0≦x2<1、0≦y2≦1)所表示之氮化物半導體。
  6. 如請求項5之氮化物半導體發光元件，其中上述基底層與上述n型接觸層之導電型雜質之濃度不同，且包含相同組成。
  7. 如請求項5之氮化物半導體發光元件，其中上述基底層及上述n型接觸層均包含GaN。
  8. 如請求項5之氮化物半導體發光元件，其中上述基底層及上述n型接觸層均包含AlGaN。
  9. 如請求項1之氮化物半導體發光元件，其中上述基底層之厚度為4.5μm以上。
TW104136368A 2014-11-06 2015-11-04 Nitride semiconductor light-emitting element TWI623112B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014226094 2014-11-06

Publications (2)

Publication Number Publication Date
TW201626600A true TW201626600A (zh) 2016-07-16
TWI623112B TWI623112B (zh) 2018-05-01

Family

ID=55908880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136368A TWI623112B (zh) 2014-11-06 2015-11-04 Nitride semiconductor light-emitting element

Country Status (4)

Country Link
US (1) US20170317235A1 (zh)
JP (1) JP6482573B2 (zh)
TW (1) TWI623112B (zh)
WO (1) WO2016072150A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708350B (zh) * 2019-10-24 2020-10-21 錼創顯示科技股份有限公司 微型發光元件模組
US11107952B2 (en) 2017-03-27 2021-08-31 Dowa Electronics Materials Co., Ltd. Group III nitride semiconductor light emitting element and method of manufacturing the same
CN117691011A (zh) * 2024-02-02 2024-03-12 量晶显示(浙江)科技有限公司 Led的制备方法以及led

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102377550B1 (ko) * 2017-05-19 2022-03-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2020021798A (ja) * 2018-07-31 2020-02-06 日機装株式会社 窒化物半導体発光素子及びその製造方法
CN111933762B (zh) * 2020-07-23 2022-10-14 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
JP7434416B2 (ja) * 2022-05-31 2024-02-20 日機装株式会社 窒化物半導体発光素子
CN116154064A (zh) * 2023-04-17 2023-05-23 江西兆驰半导体有限公司 一种高光效发光二极管外延片、制备方法及led

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US7535031B2 (en) * 2005-09-13 2009-05-19 Philips Lumiled Lighting, Co. Llc Semiconductor light emitting device with lateral current injection in the light emitting region
JP4895587B2 (ja) * 2005-11-29 2012-03-14 ローム株式会社 窒化物半導体発光素子
WO2010150809A1 (ja) * 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
US8399948B2 (en) * 2009-12-04 2013-03-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
JP5648510B2 (ja) * 2011-02-04 2015-01-07 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012227479A (ja) * 2011-04-22 2012-11-15 Sharp Corp 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
JP6026116B2 (ja) * 2012-03-09 2016-11-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5888133B2 (ja) * 2012-06-08 2016-03-16 豊田合成株式会社 半導体発光素子、発光装置
JP5998953B2 (ja) * 2013-01-25 2016-09-28 豊田合成株式会社 半導体発光素子、半導体発光素子の製造方法
JPWO2014178248A1 (ja) * 2013-04-30 2017-02-23 シャープ株式会社 窒化物半導体発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107952B2 (en) 2017-03-27 2021-08-31 Dowa Electronics Materials Co., Ltd. Group III nitride semiconductor light emitting element and method of manufacturing the same
TWI742265B (zh) * 2017-03-27 2021-10-11 日商同和電子科技股份有限公司 Iii族氮化物半導體發光元件及其製造方法
TWI708350B (zh) * 2019-10-24 2020-10-21 錼創顯示科技股份有限公司 微型發光元件模組
US11183622B2 (en) 2019-10-24 2021-11-23 PlayNitride Display Co., Ltd. Micro light-emitting device module
CN117691011A (zh) * 2024-02-02 2024-03-12 量晶显示(浙江)科技有限公司 Led的制备方法以及led
CN117691011B (zh) * 2024-02-02 2024-05-07 量晶显示(浙江)科技有限公司 Led的制备方法以及led

Also Published As

Publication number Publication date
US20170317235A1 (en) 2017-11-02
TWI623112B (zh) 2018-05-01
WO2016072150A1 (ja) 2016-05-12
JPWO2016072150A1 (ja) 2017-08-31
JP6482573B2 (ja) 2019-03-13

Similar Documents

Publication Publication Date Title
TWI623112B (zh) Nitride semiconductor light-emitting element
TWI493753B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP5130433B2 (ja) 窒化物半導体発光素子及びその製造方法
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
JPWO2016047386A1 (ja) 窒化物半導体発光素子
JP2015046598A (ja) 正孔注入層を備える半導体発光素子及びその製造方法
US9318645B2 (en) Nitride semiconductor light-emitting element
JP6227134B2 (ja) 窒化物半導体発光素子
US10361339B2 (en) Light emitting device and manufacturing method therefor
JP2008288397A (ja) 半導体発光装置
US20100009484A1 (en) Method of fabricating quantum well structure
JPWO2016002419A1 (ja) 窒化物半導体発光素子
KR20190133417A (ko) 발광 소자 및 이의 제조 방법
JP2012243780A (ja) 半導体発光素子及びウェーハ
TWI567877B (zh) Manufacturing method of nitride semiconductor device
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP6482388B2 (ja) 窒化物半導体発光素子
KR20090056319A (ko) 초격자 구조를 가지는 질화물계 반도체 발광소자
JP2008160025A (ja) 窒化物半導体発光素子
KR101198759B1 (ko) 질화물계 발광 소자
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법
JP2021034521A (ja) 発光素子およびその製造方法
JP2012244154A (ja) 半導体発光素子及びウェーハ
JP2017157774A (ja) 半導体発光素子、及びその製造方法
JP2010192923A (ja) 発光ダイオード

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees