JP2009246275A - Iii族窒化物半導体発光素子及びランプ - Google Patents
Iii族窒化物半導体発光素子及びランプ Download PDFInfo
- Publication number
- JP2009246275A JP2009246275A JP2008093872A JP2008093872A JP2009246275A JP 2009246275 A JP2009246275 A JP 2009246275A JP 2008093872 A JP2008093872 A JP 2008093872A JP 2008093872 A JP2008093872 A JP 2008093872A JP 2009246275 A JP2009246275 A JP 2009246275A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode pad
- group iii
- emitting device
- iii nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【解決手段】基板と、積層半導体層と、透明電極層17と、p型電極パッド18と、n型電極パッド19とを具備してなり、平面視形状が四辺形であり、透明電極層17がIn、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Niのいずれか一種以上を含む透明導電性酸化物から構成され、p型電極パッド18とn型電極パッド19の端間距離mが0.3L≦m≦0.9L(Lはp型電極パッド18とn型電極パッド19の重心O1、O2同士を結ぶ直線n上における透明電極層17の長さからp型電極パッド18の外径dを引いた長さ)を満たすとともに、長辺の長さをXとし、短辺の長さをYとしたときに、1.0≦X/Y<1.25を満たすIII族窒化物半導体発光素子1を採用する。
【選択図】図1
Description
一方、n型電極パッドは、積層半導体層の一部を除去してn型半導体層の一部を露出させた露出面に形成されている。
そして、III族窒化物半導体発光素子においては、n型電極パッド及びp型電極パッド間に駆動電流を印加し、n型半導体層及びp型半導体層を介して発光層に電流を流すことで発光層を発光させ、ウエル層中のIn濃度に応じた発光を取り出すようになっている。
また、下記特許文献2には、発光素子の平面形状が縦横の辺の長さが異なる矩形であり、該窒化ガリウム系化合物半導体層の側面が基板主面に対して垂直でない素子構造に関する技術が開示されている。
また、青色または緑色のIII族窒化物半導体発光素子においては、駆動電流の大きさによって発光波長が変化する場合があり、駆動電流が変動した場合でも発光波長が変動しないIII族窒化物半導体発光素子が望まれていた。
[1] 基板と、n型半導体層、発光層及びp型半導体層が前記基板上に順次積層されてなる積層半導体層と、前記積層半導体層のp型半導体層上に形成された透明電極層と、前記透明電極層上に形成されてなるp型電極パッドと、前記積層半導体層の一部を除去して前記n型半導体層の一部を露出させた露出面に形成されたn型電極パッドと、を具備してなり、平面視形状が四辺形であるIII族窒化物半導体発光素子であって、前記透明電極層がIn、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Niのいずれか一種以上を含む透明導電性酸化物から構成され、前記p型電極パッドと前記n型電極パッドの端間距離mが下記式(1)を満たすとともに、前記III族窒化物半導体発光素子を平面視したときの長辺の長さをXとし、短辺の長さをYとしたときに、X/Yで表されるアスペクト比が下記式(2)を満たすことを特徴とするIII族窒化物半導体発光素子。
0.3L≦m≦0.9L … (1)
1.0≦X/Y<1.25 … (2)
(上記式(1)及び(2)において、mはp型電極パッドとn型電極パッドの端間距離であり、Lはp型電極パッドとn型電極パッドの重心同士を通る直線上における透明電極層の長さからp型電極パッドの外径dを引いた長さであり、XはIII族窒化物半導体発光素子を平面視したときの長辺の長さであり、Yは短辺の長さである。m、L、d、X及びYは、同じ長さ単位とする。)
[2] さらに、前記n型半導体層と前記p型半導体層の一方または両方の層に超格子多層膜を含み、X/Yで表される前記アスペクト比が、前記(2)式に代えて下記式(3)の範囲を満たすことを特徴とする[1]に記載のIII族窒化物半導体発光素子。
1.0≦X/Y<1.5 … (3)
(上記式(3)において、XはIII族窒化物半導体発光素子を平面視したときの長辺の長さであり、Yは短辺の長さである。X及びYは、同じ長さ単位とする。)
[3] 前記透明電極層が酸化インジウム中にZnOが添加されてなる透明導電性酸化物(IZO)から構成されていることを特徴とする[1]又は[2]に記載のIII族窒化物半導体発光素子。
[4] 前記透明電極層が、六方晶構造又はビックスバイト構造を有するIn2O3結晶を含むものであることを特徴とする[1]乃至[3]の何れかに記載のIII族窒化物半導体発光素子。
[5] 前記積層半導体層が、窒化ガリウム半導体を主体として構成されていることを特徴とする[1]乃至[4]の何れかに記載のIII族窒化物半導体発光素子。
[6] 前記発光層の発光波長が370nm〜570nmの範囲であることを特徴とする[1]乃至[5]の何れかに記載のIII族窒化物半導体発光素子。
[7] [1]乃至[6]の何れかに記載のIII族窒化物半導体発光素子が備えられてなることを特徴とするランプ。
1.0≦X/Y<1.25 … (2)
また、切り欠けられたp型半導体層16の上面16cには、透明電極層17及びp型電極パッド18が積層されている。これら、透明電極層17及びp型電極パッド18によって、p型電極が構成されている。
六方晶構造のIn2O3結晶を含むIZOを透明電極層17として使用する場合、エッチング性に優れたアモルファスのIZO膜を用いて特定形状に加工することができ、さらにその後、熱処理等によりアモルファス状態から当該結晶を含む構造に転移させることで、アモルファスのIZO膜よりも透光性の優れた電極に加工することができる。
また、IZO膜の膜厚は、低比抵抗、高光透過率を得ることができる35nm〜10000nm(10μm)の範囲であることが好ましい。さらに、生産コストの観点から、IZO膜の膜厚は1000nm(1μm)以下であることが好ましい。
また、アモルファス状態のIZO膜のエッチングは、ドライエッチング装置を用いて行なっても良い。このとき、エッチングガスにはCl2、SiCl4、BCl3等を用いることができる。
IZO膜の熱処理をN2雰囲気、またはN2とH2の混合ガス雰囲気中で行なうと、例えば、IZO膜を六方晶構造のIn2O3結晶を含む膜に結晶化させるとともに、IZO膜のシート抵抗を効果的に減少させることが可能である。
p型電極パッド18が金属反射層を有する場合には、発光層15から発した光の一部が、透明電極層17を透過し、透明電極層17とp型電極パッド18との界面においてp型電極パッド18によって反射され、再度、積層半導体層20の内部に導入される。そして、積層半導体層20に再導入された光は、更に透過と反射を繰り返した後に、p型電極パッド18の形成領域以外の箇所から半導体発光素子1の外部に取り出される。
n型電極パッド19としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
本実施形態の半導体発光素子の基板11としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記基板の中でも、特に、c面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのc面上に中間層12(バッファ層)を形成するとよい。
また、中間層12をスパッタ法により形成した場合、基板11の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板11を用いた場合でも、基板11にダメージを与えることなく基板上への各層の成膜が可能である。
本明細書において、積層半導体層20とは、基板11上に形成される発光層15を含む、積層構造の半導体層を指す。具体的には積層半導体層20は、例えば、図2に示すように、III族窒化物半導体である場合、III族窒化物半導体からなる積層半導体であって、基板上のn型半導体層14、発光層15及びp型半導体層16の各層がこの順で積層されてなるものが挙げられる。積層半導体層20は、さらに下地層14a、中間層12を含めて呼んでもよい。積層半導体層20は、MOCVD法で形成すると結晶性の良いものが得られるが、スパッタリング法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。
中間層(バッファ層)12は、多結晶のAlxGa1−xN(0≦x≦1)からなるものが好ましく、単結晶のAlxGa1−xN(0≦x≦1)のものでもよい。更に、V族としてAsやPを含んでも構わないが、バッファ層12をAlNからなる組成とすることで、効率的に単結晶組織からなる層とすることができる。
下地層14aとしては、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)が挙げられるが、AlxGa1−xN(0≦x<1)を用いると結晶性の良い下地層14aを形成できるため好ましい。
下地層14aの膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlxGa1−xN層が得られやすい。
n型半導体層14は、通常nコンタクト層14bとnクラッド層14cとから構成されるのが好ましい。nコンタクト層14bはnクラッド層14cを兼ねることも可能である。また、前述の下地層14aをn型半導体層14に含めてもよい。
n型半導体層14の上に積層される発光層15としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層15がある。図2に示すような、量子井戸構造の井戸層15bとしては、Ga1−yInyN(0<y<0.4)からなるIII族窒化物半導体層が通常用いられる。井戸層15bの膜厚としては、量子効果の得られる程度の膜厚、例えば1〜10nmとすることができ、好ましくは2〜6nmとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層15の場合は、上記Ga1−yInyNを井戸層15bとし、井戸層15bよりバンドギャップエネルギーが大きいAlzGa1−zN(0≦z<0.3)を障壁層15aとする。井戸層15bおよび障壁層15aには、設計により不純物をドープしてもしなくてもよい。このような発光層15を用いることで、発光層15の発光波長を370nm〜570nmの範囲とすることができる。
p型半導体層16は、通常、pクラッド層16aおよびpコンタクト層16bから構成される。また、pコンタクト層16bがpクラッド層16aを兼ねることも可能である。
また、pクラッド層16aは、複数回積層した超格子構造としてもよい。
本実施形態の半導体発光素子1を製造するには、先ず、サファイア基板等の基板11を用意し、基板11の上面上にバッファ層12を積層する。バッファ層12を基板11上に形成する場合、基板11に前処理を施してからバッファ層12を形成することが望ましい。
前処理としては、例えば、スパッタ装置のチャンバ内に基板11を配置し、バッファ層12を形成する前にスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板11をArやN2のプラズマ中に曝す事によって上面を洗浄する前処理を行なってもよい。ArガスやN2ガスなどのプラズマを基板11に作用させることで、基板11の上面に付着した有機物や酸化物を除去することができる。
一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。下地層14aをスパッタ法によって成膜する場合、原料となるターゲット材料としてIII族窒化物半導体を用い、Arガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるIII族金属単体並びにその混合物は、III族窒化物半導体と比較して高純度化が可能である。このため、リアクティブスパッタ法では、成膜される下地層14aの結晶性をより向上させることが可能となる。
また、p型半導体層16の形成は、スパッタ法、MOCVD法のいずれの方法でもよい。具体的には、pクラッド層16aと、pコンタクト層16bとを順次積層すればよい。
このようにして、図1〜図2に示す半導体発光素子1が製造される。
また、端間距離mを0.3L以上とすることで、ブルーシフトの影響を低減することができ、更に透明電極層17をIZOとすることで端間距離mを0.6L以上とすることができ、ブルーシフトをより一層低減できる。
また、上記のIII族窒化物半導体発光素子1によれば、透明電極層17が、六方晶構造又はビックスバイト構造を有するIn2O3結晶を含むものであるので、エッチング性に優れたアモルファスのIZO膜を用いて特定形状に加工してから、熱処理等によりアモルファス状態から当該結晶を含む構造に転移させることができ、アモルファスのIZO膜よりも透光性の優れた電極に加工することができ、光の取出効率を高めることができる。
次に、本実施形態のランプは、本実施形態の半導体発光素子1が用いられてなるものである。
本実施形態のランプとしては、例えば、上記の半導体発光素子1と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子1と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、半導体発光素子1と蛍光体と組み合わせることによって発光色を変える技術が知られており、本実施形態のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
なお、本実施形態のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
図1〜図2に示す窒化ガリウム系化合物半導体からなる半導体発光素子を製造した。実施例1〜6及び比較例1の半導体発光素子は、サファイアからなる基板11上に、AlNからなるバッファ層12を介して、厚さ8μmのアンドープGaNからなる下地層14a、厚さ2μmのSiドープn型GaNコンタクト層14b、厚さ250nmのn型In0.1Ga0.9Nクラッド層14c、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層15、厚さ10nmのMgドープp型Al0.07Ga0.93Nクラッド層16a、厚さ150nmのMgドープp型GaNコンタクト層16bを順に積層した。これら窒化ガリウム系化合物半導体の積層は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。なお、実施例7〜8は、多重量子井戸構造の発光層の井戸層をIn0.14Ga0.86Nとした。
次に、これもフォトリソグラフィの手法を用いてエッチングを施し、所望の領域にn型コンタクト層を露出させ、このn型GaNコンタクト層上にTi/Auの二層構造のn型電極パッド19を形成し、光取り出し面を半導体側とした。
Claims (7)
- 基板と、n型半導体層、発光層及びp型半導体層が前記基板上に順次積層されてなる積層半導体層と、前記積層半導体層のp型半導体層上に形成された透明電極層と、前記透明電極層上に形成されてなるp型電極パッドと、前記積層半導体層の一部を除去して前記n型半導体層の一部を露出させた露出面に形成されたn型電極パッドと、を具備してなり、平面視形状が四辺形であるIII族窒化物半導体発光素子であって、
前記透明電極層がIn、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Niのいずれか一種以上を含む透明導電性酸化物から構成され、
前記p型電極パッドと前記n型電極パッドの端間距離mが下記式(1)を満たすとともに、前記III族窒化物半導体発光素子を平面視したときの長辺の長さをXとし、短辺の長さをYとしたときに、X/Yで表されるアスペクト比が下記式(2)を満たすことを特徴とするIII族窒化物半導体発光素子。
0.3L≦m≦0.9L … (1)
1.0≦X/Y<1.25 … (2)
(上記式(1)及び(2)において、mはp型電極パッドとn型電極パッドの端間距離であり、Lはp型電極パッドとn型電極パッドの重心同士を通る直線上における透明電極層の長さからp型電極パッドの外径dを引いた長さであり、XはIII族窒化物半導体発光素子を平面視したときの長辺の長さであり、Yは短辺の長さである。m、L、d、X及びYは、同じ長さ単位とする。) - さらに、前記n型半導体層と前記p型半導体層の一方または両方の層に超格子多層膜を含み、X/Yで表される前記アスペクト比が、前記(2)式に代えて下記式(3)の範囲を満たすことを特徴とする請求項1に記載のIII族窒化物半導体発光素子。
1.0≦X/Y<1.5 … (3)
(上記式(3)において、XはIII族窒化物半導体発光素子を平面視したときの長辺の長さであり、Yは短辺の長さである。X及びYは、同じ長さ単位とする。) - 前記透明電極層が酸化インジウム中にZnOが添加されてなる透明導電性酸化物(IZO)から構成されていることを特徴とする請求項1又は請求項2に記載のIII族窒化物半導体発光素子。
- 前記透明電極層が、六方晶構造又はビックスバイト構造を有するIn2O3結晶を含むものであることを特徴とする請求項1乃至請求項3の何れかに記載のIII族窒化物半導体発光素子。
- 前記積層半導体層が、窒化ガリウム半導体を主体として構成されていることを特徴とする請求項1乃至請求項4の何れかに記載のIII族窒化物半導体発光素子。
- 前記発光層の発光波長が370nm〜570nmの範囲であることを特徴とする請求項1乃至請求項5の何れかに記載のIII族窒化物半導体発光素子。
- 請求項1乃至請求項6の何れかに記載のIII族窒化物半導体発光素子が備えられてなることを特徴とするランプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093872A JP2009246275A (ja) | 2008-03-31 | 2008-03-31 | Iii族窒化物半導体発光素子及びランプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093872A JP2009246275A (ja) | 2008-03-31 | 2008-03-31 | Iii族窒化物半導体発光素子及びランプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009246275A true JP2009246275A (ja) | 2009-10-22 |
Family
ID=41307823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093872A Pending JP2009246275A (ja) | 2008-03-31 | 2008-03-31 | Iii族窒化物半導体発光素子及びランプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009246275A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065630A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法 |
JP2014195114A (ja) * | 2014-06-02 | 2014-10-09 | Toshiba Corp | 半導体発光素子及びウェーハ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006130696A2 (en) * | 2005-06-01 | 2006-12-07 | The Regents Of The University Of California | Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices |
JP2007165611A (ja) * | 2005-12-14 | 2007-06-28 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
JP2007287845A (ja) * | 2006-04-14 | 2007-11-01 | Showa Denko Kk | 半導体発光素子、半導体発光素子の製造方法およびランプ |
JP2007287851A (ja) * | 2006-04-14 | 2007-11-01 | Toyoda Gosei Co Ltd | 光通信に用いる発光素子およびこれを用いた通信装置 |
JP2007335529A (ja) * | 2006-06-13 | 2007-12-27 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子 |
JP2008010840A (ja) * | 2006-05-29 | 2008-01-17 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
JP2008010835A (ja) * | 2006-05-31 | 2008-01-17 | Sumitomo Electric Ind Ltd | 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法 |
-
2008
- 2008-03-31 JP JP2008093872A patent/JP2009246275A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006130696A2 (en) * | 2005-06-01 | 2006-12-07 | The Regents Of The University Of California | Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices |
JP2007165611A (ja) * | 2005-12-14 | 2007-06-28 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
JP2007287845A (ja) * | 2006-04-14 | 2007-11-01 | Showa Denko Kk | 半導体発光素子、半導体発光素子の製造方法およびランプ |
JP2007287851A (ja) * | 2006-04-14 | 2007-11-01 | Toyoda Gosei Co Ltd | 光通信に用いる発光素子およびこれを用いた通信装置 |
JP2008010840A (ja) * | 2006-05-29 | 2008-01-17 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
JP2008010835A (ja) * | 2006-05-31 | 2008-01-17 | Sumitomo Electric Ind Ltd | 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法 |
JP2007335529A (ja) * | 2006-06-13 | 2007-12-27 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065630A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法 |
US9012888B2 (en) | 2011-09-15 | 2015-04-21 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer |
JP2014195114A (ja) * | 2014-06-02 | 2014-10-09 | Toshiba Corp | 半導体発光素子及びウェーハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5522032B2 (ja) | 半導体発光素子及びその製造方法 | |
TWI528588B (zh) | 半導體發光元件及半導體發光裝置 | |
US8502254B2 (en) | Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp | |
KR101201035B1 (ko) | 반도체 발광 소자 및 그 제조 방법, 램프 | |
KR100703091B1 (ko) | 질화물 반도체 발광 소자 및 그 제조 방법 | |
WO2011055664A1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
WO2005050748A1 (ja) | 半導体素子及びその製造方法 | |
JP2005259970A (ja) | 半導体発光素子 | |
JP5434288B2 (ja) | 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器 | |
JP2011066073A (ja) | 半導体発光素子 | |
JP5353802B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
JP5569430B2 (ja) | 半導体発光素子 | |
JP5353809B2 (ja) | 半導体発光素子及び発光装置 | |
JP5515431B2 (ja) | 半導体発光素子、その電極並びに製造方法及びランプ | |
WO2010100900A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2012084667A (ja) | 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置 | |
JP2009246275A (ja) | Iii族窒化物半導体発光素子及びランプ | |
JP2010010444A (ja) | 半導体発光素子、ランプ及び半導体発光素子の製造方法 | |
JP2004342732A (ja) | 酸化物半導体発光素子 | |
JP5246079B2 (ja) | 半導体素子の製造方法 | |
JP5246081B2 (ja) | 半導体発光素子の製造方法 | |
JP2009253056A (ja) | Iii族窒化物半導体発光素子及びランプ | |
JP5304605B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
JP2012138465A (ja) | Iii族窒化物半導体発光素子の製造方法およびiii族窒化物半導体発光素子、ランプ、電子機器、機械装置 | |
JP5636693B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120911 |