CN212874526U - 倒装led芯片 - Google Patents
倒装led芯片 Download PDFInfo
- Publication number
- CN212874526U CN212874526U CN202022234878.5U CN202022234878U CN212874526U CN 212874526 U CN212874526 U CN 212874526U CN 202022234878 U CN202022234878 U CN 202022234878U CN 212874526 U CN212874526 U CN 212874526U
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- type
- semiconductor layer
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本实用新型提供了一种倒装LED芯片,N电极引出端直接与N型半导体层电性连接,P电极引出端直接与电流扩展层和P型半导体层电性连接,N电极引出端和P电极引出端既作为电极引出端又充当欧姆接触层,省略了第一层金属,规避了绝缘反射层对第一层金属的覆盖差导致的裂纹或断层的问题,可以解决由于绝缘反射层产生裂纹或断层而导致的漏电问题,有利于提升倒装LED芯片的性能。P电极引出端直接与P型半导体层连接,增加了粘附力,提高了倒装LED芯片的推力。
Description
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种倒装LED芯片。
背景技术
自从20世纪90年代初商业化以来,经过二十几年的发展,LED已被广泛应用于户内外显示屏、投影显示用照明光源、背光源、景观亮化照明、广告及交通指示等领域,并被誉为二十一世纪最有竞争力的新一代固体光源。然而,对于LED来说,要代替传统光源进入高端照明领域,其发光亮度的提高是至关重要的。
与正装LED芯片相比,在LED芯片面积确定的情况下,倒装LED芯片的发光面积更大,在面对高端照明领域高发光亮度需求的挑战时更具优势。因此,近年来倒装LED芯片结构受到越来越多的重视。
倒装LED芯片中的反射层通常包括绝缘反射层和金属反射层两种。金属反射层通常由Ag等金属制成,但是金属具有易于氧化、硫化和迁移等特性,从而导致金属反射层的倒装LED芯片不稳定,具有漏电、光衰减快及功耗大等诸多缺陷。绝缘反射层可以改善这些问题。常规倒装LED芯片会先制备第一层金属,然后在第一层金属上制备绝缘反射层,通过刻蚀工艺刻蚀掉部分绝缘反射层,裸露出部分第一层金属,最后制备电极引出端与第一层金属形成欧姆接触,从而实现电气互连。
然而,绝缘反射层通常是由多层绝缘透明薄膜组成的,应力较大,对第一层金属进行覆盖时容易出现断裂,导致绝缘作用变差,从而引起芯片漏电失效。并且,常规倒装LED产品的第一层金属会引起绝缘反射层凸起,固晶时如果顶针顶到凸起部分,将会造成绝缘反射层破裂,固晶时锡膏溢入将造成灯珠死灯。随着LED芯片尺寸达到Mini/Micro级别,以上问题将会更加凸显。
实用新型内容
本实用新型的目的在于提供一种倒装LED芯片,以解决绝缘反射层容易出现断裂的问题。
为了达到上述目的,本实用新型提供了一种倒装LED芯片,包括:
衬底;
外延层,位于所述衬底上,包括由下至上依次堆叠的N型半导体层、发光层及P型半导体层,所述外延层中具有开口,所述开口贯穿所述P型半导体层及所述发光层并暴露出所述N型半导体层;
电流扩展层,位于所述P型半导体层上,并覆盖部分所述P型半导体层;
绝缘反射层,覆盖所述外延层、所述电流扩展层的表面以及所述开口的侧壁,所述绝缘反射层中具有N型通孔及P型通孔,所述N型通孔位于所述开口中并暴露出所述N型半导体层,所述P型通孔位于所述P型半导体层上并暴露出所述电流扩展层;
N电极引出端,至少部分位于所述N型通孔中并与所述N型半导体层电性连接;
P电极引出端,至少部分位于所述P型通孔中并与所述电流扩展层电性连接。
可选的,所述N电极引出端至少覆盖所述N型通孔的内壁并延伸覆盖部分所述绝缘反射层,所述P电极引出端至少覆盖所述P型通孔的内壁并延伸覆盖部分所述绝缘反射层,所述N电极引出端与所述P电极引出端之间具有间隙以实现电性隔离。
可选的,所述P电极引出端与所述电流扩展层直接电性连接。
可选的,所述电流扩展层中具有贯穿的第一通孔,所述第一通孔与所述P型通孔连通,所述P电极引出端填充所述第一通孔并与所述P型半导体层直接电性连接。
可选的,所述P型半导体层与所述电流扩展层之间还形成有电流阻挡层,所述电流阻挡层中具有贯穿的第二通孔,所述第二通孔与所述第一通孔连通,所述P电极引出端还填充所述第二通孔以与所述P型半导体层直接电性连接。
可选的,在垂直于厚度方向上,所述第一通孔的横向宽度大于所述第二通孔的横向宽度。
可选的,所述第一通孔及所述第二通孔在垂直于厚度方向上的截面均为圆形、椭圆形或多边形。
可选的,所述电流阻挡层在垂直于厚度方向上的截面为圆形、椭圆形或多边形。
可选的,所述N型通孔及所述P型通孔在垂直于厚度方向上的截面均为圆形、椭圆形或多边形。
可选的,所述N型通孔及所述P型通孔的孔径均从下至上逐渐扩大。
可选的,所述倒装LED芯片的宽度为1mil~5mil,长度为3mil~10mil。
在本实用新型提供的倒装LED芯片具有如下有益效果:
1)N电极引出端直接与N型半导体层电性连接,P电极引出端直接与电流扩展层和P型半导体层电性连接,N电极引出端和P电极引出端既作为电极引出端又充当欧姆接触层,省略了第一层金属,规避了绝缘反射层对第一层金属的覆盖差导致的裂纹或断层的问题,可以解决由于绝缘反射层产生裂纹或断层而导致的漏电问题,有利于提升倒装LED芯片的性能。
2)现有的倒装LED芯片的第一层金属会导致绝缘反射层凸起,固晶时若顶针顶到绝缘反射层的凸起部分,将会导致绝缘反射层破裂,固晶时锡膏从绝缘反射层的破裂处溢入将造成灯珠死灯;
3)P型半导体层上具有电流扩展层,金属与P型半导体层的粘附力高于金属与电流扩展层的粘附力,所以P电极引出端直接与P型半导体层接触能够增加粘附力,进而提高倒装LED芯片的推力。
附图说明
图1a~图7b为本实用新型实施例提供的倒装LED芯片的制备方法的相应步骤对应的半导体结构的结构示意图,其中,图1a、图2a、图3a、图4a、图5a、图6a、图7a为半导体结构的剖面示意图,图1b、图2b、图3b、图4b、图5b、图6b、图7b为俯视示意图,图7a及图7b为倒装LED芯片的结构示意图;
其中,附图标记为:
100-衬底;200-外延层;201-N型半导体层;202-P型半导体层;203-发光层;200a-开口;300-电流阻挡层;300a-第二通孔;400-电流扩展层;400a-第一通孔;600-绝缘反射层;600a-N型通孔;600b-P型通孔;501-N电极引出端;502-P电极引出端。
具体实施方式
下面将结合示意图对本实用新型的具体实施方式进行更详细的描述。根据下列描述,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
图7a及图7b为本实施例提供的倒装LED芯片的结构示意图,其中,图7a为倒装LED芯片的剖面示意图,图7b为倒装LED芯片的俯视图。结合图7a及图7b所示,所述倒装LED芯片包括衬底100、外延层200、电流阻挡层300、电流扩展层400、绝缘反射层600及两个电极引出端。
本实施例中,所述衬底100为高透光蓝宝石衬底(Al2O3),作为可选实施例,所述衬底100还可以是硅(Si)、碳化硅(SiC)、氮化镓(GaN)或氧化锌(ZnO)等衬底。进一步地,所述衬底100为图形化衬底(Patterned Sapphire Substrates,PSS),例如是微米级/纳米级图形化蓝宝石衬底。
请参阅图7a及图7b,所述外延层200位于所述衬底100上,所述外延层200包括由下向上依次设置的N型半导体层201、发光层203和P型半导体层202。所述外延层200中具有一开口200a,所述开口200a从所述P型半导体层202的顶表面贯穿所述P型半导体层202和所述发光层203,并暴露出所述N型半导体层201,所述开口200a位于所述外延层200的边缘,仅有一个侧壁,所述开口200a类似于一个台阶,台阶的上台阶面为所述P型半导体层202,下台阶面为所述N型半导体层201,上台阶面和下台阶面之间连接形成台阶侧面。
本实施例中,所述开口200a由圆形开口切除一部分后构成,从图7b中可见,所述开口200a在垂直于厚度方向上的截面为圆切形(由圆切去一部分构成)。如此,在横向宽度一定时,圆形切孔具有较大的面积,从而增加一个电极引出端与所述N型半导体层201的接触面积。作为可选实施例,所述开口200a也可以是矩形孔或方形孔等,此处不再一一举例说明。
本实施例中,所述N型半导体层201的材料为N-GaN;所述发光层203位于所述N型半导体层201的上方,所述发光层203为多周期量子阱层(MQWS),量子阱层的材料为AlN、GaN、AlGaN、InGaN或AlInGaN中的任意一种或几种的结合;所述P型半导体层202位于所述发光层203的上方,所述P型半导体层202的材料为P-GaN。
请参阅图7a及图7b,所述电流阻挡层300位于所述P型半导体层202上,所述电流阻挡层300覆盖部分所述P型半导体层202,所述电流阻挡层300具有良好的电流引导效应,以减少电流垂直传输,增加横向传输。所述电流扩展层400位于所述P型半导体层202上,所述电流扩展层400在垂直于厚度方向上的宽度大于所述电流阻挡层300的宽度,以使所述电流扩展层400不仅覆盖部分所述P型半导体层202,还覆盖了部分所述电流阻挡层300,从而有利于将电流横向扩展。
请参阅图7b,所述电流阻挡层300及所述电流扩展层400中分别具有第二通孔和第一通孔,所述第二通孔和所述第一通孔分别贯穿所述电流阻挡层300及所述电流扩展层400,所述第一通孔及所述第二通孔连通并暴露出所述P型半导体层202。本实施例中,所述第一通孔与所述第二通孔的中心轴重合。
进一步地,所述第一通孔及所述第二通孔在垂直于厚度方向上的截面均为圆形,且所述第一通孔的孔径大于所述第二通孔的孔径,以使所述第一通孔及所述第二通孔组合后的结构在沿厚度方向上的截面大致呈T字形,并且,所述第一通孔的最大孔径需要小于所述电流阻挡层300的直径。如此一来,所述第一通孔及所述第二通孔组合后的结构的侧壁会具有一个台阶,所述第一通孔的侧壁与所述第二通孔的侧壁即为台阶的台阶面,由于所述第一通孔的孔径大于所述第二通孔的孔径,台阶面为所述电流阻挡层300的上表面。应理解,所述第一通孔及所述第二通孔在垂直于厚度方向上的截面不限于是圆形,也可以是矩形、方形、其他多边形或椭圆形等其他形状。
本实施例中,从图7b中可见,所述电流阻挡层300在垂直于厚度方向上的截面也为圆形,此时,所述电流阻挡层300呈圆环状,但不应以此为限,所述电流阻挡层300在垂直于厚度方向上的截面也可以是矩形、方形、其他多边形或椭圆形等其他形状,本实用新型不作限制。
本实施例中,所述电流阻挡层300及所述电流扩展层400均是透明的膜层,从而不会对出光效率及出光强度造成不良影响。所述电流阻挡层300的材料可以是氧化硅、氮化硅、氧化钛、氧化铝或钙钛型电子陶瓷(ABO3)等;所述电流扩展层400则为ITO或AZO等材料。本实施例中,所述电流阻挡层300是单层氧化硅层,而所述电流扩展层400的材料则为ITO。
请继续参阅图7a及图7b,所述绝缘反射层600覆盖所述开口200a的侧壁并延伸覆盖所述P型半导体层202,也即是说,所述绝缘反射层600共形地覆盖整面芯片,所以所述绝缘反射层600的表面也顺着芯片的表面具有高低起伏。本实施例中,所述绝缘反射层600具有反光作用,可以充当反射镜,可将所述发光层203发出的光中射向所述绝缘反射层600的那部分光反射回去,由于所述绝缘反射层600是整面覆盖的,面积较大,反光的效果更好。
进一步地,所述绝缘反射层600中具有N型通孔600a和P型通孔600b,所述N型通孔600a及所述P型通孔600b均贯穿所述绝缘反射层600。所述N型通孔600a位于所述开口200a中并暴露出所述开口200a底部的N型半导体层201,所述N型通孔600a在垂直于厚度方向上的横向宽度小于所述开口200a的横向宽度,以使所述开口200a的侧壁上覆盖有所述绝缘反射层600;所述P型通孔600b位于所述电流扩展层400上,且所述P型通孔600b与所述第一通孔和第二通孔连通,如此一来,所述P型通孔600b也暴露出所述P型半导体层202。
本实施例中,从图7b中可见,N型通孔600a及所述P型通孔600b在垂直于厚度方向上的截面均为圆形,从而可以使得所述N型通孔600a及所述P型通孔600b露出所述N型半导体层201及所述P型半导体层202的面积最大化,有利于提高两个电极引出端与所述N型半导体层201及所述P型半导体层202的接触面积,但不应以此为限,所述N型通孔600a及所述P型通孔600b的形状也可以是椭圆形、矩形、梯形或方形等其他形状。
进一步地,请参阅图7a,所述N型通孔600a及所述P型通孔600b的孔径从下至上逐渐扩大,也即是说,所述N型通孔600a及所述P型通孔600b的侧壁是倾斜的,从而便于制备,可以扩大制备的工艺窗口。本实施例中,由于所述绝缘反射层600b较厚,两个电极引出端需要覆盖其侧壁,如果侧壁角度大,两个电极引出端的厚度在侧壁会变薄,甚至产生断层,所以所述N型通孔600a及所述P型通孔600b的侧壁的倾斜角度不易过大或过小,在30°~60°之间为佳,优选为45°。
可选的,所述绝缘反射层600的材料包括氧化硅、非晶硅、氧化钛、氧化铝或氮化硅中的两种或两种以上,本实施例中,所述反射镜层是由至少两层高、低折射率的膜层交替蒸镀而成的,但不以此为限。
请继续参阅图7a及图7b,两个电极引出端分别为N电极引出端501和P电极引出端502。所述N电极引出端501位于所述N型通孔600a中,覆盖所述N型通孔600a的内壁并延伸覆盖部分所述绝缘反射层600,如此一来,所述N电极引出端501可以直接与所述N型半导体层201欧姆接触以实现电性连接;所述P电极引出端502位于所述P型通孔600b中,覆盖所述P型通孔600b的内壁、填充所述第一通孔和第二通孔并延伸覆盖部分所述绝缘反射层600,如此一来,所述P电极引出端502可以直接与所述P型半导体层202以及所述电流扩展层400欧姆接触以实现电性连接。基于此,所述N电极引出端501和所述P电极引出端502既作为电极引出端又充当欧姆接触层,省略了第一层金属,规避了所述绝缘反射层600对第一层金属的覆盖差导致的裂纹或断层的问题,可以解决由于所述绝缘反射层600产生裂纹或断层而导致的漏电问题,有利于提升倒装LED芯片的性能。
并且,所述P电极引出端502大部分均与所述P型半导体层202接触,仅有较少的部分(P型通孔600b的台阶面处)与所述电流扩展层400接触,由于所述P电极引出端502与所述P型半导体层202的粘附力较好,可以提高所述P电极引出端502的稳定性,进一步防止绝缘反射层600产生裂纹或断层。
本实施例中,所述N电极引出端501和所述P电极引出端502相对所述衬底100的中心呈左右对称设置;应理解,所述N电极引出端501和所述P电极引出端502不限于相对所述衬底100的中心呈左右对称设置,还可以相对所述衬底100的中心呈上下对称设置,或者,所述N电极引出端501和所述P电极引出端502也可以呈对角分布;当然,所述N电极引出端501和所述P电极引出端502也可以呈非对称分布,本实施例不作限制。
进一步地,所述N电极引出端501和P电极引出端502之间需要相隔一定的距离实现电性隔离。
本实施例中,所述N电极引出端501和所述P电极引出端502的材料可以是钛(Ti)、铂(Pt)、铝(Al)、镍(Ni)、铬(Cr)、金(Au)或金锡合金(Au)等金属。
作为可选实施例,所述倒装LED芯片的宽度为1mil~5mil,长度为3mil~10mil。
图1a至图7b示出了本实施例提供的倒装LED芯片的制备方法的相应步骤对应的结构示意图。接下来,将结合图1a-图7b对所述倒装LED芯片的制备方法进行详细说明。
如图1a及图1b所示,提供衬底100,在所述衬底100上形成外延层200,所述外延层200包括由下向上依次设置的N型半导体层201、发光层203和P型半导体层202。
形成所述衬底100及所述外延层200的方式例如是:使用标准的光刻工艺在所述衬底100的表面刻蚀出图形,然后利用ICP(感应等离子耦合刻蚀设备)刻蚀所述衬底100以对所述衬底100的表面进行图案化,用来提高发光效率。进一步地,可以通过诸如金属化学气相沉积、激光辅助分子束外延、氢化物气相外延、蒸镀等任意一种外延技术在所述衬底100上制作所述外延层200,并且,所述外延层200可以是多晶结构或单晶结构。
如图2a及图2b所示,对所述外延层200进行部分刻蚀以形成开口200a,所述开口200a贯穿所述P型半导体层202和所述发光层203并延伸至暴露出所述N型半导体层201。具体而言,形成所述开口200a的步骤包括:通过光刻工艺,制作出发光区MESA图形,用ICP对所述外延层200进行刻蚀以形成所述开口200a,刻蚀的深度需要超过所述发光层203,并暴露出所述N型半导体层201,从侧面来看是蚀刻出平台(MESA),形成PN台阶,PN台阶包括上台阶面和下台阶面,其中,上台阶面为P型半导体层202,下台阶面为N型半导体层201,上台阶面和下台阶面之间连接形成PN台阶的侧面。
如图3a及图3b所示,刻蚀所述N型半导体层201的边缘以去除所述N型半导体层201的边缘的一定区域。刻蚀完成后,在所述N型半导体层201中形成横纵分布的划片道,此时,利用所述划片道可以限定出单个倒装LED芯片的区域,便于后续划片。
如图4a及图4b所示,在所述P型半导体层202上形成电流阻挡层300。所述电流阻挡层300的形成步骤可以是:通过沉积工艺全面沉积电流阻挡材料(图4a及图4b中未示出),然后采用光刻胶制作出掩模,然后用刻蚀工艺、去胶工艺去除部分电流阻挡材料以及掩模,所述P型半导体层202上的部分电流阻挡材料得以保留,剩余的电流阻挡材料构成所述电流阻挡层300。应理解,在去除部分电流阻挡材料时,将电流阻挡材料的中间区域同时去除一部分,从而在所述电流阻挡层300中形成贯穿的第二通孔300a。
如图5a及图5b所示,在所述P型半导体层202上形成电流扩展层400。形成所述电流扩展层400的步骤包括:全面沉积电流扩展材料(图5a及图5b中未示出),然后采用光刻和刻蚀工艺对电流扩展材料进行图形化以去除不需要电流扩展材料,刻蚀完毕后,所述P型半导体层202上的部分电流扩展材料以及所述电流阻挡层300上的部分电流扩展材料得以保留,剩余的电流扩展材料构成所述电流扩展层400。应理解,所述第二通孔300a中的电流扩展材料需要被完全去除,并且,所述第二通孔300a的周围的电流扩展材料也需要被去除,从而使得所述电流扩展层400中形成有第一通孔400a,第一通孔400a和第二通孔300a连通。
如图6a及图6b所示,在所述P型半导体层202上形成绝缘反射层600。形成所述绝缘反射层600的步骤可以是:采用光刻胶制作出掩模,然后利用蒸镀工艺全面蒸镀绝缘反射材料(图6a及图6b中未示出),利用去胶工艺去除光刻胶以及光刻胶上的绝缘反射材料,剩余的绝缘反射材料构成所述绝缘反射层600。应理解,光刻胶需要盖住所述开口200a的底表面的至少部分及所述第一通孔,使得所述绝缘反射层600中形成暴露出所述N型半导体层201的N型通孔600a和暴露出所述P型半导体层202的P型通孔600b。应理解,采用剥离的方法制作所述绝缘反射层600可以避免刻蚀所述绝缘反射层600对芯片造成的损伤,降低了封装死灯异常率。
如图7a及图7b所示,在所述绝缘反射层600的部分表面上形成光刻胶掩模,然后全面沉积导电材料,所述导电材料覆盖所述N型通孔600a及所述P型通孔600b的内壁以并延伸覆盖所述光刻胶掩模。接着利用去胶工艺去除光刻胶掩模以及光刻胶上的导电材料,所述N型通孔600a及所述P型通孔600b的内壁上的导电材料以及所述绝缘反射层600上的部分导电材料得以保留,剩余的导电材料构成所述N电极引出端501及P电极引出端502。
进一步地,沿着划片道切割所述衬底100,从而分离出单个的倒装LED芯片。
综上,在本实用新型提供的倒装LED芯片中,N电极引出端直接与N型半导体层电性连接,P电极引出端直接与电流扩展层和P型半导体层电性连接,N电极引出端和P电极引出端既作为电极引出端又充当欧姆接触层,省略了第一层金属,规避了绝缘反射层对第一层金属的覆盖差导致的裂纹或断层的问题,可以解决由于绝缘反射层产生裂纹或断层而导致的漏电问题,有利于提升倒装LED芯片的性能。进一步地,现有的倒装LED芯片的第一层金属会导致绝缘反射层凸起,固晶时若顶针顶到绝缘反射层的凸起部分,将会导致绝缘反射层破裂,固晶时锡膏从绝缘反射层的破裂处溢入将造成灯珠死灯;进一步地,P型半导体层上具有电流扩展层阻挡层,金属与P型半导体层的粘附力高于金属与电流扩展层的粘附力,所以P电极引出端直接与P型半导体层接触能够增加粘附力,进而提高倒装LED芯片的推力。
上述仅为本实用新型的优选实施例而已,并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员,在不脱离本实用新型的技术方案的范围内,对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本实用新型的技术方案的内容,仍属于本实用新型的保护范围之内。
Claims (11)
1.一种倒装LED芯片,其特征在于,包括:
衬底;
外延层,位于所述衬底上,包括由下至上依次堆叠的N型半导体层、发光层及P型半导体层,所述外延层中具有开口,所述开口贯穿所述P型半导体层及所述发光层并暴露出所述N型半导体层;
电流扩展层,位于所述P型半导体层上,并覆盖部分所述P型半导体层;
绝缘反射层,覆盖所述外延层、所述电流扩展层的表面以及所述开口的侧壁,所述绝缘反射层中具有N型通孔及P型通孔,所述N型通孔位于所述开口中并暴露出所述N型半导体层,所述P型通孔位于所述P型半导体层上并暴露出所述电流扩展层;
N电极引出端,至少部分位于所述N型通孔中并与所述N型半导体层电性连接;
P电极引出端,至少部分位于所述P型通孔中并与所述电流扩展层电性连接。
2.如权利要求1所述的倒装LED芯片,其特征在于,所述N电极引出端至少覆盖所述N型通孔的内壁并延伸覆盖部分所述绝缘反射层,所述P电极引出端至少覆盖所述P型通孔的内壁并延伸覆盖部分所述绝缘反射层,所述N电极引出端与所述P电极引出端之间具有间隙以实现电性隔离。
3.如权利要求1或2所述的倒装LED芯片,其特征在于,所述P电极引出端与所述电流扩展层直接电性连接。
4.如权利要求3所述的倒装LED芯片,其特征在于,所述电流扩展层中具有贯穿的第一通孔,所述第一通孔与所述P型通孔连通,所述P电极引出端填充所述第一通孔并与所述P型半导体层直接电性连接。
5.如权利要求4所述的倒装LED芯片,其特征在于,所述P型半导体层与所述电流扩展层之间还形成有电流阻挡层,所述电流阻挡层中具有贯穿的第二通孔,所述第二通孔与所述第一通孔连通,所述P电极引出端还填充所述第二通孔以与所述P型半导体层直接电性连接。
6.如权利要求5所述的倒装LED芯片,其特征在于,在垂直于厚度方向上,所述第一通孔的孔径大于所述第二通孔的孔径。
7.如权利要求5所述的倒装LED芯片,其特征在于,所述第一通孔及所述第二通孔在垂直于厚度方向上的截面均为圆形、椭圆形或多边形。
8.如权利要求5所述的倒装LED芯片,其特征在于,所述电流阻挡层在垂直于厚度方向上的截面为圆形、椭圆形或多边形。
9.如权利要求1或2所述的倒装LED芯片,其特征在于,所述N型通孔及所述P型通孔在垂直于厚度方向上的截面均为圆形、椭圆形或多边形。
10.如权利要求9所述的倒装LED芯片,其特征在于,所述N型通孔及所述P型通孔的孔径均从下至上逐渐扩大。
11.如权利要求1所述的倒装LED芯片,其特征在于,所述倒装LED芯片的宽度为1mil~5mil,长度为3mil~10mil。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022234878.5U CN212874526U (zh) | 2020-09-30 | 2020-09-30 | 倒装led芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022234878.5U CN212874526U (zh) | 2020-09-30 | 2020-09-30 | 倒装led芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212874526U true CN212874526U (zh) | 2021-04-02 |
Family
ID=75198711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022234878.5U Active CN212874526U (zh) | 2020-09-30 | 2020-09-30 | 倒装led芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212874526U (zh) |
-
2020
- 2020-09-30 CN CN202022234878.5U patent/CN212874526U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8546819B2 (en) | Light emitting device and fabrication method thereof | |
KR20110128545A (ko) | 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 | |
JP6410870B2 (ja) | 発光ダイオード | |
TWI816970B (zh) | 發光元件及其製造方法 | |
WO2015184774A1 (zh) | 一种倒装发光二极管结构及其制作方法 | |
CN110797443A (zh) | 发光元件 | |
WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
US9048348B2 (en) | Method of separating substrate and method of fabricating semiconductor device using the same | |
KR20140068474A (ko) | 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법 | |
US9735316B2 (en) | Method for manufacturing high voltage LED flip chip | |
CN109244208B (zh) | 一种高压led芯片及其制作方法 | |
CN116779634B (zh) | 一种高压倒装结构的紫外led芯片及其制作方法 | |
KR20210135424A (ko) | 발광소자 | |
KR20080079844A (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
KR20130098760A (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
CN212874526U (zh) | 倒装led芯片 | |
CN112750931B (zh) | 微发光二极管、微发光二极管阵列基板及其制作方法 | |
CN212750918U (zh) | 倒装led芯片 | |
KR102261951B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
KR100644215B1 (ko) | 발광소자와 그 제조방법 | |
CN213042920U (zh) | 倒装led芯片 | |
CN116487502B (zh) | 倒装led芯片及其制备方法 | |
CN114093996B (zh) | 半导体发光器件 | |
KR20100054594A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
CN117747732A (zh) | Led芯片及led芯片中金属叠层结构确定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |