JP6410870B2 - 発光ダイオード - Google Patents

発光ダイオード Download PDF

Info

Publication number
JP6410870B2
JP6410870B2 JP2017091853A JP2017091853A JP6410870B2 JP 6410870 B2 JP6410870 B2 JP 6410870B2 JP 2017091853 A JP2017091853 A JP 2017091853A JP 2017091853 A JP2017091853 A JP 2017091853A JP 6410870 B2 JP6410870 B2 JP 6410870B2
Authority
JP
Japan
Prior art keywords
layer
multilayer structure
emitting diode
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017091853A
Other languages
English (en)
Other versions
JP2017163153A (ja
Inventor
キム，チャンヨン
チョ，デソン
ナム，キボン
キム，ヨンウ
ユ，ジョンキュン
下山　謙司
謙司 下山
隆秀 城市
隆秀 城市
栗原　香
香 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2017163153A publication Critical patent/JP2017163153A/ja
Application granted granted Critical
Publication of JP6410870B2 publication Critical patent/JP6410870B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Description

本発明は、発光ダイオード及びその製造方法、さらに詳細には、窒化ガリウム基板を成長基板として用いる高効率発光ダイオード、及びその製造方法に関する。
一般的に、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）などのようなＩＩＩ族元素の窒化物は、優れた温度安定性と、直接遷移型エネルギーバンド構造を有するので、可視領域及び紫外領域の発光装置の材料として多大な関心が寄せられている。具体的には、インジウム窒化ガリウムを用いる青色及び緑色発光装置は、大規模フルカラーフラットパネルディスプレイ、交通信号機、屋内照明、高密度光源、高解像度出力システム、光通信などのような様々な用途に用いられている。
窒化物半導体層を成長させることのできるホモ基板を製造することが困難であったため、ＩＩＩ族元素の窒化物半導体層は、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）などのようなプロセスによって、同様の結晶構造を有するヘテロ基板上に成長させてきた。ヘテロ基板としては、六方晶構造を有するサファイア基板が主に用いられてきた。最近、窒化物半導体層のようなエピタキシャル層を、サファイアのようなヘテロ基板上に成長させ、支持基板をエピタキシャル層に接合し、レーザーリフトオフ技術などを用いてヘテロ基板を分離することによって、縦型構造を有する高効率発光ダイオードを製造する技術が開発された。サファイアのようなヘテロ基板と、その上に成長させるエピタキシャル層は物性が異なるので、これらの間の界面を利用して、成長基板を容易に分離できる。
しかしながら、ヘテロ基板上に成長させたエピタキシャル層は、格子不整合と、成長基板との熱膨張係数の差により、比較的高い転位密度を有する。サファイア基板上に成長させたエピタキシャル層の転位密度は、一般的に１Ｅ８／ｃｍ２以上であることが知られている。このような高い転位密度のエピタキシャル層により、発光ダイオードの発光効率を改善させることには限界がある。
さらに、エピタキシャル層の全厚は、例えば３５０μｍ×３５０μｍ又は１ｍｍ２の発光面積と比べると、数マイクロメートルで非常に薄いので、電流拡散が困難である。さらに、発光ダイオードが高電流で動作する場合と比べると、発光ダイオードが低電流で動作する場合では、転位に電流が集中し、これにより、内部量子効率を低下させるドループ現象に至る。
本発明の目的は、縦型構造を有する高効率発光ダイオードを提供することである。
本発明の別の目的は、ドループを低減できる高効率発光ダイオードを提供することである。
本発明の別の目的は、電流分散性能が向上した高効率発光ダイオードを提供することである。
本発明のさらに別の目的は、光取り出し効率が向上した高効率発光ダイオードを提供することである。
本発明は、高効率発光ダイオードとその製造方法を提供する。本発明の例示的な実施形態によれば、支持基板と、支持基板上に配置されているとともに、窒化ガリウム系ｐ型半導体層と、窒化ガリウム系活性層と、窒化ガリウム系ｎ型半導体層とを含む半導体積層構造と、支持基板と半導体積層構造との間に配置された反射層とを含む発光ダイオードであって、その半導体積層構造が、円錐台形状を有する複数の凸部と、凸部の頂面上に形成された微小な錐体とを含む発光ダイオードを提供する。
あるいは、円錐台形状を有する凸部の代わりに、上記の半導体積層構造は、互いに離間して配置された複数の凹部と、凹部間の突出部の表面上に形成された微小な錐体とを含む。
上記の半導体積層構造は、５×１０６／ｃｍ２以下の転位密度を有するように形成されていてよい。上記の発光ダイオードは、半導体層の低い転位密度と結晶品質によって、３５０ｍＡにおいて２０％未満のドループを示す。上記の半導体積層構造は、窒化ガリウム基板上に成長させた半導体層で形成されていてよい。
上記の凸部は、ハニカム状に配列されていてよい。円錐台形状を有する上記の凸部は、互いに隣接していてよいので、底部が先鋭であるＶ字溝が、凸部間の領域内に形成されていてもよい。凸部の底面は六角形形状を有してもよい。
凸部の平均高さは３μｍを超えてよく、微小な錐体の平均高さは１μｍ以下であってよい。微小な錐体は、凸部の頂面上のみに配置されていてもよい。
本発明の別の例示的な実施形態によれば、支持基板と、支持基板上に配置されているとともに、窒化ガリウム系ｐ型半導体層と、窒化ガリウム系活性層と、窒化ガリウム系ｎ型半導体層とを含む半導体積層構造と、支持基板と半導体積層構造との間に配置された反射層とを含む発光ダイオードであって、その半導体積層構造が、５×１０６／ｃｍ２以下の転位密度を有するように形成されている発光ダイオードを提供する。
この半導体積層構造は、複数の凸部と、凸部の頂面上に形成された微小な錐体とを含んでよい。
本発明の別の例示的な実施形態によれば、発光ダイオードの製造方法であって、窒化ガリウム系ｎ型半導体層と、窒化ガリウム系活性層と、窒化ガリウム系ｐ型半導体層とを含む半導体層を窒化ガリウム基板上で成長させることによって、半導体積層構造を形成させるステップと、この半導体積層構造上に支持基板を形成させるステップと、窒化ガリウム基板を除去するステップを含む製造方法を提供する。
この方法は、窒化ガリウム基板を除去することによって露出される半導体積層構造の表面をエッチングすることによって、微小な錐体を有する複数の凸部を形成させるステップをさらに含んでもよく、これらの複数の凸部は円錐台形状を有する。
微小な錐体を有する複数の凸部の形成は、マスクパターンを半導体積層構造の表面上に形成させるステップと、マスクパターンをエッチングマスクとして用いることによって半導体積層構造にドライエッチングを行って、複数の凸部を形成させるステップと、マスクパターンを除去するステップと、複数の凸部の頂面にウェットエッチングを行うことによって微小な錐体を形成するステップとを含んでもよい。
上記のウェットエッチングは、ＫＯＨ又はＮａＯＨの沸騰液を用いて行ってよい。
複数の凸部が互いに隣接するように、底部が先鋭であるＶ字溝を凸部間の領域内に形成させてもよい。
窒化ガリウム基板の除去は、窒化ガリウム基板を研削することによって、窒化ガリウム基板を部分的に除去するステップと、半導体積層構造上に残っている窒化ガリウム基板を誘導結合型プラズマ反応型イオンエッチング（ＩＣＰ−ＲＩＥ）技術によって部分的に除去するステップとを含んでもよい。
発光ダイオードの製造方法は、窒化ガリウム基板の研削後に、窒化ガリウム基板を研磨するステップをさらに含んでもよく、この研磨としては、例えば化学機械研磨が挙げられる。
発光ダイオードの製造方法は、半導体積層構造の表面が露出しているか確認するための試験を行うステップをさらに含んでもよい。例えば、この試験は、半導体積層構造の表面の表面抵抗を測定することによって行ってよい。
添付の図面は、本発明のさらなる理解をもたらす目的で含まれているとともに、本明細書に組み込まれ、本明細書の一部をなすものであり、本発明の実施形態を例示し、説明文とともに、本発明の原理を説明する役割を果たす。
図１は、本発明の一実施形態による発光ダイオードを説明するための概略レイアウト図である。 図２は、本発明の例示的な実施形態による発光ダイオードを説明するために、図１のＡ−Ａの線で切断した断面図である。 図３は、本発明の例示的な実施形態による発光ダイオードを説明するために、図１のＢ−Ｂの線で切断した断面図である。 図４は、本発明の例示的な実施形態による発光ダイオードを説明するために、図１のＣ−Ｃの線で切断した断面図である。 図５は、本発明の別の例示的な実施形態による発光ダイオードを説明するための断面図である。 図６は、本発明の例示的な実施形態による、発光ダイオードの製作方法に関する断面図であり、図１のＡ−Ａの線に対応する断面図である。 図７は、本発明の例示的な実施形態による、発光ダイオードの製作方法に関する断面図であり、図１のＡ−Ａの線に対応する断面図である。 図８は、本発明の例示的な実施形態による、発光ダイオードの製作方法に関する断面図であり、図１のＡ−Ａの線に対応する断面図である。 図９は、本発明の例示的な実施形態による、発光ダイオードの製作方法に関する断面図であり、図１のＡ−Ａの線に対応する断面図である。 図１０は、本発明の例示的な実施形態による、発光ダイオードの製作方法に関する断面図であり、図１のＡ−Ａの線に対応する断面図である。 図１１は、本発明の例示的な実施形態による、発光ダイオードの製作方法に関する断面図であり、図１のＡ−Ａの線に対応する断面図である。 図１２は、本発明の別の例示的な実施形態による発光ダイオードを説明するための断面図である。 図１３は、本発明の例示的な実施形態に従って製作した凸部と微小な錐体を示す断面ＳＥＭ画像である。 図１４は、本発明の例示的な実施形態に従って製作した凸部と微小な錐体を示す平面ＳＥＭ画像である。 図１５は、関連技術に従ってサファイア基板上に成長させた半導体積層構造と、本発明の例示的な実施形態に従って窒化ガリウム基板上に成長させた半導体積層構造とのドループを説明するためのグラフである。 図１６ａは、本発明の別の実施形態による半導体積層構造の表面の斜視図である。 図１６ｂは、本発明の別の実施形態による半導体積層構造の平面ＳＥＭ画像である。 図１６ｃは、本発明の別の実施形態による半導体積層構造の断面図である。
以下では、本発明の実施形態について、添付の図面を参照しながら詳細に説明していく。本開示が完全なものとなるとともに、本発明の概念を当業者に充分に伝えるように、これらの実施形態を提供する。本発明の実施形態は、多種多様な形態で修正してよく、本発明の範囲は、本明細書に示されている実施形態に限定すべきではない。図面では、形及び寸法は、明確にするために誇張されていることがあり、全体を通じて同じ参照番号を用いて、同じ又は同様の構成要素を示す。
図１は、本発明の一実施形態による発光ダイオードを説明するための概略レイアウト図であり、図２〜４は、本発明のこの例示的な実施形態による発光ダイオードを説明するために、図１のＡ−Ａ、Ｂ−Ｂ、及びＣ−Ｃの線で切断した断面図である。図１では、半導体積層構造３０の下に配置されている金属反射層３１と中間絶縁層３３は点線で表されている。
図１〜４を参照すると、発光ダイオードは、支持基板４１と、半導体積層構造３０と、金属反射層３１と、中間絶縁層３３と、バリアメタル層３５と、上部絶縁層４７と、ｎ電極パッド５１と、電極拡張部５１ａを含むように構成されている。さらに、この発光ダイオードは接合金属４３を含んでもよい。
支持基板４１は、化合物半導体層を成長させる成長基板とは異なり、すでに成長させた化合物半導体層に取り付けられる第２の基板である。支持基板４１は、導電性基板、例えば金属基板又は半導体基板であってよい。
半導体積層構造３０は支持基板４１の上に配置されており、ｐ型化合物半導体層２９と、活性層２７と、ｎ型化合物半導体層２５とを含む。半導体積層構造３０では、ｐ型化合物半導体層２９は、ｎ型化合物半導体層２５よりも支持基板４１に近くなるように配置されている。半導体積層構造３０は、支持基板４１の領域の上に部分的に配置されていてもよい。すなわち、支持基板４１の区域は、半導体積層構造３０の区域よりも比較的広く、この場合、半導体積層構造３０は、支持基板４１の縁で囲まれた領域内に配置されている。
ｎ型化合物半導体層２５、活性層２７、及びｐ型化合物半導体層２９は、ＩＩＩ族窒化物系化合物半導体、例えば（Ａｌ、Ｇａ、Ｉｎ）Ｎ半導体で作られていてもよい。ｎ型化合物半導体層２５とｐ型化合物半導体層２９はそれぞれ、単層又は多層で形成されていてもよい。例えば、ｎ型化合物半導体層２５及び／又はｐ型化合物半導体層２９は、コンタクト層とクラッド層を含んでもよく、超格子層をさらに含んでもよい。加えて、活性層２７は、単一量子井戸構造又は多重量子井戸構造で形成されていてもよい。
半導体積層構造３０は、５×ｌ０６／ｃｍ２以下の転位密度を有するように形成させてよい。サファイア基板上に成長させた半導体層は概して、１×ｌ０８／ｃｍ２以上という高い転位密度を有する。一方、本発明の例示的な実施形態による半導体積層構造３０は、窒化ガリウム基板を成長基板として用いて成長させた半導体層２５、２７、及び２９を用いるので、５×ｌ０６／ｃｍ２以下という低い転位密度を有するように形成できる。転位密度の下限値は特に限定されないが、１×１０４／ｃｍ２以上又は１×ｌ０６／ｃｍ２以上に設定してよい。電流の増加に伴って生じるドループは、半導体積層構造３０内の転位密度を低下させることによって低減できる。
ｐ電極がｐ型化合物半導体層２９と支持基板４１との間に配置されており、ｐ電極は、金属反射層３１とバリアメタル層３５を含んでよい。金属反射層３１は、半導体積層構造３０と支持基板４１との間でｐ型化合物半導体層２９をオーミックコンタクトさせることができる。金属反射層３１としては、例えばＡｇで作られた反射層を挙げてよい。金属反射層３１は、半導体積層構造３０の領域の下のみに配置されている。図１に示されているように、金属反射層３１は複数のプレートで形成されていてよく、これらのプレートの間には溝が形成されている。半導体積層構造３０は、この溝を通じて露出されている。
中間絶縁層３３は、金属反射層３１と支持基板４１との間で金属反射層３１を覆う。中間絶縁層３３は、金属反射層３１、例えば上記の複数のプレートの側面及び縁を覆い、金属反射層３１を露出させる開口部を有する。中間絶縁層３３は、単層又は多層の酸化ケイ素層又は窒化ケイ素層で形成されていてよい。さらに、中間絶縁層３３は、異なる屈折率を有する絶縁層、例えば、ＳｉＯ２／ＴｉＯ２又はＳｉＯ２／Ｎｂ２Ｏ５が繰り返し積層されている分布ブラッグ反射器であってもよい。中間絶縁層３３によって、金属反射層３１の側面が外部に露出されるのを防ぐことができる。中間絶縁層３３は、半導体積層構造３０の側面の下にも配置されていてもよく、これにより、半導体積層構造３０の側面を通じて電流が漏れるのを防ぐことができる。
バリアメタル層３５は、中間絶縁層３３の底部を覆い、中間絶縁層３３の開口部を通じて、金属反射層３１に接続されている。バリアメタル層３５は、金属反射層３１を保護するために、金属反射層３１の金属材料、例えばＡｇが拡散するのを防ぐ。バリアメタル層３５は、例えばＮｉ層を含んでもよい。バリアメタル層３５は、支持基板４１の前面上に配置されていてもよい。
一方で、支持基板４１は、接合金属４３を通じてバリアメタル層３５に接合されていてよい。接合金属４３は、例えばＡｕ−Ｓｎを用いた共晶接合によって形成されていてよい。これとは異なり、支持基板４１は、例えばめっき技術によって、バリアメタル層３５の上に形成されていてもよい。支持基板４１が導電性基板であるときには、支持基板４１は、ｐ電極パッドとして機能できる。これとは異なり、支持基板４１が絶縁基板であるときには、ｐ電極パッドは、支持基板４１の配置されているバリアメタル層３５の上に形成されていてよい。
一方で、半導体積層構造３０の頂面、すなわち、ｎ型化合物半導体層２５の表面は、複数の凸部２５ａと、凸部２５ａの頂面上に配置されている微小な錐体２５ｂを有してよい。さらに、半導体積層構造３０の頂面は平面を有していてもよい。図２〜４に示されているように、その平面上に、ｎ電極パッド５１と電極拡張部５１ａが配置されていてよい。図示されているように、ｎ電極パッド５１と電極拡張部５１ａは、上記の平面上のみに配置されていてよく、上記の平面の幅よりも狭い幅を有してよい。したがって、半導体積層構造３０におけるアンダーカットなどの発生により、上記の電極パッド又は電極拡張部が剥がれるのを防ぐことができ、それにより、半導体積層構造の信頼性を向上させる。
一方で、上記の複数の凸部２５ａは円錐台形状を有してよく、その平均高さは、３μｍ以上に設定してよい。凸部２５ａは、ｎ型化合物半導体層２５の上に形成されており、その厚みは、ｎ型化合物半導体層２５の厚みよりも薄い。例えば、ｎ型化合物半導体層２５の厚みは約６μｍであってよく、凸部２５ａの平均高さは、３〜５μｍの範囲内であってよい。さらに、円錐台形状を有する凸部２５ａは互いに隣接していてよく、凸部２５ａ間の領域は、図示されているように、Ｖ字溝を形成していてもよい。凸部２５ａ間の領域はＶ字溝によって形成されており、これらの溝により、内部全反射による、発光ダイオード内の活性層２７から発生される光の損失を低減できる。
後述のとおり、図１３及び１４に示されているように、凸部２５ａは、六角形底面を持つ円錐台形状を有してよく、これらの凸部２５ａは、ハニカム状に配列されていてよい。
一方で、微小な錐体２５ｂは、必ずしもこれに限定されるものではないが、凸部２５ａの頂面上のみに配置されていてもよい。微小な錐体２５ｂの平均高さは１μｍに設定してよく、活性層２５ａから発生される光の波長は好ましくは、１／２よりも大きくてもよい。例えば、光の波長が４６０ｎｍであるときには、微小な錐体２５ｂの平均高さは好ましくは２３０ｎｍよりも大きくてもよい。
凸部２５ａと微小な錐体２５ｂによって、活性層２７から発生される光の光取り出し効率を向上させることができる。
一方で、ｎ電極パッド５１が半導体積層構造３０の上に配置されており、電極拡張部５１ａがｎ電極パッド５１から延びている。複数のｎ電極パッド５１が半導体積層構造３０の上に配置されていてもよく、電極拡張部５１ａがｎ電極パッド５１からそれぞれ延びていてよい。電極拡張部５１ａは、半導体積層構造３０に電気的に接続されていてよく、ｎ型化合物半導体層２５に直接接触していてもよい。
ｎ電極パッド５１は、金属反射層３１の溝領域の上に配置されていてもよい。すなわち、中間絶縁層３３が、代わりに、ｎ電極パッド５１の下に配置され、ｐ型化合物半導体層２９をオーミックコンタクトさせる金属反射層３１を有さない。加えて、電極拡張部５ｌａが、金属反射層３１の溝領域の上に配置されている。図１に示されているように、電極拡張部５１ａは、複数のプレートで形成された金属反射層３１におけるプレート間の領域の上に配置されていてもよい。好ましくは、金属反射層３１の溝領域の幅、例えば複数のプレート間の領域の幅は、電極拡張部５１ の幅よりも広い。したがって、電流が電極拡張部５１ａの真下に集中的に流れるのを防ぐことができる。
一方で、上部絶縁層４７が、ｎ電極パッド５１と半導体積層構造３０との間に介在している。上部絶縁層４７によって、電流がｎ電極パッド５１から半導体積層構造３０に直接流れるのを防ぐことができる。具体的には、電流がｎ電極パッド５１の真下に集中するのを防ぐことができる。さらに、上部絶縁層４７は、複数の凸部２５ａと微小な錐体２５ｂを覆う。この場合、上部絶縁層４７が、凸部２５ａに沿って凸形状を有し得るときには、絶縁層４７の頂面から発生される内部全反射を低減できる。
上部絶縁層４７は、半導体積層構造３０を外部環境から保護するために、半導体積層構造３０の側面も覆ってもよい。加えて、上部絶縁層４７は、半導体積層構造３０を露出させる開口部を有してもよく、電極拡張部５１ａが、半導体積層構造３０に接触するように、開口部内に配置されていてもよい。
図５は、本発明の別の実施形態による発光ダイオードを説明するための断面図である。
図５を参照すると、発光ダイオードは、図１〜４を参照しながら説明した発光ダイオードとほぼ同様であるが、支持基板６０が、特定の材料の積層構造を有する以外は、互いに異なる。
支持基板６０は、支持基板６０の中央に配置されている第１の金属層６４と、第１の金属層６４の上下に対称に配置されている第２の金属層６２及び６６とを含むように構成されている。第１の金属層６４は、例えばタングステン（Ｗ）及びモリブデン（Ｍｏ）のうちの少なくとも１つを含んでよい。第２の金属層６２及び６６は、第１の金属層６４の熱膨張係数よりも高い熱膨張係数を有する材料、例えば銅（Ｃｕ）で作られていてよい。接着層６３及び６５が、第１の金属層６４と第２の金属層６２及び６６との間に形成されている。さらに、接着層６１も、接合金属４３と第２の金属層６２との間に形成されている
。これらの接着層６１、６３、及び６５は、Ｎｉ、Ｔｉ、Ｃｒ、及びＰｔのうちの少なくとも１つを含んでもよい。加えて、第１の金属層６４の下に配置されている第２の金属層６６の底面は、接着層６７を介して、底部接合金属６８を有するように形成されていてもよい。底部接合金属６８は、支持基板６０と半導体積層構造３０との間に介在している接合金属４３と対称になっており、接合金属４３と同じ材料、例えばＡｕ又はＡｕ−Ｓｎ（８０／２０重量％）で作られていてよい。底部接合金属６８を用いて、支持基板６０を電子回路又はＰＣＢ基板に取り付けてよい。
本発明の例示的な実施形態では、支持基板６０は、第１の金属層６４と、第１の金属層６４の頂面及び底面に対称に形成されている第２の金属層６２及び６６とを含む構造を有する。例えば、第１の金属層６４を形成するタングステン（Ｗ）又はモリブデン（Ｍｏ）は、例えば第２の金属層６２及び６６を形成する銅（Ｃｕ）よりも比較的低い熱膨張係数と比較的高い強度を有する。第１の金属層６４の厚みは、第２の金属層６２及び６６の厚みよりも厚くなるように形成されている。したがって、第１の金属層６４の頂面及び底面に第２の金属層６２及び６６を形成することは、プロセスの観点で、これと反対の構造（第１の金属層が、第２の金属層の頂面及び底面に形成されている構造）を有するよりも好ましい。加えて、支持基板６０が、成長基板及び半導体積層構造３０の熱膨張係数と同様の熱膨張係数を有するように、第１の金属層６４の厚みと、第２の金属層６２及び６６の厚みを適切に制御してよい。
支持基板６０は、半導体積層構造３０とは別に製造してよく、続いて、接合金属４３を介して、バリアメタル層３５に接合してよい。接合金属４３は、例えばＡｕ又はＡｕ−Ｓｎ（８０／２０重量％）を用いる共晶接合によって形成させてよい。これとは異なり、支持基板６０は、バリアメタル層３５の上にめっき又は蒸着することによって形成させてもよい。例えば、支持基板６０は、整流器を用いて金属を析出させる電解めっきスキーム、及び還元剤を用いて金属を析出させる無電解めっきスキームによってめっきしてよく、熱堆積、電子ビーム蒸着、スパッタ法、化学気相蒸着などによって堆積させてよい。
図６〜１１は、本発明の例示的な実施形態による発光ダイオードの製作方法を説明するための断面図である。これらの図では、断面図は、図１のＡ−Ａの線で切断した断面図に相当する。
図６を参照すると、ｎ型半導体層２５と、活性層２７と、ｐ型半導体層２９とを含む半導体積層構造３０が、窒化ガリウム基板２１の上に形成されている。ｎ型半導体層２５とｐ型半導体層２９はそれぞれ、単層又は多層で形成されている。加えて、活性層２７は、単一量子井戸構造又は多重量子井戸構造で形成されていてもよい。半導体層２５、２７、及び２９は、窒化ガリウム基板２１の上に成長させるので、約５×１０６／ｃｍ２以下の転位密度を有するように形成できる。
化合物半導体層は、窒化ガリウム系化合物半導体、例えば（Ａｌ、Ｇａ、Ｉｎ）Ｎで形成させてよく、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）などのようなプロセスによって、基板２１上に成長させてよい。
図７を参照すると、金属反射層３１が、半導体積層構造３０の上に形成されている。金属反射層３１は、半導体積層構造３０を露出させる溝を有する。例えば、金属反射層３１は、複数のプレートで形成させてよく、これらのプレートの間に溝を形成させてよい（図１を参照されたい）。
続いて、金属反射層３１を覆う中間絶縁層３３を設ける。中間絶縁層３３は、金属反射層内の溝を埋め、金属反射層の側面及び縁を覆う。加えて、中間絶縁層３３は、金属反射層３１を露出させる開口部を有する。中間絶縁層３３は、酸化ケイ素層又は窒化ケイ素層を形成してよく、異なる屈折率を有する絶縁層が繰り返し積層されている分布ブラッグ反射器で形成されていてもよい。
バリアメタル層３５を中間絶縁層３３の上に形成させる。バリアメタル層３５は、金属反射層３１に接続されるように、中間絶縁層３３内に形成された開口部を埋めることができる。
図８を参照すると、支持基板４１がバリアメタル層３５に取り付けられている。支持基板４１は、半導体積層構造３０とは別に製作し、その後、接合金属４３を介して、バリアメタル層３５に接合してよい。これとは異なり、支持基板４１は、バリアメタル層３５の上にめっきすることによって形成させてもよい。
上記の後、窒化ガリウム基板２１を除去することによって、半導体積層構造３０のｎ型半導体層２５の表面を露出させる。
従来のサファイア基板を成長基板として用いると、サファイア基板は、その上で成長した半導体層２５、２７、及び２９と異なる物性を有するので、基板と半導体層との界面を用いて、サファイア基板を容易に分離できる。しかしながら、窒化ガリウム基板２１を成長基板として用いると、窒化ガリウム基板２１と、その上で成長した半導体層２５、２７、及び２９は同種の材料で作られているので、基板２１と半導体層２５、２７、及び２９との界面を用いて基板２１を分離するのは困難である。
したがって、本発明の例示的な実施形態は、最初に研削によって窒化ガリウム基板２１を除去してから、誘導結合型プラズマ反応型イオンエッチング（ＩＣＰ−ＲＩＥ）技術を用いることによって精密に除去する方法を用いる。さらに、研削に加えて化学機械研磨（ＣＭＰ）のような研磨を行ってから、反応性イオンエッチング技術を用いて窒化ガリウム基板２１を除去してよい。
さらに、ｎ型化合物半導体層２５が露出しているか確認するための試験を行ってよい。例えば、研削、研磨、又は反応性イオンエッチングプロセス後の露出させた表面の表面抵抗を測定することができ、表面抵抗を測定することによって、ｎ型化合物半導体層２５が露出しているか確認してよい。
図９を参照すると、マスクパターン４５ａ及び４５ｂが、露出したｎ型半導体層２５の上に形成されている。マスクパターン４５ａは、凸部２５ａに当たる、ｎ型半導体層２５の領域を覆い、マスクパターン４５ｂは、金属反射層３１の溝に当たる、ｎ型半導体層２５の領域を覆う。マスクパターン４５ａは、ハニカム状に配列させてよい。一方で、マスクパターン４５ｂは、ｎ電極パッドと電極拡張部が後に形成される領域を覆う。マスクパターン４５ａ及び４５ｂは、フォトレジストのようなポリマーで作られていてよいが、これらに限らず、したがって、酸化ケイ素で作られていてもよい。
マスクパターン４５ａ及び４５ｂをエッチングマスクとして用いて、ｎ型半導体層２５をエッチングする。したがって、複数の凸部２５ａが形成され、凸部２５ａ間にＶ字溝が形成される。凸部２５ａは、３μｍ以上の平均高さを有してよく、ｎ型半導体層２５の厚みよりも小さい高さを有する。このようにするためには、ｎ型半導体層２５は、４μｍ以上の厚みを有するのが好ましい。ｎ型半導体層２５は、例えば、反応性イオンエッチングのようなドライエッチング技術を用いてエッチングしてもよい。
図１０を参照すると、マスクパターン４５ａ及び４５ｂを除去後、マスクパターン４５ｃが形成されている。マスクパターン４５ｃは、マスクパターン４５ｂの位置に形成させ、ｎ電極パッドと電極拡張部が後に形成される領域を覆う。
続いて、ｎ型半導体層２５の表面にウェットエッチングを行うことによって、微小な錐体２５ｂを凸部２５ａの頂面上に形成させる。１μｍ以下の平均高さを有する微小な錐体を形成できるように、ウェットエッチングは、ＫＯＨ又はＮａＯＨの沸騰液を用いて行ってよい。
一般に、１μｍを超える錐体は、光電気化学（ＰＥＣ）エッチング技術を用いてＮ面をエッチングすることによって形成される。しかしながら、窒化ガリウム基板上に成長させた半導体層は、転位のような欠陥が非常に軽微であるので、ＰＥＣ技術を用いて錐体を形成させるのは困難である。一方、少なくとも１μｍ以下の錐体は、ＫＯＨ又はＮａＯＨの沸騰液を用いて形成できる。
上記の後、マスクパターン４５ｃを除去し、マスクパターン４５ｃが配置されていた、ｎ型半導体層２５の表面は平面を保持している。
一方で、半導体積層構造３０をパターニングすることによってチップ分割領域を形成させ、中間絶縁層３３を露出させる。チップ分割領域は、凸部２５ａ又は微小な錐体２５ｂの形成前又は形成後に形成させてよい。
図１１を参照すると、凸部２５ａと微小な錐体２５ｂとが形成されているｎ型半導体層２５の上に、上部絶縁層４７が形成されている。上部絶縁層４７は、凸部２５ａに沿って形成されるので、凸面を有する。ｎ電極パッド５１が形成されている平面を上部絶縁層５１が覆う。上部絶縁層４７は、チップ分割領域に露出された半導体積層構造３０の側面も覆ってよい。しかしながら、上部絶縁層４７は、電極拡張部５１ａが形成される平面を露出させる開口部４７ａを有する。
次に、ｎ電極パッド５１を上部絶縁層４７の上に形成させ、電極拡張部を開口部４７ａ内に形成させる。電極拡張部はｎ電極パッド５１から延び、その結果、半導体積層構造３０に電気的に接続される。
この後、チップ分割領域に沿って個々のチップに分割させることによって、発光ダイオードを完成させる（図２を参照されたい）。
図１２は、図５の発光ダイオードの製作方法を説明するための断面図である。
図１２を参照すると、本発明の例示的な実施形態による発光ダイオードの製作方法は、図６〜１１を参照しながら説明した発光ダイオードの製作方法と同様であるが、支持基板６０が、特定の材料及び積層構造で形成されている以外は 、互いに異なる。
図６を参照しながら説明したように、ｎ型半導体層２５と、活性層２７と、ｐ型半導体層２９とを含む半導体積層構造３０を窒化ガリウム基板２１の上に形成させる。その後、図７を参照すると、金属反射層３１、底部絶縁層３３、及びバリアメタル層３５を半導体積層構造３０の上に形成させる。
次に、支持基板６０をバリアメタル層３５に取り付ける。支持基板６０は、半導体積層構造３０とは別に製造し、続いて、接合金属４３を介して、バリアメタル層３５に接合してよい。
図５を参照しながら説明したように、支持基板６０は、支持基板６０の中央に配置されている第１の金属層６４と、第１の金属層６４の上下に対称に配置されている第２の金属層６２及び６６とを含む。第１の金属層６４は、例えばタングステン（Ｗ）及びモリブデン（Ｍｏ）のうちの少なくとも１つを含んでよい。第２の金属層６２及び６６は、第１の金属層６４の熱膨張係数よりも高い熱膨張係数を有する材料、例えば銅（Ｃｕ）で作られていてよい。接着層６３及び６５が、第１の金属層６４と第２の金属層６２及び６６との間に形成されている。さらに、接着層６１も接合金属４３と第２の金属層６２との間に形成されている。これらの接着層６１、６３、及び６５は、Ｎｉ、Ｔｉ、Ｃｒ、及びＰｔのうちの少なくとも１つを含んでよい。加えて、第２の金属層６６の底面は、接着層６７を介して、底部接合金属６８を有するように形成されていてもよい。底部接合金属６８を用いて、支持基板６０を電子回路又はＰＣＢ基板に取り付けてよい。
本発明の例示的な実施形態では、支持基板６０は、第１の金属層６４と、第１の金属層６４の頂面及び底面の上に対称に形成されている第２の金属層６２及び６６とを含む構造を有する。例えば、第１の金属層６４を形成するタングステン（Ｗ）又はモリブデン（Ｍｏ）は、例えば、第２の金属層６２及び６６を形成する銅（Ｃｕ）よりも比較的低い熱膨張係数と比較的高い強度を有する。第１の金属層６４の厚みは、第２の金属層６２及び６６の厚みよりも厚くなるように形成されている。加えて、支持基板６０が、成長基板及び半導体積層構造３０の熱膨張係数と同様の熱膨張係数を有するように、第１の金属層６４の厚みと、第２の金属層６２及び６６の厚みを適切に制御してよい。
支持基板６０の接合による熱プロセス、又は支持基板６０の構造による下記のプロセスでは、窒化ガリウム基板２１、半導体積層構造３０、及び支持基板６０間の熱膨張係数の差による応力を効率よく低減でき、それにより、化合物半導体層の損傷と反り現象が抑制される。
支持基板６０を接合するためには高温雰囲気が必要とされ、接合を促進するために、圧力を加えてもよい。この圧力は、高温チャンバーの上方に配置されている加圧プレートを用いて、接合プロセス中のみに加えてもよく、接合後に圧力を除去してよい。
あるいは、圧力は、支持基板６０と成長基板２１とをその両側で固定するホルダーによって加えてもよいので、圧力は、高温雰囲気のチャンバーとは別に加えてよい。したがって、支持基板６０を接合した後、圧力を常温で保持できる。
これとは異なり、支持基板６０は、バリアメタル層３５の上に、例えばめっき技術によって形成させてもよい。
図８を参照しながら説明したように、半導体積層構造３０のｎ型半導体層２５の表面が露出されるように、支持基板６０を形成させてから、窒化ガリウム基板２１を除去する。続いて、図９〜１１を参照しながら説明したように、複数の凸部２５ａと微小な錐体２５ｂを形成させ、上部絶縁層４７、ｎ電極パッド５１、及び電極拡張部５１ａを形成させ、個々のチップに分割させて、図５の発光ダイオードを完成させるようにする。
図１３及び１４は、本発明の例示的な実施形態に従って製作した凸部と微小な錐体を示す断面及び平面ＳＥＭ画像を示している。
図１３及び１４を参照すると、複数の凸部２５ａは円錐台形状を有する。凸部２５ａは、底面が六角形であり、頂面がほぼ円形である円錐台形状を有してよい。凸部２５ａはハニカム状に配列されていてよく、凸部２５ａは互いに隣接しているので、凸部２５ａ間の領域内にＶ字溝が形成されていてよい。
一方で、凸部２５ａの頂面は、微小な錐体２５ｂを有するように形成されている。微小な錐体２５ｂは、必ずしもこれらに限定されるものではないが、凸部２５ａの頂面上のみに配置されていてよい。
図１５は、関連技術に従ってサファイア基板上に成長させた半導体積層構造と、本発明の例示的な実施形態に従って窒化ガリウム基板上に成長させた半導体積層構造とのドループを説明するためのグラフを示している。３５０μｍ×３５０μｍの寸法を有する発光ダイオードを製作して光パワーを測定し、その測定値を用いた、電流による外部量子効率の変化を標準化して表す。電流をパルス状に印加し、ひいては、各電流で光パワーを測定する。ドループは、最大外部量子効率に対して低下した外部量子効率の値によって表されている。
図１５を参照すると、電流を約４０ｍＡまで増大させている間は、サファイア基板上に成長させた半導体積層構造、又は窒化ガリウム基板上に成長させた半導体積層構造は、光パワーの有意な差を示していないが、電流が４０ｍＡを超えると、光出力の差が増大することを示している。３５０ｍＡの電流におけるドループの計算の結果、サファイア基板上に成長させた半導体積層構造は、約２７％（−０．２７）のドループを示すが、窒化ガリウム基板上に成長させた半導体積層構造は、約１７％（−０．１７）のドループを示す。
したがって、窒化ガリウム基板上に成長させた半導体積層構造を用いた縦型構造を有する発光ダイオードを製作することによって、２０％未満のドループを示す発光ダイオードが得られる。
本発明の例示的な実施形態によれば、低い転位密度を有する半導体積層構造は、窒化ガリウム基板を成長基板として用いて半導体層を成長させることによって形成させることができる。さらに、高効率発光ダイオードは、窒化ガリウム基板を半導体積層構造から除去することによって、縦型構造を有する発光ダイオードを製作することによって実現できる。加えて、窒化ガリウム基板上に成長させた半導体層は、非常に低い転位密度を有する結果、光電気化学エッチングを用いてのみ粗化面をもたらすには限界があり、これにより、上記半導体層は光取り出し効率を向上させるのが困難になる。しかしながら、本発明の例示的な実施形態によれば、半導体積層構造の光取り出し効率を向上させることができる。
図１６ａは、本発明の別の実施形態による半導体積層構造の表面の斜視図であり、図１６ｂは、本発明の別の実施形態による半導体積層構造の表面の平面ＳＥＭ画像であり、図１６ｃは、本発明の別の実施形態による半導体積層構造のｎ型半導体層１２５の断面図である。
上記の実施形態では、切頭形状を有する凸部２５ａが互いに離間して配置されているとともに、微小な錐体２５ｂが凸部２５ａの頂面上に形成されていると説明してきた。これに対して、この実施形態では、凹部１２１が互いに離間して配置されているとともに、凹部１２１間の領域である突出部１２５ａが連続的に接続されている。すなわち、突出部１２５ａは、凹部１２１によって連続的に形成され、微小な錐体１２５ｂは、突出部１２５ａの上に形成されている。加えて、各凹部は、円錐形状を有するように形成させてよい。
様々な実施形態及び特徴を説明してきたが、本発明は、上記の実施形態及び特徴に限定されず、本発明の趣旨又は範囲から逸脱することなく、様々に修正してよい。

Claims (7)

  1. 支持基板と、
    前記支持基板上に配置されているとともに、窒化ガリウム系ｐ型半導体層と、窒化ガリウム系活性層と、窒化ガリウム系ｎ型半導体層とを含む半導体積層構造と、
    前記半導体積層構造上の絶縁層と、
    前記支持基板と前記半導体積層構造との間に配置された反射層と、
    を含む発光ダイオードであって、
    前記半導体積層構造は、複数の凸部と、前記凸部の頂面上に形成された微小な錐体とを含み、
    前記複数の凸部は、底面が六角形状を有する錐台であって、ハニカム状に配列されており、
    前記凸部の頂面は、円形であり、
    前記微小な錐体は、前記凸部の頂面上のみに配置されており、
    前記絶縁層は、前記複数の凸部の形状に沿って凸形状を有する、発光ダイオード。
  2. 前記半導体積層構造が、５×１０6／ｃｍ2以下の転位密度を有するように形成されている、請求項１に記載の発光ダイオード。
  3. ３５０ｍＡにおいて２０％未満のドループを示す、請求項１に記載の発光ダイオード。
  4. 前記半導体積層構造が、窒化ガリウム基板上に成長させた半導体層で形成されている、請求項１に記載の発光ダイオード。
  5. 前記複数の凸部が互いに隣接しており、その結果、底部が先鋭であるＶ字溝が、前記凸部間の領域内に形成されている、請求項１乃至４いずれか一項に記載の発光ダイオード。
  6. 前記凸部の平均高さが３μｍを超えており、前記微小な錐体の平均高さが１μｍ以下である、請求項１乃至５のいずれか一項に記載の発光ダイオード。
  7. 前記半導体積層構造上に設けられた電極をさらに有し、
    前記電極は、前記絶縁層に設けられた開口を介して前記半導体積層構造と接続される、請求項１に記載の発光ダイオード。

JP2017091853A 2012-02-20 2017-05-02 発光ダイオード Active JP6410870B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0016999 2012-02-20
KR20120016999 2012-02-20
KR1020130016305A KR102022659B1 (ko) 2012-02-20 2013-02-15 고효율 발광 다이오드 및 그것을 제조하는 방법
KR10-2013-0016305 2013-02-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014558673A Division JP6170079B2 (ja) 2012-02-20 2013-02-18 高効率発光ダイオード、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017163153A JP2017163153A (ja) 2017-09-14
JP6410870B2 true JP6410870B2 (ja) 2018-10-24

Family

ID=49218927

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014558673A Expired - Fee Related JP6170079B2 (ja) 2012-02-20 2013-02-18 高効率発光ダイオード、及びその製造方法
JP2017091853A Active JP6410870B2 (ja) 2012-02-20 2017-05-02 発光ダイオード

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014558673A Expired - Fee Related JP6170079B2 (ja) 2012-02-20 2013-02-18 高効率発光ダイオード、及びその製造方法

Country Status (4)

Country Link
US (1) US9362449B2 (ja)
JP (2) JP6170079B2 (ja)
KR (1) KR102022659B1 (ja)
CN (1) CN104285307B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6916777B2 (ja) * 2016-03-08 2021-08-11 アルパッド株式会社 半導体発光素子およびその製造方法
JP6579038B2 (ja) 2016-05-30 2019-09-25 豊田合成株式会社 半導体発光素子の製造方法
FR3052915A1 (fr) 2016-06-17 2017-12-22 Commissariat Energie Atomique Procede de fabrication d'une diode electroluminescente au nitrure de gallium
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR102502608B1 (ko) 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
CN110412082B (zh) * 2019-06-20 2022-11-29 黄辉 一种半导体多孔晶体薄膜传感器及制备方法
JP7165858B2 (ja) 2020-06-30 2022-11-07 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110222B2 (ja) 2003-08-20 2008-07-02 住友電気工業株式会社 発光ダイオード
JP4881003B2 (ja) * 2003-09-26 2012-02-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射を発する薄膜半導体チップ
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
JP2007173579A (ja) 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
JP2007300069A (ja) * 2006-04-04 2007-11-15 Toyoda Gosei Co Ltd 発光素子、この発光素子を用いた発光装置及びこの発光素子の製造方法
JP4993371B2 (ja) * 2007-11-21 2012-08-08 サンケン電気株式会社 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
CN101874307B (zh) * 2007-11-30 2014-06-18 加利福尼亚大学董事会 通过表面粗糙化的高光提取效率的基于氮化物的发光二极管
CN101884088A (zh) * 2008-02-28 2010-11-10 普瑞光电股份有限公司 具有高的光抽取的发光二极管芯片及其制造方法
JP5187063B2 (ja) 2008-08-18 2013-04-24 信越半導体株式会社 発光素子
JP5282503B2 (ja) * 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
JP2010129596A (ja) * 2008-11-25 2010-06-10 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
WO2010092736A1 (ja) * 2009-02-16 2010-08-19 日本碍子株式会社 ３ｂ族窒化物の結晶成長方法及び３ｂ族窒化物結晶
US10223701B2 (en) * 2009-08-06 2019-03-05 Excalibur Ip, Llc System and method for verified monetization of commercial campaigns
JP2011060966A (ja) * 2009-09-09 2011-03-24 Panasonic Electric Works Co Ltd 発光装置
US8502465B2 (en) * 2009-09-18 2013-08-06 Soraa, Inc. Power light emitting diode and method with current density operation
JP2011146650A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd ＧａＮ系半導体発光素子およびその製造方法
JP2011211075A (ja) * 2010-03-30 2011-10-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5725927B2 (ja) 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
KR101671793B1 (ko) * 2010-07-01 2016-11-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US20120126198A1 (en) * 2010-10-27 2012-05-24 The Regents Of The University Of California Light emitting diode for droop improvement
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
TWI422068B (zh) * 2011-02-18 2014-01-01 Univ Nat Cheng Kung 粗化方法及具粗化表面之發光二極體製備方法
US8685774B2 (en) * 2011-12-27 2014-04-01 Sharp Laboratories Of America, Inc. Method for fabricating three-dimensional gallium nitride structures with planar surfaces

Also Published As

Publication number Publication date
US9362449B2 (en) 2016-06-07
CN104285307A (zh) 2015-01-14
KR102022659B1 (ko) 2019-11-04
US20140353582A1 (en) 2014-12-04
JP6170079B2 (ja) 2017-07-26
CN104285307B (zh) 2016-08-10
JP2017163153A (ja) 2017-09-14
JP2015509663A (ja) 2015-03-30
KR20130095677A (ko) 2013-08-28

Similar Documents

Publication Publication Date Title
JP6410870B2 (ja) 発光ダイオード
JP7505057B2 (ja) 発光素子
JP5725927B2 (ja) 高効率発光ダイオード及びその製造方法
US8546819B2 (en) Light emitting device and fabrication method thereof
US8772805B2 (en) High efficiency light emitting diode and method for fabricating the same
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
WO2012016377A1 (en) Light emitting diode chip, light emitting diode package structure, and method for forming the same
KR20120121857A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
TWI816970B (zh) 發光元件及其製造方法
JP2012142401A (ja) 半導体チップの製造方法および半導体ウエハの分割方法
TW202029521A (zh) 發光元件
KR20130098760A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101769072B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
JP2011211050A (ja) 発光素子
CN112750931B (zh) 微发光二极管、微发光二极管阵列基板及其制作方法
WO2013125823A1 (en) High efficiency light emitting diode and method of fabricating the same
US8878218B2 (en) Semiconductor light-emitting device and method for manufacturing the same
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20090078479A (ko) 수직형 발광 소자 및 그 제조방법
KR20130142581A (ko) 개선된 광 추출 효율을 갖는 발광 소자 및 그것을 제조하는 방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101634370B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101337613B1 (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180925

R150 Certificate of patent or registration of utility model

Ref document number: 6410870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250