CN109923682A - 半导体器件和包括该半导体器件的半导体器件封装 - Google Patents

半导体器件和包括该半导体器件的半导体器件封装 Download PDF

Info

Publication number
CN109923682A
CN109923682A CN201780068543.9A CN201780068543A CN109923682A CN 109923682 A CN109923682 A CN 109923682A CN 201780068543 A CN201780068543 A CN 201780068543A CN 109923682 A CN109923682 A CN 109923682A
Authority
CN
China
Prior art keywords
layer
electrode
semiconductor devices
conductive semiconductor
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780068543.9A
Other languages
English (en)
Other versions
CN109923682B (zh
Inventor
成演准
姜基晩
金珉成
朴修益
李容京
李恩得
林显修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160145902A external-priority patent/KR102607885B1/ko
Priority claimed from KR1020160148887A external-priority patent/KR102577879B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to CN202210379216.8A priority Critical patent/CN114725264A/zh
Priority to CN202210379245.4A priority patent/CN114725267A/zh
Publication of CN109923682A publication Critical patent/CN109923682A/zh
Application granted granted Critical
Publication of CN109923682B publication Critical patent/CN109923682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

在一个实施例中公开了一种半导体器件，包括：发光结构，包括第一导电半导体层、第二导电半导体层、和设置在第一导电半导体层与第二导电半导体层之间的有源层；第一电极，与第一导电半导体层电连接；第二电极，与第二导电半导体层电连接；反射层，设置在第二电极上；以及覆盖层，设置在反射层上并包括多个层，其中，覆盖层包括直接设置在所述反射层上的第一层，并且第一层包括Ti。

Description

半导体器件和包括该半导体器件的半导体器件封装
技术领域
本发明涉及一种半导体器件及包括该半导体器件的半导体器件封装。
背景技术
包括诸如GaN和AlGaN的化合物的半导体器件具有许多优点，例如有宽且可调节的带隙能量，因此可以用多种方式用于发光器件、受光器件、各种二极管等。
特别地，由III-V族或II-VI族化合物半导体材料形成的发光装置，例如发光二极管或激光二极管，由于薄膜生长技术和器件材料的发展，可以实现各种颜色，例如红色、绿色、蓝色，或发出紫外光。发光装置还可以通过使用荧光材料或组合颜色而发射有效的白光，并且与现有光源例如荧光灯和白炽灯相比具有低功耗、半永久寿命、高响应速度、安全和环境友好的优点。
此外，由于器件材料的发展，当用III-V族或II-VI族化合物半导体材料制造诸如光电探测器或太阳能电池的受光器件时，受光器件通过吸收各种波长区域的光来产生光电流。因此，可以使用从伽马射线区域到无线电波区域的各种波长区域内的光。而且，由于高响应速度、安全、环境友好且器件材料易于调节的优点，受光器件可以容易地用于功率控制或超高频电路或通信模块。
因此，半导体器件的应用正在扩展到光通信装置的传输模块、取代冷阴极荧光灯(CCFL)(其构成液晶显示器(LCD)装置的背光源)的发光二极管背光源、可替代荧光灯或白炽灯的白色发光二极管照明器件、车辆前灯、交通灯、感测气体或火灾的传感器、等等。而且，半导体器件的应用可以扩展到高频应用电路、功率控制设备和通信模块。
特别地，在紫外波长区域发光的发光装置具有固化作用或灭菌作用，因而可被用于固化、医疗和消毒。
目前正在对紫外发光装置进行积极的研究。然而，垂直型紫外发光装置难以被制造，并且光提取效率相对较低。
发明内容
技术问题
本发明旨在提供一种具有改善的光提取效率的半导体器件。
本发明还旨在提供一种具有优异电流注入效率的半导体器件。
本发明还旨在提供一种半导体器件，其中通过抑制球化(ball-up)现象来改善第一电极的特性。
本发明的目的不限于此，并且本发明可以包括可从下面描述的技术方案或实施例中得出的目的和效果。
技术方案
本发明的一个方面提供了一种半导体器件，包括：发光结构，包括第一导电半导体层、第二导电半导体层、以及设置在第一导电半导体层与第二导电半导体层之间的有源层；第一电极，电耦接到第一导电半导体层；第二电极，电耦接到第二导电半导体层；反射层，设置在第二电极上；以及覆盖层，设置在反射层上并包括多个层。覆盖层包括设置在反射层上的第一层，并且第一层包含Ti。
覆盖层还可以包括中间层，设置在第一层上并包括多个层，中间层可以包括第一中间层，直接设置在第一层上并包含Ni，第一层与第一中间层的厚度比可以在1：1至3：1的范围内。
覆盖层还可以包括设置在第一层上的第二层，第二层可以包含Au。
第一层可以设置在覆盖层的一侧，第二层可以设置在覆盖层的另一侧。
中间层可以包括至少一个包含Ni的第一中间层。
至少一个第一中间层中的一个可以设置在第一层上。
第一层与第一中间层的厚度比可以在1：1至3：1的范围内。
中间层还可以包括至少一个包含Ti的第二中间层。
可以在第二电极和反射层之间另外设置接合层。
发光结构还可以包括多个凹槽，穿过第二导电半导体层和有源层，并且延伸到第一导电半导体层的部分区域，并且多个第一电极可以设置在多个凹槽中。
本发明的另一方面提供了一种半导体器件，包括：发光结构，包括第一导电半导体层、第二导电半导体层、以及设置在第一导电半导体层和第二导电半导体层之间的有源层；第一电极，电耦接到第一导电半导体层；以及第二电极，电耦接到第二导电半导体层。第一电极包括第一层、第二层和第三层，第一层包括包含第一金属的第一金属层，第一金属的扩散系数大于包含在第三层中的第三金属的扩散系数，第二层的厚度在第一金属层的厚度的0.4至0.53倍的范围内。
第二层可以设置在第一金属层和第三层之间。
第一层还可以包括第1-1层和设置在第1-1层与第一金属层之间的第1-2层，第一金属层的厚度可以在第1-1层和第1-2层厚度总和的1.5到2.5倍的范围内。
第1-1层可以包含Cr，第1-2层可以包含Ti。
半导体器件还可包括：反射层，设置在第二电极上；以及覆盖层，设置在反射层上并包括多个层。
发光结构还可以包括多个凹槽，穿过第二导电半导体层和有源层，并且延伸到第一导电半导体层的部分区域，并且第一电极可以设置在多个凹槽中。
本发明的另一方面提供了一种半导体器件，包括：发光结构，包括第一导电半导体层、第二导电半导体层、以及设置在第一导电半导体层和第二导电半导体层之间的有源层；第一电极，电耦接到第一导电半导体层并包括多个层；以及第二电极，电耦接到第二导电半导体层。第一电极包括第一层、第二层和第三层，第一层包括第一区域和第二区域，第一层中包含的第一金属的扩散系数大于第三层中包含的第三金属的扩散系数，包含在第二区域中的第一金属的比率大于包含在第一区域中的第一金属的比率，并且第一区域与第二区域的厚度比率在3：7到6.3：3.5的范围内。
第二层可以设置在第二区域和第三层之间。
第一金属可以是Al，并且第一区域的Al比率与第二区域的Al比率之比可以在1：1.5至1：2.5的范围内。
本发明的另一方面提供了一种半导体器件封装，包括：主体和半导体器件。该半导体器件包括：发光结构，包括第一导电半导体层、第二导电半导体层、以及设置在第一导电半导体层和第二导电半导体层之间的有源层；第一电极，电耦接到第一导电半导体层；第二电极，电耦接到第二导电半导体层；反射层，设置在第二电极上；以及覆盖层，设置在反射层上并包括多个层。覆盖层包括设置在反射层上的第一层，第一层包含Ti。
有益效果
根据本发明的实施例，可以通过最小化半导体器件的反射层中的暗点来提高光提取效率。
而且，通过将半导体器件的覆盖层堆叠成多层，可以减轻应力并且还可以提高电流注入效率。
此外，通过抑制第一电极的球化现象，可以改善半导体器件的第一电极(欧姆电极)的特性。
本发明的各种有用的优点和效果不限于上面提到的那些，并且将从本发明实施例的详细描述中容易地理解。
附图说明
图1是根据本发明第一实施例的半导体器件的概念图。
图2a是图1的A部分的放大图。
图2b示出图2a的改型例。
图3a至图3d示出了根据本发明第一实施例的半导体器件中的覆盖层的各种改型例。
图4是根据本发明第二实施例的半导体器件的概念图。
图5a和图5b是用于描述根据凹槽数量的变化而改善光输出的配置图。
图6a是图4的B部分的放大图。
图6b示出图6a的改型例。
图7a和图7b示出了在改变半导体器件中的覆盖层结构之前和之后观察到的反射层。
图8a和图8b示出了根据本发明实施例的半导体器件中的第一电极的各种改型例。
图9a至图9d示出了在根据本发明实施例的半导体器件中的第一电极的不同配置中观察到的球化现象。
图10是基于传输线测量(TLM)示出图9a至图9d的第一电极的电压和电流值的曲线图。
图11是根据本发明实施例的半导体封装的概念图。
具体实施方式
可以将本发明的实施例修改为其他形式，并且可以将若干实施例彼此组合。本发明的范围不限于下面描述的每个实施例。
即使当在另一个实施例中不重复对特定实施例的描述时，该描述也可以被理解为与另一个实施例有关，除非在另一个实施例中存在相反陈述或某些矛盾。
例如，假设在特定实施例中描述了配置A的特性，并且在另一实施例中描述了配置B的特性，即使没有清楚地说明组合了配置A和配置B的实施例，也应当理解，除非存在相反陈述或某些矛盾，否则该实施例属于本发明的范围。
在描述实施例时，当声明任何一个元件形成在另一个元件的“上方或下方”时，这两个元件可以形成为彼此直接接触，或形成为彼此间接接触，即，可以在这两个元件之间形成一个或多个其他原件。此外，术语“之上或之下”可以表示相对于一个元件的向上方向以及该元件的向下方向。
半导体器件可以包括各种类型的电子器件，例如发光器件和受光器件。发光器件和受光器件中的每一个可以包括第一导电半导体层、有源层和第二导电半导体层。
根据本发明实施例的半导体器件可以是发光器件。
当电子与空穴结合时，发光器件发光，并且光的波长由材料的独特能带隙确定。因此，发射的光可以根据材料的成分而变化。
在下文中，将参照附图详细描述本发明的实施例，使得本发明所属领域的普通技术人员可以容易地实现这些实施例。
图1是根据本发明第一实施例的半导体器件的概念图。图2a是图1的A部分的放大图。图2b示出图2a的改型例。图3a至3d示出根据本发明第一实施例的半导体器件中的覆盖层的各种改型例。
根据本发明实施例的半导体器件可以输出紫外波长范围的光。例如，半导体器件可以输出近紫外(UV-A)波长范围的光、远紫外(UV-B)波长范围的光和深紫外(UV-C)波长范围的光。波长范围可以由半导体器件中的Al的组成比确定。
例如，近紫外(UV-A)波长范围内的光可以具有320nm至420nm的波长，远紫外(UV-B)波长范围内的光可以具有280nm至320nm的波长，深紫外(UV-C)波长范围内的光可以具有100nm至280nm的波长。
参照图1和图2a，根据本发明第一实施例的半导体器件100可以包括发光结构110、第二电极125、反射层132和覆盖层140。
发光结构110可以包括第一导电半导体层111、第二导电半导体层112、和设置在第一导电半导体层111与第二导电半导体层112之间的有源层113。
第一导电半导体层111可以实现为由包含V族或VI族的化合物构成的半导体，并且可以掺杂有第一掺杂剂。第一导电半导体层111可以选自具有经验式“Inx1Aly1Ga1-x1-y1N(0≤x1≤1,0≤y1≤1,0≤x1+y1≤1)”的半导体材料，例如GaN、AlGaN、InGaN和InAlGaN。第一掺杂剂可以是诸如Si、Ge、Sn和Te等n型掺杂剂。当第一掺杂剂是n型掺杂剂时，掺杂有第一掺杂剂的第一导电半导体层111可以是n型半导体层。
第二导电半导体层112可以实现为由包含V族或VI族的化合物组成的半导体，并且可以掺杂有第二掺杂剂。第二导电半导体层112可以由具有经验式“Inx5Aly2Ga1-x5-y2N(0≤x5≤1,0≤y2≤1,0≤x5+y2≤1)”的半导体材料或选自AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的材料形成。当第二掺杂剂是诸如Mg、Zn、Ca、Sr和Ba等p型掺杂剂时，掺杂有第二掺杂剂的第二导电半导体层112可以是p型半导体层。
有源层113可以设置在第一导电半导体层111和第二导电半导体层112之间。在有源层113中，通过第一导电半导体层111注入的电子(或空穴)遇到通过第二导电半导体层112注入的空穴(或电子)。当电子和空穴复合时，有源层113可以转变到低能级并产生具有紫外波长的光。
有源层113可以具有单阱结构、多阱结构、单量子阱结构、多量子阱结构、量子点结构和量子线结构中的任何一种，但是，有源层113的结构不限于此。
第二电极125可以设置在第二导电半导体层112上。第二电极125可以与第二导电半导体层112欧姆接触。在半导体器件100的横截面图中，第二电极125的端部可以位于比第二导电半导体层112的端部更靠内侧的位置。
第二电极125可以包括相对吸收较少的紫外光的透明导电氧化物(TCO)。TCO可以从氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、氧化铝镓锌(AGZO)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO等中选择。
根据实施例，第二电极125可以与半导体层直接接触，该半导体层具有比紫外光能量更大的带隙(例如，p-AlGaN)。通常地，第二电极125设置在具有小带隙的半导体层(例如，GaN层)上以用于欧姆接触，这就涉及到大多数紫外光在GaN层中被吸收的问题。然而，该实施例的第二电极125与具有大带隙的半导体层(例如，p-AlGaN)直接欧姆接触，因此，大多数光可以穿过第二导电半导体层112。
例如，与第二电极125接触的第二导电半导体层112的表面层可具有1％至10％的Al组分。当表面层的Al组分小于1％时，光被过度吸收，而当Al组分大于10％时，欧姆特性可能降低。
同时，第二电极125通常可以吸收紫外光。因此，必须在保持第二电极125的欧姆接触的同时提高光提取效率。换句话说，在本发明中，可以使用TCO作为第二电极，以在保持欧姆特性的同时提高光提取效率。在本发明中，由于第二电极是TCO，因此可以提高透明性，并且由于导电层(反射层)具有反射特性并且设置在第二电极125下方，所以可以提高光提取效率。
第二电极125可以具有1nm至10nm的厚度T1。当第二电极125的厚度小于1nm时，可能由于外部冲击而容易产生裂缝，并且电阻增加使得电流注入效率可能降低。而且，当第二电极125的厚度大于10nm时，透射率降低，从而可能发生光损失。
反射层132可以设置在第二电极125上。反射层132可以设置为覆盖第二电极125。例如，除了第二导电半导体层112和第二电极125之间的界面之外，反射层132可以设置为围绕第二电极125。反射层132可以电耦接到第二电极125。因此，可以通过反射层132将电流施加到第二导电半导体层112。
反射层132可以由具有高反射率的材料形成。反射层132可以反射从有源层113发射的光。可以在第二电极125和反射层132之间额外设置接合层132a。接合层132a可以增加第二电极125和反射层之间的接合强度。接合层132a可以设置为围绕第二电极125。或者，接合层132a可以设置为不仅覆盖第二电极125而且覆盖第二导电半导体层112的至少一部分。
接合层132a可以由选自Cr、ITO和Ti中的一种材料或其组合形成为单层或多层。当接合层132a包括ITO时，ITO可以进一步包括能够增加接合强度的各种材料。例如，ITO还可以包括选自N、Zn和Ga中的至少一种材料。当沉积ITO时，这些材料也可以被沉积并设置在整个ITO区域，或者通过表面处理仅设置在ITO的表面上。然而，接合层132a的材料不限于此。
接合层132a可以具有1nm至5nm的厚度T2。接合层132a的厚度可以指示距离接合层132a和第二电极125之间界面的最大高度。当接合层132a的厚度小于1nm时，第二电极125与反射层132之间的接合强度可能降低。当接合层132a的厚度大于5nm时，透射率降低，从而可能发生光损失。
反射层132可以具有50nm至2000nm的厚度T3。反射层132的厚度可以指示距反射层132和接合层132a之间界面的最大高度。当反射层132的厚度小于50nm时，反射率可能降低。当反射层132的厚度大于2000nm时，反射效率可能几乎不会改善。
覆盖层140可以设置在反射层132上。覆盖层140可以设置为覆盖反射层132。覆盖层140可以电耦接到反射层132。覆盖层140可以通过保护反射层132来提高物理可靠性。此外，覆盖层140可以向第二导电半导体层112提供电流。覆盖层140还可以用作电流扩展层。
覆盖层140可以由选自Ti、Ni和Au中的一种材料或其组合形成为单层或多层。然而，本发明不限于此。特别地，覆盖层140可以具有与反射层132接触的区域。Ti可以设置在与反射层132接触的覆盖层的区域中。下面将详细描述覆盖层140的结构。
参考图2a，第二电极125的端部可以与反射层132的端部隔开间隔距离D1。具体地，从第二电极125的中心C1(参见图1)到反射层132的端部的距离可以大于从第二电极125的中心C1到反射层132的端部的距离。由于反射层132延伸以覆盖第二电极125的侧表面，所以可以向上反射朝向第二电极125侧表面发射的光。以这种方式，根据实施例的半导体器件100可以提高光提取效率。
第二电极125的端部与反射层132的端部之间的间隔距离D1可以在2.5μm至5μm的范围内。当间隔距离D1小于2.5μm时，反射率可能降低。当间隔距离D1大于5μm时，可能增加反射层132的角部处的应力，并且反射效率可能几乎不会提高。
反射层132的端部可以与覆盖层140的端部隔开间隔距离D2。具体地，从反射层132的中心C1(参见图1)到覆盖层140的端部的距离可以大于从反射层132的中心C1到反射层132的端部的距离。由于覆盖层140延伸以覆盖反射层132的侧表面，因此，可以保护反射层132。
反射层132的端部与覆盖层140的端部之间的间隔距离D2可以在2.5μm至5μm的范围内。当间隔距离D2小于2.5μm时，电流注入效率和反射层保护效果可能降低。当间隔距离D2大于5μm时，可能增加覆盖层140的角部处的应力。
图2b是图2a的改型例。
参考图2b，第二电极125的端部可以与反射层132的端部隔开间隔距离D3。间隔距离D3可以在2.5μm至5μm的范围内。而且，第二电极125的端部可以与覆盖层140的端部隔开间隔距离D3。
换句话说，在图2b中，反射层132的端部和覆盖层140的端部可以共线。这是因为反射层132的侧表面对反射效率的影响很小，并且用覆盖层140覆盖侧表面可能是没有意义的。
换句话说，在本发明的实施例中，反射层132设置为完全覆盖第二电极125，从而可以有助于提高反射率。而且，覆盖层140设置为覆盖反射层132的上表面或整个反射层132，使得可以改善对反射层132的保护效果。
参照图3a至3d，下面将描述覆盖层140的各种结构140-1、140-2、140-3和140-4。
首先，参照图3a，根据本发明第一实施例的覆盖层140-1可以包括第一层141、第二层142和中间层143。
第一层141可以设置在反射层132上。例如，第一层141可以与反射层132接触。第一层141可以包括Ti。当Ti包含在第一层141中时，可以防止中间层143中的金属材料扩散到反射层132中。
第二层142可以设置在覆盖层140-1的最外侧。具体地，在覆盖层140-1中，第二层142可以与反射层132间隔最远。第二层142可以包括Au。由于第二层142包括Au，因此，形成覆盖层140-1之后，在将执行的几个工艺期间可以防止覆盖层140-1中的材料的氧化或变形。
第二层142可以具有30nm至300nm的厚度。当第二层142的厚度小于30nm时，可能降低对覆盖层140-1的防变形效果。当第二层142的厚度大于300nm时，薄膜应力可能增加。
中间层143可以设置在第一层141和第二层142之间。中间层143可以由单层或多层构成。中间层143可以由一层至六层组成(中间层143可以省略，这是图3B的配置，并且将在下面描述)。当中间层143包括多于六层时，工艺时间和工艺复杂性可能增加，使得工艺效率可能降低。
中间层143可以包括至少一个包括Ni的第一中间层143a。第一中间层143a可以设置在第一层141上。例如，第一中间层143a可以与第一层141接触。此外，中间层143还可以包括至少一个包括Ti的第二中间层143b。显然，可以省略第二中间层143b。当中间层143包括多个第一中间层143a和第二中间层143b时，可以交替地设置第一中间层143a和第二中间层143b。
如上所述，在图3a的实施例中，覆盖层140-1可以由三层至八层构成(覆盖层140-1可以由一层或两层构成，这对应于图3b和图3d的配置，将在下面描述)。中间层143可以由一层至六层构成。中间层143可包括一至三个第一中间层143a。而且，中间层143可以不存在，或者可以包括一至三个第二中间层143b。
当构成中间层143的层数增加时，可以提高覆盖层140-1的电流注入效率。换句话说，由于覆盖层140-1向第二导电半导体层112提供电流，所以覆盖层140-1厚度的增加可以导致电流注入效率的提高。
在覆盖层140-1中，可以交替地设置包括Ti的层(第一层141或第二中间层143b)和包括Ni的层(第一中间层143a)。当以这种方式交替堆叠多个不同的层时，与形成一个厚层的情况相比，可以降低应力。因此，即使当覆盖层140-1的总厚度增加时，也可以减轻薄膜应力并且还可以提高电流注入效率。
参照图3b，根据本发明的第二实施例的覆盖层140-2可以包括第一层141和第二层142。可以以与上述相同的方式配置第一层141和第二层142。换句话说，可以通过从图3A中所示的覆盖层140-1省略中间层143来获得如图3b所示的覆盖层140-2。
参照图3c，根据本发明的第三实施例的覆盖层140-3可以包括第一层141和中间层143。可以以与上述相同的方式配置第一层141和中间层143。换句话说，可以通过从图3A中所示的覆盖层140-1省略第二层142来获得如图3C所示的覆盖层140-3。
参照图3d，根据本发明的第四实施例的覆盖层140-4可以包括第一层141。可以以与上述相同的方式配置第一层141。换句话说，可以通过从图3a中所示的覆盖层140-1省略第二层142和中间层143来获得如图3d所示的覆盖层140-4。
如图3a至图3d所示，覆盖层140可以由至少一个层构成。覆盖层140可以由一层至第八层构成。在这种情况下，覆盖层140中的中间层143可以由一层至六层组成。当覆盖层140包括多于八层时，工艺时间和工艺复杂性可能增加，使得工艺效率可能降低。
具体地，覆盖层140可以由选自Ti、Ti/Au、Ti/Ni、Ti/Ni/Au、Ti/Ni/Ti、Ti/Ni/Ti/Au、Ti/Ni/Ti/Ni、Ti/Ni/Ti/Ni/Au、Ti/Ni/Ti/Ni/Ti、Ti/Ni/Ti/Ni/Ti/Au、Ti/Ni/Ti/Ni/Ti/Ni、Ti/Ni/Ti/Ni/Ti/Ni/Au、Ti/Ni/Ti/Ni/Ti/Ni/Ti和Ti/Ni/Ti/Ni/Ti/Ni/Ti/Au中的任何一种形成。
覆盖层140的总厚度为100nm至2000nm。在这种情况下，无论覆盖层140中包括的层的数量如何，覆盖层140的总厚度可以至少为100nm。例如，即使当覆盖层140仅由诸如一层或两层的少量层构成时，覆盖层140的厚度可以至少为100nm。当覆盖层140的厚度小于100nm时，电流注入效率和对反射层132的保护效果可能降低。当覆盖层140的厚度大于2000nm时，工艺时间和工艺复杂性可能增加，使得工艺效率可能降低。而且，当覆盖层140的厚度大于2000nm时，可能增加薄膜应力。
覆盖层140中的第一层141可以具有30nm至300nm的厚度。当第一层141的厚度小于30nm时，包括在中间层143中的材料(例如，Ni)可能扩散到反射层132中。在这种情况下，可能产生暗点(例如，Ni扩散到的区域)，并且可能降低反射率。当第一层141的厚度大于300nm时，可以增加第一层141的应力。
第一中间层143a和第二中间层143b可以具有10nm至300nm的厚度。当第一中间层143a的厚度小于10nm时，通过交替堆叠不同的层可能几乎不能实现应力减轻效果。当第一中间层143a的厚度大于300nm时，可能增加薄膜应力。
第一层141与第一中间层143a的厚度比可以在1：1至3：1的范围内。当第一层141与第一中间层143a的厚度比小于1：1时，包括在中间层143中的材料可能扩散到反射层132中。当第一层141与第一中间层143a的厚度比大于3：1时，第一层141的厚度相对过大，并且应力可能增加。
第一中间层143a与第二中间层143b的厚度比可以在1：1至1：3的范围内。当第一中间层143a与第二中间层143b的厚度比小于1：1时，包括在第一中间层143a中的材料可能扩散。当第一中间层143a与第二中间层143b的厚度比大于1：3时，第二中间层143b的厚度相对过大，并且应力可能增加。
图4是根据本发明的第二实施例的半导体器件的概念图。图5a和图5b是用于描述根据凹槽数量的变化而改善光输出的配置图。图6a是图4的B部分的放大图。图6b示出了图6a的改型例。
参照图4，半导体器件200可以包括发光结构110、多个凹槽R、第一电极121、第二电极125、反射层132和覆盖层140。
发光结构110可以具有与图1中描述的发光结构110相同的配置。可以在发光结构110的上表面上形成突起和凹陷。这些突起和凹陷可以提高从发光结构110发射的光的提取效率。突起和凹陷的平均高度可以根据紫外波长而变化。在UV-C的情况下，突起和凹陷可以具有约300nm至约800nm的高度，并且当平均高度为约500nm至约600nm时，可以提高光提取效率。
多个凹槽R可以通过第二导电半导体层112和有源层113的一个表面延伸到第一导电半导体层111的部分区域。在凹槽R中，第一绝缘层151和第二绝缘层152可以设置为将第一导电层131与第二导电半导体层112和有源层113电绝缘。
第一电极121可以设置在凹槽R的上表面上并且电耦接到第一导电半导体层111。第一电极121可以通过第一绝缘层151暴露并且电耦接到第一导电半导体层111。第一电极121可以通过第一绝缘层151与有源层113和第二导电半导体层112电绝缘。第一电极121可以是欧姆电极。
第一电极121可以形成为包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IZON、AGZO、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Ah、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au和Hf中的至少一种，但不限于这些材料。
第二电极125可以形成在第二导电半导体层112上。第二电极125通过第一绝缘层151暴露并且电耦接到第二导电半导体层112。第二电极125可以是欧姆电极。第二电极125可以具有如图1中公开的相同的配置。
如上所述，与第二电极125接触的第二导电半导体层112的表面层具有1％至10％的Al组分，因此，电流注入可以是容易的。
可以根据发光结构110的下表面和凹槽R的形状来设置第一导电层131。第一导电层131可以通过第二绝缘层152与覆盖层140电绝缘。第一导电层131可以通过穿过第二绝缘层152而电耦接到第一电极121。
第一导电层131可以由具有高反射率的材料形成。例如，第一导电层131可以包括Al。当第一导电层131包括Al时，第一导电层131用于向上反射从有源层113发射的光，从而可以提高光提取效率。
第二导电层(也描述为反射层)132可以设置在第二电极125上。反射层132可以设置为覆盖第二电极125。反射层132可以电耦接到第二电极125。反射层132可以与第一绝缘层151的侧表面和下表面接触。当反射层132与第一绝缘层151的侧表面和下表面接触时，可以提高第二电极125的热和电可靠性。而且，反射层132可以由具有高反射率的材料形成。例如，反射层132可以包括Al、Ag、Au或Cu。反射层132可以由与第一绝缘层151具有高粘合强度的材料形成。反射层132可以通过向上反射在第一绝缘层151和第二电极125之间发射的光来提高光提取效率。反射层132可以具有如图1中公开的相同的配置。
覆盖层140可以设置在反射层132上。覆盖层140可以设置为覆盖反射层132。覆盖层140可以具有如图1中公开的相同的配置。而且，覆盖层140可以具有从图3A至图3D中选择的任何一种配置。
第一绝缘层151可以由选自SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等组成的组中的至少一种形成，但不限于此。第一绝缘层151和第二绝缘层152可以形成为单层或多层。例如，第一绝缘层151和第二绝缘层152可以是包括Si氧化物或Ti化合物的多层分布的布拉格反射器(DBR)。然而，第一绝缘层151和第二绝缘层152不必限于此，并且可以包括各种反射结构。
当第一绝缘层151和第二绝缘层152执行反射功能时，可以通过向上反射朝向第一绝缘层151和第二绝缘层152的侧表面发射的光来提高光提取效率。当凹槽R的数量增加时，紫外半导体器件可以表现出比发射蓝光的半导体器件更高的光提取效率。
具体地，下面将参照图5a和图5b描述根据凹槽的数量进行的光输出的变化。
图5a和图5b可以是图4的半导体器件200的平面图，其中，省略了发光结构110。换句话说，第一电极121可以设置在凹槽R的中心。而且，凹槽R可以通过分离区域L与第二电极125间隔开。
当发光结构110中的Al组分增加时，发光结构110中的电流扩散特性可能劣化。而且，与从GaN基蓝色发光器件发射的光量相比，从有源层113的侧表面发射的光量增加(横向磁(TM)模式)。可以从紫外半导体器件产生这种TM模式。
紫外半导体器件的电流分布特性不如蓝色GaN半导体器件的电流分布特性。因此，在紫外半导体器件中，需要形成比蓝色GaN半导体器件中更多数量的凹槽R并且设置第一电极121。
参考图5a，电流仅分布在每个第一电极121附近，并且电流密度可以在远离其的位置处急剧减小。因此，可以减小有效发光区域P1的尺寸。
有效发光区域P1可以被限定为从电流密度最高的第一电极的中心到电流密度为40％或更小的边界的区域。例如，可以根据注入电流水平和Al组分在距凹槽R的中心40μm范围内来调整有效发光区域P1。
低电流密度区域P2具有低电流密度，因此几乎不会有助于光发射。因此，根据实施例，可以通过在具有低电流密度的低电流密度区域P2中额外设置第一电极121或者通过使用反射结构来改善光输出。
通常，发射蓝光的GaN基半导体器件具有优异的电流分布特性，因此，最小化凹槽R和第一电极121的面积是优选的。这是因为当凹槽R和第一电极121的面积增加时，有源层113的面积减小。
然而，根据该实施例，电流分布特性由于高Al组分而相对较差。因此，优选的是，即使通过损害有源层113的面积而增加第一电极121的数量来减小低电流密度区域P2，或者在低电流密度区域P2中设置反射结构。
参考图5b，当凹槽R的数量是48时，凹槽R可以设置在水平或垂直直线上，并且可以以Z字形设置。在这种情况下，低电流密度区域P2的面积进一步减小，并且大部分有源层可以参与光发射。
当凹槽R的数量是70或110时，可以更有效地分配电流。因此，可以降低工作电压，并且可以提高光输出。在发射UV-C的半导体器件中，当凹槽R的数量小于70时，电光特性可能劣化。当凹槽R的数量大于110时，可以改善电特性，但是光学特性由于发光层的体积减小而可能劣化。在这种情况下，凹槽R可以具有20μm至70μm的直径。
同时，第二电极焊盘160可以设置在半导体器件200的一个角落区域中。第二电极焊盘160可以通过第一绝缘层151电耦接到反射层132和第二电极125。换句话说，第二电极焊盘160、反射层132和第二电极125可以构成一个电沟道。而且，第二电极焊盘160可以通过第二绝缘层152与第一导电层131电绝缘。
第二电极焊盘160的中心凹陷，使得其上表面可以具有凹入部分和凸起部分。可以将导线(未示出)接合到第二电极焊盘160的凹入部分。因此，由于大的接合面积，导线可以牢固地接合到第二电极焊盘160。
第二电极焊盘160可以用于反射光。因此，当第二电极焊盘160更靠近发光结构110时，可以提高半导体器件200的光提取效率。而且，第二电极焊盘160的凸起部分的高度可以大于有源层113的高度。因此，第二电极焊盘160可以通过从有源层113反射在器件的水平方向上发射的光来提高光提取效率，并可控制光束角度。
可以沿着发光结构110的下表面和凹槽R的形状额外设置接合层170。接合层170可以包括导电材料。例如，接合层170可以包括选自Au、Sn、In、Al、Si、Ag、Ni和Cu、或其合金组成的组中的材料。
衬底180可以设置在接合层170上。衬底180可以由导电材料形成。例如，衬底180可以包括金属或半导体材料。而且，衬底180可以是具有优异导电性和/或导热性的金属。例如，衬底180可以包括选自Si、Mo、W、Cu和Al、或其合金组成的组中的材料。在这种情况下，可以将半导体器件工作期间产生的热量快速传递到外部。
钝化层190可以形成在发光结构110的上表面和侧表面上。钝化层190可以在与第二电极125相邻的区域中与第一绝缘层151接触。
参考图6a，第二电极125的端部可以与反射层132的端部隔开间隔距离D4。具体地，从第二电极125的中心C2(参见图4)到反射层132的端部的距离可以大于从第二电极125的中心C2到第二电极125的端部的距离。由于反射层132延伸以覆盖第二电极125的侧表面，所以可以向上反射朝向第二电极125的侧表面发射的光，从而可以提高光提取效率。
第二电极125的端部与反射层132的端部之间的间隔距离D4可以在2.5μm至5μm的范围内。当间隔距离D4小于2.5μm时，反射率可能降低。当间隔距离D4大于5μm时，可能增加反射层132的角部处的应力，并且反射效率可能几乎不会提高。
反射层132的端部可以与覆盖层140的端部隔开间隔距离D5。具体地，从反射层132的中心C2(参见图4)到覆盖层140的端部的距离可以大于从反射层132的中心C2到反射层132的端部的距离。因为覆盖层140延伸以覆盖反射层132的侧表面，所以可以保护反射层132。
反射层132的端部与覆盖层140的端部之间的间隔距离D5可以在2.5μm至5μm的范围内。当间隔距离D5小于2.5μm时，电流注入效率和对反射层的保护效果可能降低。当间隔距离D5大于5μm时，可能增加覆盖层140的角部处的应力。
图6b示出了图6a的改型例。
参考图6b，第二电极125的端部可以与反射层132的端部隔开间隔距离D6。间隔距离D6可以在2.5μm至5μm的范围内。而且，第二电极125的端部和覆盖层140的端部可以彼此间隔开小于间隔距离D6的间隔距离。显然，第二电极125的端部可以与覆盖层140的端部隔开间隔距离D6。
换句话说，在图6b中，与反射层132的端部相比，覆盖层140的端部可以形成为更靠近中心C2(参见图4)。此外，反射层132和覆盖层140的端部可以是共线的。这是因为反射层132的侧表面对反射效率的影响很小，并且用覆盖层140覆盖侧表面可能是没有意义的。
换句话说，在本发明的实施例中，反射层132设置为完全覆盖第二电极125，从而可以有助于增加反射率。而且，覆盖层140设置为覆盖反射层132的上表面或整个反射层132，使得可以提高对反射层132的保护效果。
<实验例>
反射层观察
图7a和图7b示出了在改变半导体器件中的覆盖层结构之前和之后观察到的反射层。
在图7a中，如本发明所公开的那样配置覆盖层，并且在图7b中，可以以不同的方式配置覆盖层的中间层。换句话说，图7a和图7b显示在将样品制造成具有不同结构的覆盖层并在300℃下进行热处理之后用光学显微镜观察样品的结果。图7a示出了通过光学显微镜以200×的放大率观察反射层的结果。图7b的(a)示出了通过光学显微镜以200×的放大率观察反射层的结果，图7b的(b)示出了以1000×的放大率观察反射层的结果。
更具体地，在图7a的情况下，第二电极/接合层/反射层/覆盖层由ITO/Cr/Al/Ti/Ni/Ti/Ni/Au形成。在图7b的情况下，第二电极/接合层/反射层/覆盖层由ITO/Cr/Al/Ni/Ti/Ni/Au形成。换句话说，在图7a的情况下，与反射层直接接触的覆盖层的层(第一层)由Ti形成，并且在图7b的情况下，与反射层直接接触的覆盖层的层由Ni形成。
参考图7a，当覆盖层的第一层由Ti形成时，在反射层上没有观察到暗点。换句话说，第一层可以防止覆盖层的材料(例如，Ni)扩散到反射层中。
参考图7b，当覆盖层的第一层由Ni形成时，在反射层上观察到多个暗点。换句话说，由于第一层由Ni形成，因此存在于覆盖层中的材料(例如，Ni)扩散到反射层中，并且观察到暗点(扩散到反射层中的Ni)。特别地，在图7b的情况下，反射层和第一层(Ni)彼此直接接触，因此，Ni容易扩散。
反射率测量
表1示出了从第二电极/接合层/反射层/覆盖层(第一层)的结构测量的反射率。比较例1和2中的Ni用作第一层，实施例1中Ti用作第一层。比较例1示出热处理前的反射率，比较例2和实施例1示出热处理后的反射率。
[表1]
参照比较例1和2，可以看出，尽管结构由相同材料形成，但是在热处理之后反射率降低。这是因为Ni的扩散可能被热处理激活。换句话说，在热处理之后产生许多暗点，并且因此，反射率降低。由于半导体器件可能在几个工艺期间暴露于高温，因此在热处理之后确保适当的反射率水平是重要的。
尽管在热处理之后测量了实施例1的反射率，但是反射率高于在热处理之前测量的比较例1的反射率。换句话说，通过将Ti施加到覆盖层(第一层)，可以防止在反射层中产生暗点并获得增加的反射率。
如上所述，在本发明的实施例中，与反射层直接接触的覆盖层的第一层可以由Ti形成。根据本发明，第一层可以防止覆盖层中的材料扩散到反射层中。因此，可以通过防止在反射层中产生暗点来提高反射率。
图8a和图8b示出了根据本发明实施例的半导体器件中的第一电极的各种改型例。
首先，下面将参考图8a描述根据第一实施例的第一电极。
第一电极121-1可以与第一导电半导体层111(参见图1)欧姆接触并且包括至少一种导电材料。第一电极121-1可以包括多个层。第一电极121-1可以包括与第一导电半导体层111接触的第一表面121-1a和与第一导电层131接触的第二表面121-1b。
第一电极121-1可以包括第一层122-1、第二层123和第三层124。第一层122-1可以包括第1-1层122a、第1-2层122b和第1-3层122c。可以依次设置第1-1层122a、第1-2层122b、第1-3层122c、第二层123和第三层124。
可以依次沉积第一电极121-1的第1-1层122a、第1-2层122b和第1-3层122c、第二层123和第三层124，然后进行热处理。在热处理之后，第一层122-1中的金属材料可以混合在一起。这将在下面参考图8b进一步详细描述。
同时，在第一电极121-1的热处理之后，可能发生球化现象并且可能在第一电极121-1中产生空洞。特别地，球化现象可能发生在第一电极121-1的第二表面121-1b上。
这是因为包括在第1-3层122c中的第一金属(例如，Al)和包括在第三层124中的第三金属(例如，Au)具有不同的扩散系数。扩散系数表示每单位时间的扩散程度。随着扩散系数增加，扩散速度可能增加。换句话说，第一金属具有比第三金属更大的扩散系数，并且可能具有比第三金属更高的扩散速度。换句话说，第一金属可具有倾向于朝向第三层124扩散的特征。
因此，第一金属材料可以从具有高比率的第一金属的第一层122-1的部分区域向第三层124移动。随着第一金属材料移动，在第1-3层122c、第二层123和第三层124的某些区域可能发生球化现象。此外，可能在球化区域下产生柯肯特尔(Kirkendall)空洞，该柯肯特尔空洞是第一金属材料已经从其移动的空点。
球化现象可能降低半导体器件的效率。换句话说，电流可能集中在球化区域中。而且，第一电极121-1可能沿着球化区域(或空洞区域)被腐蚀。这可能降低第一电极121-1的欧姆特性。为了防止这种情况，通过适当地控制第一电极121、特别是第1-3层122c和第二层123的组分的厚度来保持欧姆特性并且最小化空洞的产生是优选的。
第一层122-1可以通过第一绝缘层151暴露并且电耦接到第一导电半导体层111。第一层122-1可以通过第一表面121-1a电耦接到第一导电半导体层111。第一层122-1可以包括Cr、Ti和Al。在这种情况下，第一电极121-1的欧姆特性可以被Al控制。当Al的量增加时，可以改善欧姆特性，但是可能更频繁地发生球化现象。因此，当Al的量超过适当的水平并且变得过量时，由于球化和空洞的数量的增加，可能不会形成欧姆接触。
在第一层122-1中，包括第一金属(例如，Al)的第一金属层(第1-3层)122c具有100nm至120nm的厚度。当第1-3层122c的厚度小于100nm时，欧姆特性可能劣化。当第1-3层122c的厚度大于120nm时，可能发生球化现象(空洞)。
同时，第1-3层122c的厚度可以在第1-1层122a和第1-2层122b的厚度之和的1.5倍至2.5倍的范围内。当第1-3层122c的厚度偏离该比率并且在第一层122-1中相对太小或太大时，可能不会形成欧姆接触。
包括在第一层122-1中的多个层可以包括不同的金属材料。例如，第1-1层122a可以包括Cr，第1-2层122b可以包括Ti。然而，本发明不限于此。
第二层123可以设置在第一层122-1上。具体地，第二层123可以设置在第1-3层122c上。第二层123可以用作第一层122-1和第三层124之间的势垒。具体地，第二层123可以防止由第1-3层122c和第三层124之间的扩散系数的差异引起的扩散。第二层123可包括第二金属(例如，Ni)。当包括Ni的层变厚时，可能以较低频繁度发生球化现象，但是欧姆特性可能降低。
第二层123可以具有45nm至65nm的厚度。当第二层123的厚度小于45nm时，第一层122-1的第一金属可能朝向第三层124扩散，使得可能产生空洞并且可能发生球化现象。当第二层123的厚度大于65nm时，欧姆特性可能劣化。
第二层123的厚度可以在第1-3层122c的厚度的0.4至0.53倍的范围内。当第二层123的厚度小于第1-3层122c的厚度的0.4倍时，可能发生球化现象，并且可能产生空洞。换句话说，用作势垒的第二层123相对于第1-3层122c具有小的厚度，因此可能不能适当地防止扩散。当第二层123的厚度大于第1-3层122c的厚度的0.53倍时，欧姆特性可能劣化。换句话说，控制欧姆特性的第1-3层122c的厚度变得相对较小，因此，欧姆特性可能劣化。
第三层124可以设置在第二层123上。第三层124可以通过第二表面121-1b电耦接到第一导电层131。第三层124可以包括Au，但是本发明不限于此。
下面将参照图8b描述根据第二实施例的第一电极。
第一电极121-2与第一导电半导体层111(参见图1)欧姆接触，并且可以包括至少一种导电材料。第一电极121-2可以包括多个层。第一电极121-2可以包括与第一导电半导体层111接触的第一表面121-2a和与第一导电层131接触的第二表面121-2b。
第一电极121-2可以包括第一层122-2、第二层123和第三层124。第一层122-2可以包括第一区域122d和第二区域122e。
可以通过热处理图8a的第一电极121-1来获得图8b的第一电极121-2。在热处理之后，混合包括在第一电极121-1的第一层122-1(参见图8a)中的金属，使得可以获得第一电极121-2(参见图8b)的第一层122-2。
第一层122-2可以通过第一绝缘层151暴露并且电耦接到第一导电半导体层111。第一层122-2可以通过第一表面121-2a电耦接到第一导电半导体层111。第一层122-2可包括Cr、Ti和Al。在这种情况下，第一电极121-2的欧姆特性可以由Al控制。
第一层122-2可以包括第一区域122d和第二区域122e。第一区域122d可以是从第一表面121-2a到第一层122-2中虚线L的区域。第二区域122e可以是从虚线L到第一层122-2和第二层123之间的界面的区域。
第一区域122d和第二区域122e均可包括Cr、Ti和Al。在这种情况下，第一区域122d中的Al(第一金属)比率可以小于第二区域122e中的Al比率。而且，第一区域122d中的Cr和Ti比率的总和可以大于第二区域122e中的Cr和Ti比率的总和。
这是因为在热处理之前，第一区域122d设置在与第一层122-1中的第1-1层122a和第1-2层122b对应的区域中(参见图8a)。换句话说，即使当第一层121-2(参见图8a)中的金属材料通过热处理扩散并混合在一起时，已经在第1-1层122a和第1-2层122b中存在的Cr和Ti可能更多地出现在已经沉积第1-1层122a和第1-2层122b的区域(第一区域)中。
而且，在热处理之前，第二区域122e可以设置在与第1-3层122c对应的区域中。因此，即使当第一层122-2(参见图8a)中的金属材料通过热处理扩散并混合在一起时，已经在第1-3层122c中存在的Al可能以相对大的量出现在已经布置第1-3层122c的区域(第二区域)中。
虚线L可以位于第一层122-2中第一区域122d与第二区域122e以3：7至6.5：3.5的比率被分割的点处。换句话说，第一层122-2中的第一区域122d与第二区域122e的厚度比可以在3：7至6.5：3.5的范围内。这是因为，如上所述，第1-3层122c的厚度在第1-1层122a和第1-2层122b的厚度之和的1.5倍～2.5倍的范围内。
而且，第一区域122d的Al比率与第二区域122e的Al比率之比可以在1：1.5至1：2.5的范围内。这是因为，如上所述，在热处理前，第1-3层122c的厚度(参照图8a)在第1-1层122a和第1-2层122b的厚度之和的1.5倍～2.5倍的范围内。换句话说，这是因为第1-3层122c的厚度大于第1-1层122a和第1-2层122b的厚度之和，因此，已经包括在第1-3层122c中的Al大量保持在第二区域122e中。
第二层123可以设置在第一层122-2上。具体地，第二层123可以设置在第二区域122e上。第二层123可以用作第一层122-2和第三层124之间的势垒。具体地，第二层123可以防止由包括在第一层122-2中的第一金属(例如，Al)和包括在第三层124中的第三金属(例如，Au)之间的扩散系数的差异引起的扩散。第二层123可以包括第二金属(例如，Ni)。
第二层123可以具有45至65nm的厚度。当第二层123的厚度小于45nm时，第一层122-2的第一金属可能朝向第三层124扩散，使得可能产生空洞并且可能发生球化现象。当第二层123的厚度大于65nm时，欧姆特性可能劣化。
第三层124可以设置在第二层123上。第三层124可以通过第二表面121-2b电耦接到第一导电层131。第三层124可以包括Au，但是本发明不限于此。
如上所述，根据本发明，通过适当地控制包括Al的层的厚度(由此控制欧姆特性)以及用作势垒的包含Ni的层的厚度，可以保持欧姆特性，也可以抑制球化现象并最小化空洞的产生。
<实验例>
接触电阻率、表面特性和欧姆特性的比较
在第1-1层/第1-2层/第一金属层(第1-3层)/第二层/第三层的结构中形成第一电极。这里，通过改变第一金属层和第二层的厚度来配置比较例1、实施例1、实施例2和实施例3。第一金属层可以包括Al，第二层可以包括Ni。可以对第一电极进行热处理。
表2示出了比较例1、实施例1、实施例2和实施例3的厚度和基于传输线测量(TLM)的接触电阻率值。
[表2]
图9a至图9d示出了在根据本发明实施例的半导体器件中的第一电极的不同配置中观察到的球化现象。图9a示出了比较例1的观察结果，图9b示出了实施例1的观察结果，图9c示出了实施例2的观察结果，图9d示出了实施例3的观察结果。图10是示出了基于TLM的图9a至图9d的第一电极的电压和电流值的曲线图。在图10的曲线图中，较高的斜率表示低电阻并且可以表示良好的欧姆特性。下面参考表2，将比较例1、实施例1、实施例2和实施例3相互比较。
在比较例1的情况下，第一金属层的厚度为130nm，因此，观察到的球化现象明显多于实施例1至实施例3(参见图9a)。参照表2，可以看出比较例1的接触电阻率值相对大于实施例2和3的接触电阻率值。参考图10，可以看出，比较例1的欧姆特性不如实施例1和2的欧姆特性，但是明显优于实施例3的欧姆特性。然而，在比较例1中经常观察到球化现象，因此，比较例1不适合第一电极。
在实施例1的情况下，几乎观察不到球化现象，因此可以看出，表面特性非常好(参见图9b)。同时，实施例1和比较例1具有最大的接触电阻率。但是，参考图10，可以看出，实施例1的欧姆特性良好，次于实施例3。因此，实施例1的接触电阻率略高于实施例2和3的接触电阻率，但是实施例1因为具有良好的表面特性和欧姆特性而可以用作第一电极。
在实施例2的情况下，第一金属层(Al)被配置为比实施例1的第一金属层厚。由于Al是控制欧姆特性的金属，因此可以看出，实施例2的接触电阻率明显低于实施例1的接触电阻率(参见表2)。而且，参考图10，可以看出，实施例2的欧姆特性是最佳的。然而，由于第一金属层变厚，所以可能比实施例1中更频繁地发生球化现象(参见图9c)。因此，尽管实施例2显示出比实施例1和3稍差的表面特性，但实施例2在接触电阻率和欧姆特性方面显示出最佳结果，因此可以用作第一电极。
在实施例3的情况下，第二金属层(Ni)被配置为比实施例2的第二金属层厚。由于Ni用作防止金属扩散的势垒，因此可以看出，与实施例2相比，实施例3中几乎不能观察到球化现象(参见图9d)。然而，由于第二层变厚，因此可以看出，接触电阻率增加(参见表2)并且与实施例2相比欧姆特性劣化(参见图10)。因此，尽管实施例3显示出比实施例1和2稍差的接触电阻率和欧姆特性，但是实施例3由于良好的表面特性而可以用作第一电极。
根据第一电极的各种修改的TLM结果
在表3中，通过TLM将各种修改的第一电极的Rc、Rs和σc相互比较。第一电极可以具有第1-1层/第1-2层/第一金属层(第1-3层)/第二层/第三层的结构。可以对第一电极进行热处理。第一金属层可以包括Al，第二金属层可以包括Ni。此外，第1-1层可以包括Cr，第1-2层可以包括Ti，第三层可以包括Au。
R1、R2和R3是根据本发明实施例的第一电极，T1、T2-1、T2-2、T3-1、T3-2和T3-3是修改的第一电极。这里，中间层表示介于第二层和第三层之间的层。Rc、Rs和σc分别表示接触电阻、表面电阻和接触电阻率。随着电阻的增加，欧姆特性降低。
[表3]
Al(nm) Ni(nm) 中间层结构 Rc Rs σ<sub>c</sub>
R1 120 50 - 11.38 52.79 2.21.E-03
T1 300 100 Cu/Ni 1299.39 -187.99 -8.08.E+00
R2 120 50 - 11.20 56.25 2.01.E-03
T2-1 120 100 Ti/Ni/Ti/Cu 12102.89 2556.98 5.16.E+01
T2-2 120 5 Cu 23.63 57.53 8.73.E-03
R3 120 50 - 14.48 66.88 2.82.E-03
T3-1 60 50 - 269.23 227.86 2.86.E-01
T3-2 90 50 - 20.80 67.17 5.80.E-03
T3-3 150 50 - 10.23 46.46 2.03.E-03
在T1的情况下，第一金属层(Al)形成为具有300nm的厚度以改善欧姆特性，并且第二层(Ni)形成为具有100nm的厚度以用作势垒。而且，在第二层和第三层之间额外由Cu/Ni形成中间层。Cu可以作为势垒。然而，在这种情况下，与R1相比，过量的Al和Ni显著增加了接触电阻值。因此，可以预期欧姆特性不会改善而是会劣化。特别地，表面电阻和接触电阻率具有负值，因此，可以看出在T1中没有形成欧姆接触。因此，T1不适合第一电极。
在T2-1的情况下，第一金属层具有与R2相同的厚度。在T2-1中，形成第二层以具有100nm的厚度，并且额外形成中间层以观察与R2相比势垒效果是否得到改善。然而，由于第二层和中间层的厚度过大，可能无法形成欧姆接触。换句话说，T2-1的接触电阻、表面电阻和接触电阻率显著大于R2的接触电阻、表面电阻和接触电阻率。因此，T2-1不适合第一电极。
在T2-2的情况下，减小第二层的厚度，并将Cu势垒层添加到中间层。然而，与R2的接触电阻相比，T2-2的接触电阻增加，并且欧姆接触劣化。因此，T2-2不适合第一电极。
在T3-1和T3-2的情况下，第一金属层分别形成为具有60nm和90nm的厚度。可以看出，与R3的接触电阻、表面电阻和接触电阻率相比，T3-1的接触电阻、表面电阻和接触电阻率都显著增加。换句话说，在T3-1中，第一金属层的厚度小于第二层的厚度，使得欧姆接触可能无法形成。而且，可以看出，与R3的接触电阻相比，T3-2的接触电阻增加。换句话说，在T3-2中，第一金属层的厚度小于T3-1中的第二层的厚度但是大于第一层的厚度。因此，欧姆特性可能劣化。因此，由于T3-1和T3-2的第一金属层的厚度小于第二层的厚度，因此T3-1和T3-2不适合第一电极。
在T3-3的情况下，第一金属层形成为具有150nm的厚度。在这种情况下，可以看出，与R3的接触电阻和表面电阻相比，接触电阻和表面电阻均降低。但是，参考图9a，可以预期会频繁地发生球化现象并且将产生许多空洞。换句话说，T3-3的接触电阻和表面电阻都很低，因此，可以改善欧姆特性。然而，T3-3由于较差的表面特性不适合第一电极。
图11是根据本发明的实施例的半导体封装的概念图。
半导体器件可以被配置为封装并且用于固化树脂、抗蚀剂、旋涂电介质(SOD)或旋涂玻璃(SOG)。或者，半导体器件可用于医学治疗或卫生保健或用于空气净化器、净水器等中的消毒。
参照图11，半导体器件封装可包括：主体2，其中形成有凹入槽3，半导体器件1，设置在主体2中，以及一对引线框架5a和5b，设置在主体中并电耦接到半导体器件1。半导体器件1可以包括上述所有元件。
主体2可包括反射紫外光的材料或涂层。主体2可以通过堆叠多个层2a、2b、2c、2d和2e形成。多个层2a、2b、2c、2d和2e可以由相同的材料形成，或者可以包括不同的材料。
凹入槽3可以形成为随着远离半导体器件逐渐变宽，并且台阶3a可以形成在倾斜表面中。
透明层4可以覆盖凹入槽3。透明层4可以由玻璃材料形成，但不必限于此。透明层4可以由有效透射紫外光的任何材料形成。凹入槽3的内部可以是空的空间。
半导体器件可以用作照明系统的光源、图像显示装置的光源或照明装置的光源。换句话说，半导体器件可以设置在壳体中并应用于提供光的各种电子装置。例如，当组合使用半导体器件和红-绿-蓝(RGB)荧光物质时，可以实现具有高显色指数(CRI)的白光。
上述半导体器件可以构成发光器件封装，并且可以用作照明系统的光源。例如，半导体器件可以用作图像显示装置的光源或照明装置等的光源。
当半导体器件用作图像显示装置的背光单元时，半导体器件可以被用作边缘式背光单元(edge-type backlight unit)或直下式背光单元(direct-type backlight unit)。当半导体器件用作照明装置的光源时，半导体器件可以用作灯具或灯泡型光源。或者，半导体器件可以用作移动终端的光源。
除了上述发光二极管之外，发光器件可以是激光二极管。
与发光二极管类似，激光二极管可以包括具有上述结构的第一导电半导体层和第二导电半导体层。激光二极管使用电致发光现象，在该现象中当在p型第一导电半导体和n型第二导电半导体接合之后在电流流动时发光，但是在发射的光的方向性和相位上，激光二极管具有差异。换句话说，激光二极管可以使用受激发射现象、增强干涉现象等，以相同相位和相同方向发射具有一个特定波长的光(单色光束)。由于这些特性，激光二极管可以被用于光通信或医疗设备、半导体工艺设备等。
受光装置的示例可以是光电探测器，其是用于检测光并将光的强度转换成电信号的变换器。受光装置可以是光电池(硅或硒)、光电导装置(硫化镉或硒化镉)、光电二极管(例如，在可见盲光谱区域或真盲光谱区域中具有峰值波长的光电二极管(PD)、光电晶体管、光电倍增管、光电管(真空或气体密封)、红外(IR)检测器等，但实施例不限于此。
通常，诸如光电探测器等半导体器件可以使用具有高光转换效率的直接带隙半导体来制造。或者，存在各种光电探测器结构，其中最通常的光电探测器包括使用p-n结的pin型光电探测器、使用肖特基结的肖特基型光电探测器、金属半导体金属(MSM)型光电探测器等。
像发光器件一样，光电二极管可以包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层，并且以p-n结或pin结构配置。通过施加反向偏压或零偏压来操作光电二极管。当光入射到光电二极管上时，产生电子和空穴并且电流流动。在这种情况下，电流可以几乎与入射在光电二极管上的光的强度成比例。
光电池或太阳能电池是光电二极管，可以将光转换成电流。像发光器件一样，太阳能电池可以包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层。
而且，光电二极管可以通过使用p-n结的普通二极管的整流特性用作电子电路的整流器，并且可以应用于甚高频电路，然后施加到振荡电路等。
上述半导体器件不仅用半导体实现，在某些情况下还可以包括金属材料。例如，诸如受光器件等半导体器件可以用Ag、Al、Au、In、Ga、N、Zn、Se、P和As中的至少一种来实现，并且可以使用掺杂有p型掺杂物或n型掺杂物的半导体材料或本征半导体材料来实施。
尽管上面主要描述了实施例，但它们仅是示例，并不限制本发明。本领域普通技术人员可以理解，在不脱离实施例的本质特征的情况下，可以进行上面未示出的若干变型和应用。例如，可以以修改的方式实现实施例中具体表示的每个元件。应该理解，与这种变化和应用相关的差异包括在以下权利要求中限定的本发明的范围内。

Claims (20)

1.一种半导体器件，包括：
发光结构，包括第一导电半导体层、第二导电半导体层、和设置在第一导电半导体层与第二导电半导体层之间的有源层；
第一电极，电耦接到所述第一导电半导体层；
第二电极，电耦接到所述第二导电半导体层；
反射层，设置在所述第二电极上；以及
覆盖层，设置在所述反射层上并包括多个层，
其中，所述覆盖层包括设置在所述反射层上的第一层，并且
所述第一层包括Ti。
2.根据权利要求1所述的半导体器件，其中，所述覆盖层还包括中间层，设置在所述第一层上并包括多个层，
所述中间层包括第一中间层，直接设置在所述第一层上并包括Ni，并且
所述第一层与第一中间层的厚度比在1：1至3：1的范围内。
3.根据权利要求1所述的半导体器件，其中，所述覆盖层还包括设置在所述第一层上的第二层，并且
所述第二层包括Au。
4.根据权利要求3所述的半导体器件，其中，所述第一层设置在所述覆盖层的一侧，并且
所述第二层设置在所述覆盖层的另一侧。
5.根据权利要求2所述的半导体器件，其中，所述中间层包括至少一个包括Ni的第一中间层。
6.根据权利要求5所述的半导体器件，其中，所述至少一个第一中间层中的一个设置在所述第一层上。
7.根据权利要求5所述的半导体器件，其中，所述第一层与第一中间层的厚度比在1：1至3：1的范围内。
8.根据权利要求5所述的半导体器件，其中，所述中间层还包括至少一个包括Ti的第二中间层。
9.根据权利要求1所述的半导体器件，还包括接合层，设置在所述第二电极和所述反射层之间。
10.根据权利要求1所述的半导体器件，其中，所述发光结构还包括多个凹槽，穿过所述第二导电半导体层和有源层，并延伸到所述第一导电半导体层的部分区域，并且
所述第一电极设置在所述多个凹槽中。
11.一种半导体器件，包括：
发光结构，包括第一导电半导体层、第二导电半导体层、和设置在所述第一导电半导体层与第二导电半导体层之间的有源层；
第一电极，电耦接到所述第一导电半导体层；以及
第二电极，电耦接到所述第二导电半导体层，
其中，所述第一电极包括第一层、第二层和第三层，
所述第一层包括第一金属层，所述第一金属层包括第一金属，并且
所述第一金属的扩散系数大于所述第三层中包含的第三金属的扩散系数。
12.根据权利要求11所述的半导体器件，其中，所述第二层的厚度在所述第一金属层的厚度的0.4至0.53倍的范围内。
13.根据权利要求11所述的半导体器件，其中，所述第二层设置在所述第一金属层和第三层之间。
14.根据权利要求11所述的半导体器件，其中，所述第一层还包括：
第1-1层；以及
第1-2层，设置在所述第1-1层与第一金属层之间，并且
其中，所述第一金属层的厚度在所述第1-1层和第1-2层的厚度之和的1.5倍至2.5倍的范围内。
15.根据权利要求14所述的半导体器件，其中，所述第1-1层包括Cr，并且
其中，所述第1-2层包括Ti。
16.根据权利要求11所述的半导体器件，还包括反射层，设置在所述第二电极上；以及
覆盖层，设置在所述反射层上并包括多个层。
17.根据权利要求11所述的半导体器件，其中，所述发光结构还包括多个凹槽，穿过所述第二导电半导体层和有源层，并且延伸到所述第一导电半导体层的部分区域，并且
所述第一电极设置在所述多个凹槽中。
18.根据权利要求11所述的半导体器件，其中，所述第一层包括第一区域和第二区域，
包含在所述第二区域中的第一金属的比率大于包含在所述第一区域中的第一金属的比率，并且
所述第一区域与第二区域的厚度比在3：7至6.3：3.5的范围内。
19.根据权利要求17所述的半导体器件，其中，所述第一金属是Al，并且
所述第一区域的Al比率与所述第二区域的Al比率之比在1：1.5至1：2.5的范围内。
20.一种半导体器件封装，包括：
主体；以及
半导体器件，
其中，所述半导体器件包括：
发光结构，包括第一导电半导体层、第二导电半导体层、和设置在所述第一导电半导体层与第二导电半导体层之间的有源层；
第一电极，电耦接到所述第一导电半导体层；
第二电极，电耦接到所述第二导电半导体层；
反射层，设置在所述第二电极上；以及
覆盖层，设置在所述反射层上并包括多个层，
其中，所述覆盖层包括设置在所述反射层上的第一层，并且
所述第一层包括Ti。
CN201780068543.9A 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装 Active CN109923682B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210379216.8A CN114725264A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
CN202210379245.4A CN114725267A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2016-0145902 2016-11-03
KR1020160145902A KR102607885B1 (ko) 2016-11-03 2016-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR1020160148887A KR102577879B1 (ko) 2016-11-09 2016-11-09 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR10-2016-0148887 2016-11-09
PCT/KR2017/012403 WO2018084631A1 (ko) 2016-11-03 2017-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202210379216.8A Division CN114725264A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
CN202210379245.4A Division CN114725267A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装

Publications (2)

Publication Number Publication Date
CN109923682A true CN109923682A (zh) 2019-06-21
CN109923682B CN109923682B (zh) 2022-05-03

Family

ID=62076935

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202210379245.4A Pending CN114725267A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
CN201780068543.9A Active CN109923682B (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
CN202210379216.8A Pending CN114725264A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210379245.4A Pending CN114725267A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210379216.8A Pending CN114725264A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装

Country Status (5)

Country Link
US (1) US10847676B2 (zh)
EP (1) EP3537486A4 (zh)
JP (2) JP7099726B2 (zh)
CN (3) CN114725267A (zh)
WO (1) WO2018084631A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575569B1 (ko) * 2018-08-13 2023-09-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN117393680B (zh) * 2023-12-12 2024-04-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201013979A (en) * 2008-09-30 2010-04-01 Epistar Corp A method of manufacturing a light-emitting element array
EP2383805A2 (en) * 2010-04-28 2011-11-02 LG Innotek Co., Ltd Light emitting device package and lighting system having the same
KR20120132212A (ko) * 2011-05-27 2012-12-05 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
US20130153920A1 (en) * 2011-12-16 2013-06-20 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
CN104362239A (zh) * 2014-11-19 2015-02-18 湘能华磊光电股份有限公司 一种led电极结构及其制作方法
CN105280772A (zh) * 2014-06-03 2016-01-27 首尔伟傲世有限公司 发光二极管及其制造方法
WO2016129873A2 (ko) * 2015-02-13 2016-08-18 서울바이오시스 주식회사 발광소자 및 발광 다이오드
CN107534033A (zh) * 2015-04-16 2018-01-02 三菱综合材料株式会社 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326294B1 (en) * 2000-04-27 2001-12-04 Kwangju Institute Of Science And Technology Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices
JP4733371B2 (ja) 2004-08-18 2011-07-27 三菱化学株式会社 ｎ型窒化物半導体用のオーミック電極およびその製造方法
DE102010009717A1 (de) 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR20120126856A (ko) * 2011-05-13 2012-11-21 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 이용한 발광장치
KR101280221B1 (ko) * 2011-05-13 2013-07-05 (주)버티클 반도체 소자 및 그 제조 방법
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
KR101936312B1 (ko) 2012-10-09 2019-01-08 엘지이노텍 주식회사 발광소자
KR101565122B1 (ko) * 2012-11-05 2015-11-02 일진엘이디(주) 열전도성 기판을 갖는 단일칩 반도체 발광소자
JP6466653B2 (ja) 2013-05-17 2019-02-06 スタンレー電気株式会社 窒化物半導体発光素子、および窒化物半導体ウェーハ
JP6192378B2 (ja) 2013-06-18 2017-09-06 学校法人 名城大学 窒化物半導体発光素子
JP6299540B2 (ja) 2014-09-16 2018-03-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201013979A (en) * 2008-09-30 2010-04-01 Epistar Corp A method of manufacturing a light-emitting element array
EP2383805A2 (en) * 2010-04-28 2011-11-02 LG Innotek Co., Ltd Light emitting device package and lighting system having the same
KR20120132212A (ko) * 2011-05-27 2012-12-05 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
US20130153920A1 (en) * 2011-12-16 2013-06-20 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
CN105280772A (zh) * 2014-06-03 2016-01-27 首尔伟傲世有限公司 发光二极管及其制造方法
CN104362239A (zh) * 2014-11-19 2015-02-18 湘能华磊光电股份有限公司 一种led电极结构及其制作方法
WO2016129873A2 (ko) * 2015-02-13 2016-08-18 서울바이오시스 주식회사 발광소자 및 발광 다이오드
CN107534033A (zh) * 2015-04-16 2018-01-02 三菱综合材料株式会社 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法

Also Published As

Publication number Publication date
JP2022153366A (ja) 2022-10-12
CN114725264A (zh) 2022-07-08
JP2019533908A (ja) 2019-11-21
CN114725267A (zh) 2022-07-08
JP7099726B2 (ja) 2022-07-12
CN109923682B (zh) 2022-05-03
WO2018084631A1 (ko) 2018-05-11
US10847676B2 (en) 2020-11-24
EP3537486A4 (en) 2020-08-12
US20190259910A1 (en) 2019-08-22
EP3537486A1 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
CN109417111B (zh) 半导体器件
CN108352429A (zh) 发光器件和包括发光器件的发光器件封装
CN109390446A (zh) 半导体器件
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
CN107799639A (zh) 半导体器件及包括其的半导体器件封装
CN109417112A (zh) 半导体器件和包括半导体器件的半导体器件封装
CN108110110A (zh) 半导体器件和包括该半导体器件的半导体器件封装
US10636939B2 (en) Semiconductor device
CN109983588B (zh) 半导体元件
CN109716542A (zh) 半导体器件
KR102568298B1 (ko) 반도체 소자
JP2022153366A (ja) 半導体素子およびこれを含む半導体素子パッケージ
CN110034217A (zh) 半导体器件
KR20180006821A (ko) 반도체 소자
CN110199398B (zh) 半导体器件和包括该半导体器件的半导体器件封装
CN109564956B (zh) 半导体器件
KR101860318B1 (ko) 발광 소자
KR102577879B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR101832165B1 (ko) 발광소자
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102607885B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180012627A (ko) 반도체 소자
KR20180024998A (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210716

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, Korea

Applicant before: LG INNOTEK Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant