CN109417112A - 半导体器件和包括半导体器件的半导体器件封装 - Google Patents

半导体器件和包括半导体器件的半导体器件封装 Download PDF

Info

Publication number
CN109417112A
CN109417112A CN201780039190.XA CN201780039190A CN109417112A CN 109417112 A CN109417112 A CN 109417112A CN 201780039190 A CN201780039190 A CN 201780039190A CN 109417112 A CN109417112 A CN 109417112A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
conductive semiconductor
conductive
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780039190.XA
Other languages
English (en)
Other versions
CN109417112B (zh
Inventor
崔洛俊
金炳祚
吴炫智
洪埩熀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160079489A external-priority patent/KR20180001009A/ko
Priority claimed from KR1020160112146A external-priority patent/KR102552889B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to CN202210649550.0A priority Critical patent/CN115101641A/zh
Publication of CN109417112A publication Critical patent/CN109417112A/zh
Application granted granted Critical
Publication of CN109417112B publication Critical patent/CN109417112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

实施例涉及半导体器件、半导体器件封装和用于制造半导体器件的方法，该半导体器件包括发光结构，该发光结构包括第一导电半导体层、第二导电半导体层、布置在第一导电半导体层和第二导电半导体层之间的有源层、以及布置在第一导电半导体层和有源层之间或者布置在第一导电半导体层内部的中间层，其中第一导电半导体层、中间层、有源层、第二导电半导体层包括铝，并且中间层包括具有比第一导电半导体层的铝组分低的铝组分的第一中间层。

Description

半导体器件和包括半导体器件的半导体器件封装
技术领域
实施例涉及半导体器件和包括半导体器件的半导体器件封装。
背景技术
包括诸如GaN、AlGaN等化合物的半导体器件具有许多优点，诸如宽且易于调节的带隙能量等，并且能够不同地用作发光器件、光接收器件、各种二极管等等。
具体地，由于薄膜生长技术和器件材料的发展，使用III-V族或II-VI族化合物半导体材料的诸如发光二极管或激光二极管的发光器件可以实现各种颜色，诸如红光、绿光、蓝光、紫外线等，使用荧光体或通过组合颜色实现高效率的白光，并且与诸如荧光灯和白炽灯的传统光源相比具有低功耗、半永久寿命、快速响应时间、安全性和环境友好性的优点。
此外，当使用III-V族或II-VI族化合物半导体材料制造诸如光电探测器或太阳能电池的光接收器件时，由于元件材料的发展，光接收元件吸收各种波长区域的光以产生光电流，从而可以使用从伽马射线到无线电波长区域的各种波长区域的光。此外，利用快速响应速度、安全性、环境友好性和易于控制器件材料的优点，该灯装置还能够容易地用于功率控制、微波电路或通信模块。
因此，半导体器件的应用已经扩展到光通信设备的传输模块、代替配置液晶显示器(LCD)装置的背光的冷阴极荧光灯(CCFL)的发光二极管(LED)背光、能够代替荧光灯或白炽灯的白色LED照明装置、车辆的前灯、交通信号灯、用于检测气体或火灾的传感器等。另外，半导体器件的应用可以扩展到高频应用电路、另一功率控制装置和通信模块。
特别地，发射紫外波长区域的光的发光器件能够被用于硬化工艺并且由于杀菌作用而用于固化、医疗和杀菌应用。
最近，已经积极地进行对紫外发光器件的研究，但是存在难以实现垂直型紫外发光器件并且在分离衬底的工艺中结晶度降低的问题。
在传统的半导体器件中，由于晶格失配和半导体层之间的热膨胀系数的差异，能够在每个半导体层中改变应变(strain)。应变变化可能导致半导体层中的位错或缺陷。位错或缺陷可能导致V形坑(V-pit)或裂缝，并且V形坑或裂缝可能产生漏电流。
发明内容
技术问题
示例性实施例涉及提供垂直型紫外半导体器件。
此外，示例性实施例涉及提供具有高结晶度的半导体器件。
此外，示例性实施例涉及提供具有改进的光学功率的半导体器件。
此外，示例性实施例涉及提供一种能够通过增强p型掺杂剂的反向扩散来改进光的提取效率的半导体器件。
在实施例中要解决的问题不限于上述问题，并且还包括能够从下面描述的问题的解决方案和实施例确定的目的和效果。
技术方案
本发明的一个方面提供一种半导体器件，该半导体器件包括：发光结构，该发光结构包括第一导电半导体层、第二导电半导体层、有源层和中间层，所述有源层被布置在第一导电半导体层和第二导电半导体层之间，该中间层被布置在第一导电半导体层和有源层之间或者被布置在第一导电半导体层内部，其中，第一导电半导体层、中间层、有源层和第二导电半导体层可以包括铝，并且中间层可以包括第一中间层，该第一中间层具有比第一导电半导体层的铝组分低的铝组分。
中间层可以包括第一中间层和第二中间层，第二中间层具有比第一中间层的铝组分高的铝组分。
第二中间层的铝组分可以高于第一导电半导体层的铝组分。
多个第一中间层和多个第二中间层可以交替地堆叠。
第一中间层的厚度可以大于第二中间层的厚度。
第一中间层与第二中间层的厚度比可以在2:1至6:1的范围中。
中间层的总厚度可以在50nm至1000nm的范围中。
第一中间层的铝组分可以在30％至60％的范围中。
第二中间层的铝组分可以在60％至100％的范围中。
第一导电半导体层可以包括第一-第一导电半导体层和第一-第二导电半导体层，并且中间层可以布置在第一-第一导电半导体层和第一-第二导电半导体层之间。
第一-第二导电半导体层可以布置为比第一-第一导电半导体层更靠近有源层。
第一-第二导电半导体层的铝组分可以低于第一-第一导电半导体层的铝组分。
第一-第一导电半导体层的厚度可以大于第一-第二导电半导体层的厚度。
发光结构可以包括多个凹槽，所述多个凹槽通过穿过第二导电半导体层和有源层被布置为直接到第一-第二导电半导体层的某个区域。
半导体器件还可以包括第一导电层，该第一导电层被布置在多个凹槽中的每个凹槽内，并且具有电连接到第一-第二导电半导体层的连接电极。
中间层可以布置在第一导电半导体层和有源层之间。
发光结构可以包括多个凹槽，所述多个凹槽通过穿过第二导电半导体层、有源层和中间层被布置为直到第一导电半导体层的某个区域。
半导体器件还可以包括第一导电层，该第一导电层被布置在多个凹槽中的每个凹槽内，并且具有电连接到第一导电半导体层的连接电极。
本发明的另一方面提供一种半导体器件封装，该半导体器件封装包括主体和布置在主体上的半导体器件，其中半导体器件可以包括发光结构，该发光结构包括第一导电半导体层、第二导电半导体层、布置在第一导电半导体层和第二导电半导体层之间的有源层、以及布置在第一导电半导体层和有源层之间或者布置在第一导电半导体层内部的中间层。第一导电半导体层、中间层、有源层和第二导电半导体层可以包括铝，并且中间层可以包括具有比第一导电半导体层的铝组分低的铝组分的第一中间层。
本发明的又一方面提供一种用于制造半导体器件的方法，该方法包括在衬底上顺序形成光吸收层和上述发光结构；以及通过用激光照射衬底将光吸收层与第一导电半导体层分离，其中在分离期间，光吸收层和中间层可以吸收激光。
有益效果
根据示例性实施例，能够制造垂直型紫外发光器件。
此外，能够改进紫外发光器件的结晶度。
此外，能够改进光学功率。
此外，改进位错的传播，使得能够减小最终半导体层的线位错(threadingdislocation)密度(TDD)以改进发光效率。
另外，因为第二导电半导体层和电子阻挡层(EBL)中的每个的第二导电类型掺杂剂的掺杂浓度保持恒定，所以可以通过改进从EBL到有源层的p型掺杂剂的反向扩散来改进光的提取效率。
另外，通过改进位错或缺陷，可以改进由于漏电流引起的电特性的劣化。
此外，能够通过解决位错或缺陷来实现紫外发光器件的全横向电(TE)极化。
本发明的各种有益优点和效果不受详细描述的限制，并且应通过对本发明的详细实施例的描述而容易地理解。
附图说明
图1是根据本发明的一个实施例的发光结构的概念图。
图2是根据本发明的另一实施例的发光结构的概念图。
图3是根据本发明的一个实施例的半导体器件的概念图。
图4是根据本发明的另一实施例的半导体器件的概念图。
图5a是根据本发明的又一实施例的半导体器件的概念图。
图5b是图5a的修改实施例。
图6a和6b是根据本发明的实施例的半导体器件的平面图。
图7是具有光吸收层和在其中形成的中间层的发光结构的概念图。
图8是具有块状结构的光吸收层的横截面照片。
图9是具有超晶格结构的光吸收层的横截面照片。
图10是用于描述分离衬底的工艺的图。
图11是用于描述蚀刻发光结构的工艺的图。
图12是图示制造的半导体器件的图。
图13是根据本发明的一个实施例的半导体器件封装的概念图。
图14是图示根据实施例的半导体器件的横截面图。
图15是图示图1的半导体器件的区域A的横截面图。
图16是示出通过二次离子质谱(SIMS)分析的第二-第二导电半导体层和第二-第三导电半导体层的掺杂剂浓度的图。
图17和18是将比较示例和示例的响应面方法(RSM)数据进行比较的图。
图19是示出根据实施例的第二至第三导电半导体层的表面的照片。
图20至图23是图示根据实施例的制造半导体器件的方法的横截面图。
图24是图示根据实施例的发光器件封装的横截面图。
具体实施方式
本实施例可以以其他形式修改，或者各种实施例可以彼此组合，并且因此本公开的范围不限于下面描述的每个实施例。
尽管在另一实施例中没有描述在特定实施例中描述的项目，但是除非在其他实施例中另外描述或者只要其中不存在相互矛盾的描述，该项目可以被理解为与另一实施例相关。
例如，当在特定实施例中描述配置A的特征并且在另一实施例中描述配置B的特征时，即使当其中组合配置A和配置B的实施例未明确地描述，除非在其他实施例中另有说明或者只要其中不存在相互矛盾的解释，则应理解，它们将落入本公开的范围内。
在实施例的描述中，当元件被描述为在另一元件“上”或“下”形成时，术语“在...上”或“在......下”包括两个元件相互直接接触的含义和一个或多个其他组件在两个组件之间(间接地)布置和形成的含义。此外，当被描述为“在上方(上)或下方(下)，或在上面或下面”时，相对于一个元件，方向可以不仅包括向上方向而且还包括向下方向。
在下文中，将参考附图详细地描述本发明的实施例，其适合于由本发明所属领域的技术人员实现。
根据本发明的示例性实施例的发光结构可以输出紫外(UV)波长范围的光。例如，发光结构可以发射近UV波长范围(UV-A)范围内的光、远UV波长范围(UV-B)范围内的光或者深UV波长范围(UV-C)范围内的光。波长范围可以由发光结构120的铝(Al)组分比确定。
例如，近UV波长范围内的光(UV-A)可以具有320nm至420nm范围内的波长，远UV波长范围内的光(UV-B)可以具有280nm至320nm的范围内的波长，并且深UV波长范围内的光(UV-C)可以具有100nm至280nm范围内的波长。
图1是根据本发明的一个实施例的发光结构的概念图。
根据本实施例的发光结构120A包括第一导电半导体层124、第二导电半导体层127、有源层126、以及布置在第一导电半导体层124和有源层126之间的中间层125。
第一导电半导体层124、中间层125、有源层126和第二导电半导体层127包括Al。可以根据所需的UV波长范围来控制Al组分。
第一导电半导体层124可以由III-IV族或II-V族化合物半导体形成，并且可以掺杂有第一掺杂剂。第一导电半导体层124可以由具有Inx1Aly1Ga1-x1-y1N(0≤x1≤1，0≤y1≤1，并且0≤x1+y1≤1)的组成式的半导体材料，例如，选自GaN、AlGaN、InGaN、InAlGaN等之中的半导体材料形成。此外，第一掺杂剂可以是n型掺杂剂，诸如Si、Ge、Sn、Se或Te。当第一掺杂剂是n型掺杂剂时，掺杂有第一掺杂剂的第一导电半导体层124可以是n型半导体层。
有源层126被布置在第一导电半导体层124和第二导电半导体层127之间。有源层126是通过第一导电半导体层124注入的电子(或者空穴)和通过第二半导体层127注入的空穴(或电子)相遇的层。在有源层126中，电子和空穴可以由于其复合而转变为低能级，并且有源层126可以发射具有UV波长的光。
有源层126可以具有单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构或量子线结构中的任何一种，但是有源层126的结构不限于此。
中间层125可以布置在第一导电半导体层124和有源层126之间。中间层125包括具有低于第一导电半导体层124的Al组分的第一中间层125a，和具有高于第一导电半导体层124的Al组分的第二中间层125b。多个第一中间层125a和多个第二中间层125b可以交替地布置。
第一中间层125a的Al组分可以低于第一导电半导体层124的Al组分。在激光剥离(LLO)工艺期间，第一中间层125a可以吸收照射到发光结构120上的光以用于防止对有源层126的损坏。因此，根据本实施例的半导体器件可以减少对有源层的损坏，从而改进光学功率、电特性和可靠性。
可以适当地调整第一中间层125a的厚度和Al组分以吸收在LLO工艺期间照射到发光结构120上的激光。第一中间层125a的Al组分可以在30％至60％的范围内，并且其厚度可以在1nm至10nm的范围内。例如，第一中间层125a可以由AlGaN形成，但是本发明不特别限于此。
第二中间层125b的Al组分可以高于第一导电半导体层124的Al组分。第二中间层125b增加由第一中间层125a降低的Al组分，使得从中间层125的下部传输的晶格缺陷的传播方向可以在第一中间层125a和第二中间层125b之间的界面处改变。多个晶格缺陷可以在界面处彼此合并，使得可以减少在中间层125上方传播的晶格缺陷。因此，可以减少在中间层125上生长的外延层的晶格缺陷，并且可以改进结晶度。此外，由于与第一导电半导体层124的Al含量差异导致的折射率差异，可以改进光的提取效率。
例如，第二中间层125b的Al组分可以在60％至100％的范围内，并且其厚度可以在0.1nm至2.0nm的范围内。第二中间层125b可以由AlGaN或AlN制成，但是本发明不特别限于此。
例如，为了吸收具有246nm波长的激光，第一中间层125a的厚度可以大于第二中间层125b的厚度。第一中间层125a的厚度可以在1.0nm至10.0nm的范围内，并且第二中间层125b的厚度可以在0.5nm至2.0nm的范围内。
第一中间层125a至第二中间层125b的厚度比(第一中间层：第二中间层)可以在2:1至6:1的范围内。当厚度比大于2:1时，能够确保能够充分吸收激光的第一中间层的厚度，并且当厚度比小于6:1时，第二中间层的厚度可以被确保以控制第一和第二中间层的Al组分。
当厚度比小于2:1时，第一中间层125a变薄并且难以充分吸收激光，然而当厚度比大于6:1时，第二中间层125b变为太薄使得第一和第二中间层的Al组分变得更低。
中间层125的总厚度可以在50nm至小于1000nm的范围内。当满足这样的范围时，可以在激光被充分吸收时保持结晶度。当总厚度小于50nm时，第一中间层125a的厚度变薄，并且因此难以充分吸收246nm激光，然而当总厚度大于1000nm时，中间层的Al组分变低，并且因此结晶性降低。
第二导电半导体层127可以形成在有源层126上，可以由III-V族或II-VI族化合物半导体形成，并且可以掺杂有第二掺杂剂。第二导电半导体层127可以由具有Inx5Aly2Ga1-x5-y2N(0≤x5≤1，0≤y2≤1，并且0≤x5+y2≤1)的组成式的材料形成，或者可以由选自AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP之中的材料形成。当第二掺杂剂是诸如Mg、Zn、Ca、Sr或Ba的p型掺杂剂时，掺杂有第二掺杂剂的第二导电半导体层127可以是p型半导体层。
当第二导电半导体层127由AlGaN制成时，由于AlGaN的低导电性，空穴注入可能不平滑。因此，具有相对高的导电率和与第二导电半导体层126的极性相同的极性的GaN可以布置在第二导电半导体层127的下表面上。然而，本发明不特别限于此，并且第二导电半导体层127的Al组分可以减小到1％至10％的范围，使得可以在第二电极和第二导电半导体层127之间形成欧姆接触。
图2是根据本发明的另一实施例的发光结构的概念图。
根据本实施例的发光结构120B包括第一导电半导体层124a和124b、第二导电半导体层127、布置在第一导电半导体层124a和124b与第二导电半导体层127之间的有源层126以及布置在第一导电半导体层124a和124b之间的中间层125。
第一导电半导体层124a和124b包括第一-第一导电半导体层124a和第一-第二导电半导体层124b，并且中间层125可以布置在第一-第一导电半导体层124a和第一-第二导电半导体层124b之间。
第一-第二导电半导体层124b可以布置为比第一-第一导电半导体层124a更靠近有源层126。第一-第二导电半导体层124b的Al组分可以低于第一-第一导电半导体层124a的Al组分。第一-第二导电半导体层124b的Al组分可以在40％至70％的范围内，并且第一-第一导电半导体层124a的Al组分可以在50％至80％的范围内。
第一-第二导电半导体层124b的厚度可以比第一-第一导电半导体层124a的厚度薄。第一-第一导电半导体层124a可以具有相对于第一-
第二导电半导体层124b的厚度的130％或更大的厚度。根据这种结构，因为在具有高Al组分的第一-第一导电半导体层124a充分生长之后形成中间层125，所以可以改进发光结构120的整体结晶度。
图1中描述的配置可以直接应用于中间层125的配置(Al组分、厚度等)。中间层125可以根据需要掺杂有第一掺杂剂。
图3是根据本发明的一个实施例的半导体器件的概念图，并且图4是根据本发明的另一实施例的半导体器件的概念图。
图1中描述的结构可以直接应用于发光结构120A的结构。参考图3，通过穿过第二导电半导体层127和有源层126，可以将凹槽128布置为直到中间层125的某个区域。
第一电极142可以与中间层125接触以电连接到第一导电半导体层124。中间层125具有低于第一导电半导体层124的Al组分的Al组分，使得中间层125可以有利于分布电流。然而，本发明不特别限于此，并且凹槽128可以通过穿过中间层125设置在第一导电半导体层124的某个区域中。
中间层125可以掺杂有n型掺杂剂。因此，中间层125可以被定义为在第一导电半导体层124中具有低Al组分的第一-第三导电半导体层。
第一导电层165包括布置在凹槽128中并且电连接到第一导电半导体层124的连接电极167。第一电极142可以布置在连接电极167和第一导电半导体层124之间。第一电极142可以是欧姆电极。
第一凹槽128可以布置成使得从凹槽128的上表面到发光结构的上表面的距离变为1μm至4μm范围内的值。当从发光结构的上表面到凹槽128的上表面的距离小于1μm时，发光器件的可靠性可能降低，然而当从发光结构的上表面到凹槽128的上表面的距离超过4μm时，由于发光结构中的晶体缺陷等，光的提取效率可能降低。
第二导电层150可以布置在第二导电半导体层127的下表面上并且与其电连接。第二导电层150可以布置在多个连接电极167之间的区域中。第二导电层150的一个区域可以被暴露以电连接到电极焊盘。虽然未在附图中示出，但是第二电极(欧姆电极)可以布置在第二导电层150和第二导电半导体层127之间。
第一导电层165和第二导电层150中的每个可以由透明导电氧化物(TCO)膜形成。TCO膜可以由选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)、铝镓锌氧化物(AGZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、锑锡氧化物(ATO)、GZO、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO等之中的材料形成。
第一导电层165和第二导电层150可以包括不透明金属，诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf等。此外，第一导电层165可以配置有由TCO膜和不透明金属的混合物制成的一个或多个层，但是本发明不限于此。
绝缘层130可以由选自SiO2、SixOy、Si3N、SixNy、SiOxNy、Al2O3、TiO2、AlN等中的至少一种形成，但是本发明不限于此。绝缘层130可以使连接电极167与有源层126和第二导电半导体层127电绝缘。
图4是根据本发明的另一实施例的半导体器件的概念图。
图2中描述的结构可以直接应用于发光结构120B的结构。参考图4，第一导电半导体层124可以包括第一-第一导电半导体层124a和第一-第二导电半导体层124b、以及中间层125，并且可以布置在第一-第一导电半导体层124a和第一-第二导电半导体层124b之间。
凹槽128可以通过穿过第二导电半导体层127、有源层126和第一-第二导电半导体层124b而被布置为直到中间层125的某个区域。中间层125具有低于第一导电半导体层124的Al组分，使得中间层125有利于分布电流。
然而，本发明不特别限于此，并且凹槽128可以布置在第一-第二导电半导体层124b的某个区域中。
在这种情况下，第一-第二导电半导体层124b可以布置为比第一-第一导电半导体层124a更靠近有源层126，并且第一-第二导电半导体124b的Al组分和厚度可以小于第一-第一导电半导体层124a的Al组分和厚度。
第二中间层125b的厚度可以在500nm至1000nm的范围内。第一中间层125a的厚度可以在600nm至1500nm的范围内。第一中间层125a的厚度可以根据不规则图案的深度而变化。
发光结构120可以包括通过穿过第二导电半导体层127和有源层126而被布置在第一-第二导电半导体层124b的一些区域中的多个凹槽128。
第一导电层165可以包括布置在多个凹槽128中的每个凹槽内部并且电连接到第一-第二导电半导体层124b的连接电极167、以及布置在第一-第二导电半导体层124b和连接电极167之间的第一电极142。第一-第二导电半导体层124b具有相对低的Al含量，使得第一-第二导电半导体层124b可以有利于注入和分布电流。然而，本发明不特别限于此，并且第一-第一导电半导体层124a和第一-第二导电半导体层124b可以具有相同的Al组分，并且凹槽128可以形成为直到第一-第一导电半导体层124a的某个区域。
图5a是根据本发明的又一实施例的半导体器件的概念图，并且图5b是图5a的修改实施例。
图1中描述的发光结构120的配置可以直接应用于图5a的发光结构120的配置。通过穿过第二导电半导体层127和有源层126，可以将凹槽128布置为直到中间层125的某个区域。然而，本发明并不特别限于此，并且凹槽128可以通过穿过中间层125而布置在发光结构120A的某个区域中。
参考图5b，凹槽128可以通过穿过第二导电半导体层127、有源层126和第一-第二导电半导体层124b而被布置为直到中间层125的某个区域。
中间层125具有低于第一导电半导体层124的Al组分，使得中间层125有利于分布电流。中间层125可以掺杂有n型掺杂剂。然而，本发明不特别限于此，并且凹槽128可以布置在第一-第二导电半导体层124b的某个区域中。
第一电极142可以布置在凹槽128的上表面上以电连接到第一导电半导体层124。第二电极246可以布置在第二导电半导体层127的下部处。
第一电极142和第二电极246可以是欧姆电极。第一电极142和第二电极246可以由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IZO氮化物(IZON)、Al-Ga ZnO(AGZO)、In-GaZnO(IGZO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au和Hf之中的至少一种形成，但本发明不限于这些材料。
第二电极焊盘166可以布置在半导体器件的一侧的边缘处。按压第二电极焊盘166的中央部分，使得第二电极焊盘166的上表面可以具有凹入部分和凸起部分。导线(未示出)可以结合到上表面的凹入部分。因此，可以加宽结合区域，使得第二电极焊盘166和导线可以更牢固地结合。
第二电极焊盘166可以用于反射光，使得当第二电极焊盘166布置为靠近发光结构120时，可以改进光的提取效率。
第二电极焊盘166的凸起部分的高度可以高于有源层126的高度。因此，第二电极焊盘166可以向上反射在器件的水平方向中从有源层126发射的光，从而改进光的提取效率并且控制光的方向性。
第一绝缘层131在第二电极焊盘166的下部部分地打开，使得第二导电层150和第二电极246可以电连接。钝化层180可以形成在发光结构120的上表面和侧表面上。钝化层180可以是与第二电极246相邻的区域，但是可以与第二电极246下方的第一绝缘层131接触。
例如，第一绝缘层131被打开并且因此第二电极246与第二导电层150接触的部分的宽度d22可以在40μm至90μm的范围内。当宽度d22小于40μm时，工作电压可能上升，而当宽度d22大于90μm时，可能难以确保不使第二导电层150暴露于外部的工艺余量。当第二导电层150暴露于第二电极246的外部区域时，发光器件的可靠性可能降低。因此，宽度d22可以优选地落入相对于第二电极焊盘166的总宽度的60％至95％的范围内。
第一绝缘层131可以使第一电极142与有源层126和第二导电半导体层127电绝缘。此外，第一绝缘层131可以使第二电极246和第二导电层150与第一导电层165电绝缘。
绝缘层131可以由选自SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等中的至少一种形成，但是本发明不限于此。第一绝缘层131可以形成有单层或多层。例如，第一绝缘层131可以是具有包括AlSi氧化物或Ti化合物的多层结构的分布式布拉格反射器(DBR)。然而，本发明不限于此，并且第一绝缘层131可以包括各种反射结构。
当第一绝缘层131执行绝缘功能时，从有源层126朝向其侧表面发射的光可以向上反射，以改进光的提取效率。如下所述，在UV半导体器件中，随着凹槽128的数量增加，光的提取效率可能更有效。
第二导电层150可以覆盖第二电极246。因此，第二电极焊盘166、第二导电层150和第二电极246可以形成一个电通道。
第二导电层150可以完全围绕第二电极246以与第一绝缘层131的侧表面和上表面接触。第二导电层150可以由具有对第一绝缘层131的高粘合强度的材料形成、由选自由Cr、Al、Ti、Ni、Au等组成的组中的至少一种材料及其合金形成，并且由单层或多层形成。
当第二导电层150与第一绝缘层131的侧表面和上表面接触时，可以改进第二电极246的热和电可靠性。此外，第二导电层150可以具有向上反射在第一绝缘层131和第二电极246之间发射的光的功能。
第二导电层150可以布置在第二分隔距离内，该第二分隔距离对应于第二导电半导体层在第一绝缘层131和第二电极246之间暴露的区域。第二导电层150可以接触第二分离距离内的第二电极246的侧表面和上表面以及第一绝缘层131的侧表面和上表面。
此外，第二导电层150与第二导电半导体层127接触的区域可以布置在第二分离距离内以形成肖特基结，使得可以容易地分布电流。
第二绝缘层132使第二电极246和第二导电层150与第一导电层165电绝缘。第一导电层165可以通过穿过第二绝缘层132被电连接到第一电极142。
第一导电层165和结合层160可以沿着发光结构120的下表面和凹槽128的形貌布置。第一导电层165可以由具有高反射率的材料形成。例如，第一导电层165可以包括Al。当第一导电层165包括Al时，第一导电层165用于向上反射从有源层126发射的光，从而可以改进光的提取效率。
结合层160可以包括导电材料。例如，结合层160可以包括选自由金(Au)、Sn、In、Al、Si、Ag、Ni和铜(Cu)或其合金组成的组中的材料。
衬底170可以由导电材料形成。例如，衬底170可以包括金属或半导体材料。衬底170可以是具有高导电率和/或高导热率的金属。在这种情况下，半导体器件工作时产生的热量可以迅速地排放到外面。
衬底170可以包括选自由Si、钼(Mo)、Si、钨(W)、Cu和Al或其合金组成的组中的材料。
可以在发光结构120的上表面上形成不规则体。不规则体可以改进从发光结构120发射的光的提取效率。根据UV波长，不规则体可以具有不同的平均高度，并且，在UV-C的情况下，当不规则体中的每个的高度在300nm至800nm的范围内并且其各自的平均高度在500nm至600nm的范围内时，光的提取效率可以被改进。
图6a和6b是根据本发明的实施例的半导体器件的平面图。
当发光结构120的Al组分增加时，发光结构120内部的电流扩散特性可能劣化。此外，与GaN基的蓝光发光器件相比，有源层126增加发射到其侧表面的光量(即，横向磁(TM)模式)。可以在UV半导体器件中生成TM模式。
根据本实施例，当与发射蓝光的GaN半导体相比时，可以在发射用于电流扩散的UV波长区域中的光的GaN半导体中形成相对大量的凹槽128，并且第一电极142可以布置在大量凹槽128中的每个处。
参考图6a，当Al组分增加时，电流分布特性可能降低。因此，电流仅分布到与每个第一电极142相邻的位置，使得电流密度可以在远离每个第一电极142的位置处急剧降低。因此，有效发光区域P2可能变得更窄。有效发光区域P2可以被定义为相对于具有最高的电流密度的第一电极附近的位置P1具有40％或更小的电流密度的边界位置。例如，可以根据注入电流的水平和距离凹槽128的中心的40μm内的区域中的Al组分来调整有效发光区域P2。
具体地，相邻的第一电极142之间的低电流密度区域P3具有低电流密度，并且因此几乎不会有助于发光。因此，在本实施例中，第一电极142更多地布置在具有低电流密度的低电流密度区域P3中，使得可以改进光学功率。
通常，因为GaN半导体层具有相对高的电流扩散特性，所以凹槽128和第一电极142的面积可以优选地最小化。这是因为随着凹槽128和第一电极142的面积变大，有源层126的面积变小。然而，在本实施例中，因为由于Al组分的高电流扩散特性相对较低，所以优选的是，即使有源区域126的面积增加，也可以通过增加第一电极142的数量来减小低电流密度区域P3。
参考图6b，当凹槽128的数量是48时，凹槽128可以不在水平和垂直方向上直线地布置，并且可以以Z字形方式布置。在这种情况下，低电流密度区域P3的面积变窄，使得大多数有源层可以参与发光。当凹槽128的数量在70到110的范围内时，可以更有效地分布电流，使得可以进一步降低工作电压并且可以改进光学功率。在发射UV-C光的半导体器件中，当凹槽128的数量小于70时，电学和光学特性可能劣化，然而当凹槽128的数量大于110时，电特性可能会改进，但是减小发光层的体积，使得光学特性可能降低。
其中多个第一电极142与第一导电半导体层122接触的第一面积可以在水平方向中的发光结构120的最大横截面面积的7.4％至20％的范围内或在10％至20％的范围内。第一面积可以是其中第一电极142与第一导电半导体层122接触的面积的总和。
当多个第一电极142的第一面积小于7.4％时，由于电流扩散特性不足，光学功率降低，然而当第一面积超过20％时，有源层和第二电极的面积过度减小，使得工作电压升高并且光学功率降低。
此外，相对于发光结构120在水平方向上的最大横截面面积，多个凹槽128的总面积可以在13％至30％的范围内。当多个凹槽128的总面积不满足上述条件时，难以将第一电极142的总面积控制在7.4％至20％的范围内。此外，存在工作电压升高和光学功率降低的问题。
第二电极246与第二导电半导体层126接触的第二面积可以在发光结构120的水平方向的最大横截面面积的35％至70％的范围内。第二面积可以是其中第二电极246与第二导电半导体层126接触的总面积。
当第二面积小于35％时，第二电极的面积变得过小，从而存在工作电压升高和空穴注入效率降低的问题。当第二面积超过70％时，第一面积不能有效地加宽，从而存在电子注入效率降低的问题。
第一面积和第二面积具有反比关系。也就是说，当增加凹槽的数量以便于增加第一电极的数量时，第二电极的面积减小。为了增加光学功率，应平衡电子和空穴的分布特性。因此，重要的是适当地确定第一面积与第二面积的比率。
多个第一电极与第一导电半导体层接触的第一面积与多个第二电极与第二导电半导体层接触的第二面积的面积比(第一面积:第二面积)可以在1:3至1:10的范围内。
当面积比大于1:10时，第一面积相对较小，使得电流分布特性可能降低。此外，当面积比小于1:3时，存在第二面积变得相对较小的问题。
图7是具有形成在其中的光吸收层和中间层的发光结构的概念图，图8是具有块状结构的光吸收层的横截面照片，图9是具有超晶格结构的光吸收层的横截面照片，图10是用于描述分离衬底的工艺的图，图11是用于描述蚀刻发光结构的工艺的图，并且图12是图示制造的半导体器件的图。
参考图7，缓冲层122、光吸收层123、第一-第一导电半导体层124a、中间层125、第一-第二导电半导体层124b、有源层126和第二导电半导体层127可以顺序地形成在生长衬底121上。
光吸收层123包括具有低Al组分的第一光吸收层123a和具有高Al组分的第二光吸收层123b。可以交替地布置多个第一光吸收层123a和多个第二光吸收层123b。
第一光吸收层123a的Al组分可以低于第一导电半导体层124的Al组分。第一光吸收层123a可以通过在LLO工艺期间吸收激光而用作分离器(separator)。因此，可以去除生长衬底。
可以适当地调节第一光吸收层123a的厚度和Al组分以吸收具有波长为246nm的激光。第一光吸收层123a的Al组分可以在20％至60％的范围内，并且其厚度可以在1nm至10nm的范围内。例如，第一中间层125a可以由AlGaN形成，但是本发明不特别限于此。然而，本发明不限于此，并且可以适当地调节Al组分和厚度以吸收激光。
第二光吸收层123b的Al组分可以高于发光结构120A的Al组分。第二光吸收层123b可以增加由第一光吸收层123a降低的Al组分，从而改进在光吸收层123上生长的第一导电半导体层124的结晶度。
例如，第二光吸收层123b的Al组分可以在60％至100％的范围内，并且其厚度可以在0.1nm至2.0nm的范围内。第二光吸收层123b可以由AlGaN或AlN制成。
为了吸收具有波长为246nm的激光，第一光吸收层123a的厚度可以大于第二光吸收层123b的厚度。第一光吸收层123a的厚度可以在1nm至10nm的范围内，并且第二光吸收层123b的厚度可以在0.5nm至2.0nm的范围内。
第一光吸收层123a与第二光吸收层123b的厚度比可以在2:1至6:1的范围内。当厚度比小于2:1时，第一光吸收层123a变薄，并且因此难以充分吸收激光，而当厚度比大于6:1时，第二光吸收层123b变为太薄，使得光吸收层的总Al组分变低。
光吸收层123的总厚度可以在100nm至400nm的范围内。当总厚度小于100nm时，第一光吸收层123a的厚度变薄，并且因此难以充分吸收具有波长为246nm的激光，而当总厚度大于400nm时，总的Al组分变得更低，使得结晶度降低。
根据本实施例，可以通过形成超晶格结构的光吸收层123来改进结晶度。利用这样的配置，光吸收层123可以用作缓冲层，用于减轻生长衬底121和发光结构120之间的晶格失配。参考图8，能够看到转移到图9的光吸收层123的表面的晶体缺陷(黑点)被相对减少使得结晶度更优异。
中间层125可以布置在第一导电半导体层124和有源层126之间或第一导电半导体层124内。中间层125包括第一中间层125a，其具有低于第一导电半导体层124的Al组分，并且包括第二中间层125b，其具有高于第一导电半导体层124的Al组分。
第一中间层125a的Al组分可以低于第一导电半导体层124的Al组分。在LLO工艺期间，第一中间层125a可以通过透射光吸收层123来吸收照射到布置在光吸收层123上的半导体层上的激光，从而用作防止损坏有源层126。因此，可以改进光学功率和电特性。图2中描述的结构可以直接应用于中间层125的配置。
参考图10，去除生长衬底121可以包括从生长衬底121侧照射激光L1以分离生长衬底121。激光L1可以具有可被第一光吸收层123a吸收的波长范围。例如，激光可以是波长范围为248nm的KrF激光，但是本发明并不特别限于此。
生长衬底121和第二光吸收层123b具有大的能带隙，使得激光L1不被吸收。然而，具有低Al组分的第一光吸收层123a可以通过吸收激光L1而被分解。因此，第一光吸收层123a可以与生长衬底121一起分离。
在这种情况下，当一部分激光通过穿过光吸收层123入射到有源层126中时，在发光结构120处发生损坏，使得光学功率可能减小。因此，根据本实施例，中间层125可以布置在第一导电半导体层124和有源层126之间，以吸收透射光吸收层123的激光。
在这种情况下，大部分激光被光吸收层吸收，使得没有足够的能量来分离中间层125。因此，即使中间层125吸收激光，中间层125也可能不会分离。此外，可以调节光吸收层123的厚度或激光的光学功率，使得防止激光的吸收和中间层125的分离。
此后，可以通过整平(leveling)来去除残留在第一导电半导体层124a上的光吸收层123-2。
参考图11，可以在第二导电半导体层127上形成第二导电层150，并且然后可以形成多个凹槽128以穿过发光结构120的第一导电半导体层124的一部分。然后，绝缘层130可以形成在凹槽128的侧表面上和第二导电半导体层127上。此后，第一电极142可以形成在由凹槽128暴露的第一导电半导体层124b中。
参考图12，第一导电层165可以形成在绝缘层130下方。第一导电层165可以通过绝缘层130与第二导电层150电绝缘。
然后，在第一导电层165下方形成导电衬底170，并且可以在通过台面蚀刻暴露的第二导电层150上形成第二电极焊盘166。
半导体器件可以配置在封装中并且可以用于固化树脂、抗蚀剂、超氧化物歧化酶(SOD)或旋涂玻璃(SOG)。可替选地，半导体器件可以被用于治疗性医疗护理或用于对空气净化器、水净化器等进行灭菌。
参考图13，半导体器件封装可以包括：主体2，其具有在其中形成的凹槽2a；半导体器件1，其被布置在主体2中；以及一对引线框架3和4，其被布置在主体2中并且电连接到半导体器件1。
主体2可以包括反射UV光的材料或涂层。此外，覆盖半导体器件1的模制构件5可以包括允许UV光透射的材料。
图14是图示根据实施例的半导体器件的横截面图，图15是图示图1的半导体器件的区域A的横截面图，图16是示出通过二次离子质谱(SIMS)分析的第二-第二导电半导体层和第二-第三导电半导体层的掺杂剂浓度的图，并且图17和18是将比较示例和示例的响应面方法(RSM)数据进行比较的图。
如图14和图15中所示，本实施例的半导体器件可以通过改进半导体层的位错来改进结晶度。本实施例的半导体器件由于半导体层之间的晶格常数的差异而改进位错，从而完全均匀地保持掺杂剂浓度，从而改进发光效率。为此，本实施例的半导体器件可以包括用于改进位错的发光结构210。
将描述根据本实施例的UV发光器件200的示例，其中UV光具有200nm至400nm范围内的波长。
发光器件200可以包括衬底201、发光结构210、以及第一电极251和第二电极253。
发光结构210包括AlN模板211、第一导电半导体层212、有源层214、电子阻挡层(EBL)230、第二-第一导电半导体层216a、第二-第二导电半导体层218a和第二至第三导电半导体层218b。在这种情况下，第二-第一导电半导体层可以被称为第二导电类型第一半导体层，第二-第二导电半导体层可以被称为第二导电类型第二半导体层，并且第二-第三导电半导体层可以被称为第二导电类型第三半导体层。
衬底201可以由具有高导热率的材料形成，并且可以是导电衬底或绝缘衬底。例如，衬底201可以由蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、GaP、InP、Ge和Ga2O3之中的至少一种形成。可以在衬底201上形成不规则结构，但是本发明不限于此。
AlN模板211可以形成在衬底201上。AlN模板211可以包括缓冲功能。AlN模板211可以减轻衬底201与形成在AlN模板211上的发光结构210的材料之间的晶格失配，并且AlN模板211可以由III-V族或II-VI族化合物半导体形成，例如，除AlN之外的GaN、InN、InGaN、AlGaN、InAlGaN和AlInN。
AlN模板211可以生长在衬底201上，以解决由于随后生长的AlGaN基半导体层之间的晶格常数差异导致的缺陷。AlN模板211可以具有完全应变的外延结构，使得在UV波长的半导体层的生长期间可以改进发光效率。也就是说，AlN模板211可以改进随后生长的AlGaN基半导体层的结晶度，从而改进UV发光器件200的发光效率。
第一导电半导体层212可以由半导体化合物形成，例如，III-V族或II-VI族化合物半导体。第一导电半导体层212可以形成有单层或多层。第一导电半导体层212可以掺杂有第一导电掺杂剂。例如，当第一导电半导体层212是n型半导体层时，第一导电半导体层212可以包括n型掺杂剂。例如，n型掺杂剂可以包括Si、Ge、Sn、Se或Te，但是本发明不限于此。
本实施例的第一导电半导体层212可以包括具有AlxGa1-xN(0<x<1)的组成式的半导体材料，但是本发明不限于此。例如，第一导电半导体层212可以由AlGaP、InGaP、AlInGaP、InP、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、InGaAs、AlInGaAs和GaP之中的一种或多种形成。
有源层214可以布置在第一导电半导体层212上。有源层214可以由单量子阱结构、MQW结构、量子线结构和量子点中的至少一种形成。有源层214是其中通过第一导电半导体层212注入的电子(或空穴)和通过第二-第一导电半导体层216a注入的空穴(或电子)相遇以由于形成有源层214的材料的能带的带隙之间的差而发光的层。
有源层214可以由化合物半导体制成。例如，有源层214可以用III-V族或II-VI族化合物半导体中的至少一种来实现。有源层214可以包括量子阱和量子壁。当有源层214用MQW结构实现时，可以交替地布置量子阱和量子壁。量子阱和量子壁中的每个可以由AlGaN/GaN、AlGaN/AlGaN、InGaN/GaN、InGaN/InGaN、InAlGaN/GaN、GaAs/AlGaAs、InGaAs/AlGaAs、GaP/AlGaP、InGaP和AlGaP之中的一种或多种对结构形成，但是本发明不限于此。
EBL 230可以布置在有源层214上。根据本实施例的EBL 230可以具有单层结构或多层结构。EBL 230可以用III-V族或II-VI族化合物半导体中的至少一种来实现，但是本发明不限于此。EBL 230可以掺杂有第二导电类型掺杂剂。例如，当EBL 230是p型半导体层时，第二导电类型掺杂剂可以包括Mg、Zn、Ca、Sr或Ba作为p型掺杂剂。
第二导电半导体层216、218a和218b可以包括第二-第一导电半导体层216、第二-第一导电半导体层218a和第二-第一导电半导体层218b。
第二-第一导电半导体层216可以布置在EBL 230上。第二-第一导电半导体层216可以用III-V族或II-VI族化合物半导体实现。例如，第二-第一导电半导体层216可以由GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP和InP之中的一种或多种形成。本实施例的第二-第一导电半导体层216可以包括AlGaN基半导体材料。第二-第一导电半导体层216可以掺杂有第二导电类型掺杂剂。当第二-第一导电半导体层216是p型半导体层时，第二导电类型掺杂剂可以包括Mg、Zn、Ca、Sr或Ba作为p型掺杂剂。
第二-第二导电半导体层218a可以布置在第二-第一导电半导体层216上。第二-第二导电半导体层218a可以包括弯曲来自第二-第一导电半导体层216的位错D的功能。为此，第二-第二导电半导体层218a可以三维地生长。第二-第二导电半导体层218a可以具有缓冲随后生长的第二-第三导电半导体层218b的功能。第二-第二导电半导体层218a可以通过弯曲来自第二-第一导电半导体层216的位错D来解决缺陷，从而解决第二导电类型掺杂剂从EBL 230向有源层214的反向扩散。参考图16，可以均匀地掺杂根据本实施例的第二-第一导电半导体层216的第二导电类型掺杂剂Mg。也就是说，根据本实施例，可以实现第二-第一导电半导体层216的稳定掺杂。
在位错D的弯曲中，将来自第二-第一导电半导体层216的位错D的起点DS与终止点DT连接的直线与第二-第一导电半导体层126的上表面之间的角度θ可以是45度或更小。这里，当直线与第二-第二导电半导体层218a的上表面之间的角度θ超过45Ω时，位错D可以从第二-第二导电半导体层218a传播到第二-第三导电半导体层218b。
第二-第二导电半导体层218a可以由包括第二导电类型掺杂剂的GaN形成，但是本发明不限于此。可以三维地生长第二-第二导电半导体层218a以弯曲来自第二-第一导电半导体层216的位错D。即，第二-第二导电半导体层218a可以通过从C面方向到A面方向弯曲来自第二-第一导电半导体层216的位错D并且在与第二-第三导电半导体层218b的界面处减少TDD来改进朝向第二导电半导体层216的位错D的传播。
具体地，参考图17和18，图17图示比较示例的RSM数据，其中省略第二-第二导电半导体层218a，并且图18图示包括第二-第二导电半导体层218a的示例的RSM数据。这里，RSM数据是应变驰豫(strain relaxation)参数，并且在比较示例中，RSM数据表示二维(2D)模式的AlGaN和P-GaN的第二-第一导电半导体层，并且在示例中，RSM数据表示AlGaN的第二-第一导电半导体层216和三维(3D)P-GaN的第二-第二导电半导体层218a。
这里，x轴与A面晶格常数的差(2/A面晶格常数的差)成反比，并且Y轴与C面晶格常数的差(2/C平面晶格常数的差)成反比。
当与比较示例比较时，示例可以在x轴方向中将AlGaN的第二-第一导电半导体层216与3D模式的P-GaN的第二-第二导电半导体层218a之间的平行失配(parallelmismatch)减小10％或更多。平行失配是应变驰豫参数，表示当第二-第一导电半导体层216和3D模式的P-GaN的第二-第二导电半导体层218a生长时保持应变的程度，并且平行失配可以解决位错D和缺陷。这里，因为x轴的变化量小，所以可以使应变的变化最小化，并且可以将变化量的最小化定义为保持或不释放应变。保持应变可以减小AlGaN的第二-第一导电半导体层216与3D模式的P-GaN的第二-第二导电半导体层218a之间的A面晶格常数的差。
第二-第二导电半导体层218a的厚度可以在10nm至50nm的范围内。当第二-第二导电半导体层218a的厚度小于10nm时，可能难以弯曲来自第二-第一导电半导体层216的位错D并且位错D可能传播到第二-第三导电半导体层218B。这里，传播到第二至第三导电半导体层218b的位错D可能导致V形坑或裂缝。V形坑或裂缝可能导致漏电流。当第二-第二导电半导体层218a的厚度超过50nm时，可能从以岛状三维生长的第二-第二导电半导体层218a的内部发生缺陷。
第二-第二导电半导体层218a和第二-第三导电半导体层218b之间的界面的粗糙度(均方根(RMS))可以是1.0nm或更大，例如，在1.0nm至5.0nm的范围内。本实施例的第二-第二导电半导体层218a可以以岛状三维地生长以包括第二-第二导电半导体层218a和第二-第二导电半导体层218b之间的界面的1.0nm或更大的粗糙度(RMS)。
第二-第二导电半导体层218a的掺杂浓度可以对应于第二-第一导电半导体层216和EBL 230中的每个的掺杂浓度。例如，第二-第二导电半导体的掺杂浓度层218a可以在1E19至5E19的范围内。第二-第二导电半导体层218a可以具有比第二至第三导电半导体层218b的掺杂浓度低的掺杂浓度。第二至第三导电半导体层218b的掺杂浓度可以高于第二-第二导电半导体层218a、第二-第一导电半导体层216和EBL230中的每个的掺杂浓度。例如，第二至第三导电半导体层218b的掺杂浓度可以在5E19至1E20的范围内。第二至第三导电半导体层218b可以具有高于第二-第二导电半导体层218a、第二-第一导电半导体层216和EBL230中的每个的掺杂浓度，从而实现与第二电极253的欧姆接触。
第二-第三导电半导体层218b可以布置在第二-第二导电半导体层218a上。对于与第二-第一导电半导体层216和第二电极253的欧姆接触，第二-第三导电半导体层218b可以由包括第二导电类型掺杂剂的GaN制成，但是本发明不限于此。第二-第三导电半导体层218b可以具有与第二电极253直接接触的平坦表面。为此，第二-第三导电半导体层218b可以通过3D模式生长方法形成。图19是示出根据实施例的第二-第三导电半导体层218b的表面的照片。本实施例的第二-第三导电半导体层218b可以具有100nm至300nm范围内的厚度。
当第二-第三导电半导体层218b的厚度小于100nm时，对于第二-第三导电半导体层218b来说可能难以与第二电极253欧姆接触，然而当第二-第三导电半导体层218b的厚度超过300nm时，在第二-第三导电半导体层218b内可能发生新的缺陷。
第二-第三导电半导体层218b可以具有1nm或更小的表面粗糙度(RMS)，例如，在0.1nm至1.0nm的范围内。本实施例的第二-第二导电半导体层216b可以具有1nm或更小的表面粗糙度(RMS)，以改进与随后形成的第二电极253的接触可靠性。图1和图2的上述实施例的配置可以被直接应用于第二-第一至第二-第三导电半导体层的配置。
这里，第一导电半导体层212是n型半导体层，并且已经描述第二-第一导电半导体层216、第二-第二导电半导体层218a和第二-第三导电半导体层218b作为p型半导体层，但本发明不限于此。发光结构210可以用n-p结结构、p-n结结构、n-p-n结结构和p-n-p结结构之中的任何一种结构来实现。
第一电极251可以布置在第一导电半导体层212上。第一电极251可以电连接到第一导电半导体层212。第一电极251可以与第二电极253电绝缘。第一电极251可以由导电氧化物、导电氮化物或金属制成。例如，第一电极251可以包括ITO、ITON、IZO、IZON、AZO、AGZO、IZTO、IAZO、IGZO、IGTO、ATO、GZO、IZON、ZnO、IrOx、RuOx、NiO、Au、Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo之中的至少一种材料，并且可以形成为单层或多层。
第二电极253可以被布置在第二-第三导电半导体层218b上。第二电极253可以与第二-第三导电半导体层218b欧姆接触。第二电极253可以由导电氧化物、导电氮化物或金属制成。例如，第二电极253可以包括ITO、ITON、IZO、IZON、AZO、AGZO、IZTO、IAZO、IGZO、IGTO、ATO、GZO、IZON、ZnO、IrOx、RuOx、NiO、Au、Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo之中的至少一种材料，并且可以形成为单层或多层。
根据本实施例，来自第二-第一导电半导体层216的位错D被三维生长的第二-第二导电半导体层218a弯曲，使得可以解决缺陷。也就是说，根据本实施例，第二-第二导电半导体层218a防止位错D传播到随后生长的第二-第三导电半导体层218b，使得TDD可以在第二-第二导电半导体层218a和第二至第三导电半导体层218b之间的界面处减小。
根据本实施例，以3D模式生长的第二-第二导电半导体层218a布置在第二-第一导电半导体层216上，以弯曲来自第二-第一导电半导体层216的位错D，使得可以改进结晶度。
根据本实施例，解决位错D的传播以减小最终半导体层的TDD，使得可以改进发光效率。
根据本实施例，第二-第一导电半导体层216和EBL 230中的每个的第二导电类型掺杂剂的掺杂浓度保持恒定，使得p-掺杂剂从EBL到有源层的反向扩散被解决以改进光的提取效率。
根据本实施例，解决位错D或缺陷，使得可以改进由漏电流引起的电特性的劣化。
根据本实施例，解决位错D或缺陷，使得可以完全实现UV发光器件的TE极化。
图20至图23是图示根据实施例的制造半导体器件的方法的横截面图。
参考图20和图21，根据本实施例的制造半导体器件的方法可以包括在衬底201上形成AlN模板211、第一导电半导体层212、有源层214、EBL 230、第二-第一导电半导体层216、第二-第二导电半导体层218a以及第二-第三导电半导体层218b。
衬底201、AlN模板211、第一导电半导体层212、有源层214、EBL 230和第二-第一导电半导体层216的材料以及其间的连接关系可以采用图14和15的技术特征。
AlN模板211、第一导电半导体层212、有源层214、EBL 230、第二-第一导电半导体层216和第二-第二导电半导体层218a可以通过金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、分子束外延(MBE)、氢化物气相外延(HVPE)等形成，但是本发明不限于此。
第二-第二导电半导体层218a可以形成在第二-第一导电半导体层216上。第二-第二导电半导体层218a可以包括弯曲来自第二-第一导电半导体层216的位错的功能。为此，第二-第二导电半导体层218a可以三维地生长。第二-第二导电半导体层218a可以具有缓冲随后生长的第二-第三导电半导体层218b的功能。第二-第二导电半导体层218a可以通过弯曲来自第二-第一导电半导体层216的位错来解决缺陷，从而解决第二导电类型掺杂剂从EBL 230向有源层214的反向扩散。根据本实施例，可以实现第二-第一导电半导体层216的稳定掺杂。
第二-第二导电半导体层218a可以由包括第二导电类型掺杂剂的GaN形成，但是本发明不限于此。可以三维地生长第二-第二导电半导体层218a以弯曲来自第二-第一导电半导体层216的位错。即，第二-第二导电半导体层218a可以通过从C面方向到A面方向弯曲来自第二-第一导电半导体层216的位错来改进位错朝向第二-第三导电半导体层218b的传播并且在与第二-第三导电半导体层218b的界面处减小TDD。
第二-第二导电半导体层218a的厚度可以在10nm至50nm的范围内。当第二-第二导电半导体层218a的厚度小于10nm时，可能难以弯曲来自第二-第一导电半导体层216的位错，并且位错可能传播到第二-第三导电半导体层218b。这里，传播到第二至第三导电半导体层218b的位错可能导致V形坑或裂缝。V形坑或裂缝可能导致漏电流。当第二-第二导电半导体层218a的厚度超过50nm时，可能从以岛状三维生长的第二-第二导电半导体层218a的内部发生缺陷。
第二-第二导电半导体层218a和第二-第三导电半导体层218b之间的界面的粗糙度(RMS)可以是1.0nm或更大，例如，在1.0nm至5.0nm的范围内。本实施例的第二-第二导电半导体层218a可以以岛状三维地生长，以包括大于1.0nm的第二-第二导电半导体层218a和第二-第三导电半导体层218b之间的界面粗糙度(RMS)。
第二-第二导电半导体层218a的掺杂浓度可以对应于第二-第一导电半导体层216和EBL 230中的每个的掺杂浓度。例如，第二-第二导电半导体的掺杂浓度层218a可以在1E19至5E19的范围内。第二-第二导电半导体层218a可以具有比第二-第三导电半导体层218b的掺杂浓度低的掺杂浓度。第二-第三导电半导体层218b的掺杂浓度可以高于第二-第二导电半导体层218a、第二-第一导电半导体层216和EBL 230中的每个的掺杂浓度。例如，第二-第三导电半导体层218b的掺杂浓度可以在5E19至1E20的范围内。第二-第三导电半导体层218b可以具有比第二-第二导电半导体层218a、第二-第一导电半导体层216和EBL230中的每个的掺杂浓度高的掺杂浓度，从而实现与第二电极253的欧姆接触。
第二-第三导电半导体层218b可以布置在第二-第二导电半导体层218a上。对于与第二-第一导电半导体层216和第二电极253的欧姆接触，第二-第三导电半导体层218b可以由包括第二导电类型掺杂剂的GaN制成，但是本发明不限于此。第二-第三导电半导体层218b可以具有与第二电极253直接接触的平坦表面。为此，第二-第三导电半导体层218b可以通过2D生长方法形成。图19是示出根据实施例的第二-第三导电半导体层218b的表面的照片。本实施例的第二-第三导电半导体层218b可以具有100nm至300nm范围内的厚度。
当第二-第三导电半导体层218b的厚度小于100nm时，对于第二-第三导电半导体层218b来说可能难以与第二电极253欧姆接触，而当第二-第三导电半导体层218b的厚度超过300nm时，在第二-第三导电半导体层218b内可能发生新的缺陷。
第二-第三导电半导体层218b可以具有1nm或更小的表面粗糙度(RMS)，例如，在0.1nm至1.0nm的范围内。本实施例的第二-第二导电半导体层216b可以具有1nm或更小的表面粗糙度(RMS)，以改进与随后形成的第二电极253的接触可靠性。
这里，第一导电半导体层212是n型半导体层，并且已经描述第二-第一导电半导体层216、第二-第二导电半导体层218a以及第二-第三导电半导体层218b作为p型半导体层，但本发明不限于此。发光结构210可以用n-p结结构、p-n结结构、n-p-n结结构和p-n-p结结构之中的任何一种结构来实现。
参考图22，第一电极251和第二电极253可以形成在发光结构210上。在发光结构210中，通过台面蚀刻，第一导电半导体层212的一部分可以从有源层214、EBL 230、第二-第一导电半导体层216、第二-第二导电半导体层218a和第二-第三导电半导体层218b被暴露。
第一电极251可以形成在暴露的第一导电半导体层212上。第一电极251可以电连接到第一导电半导体层212。第一电极251可以与第二电极253电绝缘。
第二电极253可以形成在第二-第一导电半导体层216上。第二电极253可以电连接到第二-第一导电半导体层216。
第一电极251和第二电极253中的每个可以是导电氧化物、导电氮化物或金属。例如，第一电极251和第二电极253中的每个可以包括ITO、ITON、IZO、IZON、AZO、AGZO、IZTO、IAZO、IGZO、IGTO、ATO、GZO、IZON、ZnO、IrOx、RuOx、NiO、Au、Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo之中的至少一种材料，并且可以形成为单层或多层。
参考图23，根据本实施例的结构可以是倒装芯片结构，其中第一电极251和第二电极253被布置在下部处。第一绝缘层261可以暴露第一电极251和第二电极253中的每个的下表面的一部分，并且可以形成在发光结构210上。第一绝缘层261可以与布置有第一和第二电极251和253的发光结构210的下部接触。
第一连接电极271和第二连接电极273可以分别形成在从第一绝缘层261暴露的第一电极251和第二电极253的下表面上。第一连接电极271和第二连接电极273可以通过电镀工艺形成，但是本发明不限于此。第一绝缘层261可以是氧化物或氮化物。例如，第一绝缘层261可以由选自由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等组成的组中的至少一种形成。
第一连接电极271和第二连接电极273中的每个可以由包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Cu、Au以及Hf之中的至少一种的金属或合金形成。第一连接电极271和第二连接电极273被制成为由金属、合金或诸如ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等等的透明导电材料形成的单层或多层。
第二绝缘层263可以形成在第一绝缘层261下方，并且可以与第一绝缘层261直接接触。第二绝缘层263可以暴露第一连接电极271和第二连接电极273的下部，并且可以形成在第一连接电极271和第二连接电极273的侧部上。第二绝缘层263可以通过在诸如硅酮(silicone)树脂或环氧树脂的树脂材料中添加热扩散剂来形成。热扩散剂可以包括含有Al、Cr、Si、Ti、Zn或Zr的氧化物、氮化物、氟化物和硫化物之中的至少一种材料，例如，陶瓷材料。热扩散剂可以定义为具有预定尺寸的粉末颗粒、颗粒、填料或添加剂。可以省略第二绝缘层263。
第一和第二焊盘281和283可以形成在从第二绝缘层263暴露的第一和第二连接电极271和273上。第一和第二焊盘281和283中的每个可以由金属或包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Cu、Au和Hf之中的至少一种合金形成。第一和第二焊盘281和283被制成为由金属、合金或诸如ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等的透明导电材料形成的单层或多层。
本实施例包括布置在第一导电半导体层212上方的衬底201，但是本发明不限于此。例如，可以通过LLO工艺去除衬底201。这里，LLO工艺是将激光照射到衬底201的下表面上以使衬底201与发光结构210分层的工艺。
根据本实施例，以3D模式生长的第二-第二导电半导体层218a被布置在第二-第一导电半导体层216上，以弯曲来自第二-第一导电半导体层216的位错使得可以改进结晶度。
根据本实施例，解决位错的传播以减小最终半导体层的TDD，使得可以改进发光效率。
根据本实施例，第二-第一导电半导体层216和EBL 230中的每个的第二导电类型掺杂剂的掺杂浓度保持恒定，使得p-掺杂剂从EBL到有源层的反向扩散被解决以改进光的提取效率。
根据本实施例，解决位错或缺陷，使得可以改进由漏电流引起的电特性的劣化。
根据本实施例，解决位错或缺陷，使得可以完全实现UV发光器件的TE极化。
图24是图示根据实施例的发光器件封装的横截面图。
如图24中所示，本实施例的发光器件封装300可以包括发光器件200、封装主体301、散热框架310、保护元件360、以及第一和第二引线框架320和330。
封装主体301可以包括光透射材料、反射材料和绝缘材料中的至少一种。封装主体301可以包括针对从发光器件200发射的光具有高于透射率的反射率的材料。封装主体301可以由树脂基的绝缘材料形成。例如，封装主体301可以由诸如聚邻苯二甲酰胺(PPA)或环氧树脂或硅酮树脂材料的树脂材料、Si、金属材料、光敏玻璃(PSG)、Al2O3和印刷电路板(PCB)之中的至少一种形成。例如，封装主体301可以具有正方形的顶视图形状，但是本发明不限于此。封装主体301的顶视图形状可以具有圆形或多边形形状。
封装主体301可以耦合到第一和第二引线框架320和330。主体220可以包括腔体303，用于暴露第一和第二引线框架320和330中的每个的上表面的一部分。腔体303可以暴露第一引线框架320的上表面的一部分和第二引线框架330的上表面的一部分。
第一引线框架320和第二引线框架330可以隔开预定的距离以被耦合到封装主体301。发光器件200和保护元件360可以布置在第二引线框架330处，并且发光器件200的第一导线200W1和保护元件360的导线360W可以在第一引线框架320处连接，但是本发明不限于此。第一引线框架320和第二引线框架330可以包括导电材料。例如，第一引线框架320和第二引线框架330中的每个可以由Ti、Cu、Ni、Au、Cr、钽(Ta)、铂(Pt)、Sn、Ag、磷(P)、铁(Fe)、Zn和Al之中的至少一种制成，并且可以由多层形成。例如，本实施例的第一和第二引线框架320和330中的每个可以包括包含Cu的基极层和包含覆盖基极层的Ag的抗氧化层，但是本发明不限于此。
第二引线框架330可以包括第一引线部分331a，其被暴露于腔体303的中心区域；第二引线部分331b，其被配置成通过与第一引线框架320对角地对称而对应于第一引线框架320的形状；以及第三引线部分331c，其被布置在安装有保护元件360的腔体303的拐角区域和腔体303的对角拐角区域中。包括面积和宽度的第一至第三引线部分331a、331b以及331c中的每个的形状可以在暴露于腔体303的下表面处的第二引线框330的上表面上进行各种修改。
第一引线框架320可以具有与第二引线部分331b对角地对称的弯曲结构，但是本发明不限于此。
散热框架310可以包括第一散热电极311和第二散热电极313，第一散热电极311可以包括连接至第一导线200W1的第一焊盘部分311a，并且第二散热电极313可以包括连接到第二导线200W2的第二焊盘部分313a。
发光器件200可以安装在散热框架310上。虽然本实施例将发光器件封装限定为包括散热框架310，但是可以省略散热框架310。当省略散热框架310时，发光器件200可以布置在封装主体301上。发光器件200可以包括图1至图23的技术特征。
保护元件360可以布置在第三引线部分331c上。保护元件360可以布置在从封装主体301暴露的第二引线框架330的上表面上。保护元件360可以是齐纳二极管、晶闸管、瞬态电压抑制(TVS)等，但是本发明不限于此。将描述本实施例的保护元件360作为用于保护发光器件200免受静电放电(ESD)影响的齐纳二极管的示例。保护元件360可以通过导线被连接到第一引线框架310。
本实施方案的发光器件封装可以包括发光器件200，其改进半导体层之间的晶格常数的差异，从而完全实现UV发光器件的TE极化。
上述发光器件被配置在发光器件封装中，并且因此可以用作照明系统的光源。例如，发光器件封装可以包括具有腔体的主体和耦合到主体的引线电极，并且发光器件可以被布置在主体上以电连接到引线电极。
例如，发光器件可以用作图像显示装置或照明设备的光源。
当发光器件用作图像显示装置的背光单元时，发光器件可以被用作边缘型背光单元或直下型背光单元(direct-type backlight unit)，并且当使用发光器件作为照明装置的光源时，半导体器件可以用作照明设备或灯泡型设备，并且也可以用作移动终端的光源。
除了上述发光二极管之外，发光器件还包括激光二极管。
与发光器件类似，激光二极管可以包括具有上述结构的第一导电类型半导体层、有源层和第二导电类型半导体层。此外，激光二极管使用电致发光现象，其中当在p型第一导电类型半导体和n型第二导电类型半导体结合之后电流流动时发光，但是在发光器件和激光二极管之间发射光的方向性和相位方面存在差异。也就是说，激光二极管可以使用被称为受激发射的现象和相长干涉现象在特定单一波长(即，单色光束)的相同方向上发射具有相同相位的光，并且，利用上述特征，激光二极管可以用于光通信、医疗设备、半导体处理设备等。
光接收器件的示例可以包括光电检测器，该光电检测器是一种检测光并将检测到的光的强度转换为电信号的换能器。这种光电检测器可以包括光电池(硅或硒)、光电导元件(硫化镉或硒化镉)、光电二极管(PD)(例如，在可见盲光谱区域或真盲光谱区域中具有峰值波长的PD)、光电晶体管、光电倍增管、光电管(真空或气体填充)、红外(IR)检测器等，但是本发明不限于此。
此外，诸如光电检测器的半导体器件可以使用直接带隙半导体制造，该半导体器件通常具有优异的光转换效率。可替选地，光电探测器具有多种结构，并且包括使用最通用结构的pn结的pin型光电探测器、使用肖特基结的肖特基光电探测器和金属-半导体-金属(MSM)型光电探测器。
与发光器件类似，PD可以包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层，并且可以由pn结或pin结构形成。PD通过施加反向偏压或零偏压来操作，并且当光进入光电二极管时，产生电子和空穴，并且因此电流流动。此时，电流量可以与入射到PD中的光的强度近似成比例。
光伏电池或太阳能电池是一种将光转换成电流的PD。与发光器件类似，太阳能电池可以包括具有上述结构的第一导电类型半导体层、有源层和第二导电类型半导体层。
此外，太阳能电池可以通过使用pn结的普通二极管的整流特性用作电子电路的整流器，并且可以通过用于微波电路而应用于振荡电路等。
另外，上述半导体器件不一定仅通过半导体实现，并且在某些情况下还可以包括金属材料。例如，诸如光接收器件的半导体装置可以使用Ag、Al、Au、In、Ga、N、Zn、Se、P和As之中的至少一个或者使用被掺杂有p型或者n型掺杂物的半导体材料或者本征半导体材料来实现。虽然已经参考示例性实施例主要描述本发明，但是应该理解，本发明仅用于说明性的目的而不限于所公开的示例性实施例，并且在不脱离本发明的主旨的情况下本发明所属的领域的技术人员能够设计各种修改和应用。例如，能够修改和实现实施例中具体示出的每个组件。应理解，与这些修改和应用相关的差异将落入由所附权利要求限定的本发明的范围内。

Claims (10)

1.一种半导体器件，包括
发光结构，所述发光结构包括第一导电半导体层、第二导电半导体层、有源层和中间层，所述有源层被布置在所述第一导电半导体层和所述第二导电半导体层之间，所述中间层被布置在所述第一导电半导体层和所述有源层之间或者被布置在所述第一导电半导体层内部，
其中，所述第一导电半导体层、所述中间层、所述有源层和所述第二导电半导体层包括铝；以及
所述中间层包括第一中间层，所述第一中间层具有比所述第一导电半导体层的铝组分低的铝组分。
2.根据权利要求1所述的半导体器件，其中：
所述中间层包括所述第一中间层和第二中间层，所述第二中间层具有比所述第一中间层的铝组分高的铝组分；以及
所述第二中间层的铝组分高于所述第一导电半导体层的铝组分。
3.根据权利要求2所述的半导体器件，其中：
多个第一中间层和多个第二中间层被交替地堆叠；以及
所述第一中间层的厚度大于所述第二中间层的厚度。
4.根据权利要求3所述的半导体器件，其中：
所述第一中间层与所述第二中间层的厚度比在2:1至6:1的范围中；以及
所述中间层的总厚度在50nm至1000nm的范围中。
5.根据权利要求2所述的半导体器件，其中：
所述第一中间层的铝组分在30％至60％的范围中；以及
所述第二中间层的铝组分在60％至100％的范围中。
6.根据权利要求1所述的半导体器件，其中：
所述第一导电半导体层包括第一-第一导电半导体层和第一-第二导电半导体层；以及
所述中间层被布置在所述第一-第一导电半导体层和所述第一-第二导电半导体层之间。
7.根据权利要求6所述的半导体器件，其中：
所述第一-第二导电半导体层被布置为比所述第一-第一导电半导体层更靠近所述有源层；
所述第一-第二导电半导体层的铝组分低于所述第一-第一导电半导体层的铝组分；以及
所述第一-第一导电半导体层的厚度大于所述第一-第二导电半导体层的厚度。
8.根据权利要求7所述的半导体器件，其中，所述发光结构包括多个凹槽，所述多个凹槽通过穿过所述第二导电半导体层、有源层以及所述第一-第二导电半导体层被布置为直到所述中间层的某个区域。
9.根据权利要求1所述的半导体器件，其中，所述第二导电半导体层包括：
第二-第一导电半导体层；
第二-第二导电半导体层，所述第二-第二导电半导体层被布置在所述第二-第一导电半导体层上；以及
第二-第三导电半导体层，所述第二-第三导电半导体层被布置在所述第二-第二导电半导体层上，
其中，所述第二-第二导电半导体层和所述第二-第三导电半导体层之间的界面的粗糙度(均方根(RMS))大于所述第二-第三导电半导体层的粗糙度(均方根(RMS))。
10.一种半导体器件封装，包括：
主体；以及
半导体器件，所述半导体器件被布置在所述主体上，
其中，所述半导体器件包括：
发光结构，所述发光结构包括第一导电半导体层、第二导电半导体层、有源层以及中间层，所述有源层被布置在所述第一导电半导体层和所述第二导电半导体层之间，所述中间层被布置在所述第一导电半导体层和所述有源层之间或者被布置在所述第一导电半导体层内部，
其中，所述第一导电半导体层、所述中间层、所述有源层和所述第二导电半导体层包括铝；以及
所述中间层包括第一中间层，所述第一中间层具有比所述第一导电半导体层的铝组分低的铝组分。
CN201780039190.XA 2016-06-24 2017-06-23 半导体器件和包括半导体器件的半导体器件封装 Active CN109417112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210649550.0A CN115101641A (zh) 2016-06-24 2017-06-23 半导体器件和包括半导体器件的半导体器件封装

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020160079489A KR20180001009A (ko) 2016-06-24 2016-06-24 반도체 소자 및 이를 갖는 발광소자 패키지
KR10-2016-0079489 2016-06-24
KR10-2016-0112146 2016-08-31
KR1020160112146A KR102552889B1 (ko) 2016-08-31 2016-08-31 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
PCT/KR2017/006661 WO2017222341A1 (ko) 2016-06-24 2017-06-23 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210649550.0A Division CN115101641A (zh) 2016-06-24 2017-06-23 半导体器件和包括半导体器件的半导体器件封装

Publications (2)

Publication Number Publication Date
CN109417112A true CN109417112A (zh) 2019-03-01
CN109417112B CN109417112B (zh) 2022-06-21

Family

ID=60784367

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210649550.0A Pending CN115101641A (zh) 2016-06-24 2017-06-23 半导体器件和包括半导体器件的半导体器件封装
CN201780039190.XA Active CN109417112B (zh) 2016-06-24 2017-06-23 半导体器件和包括半导体器件的半导体器件封装

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210649550.0A Pending CN115101641A (zh) 2016-06-24 2017-06-23 半导体器件和包括半导体器件的半导体器件封装

Country Status (4)

Country Link
US (1) US10734547B2 (zh)
JP (2) JP7022997B2 (zh)
CN (2) CN115101641A (zh)
WO (1) WO2017222341A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3474337A4 (en) * 2016-06-20 2019-06-12 LG Innotek Co., Ltd. SEMICONDUCTOR DEVICE
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
WO2018048275A1 (ko) 2016-09-10 2018-03-15 엘지이노텍 주식회사 반도체 소자
US10910519B2 (en) 2016-09-13 2021-02-02 Lg Innotek Co., Ltd. Semiconductor device having layers including aluminum and semiconductor device package including same
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR101982177B1 (ko) * 2017-07-25 2019-05-24 포항공과대학교 산학협력단 압력센서, 그를 포함하는 압력센서 매트릭스 어레이 및 그의 제조방법
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP6352573B1 (ja) * 2018-04-20 2018-07-04 株式会社三重ロボット外装技術研究所 接触検出装置
TWI676303B (zh) * 2018-07-10 2019-11-01 聯勝光電股份有限公司 發光晶片及其製造方法
CN109374440A (zh) * 2018-10-25 2019-02-22 浙江大学 一种可考虑土体渗蚀作用的界面环剪仪
JP2020107778A (ja) * 2018-12-28 2020-07-09 丸文株式会社 深紫外ｌｅｄ装置及びその製造方法
US11015990B2 (en) 2019-09-04 2021-05-25 Bradley Davis Grip sensor
JP7336767B2 (ja) 2019-10-03 2023-09-01 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法
KR20220157422A (ko) * 2020-03-20 2022-11-29 센서 일렉트로닉 테크놀로지, 인크 감소된 광학적 손실을 갖는 광전자 디바이스

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315352A (zh) * 2010-07-08 2012-01-11 三星Led株式会社 半导体发光器件及其制造方法
CN102576782A (zh) * 2009-08-28 2012-07-11 首尔Opto仪器股份有限公司 具有高位错密度的中间层的发光二极管及其制造方法
US20130082237A1 (en) * 2011-10-04 2013-04-04 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having enhanced light extraction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470074B2 (ja) * 1999-02-05 2003-11-25 日本電信電話株式会社 光半導体装置
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
JP2010166023A (ja) * 2008-09-30 2010-07-29 Sanyo Electric Co Ltd 半導体レーザ装置および表示装置
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
JP6005440B2 (ja) * 2011-08-22 2016-10-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
KR102160070B1 (ko) 2013-10-28 2020-09-25 서울바이오시스 주식회사 근자외선 발광 소자
WO2013147552A1 (en) 2012-03-29 2013-10-03 Seoul Opto Device Co., Ltd. Near uv light emitting device
KR20130120615A (ko) 2012-04-26 2013-11-05 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20140090801A (ko) * 2013-01-10 2014-07-18 엘지이노텍 주식회사 발광소자
US9843163B2 (en) 2014-03-31 2017-12-12 Panasonic Corporation Ultraviolet light emitting element and electrical device using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576782A (zh) * 2009-08-28 2012-07-11 首尔Opto仪器股份有限公司 具有高位错密度的中间层的发光二极管及其制造方法
CN102315352A (zh) * 2010-07-08 2012-01-11 三星Led株式会社 半导体发光器件及其制造方法
US20130082237A1 (en) * 2011-10-04 2013-04-04 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having enhanced light extraction

Also Published As

Publication number Publication date
WO2017222341A1 (ko) 2017-12-28
CN109417112B (zh) 2022-06-21
CN115101641A (zh) 2022-09-23
US20190326473A1 (en) 2019-10-24
JP7281231B2 (ja) 2023-05-25
US10734547B2 (en) 2020-08-04
JP7022997B2 (ja) 2022-02-21
JP2019519123A (ja) 2019-07-04
JP2022058766A (ja) 2022-04-12

Similar Documents

Publication Publication Date Title
JP7281231B2 (ja) 半導体素子および半導体素子パッケージ
US8071973B2 (en) Light emitting device having a lateral passivation layer
CN102867897B (zh) 发光器件
CN109417111A (zh) 半导体器件
US20110127491A1 (en) Light emitting device, method of manufacturing the same, light emitting device package, and lighting system
TWI442606B (zh) 發光裝置及發光裝置封裝件
JP7178712B2 (ja) 半導体素子
CN109997234A (zh) 半导体元件和包括该半导体元件的半导体元件封装
KR20130013869A (ko) 발광소자
KR20130069215A (ko) 발광소자
CN109791960A (zh) 半导体器件和包括该半导体器件的半导体器件封装
CN109328399A (zh) 半导体器件
CN110494992A (zh) 半导体器件以及包括该半导体器件的发光器件封装
CN108780828B (zh) 半导体器件
US20130001617A1 (en) Light emitting device
KR20130007314A (ko) 발광소자
CN108575099A (zh) 发光元件封装和照明装置
KR102019849B1 (ko) 발광소자
KR20130017357A (ko) 발광소자
KR20130067441A (ko) 발광소자
KR101832165B1 (ko) 발광소자
KR102552889B1 (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR101856213B1 (ko) 발광소자 및 그 제조방법
KR101920238B1 (ko) 발광소자
KR101871498B1 (ko) 발광소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210714

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Applicant before: LG INNOTEK Co.,Ltd.

GR01 Patent grant
GR01 Patent grant