CN102576782A - 具有高位错密度的中间层的发光二极管及其制造方法 - Google Patents

具有高位错密度的中间层的发光二极管及其制造方法 Download PDF

Info

Publication number
CN102576782A
CN102576782A CN201080038644XA CN201080038644A CN102576782A CN 102576782 A CN102576782 A CN 102576782A CN 201080038644X A CN201080038644X A CN 201080038644XA CN 201080038644 A CN201080038644 A CN 201080038644A CN 102576782 A CN102576782 A CN 102576782A
Authority
CN
China
Prior art keywords
layer
intermediate layer
type
semiconductor layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080038644XA
Other languages
English (en)
Other versions
CN102576782B (zh
Inventor
柳泓在
芮景熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43628600&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102576782(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Seoul Optodevice Co Ltd filed Critical Seoul Optodevice Co Ltd
Publication of CN102576782A publication Critical patent/CN102576782A/zh
Application granted granted Critical
Publication of CN102576782B publication Critical patent/CN102576782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

这里公开了一种具有高位错密度的中间层的发光二极管及其制造方法。所述发光二极管包括：基底；缓冲层，设置在基底上；基于氮化镓的n型接触层，设置在缓冲层上；基于氮化镓的p型接触层，设置在n型接触层上；活性层，插入在n型接触层和p型接触层之间；基于氮化镓的第一下半导体层，插入在缓冲层和n型接触层之间；基于氮化镓的第一中间层，插入在第一下半导体层和n型接触层之间，其中，第一中间层的位错密度低于缓冲层的位错密度，并且高于第一下半导体层的位错密度。通过这种构造，可以通过具有相对高位错密度的第一中间层来防止在第一下半导体层内形成的位错转移到n型接触层。

Description

具有高位错密度的中间层的发光二极管及其制造方法
技术领域
本发明涉及一种发光二极管及其制造方法，更具体地讲，本发明涉及一种具有高位错密度的中间层的发光二极管及其制造方法。
背景技术
通常，诸如氮化镓(GaN)的基于氮化镓的化合物半导体、氮化铝(AlN)、氮化铟镓(InGaN)等具有优良的热稳定性的直接跃迁型能带结构，这些材料最近作为用于蓝色和紫外发光二极管的材料而备受关注。具体地讲，氮化铟镓化合物半导体由于窄带隙而引起强烈关注。利用基于氮化镓的化合物半导体的发光二极管已经用在各种应用中，例如，用在大型彩色平板装置、信号灯、室内照明、高密度光源、高分辨率输出系统、光通信等中。
III族元素的氮化物半导体层通过金属有机化学气相沉积方法(MOCVD)等工艺生长在蓝宝石或具有六边形结构的碳化硅(SiC)等的异质基底上。然而，当III族元素的氮化物半导体层形成在异质基底上时，由于半导体层和基底之间的晶格常数和热膨胀系数的差异导致在半导体层内发生裂纹或位错。
在半导体层(具体地，活性层或者与活性层相邻的层)内发生的裂纹或位错使发光二极管的特性恶化。因此，为了减轻由基底和半导体层之间的晶格常数和热膨胀系数的差异而导致的应力，通常采用缓冲层。
图1是用于描述根据现有技术的制造基于氮化镓的发光二极管的方法的剖视图。
参照图1，在基底11上形成缓冲层13。缓冲层13通常采用MOCVD工艺等在400℃至600℃的温度下由AlxGa1-xN(0≤x≤1)制成。然后，在缓冲层13上形成下半导体层15。下半导体层15通常在900℃至1200℃的温度下由GaN层形成。在下半导体层15上形成n型GaN接触层17、活性层19和p型GaN接触层21。
根据现有技术，缓冲层13和下半导体层15可以形成在n型接触层17和基底11之间，以减少由基底11和n型接触层17之间的晶格常数和热膨胀系数的差异导致的裂纹或位错等的发生。
然而，尽管使用缓冲层13和下半导体层15，但是活性层19内的晶体缺陷密度仍然高。具体地讲，缓冲层13中产生的位错通过下半导体层15和n型接触层17转移到活性层19，从而降低发光二极管的发光效率。另外，位错转移到p型接触层，从而使发光二极管的静电放电特性恶化。
此时，为了防止下半导体层产生的位错转移到上半导体层，可以采用具有超晶格结构的中间层。通过交替地生长不同组成的超薄层来形成具有超晶格结构的中间层，从而截断位错，并提高形成在中间层上的半导体层的结晶度。
然而，为了形成具有超晶格结构的中间层，生长室的温度、压力和源气流需要交替地控制在每个层在超晶格结构内适宜地生长的条件下。因此，需要额外的工艺时间来生长具有超晶格结构的中间层，这额外地增加了制造发光二极管所需的工艺时间以及工艺成本。
发明内容
本发明的目的是提供一种能够防止位错转移的发光二极管及其制造方法。
另外，本发明的另一目的是提供一种具有改进的静电放电特性的发光二极管及其制造方法。
此外，本发明的另一目的是提供一种采用相对简单的工艺从而能够防止制造发光二极管的工艺所需要的时间过度增加的发光二极管及其制造方法。
根据本发明的示例性实施例，提供了一种具有高位错密度的中间层的发光二极管。所述发光二极管包括：基底；缓冲层，设置在基底上；基于氮化镓的n型接触层，设置在缓冲层上；基于氮化镓的p型接触层，设置在n型接触层上；活性层，插入在n型接触层和p型接触层之间；基于氮化镓的第一下半导体层，插入在缓冲层和n型接触层之间；基于氮化镓的第一中间层，插入在第一下半导体层和n型接触层之间，其中，第一中间层的位错密度高于缓冲层的位错密度，并且高于第一下半导体层的位错密度。通过这种构造，可以通过具有相对高位错密度的第一中间层来防止在第一下半导体层内形成的位错转移到n型接触层。
另外，第一中间层可以具有与第一下半导体层的组成相同的组成，并且可以具有与n型接触层的组成相同的组成。
此外，第二中间层可以插入在第一中间层和n型接触层之间。第二中间层的位错密度可以高于第一下半导体层的位错密度，并且可以与第一中间层的位错密度不同。即，可以在第一下半导体层和n型接触层之间插入位错密度高于第一下半导体层的位错密度的多个中间层。
此时，第二中间层可以具有与第一中间层的组成相同的组成。
在本发明的一些示例性实施例中，可以在第一中间层和n型接触层之间插入基于氮化镓的第二下半导体层。第二下半导体层可以具有比第一中间层的位错密度低的位错密度。
第二下半导体层不受具体限制，而是可以在与第一下半导体层的工艺条件相同的工艺条件下生长。
此外，基于氮化镓的第二中间层可以插入在第一中间层和第二下半导体层之间。第二中间层的位错密度可以高于第二下半导体层的位错密度，并且可以与第一中间层的位错密度不同。
在本发明的一些示例性实施例中，第一中间层可以与第二中间层相邻。在本发明的其它示例性实施例中，可以在第一中间层和第二中间层之间插入位错密度比第一中间层和第二中间层的位错密度低的第三下半导体层。
此时，发光二极管还可以包括插入在活性层和p型接触层之间的基于氮化镓的p型覆盖层、插入在覆盖层和p型接触层之间的基于氮化镓的第一上半导体层以及插入在第一上半导体层和p型接触层之间的基于氮化镓的第一p型中间层。第一p型中间层可以具有比第一上半导体层的位错密度高的位错密度。
因此，可以通过具有相对高位错密度的第一p型中间层来防止在覆盖层中产生的位错转移到p型接触层。
第一p型中间层可以具有与第一上半导体层的组成相同的组成。
此外，基于氮化镓的第二p型中间层可以插入在第一p型中间层和p型接触层之间。第二p型中间层的位错密度可以高于第一上半导体层的位错密度，并且可以与第一p型中间层的位错密度不同。
此外，第二p型中间层可以具有与第一p型中间层的组成相同的组成。
在一些示例性实施例中，基于氮化镓的第二上半导体层可以插入在第一p型中间层和p型接触层之间。第二上半导体层的位错密度可以低于第一p型中间层的位错密度。
另外，基于氮化镓的第二p型中间层可以插入在第一p型中间层和第二上半导体层之间。第二p型中间层的位错密度可以高于第二上半导体层的位错密度，并且可以与第一p型中间层的位错密度不同。
在本发明的一些示例性实施例中，第一p型中间层可以与第二p型中间层相邻。在本发明的其它示例性实施例中，第三下半导体层可以插入在第一p型中间层和第二p型中间层之间，其中，第三上半导体层的位错密度低于第一p型中间层和第二p型中间层的位错密度。
根据本发明的其它示例性实施例，提供了一种制造发光二极管的方法。制造具有基于氮化镓的n型接触层、活性层和p型接触层的发光二极管的方法包括以下步骤：在第一温度下在基底上形成缓冲层；在第二温度下在缓冲层上生长基于氮化镓的第一下半导体层；在高于第一温度并且低于第二温度的温度下在第一下半导体层上生长基于氮化镓的第一中间层；在第一中间层上生长n型接触层。
基于氮化镓的半导体层的结晶度可以主要取决于该半导体层的生长温度和源气体的流速(V/III[气流比])。因此，可以通过控制基于氮化镓的半导体层的生长温度和气流比(V/III[气体比率])，在多个半导体层之间插入位错密度相对高的中间层。可以通过具有相对高位错密度的中间层来防止在下半导体层中产生的位错转移到上半导体层。
此外，第一中间层可以具有与第一下半导体层的组成相同的组成，并且可以具有与n型接触层的组成相同的组成。
在本发明的一些示例性实施例中，所述方法还可以包括：在生长n型接触层之前，在高于第一温度并且低于第二温度的温度下在第一中间层上生长基于氮化镓的第二中间层，第二中间层的生长温度可以与第一中间层的生长温度不同。因此，可以按照多层结构形成具有不同位错密度的多个中间层。
此外，第二中间层可以具有与第一中间层的组成相同的组成。
在本发明的一些示例性实施例中，所述方法还可以包括：在生长n型接触层之前，在高于第一中间层的生长温度的温度下在第一中间层上生长基于氮化镓的第二下中间层。另外，在生长第二下半导体层之前，可以在高于第一温度并且低于第二温度的温度下在第一中间层上生长基于氮化镓的第二中间层。在这种情况下，第二中间层的生长温度可以低于第二下半导体层的生长温度，并且可以与第一中间层的生长温度不同。
在本发明的一些示例性实施例中，第二中间层可以直接生长在第一中间层上。在本发明的一些示例性实施例中，在生长第二中间层之前，也可以在高于第一中间层的生长温度的温度下在第一中间层上生长基于氮化镓的第三下半导体层。
此时，所述方法还可以包括：在n型接触层上生长活性层；在第三温度下在活性层上生长基于氮化镓的第一p型上半导体层；在高于第一温度并且低于第三温度的温度下在第一p型上半导体层上生长基于氮化镓的第一p型中间层；在第一p型中间层上生长p型接触层。
另外，在生长第一p型上半导体层之前，可以在活性层上生长p型覆盖层。
此外，第一p型中间层可以具有与第一上半导体层的组成相同的组成，并且可以具有与p型接触层的组成相同的组成。
在本发明的一些示例性实施例中，所述方法还可以包括：在生长p型接触层之前，在高于第一温度并且低于第三温度的温度下在第一p型中间层上生长基于氮化镓的第二p型中间层。第二p型中间层的生长温度可以与第一p型中间层的生长温度不同。
此外，第二p型中间层可以具有与第一p型中间层的组成相同的组成。
在本发明的一些示例性实施例中，所述方法还可以包括：在生长p型接触层之前，在高于第一p型中间层的生长温度的温度下在第一p型中间层上生长基于氮化镓的第二上半导体层。
此外，所述方法还可以包括：在生长第二上半导体层之前，在高于第一温度并且低于第二上半导体层的生长温度的温度下在第一中间层上生长基于氮化镓的第二p型中间层。第二p型中间层的生长温度可以与第一p型中间层的生长温度不同。
在本发明的一些示例性实施例中，在第二p型中间层之前，可以在高于第一p型中间层的生长温度的温度下在第一p型中间层上生长第三上半导体层。
根据本发明的其它示例性实施例，提供了一种具有位于基于氮化镓的n型半导体层和基于氮化镓的p型半导体层之间的活性层的发光二极管。所述发光二极管包括：p型接触层，设置在活性层上；基于氮化镓的第一上半导体层，插入在活性层和p型接触层之间；基于氮化镓的第一p型中间层，插入在第一上半导体层和p型接触层之间，其中，第一p型中间层具有比第一上半导体层的位错密度高的位错密度。
第一p型中间层可以具有与p型接触层的组成相同的组成。另外，第二p型中间层可以插入在第一p型中间层和p型接触层之间。此外，第三上半导体层可以插入在第一p型中间层和第二p型中间层之间。第三上半导体层可以具有比第一p型中间层和第二p型中间层的位错密度低的位错密度。
此时，第三上半导体层可以不用杂质有意掺杂，或者可以具有比第一p型中间层和第二p型中间层的掺杂浓度低的掺杂浓度。
此外，第二上半导体层可以插入在第二p型中间层和p型接触层之间，第二上半导体层可以具有比第一p型中间层和第二p型中间层的位错密度低的位错密度。
根据本发明的示例性实施例，在多个半导体层之间设置具有相对高位错密度的中间层，从而可以防止在下半导体层中产生的位错转移到上半导体层。此外，通过采用具有相对高位错密度的中间层，与具有超晶格结构的中间层的情况相比，可以缩短制造发光二极管的工艺时间。此外，具有改善的静电放电特性的发光二极管可以减小p型接触层的位错密度。
附图说明
包括附图来提供对本发明的进一步理解，附图包括在本说明书中，并构成本说明书的一部分，附图对本发明的实施例进行举例说明，并与描述一起用来解释本发明的原理：
图1是用于描述根据现有技术的制造发光二极管的方法的剖视图；
图2是用于描述根据本发明示例性实施例的发光二极管的剖视图；
图3是用于描述根据本发明另一示例性实施例的发光二极管的剖视图；
图4是用于描述根据本发明示例性实施例的发光二极管的表面特性的SEM图像；
图5是用于描述根据本发明示例性实施例的发光二极管的光输出和静电放电特性的曲线图。
具体实施方式
在下文中，将参照附图来详细描述本发明的示例性实施例。将在下面描述的本发明的示例性实施例通过示例的方式提供，从而本发明的思想可以被充分地传达给本发明所属领域的技术人员。因此，本发明不限于这里提出的示例性实施例，而是可以以许多不同的形式修改。在附图中，相同的标号用来描述相同的组件，为了方便，会夸大组件的宽度、长度、厚度等。
图2示出了根据本发明示例性实施例的发光二极管。
参照图2，发光二极管包括基底51、缓冲层53、第一下半导体层55a、第一中间层56a、n型接触层57、活性层59和p型接触层61。另外，发光二极管也可以包括第二中间层56b、第二上半导体层55b、透明电极63以及电极焊盘65和67。
基底51是用于生长基于氮化镓的半导体层的异质基底，但是不受具体限制。因此，基底的示例可以包括蓝宝石、尖晶石、碳化硅等的基底。此时，缓冲层53通常可以由AlxGa1-xN(0≤x≤1)制成。缓冲层53在本领域中被称作低温缓冲层或核层，并且通过金属有机化学气相沉积方法在400℃至650℃、优选地在550℃至650℃的温度下形成在基底51上。
第一下半导体层55a可以通过有机化学气相沉积方法在900℃至1200℃，优选地在1050℃至1100℃的温度(第二温度)下生长在缓冲层53上。第一下半导体层55a可以为基于氮化镓的半导体层，例如，没有用杂质有意掺杂的未掺杂的GaN或用n型杂质掺杂的n型GaN。
第一中间层56a设置在第一下半导体层55a上。第一中间层56a具有比第一下半导体层55a高的位错密度。第一中间层56a内的位错将从第一下半导体层55a垂直转移的位错的方向改变为水平方向。因此，可以防止位错垂直转移。
第一中间层56a可以为与第一下半导体层55a的组成相同的基于氮化镓的化合物半导体层，并且也可以具有与n型接触层57的组成相同的组成。第一中间层56a在比第一下半导体层55a的生长温度(第二温度)低的温度下生长，从而具有比第一下半导体层55a的位错密度高的位错密度。例如，第一中间层56a可以通过金属有机化学气相沉积方法在600℃至900℃，优选地在750℃至900℃的温度下生长。另外，由于第一中间层56a在与第一下半导体层55a的温度相比相对低的温度下生长，源气体的流量相同，因此当简单地降低温度时，表面形貌会变差。因此，将在第一中间层56a的生长期间引入的氮的源气体(例如，NH3)的流速与生长第一下半导体层55a时的流速相比增加例如60％至90％，从而防止表面形貌变差。
第二中间层56b可以设置在第一中间层56a上。与第一中间层56a类似，第二中间层56a也在比第一下半导体层55a的生长温度(第二温度)低的温度下生长，从而具有比第一下半导体层55a的位错密度高的位错密度。例如，第二中间层56b可以通过金属有机化学气相沉积方法在600℃至900℃的温度下生长。第二中间层56b的组成也可以与第一中间层56a的组成相同。然而，第二中间层56b在与第一中间层56a的生长条件(例如生长温度)不同的生长条件下生长，第二中间层56b具有与第一中间层56a不同的位错密度。这样，可以生长多个中间层，从而通过采用多个中间层56a和56b逐渐减小位错密度，结果提高了形成在中间层上的半导体层的结晶度。
另外，可以一个接一个地形成多个中间层，但是不限于此。因此，可以在所述多个中间层之间插入具有比所述多个中间层的位错密度低的位错密度的第三下半导体层55c。第三下半导体层55c在比所述多个中间层的温度高的温度例如900℃至1200℃的温度下生长，优选地在1050℃至1100℃的温度下生长。当第三下半导体层55c形成在所述多个中间层之间时，第三下半导体层55c的厚度可以为第一中间层56a的厚度的1.1倍至3倍，优选地，1.3倍至1.6倍。当第三下半导体层55c超过第一中间层56a的厚度的3倍时，通过插入中间层难以实现截断位错密度的效果。
此时，第二下半导体层55b可以设置在第一中间层56a(或第二中间层56b)上。第二下半导体层55b具有比中间层56a和56b的位错密度低的位错密度。第二下半导体层56b可以通过例如有机化学气相沉积方法在比中间层56a和56b的温度高的温度例如900℃至1200℃的温度(优选地，1050℃至1100℃的温度)下生长。另外，第二下半导体层56b可以为具有与第一下半导体层55a的组成相同组成的基于氮化镓的半导体层，例如，没有有意掺杂的未掺杂的GaN或者用n型杂质掺杂的n型GaN。此时，第三下半导体层55c可以是没有用杂质有意掺杂的未掺杂的GaN。
基于氮化镓的n型接触层57、活性层59和p型接触层61设置在第二下半导体层55b上。活性层59是通过组合电子和空穴而发光的层，并且可以具有单量子阱结构或者多量子阱结构。另外，活性层可以包括InGaN层，具有宽能带隙的覆盖层可以设置在活性层的至少一侧。n型接触层57和p型接触层59可以在900℃至1200℃(优选地，1050℃至1100℃)下由GaN制成。n型接触层、活性层和p型接触层可以通过利用金属有机化学气相沉积方法生长。
此时，透明电极层63可以形成在p型接触层61上，p型电极焊盘65可以形成在透明电极层63上。另外，n型电极焊盘67可以形成在通过蚀刻p型接触层和活性层而暴露的n型接触层57上。
根据本发明的示例性实施例，可以通过在n型接触层57和第一下半导体层55a之间插入电位密度比第一下半导体层55a的电位密度高的第一中间层56a，来防止电位从第一下半导体层55a转移到n型接触层57，从而可以生长具有优良的结晶度的活性层59。另外，第一中间层56a具有与n型接触层57相比相对高的晶体缺陷密度，从而可以减小生长的半导体层内的残余应力。
在本发明的示例性实施例中，可以省略第二中间层56b和/或第二上半导体层55b。
图3是用于描述根据本发明另一示例性实施例的发光二极管的剖视图。
参照图3，发光二极管包括基底51、缓冲层53、第一下半导体层55a、第一中间层56a、n型接触层57、活性层59、第一上半导体层75a、第一p型中间层76a和p型接触层61。发光二极管还可以包括p型覆盖层71、第二p型中间层56b、第二上半导体层55b、透明电极53以及电极焊盘65和67。
根据本发明示例性实施例的发光二极管与参照图2描述的发光二极管近似，因此将仅描述它们之间的区别，从而避免对其进行重复描述。
p型覆盖层71可以插入在p型接触层61和活性层59之间。p型覆盖层71由比活性层59的能带隙宽的基于氮化镓的半导体层(例如，AlGaN)形成。
基于氮化镓的第一上半导体层75a设置在p型覆盖层71上。第一上半导体层75a可以通过利用MOCVD工艺在900℃至1200℃(优选地，1050℃至1100℃)的第三温度下生长，并且可以生长为用例如p型杂质掺杂的GaN层。
此时，第一中间层76a设置在第一上半导体层75a上。第一p型中间层76a具有比第一上半导体层75a的位错密度高的位错密度。第一p型中间层76a内的位错将从第一上半导体层75a垂直转移到活性层的位错的方向改变为水平方向。因此，可以防止位错垂直转移。
第一p型中间层76a可以为具有与第一上半导体层75a的组成相同组成的基于氮化镓的化合物半导体层，例如，第一p型中间层76a可以为GaN，并且第一p型中间层76a也可以具有与p型接触层61的组成相同的组成。第一p型中间层76a在比第一上半导体层75a的生长温度(第三温度)低的温度下生长，从而具有比第一上半导体层75a的位错密度高的位错密度。例如，第一p型中间层76a可以通过金属有机化学气相沉积方法在600℃至900℃的温度(优选地，750℃至900℃)下生长。另外，为了在相对低的温度下生长第一p型中间层76a，可以将在第一p型中间层76a的生长过程中引入的氮的源气体(例如，NH3)的流速优选地比第一上半导体层75a的生长过程中引入的流速增加例如60％至90％。
第二p型中间层76b可以设置在第一p型中间层76a上。与第一p型中间层76a类似，第二p型中间层76b也可以在比第一上半导体层75a的生长温度(第三温度)低的温度下生长，从而具有比第一上半导体层75a的位错密度高的位错密度。例如，第二p型中间层76b可以通过金属有机化学气相沉积方法在600℃至900℃的温度(优选地在750℃至900℃的温度)下生长。第二p型中间层76b的组成还可以与第一p型中间层76a的组成相同。然而，第二p型中间层76b在与第一p型中间层76a的生长条件(例如，生长温度)不同的生长条件下生长，第二p型中间层76b具有与第一p型中间层76a不同的位错密度。这样，可以生长多个p型中间层，从而通过采用多个中间层76a和76b来逐渐减小位错密度，这样的结果是提高了形成在中间层上的半导体层的结晶度。第一p型中间层76a和第二p型中间层76b可以比形成在n层的中间层(即，第一中间层56a和第二中间层56b)相对薄。
p型中间层76a和76b可以形成为彼此相邻，但不限于此。因此，第三上半导体层75c可以插入在p型中间层76a和76b之间。第三上半导体层75c可以在比p型中间层76a和76b的生长温度高的例如900℃至1200℃(优选地，1050℃至1100℃)的温度下生长。另外，第三上半导体层75c的厚度可以为第一p型中间层76a的厚度的1.1至3倍，优选地，为1.3至1.6倍。第二上半导体层75c可以不用杂质有意掺杂，即使执行掺杂，也可以以比第一p型中间层76a和第二p型中间层76b的浓度低的浓度掺杂。
此时，第二下半导体层75b可以设置在第一p型中间层76a(或第二p型中间层76b)上。第二上半导体层75b具有比p型中间层76a和76b的位错密度低的位错密度。第二上半导体层75b可以通过金属有机化学气相沉积方法在比p型中间层76a和76b的温度高的温度下生长，例如在900℃至1200℃的温度下生长。另外，第二上半导体层75b和第三上半导体层75c可以是具有与第一上半导体层75a的组成相同组成的基于氮化镓的半导体层，例如GaN。
p型接触层61设置在第一p型中间层76a上，透明电极63和p型电极焊盘65设置在p型接触层61上。此时，n型电极焊盘67设置在通过蚀刻p型接触层61、上半导体层75a和75b、中间层76a和76b以及p型覆盖层71而暴露的n型接触层59上。
根据本发明的示例性实施例，可以通过在p型接触层61和第一上半导体层75a之间插入具有相对高位错密度的第一p型中间层76a来防止位错从第一上半导体层75a转移到p型接触层61。因此，可以通过生长具有优良的结晶度的p型接触层61来提高发光二极管的静电放电特性。
图4是用于描述根据本发明示例性实施例的发光二极管的表面特性的SEM图像。这里，图4中的(a)是形成至p型接触层而没有形成中间层的样品的表面SEM图像，图4中的(b)是形成至p型接触层并且在n型接触层57的下部形成第一中间层56a和第二中间层56b的样品的表面SEM图像，图4中的(c)是根据本发明另一示例性实施例的形成至p型接触层并且除了第一中间层56a和第二中间层56n之外形成有第一p型中间层76a和第二p型中间层76b的样品的表面SEM图像。
如从图4可以理解的，观察到没有形成中间层的样品的表面具有显著的粗糙度，并且样品的表面有多个蚀刻坑。确定的是，蚀刻坑是由于从下半导体层转移的位错产生的。此时，在图4中的(b)的情况下，样品的表面比没有形成中间层的传统样品(a)的表面明显改善，在图中的(c)的情况下，更加改善了样品的表面。
因此，可以认识到，可以通过在n侧形成中间层56a和56b来减少经过活性层转移到p型接触层的位错的数量，并且可以通过在p侧形成中间层76a和76b更多地减少位错的数量。
图5是用于描述根据本发明示例性实施例的发光二极管的光输出和静电放电特性的曲线图。在这种情况下，利用与图4的样品(a)、(b)和(c)相同的样品在每个基底上制造发光二极管，在正向电流20mA测量光输出来表示相对值。此外，通过当漏电流为-10μA时测量反向电压来表示相对值。
如从图5可以理解的，与没有形成中间层的样品相比，形成有中间层的样品的光输出和反向电压得到更多的提高。此外，可以理解的是，通过在p侧区域中增加中间层，更多地增加了光输出和反向电压。具体地讲，从反向电压的增加可以理解，通过在p侧区域增加中间层改善了静电放电特性。

Claims (31)

1.一种发光二极管，所述发光二极管包括：
基底；
缓冲层，设置在基底上；
基于氮化镓的n型接触层，设置在缓冲层上；
基于氮化镓的p型接触层，设置在n型接触层上；
活性层，插入在n型接触层和p型接触层之间；
基于氮化镓的第一下半导体层，插入在缓冲层和n型接触层之间；
基于氮化镓的第一中间层，插入在第一下半导体层和n型接触层之间，
其中，第一中间层的位错密度低于缓冲层的位错密度，并且高于第一下半导体层的位错密度。
2.根据权利要求1所述的发光二极管，其中，第一中间层具有与n型接触层的组成相同的组成。
3.根据权利要求1所述的发光二极管，所述发光二极管还包括：
基于氮化镓的第二中间层，插入在第一中间层和n型接触层之间，
其中，第二中间层的位错密度高于第一下半导体层的位错密度，并且与第一中间层的位错密度不同。
4.根据权利要求3所述的发光二极管，所述发光二极管还包括：
第三下半导体层，插入在第一中间层和第二中间层之间，
其中，第三下半导体层的位错密度低于第一中间层和第二中间层的位错密度。
5.根据权利要求4所述的发光二极管，其中，第三下半导体层的杂质浓度低于第一中间层和第二中间层的杂质浓度。
6.根据权利要求1所述的发光二极管，所述发光二极管还包括：
基于氮化镓的第二下半导体层，插入在第一中间层和n型接触层之间，
其中，第二下半导体层的位错密度低于第一中间层的位错密度。
7.根据权利要求6所述的发光二极管，所述发光二极管还包括：
基于氮化镓的第二中间层，插入在第一中间层和第二下半导体层之间，
其中，第二中间层的位错密度高于第二下半导体层的位错密度，并且与第一中间层的位错密度不同。
8.根据权利要求1所述的发光二极管，所述发光二极管还包括：
基于氮化镓的第一上半导体层，插入在活性层和p型接触层之间；
基于氮化镓的第一p型中间层，插入在第一上半导体层和p型接触层之间，
其中，第一p型中间层的位错密度高于第一上半导体层的位错密度。
9.根据权利要求8所述的发光二极管，其中，第一p型中间层具有与p型接触层的组成相同的组成。
10.根据权利要求8所述的发光二极管，所述发光二极管还包括：
基于氮化镓的第二p型中间层，插入在第一p型中间层和p型接触层之间，
其中，第二p型中间层的位错密度高于第一上半导体层的位错密度，并且与第一p型中间层的位错密度不同。
11.根据权利要求10所述的发光二极管，所述发光二极管还包括：
第三下半导体层，插入在第一p型中间层和第二p型中间层之间，
其中，第三上半导体层的位错密度低于第一p型中间层和第二p型中间层的位错密度。
12.根据权利要求8所述的发光二极管，所述发光二极管还包括：
基于氮化镓的第二上半导体层，插入在第一p型中间层和p型接触层之间，
其中，第二上半导体层的位错密度低于第一p型中间层的位错密度。
13.根据权利要求12所述的发光二极管，所述发光二极管还包括：
基于氮化镓的第二p型中间层，插入在第一p型中间层和第二上半导体层之间，
其中，第二p型中间层的位错密度高于第二上半导体层的位错密度，并且与第一p型中间层的位错密度不同。
14.一种制造具有基于氮化镓的n型接触层、活性层和p型接触层的发光二极管的方法，所述方法包括以下步骤：
在第一温度下在基底上形成缓冲层；
在第二温度下在缓冲层上生长基于氮化镓的第一下半导体层；
在高于第一温度并且低于第二温度的温度下在第一下半导体层上生长基于氮化镓的第一中间层；
在第一中间层上生长n型接触层。
15.根据权利要求14所述的方法，其中，第一中间层具有与n型接触层的组成相同的组成。
16.根据权利要求14所述的方法，所述方法还包括：
在生长n型接触层之前，在高于第一温度并且低于第二温度的温度下在第一中间层上生长基于氮化镓的第二中间层，
其中，第二中间层的生长温度与第一中间层的生长温度不同。
17.根据权利要求16所述的方法，其中，第二中间层具有与第一中间层的组成相同的组成。
18.根据权利要求14所述的方法，所述方法还包括：
在生长n型接触层之前，在高于第一中间层的生长温度的温度下在第一中间层上生长基于氮化镓的第二下半导体层。
19.根据权利要求18所述的方法，所述方法还包括：
在生长第二下半导体层之前，在高于第一温度并且低于第二温度的温度下在第一中间层上生长基于氮化镓的第二中间层，
其中，第二中间层的生长温度低于第二下半导体层的生长温度，并且与第一中间层的生长温度不同。
20.根据权利要求14所述的方法，所述方法还包括：
在n型接触层上生长活性层；
在第三温度下在活性层上生长基于氮化镓的第一p型上半导体层；
在高于第一温度并且低于第三温度的温度下在第一p型上半导体层上生长基于氮化镓的第一p型中间层；
在第一p型中间层上生长p型接触层。
21.根据权利要求20所述的方法，其中，第一p型中间层具有与第一上半导体层的组成相同的组成。
22.根据权利要求20所述的方法，所述方法还包括：
在生长p型接触层之前，在高于第一温度并且低于第三温度的温度下在第一p型中间层上生长基于氮化镓的第二p型中间层；
其中，第二p型中间层的生长温度与第一p型中间层的生长温度不同。
23.根据权利要求22所述的方法，其中，第二p型中间层具有与第一p型中间层的组成相同的组成。
24.根据权利要求20所述的方法，所述方法还包括：
在生长p型接触层之前，在高于第一p型中间层的生长温度的温度下在第一p型中间层上生长基于氮化镓的第二上半导体层。
25.根据权利要求24所述的方法，所述方法还包括：
在生长第二上半导体层之前，在高于第一温度的温度下并在低于第二上半导体层的生长温度的温度下在第一中间层上生长基于氮化镓的第二p型中间层，
其中，第二p型中间层的生长温度与第一p型中间层的生长温度不同。
26.一种具有位于基于氮化镓的n型半导体层和基于氮化镓的p型半导体层之间的活性层的发光二极管，所述发光二极管包括：
p型接触层，设置在活性层上；
基于氮化镓的第一上半导体层，插入在活性层和p型接触层之间；
基于氮化镓的第一p型中间层，插入在第一上半导体层和p型接触层之间，
其中，第一p型中间层具有比第一上半导体层的位错密度高的位错密度。
27.根据权利要求26所述的发光二极管，其中，第一p型中间层具有与p型接触层的组成相同的组成。
28.根据权利要求26所述的发光二极管，其中，所述发光二极管还包括：
基于氮化镓的第二p型中间层，插入在第一p型中间层和p型接触层之间。
29.根据权利要求28所述的发光二极管，所述发光二极管还包括：
第三上半导体层，插入在第一p型中间层和第二p型中间层之间，
其中，第三上半导体层具有比第一p型中间层和第二p型中间层的位错密度低的位错密度。
30.根据权利要求29所述的发光二极管，其中，第三上半导体层不用杂质有意掺杂，或者具有比第一p型中间层和第二p型中间层的掺杂浓度低的掺杂浓度。
31.根据权利要求30所述的发光二极管，所述发光二极管还包括：
第二上半导体层，插入在第二p型中间层和p型接触层之间，
其中，第二上半导体层具有比第一p型中间层和第二p型中间层的位错密度低的位错密度。
CN201080038644.XA 2009-08-28 2010-08-25 具有高位错密度的中间层的发光二极管及其制造方法 Active CN102576782B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090080815A KR101636032B1 (ko) 2009-08-28 2009-08-28 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR10-2009-0080815 2009-08-28
PCT/KR2010/005708 WO2011025266A2 (ko) 2009-08-28 2010-08-25 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법

Publications (2)

Publication Number Publication Date
CN102576782A true CN102576782A (zh) 2012-07-11
CN102576782B CN102576782B (zh) 2015-11-25

Family

ID=43628600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080038644.XA Active CN102576782B (zh) 2009-08-28 2010-08-25 具有高位错密度的中间层的发光二极管及其制造方法

Country Status (4)

Country Link
US (1) US8664638B2 (zh)
KR (1) KR101636032B1 (zh)
CN (1) CN102576782B (zh)
WO (1) WO2011025266A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417112A (zh) * 2016-06-24 2019-03-01 Lg 伊诺特有限公司 半导体器件和包括半导体器件的半导体器件封装

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR102119836B1 (ko) * 2014-01-23 2020-06-05 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
US11421827B2 (en) 2015-06-19 2022-08-23 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11085591B2 (en) 2014-09-28 2021-08-10 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11543083B2 (en) 2014-09-28 2023-01-03 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11073248B2 (en) 2014-09-28 2021-07-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED bulb lamp
US11686436B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and light bulb using LED filament
US12007077B2 (en) 2014-09-28 2024-06-11 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament and LED light bulb
US11997768B2 (en) 2014-09-28 2024-05-28 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11525547B2 (en) 2014-09-28 2022-12-13 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
KR102284535B1 (ko) 2014-11-12 2021-08-02 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
JP7154266B2 (ja) * 2020-10-16 2022-10-17 日機装株式会社 窒化物半導体発光素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035531A1 (en) * 2000-03-24 2001-11-01 Sanyo Electric Co., Ltd., Nitride-based semiconductor device and manufacturing method thereof
US20050028888A1 (en) * 2003-08-04 2005-02-10 Ngk Insulators, Ltd. Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers
US20090166608A1 (en) * 2007-12-28 2009-07-02 Rohm Co., Ltd. Light emitting semiconductor device and fabrication method for the light emitting semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
JP3550070B2 (ja) 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP4063548B2 (ja) * 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
US7005685B2 (en) * 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
KR100665301B1 (ko) * 2005-06-30 2007-01-04 서울옵토디바이스주식회사 고효율 발광소자
KR100699057B1 (ko) * 2005-11-10 2007-03-23 서울옵토디바이스주식회사 발광소자 및 그 제조방법
KR100679235B1 (ko) * 2005-12-07 2007-02-06 한국전자통신연구원 반도체 발광소자 및 그 제조방법
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035531A1 (en) * 2000-03-24 2001-11-01 Sanyo Electric Co., Ltd., Nitride-based semiconductor device and manufacturing method thereof
US20050028888A1 (en) * 2003-08-04 2005-02-10 Ngk Insulators, Ltd. Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers
US20090166608A1 (en) * 2007-12-28 2009-07-02 Rohm Co., Ltd. Light emitting semiconductor device and fabrication method for the light emitting semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417112A (zh) * 2016-06-24 2019-03-01 Lg 伊诺特有限公司 半导体器件和包括半导体器件的半导体器件封装
CN109417112B (zh) * 2016-06-24 2022-06-21 苏州乐琻半导体有限公司 半导体器件和包括半导体器件的半导体器件封装

Also Published As

Publication number Publication date
KR20110023166A (ko) 2011-03-08
US8664638B2 (en) 2014-03-04
KR101636032B1 (ko) 2016-07-05
WO2011025266A2 (ko) 2011-03-03
CN102576782B (zh) 2015-11-25
US20120145992A1 (en) 2012-06-14
WO2011025266A3 (ko) 2011-04-28

Similar Documents

Publication Publication Date Title
CN102576782B (zh) 具有高位错密度的中间层的发光二极管及其制造方法
CN100350639C (zh) 氮化物半导体led和其制造方法
US9466761B2 (en) Light emitting diode having well and/or barrier layers with superlattice structure
CN101179106B (zh) 使用氮化物半导体的发光器件和其制造方法
US7626209B2 (en) Light emitting diode having active region of multi quantum well structure
CN100355094C (zh) 紫外光发射元件
CN100466307C (zh) 氮化物半导体发光器件
US7884350B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2006510234A5 (zh)
CN106098871B (zh) 一种发光二极管外延片的制备方法
US8093583B2 (en) Light emitting diode having barrier layer of superlattice structure
CN106328771B (zh) 一种在金属氮化镓复合衬底上外延无裂纹高晶体质量led外延层的方法
CN101728472A (zh) 一种多层led芯片结构及其制备方法
US7755094B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR100835095B1 (ko) 질화물 반도체 발광소자
JP2005191519A (ja) ＧａＮ半導体発光素子及びその製造方法
CN105702829B (zh) 具有p-型欧姆接触层的发光二极管外延结构
JPH11354840A (ja) ＧａＮ系量子ドット構造の製造方法およびその用途
CN218039254U (zh) 氮化镓基外延片及氮化镓基发光二极管
KR20080088221A (ko) 초격자 구조의 웰층을 갖는 발광 다이오드
CN101728244A (zh) 阻断半导体差排缺陷的方法
KR20140094807A (ko) 발광소자
CN214254446U (zh) 一种半导体外延结构及led芯片
CN103985799A (zh) 发光二极管及其制作方法
CN107546305A (zh) 一种GaN基发光二极管外延结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: Seoul Weiaoshi Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Seoul OPTO Device Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SEOUL OPTO DEVICE CO., LTD. TO: SEOUL WEIAOSHI CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant