JP2005191519A - ＧａＮ半導体発光素子及びその製造方法 - Google Patents

ＧａＮ半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2005191519A
JP2005191519A JP2004143690A JP2004143690A JP2005191519A JP 2005191519 A JP2005191519 A JP 2005191519A JP 2004143690 A JP2004143690 A JP 2004143690A JP 2004143690 A JP2004143690 A JP 2004143690A JP 2005191519 A JP2005191519 A JP 2005191519A
Authority
JP
Japan
Prior art keywords
layer
gan
forming
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004143690A
Other languages
English (en)
Inventor
Jae-Hoon Lee
哉 勲 李
Jung Hee Lee
正 熙 李
Je Won Kim
制 遠 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2005191519A publication Critical patent/JP2005191519A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

【課題】
本発明はGaN成長時AlをドープすることによりGa空孔のような欠陥を減少させると共に転位などのような格子不整合による欠陥を減少させ、電気的特性及び光学的特性を向上させられる高品質GaN半導体発光素子及びその製造方法に関するものである。本発明によると、発光素子の電気的、光学的特性を向上させることができ、安価ながら良質の結晶成長を保障できる優れた効果を奏する。
【解決手段】
本発明は、GaN半導体物質を成長させるための基板と、上記基板上に形成され、Alがドープされたn型GaNクラッド層と、上記n型GaNクラッド層上に形成され量子井戸構造を有する活性層と、上記活性層上に形成されるp型GaNクラッド層とを含むフリップチップ用GaN半導体発光素子を提供する。
【選択図】図１

Description

本発明は窒化ガリウム(GaN)半導体発光素子に関するもので、とりわけ単結晶AlNから成るバッファ層を用いGaN成長時AlをドープすることによりGa空孔(vacancy)のような欠陥を減少させる同時に転位(dislocation)などのような格子不整合による欠陥を減少させ、電気的特性及び光学的特性を向上させられる高品質GaN半導体発光素子及びその製造方法に関するものである。
近来、新たな映像情報の伝達媒体として注目を浴びているLED(発光素子)電光板は初期には単なる文字や数字情報から始まり現在は各種CF映像物、グラフィック、ビデオ画面などの動画像を提供するレベルに至った。色相も従来の単色の粗雑な画面具現から赤色と黄緑色LEDなど制限された範囲の色相具現を遂げ、最近は窒化物半導体を用いた高輝度青色LEDの登場につれて赤色、黄緑色、青色を使った総天然色表示がついに可能になった。しかし、黄緑色LEDが赤色LED、青色LEDより輝度が低く発光波長が565nm程度と光の三原色に必要な波長の緑色でない為自然な総天然色表現は不可能であったが、その後自然な総天然色表示に適した波長525nmの高輝度純粋緑色窒化物半導体LEDが生産されることにより解決された。
このような窒化物半導体はAlxInyGa(1-x-y)N組成式(ここで、0≦x≦1、0≦y≦1、0≦x+y≦１である)を有する窒化物半導体物質を用い、とりわけ窒化ガリウム(GaN)を用いた半導体発光素子に対する研究が現在活発に進んでいる。通常、窒化物半導体発光素子には、GaNなどのような窒化物半導体物質と結晶構造が同一でありながら格子整合を成す商業的な基板が存在しない為、絶縁性基板のサファイア基板が使用される。この際、サファイア基板と、サファイア基板上に成長されるGaN層との間には格子定数及び熱膨張係数の差が生じ結晶欠陥が発生する為、これを防止するために従来は低温成長させるGaNバッファ層を上記サファイア基板上に形成し、上記バッファ層上にGaN層を高温成長させていた。これはサファイア基板とGaN層同士の格子定数の差を減らすためである。
しかし、低温において成長させたGaNバッファ層は多量の結晶性欠陥を有し、結晶質というよりは非晶質により近い特性を示す。したがって、低温成長バッファ層上にGaN層を直に高温成長させると多量の結晶性欠陥が高温成長GaN層に伝播され転位(dislocation)という欠陥が発生する。
従来には、かかる転位の無い(dislocation free)GaN層を成長させるべくLEO(Lateral Epitaxial Overgrowth)法(ELOG(Epitaxial Of Lateral Overgrowth)法ともいう)またはペンデオエピタキシ(pendeo-epitaxy)法を用いていた。上記両方法はすべてGaN層を側面方向に成長させサファイア基板とGaN層界面において形成された欠陥が上層部に移動するのを抑制する方法である。上記LEO法はサファイア基板上または1次成長させたGaNエピ層の上面に誘電体マスクを形成した後マスクが形成されない部分にGaNを再成長させマスク上面にはGaNを側方向に成長させる方法である。また、上記ペンデオエピタキシ法はLEO法と類似してサファイア基板上にGaNエピ層を1次成長させ、1次成長させたGaNエピ層の上面にマスクを形成した後一部領域をエッチングしグルーブ(groove)を成長させ上記グルーブ上部に再びGaNエピ層を再成長させる方法である。
図7はかかる従来のLEO法を利用したGaN層の成長方法を示している。上記LEO法は先ず、図7(a)のように、サファイア基板(10)上面にGaNエピ層(11)を1次成長させた後、次いで図7(b)のように、1次成長エピ層(11)の上面にシリコン酸化膜またはシリコン窒化膜などで所定パターンを有するマスク(12)を形成する。次いで、図7(c)のようにマスク(12)が形成されない部分に再びGaNを再成長させる。この際、上記マスク(12)の上部には図7(c)に矢印で表示されたように側方向にGaN(13)が成長させられる。GaNの側方向成長が完了すると、図7(d)のようにGaN層(13)の成長が完了する。上記ペンデオエピタキシ法は上記LEO法においてマスクを形成した後マスクが形成されないGaNエピ層を除去するエッチング工程を追加したものである。
上記LEO法またはペンデオエピタキシ法により形成されたGaN層は、一般に伝播される転位が減少すると知られている。図8に示したように、1次成長エピ層(11)が露出した部分においては下方に存在する転位(B)が以後再成長させられるGaN層(13)まで伝播されるが、マスク(12)で覆われた部分においては側面成長により成長が行われるので下方から伝播される転位が無く欠陥が減少することになる。
しかし、かかる方法によりGaNを成長させる場合にマスクで覆われない部位の転位(A)が上方に直に伝播される問題と、側方向に再成長させられるGaN層(13)が出会う癒着面において高密度の転位(B)が発生する問題が存在する。また、マスク(12)物質と再成長させられたGaN層(13)との間に形成される応力により欠陥が発生する問題がある。かかる転位などの欠陥により窒化物半導体素子の電気的、光学的特性が低下し収率が低下する問題が起こる。
また、上記従来のLEO法またはペンデオエピタキシ法はマスクの製作工程が用いられるので製造経費が増加し、GaNエピ層を1次成長させた後パターン作業と再成長工程とを追加するので製造工程が複雑になるとの付加的な問題がある。
このように従来には、格子不整合による欠陥を減少させるためにLEO法またはペンデオエピタキシ法などを用いても、転位のような欠陥を顕著に減少させることができず、工程の追加により工程が複雑になって製造費用が上がってしまう問題がある。したがって、当技術分野においてはサファイア基板とGaNなどの窒化物半導体物質同士の格子不整合により発生する転位のような欠陥を防止し、こうして電気的、光学的特性が優れた新たな窒化ガリウム(GaN)半導体発光素子及びその製造方法が要求される実情である。
本発明は上述した従来技術の問題を解決するためのもので、その目的は、n型GaN層成長時少量のAlを共にドープすることにより、Ga空孔(vacancy)のような欠陥を減少させ、同時に格子不整合により発生する転位を減少させ、光学的、電気的特性の向上された窒化ガリウム(GaN)半導体発光素子及びその製造方法を提供することにある。
上記技術的課題を成し遂げるために本発明は、 GaN半導体物質を成長させるための基板と、上記基板上に形成され、Alがドープされたn型GaNクラッド層と、上記n型GaNクラッド層上に形成され量子井戸構造を有する活性層と、上記活性層上に形成されるp型GaNクラッド層とを含むフリップチップ用GaN半導体発光素子を提供する。
上記本発明によるGaN半導体発光素子において、上記n型GaNクラッド層はAlの含有量が0.01%ないし1%でAlドープされることが好ましい。
本発明の一実施形態において、上記基板と上記n型GaNクラッド層との間に形成されるバッファ層をさらに含むことができ、上記バッファ層は上記基板上に形成されるAlシード層及び上記Alシード層上に形成されるAlN層を含むことが好ましい。上記AlN層は単結晶AlN層で、その厚さは10nmないし50nmであることが好ましい。
本発明の一実施形態は、上記バッファ層とn型GaNクラッド層との間に形成されるGaN中間層をさらに含むことができ、上記GaN中間層の厚さは100nmないし1μmであることが好ましい。
本発明の一実施形態は、上記GaN中間層と上記n型GaNクラッド層との間に形成されるAlがドープされたGaN層をさらに含むことができ、上記AlがドープされたGaN層はAl含有量が0.01%ないし1%でAlドープされたものが好ましく、その厚さは1μmないし4μmであることが好ましい。
また、本発明は上記GaN半導体発光素子を製造する方法を提供する。上記方法は、GaN半導体物質を成長させるための基板を用意する段階と、上記基板上にAlがドープされたn型GaNクラッド層を形成する段階と、上記n型GaNクラッド層上に量子井戸構造を有する活性層を形成する段階と、上記活性層上にp型GaNクラッド層を形成する段階とを含む。
上記本発明によるGaN半導体発光素子の製造方法において、上記n型GaNクラッド層を形成する段階は、Alの含有量が0.01%ないし1%でAlドープされたn型GaNクラッド層を形成する段階であることが好ましい。
本発明の一実施形態において、上記n型GaNクラッド層を形成する段階以前に、上記基板上にバッファ層を形成する段階をさらに含むことができ、上記バッファ層を形成する段階は、上記基板上にAlシード層を形成する段階、及び上記Alシード層上にAlN層を形成する段階を含むことが好ましい。とりわけ、上記AlN層を形成する段階は、MOCVD法を用いて1000℃ないし1100℃の高温において単結晶AlN層を形成し、その厚さは10nmないし50nmでAlN層を形成する段階であることが好ましい。
本発明の一実施形態は、上記n型GaNクラッド層を形成する段階以前に、上記バッファ層上にGaN中間層を形成する段階をさらに含むことができ、上記GaN中間層を形成する段階は、100nmないし1μmの厚さでGaN中間層を形成する段階であることが好ましい。
本発明の一実施形態は、上記n型GaNクラッド層を形成する段階以前に、上記GaN中間層上にAlがドープされたGaN層を形成する段階をさらに含むことができ、上記AlがドープされたGaN層を形成する段階はAl含有量が0.01%ないし1%でAlドープされたGaN層を1μmないし4μmの厚さで形成する段階であることが好ましい。
本発明によるGaN半導体発光素子は、上記活性層とp型GaNクラッド層の一部を除去して上記n型GaNクラッド層の一部領域を露出させる段階と、上記p型GaNクラッド層上にpメタル層を形成する段階と、上記pメタル層上にp側ボンディング電極及び上記露出したn型GaNクラッド層の一部領域にn側電極を形成する段階とをさらに含むことができる。
上述したように、本発明によると、n型GaNクラッド層及び上記n型GaN層の結晶性向上のために形成されるGaN層を形成する際、少量のAlを共にドープすることにより、Ga空孔のようなポイントディフェクトが電子を捕獲するのを防止して電子の移動度を向上させられる効果があり、電子の移動度向上により発光素子の電気的、光学的特性を向上させられる効果がある。また転位のような格子不一致による欠陥を減少させGaN層及びn型GaNクラッド層の結晶性を向上させられる効果がある。さらに、LEO法またはペンデオエピタキシ法のような高費用がかかる工程を用いらずとも安価で良質の結晶成長を保障できる優れた効果がある。
以下、添付の図を参照しながら、本発明の一実施形態によるGaN半導体発光素子及びその製造方法をより詳しく説明する。
図1は本発明の一実施形態によるGaN半導体発光素子の斜視図である。図1によると、 本発明によるGaN半導体発光素子は、GaN半導体物質を成長させるための基板(30)と、上記基板(30)上に形成されるバッファ層(341)と、上記バッファ層(341)上に形成されるGaN中間層(342)と、上記GaN中間層(342)上に形成されるAlがドープされたGaN層(343)と、上記AlがドープされたGaN層(343)上に形成されるAlがドープされたn型GaNクラッド層(32)と、上記n型GaNクラッド層(32)上に形成され量子井戸構造を有する活性層(32)と、上記活性層上に形成されるp型GaNクラッド層(33)とを含んで構成される。
上記基板(30)は、サファイア基板やSiC基板を使用し、とりわけサファイア基板が代表的である。これは上記基板(30)上に成長される窒化物半導体物質の結晶と結晶構造が同一でありながら格子整合を成す商業的な基板が存在しないためである。
上記n型GaNクラッド層(31)はSiを不純物に使用してnドープされたGaN半導体物質から成り、本発明においてはAlが共にドープされることを特徴とする。N型GaNクラッド層(31)は、GaN半導体物質をMOCVD(Metal Organic Chemical Vapor Deposition)法のような公知の蒸着工程を用いて基板上に成長させ形成する。上記サファイア基板(30)上にGaN半導体物質を成長させる場合、格子不整合によるストレス(stress)及び熱膨張係数の差により良質の結晶成長が図り難いのでバッファ層(buffer layer)(341)を先に基板上に形成してもよい。
本発明の一実施形態において、上記バッファ層(341)には低温成長させられる非結晶質のGaN層またはAlN層が使用されることもできる。また、上記バッファ層(341)は、上記基板上に形成されるAlシード層及び上記Alシード層上に形成されるAlN層を含んで成ることもできる。上記Alシード層は、公知のMOCVD工程を用いて1100℃以上の温度においてアンモニア(NH3)ソース無しでトリメチルアルミニウム(trimethylaluminum : TMAl)ソースを数分間流し数十Åの厚さで上記サファイア基板上に蒸着する。上記Alシード層はその上面に形成されるAlN層の核成長を加速するためのものである。
上記AlN層は単結晶状態で上記Alシード層の上面に形成される。上記AlN層はサファイア基板(30)とその上面に形成されるGaN層らとの格子不整合によるストレス及び熱膨張係数の差を減らすためのバッファ層の役目も果たす。上記AlN層もまた公知のMOCVD工程を用いて1100℃以上の温度においてNH3ソースとTMAlソースを一緒に流し単結晶AlN層に形成する。上記AlN層の厚さは10nmないし50nmに形成することが好ましい。
従来には、バッファ層の材料として低温成長GaN層またはAlNを主に使用した。従来の低温成長GaNバッファ層は多量の結晶性欠陥を有し、結晶質というよりは非晶質により近い特性を示す。したがって、サファイア基板と基板との格子不整合及び以後成長するGaN半導体層との格子不整合が大きい。しかし、本発明の一実施形態において高温成長させられるAlN層は単結晶状態に形成され、従来の低温成長GaN層よりサファイア基板との格子不整合が小さく、同時に以後成長させられるGaN層との格子不整合も小さいとの利点がある。したがって、上記バッファ層(341)は上記基板上に形成されるAlシード層及び上記Alシード層上に形成されるAlN層から成ることがより好ましい。
上記GaN中間層(342)は上記バッファ層(341)、より正確にはAlN層上に形成される。上記GaN中間層(342)もまた一種のバッファ層の役目を果たすもので、上記AlN層との格子定数の差を補完するよう形成される。上記GaN中間層(342)もやはり公知のMOCVD工程を用いて形成させることができる。上記GaN中間層(342)は、MOCVD工程を用いて1050℃の温度においてアンモニア(NH3)ソースとトリメチルガリウム(trimethygallium : TMGa) ソースを数分間流し上記AlN層上に蒸着させる。この際、上記GaN中間層(342)は、Ｖ/III比が13400になるようTMGaソース量を減らして大変低速で成長させ、その厚さは100nmないし1μmに形成することが好ましい。
上記AlがドープされたGaN層(343)は上記GaN中間層(342)上に形成される。従来には、n型GaNクラッド層の形成以前にドープされないアンドープGaN層を形成して格子不整合による欠陥を防止していた。しかし、従来のアンドープGaN層はGa空孔(vacancy)というポイントデフェクト(point defect)が発生し発光素子の特性を低下させた。とりわけ、アンドープGaN層に発生するGa空孔は格子不整合を緩和させるためのアンドープGaN層の効果を減少させ、転位(dislocation)による欠陥を縮減できないとの問題がある。上記Ga空孔はGaN層の成長時、GaとNが同量で結合し成長せず、Ga量の不足により発生する。かかるGa空孔はGaN内の結晶性を低下させ、これによりその上に形成される活性層(32)の結晶性を低下させ、光を発散する代わりに格子に熱により発生する欠陥順位が生成され電子を捕獲することにより光子(photon)の生成を低減させる。こうして発光素子の輝度特性不良を起こすとの問題がある。
本発明においては上記のような問題を解決すべく、少量のAlをGaN層成長時ドープする。AlはGaと同じIII族元素として、Ga空孔をAlで満たし電子が捕獲されることを防止する。こうすることにより、電子数の減少を防止し発光素子の輝度を改善させることができる。
上記AlがドープされたGaN層(343)は、MOCVD工程を用いて1020℃ないし1030℃の温度においてＶ/III比が2400になるようTMGaソースとアンモニアソースとを流し、同時にAlドープのためにTMAlソースを流してAl含有量が0.01%ないし1%になるようドープした状態で形成させることが好ましい。Al含有量が1%以上になるとAlGaN化合物が生成されるので1%未満でAlがドープされなければならない。また、上記AlがドープされたGaN層(343)の厚さは1μmないし4μmであることが好ましい。
上記n型GaNクラッド層(31)は、上記AlがドープされたGaN層(343)上に、SiとAlを一緒に不純物としてnドープしたGaN半導体物質から成る。この際、Alを一緒にドープするのは、上記AlがドープされたGaN層(343)を形成する場合と同様Ga空孔が電子を捕獲することを防止するためである。Alドープによると、Ga空孔による欠陥を防止できるばかりでなく転位による欠陥をも同時に減少できる利点を奏する。上記n型GaNクラッド層(31)もやはり公知のMOCVD工程により1020℃ないし1030℃の温度においてSiと共にAlが0.01%ないし1%でドープされるようGaN層を蒸着させ形成することができる。
上記活性層(32)は、上記n型GaNクラッド層(31)上に量子井戸構造のGaNまたはInGaNから形成することができる。上記活性層(32)もやはりMOCVD工程のような公知の蒸着工程により形成することができる。上記活性層(32)は上記n型GaNクラッド層(31)上の一部領域を露出させるよう形成することができる。これは露出したn型GaNクラッド層(31)上の 一部領域にn側電極を形成するためである。
上記p型GaNクラッド層(33)は、上記活性層(32)上に形成される。P型GaNクラッド層(33)はMOCVD工程のような公知の蒸着工程によりMgがドープされたGaN層に形成することができる。
上記p型GaNクラッド層(33)上には電流注入効果を向上させオーミック接触を形成するためのpメタル層(図示せず)を形成することができる。pメタル層の材料にはNi/AuまたはITOなどが使用されることができ、これは公知技術である。上記pメタル層の上面にはワイヤボンディングのためのp側ボンディングパッド(図示せず)が形成されることができ、上記露出したGaNクラッド層(32)の一部領域にはn側電極(図示せず)が形成されることができる。
図2は本発明の一実施形態によるGaN半導体発光素子の製造方法を示した工程斜視図である。
先ず、図2(a)のように、基板(40)上にバッファ層(441)を形成する。上記バッファ層(441)には低温成長GaN層またはAlN層が使用されることができる。上記説明したように、本発明の一実施形態は、上記基板上に形成されるAlシード層及び上記Alシード層上に形成されるAlN層を含んで構成されることがより好ましい。したがって、上記基板(40)上に、公知のMOCVD工程を用いて1100℃以上の温度においてアンモニア(NH3)ソース無しでトリメチルアルミニウム(trimethylaluminum : TMAl)ソースを数分間流し数十Åの厚さでAlシード層を形成した後、上記Alシード層上にMOCVD工程を用いて1100℃以上の温度においてNH3ソースとTMAlソースを一緒に流し単結晶AlN層を形成することによりバッファ層(441)の成長を行う。
次いで、図2(b)のように、上記バッファ層(441)上にGaN中間層(342)を形成する。より正確には上記AlN層上に上記GaN中間層(442)を形成する。上記GaN中間層(442)は、MOCVD工程を用いて1050℃の温度においてアンモニアソースとTMGaソースを数分間流し上記AlN層上に蒸着することができる。この際、上記GaN中間層(442)は、Ｖ/III比が13400になるようTMGaソース量を減らし大変低速で成長させ、その厚さは100nmないし1μmに形成させることが好ましい。
次いで、図2(c)のように、上記GaN中間層(442)上にAlがドープされたGaN層(443)を形成する。上記AlがドープされたGaN(443)層はGaN層に発生するGa空孔というポイントデフェクト(point defect)をドープされたAlを用いて満たすようAlドープされる。Alドープにより、電子を捕獲するGa空孔をAlで満たすことにより結晶性の向上をもたらしAlがドープされたGaN(443)層上に形成される活性層の結晶性を向上させ発光素子の輝度特性を改善することができる。上記AlがドープされたGaN層(443)は、MOCVD工程を用いて1020℃ないし1030℃の温度においてＶ/III比が2400になるようTMGaソースとアンモニアソースを流し、同時にAlドープのためにTMAlソースを流しAl含有量が0.01%ないし1%になるようドープされた状態に形成することができる。上記AlがドープされたGaN層(443)は1μmないし4μmの厚さに形成することが好ましい。
次いで、図2(d)のように、上記AlがドープされたGaN層(443)上にn型GaNクラッド層(41)が形成される。上記n型GaNクラッド層(41)はSiとAlを共に不純物としnドープされたGaN半導体物質を成長させ形成する。上記n型GaNクラッド層(41)もやはり公知のMOCVD工程により1020℃ないし1030℃の温度においてSiをドープすると共にAlが0.01%ないし1%でドープされるようGaN層を蒸着させ形成することができる。この際、Alを共にドープするのは、上記AlがドープされたGaN層(443)を形成する場合と同様、Ga空孔が電子を捕獲することを防止するためである。Alドープによると、Ga空孔による欠陥を防止できるばかりでなく転位による欠陥を同時に減少させることができる。
次いで、図2(e)のように、上記n型GaNクラッド層(41)上に活性層(42)及びp型GaNクラッド層(43)を順次に形成する。上記活性層(32)は、上記n型GaNクラッド層(31)上に量子井戸構造のGaNまたはInGaNから形成することができ、上記p型GaNクラッド層(43)はMgがドープされたGaN層から形成することができる。上記活性層(32)及びp型GaNクラッド層(43)もやはりMOCVD工程のような公知の蒸着工程により形成することができる。
次いで、図2(f)のように、上記活性層(32)とp型GaNクラッド層(33)の一部を除去して上記n型GaNクラッド層(31)の一部領域を露出させる。最終的には、上記p型GaNクラッド層(33)上に電流注入効率を改善しオーミック接触を形成するためにNi/AuまたはITOなどから成るpメタル層(図示せず)を形成し、上記pメタル層上にワイヤボンディングのためのp側ボンディング電極(図示せず)を形成し、上記露出したn型GaNクラッド層の一部領域にn側電極(図示せず)を形成する。
図3ないし図4は本発明によるGaN半導体発光素子の結晶性向上効果を示すための資料である。
図3は従来のSiドープされたn型GaNクラッド層と本発明によるAlが共にドープされたn型GaNクラッド層のPL(Photo Luminescence)特性を示したグラフで、図4はアンドープGaN層と本発明によるAlがドープされたGaN層のPL特性を示したグラフである。図3及び図4のように本発明によるAlが共にドープされたn型GaNクラッド層及びAlがドープされたGaN層が、Alがドープされない場合に比して顕著に高い光強度を示した。これは、Alがn型GaNクラッド層またはGaN層の成長時ドープされることにより、空孔(vacancy)のような再結合準位を減少させ光特性の向上をもたらしたのである。とりわけ、図4のようにAlドープ量を増加させるほど光特性はより向上する。但し、ピーク値が表われる波長の位置が少しずつ減少した。しかし、Alドープ量が1%未満の場合には波長の遷移は無視できるほどのものと判断される。
図5は温度変化に応じたアンドープGaN層とAlドープされたGaN層の電子移動度(electron mobility)を測定したグラフである。一般に高温(図5において300K(常温))における電子移動度は不純物の影響を主に受け、低温(図5において約77K)においては格子の影響を主に受ける。図5によると、全体的にAlがドープされた場合、電子移動度が顕著に向上したことがわかる。これは、GaN成長時電子を捕獲するGa空孔をドープされたAlが満たし移動できる電子の数を増加させた為である。とりわけ、Alがドープされない場合、低温(77K)において電子移動度は常温における電子移動度に比して急激に減少した。これに比して、Alが0.45%または0.3%ドープされた場合には、低温(77K)において電子移動度は常温における電子移動度に比して増加することがわかる。このように、Alがドープされた場合、格子の影響を主に受ける低温(77K)において電子移動度が優れるのは転位のような格子欠陥が大きく減少した為である。
図6はHR-XRD(high resolution x-ray diffraction)を利用して測定した逆格子空間地図(reciprocal space maps)である。図6(a)はアンドープGaN層の逆格子空間地図で、図6(b)はAlドープされたGaN層の逆格子空間地図である。図6(a)に示したように、アンドープGaN層は欠陥により圧縮変形(compressive strain)を受けて非対称的な形状を示している。しかし、本発明によるAlドープされたGaN層の逆格子空間地図は、図6(b)のように図6(a)に比して対称的な形状を示す。これはAlのドープにより発生する現象で、Alのドープにより転位が顕著に減少することに起因する。即ち、本発明においては、Alのドープにより格子不一致による欠陥である転位が顕著に減少し結晶性を顕著に向上させることができる。
以上に説明した本発明は、上述した実施形態及び添付の図により限定されるものではなく、添付の請求範囲により限定されるもので、請求範囲に記載の本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能なことは当技術分野において通常の知識を有する者にとっては自明なことである。
本発明の一実施形態によるGaN半導体発光素子の斜視図である。 本発明の一実施形態によるGaN半導体発光素子の製造方法を示した工程斜視図である。 従来のSiドープされたn型GaNクラッド層と本発明によるAlが共にドープされたn型GaNクラッド層のPL特性を示したグラフである。 アンドープGaN層と本発明によるAlがドープされたGaN層のPL特性を示したグラフである。 温度変化に応じたアンドープGaN層とAlドープされたGaN層の電子移動度(electron mobility)を測定したグラフである。 HR-XRD(high resolution x-ray diffraction)を利用して測定した逆格子空間地図(reciprocal space maps)である。 従来のLEO法によるGaN層成長方法を示した工程断面図である。 従来のLEO法により成長させたGaN層における転位の発生を示した状態図である。
符号の説明
30、40 基板
31、41 n型GaNクラッド層
32、42 活性層
33、43 p型GaNクラッド層
341、441 バッファ層
342、442 GaN中間層
343、443 AlがドープされたGaN層

Claims (24)

  1. GaN半導体物質を成長させるための基板と、
    上記基板上に形成され、Alがドープされたn型GaNクラッド層と、
    上記n型GaNクラッド層上に形成され量子井戸構造を有する活性層と、
    上記活性層上に形成されるp型GaNクラッド層と、
    を含むフリップチップ用GaN半導体発光素子。
  2. 上記n型GaNクラッド層はAl含有量が0.01%ないし1%でAlドープされたことを特徴とする請求項1に記載のGaN半導体発光素子。
  3. 上記基板と上記n型GaNクラッド層との間に形成されるバッファ層をさらに含むことを特徴とする請求項1に記載のGaN半導体発光素子。
  4. 上記バッファ層は、
    上記基板上に形成されるAlシード層と、
    上記Alシード層上に形成される単結晶AlN層と、
    を含むことを特徴とする請求項3に記載のGaN半導体発光素子。
  5. 上記単結晶AlN層の厚さは10nmないし50nmであることを特徴とする請求項4に記載のGaN半導体発光素子。
  6. 上記バッファ層は、非結晶質のAlN層または非結晶質のGaN層であることを特徴とする請求項3に記載のGaN半導体発光素子。
  7. 上記バッファ層とn型GaNクラッド層との間に形成されるGaN中間層をさらに含むことを特徴とする請求項1に記載のGaN半導体発光素子。
  8. 上記GaN中間層の厚さは100nmないし1μmであることを特徴とする請求項7に記載のGaN半導体発光素子。
  9. 上記GaN中間層と上記n型GaNクラッド層との間に形成されるAlがドープされたGaN層をさらに含むことを特徴とする請求項1に記載のGaN半導体発光素子。
  10. 上記AlがドープされたGaN層はAl含有量が0.01%ないし1%でAlドープされたことを特徴とする請求項9に記載のGaN半導体発光素子。
  11. 上記AlがドープされたGaN層の厚さは1μmないし4μmであることを特徴とする請求項9または10に記載のGaN半導体発光素子。
  12. GaN半導体物質を成長させるための基板を用意する段階と、
    上記基板上にAlがドープされたn型GaNクラッド層を形成する段階と、
    上記n型GaNクラッド層上に量子井戸構造を有する活性層を形成する段階と、
    上記活性層上にp型GaNクラッド層を形成する段階と、
    を含むGaN半導体発光素子の製造方法。
  13. 上記n型GaNクラッド層を形成する段階は、Al含有量が0.01%ないし1%でAlドープされたn型GaNクラッド層を形成する段階であることを特徴とする請求項12に記載のGaN半導体発光素子の製造方法。
  14. 上記n型GaNクラッド層を形成する段階以前に、上記基板上にバッファ層を形成する段階をさらに含むことを特徴とする請求項12に記載のGaN半導体発光素子の製造方法。
  15. 上記バッファ層を形成する段階は、
    上記基板上にAlシード層を形成する段階と、
    上記Alシード層上に単結晶AlN層を形成する段階と、
    を含むことを特徴とする請求項14に記載のGaN半導体発光素子の製造方法。
  16. 上記単結晶AlN層を形成する段階は、MOCVD法を用いて1000℃ないし1100℃の高温において単結晶AlN層を形成する段階であることを特徴とする請求項15に記載のGaN半導体発光素子の製造方法。
  17. 上記単結晶AlN層を形成する段階は、10nmないし50nmの厚さで単結晶AlN層を形成する段階であることを特徴とする請求項15または16に記載のGaN半導体発光素子の製造方法。
  18. 上記バッファ層を形成する段階は、上記基板上に非結晶質AlN層を形成する段階または上記基板上に非結晶質GaN層を形成する段階であることを特徴とする請求項14に記載のGaN半導体発光素子の製造方法。
  19. 上記n型GaNクラッド層を形成する段階以前に、上記バッファ層上にGaN中間層を形成する段階をさらに含むことを特徴とする請求項12に記載のGaN半導体発光素子。
  20. 上記GaN中間層を形成する段階は、100nmないし1μmの厚さでGaN中間層を形成する段階であることを特徴とする請求項19に記載のGaN半導体発光素子。
  21. 上記n型GaNクラッド層を形成する段階以前に、上記GaN中間層上にAlがドープされたGaN層を形成する段階をさらに含むことを特徴とする請求項12に記載のGaN半導体発光素子の製造方法。
  22. 上記AlがドープされたGaN層を形成する段階はAl含有量が0.01%ないし1%でAlドープされたGaN層を形成する段階であることを特徴とする請求項21に記載のGaN半導体発光素子の製造方法。
  23. 上記AlがドープされたGaN層を形成する段階は、1μmないし4μmの厚さでGaN層を形成する段階であることを特徴とする請求項21または22に記載のGaN半導体発光素子。
  24. 上記活性層とp型GaNクラッド層の一部を除去して上記n型GaNクラッド層の一部領域を露出させる段階と、
    上記p型GaNクラッド層上にpメタル層を形成する段階と、
    上記pメタル層上にp側ボンディング電極及び上記露出したn型GaNクラッド層の一部領域にn側電極を形成する段階と、
    をさらに含むことを特徴とする請求項12に記載のGaN半導体発光素子。
JP2004143690A 2003-12-24 2004-05-13 ＧａＮ半導体発光素子及びその製造方法 Pending JP2005191519A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095988A KR100576857B1 (ko) 2003-12-24 2003-12-24 ＧａＮ 반도체 발광소자 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010021196A Division JP2010098336A (ja) 2003-12-24 2010-02-02 ＧａＮ半導体発光素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005191519A true JP2005191519A (ja) 2005-07-14

Family

ID=34698424

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004143690A Pending JP2005191519A (ja) 2003-12-24 2004-05-13 ＧａＮ半導体発光素子及びその製造方法
JP2010021196A Pending JP2010098336A (ja) 2003-12-24 2010-02-02 ＧａＮ半導体発光素子及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010021196A Pending JP2010098336A (ja) 2003-12-24 2010-02-02 ＧａＮ半導体発光素子及びその製造方法

Country Status (3)

Country Link
US (2) US20050139818A1 (ja)
JP (2) JP2005191519A (ja)
KR (1) KR100576857B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014109506A1 (ko) * 2013-01-14 2014-07-17 엘지실트론 주식회사 반도체 기판

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100506739B1 (ko) * 2003-12-23 2005-08-08 삼성전기주식회사 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
KR100611491B1 (ko) * 2004-08-26 2006-08-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100616621B1 (ko) * 2004-09-24 2006-08-28 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
JP4939014B2 (ja) * 2005-08-30 2012-05-23 国立大学法人徳島大学 Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
KR100838755B1 (ko) * 2006-11-08 2008-06-17 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
TWI416762B (zh) 2010-08-23 2013-11-21 Univ Nat Sun Yat Sen 同質異相量子井
KR101045949B1 (ko) 2010-08-24 2011-07-01 (주)세미머티리얼즈 질화물 반도체 발광소자 및 이의 제조 방법
NL2008322A (en) 2011-04-13 2012-10-16 Asml Holding Nv Double euv illumination uniformity correction system and method.
KR20130078280A (ko) 2011-12-30 2013-07-10 삼성전자주식회사 질화물계 반도체 소자 및 그 제조 방법
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
CN104993026B (zh) * 2015-05-19 2017-10-20 西安交通大学 一种单芯片颜色可调的GaN基LED结构的制备方法
KR102651789B1 (ko) * 2018-11-06 2024-03-27 삼성디스플레이 주식회사 발광 소자 구조물 및 이의 제조방법
CN115458650B (zh) * 2022-11-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482781B2 (ja) 1996-09-11 2004-01-06 昭和電工株式会社 窒化物化合物半導体層の形成方法
JP3454037B2 (ja) 1996-09-27 2003-10-06 日立電線株式会社 ＧａＮ系素子用基板及びその製造方法及びＧａＮ系素子
JP3700283B2 (ja) 1996-10-02 2005-09-28 昭和電工株式会社 窒化物化合物半導体素子
KR100491482B1 (ko) 1997-01-09 2005-05-27 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
JPH11135889A (ja) 1997-10-30 1999-05-21 Kyocera Corp 結晶成長用基板及びそれを用いた発光装置
KR100611352B1 (ko) * 1998-03-12 2006-09-27 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP2000049092A (ja) 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
US6218207B1 (en) 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
JP4530234B2 (ja) * 1998-10-09 2010-08-25 シャープ株式会社 半導体発光素子
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
EP0996173B1 (en) 1998-10-23 2015-12-30 Xerox Corporation Semiconductor structures including polycrystalline GaN layers and method of manufacturing
US6288417B1 (en) 1999-01-07 2001-09-11 Xerox Corporation Light-emitting devices including polycrystalline gan layers and method of forming devices
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
JP2001119102A (ja) * 1999-10-15 2001-04-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体レーザダイオード
JP2001160627A (ja) 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2001196702A (ja) 2000-01-11 2001-07-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2001196697A (ja) * 2000-01-13 2001-07-19 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4406999B2 (ja) 2000-03-31 2010-02-03 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US6534332B2 (en) * 2000-04-21 2003-03-18 The Regents Of The University Of California Method of growing GaN films with a low density of structural defects using an interlayer
TW503590B (en) * 2001-04-27 2002-09-21 Highlink Technology Corp Manufacturing method for buffer layer of light emitting semiconductor devices
US20030057438A1 (en) * 2001-09-24 2003-03-27 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing lateral epitaxial overgrowth
US6869820B2 (en) * 2002-01-30 2005-03-22 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2003303995A (ja) 2002-04-12 2003-10-24 Sony Corp 窒化物半導体素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014109506A1 (ko) * 2013-01-14 2014-07-17 엘지실트론 주식회사 반도체 기판
KR101464854B1 (ko) * 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
JP2016506085A (ja) * 2013-01-14 2016-02-25 エルジー シルトロン インコーポレイテッド 半導体基板
US9583575B2 (en) 2013-01-14 2017-02-28 Lg Siltron Inc. Semiconductor substrate
US9905656B2 (en) 2013-01-14 2018-02-27 Sk Siltron Co., Ltd. Semiconductor substrate

Also Published As

Publication number Publication date
US20050139818A1 (en) 2005-06-30
JP2010098336A (ja) 2010-04-30
KR20050064527A (ko) 2005-06-29
US20060215256A1 (en) 2006-09-28
US7674643B2 (en) 2010-03-09
KR100576857B1 (ko) 2006-05-10

Similar Documents

Publication Publication Date Title
JP2010098336A (ja) ＧａＮ半導体発光素子及びその製造方法
CN101179106B (zh) 使用氮化物半导体的发光器件和其制造方法
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
US20080191191A1 (en) Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
JP5932664B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
TWI310963B (en) Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device
US20080157057A1 (en) Nanostructure Having a Nitride-Based Quantum Well and Light Emitting Diode Employing the Same
JP2006510234A5 (ja)
KR100639026B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR101181182B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP4079926B2 (ja) 窒化物系発光装置の三元窒化物系バッファ層の製造方法及び窒化物系発光装置の製造方法
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP3884969B2 (ja) 半導体発光素子およびその製造方法
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR101018116B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR101026031B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP2004096077A (ja) 化合物半導体発光素子用エピタキシャル基板及びその製造方法並びに発光素子
KR20080030042A (ko) 질화물 다층 양자 웰을 가지는 나노막대 어레이 구조의발광 다이오드
KR100881053B1 (ko) 질화물계 발광소자
KR20080082326A (ko) 발광 다이오드 및 그 제조방법
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR101210646B1 (ko) 수직형 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090724

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100114