KR100838755B1 - 질화갈륨계 반도체 발광소자의 제조방법 - Google Patents

Abstract

본 발명은 질화갈륨계 반도체 발광소자의 제조방법에 관한 것으로서, 특히, 질화갈륨계 반도체 물질을 성장시키기 위한 기판을 마련하는 단계와, 상기 기판 상에 제1 n형 GaN층을 형성하는 단계와, 상기 제1 n형 GaN층의 상부 표면을 소정 두께 식각하는 단계와, 상기 식각된 제1 n형 GaN층 상에 재성장 공정을 통해 제2 n형 GaN층을 형성하는 단계와, 상기 제2 n형 GaN층 상에 활성층을 형성하는 단계 및 상기 활성층 상에 p형 GaN층을 형성하는 단계;를 포함하는 질화갈륨계 반도체 발광소자의 제조방법에 관한 것이다.

GaN, 결정성장, 격자정합

Description

질화갈륨계 반도체 발광소자의 제조방법{Method for forming GaN type semiconductor Light Emitting device}

도 1a 내지 도 1d는 종래의 LEO법에 의한 GaN층 성장 방법을 순차적으로 나타낸 공정 단면도.

도 2는 종래의 LEO법에 의해 성장된 GaN층에서 전위의 발생을 도시한 상태도.

도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 질화갈륨계 반도체 발광소자의 제조방법을 순차적으로 나타낸 공정 사시도.

도 4는 본 발명의 일 실시예에 따라 제조된 질화갈륨계 반도체 발광소자의 제2 n형 GaN층의 결정 구조를 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

100 : 기판 110 : 버퍼층

120a : 제1 n형 GaN층 120b : 제2 n형 GaN층

130 : 활성층 140 : p형 GaN층

150 : p형 전극 160 : n형 전극

170 : p형 본딩전극

본 발명은 질화갈륨계(GaN) 반도체 발광소자의 제조방법에 관한 것으로, 보다 상세하게는 기판 위에 성장하는 질화갈륨층의 Ga 공공(vacancy)과 같은 결함 및 격자부정합에 의한 결함 등을 감소시켜 전기적 특성 및 광학적 특성을 향상시킬 수 있는 질화갈륨계 반도체 발광소자의 제조방법에 관한 것이다.

근래에 새로운 영상정보를 전달매체로 부각되고 있는 LED(발광소자) 전광판은 초기에는 단순 문자나 숫자정보로 시작하여 현재는 각종 CF 영상물, 그래픽, 비디오 화면 등 동화상을 제공하는 수준까지 이르게 되었다. 색상도 기존 단색의 조잡한 화면 구현에서 적색과 황록색 LED등으로 제한된 범위의 색상 구현을 했었고, 최근에는 질화물 반도체를 이용한 고휘도 청색 LED가 등장함에 따라 적색, 황록색, 청색을 이용한 총천연색 표시가 비로소 가능하게 되었다.

한편, 황록색 LED가 적색 LED, 청색 LED보다 휘도가 낮고 발광 파장이 565nm 정도로 빛의 삼원색에서 필요한 파장의 녹색이 아니기 때문에 자연스러운 총천연색 표현은 불가능하였으나, 이후, 자연스러운 총천연색 표시에 적합한 파장 525nm 고휘도 순수 녹색 질화물 반도체 LED를 생산함으로써 해결되었다.

이와 같은 질화물 반도체는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물 반도체 물질을 사용하고 있으며, 특히 질화갈 륨(GaN)을 이용한 반도체 발광소자에 대한 연구가 현재 활발하게 진행되고 있다.

통상 질화물 반도체 발광소자에는, GaN 등과 같은 질화물 반도체 물질과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에, 절연성 기판인 사파이어 기판 등이 사용된다.

그런데, 상기 사파이어 기판과, 사파이어 기판 상에 성장되는 GaN층 간에는 격자 상수 및 열팽창 계수의 차이가 발생하게 되어 결정 결함이 발생하기 때문에 이를 방지하기 위해 종래에는 저온 성장되는 GaN 버퍼층을 상기 사파이어 기판 상에 형성하고, 상기 버퍼층 상에 GaN층을 고온 성장시켰다. 이는 사파이어 기판과 GaN층 사이의 격자 상수의 차이를 줄이기 위한 것이다.

그러나, 저온에서 성장시킨 GaN 버퍼층은 많은 양의 결정성 결함을 가지며, 결정질이라기 보다는 비정질에 더 가까운 특성을 지닌다. 따라서 저온 성장 버퍼층 위에 GaN층을 바로 고온 성장시키게 되면 많은 양의 결정성 결함이 고온 성장 GaN층으로 전파되어 전위(dislocation)이라고 하는 결함이 발생된다.

종래에는 이러한 전위 없는(dislocation free) GaN층을 성장시키기 위해 LEO(Lateral Epitaxial Overgrowth)법 (이는 ELOG; Epitaxial Of Lateral Overgrowth 법이라고도 함) 또는 펜디오-에피택시(PE; Pendeo-Epitaxy)법을 사용하였다.

상기 두 가지 방법은 모두 GaN층을 측면방향으로 성장시켜 사파이어 기판과 GaN층 계면에서 형성된 결함이 상층부로 이동하는 것을 억제하는 방법이다. 상기 LEO법은 사파이어 기판 위 또는 1차 성장시킨 GaN 에피층의 상면에 유전체 마스크 를 형성한 후 마스크가 형성되지 않은 부분에서 GaN을 재성장시켜 마스크 상면에서는 GaN을 측방향으로 성장되도록 하는 방법이다. 또한, 상기 펜디오-에피택시법은 LEO법과 유사하게 사파이어 기판 상에 GaN 에피층을 1차 성장시키고, 1차 성장시킨 GaN 에피층의 상면에 마스크를 형성한 후 일부 영역을 에칭하여 그루브(groove)를 성장시켜 상기 그루브 상부에 다시 GaN 에피층을 재성장 시키는 방법이다.

도 1a 내지 도 1d는 이러한 종래의 LEO법을 이용한 GaN층의 성장 방법을 순차적으로 도시하고 있다. 상기 LEO법은 먼저, 도 1a와 같이, 사파이어 기판(10) 상면에 GaN 에피층(11)을 1차 성장시킨 후, 이어 도 1b와 같이, 1차 성장 에피층(11)의 상면에 실리콘 산화막 또는 실리콘 질화막 등으로 소정 패턴을 갖는 마스크(12)를 형성한다.

그런 다음, 도 1c와 같이 마스크(12)가 형성되지 않은 부분에서 다시 GaN을 재성장시킨다. 이때, 상기 마스크(12)의 상부에서는 도 1c에 화살표로 표시된 것과 같이 측방향으로 GaN(13)가 성장된다. GaN의 측방향 성장이 완료되면, 도 1d와 같이 GaN층(13)의 성장이 완료된다.

상기 펜디오 에피택시법은 상기와 같은 LEO법에서 마스크를 형성한 후 마스크가 형성되지 않은 GaN 에피층을 제거하는 식각 공정을 추가 한 것이다.

상기 LEO법 또는 펜디오 에피택시법에 의해 형성된 GaN층은 일반적으로 전파되는 전위가 감소하는 것으로 알려져 있다.

도 2에 도시된 것과 같이 1차 성장 에피층(11)이 노출된 부분에서는 아래에 존재하는 전위(B)가, 이후 재성장되는 GaN층(13)까지 전파되지만, 마스크(12)로 덮 인 부분에서는 측면 성장에 의해 성장이 이루어지기 때문에 아래에서 전파되는 전위가 없어 결함이 감소하게 된다.

그러나 이러한 방법으로 GaN을 성장시키는 경우에 마스크로 덮이지 않은 부위의 전위(A)가 위로 그대로 전파되는 문제점과, 측방향으로 재성장되는 GaN층(13)이 서로 만나는 유착면에서 고밀도의 전위(B)가 발생하는 문제가 존재한다.

또한, 상기 마스크(12) 물질과 재성장된 GaN층(13) 사이에 형성되는 응력에 의해 결함이 발생하는 문제가 있다. 이러한 전위 등의 결함에 의해 질화물 반도체 소자의 전기적, 광학적 특성이 저하되고 수율이 떨어지는 문제점이 발생한다.

또한, 상기 종래의 LEO법 또는 펜디오 에피택시법은 마스크를 제작하는 공정이 사용되므로 제조경비가 증가하고, GaN 에피층을 1차 성장시킨 후 패턴 작업과 재 성장 공정을 추가하게 되므로 제조 공정이 복잡한 부가적인 문제점이 있다.

이와 같이 종래에는, 격자부정합에 의한 결함을 감소시키기 위해 LEO법 또는 펜디오 에피택시법 등을 사용한다고 할지라도 전위와 같은 결함을 현저하게 감소시킬 수 없으며 공정의 추가로 인해 공정이 복잡해지고 제조비용이 상승하는 문제가 있다.

따라서, 당 기술분야에서는 사파이어 기판과 GaN 등의 질화물 반도체 물질 간의 격자부정합에 의해 발생하는 전위와 같은 결함을 방지하고 이를 통해 전기적, 광학적 특성이 우수한 새로운 질화갈륨계 반도체 발광소자 및 그 제조방법이 요구되고 있는 실정이다.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 기판 위에 성장하는 질화갈륨층의 Ga 공공(vacancy)과 같은 결함 및 격자부정합에 의한 결함 등을 감소시켜 전기적 특성 및 광학적 특성을 향상시킬 수 있는 질화갈륨계 반도체 발광소자의 제조방법을 제공하는 데 있다.

상기한 목적을 달성하기 위해, 본 발명은 질화갈륨계 반도체 물질을 성장시키기 위한 기판을 마련하는 단계와, 상기 기판 상에 제1 n형 GaN층을 형성하는 단계와, 상기 제1 n형 GaN층의 상부 표면을 소정 두께 식각하는 단계와, 상기 식각된 제1 n형 GaN층 상에 재성장 공정을 통해 제2 n형 GaN층을 형성하는 단계와, 상기 제2 n형 GaN층 상에 활성층을 형성하는 단계 및 상기 활성층 상에 p형 GaN층을 형성하는 단계를 포함하는 질화갈륨계 반도체 발광소자의 제조방법을 제공한다.

또한, 상기 본 발명의 질화갈륨계 반도체 발광소자의 제조 방법에서, 상기 제1 n형 GaN층을 형성하는 단계 이전에, 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것이 바람직하다.

또한, 상기 본 발명의 질화갈륨계 반도체 발광소자의 제조 방법에서, 상기 제1 n형 GaN층은, 1㎛ 내지 10㎛의 두께로 형성하는 것이 바람직하다.

또한, 상기 본 발명의 질화갈륨계 반도체 발광소자의 제조 방법에서, 상기 제1 n형 GaN층의 상부 표면을 소정 두께 식각하는 단계는, 건식 또는 습식 식각 공 정을 통해 상기 제1 n형 GaN층의 상부 표면의 전면을 균일한 두께로 식각하는 것이 바람직하며, 보다 구체적으로, 상기 제1 n형 GaN층의 전체 두께의 50% 이내로 식각하는 것이 바람직하다.

또한, 상기 본 발명의 질화갈륨계 반도체 발광소자의 제조 방법에서, 상기 제1 n형 GaN층의 상부 표면을 소정 두께 식각하는 단계는, 상기 제1 n형 GaN층 상에 패턴 형성용 마스크를 형성하는 단계와, 상기 패턴 형성용 마스크를 사용하여 상기 제1 n형 GaN층의 표면 일부분을 식각하는 단계 및 상기 패턴 형성용 마스크를 제거하는 단계를 포함하여 이루어지는 것이 바람직하다. 이때, 상기 패턴 형성용 마스크는, 하나 이상의 선형 및 하나 이상의 다각형 또는 이들의 조합 등으로 이루어질 수 있다.

또한, 상기 본 발명의 질화갈륨계 반도체 발광소자의 제조 방법에서, 상기 패턴 형성용 마스크를 사용하여 상기 제1 n형 GaN층의 표면 일부분을 식각하는 단계는, 상기 제1 n형 GaN층의 전체 두께의 50% 이내로 식각하는 것이 바람직하다.

또한, 상기 본 발명의 질화갈륨계 반도체 발광소자의 제조 방법에서, 상기 제1 및 제2 n형 GaN층은, GaN의 결정성을 우수하게 하기 위하여 850℃ 내지 1200℃ 온도 범위에서 성장시켜 형성하는 것이 바람직하다.

또한, 상기 본 발명의 질화갈륨계 반도체 발광소자의 제조 방법에서, 상기 제2 n형 GaN층 내에 Al_XIn_YGa_{1 -X- Y}N (0≤X, Y≤1, X+Y≤1) 조성물로 이루어져 있으며, GaN 보다 밴드갭이 크거나 작은 질화물 반도체층을 더 형성하는 것이 바람직하다.

또한, 상기 본 발명의 질화갈륨계 반도체 발광소자의 제조 방법에서, 상기 활성층 상에 p형 GaN층을 형성하는 단계 이후에, 상기 활성층과 p형 GaN층의 일부를 제거하여 상기 제2 n형 GaN층을 노출시키는 단계와, 상기 p형 GaN층 상에 p형 전극을 형성하는 단계 및 상기 p형 전극 상에 p형 본딩전극 및 상기 노출된 제2 n형 GaN층 상에 n형 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.

이제 본 발명의 일 실시예에 따른 질화갈륨계 반도체 발광소자의 제조방법에 대하여 도 3a 내지 도 3g를 참고로 하여 상세하게 설명한다.

도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 질화갈륨계 반도체 발광소자의 제조방법을 순차적으로 나타낸 공정 사시도이다.

우선, 도 3a에 도시한 바와 같이, 기판(100) 상에 버퍼층(110)을 형성한다.

상기 기판(100)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 사파이어 기판 및 실리콘카바이트(SiC) 기판과 같은 이종 기판 또는 질화물 기판과 같은 동종 기판일 수 있다.

상기 버퍼층(110)은, 후술할 n형 GaN층을 성장하기 전에 상기 기판(100)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 GaN 또는 Ga을 포함한 질화물로 형성되어 있으며, 이는 필수적인 것이 아니므로 소자의 특성 및 공정 조건에 따라 생략 가능하다.

그런 다음, 도 3b에 도시한 바와 같이, 상기 버퍼층(110) 상에 제1 n형 GaN층(120a)을 형성한다. 상기 제1 n형 GaN층(120a)은, GaN의 결정성을 우수하게 하기 위하여 850℃ 내지 1200℃ 온도 범위에서 성장시켜 1㎛ 내지 10㎛의 두께로 형성하는 것이 바람직하다.

이어, 도 3c에 도시한 바와 같이, 건식 또는 습식 식각을 통해 상기 제1 n형 GaN층(120a)의 상부 표면의 전면을 소정 두께만큼 제거한다. 이때, 식각되는 제1 n형 GaN층(120a)의 두께는 상기 제1 n형 GaN층(120a)의 전체 두께의 50% 이내로 식각하는 것이 바람직하다.

그 다음, 상기 식각된 제1 n형 GaN층(120a) 상에 재성장 공정을 통해 제2 n형 GaN층(120b)을 형성하여 상기 버퍼층(110) 상에 제1 및 제2 n형 GaN층(120a, 120b)으로 이루어진 n형 GaN층(120)을 형성한다. 이때, 상기 제2 n형 GaN층(120b) 또한, 상기 제1 n형 GaN층(120a)과 마찬가지로, GaN의 결정성을 우수하게 하기 위하여 850℃ 내지 1200℃ 온도 범위에서 성장시킨다.

또한, 상기 제2 n형 GaN층(120b)은 후술하는 n형 전극과 콘택하는 층으로, 오믹 특성을 우수하게 하기 위하여 높은 전기전도도를 가져야 하므로, n형 불순물을 1×10¹⁶㎝^-3 내지 5×10¹⁹㎝^-3 정도 도핑하여 고농도로 형성하는 것이 바람직하며, 이는 상기 제2 n형 GaN층(120b)의 두께에 따라 조절 가능하다.

특히, 상기 n형 GaN층(120)은, In_XAl_YGa_{1 -X- Y}N 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있으며, 예를 들어, n형 도전형 불순물이 도핑된 단일 GaN층 또는 GaN/AlGaN층 등으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다.

이와 같이, 상기 제1 n형 GaN층(120a)의 상부 표면을 식각한 다음, 식각된 제1 n형 GaN층(120a) 표면으로부터 상기 제2 n형 GaN층(120b)을 재성장시키게 되면, 상기 제1 n형 GaN층(120a)의 상부 표면이 식각 공정을 통해 도 4에 도시한 바와 같이, GaN과 유사한 결정구조를 가지므로, 그 위에 재성장하는 제2 n형 GaN층(120b)이 격자정합을 이루어 격자부정합으로 인해 발생하는 종래의 전위와 같은 결함을 최소화할 수 있다. 즉, 본 발명에 따라 식각된 상기 제1 n형 GaN층(120a)의 표면은 기판(100)과 GaN 등의 질화물 반도체 물질 간의 격자부정합에 의해 발생하는 결함을 최소화하는 역할을 한다.

또한, 상기 제1 n형 GaN층(120a)의 상부 표면은, 상기 제1 n형 GaN층(120a) 상에 패턴 형성용 마스크(도시하지 않음)를 형성한 다음, 이를 식각 마스크로 이용하여 상기 제1 n형 GaN층(1200)의 표면 일부분을 선택적으로 식각하여, 도 4에 도시된 바와 같은 GaN과 유사한 결정구조를 가지게 할 수 있다. 이때, 상기 패턴 형성용 마스크는, 하나 이상의 선형 및 하나 이상의 다각형 또는 이들의 조합 등으로 이루어질 수 있으며, 식각되는 상기 제1 n형 GaN층의 두께는 전체 두께의 50% 이내 로 식각하는 것이 바람직하다.

한편, 도시하지는 않았으나, 상기 제2 n형 GaN층(120a) 내에 Al_XIn_YGa_{1 -X- Y}N (0≤X, Y≤1, X+Y≤1) 조성물로 이루어져 있으며, GaN 보다 밴드갭이 크거나 작은 질화물 반도체층을 더 형성하여 전류확산 효과를 향상시킬 수 있다.

그런 다음, 도 3e에 도시한 바와 같이, 상기 n형 GaN층(120b) 즉, 제2 n형 GaN층(120) 상에 활성층(130) 및 p형 GaN층(140)을 순차 적층하여 발광 구조물을 형성한다.

상기 활성층(130)과 p형 GaN층(140)은, 보다 구체적으로, In_XAl_YGa_{1 -X- Y}N 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 즉, 상기 활성층(130)은 다중 양자우물(Multi-Quantum Well) 구조의 InGaN/GaN층으로 이루어질 수 있으며, 상기 p형 GaN층(140)은 p형 도전형 불순물이 도핑된 단일 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다.

이어, 도 3f에 도시한 바와 같이, 상기 제2 n형 GaN층(120b)의 일부가 드러나도록 상기 p형 GaN층(140) 및 활성층(130)의 일부 영역을 제거하는 메사 식각(mesa etching) 공정을 진행한다.

그런 다음, 도 3g에 도시한 바와 같이, 상기 p형 GaN층(140) 상에 p형 전극(150)을 형성한다. 이때, 상기 p형 전극(150)은 전류확산 효과를 증대시켜 휘도 를 향상시키기 위하여 발광소자의 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질로 이루어져 있으며, 투명한 산화물계 물질로는 예를 들어, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등을 사용하고, 바람직하게는 ITO를 주로 사용한다.

그런 다음, 상기 p형 전극(150) 및 노출된 제2 n형 GaN층(120b) 상에 각각 p형 본딩전극(170) 및 n형 전극(160)을 형성한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

상기한 바와 같이, 본 발명은 제1 n형 GaN층의 상부 표면을 소정 두께 식각한 다음, 식각된 표면 상에 제2 n형 GaN층을 재성장 시킴으로써, 전위와 같은 격자불인치로 인한 결함을 감소시켜 질화갈륨계 반도체로 이루어진 발광 구조물의 결정성을 향상시킬 수 있다.

또한, 통상의 습식 또는 건식 식각 공정을 이용함으로써, LEO법 또는 펜디오 -에피택시법과 같은 고비용이 소요되는 공정을 채택하지 않고서도 저렴하게 양질의 결정 성장을 보장할 수 있는 효과가 있다.

이에 따라, 본 발명은 질화갈륨계 반도체 발광소자의 전기적 특성 및 광학적 특성을 향상시킬 수 있을 뿐만 아니라 질화갈륨계 반도체 발광소자의 제조 수율을 또한 향상시킬 수 있는 효과가 있다.

Claims (11)

1. 질화갈륨계 반도체 물질을 성장시키기 위한 기판을 마련하는 단계;

   상기 기판 상에 제1 n형 GaN층을 형성하는 단계;

   상기 제1 n형 GaN층의 상부 표면을 소정 두께 식각하는 단계;

   식각된 상기 제1 n형 GaN층 상에 재성장 공정을 통해 제2 n형 GaN층을 형성하는 단계;

   상기 제2 n형 GaN층 상에 활성층을 형성하는 단계; 및

   상기 활성층 상에 p형 GaN층을 형성하는 단계;를 포함하는 질화갈륨계 반도체 발광소자의 제조방법.
2. 제1항에 있어서,

   상기 제1 n형 GaN층을 형성하는 단계 이전에,

   상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
3. 제1항에 있어서,

   상기 제1 n형 GaN층을 식각하기 이전에, 상기 기판 상에 형성하는 제1 n형 GaN층은, 1㎛ 내지 10㎛의 두께로 형성하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
4. 제1항에 있어서,

   상기 제1 n형 GaN층의 상부 표면을 소정 두께 식각하는 단계는,

   건식 또는 습식 식각 공정을 통해 상기 제1 n형 GaN층의 상부 표면의 전면을 균일한 두께로 식각하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
5. 제4항에 있어서,

   싱 제1 n형 GaN층의 상부 표면을 소정 두께 식각하는 단계는, 상기 제1 n형 GaN층의 전체 두께의 50% 이내로 식각하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
6. 제1항에 있어서,

   상기 제1 n형 GaN층의 상부 표면을 소정 두께 식각하는 단계는,

   상기 제1 n형 GaN층 상에 패턴 형성용 마스크를 형성하는 단계;

   상기 패턴 형성용 마스크를 사용하여 상기 제1 n형 GaN층의 표면 일부분을 식각하는 단계; 및

   상기 패턴 형성용 마스크를 제거하는 단계;를 포함하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
7. 제6항에 있어서,

   상기 패턴 형성용 마스크는, 하나 이상의 선형 또는 하나 이상의 다각형 또는 이들의 조합으로 이루어진 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
8. 제6항에 있어서,

   상기 패턴 형성용 마스크를 사용하여 상기 제1 n형 GaN층의 표면 일부분을 식각하는 단계는, 상기 제1 n형 GaN층의 전체 두께의 50% 이내로 식각하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
9. 제1항에 있어서,

   상기 제1 및 제2 n형 GaN층은, 850℃ 내지 1200℃ 온도 범위에서 성장시켜 형성하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
10. 제1항에 있어서,

    상기 제2 n형 GaN층이 상하로 둘러싸는 공간에 Al_XIn_YGa_1-X-YN (0≤X, Y≤1, X+Y≤1) 조성물로 이루어져 있으며, GaN 보다 밴드갭이 크거나 작은 질화물 반도체층을 더 형성하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.
11. 제1항에 있어서,

    상기 활성층 상에 p형 GaN층을 형성하는 단계 이후에,

    상기 활성층과 p형 GaN층의 일부를 제거하여 상기 제2 n형 GaN층을 노출시키는 단계;

    상기 p형 GaN층 상에 p형 전극을 형성하는 단계; 및

    상기 p형 전극 상에 p형 본딩전극 및 상기 노출된 제2 n형 GaN층 상에 n형 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체 발광소자의 제조방법.

Images