KR102019849B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR102019849B1
KR102019849B1 KR1020130011845A KR20130011845A KR102019849B1 KR 102019849 B1 KR102019849 B1 KR 102019849B1 KR 1020130011845 A KR1020130011845 A KR 1020130011845A KR 20130011845 A KR20130011845 A KR 20130011845A KR 102019849 B1 KR102019849 B1 KR 102019849B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
light
emitting device
Prior art date
Application number
KR1020130011845A
Other languages
English (en)
Other versions
KR20140099075A (ko
Inventor
최원희
조현민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130011845A priority Critical patent/KR102019849B1/ko
Publication of KR20140099075A publication Critical patent/KR20140099075A/ko
Application granted granted Critical
Publication of KR102019849B1 publication Critical patent/KR102019849B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자는, n 형 도펀트로 도핑된 제1 반도체층, p 형 도펀트로 도핑된 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 활성층을 포함한 발광 구조물 및 상기 활성층과 상기 제2 반도체층 사이에 전자차단층을 포함하고, 상기 전자차단층은 상기 활성층보다 큰 밴드갭 에너지를 가지고, 언도프(undoped)된 적어도 하나의 중간층 및 상기 중간층의 위와 아래에 배치되는 적어도 2개의 커버층을 포함하고, 상기 커버층은 p형 도펀트로 도핑되는 것을 특징으로 한다.

Description

발광소자{Light emitting device}
실시 예는 발광소자에 관한 것이다.
발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
또한 발광소자의 전극은 접착력이 우수하고, 전기적 특성이 우수해야 한다.
또한, 발광소자의 활성층에서 전자와 정공의 재결합 확률을 향상시키기 위한 연구가 진행 중이다.
실시 예는 전자의 오버 플로우를 방지하여 발광소자의 효율을 향상시키고, 발광구조물의 품질을 향상키는 발광소자를 제공한다.
실시 예에 따른 발광소자는, n 형 도펀트로 도핑된 제1 반도체층, p 형 도펀트로 도핑된 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 활성층을 포함한 발광 구조물 및 상기 활성층과 상기 제2 반도체층 사이에 전자차단층을 포함하고, 상기 전자차단층은 상기 활성층보다 큰 밴드갭 에너지를 가지고, 언도프(undoped)된 적어도 하나의 중간층 및 상기 중간층의 위와 아래에 배치되는 적어도 2개의 커버층을 포함하고, 상기 커버층은 p형 도펀트로 도핑되는 것을 특징으로 한다.
실시예에 따르면, AlGaN을 포함하는 중간층이 직접 도핑되지 않고, 위와 아래에 배치된 커버층의 도펀트가 디퓨젼되면, 중간층의 저항을 낮추면서도, 중간층의 질을 유지할 수 있게 된다.
또한, 도펀트가 디퓨젼된 AlGaN을 포함하는 중간층을 사용하면 활성층에서 전자와 정공의 재결합 확률을 향상시키고, 발광소자의 질과 효율을 향상시키는 이점을 가진다.
도 1은 실시예에 따른 발광소자를 나타낸 단면도,
도 2는 도 1의 발광소자의 A부분 확대 단면도,
도 3a는 실시예에 따른 발광소자의 도펀트 레벨을 나타낸 도면, 도 3b는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸도면이다.
도 4은 다른 실시예에 따른 발광소자의 A부분 확대 단면도,
도 5는 또 다른 실시예에 따른 발광소자를 나타낸 단면도,
도 6은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도,
도 7은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 8는 실시 예에 따른 발광 소자를 갖는 표시 장치의 분해 사시도이다.
도 9는 실시 예에 따른 발광 소자를 갖는 표시 장치를 나타낸 도면이다.
도 10은 실시 예에 따른 발광소자를 갖는 조명장치의 분해 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 실시예에 따른 발광소자를 나타낸 단면도, 도 2는 도 1의 발광소자의 A부분 확대 단면도, 도 3a는 실시예에 따른 발광소자의 도펀트 레벨을 나타낸 도면, 도 3b는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸도면이다.
도 1을 참조하면, 발광소자(100)는 지지부재(110), 지지부재(110) 상에 배치되는 발광구조물(160)을 포함할 수 있으며, 발광구조물(160)은 제1 반도체층(120), 활성층(130), 전자차단층(140) 및 제2 반도체층(150)을 포함할 수 있다.
지지부재(110)는 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 사파이어(Al2O3) 지지부재에 비해 열전도성이 큰 SiC 지지부재일 수 있다. 다만, 지지부재(110)의 굴절율은 광 추출 효율을 위해 제1 반도체층(120)의 굴절율보다 작은 것이 바람직하다.
한편, 지지부재(110)의 상측 면에는 광 추출 효율을 높이기 위해 PSS(PSS : Patterned SubStrate) 구조가 마련될 수 있다. 본 명세서에서 언급되는 지지부재 (110)는 PSS 구조를 가지거나, 또는 가지지 않을 수 있다.
한편, 지지부재(110) 상에는 지지부재(110)와 제1 반도체층(120) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(115)이 위치할 수 있다. 버퍼층(115))은 저온 분위기에서 형성할 수 있으며, 반도체층과 지지부재와의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다. 예를 들어, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있으며 이에 한정되지 않는다. 버퍼층(115)은 지지부재(110)상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(115)은 버퍼층(미도시)상에 성장하는 제1 반도체층(120)의 결정성을 향상시킬 수 있다.
버퍼층(115) 상에는 제1 반도체층(120), 활성층(130) 및 제2 반도체층(150)을 포함한 발광 구조물(160)이 형성될 수 있다.
버퍼층(115) 상에는 제1 반도체층(120)이 위치할 수 있다. 제1 반도체층(120)은 n형 반도체층으로 구현될 수 있으며, 활성층(130)에 전자를 제공할 수 있다. 제1 반도체층(120)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
또한, 제1 반도체층(120)아래에 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다. 언도프트 반도체층은 제1 반도체층(120)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 반도체층(120)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(120)과 같을 수 있다.
상기 제1 반도체층(120) 상에는 활성층(130)이 형성될 수 있다. 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(130)이 양자우물구조로 형성된 경우 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
도 2를 참조하면, 활성층(130)은 예를 들면, 제1 내지 제3 우물층 및 제1 내지 제3 장벽층을 포함할 수 있다.
여기서는, 제1 반도체층(120)에 가장 인접한 우물층, 및 장벽층을 제1 우물층(Q1), 및 제1 장벽층(B1)으로 정의한다.
또한, 제1 내지 제3 우물층 및 제1 내지 제3 장벽층(B1, B2, B3)은 도 2에 도시된 바와 같이 서로 교대로 적층되는 구조를 가질 수 있다.
활성층(130)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(130)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
제2 반도체층(150)은 활성층(130)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제2 반도체층(150)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 활성층(130)과 제2 반도체층(150) 사이에 전자차단층(140)이 형성될 수 있으며, 전자차단층(140)은 고 전류 인가 시 제1 반도체층(120)으로부터 활성층(130)으로 주입되는 전자가 활성층(130)에서 재결합되지 않고, 제2 반도체층(150)으로 흐르는 현상을 방지할 수 있다. 전자차단층(140)은 활성층(130)보다 상대적으로 큰 밴드갭을 가짐으로써, 제1 반도체층(120)으로부터 주입된 전자가 활성층(130)에서 재결합되지 않고 제2 반도체층(150)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(140)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
한편, 상술한 전자차단층(140)은 활성층(130)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, 이에 한정하지 아니한다.
상술한 제1 반도체층(120), 활성층(130), 전자차단층(140), 및 제2 반도체층(150)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120) 및 제2 반도체층(150) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120)이 p형 반도체층으로 구현되고, 제2 반도체층(150)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(150) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
제2 반도체층(150) 상에는 투광성 전극층(180)이 배치될 수 있다. 투광성 전극층(180)은 예를 들어, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이를 한정하지는 않는다.
또한, 투광성 전극층(180) 상에는 제2 반도체층(150)과 전기적으로 연결되는 제2 전극(172)이 형성될 수 있다.
한편, 제1 반도체층(120) 상의 적어도 일 면에는 제1 전극(174)이 형성될 수 있다. 즉, 제1 전극(174)은 제1 반도체층(120)과 전기적으로 연결된다. 예를 들면, 활성층(130)과 제2 반도체층(150)은 일부가 제거되어 제1 반도체층(120)의 일부가 노출될 수 있고, 노출된 제1 반도체층(120) 상에는 제1 전극(174)이 형성될 수 있다. 즉, 제1 반도체층(120)은 활성층(130)을 향하는 상면과 지지부재(110)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제1 전극(174)은 상면의 노출된 영역 상에 배치될 수 있다. 다만, 이에 한정되는 것은 아니다.
한편, 제1 반도체층(120)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.
한편, 제1 및 2 전극(172, 174)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다.
도 2을 참조하면, 전자차단층(140)은 중간층(141)과 중간층(141)의 위와 아래에 배치되는 커버층(143)을 포함할 수 있다.
중간층(141)은 활성층(130)보다 큰 밴드갭 에너지를 가지고, 언도프(undoped)된 반도체층으로 적어도 하나가 배치될 수 있다.
중간층(141)은 활성층(130) 보다 밴드갭 에너지가 큰 반도체층으로 구현될 수 있는데, 예를 들면, Al을 포함하는 반도체층일 수 있다. 바람직하게는 중간층(141)은 AlGaN을 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.
중간층(141)이 AlGaN으로 형성되는 경우, AlGaN은 밴드갭 에너지가 크기 때문에 전자가 통과하지 못하는 반면에, 언도프된 경우 저항이 너무 크게 되는 단점이 있고, 저항의 조절도 용이하지 않고, 홀(hole)의 주입을 과도하게 차단하기 때문에, 도핑(doping)을 필요로 한다. 그러나, AlGaN의 경우, 원자들 사이의 간격이 촘촘해서 도펀트의 농도를 올리기가 쉽지 않고, 도핑을 하는 경우에도 반도체층의 질이 저하되는 문제점이 존재하게 된다.
따라서, 바람직하게는, 중간층(141)은 후술하는 커버층(143)의 p형 도펀트가 디퓨전(Diffusion)되는 것이 바람직하다. 중간층(141)이 직접 도핑되지 않고, 위와 아래에 배치된 커버층(143)의 도펀트가 디퓨젼되면, 중간층(141)의 저항을 낮추면서도, 중간층(141)의 질을 유질할 수 있게 된다. 이는 결과적으로 발광소자의 질과, 효율을 향상시키는 이점을 가진다.
한편, 중간층(141)의 두께는 제한이 없지만, 커버층(143)의 두께보다 두꺼운 것이 바람직하다. 이는 중간층(141)이 너무 얇은 경우 제1 반도체층(120)에서 공급되는 전자를 효과적으로 차단할 수 없고, 커버층(143)이 전자의 차단력이 약하기 때문이다. 더욱 바람직하게는 중간층(141)의 두께는 20nm에서 100nm일 수 있다.
커버층(143)은 중간층(141)의 위와 아래에 배치되는 적어도 2개의 커버층(143)을 포함할 수 있다. 커버층(143)은 p형 도펀트로 도핑된다. p형 도펀트는 Mg, Zn, Ca, Sr 및 Ba 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
커버층(143)의 p형 도펀트의 도핑농도는 제2 반도체층의 도핑농도 보다 클 수 있다.
삭제
커버층(143)은 Al을 포함하지 않는 반도체층 예를 들면, GaN 또는 InGaN으로 이루어질 수 있다.
커버층(143)은 중간층(141)의 아래와 위에 형성될 수 있다. 커버층(143)은 적어도 중간층(141)의 아래에 배치되는 제1커버층(143a)과, 중간층(141)의 위에 배치되는 제2커버층(143b)을 포함할 수 있다. 다만 이에 한정되는 것은 아니고 다양한 개수의 커버층(143)이 배치될 수 있고, 이는 후술한다.
한편, 전자차단층(140)은 활성층(130)과 접하게 배치되는 제1캡핑층(145a)과, 제2 반도체층(150)과 접하게 배치되는 제2캡핑층(145b)을 더 포함할 수 있다.
제1캡핑층(145a)은 활성층(130)과 커버층(143)에 접하게 배치될 수 있다. 다시 설명하면, 제1캡핑층(145a)은 활성층(130)과 커버층(143) 사이에 배치되어서, 전자차단층(140)을 캡(cap)는 역할을 한다.
제2캡핑층(145b)은 제2 반도체층(150)과 커버층(143)에 접하게 배치될 수 있다. 다시 설명하면, 제1캡핑층(145a)은 제2 반도체층(150)과 커버층(143) 사이에 배치되어서, 전자차단층(140)을 캡(cap)는 역할을 한다.
제1캡핑층(145a) 및 제2캡핑층(145b)은 언도프(undoped)된 반도체층으로 구현되어서, 커버층(143)에 도펀트가 활성층(130)과 제2 반도체층(150)으로 디퓨전되는 것을 방지하게 된다. 즉, 제1캡핑층(145a) 및 제2캡핑층(145b)은 전자차단층(140)이 도펀트로 과다도핑된 경우에도 제2 반도체층(150)과 활성층(130)의 품질저하를 방지한다.
제1캡핑층(145a) 및 제2캡핑층(145b)은 활성층(130) 보다 밴드갭 에너지가 큰 반도체층으로 구현될 수 있는데, 예를 들면, Al을 포함하는 반도체층일 수 있다. 바람직하게는 제1캡핑층(145a) 및 제2캡핑층(145b)은 AlGaN을 포함할 수 있다. 다만, 이에 한정되는 것은 아니다. 따라서, 제1캡핑층(145a) 및 제2캡핑층(145b)에서 제1 반도체층(120)에서 공급되는 전자를 차단하는 역할을 수행할 수 있다.
제1캡핑층(145a) 및 제2캡핑층(145b)은 커버층(143)의 p형 도펀트가 디퓨전(Diffusion)될 수도 있다. 따라서, 커버층(143)의 도펀트가 디퓨젼되면, 제1캡핑층(145a) 및 제2캡핑층(145b)의 저항을 낮추면서도, 제1캡핑층(145a) 및 제2캡핑층(145b)의 질을 유질할 수 있게 된다. 이는 결과적으로 발광소자의 질과, 효율을 향상시키는 이점을 가진다.
제1캡핑층(145a) 및 제2캡핑층(145b)의 두께는 중간층(141) 보다 얇을 수 있다. 제1캡핑층(145a) 및 제2캡핑층(145b)이 너무 두꺼운 경우, 언도프된 반도체층으로 인하여 발광소자의 효율이 저하되고, 제1캡핑층(145a) 및 제2캡핑층(145b)이 너무 얇은 경우 제2 반도체층(150)과 활성층(130)으로 확산되는 도펀트를 막을 수 없기 때문이다. 바람직하게는 제1캡핑층(145a) 및 제2캡핑층(145b)의 두께는 5nm에서 30nm일 수 있다.
도 3을 참조하여, 실시예의 이점을 설명하면 다음과 같다.
도 3a를 참조하면, 커버층(143)의 도펀트가 중간층(141)으로 확산되어서, 중간층(141)이 전자를 차단하면서도, 홀은 어느 정도 통과시켜서 전자와 정공의 재결합확률을 높일 수 있고, 중간층(141)의 저항을 줄여서, 발광소자의 저항을 줄이는 이점을 가진다.
도 3b를 참조하면, 에너지 밴드갭이 높은 중간층(141)과 제1캡핑층(145a) 및 제2캡핑층(145b)에 의해 전자가 제2 반도체층(150)으로 바로 흘러버리는 현상을 방지할 수 있다.
도 4를 참조하여, 전자차단층(140)이 다른 배치를 설명한다.
전자차단층(140)은 적어도 하나의 중간층과 이를 아래와 위에서 덮는 적어도 2개의 커버층과, 커버층을 덮는 적어도 2개의 캡핑층을 포함할 수 있다.
예를 들면, 도 3과 같은 배치를 가질 수 있고, 또 다른 예를 들면, 도 4와 같이 배치될 수 있다. 다만, 이에 한정되는 것은 아니다.
도 5는 또 다른 실시예에 따른 발광소자를 도시한 단면도이다.
도 5를 참조하면, 실시예에 따른 발광소자(200)는 지지부재(210), 지지부재(210) 상에 배치되는 제1 전극층(220), 제1 반도체층(230), 활성층(250) 및 제2 반도체층(260)을 포함한 발광 구조물(270)과 제2 전극층(282)을 포함할 수 있다. 그리고, 제1 반도체층(230)과 활성층(250) 사이에는 전자차단층(240)이 포함될 수 있다.
지지부재(210)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지부재(210)는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
즉, 지지부재(210)는 금속, 예를 들어 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한 지지부재(210)는 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 구현될 수 있다.
이와 같은 지지부재(210)는 발광소자(200)에서 발생하는 열의 방출을 용이하게 하여 발광소자(200)의 열적 안정성을 향상시킬 수 있다.
한편, 지지부재(210) 상에는 제1 전극층(220)이 형성될 수 있으며, 제1 전극층(220)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극층(220)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극층(220)은 절연층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.
반사층(미도시)은 오믹층(미도시) 및 절연층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를 들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(270)(예컨대, 제1 반도체층(230))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
오믹층(미도시)은 발광 구조물(270)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제1 반도체층(230)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
또한 제1 전극층(220)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다.
발광 구조물(270)은 적어도 제1 반도체층(230), 활성층(250) 및 제2 반도체층(260)을 포함할 수 있고, 제1 반도체층(230)과 제2 반도체층(260) 사이에 활성층(250)이 게재된 구성으로 이루어질 수 있다.
상기 제1 전극층(220) 상에는 제1 반도체층(230)이 형성될 수 있다. 상기 제1 반도체층(230)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1 반도체층(230) 상에는 활성층(250)이 형성될 수 있다. 활성층(250)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(250)이 양자우물구조로 형성된 경우 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(250)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 활성층(250)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
한편, 활성층(250)과 제1 반도체층(230) 사이에 중간층(240)이 형성될 수 있으며, 중간층(240)은 고 전류 인가 시 제2 반도체층(260)으로부터 활성층(250)으로 주입되는 전자가 활성층(250)에서 재결합되지 않고 제1 반도체층(230)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 중간층(미도시)은 활성층(250)보다 상대적으로 큰 밴드갭을 가짐으로써, 제2 반도체층(260)으로부터 주입된 전자가 활성층(250)에서 재결합되지 않고 제1 반도체층(230)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(250)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
한편, 상술한 중간층(240)은 활성층(250)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.
활성층(250) 상에는 제2 반도체층(260)이 형성될 수 있다. 제2 반도체층(260)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다.
제2 반도체층(260)상에는 제2 반도체층(260)과 전기적으로 연결된 제2 전극층(282)이 형성될 수 있으며, 제2 전극층(282)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극층(282)은 제2 반도체층(260)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2 전극층(282)은 상기 제2 반도체층(260)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
제2 전극층(282)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
한편, 발광 구조물(270)은 제2 반도체층(260) 상에 제2 반도체층(260)과 반대의 극성을 갖는 제3 반도체층(미도시)을 포함할 수 있다. 또한 제1 반도체층(230)이 n 형 반도체층이고, 제2 반도체층(260)이 p 형 반도체층으로 구현될 수도 있다. 이에 따라 발광 구조층(270)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
발광 구조물(270)의 상부에는 광 추출 구조(284)가 형성될 수 있다.
광 추출 구조(284)는 제2 반도체층(260)의 상면에 형성되거나, 또는 발광 구조물(270)의 상부에 투광성 전극층(미도시)을 형성한 후 투광성 전극층(미도시)의 상부에 형성될 수 있으며, 이에 한정하지 아니한다.
광 추출 구조(284)는 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(284)는 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며, 이에 한정하지 않는다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 투광성 전극층(미도시)의 상면 또는 제2 반도체층(260)의 상면은 광 추출 구조(284)를 형성하는 러프니스를 포함할 수 있다. 러프니스는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 러프니스는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.
러프니스는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.
한편, 상기 광추출구조(284)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광추출구조(284)가 투광성 전극층(미도시)의 또는 제2 반도체층(260)의 상부면에 형성됨에 따라서 활성층(250)으로부터 생성된 빛이 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(200)의 광 추출 효율의 향상에 기여할 수 있다.
발광 구조물(270)의 측면 및 상부 영역에는 패시베이션(미도시)이 형성될 수 있으며, 패시베이션(미도시)은 절연성 재질로 형성될 수 있다.
한편, 활성층(250)과 제1 반도체층(230) 사이에 전자차단층(240)이 형성될 수 있으며, 전자차단층(240)은 고 전류 인가 시 제2 반도체층(260)으로부터 활성층(250)으로 주입되는 전자가 활성층(250)에서 재결합되지 않고, 제1 반도체층(230)으로 흐르는 현상을 방지할 수 있다. 전자차단층(240)은 활성층(250)보다 상대적으로 큰 밴드갭을 가짐으로써, 제2 반도체층(260)으로부터 주입된 전자가 활성층(250)에서 재결합되지 않고 제1 반도체층(230)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(240)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
한편, 상술한 전자차단층(240)은 활성층(250)의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN, InAlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.
이와 같이 전자차단층(240)이 구성되면, 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있으며, p형 도펀트에 의해 활성층(250)이 훼손되는 것을 방지할 수 있고, 결과적으로 발광소자(200)의 광추출 효율을 향상시킬 수 있다.
상술한 제1 반도체층(230), 활성층(250), 전자차단층(240) 및 제2 반도체층(260)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 전자차단층(240)에 대한 자세한 설명은 상술한 바와 같다. 다만, 그 배치에 있어서, 위아래가 바뀐 차이가 존재한다.
도 6은 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이고, 도 7는 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 단면도이다.
도 6 및 도 7를 참조하면, 발광소자 패키지(500)는 캐비티(520)가 형성된 몸체(510), 몸체(510)에 실장되는 제1 및 제2 리드 프레임(540, 550)과, 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결되는 발광소자(530), 및 발광소자(530)를 덮도록 캐비티(520)에 충진되는 봉지재(미도시)를 포함할 수 있다.
몸체(510)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(510)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
몸체(510)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(530)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다.
광의 지향각이 줄어들수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 감소한다.
한편, 몸체(510)에 형성되는 캐비티(520)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.
발광소자(530)는 제1 리드 프레임(540) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(530)는 한 개 이상 실장될 수 있다.
또한, 발광소자(530)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.
봉지재(미도시)는 발광소자(530)를 덮도록 캐비티(520)에 충진될 수 있다.
봉지재(미도시)는 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(520) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
또한 봉지재(미도시)는 형광체를 포함할 수 있으며, 형광체는 발광소자(530)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(500)가 백색광을 구현하도록 할 수 있다.
이러한 형광체는 발광소자(530)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체는 발광소자(530)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(530)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(500)는 백색 빛을 제공할 수 있다.
이와 유사하게, 발광소자(530)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(530)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.
이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.
제1 및 제2 리드 프레임(540, 550)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(540, 550)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 제2 리드 프레임(540, 550)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(530)는 제1 및 제2 리드 프레임(540, 550)상에 실장되며, 제1 및 제2 리드 프레임(540, 550)은 발광소자(530)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(530)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(540, 550)에 전원이 연결되면 발광소자(530)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(510)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(530)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.
실시예에 따른 발광 소자는 조명 장치에 적용될 수 있다. 상기 조명 시스템은 복수의 발광 소자가 어레이된 구조를 포함하며, 도 8 및 도 9에 도시된 표시 장치, 도 10에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 8는 실시 예에 따른 발광 소자를 갖는 표시 장치의 분해 사시도이다.
도 8를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 광원 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethylmethacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthalate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphtha late) 수지 중 하나를 포함할 수 있다.
상기 광원 모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 광원 모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 광원 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 발광 소자(1035)를 포함하며, 상기 발광 소자(1035)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 복수의 발광 소자(1035)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 도광판(1041)의 일측 면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광원 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 9는 실시 예에 따른 발광 소자를 갖는 표시 장치를 나타낸 도면이다.
도 9를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(1124)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자(1124)는 광원 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 광원 모듈(1160), 광학 부재(1154)는 라이트유닛(1150)으로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다. 상기의 광원 모듈(1160)은 기판(1120) 및 상기 기판(1120) 위에 배열된 복수의 발광 소자(1124)를 포함한다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(polymethyl methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 광원 모듈(1160) 위에 배치되며, 상기 광원 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 10은 실시 예에 따른 발광소자를 갖는 조명장치의 분해 사시도이다.
도 10을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 발광소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 발광소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 발광소자(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 돌출부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 돌출부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 돌출부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 돌출부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 돌출부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. n 형 도펀트로 도핑된 제1 반도체층, p 형 도펀트로 도핑된 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 활성층을 포함한 발광 구조물; 및
    상기 활성층과 상기 제2 반도체층 사이에 전자차단층을 포함하고,
    상기 전자차단층은,
    상기 활성층보다 큰 밴드갭 에너지를 가지고, 언도프(undoped)된 적어도 하나의 중간층; 및
    상기 중간층의 위와 아래에 배치되는 적어도 2개의 커버층을 포함하고,
    상기 커버층은 p형 도펀트로 도핑되고,
    상기 중간층은 상기 커버층의 p형 도펀트가 디퓨전(Diffusion)되고, Al을 포함하는 반도체층인 발광소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 커버층은 GaN을 포함하고,
    상기 중간층은 AlGaN을 포함하고,
    상기 중간층의 두께는 상기 커버층의 두께보다 두꺼운 발광소자.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 p형 도펀트는 Mg, Zn, Ca, Sr 및 Ba 중 적어도 하나를 포함한 발광소자.
  10. 제1항에 있어서,
    상기 전자차단층은,
    상기 활성층과 접하게 배치되는 제1캡핑층과, 상기 제2 반도체층과 접하게 배치되는 제2캡핑층을 더 포함하고,
    상기 제1캡핑층 및 제2캡핑층은,
    상기 커버층과 접하게 배치되고,
    상기 제1캡핑층 및 제2캡핑층은 상기 활성층보다 큰 밴드갭 에너지를 가지고, AlGaN을 포함하며,
    언도프(undoped)되고, 상기 커버층의 p형 도펀트가 디퓨전(Diffusion)되고,
    상기 제1캡핑층 및 제2캡핑층의 두께는 상기 중간층 보다 얇은 발광소자.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130011845A 2013-02-01 2013-02-01 발광소자 KR102019849B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130011845A KR102019849B1 (ko) 2013-02-01 2013-02-01 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130011845A KR102019849B1 (ko) 2013-02-01 2013-02-01 발광소자

Publications (2)

Publication Number Publication Date
KR20140099075A KR20140099075A (ko) 2014-08-11
KR102019849B1 true KR102019849B1 (ko) 2019-09-09

Family

ID=51745606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130011845A KR102019849B1 (ko) 2013-02-01 2013-02-01 발광소자

Country Status (1)

Country Link
KR (1) KR102019849B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126887A1 (ko) * 2016-01-18 2017-07-27 서울바이오시스주식회사 자외선 검출소자
KR102400338B1 (ko) * 2017-08-04 2022-05-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102584464B1 (ko) * 2016-12-09 2023-10-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120137171A (ko) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20140099075A (ko) 2014-08-11

Similar Documents

Publication Publication Date Title
KR101762787B1 (ko) 발광소자, 발광소자 패키지 및 조명 시스템
EP2858127B1 (en) Light emitting diode
KR20130067821A (ko) 발광소자
KR101988405B1 (ko) 발광소자
KR20140101130A (ko) 발광소자
KR102019849B1 (ko) 발광소자
KR101843740B1 (ko) 발광소자
KR20150032115A (ko) 발광소자
KR102119851B1 (ko) 발광소자
KR101818753B1 (ko) 발광소자
KR101865405B1 (ko) 발광소자
KR102187474B1 (ko) 발광소자
KR20150062530A (ko) 발광소자
KR102020493B1 (ko) 발광소자
KR102218719B1 (ko) 발광소자
KR102065778B1 (ko) 발광소자
KR102237113B1 (ko) 발광소자
KR20140099687A (ko) 발광소자
KR20150017241A (ko) 발광소자
KR20140090282A (ko) 발광소자
KR20130013968A (ko) 발광소자
KR102019835B1 (ko) 발광소자
KR101913712B1 (ko) 발광 소자
KR102019751B1 (ko) 발광소자
KR102163949B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant