KR101865405B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR101865405B1
KR101865405B1 KR1020110104731A KR20110104731A KR101865405B1 KR 101865405 B1 KR101865405 B1 KR 101865405B1 KR 1020110104731 A KR1020110104731 A KR 1020110104731A KR 20110104731 A KR20110104731 A KR 20110104731A KR 101865405 B1 KR101865405 B1 KR 101865405B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
light
Prior art date
Application number
KR1020110104731A
Other languages
English (en)
Other versions
KR20130040012A (ko
Inventor
김병조
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110104731A priority Critical patent/KR101865405B1/ko
Publication of KR20130040012A publication Critical patent/KR20130040012A/ko
Application granted granted Critical
Publication of KR101865405B1 publication Critical patent/KR101865405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

실시예에 따른 발광소자는, 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 형성되는 활성층을 포함한 발광 구조물을 포함하고, 상기 활성층은 적어도 하나의 우물층, 장벽층, 및 전자 터널링층을 포함한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
공개번호 10-2006-0090308 에서는 다중 양자 우물 구조를 갖는 발광소자에 관해 개시한다. 정공의 이동도는 전자에 비해 낮기 때문에 다중 양자 우물 구조를 갖는 경우 정공 주입층으로부터 이격된 우물층의 경우 전자와 정공의 재결합 확률이 낮아질 수 있다.
실시예는 전자 오버플로잉이 방지되어 신뢰성 및 발광 효율이 개선된 발광소자를 제공한다.
실시예에 따른 발광소자는, 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 형성되는 활성층을 포함한 발광 구조물을 포함하고, 상기 활성층은 적어도 하나의 우물층, 장벽층, 및 전자 터널링층을 포함한다.
실시예에 따른 발광소자는, 전자 터널링층을 포함하여, 전자 오버플로잉이 방지되며, 신뢰성 및 발광 효율이 개선될 수 있다.
도 1은 실시예에 따른 발광소자를 나타낸 도면이다.
도 2는 도 1의 실시예에 따른 발광소자의 A 부분 확대 단면이다.
도 3은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 4는 실시예에 따른 발광소자의 에너지 밴드 다이어그램과 전자의 이동을 나타낸 도면이다.
도 5는 실시예에 따른 발광소자를 나타내는 도면이다.
도 6은 도 5의 실시예에 따른 발광소자의 B 부분의 확대 단면도이다.
도 7은 실시예에 따른 발광소자의 에너지 밴드 다이어그램과 전자의 이동을 나타낸 도면이다.
도 8은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도이다.
도 9는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도이다.
도 10은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도이다.
도 11은 실시예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도 이다.
도 12는 도 11의 조명 시스템의 C-C′단면을 도시한 단면도이다.
도 13은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도 이다.
도 14는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1을 참조하면, 발광소자(100)는 지지부재(110), 지지부재(110) 상에 배치되는 발광구조물(160)을 포함할 수 있으며, 발광구조물(160)은 제1 반도체층(120), 활성층(130), 전자 차단층(140), 및 제2 반도체층(150)을 포함할 수 있다. 그리고,
지지부재(110)는 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 사파이어(Al2O3) 지지부재에 비해 열전도성이 큰 SiC 지지부재일 수 있다. 다만, 지지부재(110)의 굴절율은 광 추출 효율을 위해 제1 반도체층(120)의 굴절율보다 작을 수 있다.
한편, 지지부재(110)의 상측 면에는 광 추출 효율을 높이기 위해 PSS(PSS : Patterned SubStrate) 구조가 마련될 수 있다. 본 명세서에서 언급되는 지지부재 (110)는 PSS 구조를 가지거나, 또는 가지지 않을 수 있다.
한편, 지지부재(110) 상에는 지지부재(110)와 제1 반도체층(120) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(미도시)이 위치할 수 있다. 버퍼층(미도시)은 저온 분위기에서 형성할 수 있으며, 반도체층과 지지부재와의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다. 예를 들어, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있으며 이에 한정되지 않는다. 버퍼층(미도시)은 지지부재(110)상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(미도시)은 버퍼층(미도시)상에 성장하는 제1 반도체층(120)의 결정성을 향상시킬 수 있다.
버퍼층(미도시) 상에는 제1 반도체층(120), 활성층(130) 및 제2 반도체층(150)을 포함한 발광 구조물(160)이 형성될 수 있다.
버퍼층(미도시) 상에는 제1 반도체층(120)이 위치할 수 있다. 제1 반도체층(120)은 n형 반도체층으로 구현될 수 있으며, 활성층(130)에 전자를 제공할 수 있다.
제1 반도체층(120)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
또한, 제1 반도체층(120)아래에 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다. 언도프트 반도체층은 제1 반도체층(120)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 반도체층(120)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(120)과 같을 수 있다.
상기 제1 반도체층(120) 상에는 활성층(130)이 형성될 수 있다. 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(130)이 양자우물구조로 형성된 경우 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(130)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(130)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
제2 반도체층(140)은 활성층(130)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제2 반도체층(140)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 활성층(130)과 제2 반도체층(150) 사이에 전자 차단층(EBL : Electron blocking layer) (140)이 형성될 수 있으며, 전자 차단층(140)은 고 전류 인가 시 제1 반도체층(120)으로부터 활성층(130)으로 주입되는 전자가 활성층(130)에서 재결합되지 않고, 제2 반도체층(150)으로 흐르는 현상을 방지할 수 있다. 전자 차단층(140)은 활성층(130)보다 상대적으로 큰 밴드갭을 가짐으로써, 제1 반도체층(120)으로부터 주입된 전자가 활성층(130)에서 재결합되지 않고 제2 반도체층(150)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(140)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
한편, 상술한 전자 차단층(140)은 활성층(130)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다. 그리고, 전자 차단층(140)의 두께는 제한이 없지만, 전자 터널링층(180)의 두께 보다 두껍게 형성되어서 전자의 오버플로잉을 방지할 수 있다.
상술한 제1 반도체층(120), 활성층(130), 전자 차단층(140), 및 제2 반도체층(150)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120) 및 제2 반도체층(150) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120)이 p형 반도체층으로 구현되고, 제2 반도체층(150)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(150) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
한편, 제1 반도체층(120) 상의 적어도 일 면에는 제1 전극(174)이 형성될 수 있다. 즉, 제1 전극(174)은 제1 반도체층(120)과 전기적으로 연결된다. 예를 들면,, 활성층(130)과 제2 반도체층(150)은 일부가 제거되어 제1 반도체층(120)의 일부가 노출될 수 있고, 노출된 제1 반도체층(120) 상에는 제1 전극(174)이 형성될 수 있다. 즉, 제1 반도체층(120)은 활성층(130)을 향하는 상면과 지지부재(110)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제1 전극(174)은 상면의 노출된 영역 상에 배치될 수 있다. 다만, 이에 한정되는 것은 아니다.
한편, 제1 반도체층(120)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.
제2 반도체층(150) 상에는 제2 전극(172)이 형성될 수 있다.
한편, 제1 및 2 전극(172, 174)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다.
도 2는 도 1의 실시예에 따른 발광소자의 A 부분 확대 단면이고, 도 3은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이며, 도 4는 실시예에 따른 발광소자의 에너지 밴드 다이어그램과 전자의 이동을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 활성층(130)은 적어도 하나의 우물층(Q1, Q2, Q3) 장벽층(B1, B2. B3), 및 전자 터널링층(180)을 포함할 수 있고, 전자 터널링층 (180)은 장벽층(B1, B2. B3) 보다 큰 밴드갭을 가질 수 있다.
발광소자(100)의 활성층(130)은 다중 양자우물 구조를 가질 수 있으며, 따라서 활성층(130)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 포함할 수 있다.
여기서는, 제1 반도체층(120)에 가장 인접한 우물층, 및 장벽층을 제1 우물층(Q1), 및 제1 장벽층(B1)으로 정의한다.
또한, 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)은 도 2에 도시된 바와 같이 서로 교대로 적층되는 구조를 가질 수 있다.
한편, 도 2에서는 각각 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)이 형성되고 제1 내지 제3 장벽층(B1, B2, B3)과 제1 내지 제3 우물층(Q1, Q2, Q3)이 교대로 적층되게 형성되도록 도시되었으나, 이에 한정하지 아니하며, 우물층(Q1, Q2, Q3) 및 장벽층(B1, B2, B3)은 임의의 수를 갖도록 형성될 수 있으며, 배치 또한 임의의 배치를 가질 수 있다. 아울러, 상술한 바와 같이 각각의 우물층(Q1, Q2, Q3), 및 각각의 장벽층(B1, B2, B3)을 형성하는 재질의 조성비, 밴드갭, 및 두께는 서로 상이할 수 있으며, 도 2에 도시된 바와 같이 한정하지 아니한다. 이하에서는, 활성층(130)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 가지는 것을 기본으로 설명한다.
도 2 및 도 3을 참조하면, 활성층(130)은 전자 터널링층(180)을 포함할 수 있고, 전자 터널링층(180)은 장벽층(B1, B2. B3) 보다 큰 밴드갭을 가질 수 있다.
한편, 전자 터널링층(180)은 적어도 하나의 장벽층(B1, B2. B3) 내에 배치될 수 있다. 한편, 도 2에서는 제2 장벽층(B2)이 내에 전자 터널링층(180)이 배치되는 것으로 도시되었으나, 이에 한정하지 아니하며, 전자 터널링층(180)은 제1 내지 제3 장벽층(B1, B2. B3) 중 적어도 하나에 배치될 수 있다. 또한, 도 2에서는 전자 터널링층(180)이 제2 장벽층(B2)의 제1 및 제2 영역(K1, K2) 사이에 형성되게 도시되었으나, 이에 한정하지 아니하며, 제1 내지 제3 장벽층(B1, B2. B3) 중 적어도 하나의 장벽층의 임의의 위치에 전자 터널링층(180)이 형성될 수 있다.
전자 터널링층(180)은 장벽층(B1, B2. B3) 보다 큰 Al 함량을 가질 수 있다. 예컨대, 전자 터널링층(180)은 Ala2Inb2Ga(1-( a2 - b2 ))N (0≤a2≤1, 0≤b2≤1, 0≤a2+b2≤1)의 조성을 가지며, 장벽층(B1, B2. B3)은 Ina1Alb1Ga1 - a1 - b1N (0≤a1≤1, 0≤b1≤1, 0≤a1+b1≤1)의 조성식을 가질 때, a2 는 a1 보다 큰 값을 가질 수 있다.
따라서, 도 3 및 도 4에 도시된 바와 같이 전자 터널링층(180)은 장벽층(B1, B2. B3)보다 큰 밴드갭을 가질 수 있다.
도 4에 도시된 바와 같이, 전자 터널링층(180)은 장벽층(B1, B2. B3)보다 큰 Al 함량 및 밴드갭을 가짐으로써, 전자 터널링층(180)은 제1 반도체층(120)으로부터 주입된 전자 중 일부의 전자는 터널링될 수 있고, 일부의 전자는 차단하는 전자 제한층(Electron controlling layer)으로 기능할 수 있다. 제1 반도체층(120)으로부터 주입된 전자가 전자 터널링층(180)에 의해서 일부 차단될 수 있으므로, 전자 터널링층(180)은 활성층(130)에서 재결합되지 않은 전자가 제2 반도체층(150)으로 넘어가는 전자 오버플로잉 현상을 방지할 수 있다.
한편, 전자 차단층(140)이 활성층(130)과 제2 반도체층(150) 사이에 배치될 경우, 전자 차단층(140)에 의해서 활성층(130)에서 제2 반도체층(150)으로 넘어가는 전자가 차단됨으로써, 제2 반도체층(150)에 인접한 우물층, 예컨대 제3 우물층(B3)에 전자 밀도의 과다 현상이 생길 수 있다. 전자 터널링층(180)이 제3 우물층(B3)과 제2 반도체층(150) 사이에 배치됨으로써, 제3 우물층(B3)의 전자 밀도가 과다하게 증가하는 것이 방지되며, 따라서 발광소자(100)의 발광 효율이 개선될 수 있다.
한편, 전자 터널링층(180)의 두께가 지나치게 클 경우 전자의 주입 효율이 저하되며, 지나치게 얇을 경우 전자 오버플로잉 방지 효과가 확보되지 않을 수 있다. 따라서, 전자 터널링층(180)은 일부 전자의 터널링을 확보하고 일부 전자를 차단하게 소정의 두께를 가질 수 있으며, 1 nm 내지 3 nm 의 두께를 가질 수 있다.
한편, 전자 터널링층(180)의 Al 함량이 지나치게 클 경우 밴드갭이 지나치게 크게 형성되어 전자 주입 효율이 저하되며, Al 함량이 지나치게 작을 경우 전자 오버플로잉 방지 효과가 확보되지 않을 수 있다. 따라서, 전자 터널링층(180)의 Al 함량은 5 % 내지 15 % 일 수 있다. 이는 몰비, 부피비, 중량비 중 어느 하나일 수 있으며, 이에 한정하지 아니한다.
한편, Al 함량 및 밴드갭이 큰 전자 터널링층(180)이 우물층(Q1, Q2, Q3)과 접하게 형성될 경우, 우물층(Q1, Q2, Q3)과 전자 터널링층(180) 사이의 격자 상수 차이로 인한 압전분극(piezoelectric polariziton)이 발생할 수 있다. 이러한 압전분극으로 생성된 정전기장은 양자우물 구조의 에너지 밴드 구조를 변화시켜 전자와 정공의 분포를 왜곡시키며, 발광 효율을 저해할 수 있다. 따라서, 도 3 및 도 4 에 도시된 바와 같이 전자 터널링층(180)은 장벽층(B1, B2, B3)내에서 제1 및 제2 영역(K1, K2) 사이에 형성되게 배치될 수 있으며, 이에 한정하지 아니한다.
한편, 정공의 이동도 (mobility) 는 전자보다 낮으며, 밴드갭이 큰 전자 터널링층(180)이 제2 반도체층(150)과 인접하게 형성된 경우 전자 터널링층(180)은 정공의 이동을 차단할 수 있으므로, 전자 터널링층(180)이 배치되는 장벽층(B1, B2, B3)은 예컨대 제2 반도체층(150)과 이격되게 형성될 수 있다. 예컨대, 전자 터널링층(180)이 배치되는 장벽층(B1, B2, B3)은 제1 또는 제2 장벽층(B1, B2)에 형성될 수 있다. 즉, 전자 터널링층(180)이 배치되는 제1 또는 제2 장벽층(B1, B2)이 형성되며, 제1 또는 제2 장벽층(B1, B2)과 제2 반도체층(150) 사이에 제3 장벽층(B3) 및 적어도 하나의 우물층(Q1, Q2, Q3)이 배치되게 형성될 수 있으며, 이에 한정하지 아니한다.
도 5는 다른 실시예에 따른 발광소자를 나타낸 도면이다.
도 5를 참조하면, 실시예에 따른 발광소자(200)는 지지부재(210), 지지부재(210) 상에 배치되는 제1 전극층(220), 제1 반도체층(230), 활성층(250), 및 제2 반도체층(260)을 포함한 발광 구조물(270), 및 제2 전극층(282)을 포함할 수 있다.
지지부재(210)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지부재(210)는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
즉, 지지부재(210)는 금속, 예를 들어 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한 지지부재(210)는 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 구현될 수 있다.
이와 같은 지지부재(210)는 발광소자(200)에서 발생하는 열의 방출을 용이하게 하여 발광소자(200)의 열적 안정성을 향상시킬 수 있다.
한편, 지지부재(210) 상에는 제1 전극층(220)이 형성될 수 있으며, 제1 전극층(220)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극층(220)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극층(220)은 절연층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.
반사층(미도시)은 오믹층(미도시) 및 절연층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를 들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(270)(예컨대, 제1 반도체층(230))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
오믹층(미도시)은 발광 구조물(270)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제1 반도체층(230)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
또한 제1 전극층(220)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다.
발광 구조물(270)은 적어도 제1 반도체층(230), 활성층(250) 및 제2 반도체층(260)을 포함할 수 있고, 제1 반도체층(230)과 제2 반도체층(260) 사이에 활성층(250)이 게재된 구성으로 이루어질 수 있다.
상기 제1 전극층(220) 상에는 제1 반도체층(230)이 형성될 수 있다. 상기 제1 반도체층(230)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1 반도체층(230) 상에는 활성층(250)이 형성될 수 있다. 활성층(250)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(250)이 양자우물구조로 형성된 경우 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(250)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 활성층(250)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
한편, 활성층(250)과 제1 반도체층(230) 사이에 전자 차단층(240)이 형성될 수 있으며, 전자 차단층(240)은 고 전류 인가 시 제2 반도체층(260)으로부터 활성층(250)으로 주입되는 전자가 활성층(250)에서 재결합되지 않고 제1 반도체층(230)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 전자 차단층(미도시)은 활성층(250)보다 상대적으로 큰 밴드갭을 가짐으로써, 제2 반도체층(260)으로부터 주입된 전자가 활성층(250)에서 재결합되지 않고 제1 반도체층(230)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(250)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
한편, 상술한 전자 차단층(240)은 활성층(250)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.
활성층(250) 상에는 제2 반도체층(260)이 형성될 수 있다. 제2 반도체층(260)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨대, InxAlyGa1 -x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다.
제2 반도체층(260)상에는 제2 반도체층(260)과 전기적으로 연결된 제2 전극층(282)이 형성될 수 있으며, 제2 전극층(282)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극층(282)은 제2 반도체층(260)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2 전극층(282)은 상기 제2 반도체층(260)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
제2 전극층(282)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
한편, 발광 구조물(270)은 제2 반도체층(260) 상에 제2 반도체층(260)과 반대의 극성을 갖는 제3 반도체층(미도시)을 포함할 수 있다. 또한 제1 반도체층(230)이 n 형 반도체층이고, 제2 반도체층(260)이 p 형 반도체층으로 구현될 수도 있다. 이에 따라 발광 구조층(270)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
발광 구조물(270)의 상부에는 광 추출 구조(284)가 형성될 수 있다.
광 추출 구조(270)는 제2 반도체층(260)의 상면에 형성되거나, 또는 발광 구조물(270)의 상부에 투광성 전극층(미도시)을 형성한 후 투광성 전극층(미도시)의 상부에 형성될 수 있으며, 이에 한정하지 아니한다.
광 추출 구조(284)는 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(284)는 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며, 이에 한정하지 않는다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 투광성 전극층(미도시)의 상면 또는 제2 반도체층(260)의 상면은 광 추출 구조(284)를 형성하는 러프니스를 포함할 수 있다. 러프니스는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 러프니스는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.
러프니스는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.
한편, 상기 광추출구조(284)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광추출구조(284)가 투광성 전극층(미도시)의 또는 제2 반도체층(260)의 상부면에 형성됨에 따라서 활성층(250)으로부터 생성된 빛이 투광성 전극층(미도시), 또는 제2 반도체층(260)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(200)의 광 추출 효율의 향상에 기여할 수 있다.
발광 구조물(270)의 측면 및 상부 영역에는 패시베이션(미도시)이 형성될 수 있으며, 패시베이션(미도시)은 절연성 재질로 형성될 수 있다.
도 6 은 도 5의 실시예에 따른 발광소자의 B 부분 확대 단면이고, 도 7 은 실시예에 따른 발광소자의 에너지 밴드 다이어그램과 전자의 이동을 나타낸 도면이다. 단, 여기서 상술한 바와 중복되는 사항은 생략한다.
도 6 및 도 7을 참조하면, 활성층(240)은 적어도 하나의 우물층(Q1, Q2, Q3) 및 장벽층(B1, B2, B3), 및 전자 터널링층(290)을 포함할 수 있고, 전자 터널링층 (290)은 장벽층(B1, B2. B3) 보다 큰 밴드갭을 가질 수 있다.
발광소자(200)의 활성층(240)은 다중 양자우물 구조를 가질 수 있으며, 따라서 활성층(240)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 포함할 수 있다.
여기서는, 제2 반도체층(260)에 가장 인접한 우물층, 및 장벽층을 제1 우물층(Q1), 및 제1 장벽층(B1)으로 정의한다.
또한, 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)은 도 6에 도시된 바와 같이 서로 교대로 적층되는 구조를 가질 수 있다.
전자 터널링층(290)은 적어도 하나의 장벽층(B1, B2. B3) 내에 배치될 수 있다. 한편, 도 6에서는 제2 장벽층(B2)이 내에 전자 터널링층(290)이 배치되는 것으로 도시되었으나, 이에 한정하지 아니하며, 전자 터널링층(290)은 제1 내지 제3 장벽층(B1, B2. B3) 중 적어도 하나에 배치될 수 있다. 또한, 도 6에서는 전자 터널링층(290)이 제2 장벽층(B2)의 제1 및 제2 영역(K1, K2) 사이에 형성되게 도시되었으나, 이에 한정하지 아니하며, 제1 내지 제3 장벽층(B1, B2. B3) 중 적어도 하나의 장벽층의 임의의 위치에 전자 터널링층(290)이 형성될 수 있다.
전자 터널링층(290)은 장벽층(B1, B2. B3) 보다 큰 Al 함량을 가질 수 있다. 예컨대, 전자 터널링층(290)은 Ala2Inb2Ga(1-( a2 - b2 ))N (0≤a2≤1, 0≤b2≤1, 0≤a2+b2≤1)의 조성을 가지며, 장벽층(B1, B2. B3)은 Ina1Alb1Ga1 - a1 - b1N (0≤a1≤1, 0 ≤b1≤1, 0≤a1+b1≤1)의 조성식을 가질 때, a2 는 a1 보다 큰 값을 가질 수 있다.
도 7에 도시된 바와 같이, 전자 터널링층(290)은 장벽층(B1, B2. B3)보다 큰 Al 함량 및 밴드갭을 가짐으로써, 전자 터널링층(290)은 제2 반도체층(260)으로부터 주입된 전자 중 일부의 전자는 터널링될 수 있고, 일부의 전자는 차단하는 전자 제한층(Electron controlling layer)으로 기능할 수 있다. 제2 반도체층(260)으로부터 주입된 전자가 전자 터널링층(290)에 의해서 일부 차단될 수 있으므로, 전자 터널링층(290)은 활성층(250)에서 재결합되지 않은 전자가 제1 반도체층(230)으로 넘어가는 전자 오버플로잉 현상을 방지할 수 있다.
한편, 전자 터널링층(290)의 두께가 지나치게 클 경우 전자의 주입 효율이 저하되며, 지나치게 얇을 경우 전자 오버플로잉 방지 효과가 확보되지 않을 수 있다. 따라서, 전자 터널링층(290)은 일부 전자의 터널링을 확보하고 일부 전자를 차단하게 소정의 두께를 가질 수 있으며, 1 nm 내지 3 nm 의 두께를 가질 수 있다.
한편, 전자 터널링층(290)의 Al 함량이 지나치게 클 경우 밴드갭이 지나치게 크게 형성되어 전자 주입 효율이 저하되며, Al 함량이 지나치게 작을 경우 전자 오버플로잉 방지 효과가 확보되지 않을 수 있다. 따라서, 전자 터널링층(290)의 Al 함량은 5 % 내지 15 % 일 수 있다. 이는 몰비, 부피비, 중량비 중 어느 하나일 수 있으며, 이에 한정하지 아니한다.
한편, Al 함량 및 밴드갭이 큰 전자 터널링층(290)이 우물층(Q1, Q2, Q3)과 접하게 형성될 경우, 우물층(Q1, Q2, Q3)과 전자 터널링층(290) 사이의 격자 상수 차이로 인한 압전분극(piezoelectric polariziton)이 발생할 수 있다. 이러한 압전분극으로 생성된 정전기장은 양자우물 구조의 에너지 밴드 구조를 변화시켜 전자와 정공의 분포를 왜곡시키며, 발광 효율을 저해할 수 있다. 따라서, 전자 터널링층(290)은 장벽층(B1, B2, B3)내에서 제1 및 제2 영역(K1, K2) 사이에 형성되게 배치될 수 있으며, 이에 한정하지 아니한다.
한편, 정공의 이동도 (mobility) 는 전자보다 낮으며, 밴드갭이 큰 전자 터널링층(290)이 제1 반도체층(230)과 인접하게 형성된 경우 전자 터널링층(290)은 정공의 이동을 차단할 수 있으므로, 전자 터널링층(290)이 배치되는 장벽층(B1, B2, B3)은 예컨대 제1 반도체층(230)과 이격되게 형성될 수 있다. 예컨대, 전자 터널링층(290)이 배치되는 장벽층(B1, B2, B3)은 제1 또는 제2 장벽층(B1, B2)에 형성될 수 있다. 즉, 전자 터널링층(290)이 배치되는 제1 또는 제2 장벽층(B1, B2)이 형성되며, 제1 또는 제2 장벽층(B1, B2)과 제2 반도체층(260) 사이에 제3 장벽층(B3) 및 우물층(Q1, Q2, Q3)이 배치되게 형성될 수 있으며, 이에 한정하지 아니한다.
도 8 내지 도 10 는 실시예에 따른 발광소자 패키지를 나타낸 사시도 및 단면도이다.
도 8 내지 도 10을 참조하면, 발광소자 패키지(500)는 캐비티(520)가 형성된 몸체(510), 몸체(510)에 실장되는 제1 및 제2 리드 프레임(540, 550)과, 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결되는 발광소자(530), 및 발광소자(530)를 덮도록 캐비티(520)에 충진되는 봉지재(미도시)를 포함할 수 있다.
몸체(510)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(510)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
몸체(510)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(530)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다.
광의 지향각이 줄어들수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 감소한다.
한편, 몸체(510)에 형성되는 캐비티(520)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.
발광소자(530)는 제1 리드 프레임(540) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(530)는 한 개 이상 실장될 수 있다.
또한, 발광소자(530)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.
봉지재(미도시)는 발광소자(530)를 덮도록 캐비티(520)에 충진될 수 있다.
봉지재(미도시)는 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(520) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
또한 봉지재(미도시)는 형광체를 포함할 수 있으며, 형광체는 발광소자(530)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(500)가 백색광을 구현하도록 할 수 있다.
이러한 형광체는 발광소자(530)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체는 발광소자(530)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(530)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(500)는 백색 빛을 제공할 수 있다.
이와 유사하게, 발광소자(530)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(530)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.
이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.
제1 및 제2 리드 프레임(540, 550)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(540, 550)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 제2 리드 프레임(540, 550)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(530)는 제1 및 제2 리드 프레임(540, 550)상에 실장되며, 제1 및 제2 리드 프레임(540, 550)은 발광소자(530)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(530)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(540, 550)에 전원이 연결되면 발광소자(530)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(510)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(530)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.
한편, 도 10을 참조하면, 실시예에 따른 발광소자 패키지(500)는 광학 시트(580)를 포함할 수 있으며, 광학 시트(580)는 베이스부(582) 및 프리즘 패턴(584)을 포함할 수 있다.
베이스부(582)는 프리즘 패턴(584)를 형성하기 위한 지지체로서 열적 안정성이 우수하고 투명한 재질로 이루어진 것으로, 예를 들어 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리프로필렌, 폴리에틸렌, 폴리스틸렌, 및 폴리에폭시로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으나 이에 한정하지 않는다.
또한, 베이스부(582)는 형광체(미도시)를 포함할 수 있다. 일 예로 베이스부(582)를 형성하는 재질에 형광체(미도시)를 골고루 분산시킨 상태에서 이를 경화하여 베이스부(582)를 형성할 수 있다. 이와 같이 베이스부(582)를 형성하는 경우는 형광체(미도시)는 베이스부(582) 전체에 균일하게 분포될 수 있다.
한편, 베이스부(582) 상에는 광을 굴절하고, 집광하는 입체 형상의 프리즘 패턴(584)이 형성될 수 있다. 프리즘 패턴(584)을 구성하는 물질은 아크릴 레진일 수 있으나, 이에 한정되지 않는다.
프리즘 패턴(584)은 베이스부(582)의 일 면에서 일 방향을 따라 상호 인접하여 평행하게 배열된 복수의 선형 프리즘을 포함하며, 선형 프리즘의 축 방향에 대한 수직 단면은 삼각형일 수 있다.
프리즘 패턴(584)은 광을 집광하는 효과가 있기 때문에, 발광소자 패키지(500)에 광학 시트(580)를 부착하는 경우는 광의 직진성이 향상되어 발광소자 패키지(500)의 광의 휘도가 향상될 수 있다.
한편, 프리즘 패턴(584)에는 형광체(미도시)가 포함될 수 있다.
형광체(미도시)는 분산된 상태로 프리즘 패턴(584)을 형성하는, 예를 들면 아크릴 레진과 혼합하여 페이스트 또는 슬러리 상태로 만든 후, 프리즘 패턴(584)을 형성함으로써 프리즘 패턴(584) 내에 균일하게 포함될 수 있다.
이와 같이 프리즘 패턴(584)에 형광체(미도시)가 포함되는 경우는 발광소자 패키지(500)의 광의 균일도 및 분포도가 향상됨은 물론, 프리즘 패턴(584)에 의한 광의 집광효과 외에 형광체(미도시)에 의한 광의 분산효과가 있기 때문에 발광소자 패키지(500)의 지향각을 향상시킬 수 있다.
실시 예에 따른 발광소자 패키지(500)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(500)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 11은 실시예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이며, 도 12 는 도 11 의 조명장치의 C-C′단면을 도시한 단면도이다.
도 11 및 도 12를 참조하면, 조명장치(600)는 몸체(610), 몸체(610)와 체결되는 커버(630) 및 몸체(610)의 양단에 위치하는 마감캡(650)을 포함할 수 있다.
몸체(610)의 하부면에는 발광소자 모듈(640)이 체결되며, 몸체(610)는 발광소자 패키지(644)에서 발생된 열이 몸체(610)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.
발광소자 패키지(644)는 PCB(642) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(642)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.
커버(630)는 몸체(610)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.
커버(630)는 내부의 발광소자 모듈(640)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(630)는 발광소자 패키지(644)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
한편, 발광소자 패키지(644)에서 발생한 광은 커버(630)를 통해 외부로 방출되므로 커버(630)는 광 투과율이 우수하여야 하며, 발광소자 패키지(644)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(630)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.
마감캡(650)은 몸체(610)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(650)에는 전원핀(652)이 형성되어 있어, 실시예에 따른 조명장치(600)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 13 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
도 13 은 에지-라이트 방식으로, 액정표시장치(700)는 액정표시패널(710)과 액정표시패널(710)로 빛을 제공하기 위한 백라이트 유닛(770)을 포함할 수 있다.
액정표시패널(710)은 백라이트 유닛(770)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(710)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(712) 및 박막 트랜지스터 기판(714)을 포함할 수 있다.
컬러 필터 기판(712)은 액정표시패널(710)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(714)은 구동 필름(717)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(718)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(714)은 인쇄회로 기판(718)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(718)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(714)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(770)은 빛을 출력하는 발광소자 모듈(720), 발광소자 모듈(720)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(710)로 제공하는 도광판(730), 도광판(730)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(752, 766, 764) 및 도광판(730)의 후방으로 방출되는 빛을 도광판(730)으로 반사시키는 반사 시트(740)로 구성된다.
발광소자 모듈(720)은 복수의 발광소자 패키지(724)와 복수의 발광소자 패키지(724)가 실장되어 어레이를 이룰 수 있도록 PCB기판(722)을 포함할 수 있다.
한편, 백라이트 유닛(770)은 도광판(730)으로부터 입사되는 빛을 액정 표시 패널(710) 방향으로 확산시키는 확산필름(766)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(750)으로 구성될 수 있으며, 프리즘필름(750)를 보호하기 위한 보호필름(764)을 포함할 수 있다.
도 14는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 13 에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 14는 직하 방식으로, 액정표시장치(800)는 액정표시패널(810)과 액정표시패널(810)로 빛을 제공하기 위한 백라이트 유닛(870)을 포함할 수 있다.
액정표시패널(810)은 도 13에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트 유닛(870)은 복수의 발광소자 모듈(823), 반사시트(824), 발광소자 모듈(823)과 반사시트(824)가 수납되는 하부 섀시(830), 발광소자 모듈(823)의 상부에 배치되는 확산판(840) 및 다수의 광학필름(860)을 포함할 수 있다.
발광소자 모듈(823) 복수의 발광소자 패키지(822)와 복수의 발광소자 패키지(822)가 실장되어 어레이를 이룰 수 있도록 PCB기판(821)을 포함할 수 있다.
반사 시트(824)는 발광소자 패키지(822)에서 발생한 빛을 액정표시패널(810)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
한편, 발광소자 모듈(823)에서 발생한 빛은 확산판(840)에 입사하며, 확산판(840)의 상부에는 광학 필름(860)이 배치된다. 광학 필름(860)은 확산 필름(866), 프리즘필름(850) 및 보호필름(864)를 포함하여 구성될 수 있다.
한편, 실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
또한, 이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안될 것이다.
100 : 발광소자 120 : 제1 반도체층
130 : 활성층 140 : 전자 차단층
150 : 제2 반도체층 160 : 발광 구조물
Q1, Q2, Q3 : 우물층 B1, B2, B3 : 장벽층
180 : 전자 터널링층

Claims (11)

  1. 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 형성되는 활성층을 포함한 발광 구조물; 및
    상기 활성층과 상기 제2반도체층 사이에 전자차단층을 포함하고,
    상기 활성층은 적어도 하나의 우물층, 장벽층 및 전자 터널링층을 포함하며,
    상기 장벽층은 제1 장벽층, 및 상기 제1 장벽층과 상기 제2 반도체층 사이에 형성되는 제2 장벽층을 포함하며,
    상기 제1 장벽층은 제1 영역과 제2 영역을 더 포함하고,
    상기 전자 터널링층은 상기 제1 및 제2 영역 사이에 배치되며,
    상기 전자 터널링층은 상기 제1 영역 또는 제2 영역의 두께보다 보다 작은 두께를 가지며,
    상기 전자차단층의 두께는 상기 전자 터널링층의 두께 보다 두꺼우며,
    상기 전자 터널링층은 상기 장벽층보다 큰 밴드갭을 갖는 발광소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 장벽층은 Ala1Ga(1- a1 )N (0≤a1≤1)을 포함하고,
    상기 전자 터널링층은 Ala2Ga(1- a2 )N (0≤a2≤1)을 포함하며,
    상기 a2 는 상기 a1 보다 큰 발광소자.
  5. 제1항에 있어서,
    상기 장벽층은 Ala1Inb1Ga(1-( a1 - b1 ))N (0≤a1≤1, 0<b1≤1, 0≤a1+b1≤1)을 포함하고,
    상기 전자 터널링층은 Ala2Inb2Ga(1-( a2 - b2 ))N (0≤a2≤1, 0<b2≤1, 0≤a2+b2≤1)을 포함하며,
    상기 a2 는 상기 a1 보다 큰 발광소자.
  6. 제4항 또는 제5항 중 어느 한 항에 있어서,
    상기 a2는 0.05 내지 0.15 인 발광소자.
  7. 제1항에 있어서.
    상기 전자 터널링층은,
    1nm 내지 3nm 의 두께를 가지며,
    상기 제2 반도체층은,
    p형으로 도핑되는 발광소자.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    상기 전자차단층은, AlGaN을 포함하는 발광소자.
KR1020110104731A 2011-10-13 2011-10-13 발광소자 KR101865405B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110104731A KR101865405B1 (ko) 2011-10-13 2011-10-13 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110104731A KR101865405B1 (ko) 2011-10-13 2011-10-13 발광소자

Publications (2)

Publication Number Publication Date
KR20130040012A KR20130040012A (ko) 2013-04-23
KR101865405B1 true KR101865405B1 (ko) 2018-06-07

Family

ID=48440011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110104731A KR101865405B1 (ko) 2011-10-13 2011-10-13 발광소자

Country Status (1)

Country Link
KR (1) KR101865405B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739374B (zh) * 2019-10-25 2021-01-26 圆融光电科技股份有限公司 一种发光二极管中电子阻挡层的生长方法和发光二极管
KR20220140143A (ko) * 2021-04-09 2022-10-18 주식회사 테스 자외선 반도체 발광소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087763A (ja) * 2002-08-27 2004-03-18 Sony Corp 窒化物系半導体発光素子
KR20110084683A (ko) * 2010-01-18 2011-07-26 서울옵토디바이스주식회사 양자우물 구조의 활성 영역을 갖는 발광 소자
KR20120138080A (ko) * 2011-06-14 2012-12-24 엘지이노텍 주식회사 발광 소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862497B1 (ko) * 2006-12-26 2008-10-08 삼성전기주식회사 질화물 반도체 소자
KR101025971B1 (ko) * 2008-12-10 2011-03-30 삼성엘이디 주식회사 질화물 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087763A (ja) * 2002-08-27 2004-03-18 Sony Corp 窒化物系半導体発光素子
KR20110084683A (ko) * 2010-01-18 2011-07-26 서울옵토디바이스주식회사 양자우물 구조의 활성 영역을 갖는 발광 소자
KR20120138080A (ko) * 2011-06-14 2012-12-24 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
KR20130040012A (ko) 2013-04-23

Similar Documents

Publication Publication Date Title
US8648384B2 (en) Light emitting device
KR101925915B1 (ko) 발광소자
KR20130067821A (ko) 발광소자
US8350274B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
US8735921B2 (en) Light emitting device, light emitting device package, and lighting system
KR101843740B1 (ko) 발광소자
KR101877384B1 (ko) 발광소자
KR101865405B1 (ko) 발광소자
KR101818753B1 (ko) 발광소자
KR101907618B1 (ko) 발광소자
KR20130031932A (ko) 발광 소자
KR102019849B1 (ko) 발광소자
KR101855064B1 (ko) 발광소자
KR20130013968A (ko) 발광소자
KR102218719B1 (ko) 발광소자
KR20140097603A (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20140099687A (ko) 발광소자
KR101852898B1 (ko) 발광소자
KR101832165B1 (ko) 발광소자
KR20130039168A (ko) 발광소자
KR20120110831A (ko) 발광소자
KR101831329B1 (ko) 발광소자
KR101955313B1 (ko) 발광소자
KR20140029585A (ko) 발광소자
KR20130050145A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal