WO2014198370A1 - Halbleitervorrichtung mit nanosäulen aus gruppe iii-nitridmaterial und herstellungsverfahren für eine solche halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit nanosäulen aus gruppe iii-nitridmaterial und herstellungsverfahren für eine solche halbleitervorrichtung Download PDF

Info

Publication number
WO2014198370A1
WO2014198370A1 PCT/EP2014/001280 EP2014001280W WO2014198370A1 WO 2014198370 A1 WO2014198370 A1 WO 2014198370A1 EP 2014001280 W EP2014001280 W EP 2014001280W WO 2014198370 A1 WO2014198370 A1 WO 2014198370A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor device
tin
tio
layer
Prior art date
Application number
PCT/EP2014/001280
Other languages
English (en)
French (fr)
Inventor
Oliver Brandt
Lutz GEELHAAR
Martin Wölz
Original Assignee
Forschungsverbund Berlin E.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungsverbund Berlin E.V. filed Critical Forschungsverbund Berlin E.V.
Publication of WO2014198370A1 publication Critical patent/WO2014198370A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires

Definitions

  • the invention relates to a semiconductor device with nano-columns consisting of group III nitride material, such. Gallium (Ga), aluminum (AI) and indium (In) associated with
  • Thin Group III nitride layers form the basis for
  • Light-emitting diodes and transistors have hitherto been grown homoepitaxially or heteroepitaxially.
  • Si, SiC and alpha-A1203 are of great economic importance as substrate material. These substrates are not highly conductive, so that the contacting of components by appropriate additional processing must be done.
  • III-N nanopillars also referred to below as III-N nanopillars
  • III-N nanopillars can be grown in high crystal quality on foreign substrates. It has also been shown that III-N nanopillars can be integrated into components, eg light-emitting diodes. So far, III-N nanocolumns have been predominantly grown on single crystalline substrates of GaN, AlN, sapphire or Si in epitaxial growth with or without catalyst. The need to use such monocrystalline foreign substrates limits the choice of possible materials for the substrates. An expansion of the possible substrate materials could lead to simpler and cheaper manufacturing processes.
  • An object of the invention is to provide a semiconductor device which avoids disadvantages of conventional semiconductor devices based on group III nitrides.
  • the semiconductor device should in particular be suitable for producing more efficient electrical components, for example light-emitting or opto-electronic components.
  • the object of the invention is, in particular, to provide a semiconductor device which enables the more cost-efficient, more flexible and simpler production of such components.
  • a further object is to provide a method for producing a semiconductor device with nanocolumns consisting of group III nitride material, with which disadvantages of conventional methods can be avoided.
  • the semiconductor device comprises a plurality of nanoscale semiconductor columns made of Group III nitride material, hereinafter referred to as III-N columns.
  • III-N columns are also referred to as nanowires, nanopillars, or in English as “nanowires,”"nanocolumns” or “nanorods.”
  • Such III-N columns can be provided with heterostructures such that the III-N columns have portions of different crystal types in order to provide the semiconductor element with certain optical, electrical, mechanical and / or thermal properties
  • the group III nitride material may consist of gallium nitride (GaN).
  • the plurality of III-N based semiconductor columns are disposed on a substrate having a continuous, hole-free surface layer containing titanium nitride (TiN) and / or titanium monoxide (TiO).
  • the substrate may in particular be formed as a film, film or as a surface layer on a further carrier substrate.
  • continuous surface layer means that the III-N nanocolumns are arranged on a mask-free surface and, for example, not on a hole structure, such as a mask known in the art, for the growth of semiconductor structures restricting selective substrate regions.
  • the substrate consists of TiN and / or TiO, which are available inexpensively as precursors for industrial manufacturing processes.
  • the inventors have found that, despite differences in chemical bonding, crystal symmetry (hexagonal vs cubic), and discrepancy in lattice constants between III-N semiconductors and TiN and TiO, III-N columns, respectively, directly on a TiN and / or TiO substrate layer can be prepared with common epitaxial growth methods for culturing III-N nanopillars on foreign substrates.
  • TiO and / or TiN is not a suitable substrate for the production of Group III nitrides, therefore, titanium compounds have been used as a material for masks for the purpose of prevention the growth of the Group III nitride material, which is known in the art.
  • Both TiN and TiO show pronounced metallic behavior, such as conductivity for electric current.
  • a particular advantage of the invention is therefore that the surface layer of the substrate may be arranged to provide an electrical contact, for example, a portion of the substrate surface of TiO or TiN as
  • the electrical contact can be used as the bottom electrode of a light-emitting diode.
  • the ohmic losses at the contact surface of the nanopillars can be reduced.
  • cost savings can be realized in the production.
  • LED light-emitting component
  • further preferred applications include the provision of an electronic component, for example in an integrated circuit, an opto-electronic device, such as a solar cell, an electro-mechanical Component or a thermo-electric device.
  • the conductive substrate layer is or
  • the device comprises a supply line which is coupled or connected to the electrical contact.
  • the TiN and / or TiO 2 forms a polycrystalline layer with domains which are larger than a diameter in the lateral direction of the III-N columns or as a contact patch of the III-N columns.
  • the TiN or TiO layer has a texture consisting of individual domains.
  • the domains of the. polycrystalline layer in each case at least one crystallographic preferred orientation, which is substantially perpendicular to a planar extension of the polycrystalline layer and substantially parallel to one of the intended growth directions of the nanocolumns.
  • the preferred directions of different domains can be rotated relative to one another without this affecting the quasi-parallel growth of the III-N nanopillars.
  • the substrate with TiN and / or TiO 2 may be arranged on a carrier substrate, which is formed from an amorphous material, so that the use of expensive monocrystalline substrates for the production of III-N nanocolumns can be avoided.
  • amorphous materials allows for improved scalability in the manufacturing process of semiconductor devices, so that instead of organic light emitting diodes and inorganic LEDs can be used to produce very large illuminated areas.
  • the carrier substrate may be formed of an amorphous material, such as quartz glass or thermally oxidized silicon.
  • the carrier substrate may be made of a metallic foil, e.g. from tantalum, be formed.
  • the substrate of TiN and / or TiO 2 can be applied as a carrier layer on a multiplicity of different materials as a surface layer, so that the invention enables a high degree of flexibility in the selection of suitable carrier substrates and the production of such devices.
  • the highly conductive layer of TiN and / or TiO on which the III-N nanocolumns are disposed may also be formed on a single-crystalline support substrate such as sapphire
  • a method of fabricating a semiconductor device with nano-scale semiconductor columns consisting of Group III nitride material comprises the steps of providing a substrate having a continuous, hole-free surface layer containing TiN and / or TiO and growth of III-N nanocolumns on the substrate.
  • the substrate can preferably be provided by applying a titanium layer on a carrier substrate and subsequent nitriding and / or oxidation of the titanium layer.
  • the substrate can also be provided by direct deposition, for example by sputtering, of TiN and / or TiO onto a carrier substrate, so that an additional nitridation or oxidation is omitted.
  • the titanium layer, the TiN or the TiO 2 may preferably be applied to the carrier substrate in such a way that a polycrystalline layer with domains is formed, the domains each having at least one crystallographic preferred orientation, which is substantially perpendicular to a planar extension of the polycrystalline layer.
  • the substrate is applied to an amorphous carrier substrate.
  • the growth of the III-N based nanopillars can be generated by a molecular beam deposition method and, for example, epitaxially.
  • the inventors exemplified TiN and TiO for the first time showing the growth of III-N nanopillars directly on a highly conductive substrate.
  • the present invention can also be generalized to the effect that III-N-based nanopillars can also be produced on other metallic layers.
  • Metallic films deposited on amorphous support substrates, such as glass, are much less expensive and more flexible for the fabrication of semiconductor-based devices.
  • Such highly conductive metal layers are polycrystalline, but have a favorable surface quality (purity and smoothness).
  • a metallic layer is understood as meaning a layer having metallic properties, such as a metallic conductivity.
  • a metallic layer is understood to mean, in particular, a layer which can be applied by applying a
  • Metal has arisen on a carrier substrate and subsequent nitridation and / or oxidation of the metal.
  • Figure 1 a schematic sectional view of a
  • FIG. 2 shows a schematic sectional view of a further semiconductor device with GaN nanocolumns on a TiO 2 layer according to a further exemplary embodiment
  • Figure 3 a schematic flow diagram for a
  • FIG. 4A and 4B Photoluminescence data of GaN nanocolumns on TiN and TiO compared to GaN nanopillars on silicon.
  • FIG. 1 illustrates, in a schematic sectional view, a semiconductor device 10 according to the invention with different GaN nanopillars 1, which are arranged on a polycrystalline TiN substrate layer 2.
  • the TiN layer 2 is approximately 1 pm thick and consists of polycrystalline TiNs with domains, each having a crystallographic preferential orientation (not shown) of the crystallites, along which the growth of the GaN nanocolumns 1 continues.
  • the preferred orientations are parallel or quasi-parallel to the z-axis drawn in FIG.
  • the GaN nanopillars 1 have an elongated column shape and are essentially Chen perpendicular to the TiN substrate layer 2, so that the longitudinal axis of the nanocolumns 1 along the z-axis.
  • the longitudinal axes of the GaN nanocolumns 1 need not be exactly parallel to each other, but may have slight deviations about the z-axis, resulting from a slight tilting of the preferred orientation of the different domains relative to each other.
  • the TiN layer 2 is applied to a carrier substrate 3, which consists for example of quartz glass or thermally oxidized silicon.
  • FIG. 2 shows an alternative exemplary embodiment of a semiconductor device 20, in which the GaN nanopillars 1 are epitaxially grown on TiO 4 instead of TiN.
  • FIG. 2 shows that by applying only one electrical contact 5 on one surface of the TiO 2 layer (or on one surface of the TiN layer) to a line 6, all the nanopillars 1 of the semiconductor device 20 are electrically contacted due to the high conductivity of the substrate 2 can be.
  • FIG. 3 shows by way of example a method for producing the exemplary embodiments shown in FIG. 1 and / or FIG.
  • a continuous metallic surface layer of titanium with a thickness of 1 ⁇ m is applied by magnetic raster sputtering on an amorphous substrate of, for example, thermally oxidized silicon or quartz glass. Sputtered Ti crystallizes as hcp otTi.
  • the titanium layer is applied in such a way that the individual domains of the titanium layer have a preferred orientation which is substantially perpendicular to the surface of the carrier layer 3.
  • such alignment of the domains can be achieved by depositing titanium on a sapphire surface, since then titanium aligns on the sapphire surface such that the (0001) axis of the hexagonal titanium crystallites is substantially perpendicular to the surface of the support substrate 3 is. This alignment is maintained in a subsequent nitridation or oxidation to form TiN or TiO.
  • the crystallographic preferential orientation consists for example of ⁇ -TiN (111) or TiO
  • step S20 nitriding takes place in step S20
  • Nitrogenation takes place, for example, at a temperature of more than 700 ° C. under a nitrogen atmosphere.
  • Oxidation may be achieved by choice of a suitable carrier substrate 3, such as sapphire or quartz glass, which provides the oxygen for the oxidation of the titanium layer.
  • step S30 the epitaxial growth of GaN nanocolumns takes place on the surface 4 of the nitrided and / or oxidized layer.
  • ⁇ 13 nm / min
  • Ga flux of 0Ga 2.4 nm / min, the growth of GaN nanosheps 1 over 90 minutes. It is emphasized that the stated growth parameters are only exemplary and that the GaN or generally III-N nanopillars 1 can also be used with other parameter values or with other common production methods for cultivating III-N nanopillars 1 on the TiN or TiO 2 nanoparticles. Layer can be grown.
  • Figures 4A and 4B show photoluminescence (PL) data of GaN nanocolumns 1 grown on TiN or a TiO 2 film compared to photoluminescence data of GaN nanos columns 1 on silicon. In the presence of crystal defects, the photoluminescence spectrum would show deviations from the exciton transitions.
  • the PL data at room temperature in Figure 4A show only the free exciton transition at 3.4 eV. Defective lighting, which is usually the case with GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

Die Erfindung betrifft eine Halbleitervorrichtung (10), umfassend eine Mehrzahl nanoskaliger Halbleitersäulen (1) bestehend aus Gruppe III-Nitridmaterial und ein Substrat (2), mit einer durchgehenden, lochfreien Oberflächenschicht, die Titannitrid (TiN) und/oder Titanmonoxid (TiO) enthält, auf der die Mehrzahl der Halbleitersäulen (1) angeordnet ist.

Description

BESCHREIBUNG Halbleitervorrichtung mit Nanosäulen aus Gruppe III-
Nitridmaterial und Herstellungsverfahren für eine solche
Halbleitervorrichtung
Die Erfindung betrifft eine Halbleitervorrichtung mit Nano- säulen bestehend aus Gruppe III-Nitridmaterial, wie z.B. Gallium (Ga) , Aluminium (AI) und Indium (In) verbunden mit
Stickstoff (N) , und ein Herstellungsverfahren für eine solche Halbleitervorrichtung . Dünne Gruppe III-Nitridschichten bilden die Grundlage für
Leuchtdioden und Transistoren und wurden bisher homoepitak- tisch oder heteroepitaktisch gezüchtet. Große wirtschaftliche Bedeutung als Substratmaterial haben Si, SiC und alpha-A1203. Diese Substrate sind nicht hoch leitfähig, so dass die Kon- taktierung von Bauelementen durch geeignete zusätzliche Prozessierung erfolgen muss.
Weiterhin ist bekannt, dass Gruppe III-Nitrid-Nanosäulen, nachfolgend auch als III-N-Nanosäulen bezeichnet, in hoher Kristallqualität auf Fremdsubstraten gezüchtet werden können. Auch wurde gezeigt, dass III-N-Nanosäulen zu Bauteilen integriert werden können, z.B. Leuchtdioden. Bisher wurden III-N- Nanosäulen überwiegend auf einkristallinen Substraten aus GaN, A1N, Saphir oder Si in Epitaxieverfahren mit oder ohne Katalysator gezüchtet. Die Notwendigkeit zur Verwendung derartiger einkristalliner Fremdsubstrate schränkt die Wahl möglicher Materialien für die Substrate ein. Eine Ausweitung der möglichen Substratmaterialien könnte zu einfacheren und günstigeren Herstellungsprozessen führen. Eine Aufgabe der Erfindung ist es, eine Halbleitervorrichtung bereitzustellen, die Nachteile herkömmlicher Halbleitereinrichtungen basierend auf Gruppe III-Nitriden vermeidet. Die Halbleitervorrichtung soll insbesondere für eine Herstellung effizienterer elektrischer Bauteile geeignet sein, beispielsweise lichtemittierender oder opto-elektronischer Bauteile. Die Aufgabe der Erfindung ist es insbesondere, eine Halbleitervorrichtung bereitzustellen, die die kosteneffiziente- re, flexiblere und einfachere Herstellung solcher Bauteile ermöglicht. Eine weitere Aufgabe ist es, ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Nanosäulen bestehend aus Gruppe III-Nitridmaterial bereitzustellen, mit dem Nachteile herkömmlicher Verfahren vermieden werden können.
Diese Aufgaben werden jeweils durch eine Halbleitervorrichtung und ein Verfahren mit den Merkmalen der unabhängigen Ansprüche gelöst. Vorteilhafte Ausführungsformen und Anwendungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Gemäß der vorliegenden Erfindung umfasst die Halbleitervorrichtung eine Mehrzahl nanoskaliger Halbleitersäulen bestehend aus Gruppe III-Nitridmaterial, nachfolgend als III-N- Säulen bezeichnet. Derartige nanoskalige Säulen werden auch als Nanodrähte, Nanosäulen oder auf Englisch als „nanowires", „nanocolumns" oder „nanorods" bezeichnet. Derartige III-N- Säulen können mit Heterostrukturen versehen sein, so dass die III-N-Säulen Abschnitte verschiedener Kristalltypen aufweisen, um das Halbleiterelement mit bestimmten optischen, elektrischen, mechanischen und/oder thermischen Eigenschaften auszustatten. Das Gruppe III-Nitridmaterial kann aus einer Mischung der Materialen Gallium (Ga) , Aluminium (AI), Indium (In) und Stickstoff (N) bestehen, welche sich beschreiben lässt durch die Formel Ga (X) AI (Y) In ( Z ) N, mit 0<X<1, 0<Y<1,0<Z<1, und X+Y+Z=l. Weiterhin kann das Gruppe III- Nitridmaterial aus Galliumnitrid (GaN) bestehen.
Gemäß allgemeinen Gesichtspunkten der Erfindung ist die Mehrzahl der III-N-basierten Halbleitersäulen auf einem Substrat mit einer durchgehenden, lochfreien Oberflächenschicht, die Titannitrid (TiN) und/oder Titanmonoxid (TiO) enthält, angeordnet. Das Substrat kann insbesondere als Film, Folie oder als Oberflächenschicht auf einem weiteren Trägersubstrat ausgebildet sein.
Der Begriff „durchgehende Oberflächenschicht" bedeutet, dass die III-N-Nanosäulen auf einer geschlossenen bzw. maskenfreien Oberfläche angeordnet sind und beispielsweise nicht auf einer Lochstruktur, wie einer Maske, die aus dem Stand der Technik bekannt ist, um das Wachstum von Halbleiterstrukturen auf selektive Substratregionen zu beschränken.
Vorzugsweise besteht das Substrat aus TiN und/oder TiO, die als Vorprodukte für industrielle Fertigungsprozesse kostengünstig zur Verfügung stehen.
Die Erfinder haben herausgefunden, dass trotz der Unterschiede in der chemischen Bindung, der Kristallsymmetrie (hexago- nal vs . kubisch), und der Diskrepanz in den Gitterkonstanten zwischen III-N Halbleitern und TiN bzw. TiO, III-N-Säulen direkt auf einer TiN- und/oder TiO-SubstratSchicht mit gängigen Epitaxie-Verfahren zur Züchtung von III-N-Nanosäulen auf Fremdsubstraten hergestellt werden können.
Bisher wurde davon ausgegangen, dass TiO und/oder TiN kein passendes Substrat für die Herstellung von Gruppe III- Nitriden darstellt, weshalb Titanverbindungen als Material für Masken verwendet wurden, mit dem Ziel der Verhinderung des Wachstums des Gruppe III-Nitridmaterials, was aus dem Stand der Technik bekannt ist.
Sowohl TiN als auch TiO zeigen ausgeprägtes metallisches Ver- halten, wie die Leitfähigkeit für elektrischen Strom.
Ein besonderer Vorzug der Erfindung ist daher, dass die Oberflächenschicht des Substrats eingerichtet sein kann, einen elektrischen Kontakt bereitzustellen, beispielsweise kann ein Abschnitt der Substratoberfläche aus TiO oder TiN als
elektrischer Kontakt ausgebildet sein, so dass dieser mit einer Versorgungsleitung koppelbar ist. Dies hat den Vorteil, dass eine zusätzliche Prozessierung zur Kontaktierung von Bauelementen auf Basis der erfindungsgemäßen Halbleitervorrichtung nicht mehr erforderlich ist, da die leitende Kontaktschicht aus TiN und/oder TiO der III-N-Nanosäulen bzw. die Substratoberfläche, auf der die III-N-Nanosäulen stehen, direkt als elektrischer Kontakt genutzt werden kann.
Beispielsweise kann der elektrische Kontakt als Bodenelektrode einer Leuchtdiode verwendet werden. Dadurch können die ohmschen Verluste an der Aufstandsoberfläche der Nanosäulen reduziert werden. Durch den Wegfall der sonst erforderlichen Prozessierung zur Kontaktierung der Nanosäulen auf einem nicht leitenden Substrat können zudem Kosteneinsparungen bei der Herstellung realisiert werden.
Neben der beispielhaft hervorgehobenen Anwendung der erfindungsgemäßen Halbleiter-Einrichtung als lichtemittierendes Bauelement (LED) umfassen weitere bevorzugte Anwendungen die Bereitstellung eines elektronischen Bauelements, z.B. in einem integrierten Schaltkreis, eines opto-elektronischen Bauelements, z.B. einer Solarzelle, eines elektro-mechanischen Bauelements oder eines thermo-elektrischen Bauelements. Vorzugsweise ist die die leitende SubstratSchicht oder
ein Bereich aus TiN und/oder TiO des Substrats als elektrischer Kontakt des Bauelements ausgebildet. Weiter vorzugswei se umfasst das Bauelement eine Versorgungsleitung, die mit dem elektrischen Kontakt koppelbar oder verbunden ist.
Gemäß einer besonders bevorzugten Ausführungsform der Erfindung bildet das TiN und/oder das TiO eine polykristalline Schicht mit Domänen, die größer sind als ein Durchmesser in Lateralrichtung der III-N-Säulen bzw. als eine Aufstandsfläche der III-N-Säulen . Gemäß diesem Merkmal weist die TiN- bzw. TiO-Schicht eine Textur bestehend aus einzelnen Domänen auf .
Gemäß dieser Ausführungsform weisen die Domänen der. polykristallinen Schicht jeweils zumindest eine kristallographische Vorzugsorientierung auf, die im Wesentlichen senkrecht zu einer planaren Ausdehnung der polykristallinen Schicht ist und im Wesentlichen parallel zu einer der beabsichtigten Wachstumsrichtungen der Nanosäulen. Hierbei können die Vorzugsrichtungen verschiedener Domänen relativ zueinander verdreht sein, ohne dass dies das quasi-parallele Wachstum der III-N- Nanosäulen beeinflussen würde.
Dies hat den Vorteil, dass zueinander parallele oder zumindest im Wesentlichen parallele III-N-Nanosäulen auch ohne einkristalline Trägersubstrate hergestellt werden können. Ei¬ ne III-N-Nanosäule wächst epitaktisch selbstorganisiert ent- lang der vorgegebenen Vorzugsorientierung derjenigen Domäne, auf der die III-N-Nanosäule entsteht. Eine Ausrichtung der Vorzugsrichtung bzw. der III-N-Nanosäulen, die „im Wesentlichen" parallel ist, bedeutet, dass auch Abweichungen von einigen Grad, beispielsweise kleiner als 10 Grad, in den Vor- zugsorientierungen der Domänen bzw. der Nanosäulen von der Erfindung umfasst sein sollen. Abhängig vom Abstand und Länge der Nanosäulen können diese auch bei einer leichten Schräglage an ihrem oberen Endbereich mit einer gemeinsamen elektri- sehen Kontaktschicht verbunden werden.
Bei einer weiteren vorteilhaften Ausgestaltungsform kann das Substrat mit TiN und/oder TiO auf einem Trägersubstrat angeordnet sein, das aus einem amorphen Material gebildet ist, so dass der Einsatz teurer einkristalliner Substrate zur Herstellung von III-N-Nanosäulen vermieden werden kann. Der Einsatz amorpher Materialen ermöglicht eine verbesserte Skalierbarkeit im Herstellungsverfahren von Halbleitervorrichtungen, so dass anstatt organischer Leuchtdioden auch anorganische LEDs zur Herstellung sehr großer Leuchtflächen eingesetzt werden können.
Beispielsweise kann das Trägersubstrat aus einem amorphen Material wie Quarzglas oder thermisch oxidiertem Silizium ge- bildet sein. Weiter kann das Trägersubstrat aus einer metallischen Folie, z.B. aus Tantal, gebildet sein.
Das Substrat aus TiN und/oder TiO kann als Trägerschicht auf einer Vielzahl unterschiedlicher Materialen als Oberflächen- schicht aufgebracht werden, so dass die Erfindung eine hohe Flexibilität bei der Wahl geeigneter Trägersubstrate und der Herstellung derartiger Vorrichtungen ermöglicht.
Die hochleitende Schicht aus TiN und/oder TiO, auf der die III-N-Nanosäulen angeordnet sind, kann auch auf einem einkristallinen Trägersubstrat, wie beispielsweise Saphir
(A1203), angeordnet sein. Wird TiO als Substrat verwendet, auf dem die III-N-Säulen hergestellt werden, ist die Verwendung von Saphir besonders vorteilhaft, da der Sauerstoff der Saphir-Schicht für die Oxidierung einer aufgetragenen Titanschicht zur Bildung von TiO verwendet werden kann.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung mit nanoskaligen Halbleitersäulen bestehend aus Gruppe III- Nitridmaterial umfasst die Schritte: Bereitstellen eines Substrats, mit einer durchgehenden, lochfreien Oberflächenschicht, die TiN und/oder TiO enthält und Wachstum von III-N- Nanosäulen auf dem Substrat.
Vorzugsweise kann das Substrat durch Auftragen einer Titanschicht auf einem Trägersubstrat und anschließende Nitridie- rung und/oder Oxidierung der Titanschicht bereitgestellt werden .
Gemäß einer weiteren vorteilhaften Ausführungsform der Erfindung kann das Substrat auch durch direkte Abscheidung, beispielsweise durch Sputtern, von TiN und/oder TiO auf ein Trägersubstrat bereitgestellt werden, so dass eine zusätzliche Nitridierung bzw. Oxidierung entfällt.
Um ein möglichst paralleles Wachstum der III-N-Nanosäulen zu erreichen, kann die Titanschicht, das TiN oder das TiO vorzugsweise derart auf das Trägersubstrat aufgebracht werden, dass eine polykristalline Schicht mit Domänen gebildet wird, wobei die Domänen jeweils zumindest eine kristallographische Vorzugsorientierung aufweisen, die im Wesentlichen senkrecht zu einer planaren Ausdehnung der polykristallinen Schicht ist .
Gemäß einer bevorzugten Ausführungsform wird das Substrat auf ein amorphes Trägersubstrat aufgetragen. Das Wachstum der III-N-basierten Nanosäulen kann mittels einer Molekularstrahldepositionsmethode erzeugt werden und beispielsweise epitaktisch erfolgen. Zusammenfassend konnte durch die Erfinder anhand des Beispiels von TiN und TiO erstmalig das Wachstum von III-N- Nanosäulen direkt auf einem hochleitenden Substrat gezeigt werden . Es wird betont, dass sich die vorliegende Erfindung auch dahingehend verallgemeinern lässt, dass III-N-basierte Nanosäulen auch auf anderen metallischen Schichten hergestellt werden können. Metallische Filme, abgeschieden auf amorphe Trägersubstrate, wie Glas, sind wesentlich kostengünstiger und flexibler für die Herstellung von Bauteilen auf Halbleiterbasis einsetzbar. Derartige hochleitende Metallschichten sind polykristallin, weisen jedoch eine vorteilhafte Oberflächenqualität (Reinheit und Glattheit) auf.
Unter einer metallischen Schicht wird eine Schicht mit metallischen Eigenschaften, wie einer metallischen Leitfähigkeit verstanden. Unter einer metallischen Schicht wird insbesonde- re auch eine Schicht verstanden, die durch Auftragen eines
Metalls auf ein Trägersubstrat und nachfolgende Nitridierung und/oder Oxidierung des Metalls entstanden ist.
Werden hochschmelzende Metallfolien als Trägersubstrat ver- wendet, ergibt sich als weiterer Vorteil, dass das Trägersubstrat biegsam ist. Weitere Einzelheiten und Vorteile der Erfindung werden im Folgenden unter Bezug auf die beigefügten Zeichnungen beschrieben. Es zeigen:
Figur 1: eine schematische Schnittansicht einer
Halbleitervorrichtung mit GaN-Nanosäulen auf einer TiN-Schicht gemäß einem Ausführungsbeispiel; Figur 2: eine schematische Schnittansicht einer weiteren Halbleitervorrichtung mit GaN- Nanosäulen auf einer TiO-Schicht gemäß einem weiteren Ausführungsbeispiel; Figur 3: ein schematisches Ablaufdiagramm für ein
Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel; und Figur 4A und 4B: Photolumineszenz-Daten von GaN-Nanosäulen auf TiN und TiO im Vergleich zu GaN- Nanosäulen auf Silizium.
Figur 1 illustriert in schematischer Schnittansicht eine er- findungsgemäße Halbleitervorrichtung 10 mit verschiedenen GaN-Nanosäulen 1, die auf einer polykristallinen TiN- Substratschicht 2 angeordnet sind. Die TiN-Schicht 2 ist ungefähr 1 pm dick und besteht aus polykristallinem TiN mit Domänen, die jeweils eine kristallographische Vorzugsorientie- rung (nicht dargestellt) der Kristallite aufweisen, entlang der sich das Wachstum der GaN-Nanosäulen 1 fortsetzt. Die Vorzugsorientierungen sind parallel oder quasi-parallel zu der in Figur 1 eingezeichneten z-Achse. Die GaN-Nanosäulen 1 haben eine langgestreckte Säulenform und stehen im Wesentli- chen senkrecht auf der TiN-Substratschicht 2, so dass die Längsachse der Nanosäulen 1 entlang der z-Achse verläuft. Die Längsachsen der GaN-Nanosäulen 1 müssen dabei nicht exakt parallel zueinander sein, sondern können leichte Abweichungen um die z-Achse aufweisen, was aus einer leichten Verkippung der Vorzugsorientierung der verschiedenen Domänen relativ zueinander resultiert.
Die TiN-Schicht 2 ist auf einem Trägersubstrat 3 aufgetragen, das beispielsweise aus Quarzglas oder thermisch oxidiertem Silizium besteht.
Figur 2 zeigt ein alternatives Ausführungsbeispiel einer Halbleitervorrichtung 20, bei dem die GaN-Nanosäulen 1 epi- taktisch auf TiO anstatt auf TiN gewachsen sind. Figur 2 zeigt zusätzlich, dass durch Aufbringen nur eines elektrischen Kontakts 5 auf einer Fläche der TiO-Schicht (bzw. auf einer Fläche der TiN-Schicht) mit einer Leitung 6 alle Nanosäulen 1 der Halbleitervorrichtung 20 aufgrund der hohen Leitfähigkeit des Substrats 2 elektrisch kontaktiert werden können .
Figur 3 zeigt beispielhaft ein Verfahren zur Herstellung der in Figur 1 und/oder Figur 2 gezeigten Ausführungsbeispiele.
Im Schritt S10 wird eine durchgehende metallische Oberflächenschicht aus Titan mit einer Dicke von 1 μπι durch Magnet- ron-Sputtering auf einer amorphen Unterlage aus beispielsweise thermisch oxidierten Silizium oder Quarzglas aufgetragen. Gesputtertes Ti kristallisiert als h.c.p. otTi . Hierbei wird die Titanschicht so aufgetragen, dass die einzelnen Domänen der Titanschicht eine Vorzugsorientierung aufweisen, die im Wesentlichen senkrecht zur Oberfläche der Trägerschicht 3 ist . Beispielsweise kann eine derartige Ausrichtung der Domänen erreicht werden, wenn Titan auf eine Saphir-Oberfläche abgeschieden wird, da sich Titan dann so auf der Saphir- Oberfläche ausrichtet, dass die (0001) -Achse der hexagonale Titankristallite im Wesentlichen senkrecht zur Oberfläche des Trägersubstrats 3 ist. Diese Ausrichtung bleibt bei einer nachfolgenden Nitridierung bzw. Oxidierung zur Bildung von TiN bzw. TiO erhalten. Die kristallographische Vorzugsorien- tierung besteht beispielsweise aus δ-TiN (111) oder TiO
(111).
Weitere Möglichkeiten zur Herstellung derartiger titanbasierter Schichten, so dass die einzelnen Domänen eine ent- sprechende Vorzugsrichtung aufweisen, sind an sich aus dem
Stand der Technik bekannt und werden hier nicht beschrieben.
Anschließend erfolgt im Schritt S20 eine Nitridierung
und/oder Oxidierung der aufgetragenen Titanschicht. Eine Nit- ridierung erfolgt beispielsweise bei einer Temperatur von über 700°C unter einer Stickstoffatmosphäre . Eine Oxidierung kann durch Wahl eines geeigneten Trägersubstrats 3, wie beispielsweise Saphir oder Quarzglas, erfolgen, das den Sauerstoff für die Oxidierung der Titanschicht bereitstellt.
Anschließend erfolgt im Schritt S30 das epitaktische Wachstum von GaN-Nanosäulen auf der Oberfläche 4 der nitridierten und/oder oxidierten Schicht. Nach einer anfänglichen Inkubationszeit erfolgt dann bei einer Temperatur von beispielswei- se 760°C unter einem N-Fluss Θ = 13 nm/min und einem
Ga-Fluss von 0Ga = 2,4 nm/min das Wachstum der GaN-Nanosäulen 1 über 90 Minuten. Es wird betont, dass die angegebenen Wachstumsparameter nur beispielhaft sind und dass die GaN- oder allgemein III-N- Nanosäulen 1 auch mit anderen Parameterwerten oder mit anderen gängigen Herstellungsverfahren zur Züchtung von III-N- Nanosäulen 1 auf der TiN- bzw. TiO-Schicht gezüchtet werden können .
Die Figuren 4A und 4B zeigen Photolumineszenz ( PL) -Daten von GaN-Nanosäulen 1, die auf TiN oder einem TiO-Film gezüchtet wurden im Vergleich zu Photolumineszenz-Daten von GaN- Nanosäulen 1 auf Silizium. Bei Vorhandensein von Kristalldefekten würde das Photolumineszenzspektrum Abweichungen von den Exzitonenübergängen zeigen. Die PL-Daten bei Raumtemperatur in Figur 4A zeigen jedoch nur den freien Exzitonenüber- gang bei 3.4 eV. Defektleuchten, das bei GaN gewöhnlich bei
2.2 eV auftritt, fehlt in beiden Proben vollständig. Bei Temperaturen von 10 K gemäß Figur 4B werden beide Spektren von den an Donatoren gebundenen Exzitonen (D°X) dominiert und die Linienbreite ist nur 1 meV. Diese Ergebnisse zeigen, dass GaN-Nanosäulen 1 auf TiN bzw. TiO mit exzellenter Kristallqualität gezüchtet wurden.
Die in der vorstehenden Beschreibung und den Zeichnungen und den Ansprüchen offenbarten Merkmale der Erfindung können so- wohl einzeln als auch in Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.

Claims

Ansprüche
1. Halbleitervorrichtung (10; 20), mit
einer Mehrzahl nanoskaliger Halbleitersäulen (1) bestehend aus Gruppe III-Nitridmaterial; und
einem Substrat (2) , mit einer durchgehenden, lochfreien Oberflächenschicht, die Titannitrid (TiN) und/oder Titanmono- xid(TiO) enthält, auf der die Mehrzahl der Halbleitersäulen (1) angeordnet ist.
2. Halbleitervorrichtung nach Anspruch 1, wobei das Sub- strat (2) aus TiN und/oder TiO besteht.
3. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei die Oberflächenschicht eingerichtet ist, einen elektrischen Kontakt (5) bereitzustellen.
4. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei das Gruppe III-Nitridmaterial aus einer Mischung der Materialen Gallium (Ga) , Aluminium (AI) , Indium (In) und Stickstoff (N) besteht, welche sich beschreiben lässt durch die Formel Ga (X) AI (Y) In ( Z ) , mit 0<X<1,
0<Y<1,0<Z<1, und X+Y+Z=l.
5. Halbleitereinrichtung nach einem der vorstehenden Ansprüche 1 bis 3, wobei das Gruppe III-Nitridmaterial aus Gal- liumnitrid (GaN) besteht.
6. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei das TiN und/oder das TiO des Substrats eine polykristalline Schicht mit Domänen größer als eine Auf- Standsfläche der Halbleitersäulen (1) bildet, wobei die Domänen jeweils zumindest eine kristallographische Vorzugsorientierung aufweisen, die im Wesentlichen senkrecht zu einer planaren Ausdehnung der polykristallinen Schicht ist.
7. Halbleitervorrichtung nach Anspruch 6, weiter umfassend ein Trägersubstrat (3), auf dem das Substrat (2) angeordnet ist .
8. Halbleitervorrichtung nach Anspruch 7, wobei das Trägersubstrat (3) aus einem amorphen Material gebildet ist.
9. Halbleitervorrichtung nach Anspruch 7, wobei das Trägersubstrat (3) aus einer Metallfolie gebildet ist, die vor- zugsweise Tantal enthält.
10. Elektronisches oder opto-elektronisches Bauteil, umfassend eine Halbleitervorrichtung nach einem der vorstehenden Ansprüche 3 bis 9, umfassend eine Versorgungsleitung (6), die mit dem elektrischen Kontakt (5) gekoppelt ist.
11. Verfahren zur Herstellung einer Halbleitervorrichtung mit nanoskaligen Halbleitersäulen (1) bestehend aus Gruppe III-Nitridmaterial, umfassend die Schritte:
Bereitstellen eines Substrats (2) mit einer durchgehenden, lochfreien Oberflächenschicht, die Titannitrid (TiN) und/oder Titanmonoxid (TiO) enthält; und
Wachstum von Halbleitersäulen bestehend aus Gruppe III- Nitridmaterial (1) auf dem Substrat (2).
12. Verfahren nach Anspruch 11, wobei das Bereitstellen des Substrats (2) umfasst: Auftragen einer durchgehenden, loch¬ freien Titanschicht auf einem Trägersubstrat (3) und Nitri- dierung und/oder Oxidierung der Titanschicht.
13. Verfahren nach Anspruch 11, wobei das Substrat (2) durch direkte Abscheidung von TiN und/oder TiO auf ein Trägersubstrat (3) bereitgestellt wird.
14. Verfahren nach einem der vorstehenden Ansprüche 11 bis
13, wobei das Wachstum der Halbleitersäulen mittels einer Mo- lekularstrahldepositionsmethode erzeugt wird.
15. Verfahren nach einem der vorstehenden Ansprüche 11 bis
14, wobei die Titanschicht, das TiN oder das TiO derart auf das Trägersubstrat (3) aufgebracht werden, dass eine polykristalline Schicht mit Domänen größer als eine Aufstandsfläche der Halbleitersäulen (1) gebildet wird, wobei die Do- mänen jeweils zumindest eine kristallographische Vorzugsorientierung aufweisen, die im Wesentlichen senkrecht zu einer planaren Ausdehnung der polykristallinen Schicht ist.
16. Verfahren nach einem der vorstehenden Ansprüche 11 bis 15, wobei das Substrat (2) auf ein amorphes Trägersubstrat
(3) aufgetragen wird.
17. Verfahren nach einem der vorstehenden Ansprüche 11 bis 16, weiter umfassend den Schritt: Anbringen eines elektri- sehen Kontakts auf der Oberflächenschicht aus TiN und/ oder TiO.
PCT/EP2014/001280 2013-06-11 2014-05-12 Halbleitervorrichtung mit nanosäulen aus gruppe iii-nitridmaterial und herstellungsverfahren für eine solche halbleitervorrichtung WO2014198370A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013009824.6 2013-06-11
DE102013009824.6A DE102013009824A1 (de) 2013-06-11 2013-06-11 Halbleitervorrichtung mit Nanosäulen aus Gruppe III-Nitridmaterial und Herstellungsverfahren für eine solche Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
WO2014198370A1 true WO2014198370A1 (de) 2014-12-18

Family

ID=50771456

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/001280 WO2014198370A1 (de) 2013-06-11 2014-05-12 Halbleitervorrichtung mit nanosäulen aus gruppe iii-nitridmaterial und herstellungsverfahren für eine solche halbleitervorrichtung

Country Status (2)

Country Link
DE (1) DE102013009824A1 (de)
WO (1) WO2014198370A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017195118A1 (en) 2016-05-10 2017-11-16 King Abdullah University Of Science And Technology Light emitters on transition metal dichalcogenides directly converted from thermally and electrically conductive substrates and method of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2202329A1 (de) * 2007-09-03 2010-06-30 Sophia School Corporation Iii-nitrid-struktur und verfahren zur herstellung eines feinen kolumnaren kristalls aus iii-nitridhalbleiter
WO2011162715A1 (en) * 2010-06-24 2011-12-29 Glo Ab Substrate with buffer layer for oriented nanowire growth
US20120164767A1 (en) * 2009-08-18 2012-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing a light emission device based on light emitting diodes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082673B2 (en) * 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
TWI392774B (zh) * 2009-09-17 2013-04-11 Univ Nat Taiwan 維持材料表面平整度的製作方法
EP2541625A1 (de) * 2010-02-25 2013-01-02 National University Corporation Hokkaido University Halbleiterbauelement und herstellungsverfahren dafür
WO2012106814A1 (en) * 2011-02-10 2012-08-16 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices and methods of fabricating without foreign metal catalysis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2202329A1 (de) * 2007-09-03 2010-06-30 Sophia School Corporation Iii-nitrid-struktur und verfahren zur herstellung eines feinen kolumnaren kristalls aus iii-nitridhalbleiter
US20120164767A1 (en) * 2009-08-18 2012-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing a light emission device based on light emitting diodes
WO2011162715A1 (en) * 2010-06-24 2011-12-29 Glo Ab Substrate with buffer layer for oriented nanowire growth

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017195118A1 (en) 2016-05-10 2017-11-16 King Abdullah University Of Science And Technology Light emitters on transition metal dichalcogenides directly converted from thermally and electrically conductive substrates and method of making the same
US11127591B2 (en) 2016-05-10 2021-09-21 King Abdullah University Of Science And Technology Light emitters on transition metal dichalcogenides directly converted from thermally and electrically conductive substrates and method of making the same

Also Published As

Publication number Publication date
DE102013009824A1 (de) 2014-12-11

Similar Documents

Publication Publication Date Title
EP1875523B1 (de) Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
DE3446961C2 (de)
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE102010011895B4 (de) Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
DE602004013172T2 (de) Verfahren zur Synthese von Filamentstrukturen im Nanometerbereich und elektronische Bauteile mit derartigen Strukturen
DE102006060366B4 (de) Verfahren zur Herstellung von von einer Matrix abgedeckten Quantenpunkten
DE102006008929A1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102007020979A1 (de) Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE102008056175A1 (de) Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE10196361B4 (de) Verfahren zur Herstellung eines Gruppe-III-Nitrid-Halbleiterkristalls
DE10151092B4 (de) Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
DE112005002838T5 (de) Halbleiterstapelstruktur auf Basis von Galliumnitrid, Verfahren zu dessen Herstellung, Halbleitervorrichtung auf Basis von Galliumnitrid und Lampe unter Verwendung der Vorrichtung
DE102006037198A1 (de) Verbindungsschicht mit anisotroper Leitfähigkeit
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
WO2014198370A1 (de) Halbleitervorrichtung mit nanosäulen aus gruppe iii-nitridmaterial und herstellungsverfahren für eine solche halbleitervorrichtung
DE10034263B4 (de) Verfahren zur Herstellung eines Quasisubstrats
DE112015001803B4 (de) Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
DE102016114250B4 (de) Verfahren zur Herstellung eines mit einem Halbleitermaterial beschichteten Saphirsubstrats, nach dem Verfahren erhältliches beschichtetes Saphirsubstrat sowie Verwendung eines solchen Substrat in einer Leuchtdiode
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE10300053A1 (de) Verfahren zum Herstellen eines III-V- Verbundhalbleiters und Halbleiterelement
WO2001077421A1 (de) Verfahren zum wachstum von stickstoff enthaltenden halbleiterkristallmaterialien
DE10253161B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14725633

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14725633

Country of ref document: EP

Kind code of ref document: A1