WO2015169401A1 - Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen - Google Patents

Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen Download PDF

Info

Publication number
WO2015169401A1
WO2015169401A1 PCT/EP2014/068739 EP2014068739W WO2015169401A1 WO 2015169401 A1 WO2015169401 A1 WO 2015169401A1 EP 2014068739 W EP2014068739 W EP 2014068739W WO 2015169401 A1 WO2015169401 A1 WO 2015169401A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic components
carrier
transfer substrate
metal sintering
conductive surface
Prior art date
Application number
PCT/EP2014/068739
Other languages
English (en)
French (fr)
Inventor
Michael Schäfer
Susanne Klaudia Duch
Original Assignee
Heraeus Deutschland GmbH & Co. KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Deutschland GmbH & Co. KG filed Critical Heraeus Deutschland GmbH & Co. KG
Priority to MX2016012036A priority Critical patent/MX2016012036A/es
Priority to KR1020167028791A priority patent/KR20160136351A/ko
Priority to JP2016565289A priority patent/JP6407305B2/ja
Priority to US15/308,739 priority patent/US20170194169A1/en
Priority to SG11201608656PA priority patent/SG11201608656PA/en
Priority to EP14758919.6A priority patent/EP3140854A1/de
Priority to CN201480078656.3A priority patent/CN106463413B/zh
Publication of WO2015169401A1 publication Critical patent/WO2015169401A1/de

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Definitions

  • metal sinter preparations for fastening and electrical contacting of and for heat dissipation from electronic components such as semiconductor chips.
  • metal sinter preparations are disclosed in WO201 1/026623 A1, EP2425920A1, EP2428293A2 and EP2572814A1.
  • metal sintering compositions are applied by printing, for example screen or stencil printing, on carrier substrates, optionally dried, equipped with electronic components and then subjected to a sintering process. Without passing through the liquid state, the metal particles combine by diffusion during sintering to form a solid, electrical and heat conductive metallic connection between the carrier and the electronic component.
  • the object of the invention was to find a method which allows the simultaneous application (application in one process step) of several layer fragments of metal sintering preparation to not completely flat and possibly already equipped with electronic components te carrier and the temperature stress of the carrier or possibly already Electronic components as low as possible.
  • the present invention relates to a method for applying a plurality of discrete layer fragments of dried metal sintering preparation to predetermined, electrically conductive surface portions of a support for electronic components.
  • a flat transfer substrate provided with the dried metal sintering preparation is used. The method comprises the steps:
  • adhesion force of the dried metal sintering preparation after completion of step (4) is greater than the predetermined, electrically conductive surface portions of the carrier for electronic components, as compared to the surface of the transfer substrate,
  • planar transfer substrate is a non-sinterable and optionally coated metal foil or a thermoplastic plastic film
  • the carrier for electronic components is a substrate having a planar, one or more recesses of 10 to 500 ⁇ having surface and at the same time from the group consisting of lead frames (lead frames), ceramic substrates, DCB substrates and metal composite materials is selected, and wherein at least one predetermined, electrically conductive surface portion is located in a recess.
  • the invention also relates to the carrier for electronic components produced by the process according to the invention and provided with dried metal sintering preparation.
  • Examples of electronic components are active components (for example semiconductor chips such as LEDs, diodes, IG-BTs, thyristors, MOSFETs, transistors) and / or passive components (for example resistors, capacitors, inductors and memristors) and / or piezoceramics and / or Peltier elements.
  • active components for example semiconductor chips such as LEDs, diodes, IG-BTs, thyristors, MOSFETs, transistors
  • passive components for example resistors, capacitors, inductors and memristors
  • piezoceramics and / or Peltier elements for example semiconductor chips such as LEDs, diodes, IG-BTs, thyristors, MOSFETs, transistors
  • passive components for example resistors, capacitors, inductors and memristors
  • the term “dried metal sintering preparation” means no longer moist, fully or essentially devolatilized, non-sintered metal sintering preparation.
  • “Dried metal sintering preparation” means, for example, that 98 to 100% by weight of the volatiles originally contained in the metal sintering preparation have been removed and the dried metal sintering preparation gravimetrically proves to be mass constant or substantially constant in mass even after repeated application of the drying conditions used in step (2).
  • the dried metal sinter preparation is a solidified, sinterable metal sintering preparation which is stable at temperatures of ⁇ 70 ° C. The metal in ter terzurung used as such in step (1) of the process according to the invention will be discussed further below.
  • the carrier for electronic components to which the metal sintering preparation dried in the process according to the invention is applied is a carrier substrate customary in the electronics industry selected from the group consisting of stamped gratings, ceramic substrates, DCB substrates and metal composite materials, the substrate for electronic components also being a substrate with a surface which is in itself planar, but which has one or more recesses of 10 to 500 ⁇ m, also referred to as cavities.
  • the carrier may be a flat substrate.
  • the carrier for electronic components has electrically conductive surface portions for voltage / current supply of the electronic components.
  • electrically conductive surface portions refers to the layout of the electrically conductive surface portions of or on the electrically insulating surface of the carrier, ie, for example, the pattern of printed conductors Reference is made to those proportions of the electrically conductive surface portions on which dried metal sintering preparation is applied or where electronic components are to be fastened and electrically contacted by means of the dried metal sinter preparation. At least one predetermined, electrically conductive surface portion is located in a recess of 10 to 500 ⁇ . In other words, several constellations are possible:
  • the carrier has a depression of 10 to 500 ⁇ m and there is a predetermined, electrically conductive surface portion in the depression, wherein one or more further predetermined electrically conductive surface portions are located outside the depression ,
  • the carrier has a recess of 10 to 500 ⁇ and there are several predetermined, electrically conductive surface portions in the recess, with one or more further predetermined, electrically conductive surface portions are outside the recess.
  • the carrier has a recess of 10 to 500 ⁇ and there are all predetermined, electrically conductive surface portions in the recess.
  • the carrier has several wells of 10 to 500 ⁇ and there is one of the predetermined, electrically conductive surface portions in one of the wells, while the one or more predetermined, electrically conductive surface portions are outside the wells.
  • the carrier has several wells of 10 to 500 ⁇ and there are a plurality of predetermined, electrically conductive surface portions in one of the wells, while one or more further predetermined, electrically conductive surface portions are outside the wells.
  • the carrier has several wells of 10 to 500 ⁇ and there are all predetermined, electrically conductive surface portions in one of the wells.
  • the carrier has several wells of 10 to 500 ⁇ and there is in each case a predetermined, electrically conductive surface portion in each of the wells, while there are no, one or more further predetermined, electrically conductive surface portions outside the wells.
  • the carrier has several wells of 10 to 500 ⁇ and there is in each case a predetermined, electrically conductive surface portion in some of the wells, while no, one or more further predetermined, electrically conductive surface portions are outside the wells.
  • the carrier has several wells of 10 to 500 ⁇ and there are in each case a plurality of predetermined, electrically conductive surface portions in each of the wells, while none, one or more further predetermined, electrically conductive surface portions are outside the wells.
  • the carrier has several wells of 10 to 500 ⁇ and there are each a plurality of predetermined, electrically conductive surface portions in some of the wells, while no, one or more further predetermined, electrically conductive surface portions are outside the wells.
  • the carrier has several wells of 10 to 500 ⁇ and there are partly one and partly a plurality of predetermined, electrically conductive surface portions in two or more of the wells, while there are none, one or more further predetermined, electrically conductive surface portions outside the wells.
  • the carrier has several wells of 10 to 500 ⁇ and there are partly one and partly a plurality of predetermined, electrically conductive surface portions in the wells, wherein no wells without predetermined, electrically conductive surface portions exist and wherein none, one or more further predetermined, electrically conductive surface portions are located outside the wells.
  • the carrier for electronic components can also be equipped with one or more electronic components before it is provided in the process according to the invention with the layer fragments of dried metal sintering.
  • a depth or total depth of, for example, 10 to 200 ⁇ m or, in the case of components having a relatively large component height, even of, for example, 200 to 1000 ⁇ m, can prevail between such adjacent ones.
  • the total depth may, for example, be composed of the depth of one of the recesses of 10 to 500 ⁇ m plus the highest component height of the electronic component or components adjacent to such a recess or located next to such a recess.
  • the electrically conductive surface portions of the carrier for electronic components are in particular metallic. In the latter case, it is customary for electrical contacting thin metal layers or metallizations, for example, copper, silver, gold, palladium, nickel, aluminum and suitable alloys of such metals. They may also be metals coated with other metal layers, for example gold coated with gold, nickel coated with gold and palladium, silver / palladium coated with a gold layer.
  • a metal sintered preparation in the form of a plurality of discrete layer fragments is applied to one side of a planar transfer substrate in a mirror-image arrangement to the predetermined, electrically conductive surface portions of the electronic component carrier; in the predetermined, electrically conductive surface portions of the carrier for electronic components corresponding, but mirror-image arrangement.
  • the discrete layer fragments are applied in one step or simultaneously.
  • Discrete layer fragments means that it is not a continuous layer but individual layered elements of the metal sinter preparation which are isolated from one another given explanations, it is also at the predetermined, electrically conductive surface portions to individual and isolated from each other surface portions.
  • the metal sintering preparation is a per se known metal sintering preparation as used in the electronics industry for fastening and electrical contacting of and for heat dissipation from electronic components.
  • the metal sintering preparation contains, in addition to possible additives, in particular also volatile organic solvents.
  • the metal particles are, for example, those of copper, nickel, aluminum or in particular of silver, in each case with average particle sizes (d50, determined by laser diffraction) in the range of, for example, 1 to 10 ⁇ m.
  • the planar transfer substrate is a non-sinterable and optionally coated metal foil or a thermoplastic plastic film, for example of polyester, fluoropolymer such as polytetrafluoroethylene, polyimide, silicone or polyolefin.
  • the plastic film may be provided, for example coated, with an adhesion-reducing material in the mass or on the side to be provided with the metal sintering preparation.
  • adhesion reducing materials include silicone or fluoropolymer based materials.
  • the planar transfer substrate is a transparent plastic film.
  • the adhesion force of the dried metal sintering preparation to the predetermined, electrically conductive surface portions of the electronic component carrier is greater after completion of step (4) than to the surface of the transfer substrate.
  • the adhesive force is greater by 0.4 or more N / cm, determined in accordance with DIN EN 14099 (October 2002) with adhesive tape having an adhesive strength of 220 g / cm.
  • the transfer substrate is a non-rigid thermoplastic film, which is largely dimensionally stable even after thermal stress.
  • the non-rigid thermoplastic resin film has a dimension change in length and width of ⁇ 1.5% (ASTM D 1204) after a thermal load of 30 minutes at 120 ° C object temperature, i.e., a dimensional change. Under these conditions, preference is given to no dimensional change or a maximum change in the length and width direction of up to a maximum of 1.5% (ASTM D 1204).
  • thermoplastic films which can be used as transfer substrates in the process according to the invention are the commercially available plastic films Hostaphan® RN75 from Mitsubishi, Mylar® A 50 ⁇ m or 75 ⁇ m from DuPont and Lumirror® 40.01 from Toray.
  • the application of the metal sintering preparation to the transfer substrate is usually carried out by printing, for example screen printing or stencil printing, in a dry film thickness of, for example, 5 to 200 ⁇ m.
  • the application can also be carried out by spray application, it may be appropriate to take measures to protect areas that should not come into contact with the metal sintering preparation. Examples of such measures are masking or masking with stencils.
  • step (2) of the process of the invention the wet metal sintering composition applied in step (1) is dried to avoid sintering, i. from volatiles such as organic solvents.
  • the drying of the metal sintering preparation is preferably carried out under conditions, in particular temperature conditions, which are suitable for removing the volatile constituents from the metal sintering preparation, without, however, that after the drying sintering processes within the metal sintering preparation have already completely run off.
  • the transfer substrate provided with the metal sintering preparation can be heated, for example, for 10 to 30 minutes at an object temperature of 80 to 150 ° C., for example in an oven, for example a circulating air oven.
  • the furnace may optionally be inertized, for example by means of a nitrogen atmosphere.
  • the dried metal sinter preparation is at least substantially freed from volatile constituents such as solvents and, in addition to the metal particles and / or the metal forming metal compounds during the subsequent sintering process, it contains non-volatile additives, for example.
  • the dried metal sinter preparation is solidified, but not or only partially sintered, i. the solidified metal sinter preparation is still sinterable.
  • the transfer substrate with the dried metal sinter preparation thereupon thus forms a preform which can be supplied as an intermediate to the further production process comprising steps (3) to (5).
  • the further manufacturing process comprising steps (3) to (5) may be carried out by the manufacturer performing steps (1) and (2) or by another manufacturer.
  • the intermediate product is stable overall and so manageable that it can be transported for further processing. This is because the dried metal sintering preparation is solidified and dimensionally stable.
  • step (3) of the method according to the invention the transfer substrate with the layer fragments of dried metal sintering preparation is turned to the surface of the support for electronic components and ensuring a congruent positioning of the dried metal sintering preparation surface portions of the transfer substrate and the predetermined, electrically conductive surface portions of the support for Electronic components arranged and brought into contact. In this way, it is ensured that the locations with the dried metal sintering preparation on the transfer substrate overlap with said predetermined, electrically conductive surface portions of the carrier for electronic components, onto which dried metal sintering preparation or later where electronic components are attached by means of the previously applied dried metal sintering preparation and to be contacted electrically.
  • the arrangement in step (3) can take place in any position, for example in a vertical or horizontal position. For example, in a horizontal position, the transfer substrate can be arranged below the support for electronic components or vice versa.
  • step (4) of the method according to the invention the actual transfer step, pressing force is exerted on the contact arrangement created in step (3), either over the entire surface or at least completely at the positions where the dried metal sinter preparation is located.
  • a contact pressure of 0.5 to 10 MPa can be used for a duration of, for example, 1 to 30 seconds.
  • elevated object temperatures of up to 150 ° C;
  • the heating can be effected by means of a bottom and / or top side heating of the pressing tool.
  • conventional devices can be used, for example a laminating press, in particular a heatable laminating press.
  • a silicone plate with an adjusted degree of hardness for example a Shore A hardness of 50 to 70, can be used between the press die and the dried metal sintered preparation transfer substrate.
  • an adjusted degree of hardness for example a Shore A hardness of 50 to 70
  • exertion of compressive force and aids can be used, which act in the manner of a stamp at the positions where the dried metal sintering preparation is.
  • Such a procedure is particularly expedient if the carrier is already equipped with electronic components, especially electronic components with a relatively large overall height. It may also be expedient if the transfer substrate has corresponding recesses for such already existing electronic components, so that the transfer substrate can come completely into contact with the surface of the carrier for electronic components.
  • step (4) the transfer substrate is removed in step (5) of the method according to the invention, wherein the dried metal sintering preparation remains on the predetermined, electrically conductive surface portions of the carrier for electronic components.
  • the previously adhering to the transfer substrate, freed by means of transfer surface of the dried metal sintering preparation is now intended to hold one or for connection to an electronic component, which is reserved for another manufacturing process.
  • steps (3) to (5) can be carried out as a batch process or continuously, for example in the sense of a roll lamination process.
  • the discrete layer fragments are transferred in step sequence (3) to (5) in one step or simultaneously from the transfer substrate to the carrier for electronic components.
  • the method according to the invention can be carried out such that the support for electronic components is provided on both sides with a dried metal sinter preparation.
  • the same process steps (1) to (5) are carried out, with the difference that the support for electronic components in steps (3) to (4) is arranged between two transfer substrates suitably provided with dried metal sintering preparation and subjected to the pressing process, and then into Step (5) the transfer substrates are removed from both sides of the electronic component carrier.
  • the one or more steps taken to receive and connect to electronic components are part of a further manufacturing process that may, for example, take place at another manufacturer.
  • This further manufacturing process comprises the actual sintering step.
  • a customary sandwich arrangement is created from the support for electronic components with dried metal sintering preparation transferred thereto according to the method according to the invention and the electronic components.
  • the sandwich arrangement is then subjected to the sintering process, in the course of which the sintered metal sinter preparation is formed from the dried metal sinter preparation and a mechanical, electrical and heat-conducting connection is formed between support and electronic components.
  • the product of the process according to the invention comprising the steps (1) to (5) in the form of the dried metal sintered carrier for electronic components forms a preform which can be supplied as an intermediate product to the further production process explained in the preceding paragraph.
  • the intermediate product is stable overall and so manageable that it can be transported for further processing. This is because the transferred dried metal sintering preparation is solidified and dimensionally stable.
  • the inventive method allows the application of dried metal sintering preparation in the form of layer fragments on a support for electronic components in one step and without burdening the carrier or electronic components with the prevailing in the drying of the metal sintering preparation temperature.
  • the inventive method allows the application of the dried metal sintering preparation in depressions on the surface of the carrier and optionally between existing on the support electronic components, which is not possible with the conventional screen or stencil printing.
  • Ausfatunqsbeispiel sining of 2 diodes (IFX I DC73D120T6H) in 150 [in deep cavities in 500 ⁇ thick silver sheet (from Fa. GoodFellow, type AG000465) as a carrier for electronic components):
  • a sintering paste ASP 043-04 Fa. Heraeus, Hanau was using a DEK Horizon 03iX stencil printer using a 75 ⁇ m thick steel stencil from Koenen onto a PET film from Mitsubishi, type Hostaphan® RN7525JK as transfer substrate (printing speed 20 mm / s, squeegee pressure 2 kg), the layout of the printed sintered paste being mirror-image to the layout of the cavities in the silver plate was arranged.
  • the printed transfer film was dried in a circulating air oven (Binder) for 15 minutes at 100.degree.
  • the printed transfer sheet which was provided with dried sintering paste, was placed on the silver sheet with the printed side in the same direction as the sintering paste and cavities.
  • a silicone film (Alpha Tectrade, type Silicone 60 red Basic) was placed over the unprinted side of the transfer film. Under a laminating press (Laufer), the sintering paste was transferred to the silver plate in the cavities (10 sec. At a contact pressure of 5 MPa at a temperature of 100 ° C on the side of the silver sheet, without heating on the side of the transfer film). After completion of the transfer, the transfer film was removed and the silver plate could be loaded in the provided with dried sintered paste cavities with the diodes and then fed to a pressure sintering process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)

Abstract

Verfahren zum Aufbringen mehrerer diskreter Schichtfragmente aus getrockneter Metallsinterzubereitung auf vorbestimmte, elektrisch leitfähige Oberflächenanteile eines Trägers für Elektronikbauteile, umfassend die Schritte: (1) Aufbringen mehrerer diskreter Schichtfragmente aus Metallsinterzubereitung auf eine Seite eines ebenen Transfersubstrats in zu den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen spiegelbildlicher Anordnung, (2) Trocknen der so aufgebrachten Metallsinterzubereitung unter Vermeidung des Sinterns, (3) Anordnen und Inkontaktbringen des Transfersubstrats mit den Schichtfragmenten aus getrockneter Metallsinterzubereitung zur Oberfläche des Trägers für Elektronikbauteile hin gewandt und unter Sicherstellung einer deckungsgleichen Positionierung der mit der getrockneten Metallsinterzubereitung versehenen Oberflächenanteile des Transfersubstrats und der vorbestimmten, elektrisch leitfähigen Oberflächenanteile des Trägers für Elektronikbauteile, (4) Anwenden von Presskraft auf die in Schritt (3) geschaffene Kontaktanordnung, und (5) Entfernen des Transfersubstrats von der Kontaktanordnung, wobei die Haftkraft der getrockneten Metallsinterzubereitung nach Abschluss von Schritt (4) gegenüber den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile größer ist als gegenüber der Oberfläche des Transfersubstrats, wobei es sich bei dem ebenen Transfersubstrat um eine nicht sinterbare und gegebenenfalls beschichtete Metallfolie oder um eine thermoplastische Kunststofffolie handelt, wobei der Träger für Elektronikbauteile ein Substrat mit einer ebenen, eine oder mehrere Vertiefungen von 10 bis 500 μm aufweisenden Oberfläche darstellt und zugleich aus der Gruppe bestehend aus Stanzgittern, Keramiksubstraten, DCB-Substraten und Metallverbundwerkstoffen ausgewählt ist, und wobei sich mindestens ein vorbestimmter, elektrisch leitfähiger Oberflächenanteil in einer Vertiefung befindet. Der Träger für Elektronikbauteile kann schon mit einem oder mehreren Elektronikbauteilen bestückt sein. Das Trägersubstrat kann Aussparungen für auf dem Träger schon vorhandene Elektronikbauteile aufweisen. Der mit getrockneter Metallsinterzubereitung versehene Träger für Elektronikbauteile wird in einem Verfahren verwendet, in welchem zunächst eine Sandwichanordnung aus dem mit getrockneter Metallsinterzubereitung versehenen Träger für Elektronikbauteile und Elektronikbauteilen geschaffen und danach die Sandwichanordnung einem Sinterprozess unterworfen wird.

Description

VERFAHREN ZUM AUFBRINGEN GETROCKNETER METALLSINTERZUBEREITUNG MITTELS EINES TRANSFERSUBSTRATS AUF EINEN TRÄGER FÜR ELEKTRONIKBAUTEILE, ENTSPRECHENDER TRÄGER
UND SEINE VERWENDUNG ZUM SINTERVERBINDEN MIT ELEKTRONIKBAUTEILEN
In der Elektronikindustrie ist die Verwendung von Metallsinterzubereitungen zur Befestigung und elektrischen Kontaktierung von und zur Wärmeabfuhr aus Elektronikbauteilen wie bei- spielsweise Halbleiterchips bekannt. Beispielsweise sind solche Metallsinterzubereitungen in WO201 1/026623 A1 , EP2425920A1 , EP2428293A2 und EP2572814A1 offenbart. Üblicherweise werden solche Metallsinterzubereitungen durch Drucken, beispielsweise Sieb- oder Schablonendruck, auf Trägersubstrate aufgebracht, gegebenenfalls getrocknet, mit Elektronikbauteilen bestückt und dann einem Sintervorgang unterworfen. Ohne den flüssigen Zustand zu durchlau- fen, verbinden sich die Metallteilchen während des Sinterns durch Diffusion unter Ausbildung einer festen, elektrischen Strom und Wärme leitenden metallischen Verbindung zwischen Träger und Elektronikbauteil.
Als Alternative zum Druckauftrag einer Metallsinterzubereitung ist auch die Applikation durch Dispensen bekannt.
Aufgabe der Erfindung war es, ein Verfahren zu finden, welches die gleichzeitige Applikation (Applikation in einem Prozessschritt) mehrerer Schichtfragmente von Metallsinterzubereitung auf nicht vollständig ebene und gegebenenfalls schon mit Elektronikbauteilen teilweise bestück- te Träger ermöglicht und die Temperaturbeanspruchung der Träger bzw. darauf gegebenenfalls schon befindlicher Elektronikbauteile möglichst gering hält.
Die vorliegende Erfindung betrifft ein Verfahren zum Aufbringen mehrerer diskreter Schichtfragmente aus getrockneter Metallsinterzubereitung auf vorbestimmte, elektrisch leitfähige Oberflächenanteile eines Trägers für Elektronikbauteile. Bei dem erfindungsgemäßen Verfahren wird ein mit der getrockneten Metallsinterzubereitung versehenes, ebenes Transfersubstrat verwendet. Das Verfahren umfasst die Schritte:
(1 ) Aufbringen mehrerer diskreter Schichtfragmente aus Metallsinterzubereitung auf eine Seite eines ebenen Transfersubstrats in zu den vorbestimmten, elektrisch leitfä- higen Oberflächenanteilen spiegelbildlicher Anordnung,
(2) Trocknen der so aufgebrachten Metallsinterzubereitung unter Vermeidung des Sinterns,
(3) Anordnen und Inkontaktbringen des Transfersubstrats mit den Schichtfragmenten aus getrockneter Metallsinterzubereitung zur Oberfläche des Trägers für Elektronik- bauteile hin gewandt und unter Sicherstellung einer deckungsgleichen Positionierung der mit der getrockneten Metallsinterzubereitung versehenen Oberflächenanteile des Transfersubstrats und der vorbestimmten, elektrisch leitfähigen Oberflächenanteile des Trägers für Elektronikbauteile,
(4) Anwenden von Presskraft auf die in Schritt (3) geschaffene Kontaktanordnung, und
(5) Entfernen des Transfersubstrats von der Kontaktanordnung,
wobei die Haftkraft der getrockneten Metallsinterzubereitung nach Abschluss von Schritt (4) gegenüber den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile größer ist als gegenüber der Oberfläche des Transfersubstrats,
wobei es sich bei dem ebenen Transfersubstrat um eine nicht sinterbare und gegebenenfalls beschichtete Metallfolie oder um eine thermoplastische Kunststofffolie handelt,
wobei der Träger für Elektronikbauteile ein Substrat mit einer ebenen, eine oder mehrere Vertiefungen von 10 bis 500 μιη aufweisenden Oberfläche darstellt und zugleich aus der Gruppe bestehend aus Stanzgittern (Leadframes), Keramiksubstraten, DCB-Substraten und Metallver- bundwerkstoffen ausgewählt ist, und wobei sich mindestens ein vorbestimmter, elektrisch leitfähiger Oberflächenanteil in einer Vertiefung befindet.
Die Erfindung betrifft auch die nach dem erfindungsgemäßen Verfahren hergestellten mit getrockneter Metallsinterzubereitung versehenen Träger für Elektronikbauteile.
Beispiele für Elektronikbauteile sind aktive Bauteile (z.B. Halbleiterchips wie LEDs, Dioden, IG- BTs, Thyristoren, MOSFETs, Transistoren) und/oder passive Bauteile (z.B. Widerstände, Kondensatoren, Induktivitäten und Memristoren) und/oder Piezokeramiken und/oder Peltierelemen- te.
Der Begriff„getrocknete Metallsinterzubereitung" bedeutet nicht mehr feuchte, vollständig oder im Wesentlichen von flüchtigen Bestandteilen befreite, nicht gesinterte Metallsinterzubereitung. „Getrocknete Metallsinterzubereitung" bedeutet beispielsweise, dass 98 bis 100 Gew.% der ursprünglich in der Metallsinterzubereitung enthaltenen flüchtigen Bestandteile entfernt worden sind und die getrocknete Metallsinterzubereitung sich auch nach wiederholter Anwendung der in Schritt (2) angewendeten Trocknungsbedingungen gravimetrisch als massenkonstant oder im wesentlichen massenkonstant erweist. Bei der getrockneten Metallsinterzubereitung handelt es sich um eine verfestigte und bei Temperaturen < 70 °C formstabile, noch sinterbare Metallsinterzubereitung. Auf die in Schritt (1 ) des erfindungsgemäßen Verfahrens verwendete Metallsin- terzubereitung als solche wird im weiteren Verlauf noch eingegangen. Bei dem Träger für Elektronikbauteile, auf den im erfindungsgemäßen Verfahren getrocknete Metallsinterzubereitung aufgebracht wird, handelt es sich um ein in der Elektronikindustrie übliches Trägersubstrat ausgewählt aus der aus Stanzgittern, Keramiksubstraten, DCB-Substraten und Metallverbundwerkstoffen bestehenden Gruppe, wobei der Träger für Elektronikbauteile zugleich ein Substrat mit einer an sich ebenen Oberfläche, die jedoch eine oder mehrere auch als Kavitäten bezeichnete Vertiefungen von 10 bis 500 μιη aufweist, darstellt. Es kann sich bei dem Träger um ein flaches Substrat handeln. Der Träger für Elektronikbauteile weist elektrisch leitfähige Oberflächenanteile zur Spannungs-/Strom-versorgung der Elektronikbauteile auf. Der Begriff„elektrisch leitfähige Oberflächenanteile" bezieht sich dabei auf das Layout der elektrisch leitfähigen Oberflächenanteile der bzw. auf der an sich elektrisch isolierenden Oberfläche des Trägers, bedeutet also beispielsweise das Muster von Leiterbahnen. Mit dem Begriff „vorbestimmte, elektrisch leitfähige Oberflächenanteile" hingegen wird Bezug genommen auf solche Anteile der elektrisch leitfähigen Oberflächenanteile, auf welche getrocknete Metallsinterzube- reitung aufgebracht bzw. wo Elektronikbauteile mittels der getrockneten Metallsinterzubereitung befestigt und elektrisch kontaktiert werden sollen. Mindestens ein vorbestimmter, elektrisch leitfähiger Oberflächenanteil befindet sich dabei in einer Vertiefung von 10 bis 500 μιη. Mit anderen Worten, es sind mehrere Konstellationen möglich: - Der Träger hat eine Vertiefung von 10 bis 500 μιη und es befindet sich ein vorbestimmter, elektrisch leitfähiger Oberflächenanteil in der Vertiefung, wobei sich ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefung befinden.
- Der Träger hat eine Vertiefung von 10 bis 500 μιη und es befinden sich mehrere vorbe- stimmte, elektrisch leitfähige Oberflächenanteile in der Vertiefung, wobei sich ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefung befinden.
- Der Träger hat eine Vertiefung von 10 bis 500 μιη und es befinden sich alle vorbestimmten, elektrisch leitfähigen Oberflächenanteile in der Vertiefung.
- Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befindet sich einer der vorbestimmten, elektrisch leitfähigen Oberflächenanteile in einer der Vertiefungen, während sich der oder die weiteren vorbestimmten, elektrisch leitfähigen Oberflächenanteile außerhalb der Vertiefungen befinden. - Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befinden sich mehrere vorbestimmte, elektrisch leitfähige Oberflächenanteile in einer der Vertiefungen, während sich ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefungen befinden.
- Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befinden sich alle vorbestimmten, elektrisch leitfähige Oberflächenanteile in einer der Vertiefungen.
- Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befindet sich jeweils ein vorbestimmter, elektrisch leitfähiger Oberflächenanteil in jeder der Vertiefungen, während sich keine, ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefungen befinden.
- Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befindet sich jeweils ein vorbestimmter, elektrisch leitfähiger Oberflächenanteil in einigen der Vertiefungen, während sich keine, ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefungen befinden.
- Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befinden sich jeweils mehrere vorbestimmte, elektrisch leitfähige Oberflächenanteile in jeder der Vertiefungen, während sich keine, ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefungen befinden.
- Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befinden sich jeweils mehrere vorbestimmte, elektrisch leitfähige Oberflächenanteile in einigen der Vertiefungen, während sich keine, ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefungen befinden.
- Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befinden sich teilweise ein und teilweise mehrere vorbestimmte, elektrisch leitfähige Oberflächenanteile in zwei oder mehreren der Vertiefungen, während sich keine, ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefungen befinden.
- Der Träger hat mehrere Vertiefungen von 10 bis 500 μιη und es befinden sich teilweise ein und teilweise mehrere vorbestimmte, elektrisch leitfähige Oberflächenanteile in den Vertiefungen, wobei keine Vertiefungen ohne vorbestimmte, elektrisch leitfähige Oberflächenanteile existieren und wobei sich keine, ein oder mehrere weitere vorbestimmte, elektrisch leitfähige Oberflächenanteile außerhalb der Vertiefungen befinden. Der Träger für Elektronikbauteile kann ferner schon mit einem oder mehreren Elektronikbauteilen bestückt sein, bevor er im erfindungsgemäßen Verfahren mit den Schichtfragmenten aus getrockneter Metallsinterzubereitung versehen wird. Je nach Bauteilhöhe kann eine Tiefe oder Gesamttiefe von beispielsweise 10 bis 200 μιη oder, im Fall von Bauteilen mit relativ großer Bauteilhöhe, sogar von beispielsweise 200 bis 1000 μιη zwischen solchen benachbarten vorherrschen. Die Gesamttiefe kann sich beispielsweise aus der Tiefe einer der besagten Vertiefungen von 10 bis 500 μιη plus der bzw. der höchsten Bauteilhöhe des oder der zu einer solchen Vertiefung benachbarten bzw. neben einer solchen Vertiefung befindlichen Elektronikbauteilen zusammensetzen.
Die elektrisch leitfähigen Oberflächenanteile des Trägers für Elektronikbauteile sind insbesondere metallisch. Im letzteren Fall handelt es sich um zur elektrischen Kontaktierung übliche dünne Metallschichten oder Metallisierungen, beispielsweise aus Kupfer, Silber, Gold, Palladium, Nickel, Aluminium und geeigneten Legierungen solcher Metalle. Es kann sich auch um mit anderen Metallschichten überzogene Metalle handeln, beispielsweise mit einer Goldschicht überzogenes Nickel, mit einer Goldaußen- und einer Palladiumschicht überzogenes Nickel, mit einer Goldschicht überzogene Silber/Palladium-Legierung.
In Schritt (1 ) des erfindungsgemäßen Verfahrens wird eine Metallsinterzubereitung in Form mehrerer diskreter Schichtfragmente auf eine Seite eines ebenen Transfersubstrats in zu den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile spiegelbildlicher Anordnung aufgebracht, d.h. in den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile entsprechender, jedoch spiegelbildlicher Anordnung. Praktisch betrachtet werden die diskreten Schichtfragmente dabei in einem Schritt oder gleichzeitig aufgebracht.„Diskrete Schichtfragmente" bedeutet, dass es sich nicht um eine kontinuierliche Schicht, sondern um einzelne von einander isolierte schichtförmige aus der Metallsinterzubereitung aufgebrachte Elemente handelt. Wie sich schon aus den weiter vorne gegebenen Erläuterungen ergibt, handelt es sich auch bei den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen um einzelne und von einander isolierte Oberflächenanteile.
Bei der Metallsinterzubereitung handelt es sich um eine an sich bekannte Metallsinterzubereitung wie sie in der Elektronikindustrie zur Befestigung und elektrischen Kontaktierung von und zur Wärmeabfuhr aus Elektronikbauteilen Verwendung findet. Neben Teilchen aus einem oder mehreren Metallen oder Metalllegierungen und/oder beim Sintervorgang Metall bildenden Me- tallverbindungen enthält die Metallsinterzubereitung neben möglichen Additiven insbesondere auch flüchtige organische Lösemittel. Bei den Metallteilchen handelt es sich beispielsweise um solche aus Kupfer, Nickel, Aluminium oder insbesondere aus Silber, jeweils mit mittleren Teilchengrößen (d50, bestimmt mit Laserbeugung) im Bereich von beispielsweise 1 bis 10 μιη. Beispiele für Additive sind Coatings für die Metallteilchen, wie beispielsweise C8-C28-Fettsäuren, C8-C28-Fettsäuresalze, C8-C28-Fettsäureester, übliche Sinterhilfsmittel und polymere Bindemittel. WO201 1/026623A1 , EP2425920A1 , EP2428293A1 und EP2572814A1 repräsentieren Beispiele von Dokumenten, in denen verwendbare Metallsinterzubereitungen, insbesondere Metallsinterpasten offenbart werden. Bei dem ebenen Transfersubstrat handelt es sich um eine nicht sinterbare und gegebenenfalls beschichtete Metallfolie oder um eine thermoplastische Kunststofffolie, beispielsweise aus Polyester, Fluorpolymer wie beispielsweise Polytetrafluorethylen, Polyimid, Silikon oder Polyolefin. Die Kunststofffolie kann in der Masse oder auf der mit der Metallsinterzubereitung zu versehenden Seite mit einem haftvermindernden Material ausgestattet sein, beispielsweise beschichtet sein. Beispiele für haftvermindernde Materialien umfassen Stoffe auf Silikon- oder Fluorpolymerbasis. Bevorzugt handelt es sich bei dem ebenen Transfersubstrat um eine transparente Kunststofffolie.
Es ist wesentlich, dass die Haftkraft der getrockneten Metallsinterzubereitung gegenüber den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile nach Abschluß von Schritt (4) größer ist als gegenüber der Oberfläche des Transfersubstrats. Es ist beispielsweise ausreichend, wenn die Haftkraft um 0,4 oder mehr N/cm größer ist, ermittelt gemäß DIN EN 14099 (Oktober 2002) mit Haftband mit einer Haftfestigkeit von 220g/cm. In einer Ausführungsform handelt es sich bei dem Transfersubstrat um eine nichtstarre thermoplastische Kunststofffolie, welche auch nach thermischer Belastung weitgehend dimensionsstabil ist. Bevorzugt weist die nichtstarre thermoplastische Kunststofffolie nach einer thermischen Belastung von 30 Minuten 120 °C Objekttemperatur eine Dimensionsänderung in Länge und Breite von < 1 ,5 % (ASTM D 1204) auf, d.h. bevorzugt erfolgt unter diesen Bedingungen keine oder eine jeweils bis maximal 1 ,5 % betragende Dimensionsänderung in Längen- und Breitenrichtung (ASTM D 1204).
Beispiele für als Transfersubstrate im erfindungsgemäßen Verfahren verwendbare thermoplastische Kunststofffolien sind die im Handel erhältlichen Kunststofffolien Hostaphan® RN75 von Mitsubishi, Mylar® A 50 μιη bzw. 75 μιη von DuPont und Lumirror® 40.01 von Toray. Das Aufbringen der Metallsinterzubereitung auf das Transfersubstrat erfolgt üblicherweise durch Drucken, beispielsweise Siebdruck oder Schablonendruck, in einer Trockenschichtdicke von beispielsweise 5 bis 200 μιη. Im Falle einer hinreichend dünnflüssigen Metallsinterzuberei- tung kann das Aufbringen auch durch Sprühauftrag erfolgen, wobei es zweckmäßig sein kann, Maßnahmen zum Schutz von Bereichen, die nicht mit der Metallsinterzubereitung in Berührung kommen sollen, zu treffen. Beispiele für solche Maßnahmen sind Abkleben oder Abdecken mit Schablonen.
In Schritt (2) des erfindungsgemäßen Verfahrens wird die in Schritt (1 ) aufgebrachte, feuchte Metallsinterzubereitung unter Vermeidung des Sinterns getrocknet, d.h. von flüchtigen Bestandteilen wie beispielsweise organischen Lösemitteln befreit. Das Trocknen der Metallsinterzubereitung erfolgt vorzugsweise unter Bedingungen, insbesondere Temperaturbedingungen, die geeignet sind, die flüchtigen Bestandteile aus der Metallsinterzubereitung zu entfernen, ohne dass jedoch nach dem Trocknen Sinterprozesse innerhalb der Metallsinterzubereitung bereits vollständig abgelaufen sind. Dazu kann das mit der Metallsinterzubereitung versehene Transfersubstrat beispielsweise 10 bis 30 Minuten auf 80 bis 150 °C Objekttemperatur beispielsweise in einem Ofen, beispielsweise Umluftofen erhitzt werden. Dabei kann der Ofen gegebenenfalls inertisiert sein, beispielsweise mittels Stickstoffatmosphäre.
Wie schon gesagt, die getrocknete Metallsinterzubereitung ist von flüchtigen Bestandteilen wie Lösemitteln zumindest im Wesentlichen befreit und sie enthält neben den Metallteilchen und/oder beim späteren Sintervorgang Metall bildenden Metallverbindungen beispielsweise noch nichtflüchtige Additive. Die getrocknete Metallsinterzubereitung ist verfestigt, jedoch nicht oder nur teilweise gesintert, d.h. die verfestigte Metallsinterzubereitung ist noch sinterbar.
Das Transfersubstrat mit der darauf befindlichen getrockneten Metallsinterzubereitung bildet somit eine Vorform, die als Zwischenprodukt dem weiteren, die Schritte (3) bis (5) umfassenden Herstellungsprozess zugeführt werden kann. Der weitere, die Schritte (3) bis (5) umfassende Herstellungsprozess kann beim die Schritte (1 ) und (2) ausführenden Hersteller oder bei einem anderen Hersteller erfolgen. Das Zwischenprodukt ist insgesamt stabil und so handhabbar, dass es für die Weiterverarbeitung transportiert werden kann. Dies liegt daran, dass die getrocknete Metallsinterzubereitung verfestigt und formstabil ist. In Schritt (3) des erfindungsgemäßen Verfahrens wird das Transfersubstrat mit den Schichtfragmenten aus getrockneter Metallsinterzubereitung zur Oberfläche des Trägers für Elektronikbauteile hin gewandt und unter Sicherstellung einer deckungsgleichen Positionierung der mit der getrockneten Metallsinterzubereitung versehenen Oberflächenanteile des Transfersubstrats und der vorbestimmten, elektrisch leitfähigen Oberflächenanteile des Trägers für Elektronikbauteile angeordnet und in Kontakt gebracht. Auf diese Weise wird sichergestellt, dass die Stellen mit der getrockneten Metallsinterzubereitung auf dem Transfersubstrat sich mit besagten vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile überdecken, auf welche getrocknete Metallsinterzubereitung aufgebracht bzw. wo später Elektronik- bauteile mittels der zuvor aufgebrachten getrockneten Metallsinterzubereitung befestigt und elektrisch kontaktiert werden sollen. Die Anordnung in Schritt (3) kann in beliebiger Lage erfolgen, beispielsweise in vertikaler oder horizontaler Lage. Beispielsweise in horizontaler Lage kann das Transfersubstrat unterhalb des Trägers für Elektronikbauteile angeordnet werden oder umgekehrt.
In Schritt (4) des erfindungsgemäßen Verfahrens, dem eigentlichen Transferschritt, wird Presskraft auf die in Schritt (3) geschaffene Kontaktanordnung ausgeübt, entweder vollflächig oder zumindest vollständig an den Positionen, wo sich die getrocknete Metallsinterzubereitung befindet. Beispielsweise kann ein Anpreßdruck von 0,5 bis 10 MPa für eine Dauer von beispielswei- se 1 bis 30 Sekunden Anwendung finden. Es kann zweckmäßig sein, dabei erhöhte Objekttemperaturen von bis zu 150 °C anzuwenden; beispielsweise kann das Erwärmen mittels einer Unter- und/oder Oberseitenbeheizung des Presswerkzeugs erfolgen. Zur Durchführung von Verfahrensschritt (4) können übliche Vorrichtungen verwendet werden, beispielsweise eine Lami- nierpresse, insbesondere eine beheizbare Laminierpresse. Zusätzlich kann beispielsweise eine Silikonplatte mit angepasstem Härtegrad, beispielsweise einer Shore A-Härte von 50 bis 70, zwischen Pressstempel und dem mit getrockneter Metallsinterzubereitung versehenen Transfersubstrat eingesetzt werden. Insbesondere im Fall der nichtvollflächigen Ausübung von Preßkraft können auch Hilfsmittel eingesetzt werden, die nach Art eines Stempels an den Positionen, wo sich die getrocknete Metallsinterzubereitung befindet, wirken. Eine solche Vorgehens- weise ist insbesondere dann zweckmäßig, wenn der Träger schon mit Elektronikbauteilen, speziell mit Elektronikbauteilen mit relativ großer Bauhöhe, bestückt ist. Es kann ferner zweckmäßig sein, wenn das Transfersubstrat entsprechende Aussparungen für solche schon vorhandenen Elektronikbauteile aufweist, so dass das Transfersubstrat vollständig in Kontakt mit der Oberfläche des Trägers für Elektronikbauteile kommen kann. Nach Beendigung von Schritt (4) wird das Transfersubstrat in Schritt (5) des erfindungsgemäßen Verfahrens entfernt, wobei die getrocknete Metallsinterzubereitung auf den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile verbleibt. Die zuvor am Transfersubstrat haftende, im Wege des Transfers befreite Oberfläche der getrockneten Metallsinterzubereitung ist nunmehr zur Aufnahme eines bzw. zur Verbindung mit einem Elektronikbauteil bestimmt, was einem weiteren Herstellungsprozess vorbehalten ist.
Die Schritte (3) bis (5) können als Batchprozeß oder kontinuierlich beispielsweise im Sinne eines Rollenlaminierprozesses durchgeführt werden. Praktisch betrachtet werden die diskreten Schichtfragmente in der Schrittfolge (3) bis (5) in einem Schritt oder gleichzeitig vom Transfersubstrat auf den Träger für Elektronikbauteile transferiert.
In einer Ausführungsform kann das erfindungsgemäße Verfahren so durchgeführt werden, dass der Träger für Elektronikbauteile beidseitig mit getrockneter Metallsinterzubereitung versehen wird. Dabei laufen grundsätzlich die gleichen Verfahrensschritte (1 ) bis (5) ab mit dem Unterschied, dass der Träger für Elektronikbauteile in den Schritten (3) bis (4) zwischen zwei entsprechend mit getrockneter Metallsinterzubereitung ausgestattete Transfersubstrate angeordnet und dem Pressvorgang unterworfen wird und anschließend in Schritt (5) die Transfersubstrate von beiden Seiten des Trägers für Elektronikbauteile entfernt werden.
Der oder die zur Aufnahme von und Verbindung mit Elektronikbauteilen erfolgenden Schritte gehören zu einem weiteren Herstellungsprozess, der beispielsweise auch bei einem weiteren Hersteller stattfinden kann. Dieser weitere Herstellungsprozess umfasst den eigentlichen Sinterschritt. Dabei wird zunächst eine übliche Sandwichanordnung aus dem Träger für Elektronik- bauteile mit darauf gemäß erfindungsgemäßem Verfahren transferierter getrockneter Metallsinterzubereitung und den Elektronikbauteilen geschaffen. Die Sandwichanordnung wird dann dem Sinterprozess unterworfen, in dessen Verlauf aus der getrockneten Metallsinterzubereitung die gesinterte Metallsinterzubereitung entsteht und eine mechanische, elektrische und wärmeleitende Verbindung zwischen Träger und Elektronikbauteilen gebildet wird.
Das Produkt des die Schritte (1 ) bis (5) umfassenden erfindungsgemäßen Verfahrens in Form des mit getrockneter Metallsinterzubereitung versehenen Trägers für Elektronikbauteile bildet eine Vorform, die als Zwischenprodukt dem im vorstehenden Absatz erläuterten weiteren Herstellungsprozess zugeführt werden kann. Das Zwischenprodukt ist insgesamt stabil und so handhabbar, dass es für die Weiterverarbeitung transportiert werden kann. Dies liegt daran, dass die transferierte, getrocknete Metallsinterzubereitung verfestigt und formstabil ist. Das erfindungsgemäße Verfahren erlaubt die Aufbringung getrockneter Metallsinterzubereitung in Form von Schichtfragmenten auf einen Träger für Elektronikbauteile in einem Schritt und ohne den Träger oder Elektronikbauteile mit der bei der Trocknung der Metallsinterzubereitung vorherrschenden Temperatur zu belasten. Dabei erlaubt das erfindungsgemäße Verfahren die Aufbringung der getrockneten Metallsinterzubereitung in Vertiefungen auf der Oberfläche des Trägers und gegebenenfalls zwischen auf dem Träger schon vorhandenen Elektronikbauteilen, was mit dem herkömmlichen Sieb- oder Schablonendruck nicht möglich ist.
Die Erfindung wird im Folgenden anhand eines Ausführungsbeispiels erläutert, das jedoch nicht als einschränkend verstanden werden soll.
Ausführunqsbeispiel (Versintern von 2 Dioden (IFX I DC73D120T6H) in 150 [im tiefe Kavitäten in 500 μιη dickem Silberblech (von Fa. GoodFellow, Typ AG000465) als Träger für Elektronikbauteile) : Eine Sinterpaste ASP 043-04 von Fa. Heraeus, Hanau wurde mittels eines DEK Horizon 03iX Schablonendruckers unter Verwendung einer 75 μιη dicken Stahlschablone der Fa. Koenen auf eine PET Folie von Mitsubishi, Typ Hostaphan® RN7525JK als Transfersubstrat aufgedruckt (Druckgeschwindigkeit 20 mm/s, Rakeldruck 2 kg), wobei das Layout der aufgedruckten Sinterpaste spiegelbildlich zum Layout der Kavitäten im Silberblech angeordnet war.
Die bedruckte Transferfolie wurde im Umluftofen (Fa. Binder) 15 min bei 100 °C getrocknet.
Um die Sinterpaste in die Kavitäten des Silberblechs zu transferieren, wurde die bedruckte und mit getrockneter Sinterpaste versehene Transferfolie mit der bedruckten Seite in deckungsglei- eher Ausrichtung von Sinterpaste und Kavitäten auf das Silberblech gelegt.
Zur Druckverteilung wurde eine Silikonfolie (Fa. Alpha Tectrade, Typ Silikon 60 rot Basic) über der unbedruckten Seite der Transferfolie angeordnet. Unter einer Laminierpresse (Fa. Laufer) wurde die Sinterpaste auf das Silberblech in die Kavitäten transferiert (10 sec. bei einem Anpreßdruck von 5 MPa bei einer Temperatur von 100 °C auf der Seite des Silberblechs, ohne Heizung auf der Seite der Transferfolie). Nach abgeschlossenem Transfer wurde die Transferfolie entfernt und das Silberblech konnte in den mit getrockne- ter Sinterpaste versehenen Kavitäten mit den Dioden bestückt und dann einem Drucksinterprozeß zugeführt werden.

Claims

Patentansprüche
1 . Verfahren zum Aufbringen mehrerer diskreter Schichtfragmente aus getrockneter Metallsinterzubereitung auf vorbestimmte, elektrisch leitfähige Oberflächenanteile eines Trägers für Elektronikbauteile, umfassend die Schritte:
(1 ) Aufbringen mehrerer diskreter Schichtfragmente aus Metallsinterzubereitung auf eine Seite eines ebenen Transfersubstrats in zu den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen spiegelbildlicher Anordnung,
(2) Trocknen der so aufgebrachten Metallsinterzubereitung unter Vermeidung des Sin- terns,
(3) Anordnen und Inkontaktbringen des Transfersubstrats mit den Schichtfragmenten aus getrockneter Metallsinterzubereitung zur Oberfläche des Trägers für Elektronikbauteile hin gewandt und unter Sicherstellung einer deckungsgleichen Positionierung der mit der getrockneten Metallsinterzubereitung versehenen Oberflächenan- teile des Transfersubstrats und der vorbestimmten, elektrisch leitfähigen Oberflächenanteile des Trägers für Elektronikbauteile,
(4) Anwenden von Presskraft auf die in Schritt (3) geschaffene Kontaktanordnung, und
(5) Entfernen des Transfersubstrats von der Kontaktanordnung,
wobei die Haftkraft der getrockneten Metallsinterzubereitung nach Abschluss von Schritt (4) gegenüber den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile größer ist als gegenüber der Oberfläche des Transfersubstrats, wobei es sich bei dem ebenen Transfersubstrat um eine nicht sinterbare und gegebenenfalls beschichtete Metallfolie oder um eine thermoplastische Kunststofffolie handelt, wobei der Träger für Elektronikbauteile ein Substrat mit einer ebenen, eine oder mehrere Vertiefungen von 10 bis 500 μιη aufweisenden Oberfläche darstellt und zugleich aus der
Gruppe bestehend aus Stanzgittern, Keramiksubstraten, DCB-Substraten und Metallverbundwerkstoffen ausgewählt ist, und wobei sich mindestens ein vorbestimmter, elektrisch leitfähiger Oberflächenanteil in einer Vertiefung befindet.
2. Verfahren nach Anspruch 1 ,
wobei das Transfersubstrat eine nichtstarre thermoplastische Kunststofffolie ist, die nach einer thermischen Belastung von 30 Minuten 120 °C Objekttemperatur eine Dimensionsänderung in Länge und Breite von < 1 ,5 % (ASTM D 1204) aufweist.
3. Verfahren nach Anspruch 1 oder 2,
wobei der Träger für Elektronikbauteile schon mit einem oder mehreren Elektronikbauteilen bestückt ist.
4. Verfahren nach Anspruch 3,
wobei das Transfersubstrat Aussparungen für auf dem Träger schon vorhandene Elektronikbauteile aufweist.
5. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Kunststofffolie transparent ist.
6. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Metallsinterzubereitung in Schritt (1 ) durch Drucken oder durch Sprühauftrag aufgebracht wird.
7. Verfahren nach einem der vorhergehenden Ansprüche,
wobei das Trocknen in Schritt (2) während 10 bis 30 Minuten durch Erhitzen auf 80 bis 150 °C Objekttemperatur erfolgt.
8. Verfahren nach einem der vorhergehenden Ansprüche,
wobei in Schritt (4) ein Anpreßdruck von 0,5 bis 10 MPa für eine Dauer von 1 bis 30 Sekunden angewendet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche,
wobei in Schritt (4) eine erhöhte Objekttemperatur von bis zu 150 °C angewendet wird.
10. Nach einem Verfahren eines der vorhergehenden Ansprüche mit getrockneter Metallsinterzubereitung versehener Träger für Elektronikbauteile.
1 1. Verwendung eines mit getrockneter Metallsinterzubereitung versehenen Trägers für Elektronikbauteile nach Anspruch 10 in einem Verfahren, in welchem zunächst eine übliche Sandwichanordnung aus dem mit getrockneter Metallsinterzubereitung versehenen Träger für Elektronikbauteile und Elektronikbauteilen geschaffen und danach die Sandwichanordnung einem Sinterprozess unterworfen wird.
PCT/EP2014/068739 2014-05-05 2014-09-03 Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen WO2015169401A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
MX2016012036A MX2016012036A (es) 2014-05-05 2014-09-03 Metodo para aplicar una preparacion de sinterizacion de metal seca mediante un sustrato de transferencia sobre un sustrato para componentes electronicos, sustrato correspondiente y su uso para la conexion sinterizada a los componentes electronicos.
KR1020167028791A KR20160136351A (ko) 2014-05-05 2014-09-03 전자 부품용 캐리어 상에 이송 기판에 의해 건조 금속 소결 화합물을 도포하기 위한 방법, 대응하는 캐리어, 및 전자 부품에 소결 연결을 위한 그 사용 방법
JP2016565289A JP6407305B2 (ja) 2014-05-05 2014-09-03 転写基板を用いて乾燥金属焼結化合物を電子部品用キャリア上へ適用する方法および対応するキャリアおよび電子部品との焼結結合のためのその使用
US15/308,739 US20170194169A1 (en) 2014-05-05 2014-09-03 Method for applying dried metal sintering compound by means of a transfer substrate onto a carrier for electronic components, corresponding carrier, and the use thereof for sintered connection to electronic components
SG11201608656PA SG11201608656PA (en) 2014-05-05 2014-09-03 Method for applying dried metal sintering compound by means of a transfer substrate onto a carrier for electronic components, corresponding carrier, and the use thereof for sintered connection to elec
EP14758919.6A EP3140854A1 (de) 2014-05-05 2014-09-03 Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen
CN201480078656.3A CN106463413B (zh) 2014-05-05 2014-09-03 将金属烧结制备物涂覆到支承体上的方法、支承体及应用

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14167010 2014-05-05
EP14167010.9 2014-05-05

Publications (1)

Publication Number Publication Date
WO2015169401A1 true WO2015169401A1 (de) 2015-11-12

Family

ID=50693471

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/068739 WO2015169401A1 (de) 2014-05-05 2014-09-03 Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen

Country Status (9)

Country Link
US (1) US20170194169A1 (de)
EP (1) EP3140854A1 (de)
JP (1) JP6407305B2 (de)
KR (1) KR20160136351A (de)
CN (1) CN106463413B (de)
MX (1) MX2016012036A (de)
SG (1) SG11201608656PA (de)
TW (1) TW201601858A (de)
WO (1) WO2015169401A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845627A (zh) * 2017-09-29 2018-03-27 深圳奥比中光科技有限公司 多接近度检测光传感器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546747A (zh) * 2017-05-12 2019-12-06 贺利氏德国有限两合公司 借助金属浆料来连接器件的方法
US11373976B2 (en) * 2019-08-02 2022-06-28 Rockwell Collins, Inc. System and method for extreme performance die attach
JP7023302B2 (ja) * 2020-02-04 2022-02-21 田中貴金属工業株式会社 導電性接合材料を備える接合部材及び接合方法
JP2022010816A (ja) 2020-06-29 2022-01-17 日東電工株式会社 積層体
TW202335556A (zh) * 2022-01-20 2023-09-01 美商阿爾發金屬化工公司 使用層壓模組化預製件接合電組件及機械組件之方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029882A (en) * 1998-04-27 2000-02-29 International Business Machines Corporation Plastic solder array using injection molded solder
US20040129344A1 (en) * 2002-11-06 2004-07-08 Hitoshi Arita Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
US20050173783A1 (en) * 2004-02-05 2005-08-11 St Assembly Test Services Ltd. Semiconductor package with passive device integration
US20100032816A1 (en) * 2008-08-05 2010-02-11 Infineon Technologies Ag Electronic Device and Method of Manufacturing Same
WO2011026623A1 (de) 2009-09-04 2011-03-10 W. C. Heraeus Gmbh Metallpaste mit oxidationsmitteln
EP2425920A1 (de) 2010-09-03 2012-03-07 Heraeus Materials Technology GmbH & Co. KG Verwendung von aliphatischen Kohlenwasserstoffen und Paraffinen als Lösemittel in Silbersinterpasten
EP2428293A2 (de) 2010-09-03 2012-03-14 Heraeus Materials Technology GmbH & Co. KG Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
EP2498283A2 (de) * 2011-03-10 2012-09-12 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Herstellung eines Leistungshalbleitersubstrates
EP2572814A1 (de) 2011-09-20 2013-03-27 Heraeus Materials Technology GmbH & Co. KG Paste und Verfahren zum Verbinden von elektronischem Bauelement mit Substrat
US20130127031A1 (en) * 2011-11-22 2013-05-23 Infineon Technologies Ag Chip-carrier, a method for forming a chip-carrier and a method for forming a chip package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172612A (ja) * 2002-11-06 2004-06-17 Ricoh Co Ltd 微小径バンプを有する半導体素子、インクジェット方式によるバンプ形成およびそれに用いるインク組成物
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
US20150107764A1 (en) * 2012-07-03 2015-04-23 Toray Industries, Inc. Process for producing adhesive sheet having singulated adhesive layer, process for producing wiring substrate using the adhesive sheet, method of manufacturing semiconductor equipment, and equipment for producing adhesive sheet

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029882A (en) * 1998-04-27 2000-02-29 International Business Machines Corporation Plastic solder array using injection molded solder
US20040129344A1 (en) * 2002-11-06 2004-07-08 Hitoshi Arita Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
US20050173783A1 (en) * 2004-02-05 2005-08-11 St Assembly Test Services Ltd. Semiconductor package with passive device integration
US20100032816A1 (en) * 2008-08-05 2010-02-11 Infineon Technologies Ag Electronic Device and Method of Manufacturing Same
WO2011026623A1 (de) 2009-09-04 2011-03-10 W. C. Heraeus Gmbh Metallpaste mit oxidationsmitteln
EP2425920A1 (de) 2010-09-03 2012-03-07 Heraeus Materials Technology GmbH & Co. KG Verwendung von aliphatischen Kohlenwasserstoffen und Paraffinen als Lösemittel in Silbersinterpasten
EP2428293A2 (de) 2010-09-03 2012-03-14 Heraeus Materials Technology GmbH & Co. KG Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
EP2498283A2 (de) * 2011-03-10 2012-09-12 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Herstellung eines Leistungshalbleitersubstrates
EP2572814A1 (de) 2011-09-20 2013-03-27 Heraeus Materials Technology GmbH & Co. KG Paste und Verfahren zum Verbinden von elektronischem Bauelement mit Substrat
US20130127031A1 (en) * 2011-11-22 2013-05-23 Infineon Technologies Ag Chip-carrier, a method for forming a chip-carrier and a method for forming a chip package

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"87221 Hostaphan(R) Foil RN75 140 cm wide Price per metre", 21 March 2012 (2012-03-21), XP055124406, Retrieved from the Internet <URL:https://web.archive.org/web/20120321044912/http://shop.apfitzpatrick.co.uk/87221-hostaphan-foil-rn75-140-cm-wide-price-per-metre-373-p.asp> [retrieved on 20140620] *
"DuPont Teijin Films. Mylar(R) A Polyethylene Terephthalate (PET)", 22 October 2013 (2013-10-22), XP055124404, Retrieved from the Internet <URL:https://web.archive.org/web/20131022064109/http://www.polyesterconverters.com/pcl_specs/dupont/mylar/MylarA_3.htm> [retrieved on 20140620] *
"LUMIRROR(R) Polyester Film", 3 September 2013 (2013-09-03), XP055124407, Retrieved from the Internet <URL:https://web.archive.org/web/20130903220120/http://www.toray.com/business/products/ict/electronics/ele_003.html> [retrieved on 20140620] *
"Mylar(R) polyester film. Type A 48-1400 Gauge", 31 January 2012 (2012-01-31), XP055124403, Retrieved from the Internet <URL:https://web.archive.org/web/20120131223537/http://www.iec-international.com/dupont/a48.pdf> [retrieved on 20140620] *
"Polyester. Hostaphan(R) Lumirror(R) Melinex(R) Mylar(R)", 7 September 2008 (2008-09-07), XP055124408, Retrieved from the Internet <URL:https://web.archive.org/web/20080907213044/http://www.puetz-folien.com/wb/pages/deutsch/produktFCbersicht/polyester.php> [retrieved on 20140620] *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845627A (zh) * 2017-09-29 2018-03-27 深圳奥比中光科技有限公司 多接近度检测光传感器
CN107845627B (zh) * 2017-09-29 2020-02-18 深圳奥比中光科技有限公司 多接近度检测光传感器

Also Published As

Publication number Publication date
CN106463413B (zh) 2019-10-25
EP3140854A1 (de) 2017-03-15
JP6407305B2 (ja) 2018-10-17
TW201601858A (zh) 2016-01-16
CN106463413A (zh) 2017-02-22
MX2016012036A (es) 2017-01-19
US20170194169A1 (en) 2017-07-06
JP2017520907A (ja) 2017-07-27
KR20160136351A (ko) 2016-11-29
SG11201608656PA (en) 2016-12-29

Similar Documents

Publication Publication Date Title
EP3140854A1 (de) Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
DE102014103013B4 (de) Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
EP1796137B1 (de) Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
DE102004019567B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102004056702B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
EP2390914B1 (de) Anordnung zweier Verbindungspartner mit einer Niedertemperatur-Drucksinterverbindung und Herstellungsverfahren hierzu
DE4334059A1 (de) Schichtverbundfolie, Mehrfarbensiebdruckverfahren zu ihrer Herstellung und ihre Verwendung
DE102015107724B4 (de) Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
DE102014117020A1 (de) Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102014105000A1 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
EP3086361A2 (de) Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
EP3174657A1 (de) Verfahren zur herstellung eines silbersintermittels mit silberoxidoberflächen und seine verwendung in verfahren zum verbinden von bauelementen durch drucksintern
EP2934804B1 (de) Verfahren zum vorbeloten von metallflächen auf metallisierten substraten unter anwendung eines metallgewebes ; metallisiertes substrat mit einer lotsicht, die eine oberflächige struktur eines gewebes aufweist
EP2498283B1 (de) Verfahren zur Herstellung eines Leistungshalbleitersubstrates
EP3762171B1 (de) Verfahren zur herstellung einer sandwichanordnung
DE19758452C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
DE102009040627A1 (de) Verfahren zum Herstellen eines elektronischen Systems
AT516609B1 (de) Elektrisch leitende Bauteile mit verbesserter Haftung und Verfahren zu deren Herstellung
DE102007022338B4 (de) Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
WO2008009447A2 (de) Mehrschichtkörper mit elektrisch leitfähiger polymerschicht und verfahren zur dessen herstellung
WO2018206267A1 (de) Verfahren zum verbinden von bauelementen mittels metallpaste
DE102015107712B3 (de) Verfahren zur Herstellung eines Schaltungsträgers
EP3720639B1 (de) Verfahren zum herstellen einer baueinheit sowie verfahren zum verbinden eines bauteils mit einer solchen baueinheit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14758919

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: MX/A/2016/012036

Country of ref document: MX

REEP Request for entry into the european phase

Ref document number: 2014758919

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014758919

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20167028791

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2016565289

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15308739

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE