DE102017107961A1 - Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung - Google Patents

Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung Download PDF

Info

Publication number
DE102017107961A1
DE102017107961A1 DE102017107961.0A DE102017107961A DE102017107961A1 DE 102017107961 A1 DE102017107961 A1 DE 102017107961A1 DE 102017107961 A DE102017107961 A DE 102017107961A DE 102017107961 A1 DE102017107961 A1 DE 102017107961A1
Authority
DE
Germany
Prior art keywords
substrate
solder material
contact surfaces
semiconductor components
melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017107961.0A
Other languages
English (en)
Other versions
DE102017107961B4 (de
Inventor
Klaus Müller
Holger Koch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017107961.0A priority Critical patent/DE102017107961B4/de
Priority to PCT/EP2018/059158 priority patent/WO2018189178A1/de
Priority to US16/604,570 priority patent/US11094868B2/en
Priority to CN201880024890.6A priority patent/CN110574173B/zh
Publication of DE102017107961A1 publication Critical patent/DE102017107961A1/de
Application granted granted Critical
Publication of DE102017107961B4 publication Critical patent/DE102017107961B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Ein Verfahren zur Herstellung einer Beleuchtungseinrichtung (100) umfasst:
- Bereitstellen einer Mehrzahl von optoelektronischen Halbleiterbauteilen (101) mit jeweils einer Halbleiterschichtenfolge (102) zur Erzeugung von Strahlung, wobei die Halbleiterbauteile (101) jeweils zumindest eine Kontaktfläche (103) auf einer Seite (104) aufweisen und von einem gemeinsamen Träger (105) gehalten werden,
- galvanisches Beschichten der jeweiligen Kontaktfläche (103) der Halbleiterbauteile (101) mit einem Lotmaterial (106),
- Aufbringen der Halbleiterbauteile (101) mit dem Lotmaterial (106) auf ein Substrat (107),
- Schmelzen des Lotmaterials (106), und
- Anlöten der Kontaktflächen (103) an das Substrat (107).

Description

  • Es wird ein Verfahren zur Herstellung einer Beleuchtungsvorrichtung angegeben. Darüber hinaus wird eine Beleuchtungsvorrichtung angegeben.
  • Es ist wünschenswert, ein Verfahren zur Herstellung einer Beleuchtungsvorrichtung anzugeben, das eine einfache und zuverlässige Herstellung ermöglicht. Es ist weiterhin wünschenswert, eine Beleuchtungsvorrichtung anzugeben, die einfach herstellbar ist.
  • Bei der Beleuchtungsvorrichtung handelt es sich beispielsweise um eine Vorrichtung mit einer Mehrzahl von optoelektronischen Halbleiterbauteilen. Bei den optoelektronischen Halbleiterbauteilen handelt es sich beispielsweise jeweils um einen im Betrieb strahlungsemittierenden optoelektronischen Halbleiterchip. Es kann sich bei dem Halbleiterchip beispielsweise um einen Leuchtdiodenchip oder um einen Laserdiodenchip handeln. Die optoelektronischen Halbleiterbauteile können jeweils im Betrieb insbesondere Licht erzeugen. Die Beleuchtungsvorrichtung ist beispielsweise ein Scheinwerfer in einem Kraftfahrzeug oder ist in einem Scheinwerfer, insbesondere Frontscheinwerfer, für ein Kraftfahrzeug verwendbar.
  • Die optoelektronischen Halbleiterbauteile weisen gemäß zumindest einer Ausführungsform jeweils eine Halbleiterschichtenfolge zur Erzeugung von Strahlung auf. Die Halbleiterschichtenfolge weist insbesondere eine aktive Schicht zur Strahlungserzeugung zwischen einem ersten und einem zweiten Halbleiterbereich auf. Beispielsweise ist der erste Halbleiterbereich ein n-Typ Halbleiterbereich und der zweite Halbleiterbereich ein p-Typ Halbleiterbereich. Der n-Typ Halbleiterbereich ist n-leitend ausgebildet. Der p-Typ Halbleiterbereich ist p-leitend ausgebildet. Im Betrieb der optoelektronischen Halbleiterbauteile wird jeweils im aktiven Bereich beispielsweise elektromagnetische Strahlung erzeugt. Die elektromagnetische Strahlung wird dabei durch Rekombination von Ladungsträgern erzeugt. Die Halbleiterschichtenfolge basiert beispielsweise auf einem Nitridverbindungshalbleitermaterial. Auch weitere Halbleitermaterialien sind möglich. Die Halbleiterschichtenfolge ist insbesondere eine epitaktisch gewachsene Halbleiterschichtenfolge.
  • Die optoelektronischen Halbleiterbauteile weisen jeweils zumindest eine Kontaktfläche auf einer Seite auf. Die Kontaktfläche dient im Betrieb zur elektrischen und/oder mechanischen Kontaktierung des optoelektronischen Halbleiterbauteils. Insbesondere sind je Halbleiterbauteil zwei Kontaktflächen auf der Seite vorgesehen.
  • Die Mehrzahl von optoelektronischen Halbleiterbauteilen wird von einem gemeinsamen Träger gehalten. Der Träger kann auch als Rahmen bezeichnet werden. Beispielsweise ist der Träger aus einem Kunststoff. Die Mehrzahl von optoelektronischen Halbleiterbauteilen ist in den Träger eingegossen, insbesondere eingemoldet. Beispielsweise hält der Träger mindestens drei optoelektronische Halbleiterbauteile. Es können auch mehr Halbleiterbauteile gehalten werden, insbesondere wird eine Matrix aus n x m Halbleiterbauteilen von dem Träger gehalten.
  • Beispielsweise ist der gemeinsame Träger aus einem Kunststoffrahmen, auch Wafer genannt, vereinzelt. Der Kunststoffrahmen hält beispielsweise 100 optoelektronische Halbleiterbauteile oder mehr. Es können auch weniger als 100 optoelektronische Halbleiterbauteile von dem gemeinsamen Träger gehalten werden. Der Kunststoffrahmen dient insbesondere zum Halten und Transportieren der Mehrzahl von optoelektronischen Halbleiterbauteilen und stellt beispielsweise keine elektrische Verbindung oder ähnliche im Betrieb notwendige Infrastruktur bereit.
  • Gemäß einer Ausführungsform wird die jeweilige Kontaktfläche der Halbleiterbauteile mit einem Lotmaterial galvanisch beschichtet. Mittels des galvanischen Abscheidens ist eine gleichmäßige Beschichtung der jeweiligen Kontaktfläche mit Lotmaterial möglich. Mittels des galvanischen Beschichtens ist sehr genau definierbar, welche Menge des Lotmaterials auf die Kontaktfläche jeweils aufgebracht wird. Zudem legt sich das Lotmaterial während des galvanischen Beschichtens nur an den Kontaktflächen ab, die insbesondere aus einem Metall sind. Auf dem Träger, der beispielsweise aus einem Kunststoff ist, lagert sich während des galvanischen Beschichtens kein Lotmaterial ab. Somit ist es möglich, eine dünne Schicht Lotmaterial auf die jeweiligen Kontaktflächen aufzubringen, wobei die Menge an Lotmaterial jeweils sehr genau den Vorgaben entspricht. Insbesondere werden alle Kontaktflächen der Mehrzahl von optoelektronischen Halbleiterbauteilen gleichzeitig galvanisch beschichtet.
  • Die Halbleiterbauteile werden gemäß einer Ausführungsform mit dem Lotmaterial auf ein Substrat aufgebracht. Bei dem Substrat handelt es sich beispielsweise um eine die fertige Beleuchtungseinrichtung mechanisch stabilisierende und tragende Komponente. Beispielsweise ist das Substrat aus einem keramischen Material wie Aluminiumnitrid oder einem Halbleitermaterial wie Silizium. Ebenso können Leiterplatten oder Metallkernplatinen als Substrat zum Einsatz kommen. Über das Substrat ist die fertige Beleuchtungseinrichtung beispielsweise extern elektrisch und mechanisch kontaktierbar. Auch ein Abführen von im Betrieb auftretender Wärme über das Substrat ist möglich.
  • Das Lotmaterial wird gemäß einer Ausführungsform aufgeschmolzen. Das Aufschmelzen erfolgt insbesondere mittels Wärme oberhalb des Schmelzpunkts des verwendeten Lotmaterials.
  • Gemäß zumindest einer Ausführungsform werden die Kontaktflächen an das Substrat angelötet. Die Kontaktflächen der Mehrzahl von optoelektronischen Halbleiterbauteilen werden jeweils mittels Löten elektrisch und mechanisch mit dem Substrat verbunden, sodass die optoelektronischen Halbleiterbauteile an dem Substrat jeweils elektrisch und mechanisch befestigt werden.
  • Gemäß einer Ausführungsform der Erfindung umfasst ein Verfahren zur Herstellung einer Beleuchtungseinrichtung ein Bereitstellen einer Mehrzahl von optoelektronischen Halbleiterbauteilen mit jeweils einer Halbleiterschichtenfolge zur Erzeugung von Strahlung. Die Halbleiterbauteile weisen jeweils zumindest eine Kontaktfläche auf einer Seite auf. Die optoelektronischen Halbleiterbauteile werden von einem gemeinsamen Träger gehalten. Die jeweilige Kontaktfläche der Halbleiterbauteile wird galvanisch mit einem Lotmaterial beschichtet. Die Halbleiterbauteile werden mit dem Lotmaterial auf ein Substrat aufgebracht. Das Lotmaterial wird geschmolzen und die Kontaktflächen an das Substrat angelötet.
  • Einem hier beschriebenen Herstellungsverfahren liegen dabei unter anderem die folgenden Überlegungen zugrunde. Bei der Lötmontage von optoelektronischen Bauteilarrays mit hoher Anzahl von Kontaktflächen tritt gewöhnlich eine Verkippung der Leuchtflächen auf. Zudem treten schwer entfernbare Flussmittelrückstände zwischen den Anschlüssen auf. Insbesondere für kleine Chipgrößen, beispielsweise unter 500 µm Kantenläge, werden die elektrischen Kontaktflächen entsprechend kleiner. Arrays mit einer Mehrzahl von optoelektronischen Halbleiterbauteilen für Beleuchtungseinrichtungen, beispielsweise in Kraftfahrzeugen als adaptives Licht eines Scheinwerfers, werden beispielsweise aufgebaut, indem einzelne konventionelle optoelektronische Halbleiterbauteile zusammen mit anderen elektronischen Komponenten mit konventioneller SMT-Technik auf ein Substrat aufgelötet werden. Hierbei können Höhenunterschiede und Verkippung der einzelnen Halbleiterbautele auftreten, die beispielsweise durch aufwendige Primäroptiken ausgeglichen werden können. Zudem ist der minimal mögliche Abstand der Leuchtflächen zueinander begrenzt.
  • Das hier beschriebene Herstellungsverfahren macht nun unter anderem von der Idee Gebrauch, dass galvanisch aufgebrachtes Lotmaterial verwendet wird. Es wird von standardisierbaren LED-Grundarrays ausgegangen, bei denen eine Matrix von optoelektronischen Halbleiterbaueilen von dem gemoldeten oder gecasteten Träger zusammengehalten werden. Die optoelektronischen Halbleiterbauteile können jeweils als Flipchips ausgebildet sein. Der Träger ist beispielsweise als gemoldeter oder gecasteter Wafer ausgebildet, aus dem der Träger mit der Mehrzahl von optoelektronischen Halbleiterbauteilen ausgesägt wird.
  • Die Kontaktflächen auf der Unterseite, auch Anschlüsse genannt, dieser Grundbausteine werden durch galvanische Verfahren mit Lotmaterial versehen. Als Lotmaterial wird beispielsweise ein nah eutektisches Zinnsilberlot verwendet. Durch das galvanische Aufbringen wird an jeder Kontaktfläche, also an jedem Bauteilanschluss, eine genau definierte Lotmenge zur Verfügung gestellt. Dadurch wird in der Folge ein unerwünschtes Verkippen der Mehrzahl von optoelektronischen Halbleiterbauteilen während des Lötvorgangs vermieden.
  • Die so vorbereiteten LED-Grundarrays, also die Mehrzahl von optoelektronischen Halbleiterbauteilen mit galvanisch beschichteten Kontaktflächen, die von dem gemeinsamen Träger gehalten werden, können in nachfolgenden Schritten mit Hilfe von Diebondern auf ein geeignetes Substrat aufgesetzt werden. Nachfolgend wird das Substrat zur Lötanlage transportiert, wobei die optoelektronischen Halbleiterbauteile so gehalten werden, dass sie nicht oder möglichst wenig verrutschen.
  • Nachfolgend werden die Lotdepots geschmolzen, wodurch die Kontaktflächen an das Substrat angelötet werden.
  • Gemäß Ausführungsformen wird nach dem Lötprozess ein geeignetes Füllmaterial zur mechanischen Stabilisierung und Alterungsstabilität unter den optoelektronischen Halbleiterbauteilen appliziert.
  • Die genau definierten Lotvolumina ermöglichen die zuverlässige Anbindung auch von kleinen Kontaktflächen mit sehr engen Abständen. Aufgrund der genau definierten Lotmenge können die optoelektronischen Halbleiterbauteile und die Grundarrays kaum verkippen. Die optoelektronischen Halbleiterbauteile und die Grundarrays schwimmen nach dem Schmelzen des Lotmaterials zu den zugehörigen Substratkontaktflächen ein. Somit sind die Halbleiterbauteile sehr genau auf dem Substrat platzierbar, da sie sich aufgrund der Oberflächenspannung des Lotmaterials selbst ausrichten.
  • Es können mehrere Grundarrays nebeneinander platziert werden, wobei die äußeren Grundarrays zunächst mit größerem Abstand gesetzt werden können, beispielsweise begründet durch die Platziergenauigkeit des Diebonders. Während des Lötvorgangs schwimmen auch die äußeren Grundarrays aufgrund der Oberflächenspannung des Lotes auf einem engen Abstand. Somit ist eine Selbstzentrierung ermöglicht. Der Materialverlust beim Vereinzeln der Grundarrays aus dem Wafer schafft den Platzierungsspielraum für ein Gesamtarray mit konstantem Abstand der Leuchtflächen der Halbleiterbauteile über die Grenzen des Grundarrays hinweg. Durch die parallelisierte Montage ist eine höhere Stückzahl pro Stunde bei niedrigeren Kosten möglich. Die beschriebene Montage der optoelektronischen Bauteile führt zu einer hohen Koplanarität aller Leuchtflächen zum Substrat. Somit können nachfolgend Konversionselemente aufgebracht werden, beispielsweise verschiedenfarbige Keramikkonverterplättchen. Alternativ oder zusätzlich können nachfolgend kontrasterhöhende oder strahlformende Elemente montiert werden, beispielsweise Gitter.
  • Gemäß zumindest einer Ausführungsform wird ein Kleber auf das Lotmaterial aufgebracht, bevor das Lotmaterial geschmolzen wird. Dadurch werden die Halbleiterbauteile auf dem Substrat befestigt. Insbesondere werden die Halbleiterbauteile von dem Kleber auf dem Substrat gehalten, um zur Lötanlage transportiert zu werden. Als Kleber wird beispielsweise Triethanolamin (TEA) und/oder ein Gemisch aus Glycerin und Isopropanol verwendet.
  • Gemäß zumindest einer Ausführungsform wird der Kleber vor dem Schmelzen des Lotmaterials verdampft. Das bedeutet, der Kleber wird zunächst durch Erwärmung unter oder oberhalb seines Siedepunkts verdunstet beziehungsweise verdampft. Nachdem der Kleber entfernt wurde, wird das Lotmaterial aufgeschmolzen.
  • Gemäß zumindest einer Ausführungsform wird der Kleber bei einer ersten Temperatur verdampft. Das Lotmaterial wird bei einer zweiten Temperatur geschmolzen. Die erste Temperatur ist niedriger als zweite Temperatur. Somit ist ein verlässliches Steuern des Entfernens des Klebers vor dem Schmelzen des Lotmaterials möglich.
  • Gemäß zumindest einer Ausführungsform wird das Substrat zusammen mit den aufgebrachten Halbleiterbauteilen in eine Lötkammer eingebracht vor dem Schmelzen des Lotmaterials. Ein gasförmiges Flussmittel wird vor dem Schmelzen des Lotmaterials in die Lötkammer eingebracht. Das gasförmige Flussmittel ist insbesondere ein reduzierendes Gasgemisch. Beispielsweise wird als gasförmiges Flussmittel mit Ameisensäure angereicherter Stickstoff verwendet. Dadurch werden vorhandene Oxide an dem galvanisch abgeschiedenen Lotmaterial entfernt.
  • Gemäß zumindest einer Ausführungsform wird beim Schmelzen des Lotmaterials ein Vakuum in der Lötkammer erzeugt. Die Lötkammer wird ausreichend evakuiert, um eventuell vorhandene Gaseinschlüsse aus dem Lotmaterial entfernen zu können.
  • Gemäß zumindest einer Ausführungsform werden die jeweiligen Kontaktflächen mit dem Lotmaterial mit einer Dicke von 2 bis 20 µm beschichtet. Insbesondere wird das Lotmaterial mit einer Dicke zwischen 5 und 15 µm, beispielsweise zwischen 3 und 5 µm auf die jeweiligen Kontaktflächen aufgebracht. Aufgrund des galvanischen Aufbringens des Lotmaterials ist die Dicke sehr genau steuerbar und dünn vorgebbar.
  • Gemäß zumindest einer Ausführungsform wird das Lotmaterial vor dem Aufbringen der Halbleiterbauteile auf das Substrat angeschmolzen. Dadurch wird eine äußere Form des Lotmaterials umgeformt. Beispielsweise wird das Lotmaterial durch das galvanische Beschichten mit einer ersten äußeren Form aufgebracht. Durch das Anschmelzen wird diese äußere Form verändert zu einer zweiten äußeren Form. Beispielsweise ist die erste äußere Form kantig und die zweite äußere Form abgerundet.
  • Gemäß zumindest einer Ausführungsform wird das Substrat mit den metallischen Substratkontaktflächen bereitgestellt. Die metallischen Substratkontaktflächen werden erwärmt, sodass das Lotmaterial und die metallischen Substratkontaktflächen eine intermetallische Verbindung ausbilden. Dadurch werden die Kontaktflächen an das Substrat angelötet. Somit bleibt nach dem Anlöten kein Lot mehr für sich alleine übrig. Dadurch wird eine Weiterverarbeitung vereinfacht, da die Verbindung zwischen den Halbleiterbauteilen und dem Substrat nicht schon bei der Schmelztemperatur des Lotmaterials schmilzt, sondern erst bei einer höheren Temperatur. Die Bauteile und das Substrat werden mittels isothermaler Erstarrung miteinander verbunden. Beispielsweise weisen die metallischen Substratkontaktflächen Kupfer und/oder Nickel-Gold auf, das nachfolgend mit dem Lotmaterial die intermetallische Verbindung ausbildet.
  • Die Substratkontaktflächen werden gemäß zumindest einer Ausführungsform mittels Druck erwärmt und dadurch das Lotmaterial aufgeschmolzen. Auch ein Teil der Substratkontaktfläche wird somit aufgeschmolzen. Dadurch bildet sich die intermetallische Verbindung aus.
  • Es wird des Weiteren eine Beleuchtungseinrichtung angegeben. Die Beleuchtungseinrichtung ist insbesondere mit dem anmeldungsgemäßen Herstellungsverfahren gemäß zumindest einer Ausführungsform hergestellt. Entsprechend sind sämtliche für das Verfahren offenbarten Merkmale und Vorteile auch für die Beleuchtungseinrichtung offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform weist die Beleuchtungseinrichtung ein Substrat auf. Das Substrat dient insbesondere zum Tragen von Bauteilen und/oder zum elektrischen Kontaktieren.
  • Gemäß zumindest einer Ausführungsform weist die Beleuchtungseinrichtung eine Mehrzahl von optoelektronischen Halbleiterbauteilen auf. Die optoelektronischen Halbleiterbauteile sind beispielsweise jeweils Leuchtdiodenchips. Diese weisen jeweils eine Halbleiterschichtenfolge auf mit einer aktiven Zone zur Erzeugung von Strahlung, insbesondere von sichtbarem Licht wie blauem Licht.
  • Die Halbleiterbauteile weisen jeweils eine Oberfläche auf, insbesondere tritt im Betrieb an der Oberfläche Licht aus. Die Halbleiterbauteile sind jeweils auf dem Substrat angeordnet.
  • Gemäß einer Ausführungsform ist zwischen einer jeweiligen Kontaktfläche der Halbleiterbauteile und dem Substrat eine galvanisch aufgebrachte Lotschicht angeordnet. Die Lotschicht verbindet die Halbleiterbauteile und das Substrat miteinander. Dadurch, dass die Lotschicht während der Herstellung der Beleuchtungseinrichtung galvanisch aufgebracht wurde, ist eine genau definierte Lotmenge vorgesehen.
  • Die dem Substrat abgewandten Oberflächen der Halbleiterbauteile sind plan zueinander ausgerichtet. Die galvanisch aufgebrachte Lotschicht ermöglicht ein Vermeiden von Höhenunterschieden und einer Verkippung der einzelnen Halbleiterbauteile zueinander. Somit sind die Halbleiterbauteile plan zueinander ausgerichtet. Die Oberflächen der Halbleiterbauteile sind insbesondere innerhalb vorgegebener Toleranzen plan zueinander ausgerichtet.
  • Weitere Vorteile, Merkmale und Weiterbildungen ergeben sich aus den nachfolgenden, in Verbindung mit den Figuren erläuterten Ausführungsbeispielen.
  • Es zeigen:
    • 1 bis 6 verschiedene Verfahrensschritte eines Herstellungsverfahrens einer Beleuchtungseinrichtung gemäß einem Ausführungsbeispiel,
    • 7 eine Beleuchtungseinrichtung gemäß einem Ausführungsbeispiel,
    • 8 und 9 verschiedene Verfahrensschritte eines Herstellungsverfahrens einer Beleuchtungseinrichtung gemäß einem Ausführungsbeispiel.
  • Gleiche, gleichartige oder gleichwirkende Elemente können figurenübergreifend mit den gleichen Bezugszeichen versehen sein. Die Figuren sind nicht maßstabsgerecht.
  • 1 zeigt einen Kunststoffrahmen 115, beispielsweise ein gemoldeter oder gecasteter Wafer. Der Kunststoffrahmen 115 hält eine Vielzahl von optoelektronischen Halbleiterbauteilen 101. Insbesondere werden mehrere 10 bis über 100 optoelektronische Halbleiterbauteile von dem Kunststoffrahmen 115 gehalten.
  • Die optoelektronischen Halbleiterbauteile 101 weisen jeweils insbesondere eine Halbleiterschichtenfolge insbesondere eine sogenannte Dünnschichthalbleiterschichtenfolge auf. Die Halbleiterschichtenfolge ist insbesondere eine epitaktisch gewachsene Halbleiterschichtenfolge 102 (4A und 4B). Die Halbleiterschichtenfolge 102 weist jeweils eine aktive Schicht zwischen einem ersten Halbleiterbereich und einem zweiten Halbleiterbereich auf. Beispielsweise ist der erste Halbleiterbereich eine p-dotierte Schicht. Der zweite Halbleiterbereich ist beispielsweise eine n-dotierte Schicht.
  • Beim Anlegen einer Spannung im Betrieb wird der aktiven Schicht elektromagnetische Strahlung erzeugt, beispielsweise im sichtbaren Bereich, im UV-Bereich oder im infraroten Bereich. Die optoelektronischen Halbleiterbauteile 101 sind insbesondere jeweils lichtemittierende Dioden (LED).
  • Aus dem Kunststoffrahmen 115 mit den optoelektronischen Halbleiterbauteilen 101 werden mehrere Arrays 109 mit einer jeweils Mehrzahl von optoelektronischen Halbleiterbauteilen 101 ausgesägt. Auch andere Vereinzelungsverfahren sind möglich. Nachfolgend wird das anmeldungsgemäße Verfahren weiter am Beispiel eines Arrays 109 erläutert.
  • 2 zeigt den Array 109 nach dem Vereinzeln aus dem Kunststoffrahmen 115. Der Array 109, auch Matrix genannt, weist die Mehrzahl von optoelektronischen Halbleiterbauteilen 101 auf. Der Array 109 weist beispielsweise mindestens drei optoelektronische Halbleiterbauteile auf. Im dargestellten Ausführungsbeispiel weist der Array 109 eine Matrix aus zwei mal fünf Halbleiterbauteilen 101 auf. Auch andere Anordnungen mit mehr oder weniger Halbleiterbauteilen 101 sind möglich, beispielsweise eine Matrix mit drei mal drei Halbleiterbauteilen 101.
  • Die Halbleiterbauteile 101 des Arrays 109 werden von einem gemeinsamen Träger 105, auch Rahmen genannt, gehalten. Der Träger 105 ist beispielsweise aus Kunststoff. Der Träger 105 ist vor dem Vereinzeln insbesondere ein Teil des Kunststoffrahmens 115 gewesen.
  • 2 zeigt zudem eine Oberfläche 116 der Halbleiterbauteile 101, aus denen im Betrieb Strahlung austritt.
  • 3 zeigt eine der Oberfläche 116 gegenüberliegende Unterseite 104 der optoelektronischen Halbleiterbauteile 101, die von dem Träger 105 gehalten werden. Jedes Halbleiterbauteil 101 weist auf der Seite 104 im dargestellten Ausführungsbeispiel zwei Kontaktflächen 103 auf. Diese dienen nachfolgend zum elektrischen Kontaktieren insbesondere der Halbleiterschichtenfolge 102. Die Kontaktflächen 103 weisen beispielsweise Kupfer und/oder Nickel auf.
  • 4A und 4B zeigen Ausführungsbeispiele der Halbleiterbauteile 101 in dem Träger 105 in Schnittansichten.
  • 4A zeigt oberflächenemittierende Halbleiterbauteile 101. 4B zeigt volumenemittierende Halbleiterbauteile 101.
  • Unabhängig von der Ausbildung der Halbleiterschichtenfolge 102 wird auf die Kontaktflächen 103 gemäß den 4A und 4B ein Lotmaterial 106 galvanisch aufgebracht. Mittels Galvanotechnik, auch Elektroplatieren oder galvanisches Platieren genannt, wird das Lotmaterial 106 auf die Kontaktflächen 103 aufgebracht. Das Lotmaterial ist beispielsweise Zinn-Silber (SnAg). Auch andere Lotmaterialien können verwendet werden.
  • Das Lotmaterial 106 wird nur auf die metallischen Kontaktflächen 103 aufgebracht. Während dem Abscheiden des Lotmaterials 106 haftet das Lotmaterial nicht an dem Träger 105, der nicht elektrisch leitfähig ist.
  • Wie näher in 5 dargestellt, wird das Lotmaterial 106 mit einer Dicke 112 aufgebracht, die insbesondere zwischen 2 und 20 µm liegt. Insbesondere liegt die Dicke 112 in einem Bereich zwischen 5 und 15 µm, beispielsweise zwischen 10 und 15 µm oder dünner, beispielsweise zwischen 3 und 5 µm. Die Dicke 112 ist insbesondere entlang der Stapelrichtung des Halbleiterbauteils 101 gemessen. Die Stapelrichtung entspricht der x-Richtung in der 5.
  • 5 zeigt eine Detailansicht eines einzelnen Bauteils 101 in dem Träger 105. Die übrigen Bauteile 101 in dem Träger 105 des Arrays 109 sind genauso aufgebaut. Die einzelnen Halbleiterbauteile 101 weisen eine Kantenlänge quer zur x-Richtung von weniger als 1 mm, beispielsweise weniger als 500 µm auf.
  • Aufgrund des Aufbringens des Lotmaterials 106 mittels galvanischen Abscheiden ist die Lotmenge auf jeder Anschlussfläche 103 innerhalb enger Toleranzen gleichgroß und insbesondere genau definierbar. Unsicherheiten, wie sie beim Aufbringen von Lotpasten auftreten, können somit verringert oder ausgeschlossen werden. Aus der Größe der Kontaktfläche 103 und der definierten Dicke 112 des Lotmaterials 106 ergibt sich die genaue Lotmenge, die an jeder Kontaktfläche 103 vorliegt.
  • Beim galvanischen Abscheiden des Lotmaterials entstehen beispielsweise Lotmaterialien 106 mit einer kantigen quaderförmigen äußeren Form 113, wie dargestellt. Durch einen Zwischenschritt, in dem das Lotmaterial 106 nach dem Aufbringen angeschmolzen wird, werden beispielsweise abgerundete Außenkonturen erreicht.
  • Nach dem galvanischen Abscheiden des Lotmaterials 106 wird ein Kleber 108, auch temporäres Klebermedium genannt, auf das Lotmaterial 106 aufgebracht. Insbesondere wird der Kleber 108 vollflächig sowohl auf das Lotmaterial 106 als auch auf den Träger 105 aufgebracht. Gemäß weiteren Ausführungsbeispielen wird der Kleber 108 nur auf das Lotmaterial 106, entweder vollflächig oder nur abschnittsweise aufgebracht. Gemäß weiteren Ausführungsbeispielen wird der Kleber 108 nur auf den Träger 105 aufgebracht und nicht auf das Lotmaterial 106. Der Kleber 108 wird beispielsweise aufgestempelt. Der Kleber wird alternativ oder zusätzlich dispensiert. Alternativ oder zusätzlich wird der Kleber 108 aufgesprüht und/oder aufgespritzt. Alternativ oder zusätzlich wird der Kleber 108 gejettet. Der Kleber 108 enthält beispielsweise Triethanolamin (TEA) oder ein Gemisch aus Glycerin und Isopropanol. Auch andere geeignete Klebematerialien können verwendet werden.
  • Mit einem Diebonder wird der Array 109 mit dem Kleber 108 auf ein Substrat 107 (6) aufgebracht. Mit dem Kleber 108 wird der Array 109 auf dem Substrat 107 gehalten.
  • Damit ist ein Transport zu einer Lötkammer 110 (6) möglich, ohne dass der Array 109 auf dem Substrat 107 verrutschen kann. Insbesondere wird eine Mehrzahl von Arrays 109 auf ein gemeinsames Substrat 107 aufgebracht, wie in 6 dargestellt.
  • Im anschließenden Lötvorgang wird zunächst das temporäre Klebermedium 108 durch Erwärmung unter- oder oberhalb seines Siedepunkts verdunstet beziehungsweise verdampft. Insbesondere liegt der Siedepunkt des Klebers 108 unter dem Schmelzpunkt des Lotmaterials 106. Beispielsweise verdunstet der Kleber bei 130 °C. Somit wird der Kleber 108 entfernt ohne dass das Lotmaterial 108 schmilzt.
  • Nachfolgend wird ein reduzierendes Gasgemisch als gasförmiges Flussmittel 111 in die Lötkammer 110 eingeleitet. Beispielsweise wird mit Ameisensäure angereicherter Stickstoff in die Lötkammer 110 eingebracht, um vorhandene Oxide an dem galvanisch abgeschiedenen Lotmaterial 106 zu entfernen.
  • Danach wird das Lotmaterial 106 geschmolzen, beispielsweise bei 260 °C oder mehr. Gemäß Ausführungsbeispielen wird dabei ein Vakuum in der Lötkammer 110 erzeugt, um vorhandene Gaseinschlüsse aus dem Lotmaterial 106 zu entfernen.
  • Nach dem Löten wird gemäß Ausführungsbeispielen noch ein geeignetes Füllmaterial (englisch: underfill) zur mechanischen Stabilisierung und Alterungsstabilität zwischen dem Array 109 und dem Substrat 107 appliziert.
  • 7 zeigt eine Beleuchtungseinrichtung 100 gemäß einem Ausführungsbeispiel, die mit einem anmeldungsgemäßen Herstellungsverfahren herstellt wurde. Eine Mehrzahl von Arrays 109 ist auf einer Oberfläche 117 des gemeinsamen Substrats 107 angeordnet. Das Substrat 107 stellt elektrische Kontakte, Hitzeableitung oder andere im Betrieb notwendige Infrastruktur wie Steuerungsintelligenzen zur Verfügung.
  • Aufgrund der genau definierten Volumina des Lotmaterials 106 auf den Kontaktflächen 103 sind sehr enge Abstände der Arrays 109 zueinander möglich. Die Halbleiterbauteile 101 innerhalb eines Arrays 109 können zueinander nicht verkippen. Aufgrund der genau definierten Lotmenge und der porenarmen Ausführung bei einem Vakuumlötprozess verkippen auch die Arrays 109 relativ zueinander nicht oder nur unwesentlich. Aufgrund der Oberflächenspannung des Lotmaterials 106 zentrieren sich die Arrays 109 selbst und können insbesondere zunächst mit größerem Abstand gesetzt werden und bewegen sich während dem Löten nachfolgend aufeinander zu. Die Oberflächen 116 der optoelektronischen Halbleiterbauteile 101 innerhalb eines Arrays 109 und auch der benachbarten Arrays 109 sind plan zueinander. Aufgrund der Verwendung des gasförmigen Flussmittels 111 sind auch keine Flussmittelrückstände zu beachten, die das Alterungsverhalten beispielsweise durch Elektromigration oder Lichtverlust aufgrund von Verfärbung der Rückstände und/oder die Planarität negativ beeinflussen könnten.
  • Das Lotmaterial 106 bleibt gemäß Ausführungsbeispielen zwischen dem Träger 105 und dem Substrat 107, sodass eine gewisse Flexibilität erhalten bleibt. Die Selbstzentrierung ermöglicht sehr enge Abstände zwischen den einzelnen Arrays 109 der Beleuchtungseinrichtung 100. Es können insbesondere herkömmliche Substrate 107 verwendet werden. Aufgrund der Verwendung des gasförmigen Flussmittels 111 muss kein Reinigungsschritt wie bei herkömmlichen Flussmitteln erfolgen. Die hohe Koplanarität der Oberflächen 116 ermöglicht nachfolgend die Anordnung von optischen Elemente oder Konversionselementen. Beispielsweise werden keramische Konverterplättchen auf die Oberflächen 116 aufgebracht. Auch kontrasterhöhende oder strahlformende Elemente wie Rahmen oder Linsen können aufgebracht werden. Aufgrund es Aussägens der Arrays 109 aus dem Kunststoffrahmen 115 wird Material des Kunststoffrahmens 115 verbraucht. Dies ermöglicht eine Toleranz bei der Genauigkeit der Anordnung der Arrays 109 auf dem Substrat 107.
  • 8 und 9 zeigen ein weiteres Ausführungsbeispiel der Lotverbindung des Arrays 109 mit dem Substrat 107.
  • Auf der Kontaktfläche 103 wird zunächst eine Kupferschicht 118 und nachfolgend das Lotmaterial 106 aufgebracht. Das Lotmaterial 106 ist galvanisch auf die Kupferschicht 118 aufgebracht, wie bereits erläutert, insbesondere mit der Dicke 112 zwischen 3 und 5 Mikrometern.
  • Das Substrat 107 weist Substratkontaktflächen 114 auf. Die Substratkontaktflächen 114 dienen zur elektrischen und/oder mechanischen Verbindung mit den Kontaktflächen 113 des Halbleiterbauteils 101. Die Substratkontaktflächen 114 sind gemäß dem Ausführungsbeispiel der 8 und 9 mit einer Abschlussschicht 119 versehen. Diese weist beispielsweise Kupfer und/oder Nickel-Gold auf.
  • Nach dem Löten bilden insbesondere die Materialien der Abschlussschicht 119 und das Lötmaterial 106 eine intermetallische Verbindung 123 aus. Beispielsweise wird das Lotmaterial 106 und die Abschlussschicht 119 erwärmt, insbesondere durch ein beheiztes Werkzeug, das auch einen Druck auswirkt. Dadurch bildet sich zwischen der Kupferschicht 118 und dem Substrat 107 eine erste Schicht 120 aus, die insbesondere Cu3Sn enthält oder aus dieser besteht.
  • Darunter bildet sich eine zweite Schicht 121 aus, die (Cu,Ni,Au)6Sn5 enthält oder aus dieser besteht. Darunter bildet sich eine dritte Schicht 122 aus, die (Ni,Cu)xSny enthält oder aus dieser besteht. Die so ausgebildete intermetallische Verbindung 123 wird auch als isothermale Erstarrung bezeichnet und verbindet das optoelektronische Halbleiterbauteil 101 beziehungsweise das Array 109 mit dem Substrat 107.
  • Das Lotmaterial 106 wird gemäß dem Ausführungsbeispiel der 8 und 9 vollständig verwendet. Dadurch ist die Beleuchtungseinrichtung 100 besonders hitzebeständig und kann in nachfolgenden Prozessschritten auch weiteren Aufschmelzlötprozessen (auch Reflowlöten genannt) unterzogen werden. Zudem ist eine Oberflächenmontierbarkeit (SMD) ermöglicht. Die Genauigkeit bei der Ausrichtung der Arrays 109 auf dem Substrat 107 wird in diesem Ausführungsbeispiel durch die Genauigkeit während des Diebondens vorgegeben.
  • Insgesamt ist eine Beleuchtungseinrichtung 100 herstellbar, die insbesondere für Fahrzeuge verwendet werden kann, beispielsweise für adaptive Frontscheinwerfer. Die Lötmontage der optoelektronischen Flipchiparrays 109 mit der hohen Anzahl von Kontaktflächen 103 ist ohne Verkippung der Oberflächen 116 und ohne schwer zu entfernende Flussmittelrückstände zwischen den Anschlüssen möglich. Somit können auch kleine Halbleiterbauteile 101 mit Kantenlängen von unter 500 µm verlässlich auf dem Substrat 107 montiert werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 100
    Beleuchtungseinrichtung
    101
    optoelektronisches Halbleiterbauteil
    102
    Halbleiterschichtenfolge
    103
    Kontaktfläche
    104
    Seite
    105
    Träger
    106
    Lotmaterial
    107
    Substrat
    108
    Kleber
    109
    Array
    110
    Lötkammer
    111
    gasförmiges Flussmittel
    112
    Dicke
    113
    äußere Form
    114
    Substratkontaktflächen
    115
    Kunststoffrahmen
    116
    Oberfläche der Halbleiterbauteile
    117
    Oberfläche des Substrats
    118
    Kupferschicht
    119
    Abschlussschicht
    120
    erste Schicht
    121
    zweite Schicht
    122
    dritte Schicht
    123
    intermetallische Verbindung

Claims (15)

  1. Verfahren zur Herstellung einer Beleuchtungseinrichtung (100), umfassend: - Bereitstellen einer Mehrzahl von optoelektronischen Halbleiterbauteilen (101) mit jeweils einer Halbleiterschichtenfolge (102) zur Erzeugung von Strahlung, wobei die Halbleiterbauteile (101) jeweils zumindest eine Kontaktfläche (103) auf einer Seite (104) aufweisen und von einem gemeinsamen Träger (105) gehalten werden, - galvanisches Beschichten der jeweiligen Kontaktfläche (103) der Halbleiterbauteile (101) mit einem Lotmaterial (106), - Aufbringen der Halbleiterbauteile (101) mit dem Lotmaterial (106) auf ein Substrat (107), - Schmelzen des Lotmaterials (106), und - Anlöten der Kontaktflächen (103) an das Substrat (107).
  2. Verfahren nach Anspruch 1, umfassend: - Aufbringen eines Klebers (108) auf das Lotmaterial (106) vor dem Schmelzen, und dadurch - Befestigen der Halbleiterbauteile (101) auf dem Substrat (107) .
  3. Verfahren nach Anspruch 2, umfassend: - Verdampfen des Klebers (108) vor dem Schmelzen des Lotmaterials (106).
  4. Verfahren nach Anspruch 3, umfassend: - Verdampfen des Klebers (108) bei einer ersten Temperatur, - Schmelzen des Lotmaterials (106) bei einer zweiten Temperatur, wobei die erste Temperatur niedriger ist als zweite Temperatur.
  5. Verfahren nach einem der Ansprüche 1 bis 4, umfassend: - Einbringen des Substrats (107) zusammen mit den aufgebrachten Halbleiterbauteilen (101) in eine Lötkammer (110) vor dem Schmelzen des Lotmaterials (106), - Einbringen eines gasförmigen Flussmittels (111) in die Lötkammer (110) vor dem Schmelzen des Lotmaterials (106).
  6. Verfahren nach Anspruch 5, bei dem als gasförmiges Flussmittel (111) Stickstoff eingebracht wird, der mit Ameisensäure angereichert ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, umfassend: - Erzeugen eines Vakuums in der Lötkammer (110) beim Schmelzen des Lotmaterials (106).
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem das Lotmaterial (106) Zinn aufweist, insbesondere Zinn und Silber.
  9. Verfahren nach einem der Ansprüche 1 bis 8, umfassend: - Beschichten der jeweiligen Kontaktflächen (103) mit dem Lotmaterial (106) mit einer Dicke von 2 bis 20 Mikrometer.
  10. Verfahren nach einem der Ansprüche 1 bis 9, umfassend: - Anschmelzen des Lotmaterials (106) vor dem Aufbringen der Halbleiterbauteile (101) auf das Substrat (107), und dadurch - Umformen der äußeren Form (113) des Lotmaterials (106).
  11. Verfahren nach einem der Ansprüche 1 bis 10, umfassend: - Bereitstellen des Substrats (107) mit metallischen Substratkontaktflächen (114), - Aufbringen jeweils der Halbleiterbauteile (101) mit dem Lotmaterial (106) auf die metallische Substratkontaktflächen (114), - Erwärmen der metallischen Substratkontaktflächen (114), sodass das Lotmaterial (106) und die metallischen Substratkontaktflächen (114) eine intermetallische Verbindung (123) ausbilden, und dadurch - Anlöten der Kontaktflächen (103) an das Substrat (107).
  12. Verfahren nach Anspruch 11, aufweisend: - Bereitstellen des Substrats (107) mit den metallischen Substratkontaktflächen (114), die Kupfer und/oder Nickel-Gold aufweist.
  13. Verfahren nach Anspruch 11 oder 12, umfassend: - Erwärmen der Substratkontaktflächen (114) und Schmelzen des Lotmaterials (106) mittels Druck.
  14. Verfahren nach einem der Ansprüche 1 bis 13, umfassend: - Bereitstellen des Trägers (105), der einen Kunststoffrahmen (115) aufweist.
  15. Beleuchtungseinrichtung, aufweisend: - ein Substrat (107), - eine Mehrzahl von optoelektronischen Halbleiterbauteilen (101) mit jeweils einer Halbleiterschichtenfolge (102) zur Erzeugung von Strahlung und einer Oberfläche (116), die auf dem Substrat (107) angeordnet sind, - ein galvanisch aufgebrachtes Lotmaterial (106) zwischen einer jeweiligen Kontaktfläche (103) der Halbleiterbauteile (101) und dem Substrat (107), die die Halbleiterbauteile (101) und das Substrat (107) miteinander verbindet, wobei die dem Substrat (107) abgewandten Oberflächen (116) der Halbleiterbauteile (101) plan zueinander ausgerichtet sind.
DE102017107961.0A 2017-04-12 2017-04-12 Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung Active DE102017107961B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017107961.0A DE102017107961B4 (de) 2017-04-12 2017-04-12 Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung
PCT/EP2018/059158 WO2018189178A1 (de) 2017-04-12 2018-04-10 Verfahren zur herstellung einer beleuchtungseinrichtung und beleuchtungseinrichtung
US16/604,570 US11094868B2 (en) 2017-04-12 2018-04-10 Method for producing an illumination device and illumination device
CN201880024890.6A CN110574173B (zh) 2017-04-12 2018-04-10 用于制造照明装置的方法和照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017107961.0A DE102017107961B4 (de) 2017-04-12 2017-04-12 Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung

Publications (2)

Publication Number Publication Date
DE102017107961A1 true DE102017107961A1 (de) 2018-10-18
DE102017107961B4 DE102017107961B4 (de) 2022-10-13

Family

ID=62044671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017107961.0A Active DE102017107961B4 (de) 2017-04-12 2017-04-12 Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung

Country Status (4)

Country Link
US (1) US11094868B2 (de)
CN (1) CN110574173B (de)
DE (1) DE102017107961B4 (de)
WO (1) WO2018189178A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102012213343A1 (de) * 2012-07-30 2014-01-30 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil mit saphir-flip-chip
DE102013103081A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950623A (en) 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
DE10303588B3 (de) 2003-01-29 2004-08-26 Infineon Technologies Ag Verfahren zur vertikalen Montage von Halbleiterbauelementen
CN100353576C (zh) * 2004-11-19 2007-12-05 中国科学院半导体研究所 倒装氮化镓基发光二极管芯片的制作方法
US7348212B2 (en) * 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
TWI401825B (zh) 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
CN103855142B (zh) * 2012-12-04 2017-12-29 东芝照明技术株式会社 发光装置及照明装置
US9676047B2 (en) 2013-03-15 2017-06-13 Samsung Electronics Co., Ltd. Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same
US10804426B2 (en) * 2014-10-31 2020-10-13 ehux, Inc. Planar surface mount micro-LED for fluidic assembly
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
CN205984954U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装
TWI552385B (zh) 2015-09-04 2016-10-01 錼創科技股份有限公司 發光元件
US10361341B2 (en) * 2016-10-24 2019-07-23 Glo Ab Indium gallium nitride red light emitting diode and method of making thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102012213343A1 (de) * 2012-07-30 2014-01-30 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil mit saphir-flip-chip
DE102013103081A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern

Also Published As

Publication number Publication date
US11094868B2 (en) 2021-08-17
WO2018189178A1 (de) 2018-10-18
CN110574173A (zh) 2019-12-13
CN110574173B (zh) 2023-06-02
DE102017107961B4 (de) 2022-10-13
US20200127180A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE102014114982B4 (de) Verfahren zum Bilden einer Chip-Baugruppe
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
EP0783183A2 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelementes
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102018115976A1 (de) Verfahren zum Bestücken eines Trägers mit Bauelementen, Pigment für das Bestücken eines Trägers mit einem Bauelement und Verfahren zur Herstellung eines Pigments
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102012215684A1 (de) Laserbauelement und Verfahren zu dessen Herstellung
DE1766879B1 (de) Elektronischer baustein
DE102012111520A1 (de) Chipgehäuse und Verfahren zum Bilden eines Chipgehäuses
DE102016122810A1 (de) Bauteil mit einem lichtemittierenden halbleiterchip
DE112012001078B4 (de) Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
DE102017107961B4 (de) Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung
DE10040450A1 (de) Kühlelement für Halbleiterbauelemente
EP2067390A2 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE112017007283T5 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102016100320A1 (de) Optoelektronisches Bauelement, optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102004044179A1 (de) Verfahren zur Montage von Halbleiterchips
DE102007002156A1 (de) Halbleiteranordnung mit Wärmesenke
DE112018007215T5 (de) Lichtemittierende Vorrichtung und Verfahren zur Herstellung einer Vielzahl von lichtemittierenden Vorrichtungen
WO2020079159A1 (de) Herstellungsverfahren für ein elektronisches bauelement mit dem ein halbleiterchip justiert auf einen anschlussträger gesetzt wird, entsprechendes elektronisches bauelement, sowie entsprechender halbleiterchip und herstellungverfahren dafür
DE102017103908B4 (de) Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025075000

Ipc: H01L0021580000

R163 Identified publications notified
R082 Change of representative

Representative=s name: KANZIAN, TANJA, DIPL.-CHEM. UNIV. DR. RER. NAT, DE

R082 Change of representative

Representative=s name: KANZIAN, TANJA, DIPL.-CHEM. UNIV. DR. RER. NAT, DE

R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final