DE102017103908B4 - Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger - Google Patents

Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger Download PDF

Info

Publication number
DE102017103908B4
DE102017103908B4 DE102017103908.2A DE102017103908A DE102017103908B4 DE 102017103908 B4 DE102017103908 B4 DE 102017103908B4 DE 102017103908 A DE102017103908 A DE 102017103908A DE 102017103908 B4 DE102017103908 B4 DE 102017103908B4
Authority
DE
Germany
Prior art keywords
layer
carrier
semiconductor
procedure
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017103908.2A
Other languages
English (en)
Other versions
DE102017103908A1 (de
Inventor
Dietrich Bonart
Bernhard Weidgans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017103908.2A priority Critical patent/DE102017103908B4/de
Publication of DE102017103908A1 publication Critical patent/DE102017103908A1/de
Application granted granted Critical
Publication of DE102017103908B4 publication Critical patent/DE102017103908B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Abstract

Verfahren, das aufweist:
Anbringen einer Halbleiteranordnung (10), die einen ersten Träger (12) und eine auf dem ersten Träger (12) angeordnete Halbleiterschicht (11) aufweist, an einem zweiten Träger (20), wobei der zweite Träger (20) eine Schutzschicht (40) auf Oberflächenbereichen aufweist, die nicht durch die Halbleiteranordnung (10) bedeckt sind;
Trennen des ersten Trägers (12) von der Halbleiterschicht (11), wobei das Trennen des ersten Trägers (12) von der Halbleiterschicht (11) einen Belichtungsprozess aufweist, in dem die Halbleiteranordnung (10) und die Schutzschicht (40) mit Licht belichtet werden; und
Entfernen der Schutzschicht (40) nach dem Belichtungsprozess,
wobei die Schutzschicht (40) dazu ausgebildet ist, während des Belichtungsprozesses einen Phasenübergang zu vollziehen.

Description

  • Diese Beschreibung betrifft allgemein ein Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger, insbesondere ein Verfahren, das einen lichtinduzierten Abhebeprozess umfasst.
  • Ein Halbleiterkörper kann auf einem Träger angebracht werden durch Herstellen der Halbleiterschicht auf einer Opferschicht, Anbringen der Halbleiterschicht an dem Träger und Entfernen der Opferschicht von der Halbleiterschicht durch einen Laser-Abhebeprozess. Bei dieser Art von Prozess sind die Opferschicht und die Halbleiterschicht so gewählt, dass sie Laserlicht, das in dem Abhebeprozess verwendet wird, unterschiedlich absorbieren, so dass sich die Opferschicht von der Halbleiterschicht trennt, wenn die Anordnung mit der Opferschicht und der Halbleiterschicht mit dem Laserlicht belichtet wird. Ein solches Verfahren ist beispielsweise in der der US 2002 / 0 146 893 A1 US 9 558 958 B2 oder der US 9 214 353 B2 beschrieben.
  • In solchen Fällen allerdings, in denen die Halbleiterschicht kleiner ist als der Träger, so dass Oberflächenbereiche des Trägers über die Anordnung mit der Opferschicht und der Halbleiterschicht hinausragen, kann das Laserlicht diese Oberflächenbereiche aufheizen, was dazu führen kann, dass diese Oberflächenbereiche beschädigt werden.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren zum Befesttigen einer Halbleiterschicht an einem Träger zur Verfügung zu stellen, bei dem verhindert wird, dass solche Oberflächenbereiche des Trägers, die über eine Anordnung mit der Halbleiterschicht und einer Opferschicht hinausragen, beschädigt werden.
  • Ein Beispiel betrifft ein Verfahren. Das Beispiel umfasst das Anbringen einer Halbleiteranordnung mit einem ersten Träger und einer auf dem ersten Träger angeordneten Halbleiterschicht an einem zweiten Träger, wobei der zweite Träger eine Schutzschicht auf solchen Oberflächenbereichen aufweist, die nicht durch die Halbleiteranordnung bedeckt sind. Das Verfahren umfasst außerdem das Trennen des ersten Trägers von der Halbleiterschicht, wobei das Trennen des ersten Trägers von der Halbleiterschicht einen Belichtungsprozess umfasst, in dem die Halbleiteranordnung und die Schutzschicht belichtet, und das Entfernen der Schutzschicht nach dem Belichtungsprozess. Die Schutzschicht ist dazu ausgebildet, während des Belichtungsprozesses einen Phasenübergang zu vollziehen.
  • Beispiele sind nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen bestimmter Prinzipien, so dass nur solche Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1A bis 1C veranschaulichen ein Beispiel eines Verfahrens zum Anbringen einer Halbleiterschicht an einem Träger;
    • 2A bis 2E veranschaulichen ein Beispiel eines Verfahrens zum Herstellen der in 1A gezeigten Anordnung;
    • 3A bis 3B veranschaulichen das Herstellen einer Befestigungsschicht mit mehreren separaten Segmenten;
    • 4 zeigt ein Beispiel eines Trägers;
    • 5 zeigt ein weiteres Beispiel des Trägers;
    • 6 zeigt noch ein weiteres Beispiel des Trägers; und
    • 7 zeigt eine vertikale Schnittansicht einer Anordnung mit einer strukturierten Schutzschicht.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung Beispiele, wie die Erfindung verwendet und realisiert werden kann. Selbstverständlich können Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
  • 1A bis 1C veranschaulichen ein Beispiel eines Verfahrens zum Anbringen einer Halbleiterschicht an einem Träger. Die Halbleiterschicht kann auch als Halbleiter-Die oder Halbleiterchip bezeichnet werden. Bezugnehmend auf 1A umfasst das Verfahren das Anbringen einer Halbleiteranordnung 10, die einen ersten Träger 12 und eine an dem ersten Träger 12 befestigte Halbleiterschicht 11 umfasst, an einen zweiten Träger 20. Die Halbleiteranordnung 10 wird derart an dem zweiten Träger 20 angeordnet, dass die Halbleiterschicht 11 dem zweiten Träger zugewandt ist, während der erste Träger 12 dem zweiten Träger 20 abgewandt ist. Das heißt, die Halbleiterschicht 11 grenzt an die Befestigungsschicht 30 an und der erste Träger 12 ist von der Befestigungsschicht 20 durch die Halbleiterschicht 11 getrennt. 1A zeigt eine vertikale Schnittansicht einer Anordnung, die die Halbleiteranordnung 10 und den zweiten Träger 20 umfasst, nachdem die Halbleiteranordnung 10 an dem zweiten Träger 20 angebracht wurde. Bei dem in 1A gezeigten Beispiel wurde die Halbleiteranordnung 10 unter Verwendung einer zwischen der Halbleiteranordnung 10 und dem zweiten Träger 20 angeordneten Befestigungsschicht 30 an dem zweiten Träger 20 angebracht. Die Befestigungsschicht 30 kann eine Lotschicht umfassen und verbindet die Halbleiteranordnung 10 mechanisch mit dem zweiten Träger 20. Beispiele der Befestigungsschicht 30 sind weiter unten weiter im Detail erläutert.
  • Eine Dicke der Halbleiterschicht 11 ist beispielsweise zwischen 1 Mikrometer (µm) und 200 Mikrometern. Eine Dicke des Trägers 12 ist beispielsweise zwischen 10 Mikrometern und 1000 Mikrometern (= 1 Millimeter). Die „Dicke“ ist die Abmessung in einer Richtung senkrecht zu der Oberfläche 201 des zweiten Trägers 20.
  • Gemäß einem Beispiel umfasst der erste Träger 20 eine Saphirschicht oder besteht aus einer Saphirschicht. Die Halbleiterschicht 11 kann wenigstens eines von monokristallinem GaN (Galliumnitrid), InGaN (Indium-Galliumnitrid) und AlGaN (Aluminium-Galliumnitrid) umfassen. Gemäß einem Beispiel umfasst die Halbleiterschicht 11 zwei oder mehr Unterschichten aus unterschiedlichen Materialien, wobei ein Material jeder dieser Unterschichten ausgewählt ist aus monokristallinem GaN, monokristallinem InGaN und monokristallinem AlGaN. Gemäß einem Beispiel ist wenigstens ein Halbleiterbauelement in der Halbleiterschicht 11 integriert. Beispiele des wenigstens einen in der Halbleiterschicht 11 integrierten Halbleiterbauelements umfassen, sind jedoch nicht beschränkt auf, eine LED (Light Emitting Diode), einen lateralen Leistungstransistor, wie beispielsweise einen HEMT (High Electron Mobility Transistor) oder eine beliebige andere Art von integrierter Schaltung.
  • Bezug nehmend auf die 1A und 1B umfasst das Verfahren außerdem das Trennen des ersten Trägers 12 von der Halbleiterschicht 11. Bezug nehmend auf 1A umfasst das Trennen der ersten Trägers 12 von der Halbleiterschicht 11 einen Belichtungsprozess, in dem die Halbleiteranordnung 10 belichtet wird. Das in diesem Prozess verwendete Licht ist derart gewählt, dass es durch den ersten Träger 12 hindurchgeht und durch den ersten Träger 12 in geringerem Umfang absorbiert wird als durch den Träger 12. Dies bewirkt, dass sich die Halbleiterschicht 11 an eine Grenzfläche zwischen dem ersten Träger 12 und der Halbleiterschicht 11 stark erhitzt, wobei dieses Erhitzen der Halbleiterschicht 11 thermische Spannungen bewirkt, wobei diese Spannungen bewirken, dass sich der Träger 12 von der Halbleiterschicht 11 trennt, so dass der erste Träger 12 abgehoben werden kann. Gemäß einem Beispiel ist das Licht Laserlicht mit einer Wellenlänge zwischen 200 Nanometern und 300 Nanometern und einer Energie, die ausgewählt ist aus einem Bereich zwischen 0,5 J/cm2 und 2 J/cm2. Laserlicht mit einer aus diesem Bereich ausgewählten Wellenlänge, das auch als UV-Licht bezeichnet werden kann, wird durch Saphir schwach absorbiert, was durch den relativ hohen Bandabstand (etwa 9,9 eV) von Saphir bedingt ist. GaN hat beispielsweise einen wesentlichen geringeren Bandabstand (etwa 3,4 eV) als Saphir, so dass, wenn es mit dieser Art von Laserlicht belichtet wird, GaN Laserlicht des zuvor erläuterten Typs in wesentlich stärkerem Umfang absorbiert als Saphir, so dass eine GaN-Schicht, welche ein Beispiel der Halbleiterschicht 11 ist, sich stärker erhitzt als eine Saphirschicht, welche ein Beispiel des ersten Trägers 12 ist.
  • Bei dem in 1A bis 1C gezeigten Beispiel ist die Halbleiteranordnung 11 in einer zu der in den 1A bis 1C gezeigten Zeichenebene senkrechten horizontalen Ebene kleiner als der zweite Träger 20, so dass Bereiche einer Oberfläche 211 des zweiten Trägers 20 über die Halbleiteranordnung 11 hinausragen. Der Bereich, der im Belichtungsprozess belichtet wird, kann größer sein, als die Größen der Halbleiteranordnung 10. Hierdurch können auch Abschnitte der Oberfläche 102, die nicht durch die Halbleiteranordnung 10 bedeckt sind, in diesem Prozess belichtet werden. Um zu verhindern, dass solche belichteten Oberflächenbereiche des zweiten Trägers 20 beschädigt werden, indem sie dem Licht ausgesetzt sind, wird eine Schutzschicht 40 auf solchen Oberflächenbereichen herstellt. Gemäß einem Beispiel ist ein Material der Schutzschicht 40 an die Art des Lichts und die Lichtenergie in dem Belichtungsprozess derart angepasst, dass die Schutzschicht 40 während des Belichtungsprozesses schmilzt und damit die Lichtenergie wenigstens teilweise absorbiert und die Oberfläche 201 davor schützt, übermäßig aufgeheizt zu werden.
  • Gemäß einem Beispiel ist ein Material der Schutzschicht 40, die auch als Opferschicht bezeichnet werden kann, derart, dass es einen Schmelzpunkt im Bereich zwischen 400 °C und 700 °C hat. Gemäß einem Beispiel umfasst die Schutzschicht 40 wenigstens eines von Aluminium (Al), Zinn (Sn), Blei (Pb) und Zink (Zn). „Wenigstens eines von“ bedeutet in diesem Zusammenhang, dass die Schutzschicht eines dieser Materialien oder eine Legierung, die eine beliebige Kombination dieser Materialien umfasst, enthalten kann. Zusätzlich kann die Legierung wenigstens eines von Kupfer (Cu), Silber (Ag) und Indium (In) enthalten. Beispiele solcher Legierungen enthalten, sind jedoch nicht darauf beschränkt, Aluminium-Kupfer (AlCu), Blei-Indium-Silber (PbInAg), Blei-Zinn (PbSn) oder ähnliches. Bezug nehmend auf 1C wird die Schutzschicht 40 nach dem Abhebeprozess entfernt. Das Entfernen der Schutzschicht 40 kann einen Ätzprozess, wie beispielsweise einen Nassätzprozess umfasst. Eine Schutzschicht 40, die Aluminium enthält, kann beispielsweise unter Verwendung eines alkalischen Ätzmittels oder von Phosphorsäure (H3PO4) geätzt werden. Beispiele eines alkalischen Ätzmittels umfassen, sind jedoch nicht darauf beschränkt, KOH (Kaliumhydroxid), CaOH (Calciumhydroxid) oder NH4OH (Ammoniumhydroxid-Lösung). Wenn die Schutzschicht Zinn (Sn) enthält, kann sie unter Verwendung von Flusssäure (HF) und Salpetersäure (HNO3) geätzt werden.
  • Die 2A bis 2E veranschaulichen ein Beispiel eines Verfahrens zum Herstellen der Schutzschicht 40 und Anbringen der Halbleiteranordnung 10 an dem zweiten Träger 20. Jede der 2A bis 2E zeigt eine vertikale Schnittansicht der Anordnung während verschiedener Prozessschritte. 2A zeigt den zweiten Träger 20 vor Herstellen der Schutzschicht 40 und nachdem eine Kontaktschicht 31 auf der Oberfläche 201 des zweiten Trägers 20 hergestellt wurde. Diese Kontaktschicht 31 dient zum Anbringen der Halbleiteranordnung 10 an dem zweiten Träger 20 und bildet einen Teil der Befestigungsschicht 30 nachdem die Halbleiteranordnung 10 an dem zweiten Träger 20 angebracht wurde. Gemäß einem Beispiel umfasst die Kontaktschicht 31 einen Schichtstapel mit zwei oder mehr übereinander geschichteten Schichten. Gemäß einem Beispiel umfasst der Schichtstapel eine erste Schicht 311 auf der Oberfläche 201, eine zweite Schicht 312 auf der ersten Schicht 311 und eine dritte Schicht 313 auf der zweiten Schicht 312. Gemäß einem Beispiel umfasst die erste Schicht 311 Titan (Ti), die zweite Schicht 312 umfasst wenigstens eines von Platin (Pt) und Nickel (Ni), und die dritte Schicht 313 umfasst wenigstens eines von Gold (Au) und Silber (Ag).
  • Bezug nehmend auf die 2B und 2C kann das Herstellen der Schutzschicht 40 das Abscheiden einer Schicht 40`, die das Material der Schutzschicht 40 umfasst, auf der gesamten Oberfläche 201 und der Kontaktschicht 31 (wie in 2B dargestellt) und das Strukturieren diese Schicht 40` derart, dass sie wenigstens von der Kontaktschicht 31 entfernt wird (wie in 2C dargestellt), umfassen. Das Strukturieren der Schicht 40` kann einen Ätzprozess unter Verwendung einer Ätzmaske 50 umfassen. Diese Ätzmaske 50 ist in 2C noch auf der Schutzschicht 40 vorhanden dargestellt und wird nach dem Strukturierungsprozess entfernt. Gemäß einem in 2C gezeigten Beispiel wird die Schutzschicht 40 derart hergestellt, dass es einen Spalt zwischen der Kontaktschicht 31 und der Schutzschicht 40 gibt.
  • Bezug nehmend auf 2G umfasst das Verfahren außerdem das Anordnen der Halbleiteranordnung 10 auf der Kontaktschicht 31. Gemäß einem in 2D gezeigten Beispiel wird eine Lotschicht 32 auf der Halbleiterschicht 11 vor dem Anordnen der Halbleiteranordnung 10 auf der Kontaktschicht 31 hergestellt. Bei diesem Beispiel wird die Halbleiteranordnung 10 derart auf der Kontaktschicht 31 angeordnet, dass die Lotschicht 32 an die Kontaktschicht 31 angrenzt. Die Lotschicht 32 umfasst ein Lot, das dazu ausgebildet ist, eine Metalllegierung mit dem Material der Kontaktschicht 31 in einem Temperaturprozess zu bilden. Eine Temperatur und Dauer dieses Temperaturprozesses sind so gewählt, dass die Lotschicht 32 schmilzt. Wenn, wie dies in 2A in gestrichelten Linien dargestellt ist, die Kontaktschicht 31 mehrere Unterschichten umfasst, ist eine oberste Unterschicht, welche die dritte Schicht 313 in 2A ist, so gewählt, dass sie eine Metalllegierung mit dem Lot der Lotschicht 32 in dem Temperaturprozess bildet. Gemäß einem Beispiel umfasst das Lot wenigstens eine der folgenden Legierungen: Blei-Zinn (PbSn), Gold-Zinn (AuSn), Blei-Silber-Indium (PbAgIn) oder ähnliches.
  • 2E veranschaulicht die Anordnung nach dem Temperaturprozess. Bei diesem Beispiel wurde die Befestigungsschicht 30 aus der Kontaktschicht 31 und der Lotschicht 32 gebildet. Gemäß einem Beispiel umfasst die Befestigungsschicht 30 die erste Unterschicht 311 und die zweite Unterschicht 312 der vorherigen Kontaktschicht 31 und eine Schicht, die eine Metalllegierung umfasst, die aus der dritten Unterschicht 313 und der Lotschicht 32 in dem Temperaturprozess resultiert. Diese Metalllegierung verbindet die Halbleiterschicht 11 mechanisch fest mit dem zweiten Träger 20. Wie in 2E gezeigt ist, kann sich die Halbleiteranordnung 10 in lateralen Richtungen über die Befestigungsschicht 30 hinaus erstrecken, so dass die Halbleiteranordnung 10 einen Spalt zwischen der Schutzschicht 40 und der Befestigungsschicht 30 überdeckt, wenn ein solcher Spalt vorhanden ist.
  • Wie oben erläutert, verbindet die Befestigungsschicht die Halbleiteranordnung 10 mechanisch mit dem zweiten Träger 20. Gemäß einem Beispiel verbindet die Befestigungsschicht 30 die Halbleiteranordnung 10 nicht nur mechanisch mit dem zweiten Träger 20, sondern verbindet die Halbleiteranordnung 10 auch elektrisch mit dem zweiten Träger 20. Die Befestigungsschicht 30 kann mehrere separate Segmente 30` umfassen, wobei jedes dieser Segmente eine separate elektrische Verbindung zwischen der Halbleiteranordnung 10 und dem zweiten Träger 20 bildet.
  • Die 3A und 3B veranschaulichen ein Beispiel eines Verfahrens zum Herstellen einer Befestigungsschicht 30 mit mehreren Segmenten 30`. Dieses Verfahren basiert auf dem anhand der 2A bis 2B erläuterten Verfahren und unterscheidet sich von diesem Verfahren dadurch, dass sowohl die Kontaktschicht 31 als auch die Lotschicht 32 mit mehreren Segmenten 31', 32' hergestellt werden. Diese Segmente werden derart hergestellt, dass dann, wenn die Halbleiteranordnung 10 auf dem zweiten Träger 20 angeordnet wird, jedes Segment 32` der Lotschicht 32 an ein jeweiliges Segment 31' der Kontaktschicht 31 angrenzt. Dies ist in 3A veranschaulicht.
  • 3B zeigt die Anordnung nach dem Temperaturprozess. Bei diesem Prozess bilden jedes Segment 32' der Lotschicht 32 und das jeweilige Segment 31' der Kontaktschicht 31 eines von mehreren Segmenten 30` der Befestigungsschicht 30. Jedes dieser Segmente 30` kann an eine erste elektronische Schaltung, die in der Halbleiteranordnung 10 integriert ist und an eine zweite elektronische Schaltung, die in dem zweiten Träger 20 integriert ist, angeschlossen werden, so dass unterschiedliche Teile oder Schaltungsknoten der ersten und zweiten elektronischen Schaltung durch die mehreren Kontaktsegmente 30` miteinander verbunden werden können. Allerdings sind diese ersten und zweiten elektronischen Schaltungen nicht dargestellt und, wie sie an die Segmente 30` angeschlossen sind, ist in den 3A und 3B nicht dargestellt.
  • Die zweite Kontaktschicht 20 ist in den zuvor erläuterten Figuren nur schematisch dargestellt. Einige speziellere Beispiele, wie der zweite Träger 20 realisiert werden kann, sind in den 3 bis 5 gezeigt und nachfolgend erläutert. In jedem dieser Beispiele umfasst der zweite Träger 20 einen Halbleiterkörper (Halbleiter-Die) 21. In diesem Halbleiterkörper können Halbleiterbauelemente integriert sein. In diesem Halbleiterkörper 21 integrierte Halbleiterbauelemente sind allerdings in den 3 bis 5 nicht gezeigt. Gemäß einem Beispiel bilden diese Halbleiterbauelemente eine elektronische Schaltung, die in der fertigen Anordnung elektrisch an die in der Halbleiterschicht 11 integrierten Bauelemente oder die in der Halbleiterschicht 11 integrierte elektronische Schaltung angeschlossen ist. Gemäß einem Beispiel umfasst der Halbleiterkörper 21 eines von monokristallinem Silizium (Si) und monokristallinem Siliziumcarbid (SiC).
  • Gemäß einem in 4 gezeigten Beispiel wird eine Isolationsschicht oder Passivierungsschicht 22 auf dem Halbleiterkörper 21 hergestellt. Bei diesem Beispiel wird die Oberfläche 201 des Trägers 20 durch eine Oberfläche der Isolations- oder Passivierungsschicht 22 gebildet. Gemäß einem Beispiel umfasst die Isolations- oder Passivierungsschicht 22 wenigstens eines von einem Oxid, einem Nitrid und einem Imid.
  • Bezug nehmend auf 5 kann der Träger 20 eine Verdrahtungsanordnung 23 in der Isolations- oder Passivierungsschicht 22 umfassen. Diese Verdrahtungsanordnung kann mehrere Leiter und mehrere elektrisch leitende Vias umfassen. Die Leiter können in verschiedenen Schichten angeordnet sein, die im Wesentlichen parallel zur Oberfläche 201 sind. Jedes der Vias kann zwei oder mehr der Leiter verbinden. Gemäß einem Beispiel verbindet die Verdrahtungsanordnung 23 Halbleiterbauelemente, die in dem Halbleiterkörper 21 integriert sind.
  • Gemäß einem weiteren in 6 gezeigten Beispiel umfasst der Träger 20 außerdem wenigstens ein Kontaktpad 24 auf der Oberfläche 201. Dieses Kontaktpad 24 ist an die Verdrahtungsanordnung 23 angeschlossen und ist über die Verdrahtungsanordnung 23 an eine elektronische Schaltung angeschlossen, die in dem Halbleiterkörper 21 integriert ist. Der Kontaktpad 24 kann eine von mehreren unterschiedlichen Funktionen haben. Gemäß einem Beispiel ist der Kontaktpad 24 an einen Leistungsversorgungspin, der dazu ausgebildet ist, Leistung für die elektronische Schaltung zu erhalten, angeschlossen oder bildet diesen. Gemäß einem weiteren Beispiel bildet der Kontaktpad 24 einen Eingangs- oder Ausgangspin, der dazu ausgebildet ist, ein Eingangssignal für die elektronische Schaltung zu erhalten oder ein Ausgangssignal von der elektronischen Schaltung auszugeben, oder ist an diesen angeschlossen. Gemäß einem weiteren Beispiel dient der Kontaktpad 24 dazu, die in dem Halbleiterkörper 21 integrierte elektronische Schaltung an Halbleiterbauelemente oder eine elektronische Schaltung, die in der Halbleiterschicht 11 integriert sind/ist, anzuschließen. Zum Anschließen der in dem Halbleiterkörper 21 integrierten Halbleiterbauelemente oder elektronischen Schaltung an Halbleiterbauelemente oder eine elektronische Schaltung, die in der Halbleiterschicht 11 integriert sind/ist über den Kontaktpad 24 können Bonddrähte oder ähnliches zwischen dem Kontaktpad 24 und einem entsprechenden Kontaktpad (in den Figuren nicht dargestellt) der Halbleiterschicht 11 gebildet werden. Solche Bonddrähte können zusätzlich oder alternativ zu Verbindungen, die durch die Befestigungsschicht 30 gebildet werden, verwendet werden.
  • Gemäß einem Beispiel ist, wie in 6 gezeigt ist, der wenigstens eine Kontaktpad 24 während des Abhebeprozesses ebenfalls durch die Schutzschicht 40 bedeckt. Gemäß einem weiteren Beispiel, das in 6 in gestrichelten Linien dargestellt ist, ist der Kontaktpad 24 auf einem Abschnitt der Oberfläche 201 angeordnet, der während des Abhebeprozesses nicht Licht ausgesetzt ist. Bei diesem Beispiel kann die Schutzschicht 40 so strukturiert werden, dass sie während des Abhebeprozesses den Kontaktpad nicht bedeckt.
  • 7 zeigt eine vertikale Schnittansicht der Gesamtanordnung bei einem Beispiel, bei dem die Schutzschicht 40 derart strukturiert wurde, dass sie die Oberfläche 201 des Trägers 20 nicht vollständig bedeckt, sondern nur solche Abschnitte bedeckt, die während des Abhebeprozesses Licht ausgesetzt sind. Wie in gestrichelten Linien in 7 dargestellt ist, können ein oder mehrere Kontaktpads 241, 242 in solchen Abschnitten der Oberfläche 201 angeordnet sein, die nicht belichtet werden und die daher nicht durch die Schutzschicht bedeckt sind.

Claims (20)

  1. Verfahren, das aufweist: Anbringen einer Halbleiteranordnung (10), die einen ersten Träger (12) und eine auf dem ersten Träger (12) angeordnete Halbleiterschicht (11) aufweist, an einem zweiten Träger (20), wobei der zweite Träger (20) eine Schutzschicht (40) auf Oberflächenbereichen aufweist, die nicht durch die Halbleiteranordnung (10) bedeckt sind; Trennen des ersten Trägers (12) von der Halbleiterschicht (11), wobei das Trennen des ersten Trägers (12) von der Halbleiterschicht (11) einen Belichtungsprozess aufweist, in dem die Halbleiteranordnung (10) und die Schutzschicht (40) mit Licht belichtet werden; und Entfernen der Schutzschicht (40) nach dem Belichtungsprozess, wobei die Schutzschicht (40) dazu ausgebildet ist, während des Belichtungsprozesses einen Phasenübergang zu vollziehen.
  2. Verfahren nach Anspruch 1, bei dem der Phasenübergang ein Schmelzen aufweist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Licht Laserlicht ist.
  4. Verfahren nach Anspruch 3, bei dem das Laserlicht eine Wellenlänge aufweist, die ausgewählt ist aus einem Bereich zwischen 200 Nanometern und 400 Nanometern.
  5. Verfahren nach Anspruch 3 oder 4, bei dem das Laserlicht eine Energie zwischen 0,5 J/cm2 und 2 J/cm2 aufweist.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Belichtungsprozess Laserimpulse mit einer Dauer aufweist, die ausgewählt sind aus einem Bereich zwischen 10 Nanosekunden und 20 Nanosekunden.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Schutzschicht (40) einen Schmelzpunkt zwischen 300 °C und 900 °C aufweist.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Schutzschicht (40) wenigstens eines von Aluminium, Zinn, Blei, und Zink aufweist.
  9. Verfahren nach Anspruch 8, bei dem die Schutzschicht (40) eine Legierung aufweist, die zwei oder mehr Elemente aufweist, die ausgewählt sind aus der Gruppe, die besteht aus: Aluminium Zinn Blei und Zink
  10. Verfahren nach Anspruch 9, bei dem die Legierung zusätzlich wenigstens eines von Silber, Kupfer und Indium aufweist.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Entfernen der Schutzschicht (40) einen Nassätzprozess aufweist.
  12. Verfahren nach einem der vorangehenden Ansprüche, bei dem der erste Träger (12) Saphir aufweist.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem Halbleiterschicht (11) wenigstens eines von monokristallinem GaN und monokristallinem InGaN aufweist.
  14. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Anbringen der Halbleiteranordnung (10) an dem zweiten Träger (20) ein Löten der Halbleiterschicht (11) an den zweiten Träger (20) aufweist.
  15. Verfahren nach Anspruch 14, bei dem das Löten der Halbleiterschicht (11) an den zweiten Träger (20) aufweist: Anordnen einer Lotschicht (32), die auf der Halbleiterschicht (11) angeordnet ist, auf einer Kontaktschicht (31), die auf dem zweiten Träger (20) angeordnet ist, und Aufheizen wenigstens der Lotschicht (32), so dass die Lotschicht (32) schmilzt.
  16. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin aufweist: Herstellen der Schutzschicht (40) auf dem zweiten Träger (20) vor Anordnen der Halbleiteranordnung (10) an dem zweiten Träger (20).
  17. Verfahren nach Anspruch 16, bei dem das Herstellen der Schutzschicht (40) aufweist: Abscheiden einer Schicht (40'), die ein Schutzmaterial aufweist, auf einer Oberfläche (201) des zweiten Trägers (20); und Strukturieren der Schicht (40'), die das Schutzmaterial aufweist, derart, dass das Schutzmaterial von einem Anordnungsbereich des zweiten Trägers (20) entfernt wird.
  18. Verfahren nach Anspruch 17, bei dem das Strukturieren der Schicht (40'), die das Schutzmaterial aufweist, einen Ätzprozess unter Verwendung einer Ätzmaske (50) aufweist.
  19. Verfahren nach einem der vorangehenden Ansprüche, bei dem der zweite Träger (20) ein Halbleitermaterial aufweist.
  20. Verfahren nach Anspruch 19, bei dem der zweite Träger (20) wenigstens eines von monokristallinem Silizium monokristallinem Silizumkarbid und monokristallinem III-V-Halbeitermaterial aufweist.
DE102017103908.2A 2017-02-24 2017-02-24 Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger Active DE102017103908B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017103908.2A DE102017103908B4 (de) 2017-02-24 2017-02-24 Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017103908.2A DE102017103908B4 (de) 2017-02-24 2017-02-24 Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger

Publications (2)

Publication Number Publication Date
DE102017103908A1 DE102017103908A1 (de) 2018-08-30
DE102017103908B4 true DE102017103908B4 (de) 2023-05-17

Family

ID=63112209

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017103908.2A Active DE102017103908B4 (de) 2017-02-24 2017-02-24 Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger

Country Status (1)

Country Link
DE (1) DE102017103908B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146893A1 (en) 1996-08-27 2002-10-10 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
JP2012169632A (ja) 2007-11-08 2012-09-06 Applied Materials Inc パルス列アニーリング方法および装置
US9214353B2 (en) 2012-02-26 2015-12-15 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US9558958B2 (en) 2010-03-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146893A1 (en) 1996-08-27 2002-10-10 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
JP2012169632A (ja) 2007-11-08 2012-09-06 Applied Materials Inc パルス列アニーリング方法および装置
US9558958B2 (en) 2010-03-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US9214353B2 (en) 2012-02-26 2015-12-15 Solexel, Inc. Systems and methods for laser splitting and device layer transfer

Also Published As

Publication number Publication date
DE102017103908A1 (de) 2018-08-30

Similar Documents

Publication Publication Date Title
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005049575A1 (de) Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112019005745T5 (de) Halbleiterbauelement
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013111772B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
DE102016122810A1 (de) Bauteil mit einem lichtemittierenden halbleiterchip
DE102013106309A1 (de) Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE102013108813B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
WO2016016098A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips
DE102006044690B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102017103908B4 (de) Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger
DE102010000518A1 (de) Halbleiteranordnung
EP2223333A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE102018103169A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative