DE102013106309A1 - Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung - Google Patents

Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung Download PDF

Info

Publication number
DE102013106309A1
DE102013106309A1 DE102013106309A DE102013106309A DE102013106309A1 DE 102013106309 A1 DE102013106309 A1 DE 102013106309A1 DE 102013106309 A DE102013106309 A DE 102013106309A DE 102013106309 A DE102013106309 A DE 102013106309A DE 102013106309 A1 DE102013106309 A1 DE 102013106309A1
Authority
DE
Germany
Prior art keywords
layer
component
carrier
conductive
connection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013106309A
Other languages
English (en)
Inventor
Khalil Hosseini
Joachim Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013106309A1 publication Critical patent/DE102013106309A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07812—Intrinsic, e.g. polyaniline [PANI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Es sind eine elektrische Vorrichtung (20) und ein Verfahren zur Herstellung einer elektrischen Vorrichtung (20) offenbart. Gemäß einer Ausführungsform weist die elektrische Vorrichtung (20) eine Komponente (200), die eine Komponentenkontaktfläche aufweist, und einen Träger (206), der eine Trägerkontaktfläche aufweist, auf. Die elektrische Vorrichtung (20) umfasst ferner eine erste leitende Verbindungsschicht (204), welche die Komponentenkontaktfläche mit der Trägerkontaktfläche verbindet, wobei die erste leitende Verbindungsschicht (204) über einem ersten Gebiet der Komponentenkontaktfläche liegt, und eine zweite Verbindungsschicht (208), welche die Komponentenkontaktfläche mit der Trägerkontaktfläche verbindet, wobei die zweite Verbindungsschicht (208) über einem zweiten Gebiet der Komponentenkontaktfläche liegt und wobei die zweite Verbindungsschicht (208) eine Polymerschicht aufweist.

Description

  • Die vorliegende Erfindung betrifft allgemein eine mit einem Gehäuse versehene elektrische Vorrichtung und insbesondere eine mit einem Gehäuse versehene elektrische Vorrichtung, die eine Pufferschicht aufweist.
  • Das Versehen mit einem Gehäuse bildet die letzte Phase der Herstellung von Einzelchip- oder Mehrchipvorrichtungen, und es stellt die zwischen dem Chip und dem Chipträger erforderlichen Zwischenverbindungen bereit. Das Versehen mit einem Gehäuse stellt ferner eine Umhüllung bereit, die vor Umgebungseinflüssen in der Art chemischer Korrosion und einer Beschädigung durch thermische und mechanische Einflüsse oder Strahlung schützt.
  • Durch thermisch-mechanische Spannungen herbeigeführte Defekte sind zu einem Zuverlässigkeitsproblem geworden, welches die Lebensdauer elektronischer Vorrichtungen beeinflusst. Schichtablösungen an der Kontaktgrenzfläche zwischen einem Chip und einem Chipträger und Rissbildungen an oder in der Nähe der Grenzfläche wurden als zu dem Problem beitragende Faktoren identifiziert. Eine Ursache für das Auftreten solcher Defekte ist die Anwendung von Prozessen mit einer hohen Temperatur oder einem hohen Druck während der Vorrichtungsherstellung, einschließlich der Montage und des Versehens mit einem Gehäuse.
  • In verschiedenen Ausführungsformen wird eine mit einem Gehäuse versehene elektrische Vorrichtung bereitgestellt, welche aufweist: eine Komponente, die eine Komponentenkontaktfläche aufweist, einen Träger, der eine Trägerkontaktfläche aufweist, eine erste leitende Verbindungsschicht, welche die Komponentenkontaktfläche mit der Trägerkontaktfläche verbindet, wobei die erste leitende Verbindungsschicht über einem ersten Gebiet der Komponentenkontaktfläche liegt, und eine zweite Verbindungsschicht, welche die Komponentenkontaktfläche mit der Trägerkontaktfläche verbindet, wobei die zweite Verbindungsschicht über einem zweiten Gebiet der Komponentenkontaktfläche liegt und wobei die zweite Verbindungsschicht eine Polymerschicht aufweist.
  • In einer Ausgestaltung kann die erste leitende Verbindungsschicht über etwa 70% bis etwa 90% der Komponentenkontaktfläche liegen; und die zweite Verbindungsschicht kann über etwa 30% bis etwa 10% der Komponentenkontaktfläche liegen.
  • In noch einer Ausgestaltung kann die zweite Verbindungsschicht eine elastische Komponente zwischen etwa 1 MPa bis etwa 50 MPa aufweisen.
  • In noch einer Ausgestaltung kann die zweite Verbindungsschicht eine CTE-Komponente zwischen etwa 5 ppm/K bis etwa 200 ppm/K aufweisen.
  • In noch einer Ausgestaltung kann die zweite Verbindungsschicht eine leitende Verbindungsschicht aus einem elastischen Polymer aufweisen.
  • In noch einer Ausgestaltung kann die leitende Verbindungsschicht aus einem elastischen Polymer leitende Füllteilchen aufweisen.
  • In noch einer Ausgestaltung kann die zweite Verbindungsschicht eine isolierende Verbindungsschicht aus einem elastischen Polymer sein.
  • In noch einer Ausgestaltung kann die isolierende Verbindungsschicht aus einem elastischen Polymer nicht leitende Füllteilchen aufweisen.
  • In noch einer Ausgestaltung kann die zweite Verbindungsschicht die mechanischen Spannungen entlang der Peripherie der Komponente verringern.
  • In noch einer Ausgestaltung kann der Träger einen Leiterrahmen aufweisen und die Komponente kann einen Halbleiterchip mit einer rückseitigen Metallisierungsschicht aufweisen.
  • In verschiedenen Ausführungsformen wird ein Halbleitervorrichtungsgehäuse bereitgestellt, welches aufweist: eine Halbleitervorrichtung, welche einen Drainkontakt an einer unteren Hauptfläche aufweist, einen Leiterrahmen mit einer Leiterrahmenkontaktfläche, eine Hybridverbindungsschicht, welche das Draingebiet mit der Leiterrahmenkontaktfläche verbindet, wobei die Hybridverbindungsschicht eine Lotschicht, die über mehr als etwa 70% der unteren Hauptfläche liegt, und eine Polymerverbindungsschicht, die seitlich angrenzend an die Lotschicht angeordnet ist und über weniger als etwa 30% der unteren Hauptfläche liegt, aufweist, und eine Verkapselung, welche die Halbleitervorrichtung einkapselt.
  • In einer Ausgestaltung kann die Lotschicht über etwa 70% bis etwa 90% der unteren Fläche liegen; und die Polymerverbindungsschicht kann über etwa 10% bis etwa 30% der unteren Fläche liegen.
  • In noch einer Ausgestaltung kann die Lotschicht mechanisch steif sein und die Polymerverbindungsschicht kann mechanisch elastisch sein.
  • In noch einer Ausgestaltung kann das Halbleitervorrichtungsgehäuse ferner aufweisen: eine rückseitige Metallisierungsschicht, die über der unteren Fläche liegt, wobei der Leiterrahmen ein Kupferleiterrahmen sein kann.
  • In verschiedenen Ausführungsformen wird ein Verfahren zur Herstellung einer elektrischen Vorrichtung bereitgestellt, wobei das Verfahren folgende Schritte aufweist: Bilden einer rückseitigen Metallisierungsschicht (BSM-Schicht) über der Rückseite eines Trägers, selektives Bilden einer leitenden Verbindungsschicht über der BSM-Schicht, wobei die leitende Verbindungsschicht in einem zentralen Gebiet einer Komponente von mehreren Komponenten des Trägers angeordnet wird, Vereinzeln einer Komponente aus dem Träger, Bonden der Komponente an einen Komponententräger und Verkapseln der Komponente und zumindest eines Teils des Komponententrägers.
  • In einer Ausgestaltung kann ferner eine Polymermaterialverbindungsschicht in einem Peripheriegebiet der Komponente gebildet werden.
  • In noch einer Ausgestaltung kann die Polymermaterialverbindungsschicht leitende Füllteilchen aufweisen.
  • In noch einer Ausgestaltung kann die Polymermaterialverbindungsschicht nicht leitende Füllteilchen aufweisen.
  • In noch einer Ausgestaltung kann die Polymermaterialverbindungsschicht vorgehärtet werden.
  • In noch einer Ausgestaltung kann das Bonden der Komponente an den Komponententräger das Härten der Polymermaterialverbindungsschicht aufweisen.
  • In noch einer Ausgestaltung kann das selektive Bilden der leitenden Verbindungsschicht das Bilden der leitenden Verbindungsschicht über der Rückseite des Trägers und das Entfernen eines Teils der leitenden Verbindungsschicht aufweisen.
  • In noch einer Ausgestaltung kann das Verkapseln der Komponente und des Komponententrägers das Formen der Komponente und des Komponententrägers oder das Laminieren der Komponente und des Komponententrägers aufweisen.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Zusammenhang mit der anliegenden Zeichnung Bezug genommen.
  • Es zeigen
  • 1 eine Schnittansicht eines herkömmlichen Chips, wobei der herkömmliche Chip an einem Chipträger in einer rückseitigen Kontaktarchitektur angebracht ist,
  • 2 eine Schnittansicht einer ersten Ausführungsform einer mit einem Gehäuse versehenen elektrischen Komponente in einer rückseitigen Kontaktarchitektur,
  • 3 eine Schnittansicht einer zweiten Ausführungsform einer mit einem Gehäuse versehenen elektrischen Komponente in einer rückseitigen Kontaktarchitektur,
  • 4 eine Ausführungsform eines Prozessablaufs zur Herstellung einer mit einem Gehäuse versehenen elektrischen Komponente,
  • 5a und 5b eine Ausführungsform einer Schnittansicht und einer Draufsicht einer elektrischen Komponente vor dem Kontaktieren der elektrischen Komponente mit einem Komponententräger und
  • 6 eine detaillierte Draufsicht einer Ausführungsform eines Wafers mit rückseitigen elektrischen Komponenten.
  • Nachstehend werden die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsformen detailliert erörtert. Es ist allerdings zu verstehen, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Zusammenhänge verwirklicht werden können. Die erörterten spezifischen Ausführungsformen sollen lediglich spezifische Arten zur Herstellung und Verwendung der Erfindung erläutern, sie schränken den Schutzumfang der Erfindung jedoch nicht ein.
  • Die vorliegende Erfindung wird mit Bezug auf Ausführungsformen in einem spezifischen Zusammenhang, nämlich eine Chipanbringung an einem Leiterrahmen, beschrieben. Ausführungsformen der Erfindung können jedoch auf einen beliebigen Typ eines Trägers oder einer Komponente angewendet werden.
  • 1 zeigt eine Halbleitervorrichtung 10 mit einer rückseitigen Chiparchitektur. Die Halbleitervorrichtung 10 weist einen auf einem Kupfer-(Cu)-Leiterrahmen 106 angeordneten Chip 100 auf. Der Chip 100 ist durch eine rückseitige Metallisierungsschicht (BSM-Schicht) 102 und eine Lotschicht 104 elektrisch mit dem Cu-Leiterrahmen 106 verbunden. Ein Formmaterial 110 kapselt den Chip 100 ein. Die Lotschicht 104 kann während bestimmter Stufen des Bondprozesses weich und gefügig sein, um einen Kontakt zwischen der Rückseite des Chips 100 und der oberen Fläche des Cu-Leiterrahmens 106 herzustellen. Nach Abschluss des Bondprozesses ist die Lotschicht 104 allerdings steif und stellt eine solide mechanische Verbindung bereit.
  • Ein Problem bei einer solchen herkömmlichen rückseitigen Chiparchitektur besteht darin, dass die Gebiete entlang der lateralen Peripherie des Chips (”Randbereiche”) 114 für Schichtablösungen, Brüche, Risse und andere Typen von Beschädigungen anfällig sind.
  • Eine Ausführungsform der Erfindung sieht einen Kontakt zwischen einer Komponente und einem Komponententräger mit einer hybriden Verbindungsschichtanordnung vor. Eine Lotschicht und eine Pufferschicht können den elektrischen Kontakt zwischen der Komponente und dem Komponententräger in einer rückseitigen Anbringungskonfiguration bereitstellen. Gemäß einer Ausführungsform können die Lotschicht etwa 70% oder mehr der Kontaktfläche bedecken und die Pufferschicht etwa 30% oder weniger der Kontaktfläche bedecken. Die Pufferschicht kann elastisch sein und/oder einen geeigneten Wärmeausdehnungskoeffizienten (CTE-Koeffizienten) aufweisen. Die Pufferschicht kann ein Polymer aufweisen. Ein Vorteil einer solchen hybriden Verbindungsschichtanordnung besteht darin, dass das Auftreten von Rissen, Brüchen und Schichtablösungen gegenüber einer herkömmlichen Anordnung erheblich verringert wird und dass die Komponente daher zuverlässiger ist.
  • Eine weitere Ausführungsform der Erfindung sieht ein Verfahren zur Bildung der hybriden Verbindungsschichtanordnung auf einer Rückseite eines Wafers vor.
  • 2 zeigt eine Ausführungsform einer mit einem Gehäuse versehenen elektrischen Vorrichtung oder einer mit einem Gehäuse versehenen Halbleitervorrichtung 20. Die mit einem Gehäuse versehene elektrische Vorrichtung 20 weist eine auf einem Träger 206 angeordnete Komponente 200 auf. Die Komponente 200 kann eine Halbleitervorrichtung in der Art einer logischen Vorrichtung oder einer flüchtigen oder nicht flüchtigen Speichervorrichtung sein. Die Halbleitervorrichtung kann eine integrierte Schaltung (IC) oder eine einzelne diskrete Vorrichtung (alleinstehende Vorrichtung) sein. Beispielsweise ist die Halbleitervorrichtung ein IGBT oder ein Leistungs-MOSFET. Alternativ ist die Komponente 200 eine passive Vorrichtung in der Art eines Widerstands, eines Kondensators, einer MEMS-Vorrichtung, einer optoelektronischen Komponente oder einer Vorrichtung mit einer anderen Funktionalität. Das Substrat bzw. die Basis der Komponente 200, worauf bzw. worin die elektrische Vorrichtung aufgebaut ist, kann ein halbleitendes Material in der Art von Silizium oder Germanium, ein Verbindungshalbleiter in der Art von SiGe, GaAs, InP, GaN oder SiC sein oder andere anorganische oder organische Materialien, wie Glas oder Keramik, aufweisen.
  • Die Komponente 200 hat eine erste Hauptfläche oder obere Fläche und eine zweite Hauptfläche oder untere Fläche. Die Größe der unteren Fläche kann gleich der Größe der oberen Fläche sein. Die Komponente 200 weist an der unteren Fläche einen Kontakt auf. Die Komponente 200 kann ferner an anderen Flächen einen oder mehrere Kontakte aufweisen. Bei einem speziellen Beispiel hat die Komponente 200 den Drainkontakt an der unteren Fläche und den Gate- und Sourcekontakt an der oberen Fläche.
  • Die mit einem Gehäuse versehene elektrische Vorrichtung 20 weist ferner einen Komponententräger 206 auf, auf dem die Komponente 200 angeordnet ist. Der Komponententräger 206 kann ein Substrat in der Art eines halbleitenden Materials, einer Keramik, Glas oder einer mechanisch stabilen organischen Verbindung aufweisen. Der Komponententräger 206 kann leitende und/oder nicht leitende Elemente aufweisen. Beispielsweise kann der Komponententräger 206 ein Siliziumsubstrat, eine gedruckte Leiterplatte (PCB) oder einen Leiterrahmen aufweisen. Die PCB kann ein laminiertes Substrat in der Art eines Prepreg-Stapels mit alternierenden Schichten aus leitendem Material und Glas, die mit Epoxidharzen imprägniert sind, sein. Der metallische Leiterrahmen kann Nickel (Ni), Kupfer (Cu) oder eine Kombination davon aufweisen.
  • Die Komponente 200 ist durch eine rückseitige Metallisierungsschicht (BSM-Schicht) 202 und eine Hybridverbindungsschicht, die eine erste Verbindungsschicht 204 und eine zweite Verbindungsschicht 208 aufweist, elektrisch mit dem Komponententräger 206 verbunden.
  • Die rückseitige Metallisierungsschicht (BSM-Schicht) 202 ist auf der Rückseite der Komponente 200 angeordnet. Die BSM-Schicht 202 kann eine Einzelschicht oder mehrere Schichten, die verschiedene Materialien enthalten, aufweisen. Beispielsweise kann die BSM-Schicht 202 ein dreischichtiger Stapel sein. Gemäß einer Ausführungsform kann der BSM-Schichtstapel 202 für einen Chip mit einem vertikalen Stromfluss Al/Ti/NiV, Al/Ti/NiV/Ag, Al/Ti/Ni/Ti, Al/Ti/Ni/Ti/Ag, Al/Ti/TiNi/Ni/Ti/Ag, Al/Ti/NiV/Ag, Al/Ti/NiV, Al/Ti, Al/Ti/Cu/Sn/Ag, Al/TiW oder Al/TiW/Cu/Sn/Ag sein.
  • Die erste Schicht der BSM-Schicht 202 kann ein ohmscher Kontakt zum Substrat der Komponente 200 sein. Die ohmsche Kontaktschicht kann ein Metall, wie Al, aufweisen. Die zweite Schicht der BSM-Schicht 202 kann elektrische Schaltungen und Zwischenverbindungen vor einer unerwünschten auf das Bonden bezogenen Metalldiffusion aus der Kontaktgrenzfläche in die Komponente/das Substrat 200 schützen. Überdies kann die zweite Schicht die Haftung der Lotschicht an der Komponente/dem Substrat 200 verbessern. Die zweite Schicht kann ein Metall, wie Cr, Ti oder Ta, aufweisen. Die zweite Schicht kann etwa 200 nm bis etwa 300 nm dick sein.
  • Die dritte Schicht der BSM-Schicht 202 kann dafür ausgelegt sein, einen hohen Diffusionskoeffizienten in die benachbarte Hybridverbindungsschicht aufzuweisen, um eine starke Grenzflächenverbindung bereitzustellen. Die letzte Schicht kann ein Metall, wie Gold (Au), Silber (Ag), Nickel (Ni), Kupfer (Cu), oder Kombinationen dieser Materialien aufweisen. Die letzte Schicht kann etwa 100 nm bis etwa 10 μm dick sein, während die Gesamtdicke der BSM-Schicht etwa 500 nm bis etwa 15 μm betragen kann. Gemäß einer Ausführungsform wird die BSM-Schicht teilweise in Reaktion mit der Metallschicht des Trägers gebracht, wenn die Komponente 200 am Träger 206 angebracht wird.
  • Eine erste Verbindungsschicht 204 ist zwischen der BSM-Schicht 202 und dem Komponententräger 206 angeordnet. Die erste Verbindungsschicht 204 kann über einem ersten Gebiet der unteren Fläche der Komponente 200 angeordnet sein. Die erste Verbindungsschicht 204 kann mehr als etwa 70% oder mehr als etwa 90% der Größe der unteren Hauptfläche der Komponente 200 aufweisen. Bei einem Beispiel kann die erste Verbindungsschicht 204 zwischen etwa 70% und etwa 90% der Größe der unteren Hauptfläche der Komponente 200 aufweisen. Die erste Verbindungsschicht 204 kann ein zentrales Gebiet der unteren Fläche überlagern.
  • Die erste Verbindungsschicht 204 kann ein anorganisches oder organisches Material aufweisen, das dafür ausgelegt ist, eine starke chemische Bindung mit der BSM-Schicht 202 und dem Komponententräger 206 bereitzustellen. Die erste Verbindungsschicht 204 weist ein leitendes Material in der Art eines Metalls oder einer Metalllegierung auf. Gemäß einer Ausführungsform ist die erste Verbindungsschicht 204 eine Lotschicht. Beispielsweise kann die Lotschicht binäre oder ternäre Legierungen, wie Pb/Sn, Au/Sn, Ag/Sn, Cu/Sn, Au, Si, Sn/Sb oder Sn/Ag/Sb, aufweisen. Das Lötmaterial kann Pb-freies Material sein. Gemäß einer Ausführungsform stellt das Lötmaterial einen niederresistiven Kontakt zwischen dem Halbleitereinzelchip und dem metallischen Leiterrahmen bereit.
  • Eine zweite Verbindungsschicht (beispielsweise eine Pufferschicht) 208 ist zwischen der BSM-Schicht 202 und dem Komponententräger 206 angeordnet. Die zweite Verbindungsschicht 208 ist angrenzend an die erste Verbindungsschicht 204 angeordnet. Die zweite Verbindungsschicht 208 kann in einem zweiten Gebiet der unteren Fläche der Komponente 200 angeordnet sein. Die zweite Verbindungsschicht 208 kann weniger als etwa 10% oder weniger als etwa 30% der Größe der unteren Fläche der Komponente 200 aufweisen. Gemäß einer Ausführungsform kann die zweite Verbindungsschicht 208 zwischen etwa 10% und etwa 30% der unteren Fläche der Komponente 200 ausmachen. Die zweite Verbindungsschicht 208 kann über einem Peripheriegebiet der unteren Fläche der Komponente 200 liegen.
  • Gemäß einer Ausführungsform besteht die zweite Verbindungsschicht 208 aus einem elastischen Material in der Art eines Polymers. Elastisch bedeutet, dass die zweite Verbindungsschicht 208 erheblich elastischer ist als die erste Verbindungsschicht 204. Der Elastizitätskoeffizient des zweiten Verbindungsmaterials 208 kann erheblich höher sein als der Elastizitätskoeffizient des ersten Verbindungsmaterials 204. Er kann beispielsweise 1 MPa bis 50 GPa, z. B. 100 MPa bis 10 GPa betragen. Weil die zweite Verbindungsschicht 208 elastisch ist, kann die Schicht den Einfluss von Spannungskräften beseitigen oder abmildern, die in der Peripherie des Kontakts zwischen der Komponente 200 und dem Komponententräger 206 und dem Chiprandgebiet 214 auftreten. Die zweite Verbindungsschicht kann eine Verbindungsschicht aus einem Polymermaterial sein.
  • Gemäß einer Ausführungsform ist die zweite Verbindungsschicht 208 in Bezug auf ihren Wärmeausdehnungskoeffizienten (CTE) optimiert, um thermisch-mechanische Spannungen im Komponentenrandgebiet 214 zu minimieren. Die zweite Verbindungsschicht 208 kann die große Differenz der CTE-Koeffizienten der betreffenden Materialien abschwächen. Beispielsweise sind die Materialien mit den höchsten Beiträgen das Material der Komponente 200 und das Material des Komponententrägers 206. Beispielsweise betragen der CTE-Wert für das Si-Substrat etwa 2,5 ppm/K und der CTE-Wert für den Cu-Leiterrahmen 16,5 ppm/K. Gemäß einer Ausführungsform weist die zweite Verbindungsschicht 208 einen CTE-Wert im Bereich von etwa 5 ppm/K bis etwa 200 ppm/K, z. B. etwa 20 ppm/K bis etwa 100 ppm/K, auf, um eine Spannungsentlastung für die resultierende Vorrichtung, nachdem der Kontakt gebildet wurde, bereitzustellen.
  • Die zweite Verbindungsschicht 208 kann organische nicht leitende Materialien aufweisen. Beispielsweise kann die zweite Verbindungsschicht ein Polymer aufweisen. Die zweite Verbindungsschicht 208 kann eine elastische Polymerisolationsverbindungsschicht sein. Gemäß einer Ausführungsform weist die zweite Verbindungsschicht 208 Polymere mit einer kurzzeitigen thermischen Stabilität von bis zu etwa 400°C auf, um hohen Löttemperaturen zu widerstehen. Das Material der zweiten Verbindungsschicht 208 kann stark vernetzte Epoxid- oder Acrylatharze, Polyimide oder thermoplastische Hochleistungsmaterialien, wie Polyphenylensulfide (PPS), Polysulfone (PSU) oder Flüssigkristallpolymere (LCP), aufweisen. Die zweite Verbindungsschicht kann nicht leitende Füllteilchen aufweisen. Die zweite Verbindungsschicht 208 kann gute Haftungs- und gute Benetzungseigenschaften aufweisen.
  • Gemäß einer Ausführungsform kann das zweite Verbindungsmaterial 208 elektrisch leitend sein. Beispielsweise kann das leitende Material ein Polymer der gleichen Typen wie der vorstehend beschriebenen mit einer ausreichend hohen Konzentration eines leitenden Füllmaterials sein. Das leitende Füllmaterial kann aus kleinen leitenden Teilchen (< 5 μm) bestehen, die in dem Polymer gleichmäßig verteilt sind. Diese Füllteilchen können beispielsweise Silber (Ag) oder Kupfer (Cu) aufweisen. Alternativ können die Füllteilchen kohlenstoffartige Graphen- oder Kohlenstoffnanoröhrchen (CNT) sein. Andere leitende Verbindungsmaterialien können ein Polymer oder Copolymer der vorstehend erwähnten Basispolymere mit Verbindungen, die eine inhärente Leitfähigkeit aufweisen, wie Polyanilin, Polyacetylen oder Polythiopen, umfassen. Die zweite Verbindungsschicht 208 kann eine elastische leitende Polymerverbindungsschicht sein. Die zweite leitende Verbindungsschicht 208 kann keine Metallschicht sein.
  • Die erste Verbindungsschicht 204 und die zweite Verbindungsschicht 208 bilden die Hybridverbindungsschicht. Die Hybridverbindungsschicht kann ein Verhältnis von etwa 9/1 bis etwa 7/3 zwischen der ersten Verbindungsschicht 204 und der zweiten Verbindungsschicht 208 aufweisen. Die Hybridverbindungsschicht kann nicht über der gesamten unteren Fläche der Komponente 200 liegen, sondern nur über einem Teil der unteren Fläche der Komponente 200.
  • Die mit einem Gehäuse versehene elektrische Vorrichtung 20 weist ferner eine Verkapselung 210 auf. Das Verkapselungsmaterial der Verkapselung 210 kann eine Formverbindung oder ein Laminat sein. Beispielsweise kann das Verkapselungsmaterial thermisch aushärtende Materialien in der Art einer Epoxidharz-, Polyurethan- oder Polyacrylatverbindung umfassen. Alternativ kann das Verkapselungsmaterial thermoplastische Materialien, wie Polysulfone, Polyphenylensulfide oder Polyetherimide, umfassen. Bei einem Beispiel kann die Verkapselung 210 ein Polyimid in der Art eines Si-modifizierten Polyimids aufweisen.
  • 3 zeigt eine andere Ausführungsform einer mit einem Gehäuse versehenen elektrischen Vorrichtung 30. Die mit einem Gehäuse versehene elektrische Vorrichtung 30 umfasst eine Komponente 300, eine BSM-Schicht 302, eine erste Verbindungsschicht 304, einen Träger 306 und eine Verkapselung 310. Diese Elemente weisen gleiche oder ähnliche Materialien auf wie bei der Ausführungsform aus 2. Die zweite Verbindungsschicht weist allerdings das Verkapselungsmaterial der Verkapselung 310 auf. Das Verkapselungsmaterial kann den geeigneten Elastizitätskoeffizienten, CTE-Koeffizienten oder Kombinationen davon aufweisen. Das Verkapselungsmaterial kann Schutz vor einer mechanischen oder korrosiven Beschädigung bereitstellen. Ein Vorteil der Ausführungsform aus 3 besteht darin, dass sie sehr kostenwirksam ist, weil wenige Verarbeitungsschritte erforderlich sind, um die mit einem Gehäuse versehene elektrische Vorrichtung 30 herzustellen.
  • 4 zeigt eine Ausführungsform eines Flussdiagramms 400 zur Herstellung einer mit einem Gehäuse versehenen elektrischen Komponente. In einem ersten Schritt 405 wird ein Träger bereitgestellt. Der Träger kann ein Werkstück, ein Substrat, ein Wafer oder eine gedruckte Leiterplatte (PCB) sein. Alternativ ist der Träger ein Substrat mit darauf angeordneten nicht mit einem Gehäuse versehenen Chips oder Komponenten. Gemäß einer Ausführungsform kann der Wafer ein Halbleitermaterial oder ein Verbindungsmaterial und eine oder mehrere darauf angeordnete Zwischenverbindungsmetallisierungsschichten aufweisen. Eine Passivierungsschicht wird über den Zwischenverbindungsmetallisierungsschichten angeordnet, und die Chipkontaktstellen werden auf der Passivierungsschicht angeordnet oder durch diese definiert.
  • In Schritt 410 wird eine rückseitige Metallisierungsschicht (BSM-Schicht) über der Rückseite des Trägers ausgebildet. Die Rückseite des Trägers kann die Seite sein, auf der sich eine geringere Anzahl von Elementen befindet als auf der Oberseite des Trägers. Die BSM-Schicht kann eine Einzelschicht sein oder aus mehreren Schichten bestehen. Die BSM-Schicht kann beispielsweise durch Galvanisieren, chemische Dampfabscheidung (CVD), Ionenstrahlsputtern oder reaktives Sputtern aufgebracht werden.
  • In einem weiteren Schritt 415 wird die erste Verbindungsschicht oder leitende Verbindungsschicht (beispielsweise aus Lötmaterial) über der BSM-Schicht gebildet. Die erste Verbindungsschicht kann in einem unstrukturierten Abscheidungsprozess gebildet werden. Das Material der ersten Verbindungsschicht, beispielsweise ein Lötmaterial, kann durch Galvanisieren, Dampfabscheidung, Dampfsputtern, Sprühen, Aufspritzen oder Kügelchenaufbringung aufgebracht werden. Alternativ kann das Material auf die BSM-Schicht aufgedruckt oder darauf verteilt werden oder in Form einer Lötpaste aufgebracht werden.
  • In Schritt 420 wird die erste Verbindungsschicht strukturiert. Die erste Verbindungsschicht wird so strukturiert, dass sie über einem ersten Gebiet (beispielsweise einem zentralen Gebiet) einer Komponente von mehreren in oder auf dem Träger oder der BSM-Schicht angeordneten Komponenten bleibt. Die erste Verbindungsschicht wird über einem zweiten Gebiet (beispielsweise einem peripheren Gebiet) der Komponentenrückseite oder der BSM-Schicht entfernt. Gemäß einer Ausführungsform werden bis zu 30% der ersten Verbindungsschicht auf der rückseitigen Fläche der Komponente oder BSM-Schicht entfernt. Alternativ werden bis zu 10% der ersten Verbindungsschicht auf der rückseitigen Fläche der Komponente oder BSM-Schicht entfernt. Ein von der ersten Verbindungsschicht freies zweites Gebiet (beispielsweise ein peripheres Gebiet) wird über der BSM-Schicht gebildet.
  • Die 5a und 5b zeigen eine Schnittansicht und eine Draufsicht einer Ausführungsform einer rückseitigen Schichtanordnung für eine einzelne Komponente. Die BSM-Schicht 502 bedeckt die gesamte rückseitige Fläche der Komponente 500, während die erste Verbindungsschicht 504 nur ein zentrales Gebiet der rückseitigen Fläche der Komponente 500 bedeckt. Die erste Verbindungsschicht 504 wird im peripheren Gebiet der rückseitigen Fläche der Komponente 500 entfernt.
  • Gemäß einer Ausführungsform kann die erste Verbindungsschicht teilweise oder flächenselektiv durch Laserabtragung entfernt werden. Die erste Verbindungsschicht kann unter Verwendung von Nd:YAG- und Excimerlasern, welche UV-Licht mit einer Wellenlänge von 193 oder 248 nm erzeugen, entfernt werden. Das flächenselektive Entfernen der ersten Verbindungsschicht (beispielsweise aus Lötmaterial) kann durch stark fokussierte Laserstrahlen oder durch optisches Abschirmen des Randgebiets erreicht werden. Eine Wärmebehandlung des rückseitigen Komponentenstapels während der Laserabtragung kann die Verdampfung von Lötmaterialien unterstützen und eine unerwünschte Neuablagerung der ersten Verbindungsschicht (beispielsweise aus Lötmaterial) in den Kantengebieten, die frei von der ersten Verbindungsschicht (beispielsweise frei von Lötmaterial) bleiben sollten, minimieren.
  • Gemäß einer Ausführungsform kann die erste Verbindungsschicht durch eine Nass- oder Trockenätzprozedur teilweise entfernt werden. Die Ätzprozedur ermöglicht es, die Grenzlinie zwischen Gebieten, die von der ersten Verbindungsschicht (beispielsweise Lötmaterial) bedeckt sind, und Gebieten, die nicht von der ersten Verbindungsschicht (beispielsweise Lötmaterial) bedeckt sind, mit einer hohen Justierungsgenauigkeit und einer hohen Profilqualität zu strukturieren. Lithographiebasierte Strukturierungsprozesse und anschließende Ätzprozesse sind ideal geeignet, um mehrere Lötmuster mit lötmaterialfreien Randgebieten zu strukturieren.
  • 6 zeigt eine detaillierte Draufsicht einer Ausführungsform einer Rückseite eines Trägers (beispielsweise eines Wafers) mit vier angrenzenden rechteckigen Komponenten. Diese vier Komponenten 620–650 sind Teil mehrerer Komponenten, die sich über den gesamten Träger (beispielsweise Wafer) erstrecken. Die Rückseite des Trägers (beispielsweise Wafers) ist mit der BSM-Schicht bedeckt. Die Fläche der BSM-Schicht, die mit der ersten Verbindungsschicht (beispielsweise Lötmaterial) 604 bedeckt bleibt, ist von einem Gebiet 602 umgeben, das von der ersten Verbindungsschicht (beispielsweise Lötmaterial) frei ist, wobei die Breite des Gebiets 602 in x-Richtung d1 ist 608 und in y-Richtung d2 ist 606. Die Breiten d1 und d2 können gleich oder verschieden sein.
  • Die kreuzartigen Balken, welche die einzelnen Komponenten 620–640 trennen, entsprechen der Fläche des Trägers (beispielsweise Wafers), die während der Vereinzelung verloren geht. Die Breite des Vereinzelungsbalkens 610 ist als ddice markiert. Folglich kann der Strukturierungsabstand zwischen benachbarten von Lötmaterial bedeckten Gebieten in x-Richtung 2d1 + ddice und in y-Richtung 2d2 + ddice sein.
  • Die erste Verbindungsschicht wird über den peripheren Gebieten durch Nassätzen oder Trockenätzen (nach der Strukturierung eines Photoresists) entfernt. Bei einem Nassätzen wird das Lötmaterial beispielsweise mit einer wässrigen Lösung von HCl/HF (1:1) oder HCl/HNO3 (1:1) entfernt. Der Nassätzprozess ist von isotroper Natur. Bei einem Trockenätzen wird das Lötmaterial beispielsweise durch RIE entfernt. Ätzgase für Metalle können fluorhaltige Verbindungen, wie CF4, CHF3, CH2F2, C4F8, C4F6, SiF4, oder SF6, oder chlorhaltige Verbindungen (wie Cl2, CCl4, HCl), häufig mit Beigebungen mit N2, Edelgasen (He, Ar) oder O2, enthalten. Mischungen von fluor- und chlorhaltigen Gasen mit hinzugefügtem O2 können für viele Lötmaterialentfernungsprozesse erfolgreich eingesetzt werden. Nach Abschluss des Nass- oder Trockenätzprozesses wird der Photoresist entfernt.
  • Gemäß einer Ausführungsform wird die erste Verbindungsschicht (beispielsweise aus Lötmaterial) selektiv auf der BSM-Schicht gebildet, so dass die erste Verbindungsschicht nur das zentrale Gebiet der rückseitigen Fläche der Komponenten, jedoch nicht das periphere Gebiet dieser rückseitigen Fläche, bedeckt. Die erste Verbindungsschicht kann durch selektives Aufbringen von Lötmaterial bei mechanischer Randabschirmung, Aufsprühen/Aufspritzen von Lötmaterial oder Schablonendruck einer Lötpaste gebildet werden.
  • Als nächstes wird bei 425 eine zweite Verbindungsschicht (beispielsweise eine Pufferschicht in der Art einer Polymerschicht) in dem Gebiet gebildet, in dem die erste Verbindungsschicht entfernt wurde. Die zweite Verbindungsschicht kann über der ersten Verbindungsschicht und der freigelegten BSM-Schicht aufgebracht werden. Alternativ kann die zweite Verbindungsschicht selektiv über der freigelegten BSM-Schicht aufgebracht werden. Die zweite Verbindungsschicht kann das Gebiet füllen, in dem die erste Verbindungsschicht entfernt worden ist. Die zweite Verbindungsschicht kann direkt auf der BSM-Schicht gebildet werden. Die zweite Verbindungsschicht kann durch Schleuderbeschichten und Aufbringen von Lösungen aus organischen Materialien oder Druckmaterialien gebildet werden. Eine Verdampfung von Lösungsmitteln kann in einem Ausheizen nach dem Aufbringen geschehen. Unerwünschtes Material der zweiten Verbindungsschicht wird durch chemischmechanisches Polieren (CMP) oder andere Verfahren, wie Schleifen/Polieren, entfernt.
  • Gemäß einer Ausführungsform kann das zweite Verbindungsschichtmaterial in den Bereichen, in denen die erste Verbindungsschicht entfernt wurde, gequetscht werden. Alternativ wird die zweite Verbindungsschicht angrenzend an die selektiv aufgebrachte erste Verbindungsschicht angeordnet. Überschüssiges Material der zweiten Verbindungsschicht, das aus der Komponentenperipherie vorsteht, kann beispielsweise durch Laserabtragung entfernt werden.
  • In einem optionalen Schritt 430 wird die zweite Verbindungsschicht oder Pufferschicht (beispielsweise Polymermaterialverbindungsschicht) vorgehärtet, um eine Handhabung des Trägers (beispielsweise Wafers) in der Art einer Vereinzelung des Trägers und eines Transports des Trägers zu erleichtern. Das Vorhärten kann bei Temperaturen zwischen etwa 80°C und etwa 200°C erfolgen.
  • In Schritt 435 wird der Träger unter Bildung mehrerer einzelner Komponenten, die jeweils eine rückseitige Hybridverbindungsschichtanordnung mit der ersten Verbindungsschicht und der zweiten Verbindungsschicht aufweisen, vereinzelt. Dann werden die einzelnen Komponenten bei 440 umgedreht und auf einem Komponententräger montiert. Insbesondere wird die einzelne Komponente in einem Komponentenanbringungsbereich des Komponententrägers angeordnet.
  • Gemäß einer Ausführungsform kann die Komponente durch Diffusionsbonden am Komponententräger angebracht werden. Beispielsweise wird die Kontaktfläche der Hybridverbindungsschicht auf der Rückseite der Komponente in physikalischen Kontakt mit einer Komponententrägerfläche (beispielsweise Leiterrahmenfläche) gebracht. Um ein intermetallisches Kornwachstum entlang der Kontaktfläche zwischen dem ersten Verbindungsmaterial (beispielsweise Lötmaterial) und dem Metall (beispielsweise Cu) des Komponententrägers (beispielsweise des Leiterrahmens) zu erzeugen, kann die Temperatur auf etwa 20°C bis etwa 50°C über den Schmelzpunkt des ersten Verbindungsmaterials (beispielsweise Lötmaterials) gesetzt werden. Die Bondtemperatur kann verringert werden, wenn eutektische erste Verbindungsmaterialien (beispielsweise Lötmaterial) verwendet werden. Beispielsweise beträgt die eutektische Temperatur für eutektische Legierungen für Au/Sn etwa 231°C, für Au/Si etwa 370°C oder für Au/In etwa 156°C. Das Bonden kann in einer reduzierenden Atmosphäre (4% H2 in N2) ausgeführt werden. Temperaturen im Bereich von etwa 300°C bis etwa 400°C können ausreichen, um starke chemische Bindungen zwischen der Komponententrägerfläche (beispielsweise der Leiterrahmenfläche) und der Pufferschicht (beispielsweise Polymerschicht) zu bilden (beispielsweise durch Metall-O-C oder Metall-O-Si-Bindungen).
  • Alternativ kann die Komponente durch reaktives Bonden angebracht werden. Nachdem die Hybridverbindungsschicht an der Komponentenrückseite in physikalischen Kontakt mit dem Komponententräger gebracht wurde, kann eine sich selbst ausbreitende exotherme Reaktion innerhalb der BSM-Schicht von der Peripherie des mehrschichtigen reaktiven Bondstapels eingeleitet werden, was zu einer Ausbreitung der Wärmeerzeugung über die gesamte Kontaktfläche führt und das Schmelzen der darüber liegenden Lotschicht herbeigeführt wird. Beispielsweise kann eine sich selbst ausbreitende exotherme Reaktion mit einem Energieimpuls durch Wärme, Druck oder einen Laserimpuls eingeleitet werden.
  • In Schritt 445 wird die Komponente an den Komponententräger gebondet. Beispielsweise werden Komponentenkontaktstellen der oberen Fläche der Komponente an Trägerkontaktstellen des Komponententrägers gebondet. Die Komponentenkontaktstellen der Komponente werden drahtgebondet, kügelchengebondet oder auf andere Weise an die Trägerkontaktstellen gebondet. Die Drähte bestehen aus einem Metall, wie Aluminium (Al), Kupfer (Cu), Silber (Ag) oder Gold (Au).
  • In Schritt 450 wird die Komponente mit einer Formverbindung eingekapselt. Die Formverbindung kann ein thermisch aushärtendes Material oder ein thermoplastisches Material aufweisen. Die Formverbindung kann ein grobkörniges Material aufweisen. Gemäß einer Ausführungsform kann ein Druckformen angewendet werden, um die Komponente/Träger-Einheit(en) einzukapseln. Das Formmaterial in der Art eines thermisch aushärtenden Formmaterials wird unter Druck in die Formungskammer übertragen und füllt die Formhohlräume. Es kann ein Nachhärtungsschritt folgen.
  • Alternativ kann ein Spritzgießen verwendet werden. Beispielsweise können Kunststoffpellets mehrere Erwärmungszonen durchlaufen, bis sie aus der letzten Erwärmungszone in einem geschmolzenen Zustand austreten. Von dort wird das Formmaterial in die Formungskammer gespritzt, wo eine Verfestigung geschieht. Das Spritzgießen kann sowohl auf thermoplastische als auch thermisch aushärtende Kunststoffmaterialien angewendet werden. Unabhängig vom eingesetzten Formungsverfahren werden die sich ergebenden Gehäuse anschließend einem Entgratungsvorgang unterzogen, um überschüssiges Harz zu entfernen. Das Entgraten wird unter Verwendung von Mischungen feiner abrasiver Teilchen in Kombination mit Hochdruckluft oder einem Hochdruckwasserschlamm ausgeführt.
  • Schließlich wird der verkapselte Komponententräger bei 455 in mit einem Gehäuse versehene elektrische Komponenten, die jeweils eine Komponente aufweisen, zerlegt. Beispielsweise werden die einzelnen mit einem Gehäuse versehenen elektrischen Komponenten unter Verwendung einer Wafersäge vereinzelt.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile detailliert beschrieben wurden, ist zu verstehen, dass verschiedene Änderungen, Austauschungen und Modifikationen vorgenommen werden können, ohne vom Gedanken und vom Schutzumfang der durch die anliegenden Ansprüche definierten Erfindung abzuweichen.
  • Überdies sollte der Schutzumfang der vorliegenden Erfindung nicht als auf die jeweiligen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Stoffzusammensetzung, der Mittel, der Verfahren und der Schritte, die in der Beschreibung dargelegt sind, eingeschränkt verstanden werden. Durchschnittsfachleute werden anhand der Offenbarung der vorliegenden Erfindung leicht verstehen, dass Prozesse, Maschinen, Herstellungsverfahren, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte, ob gegenwärtig existierend oder später zu entwickelnd, welche im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis erzielen wie die entsprechenden hier beschriebenen Ausführungsformen, gemäß der vorliegenden Erfindung verwendet werden können. Dementsprechend sollen die anliegenden Ansprüche innerhalb ihres Schutzumfangs solche Prozesse, Maschinen, Herstellungsverfahren, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte einschließen.

Claims (22)

  1. Mit einem Gehäuse versehene elektrische Vorrichtung (20), welche aufweist: • eine Komponente (200), die eine Komponentenkontaktfläche aufweist, • einen Träger (206), der eine Trägerkontaktfläche aufweist, • eine erste leitende Verbindungsschicht (204), welche die Komponentenkontaktfläche mit der Trägerkontaktfläche verbindet, wobei die erste leitende Verbindungsschicht (204) über einem ersten Gebiet der Komponentenkontaktfläche liegt, und • eine zweite Verbindungsschicht (208), welche die Komponentenkontaktfläche mit der Trägerkontaktfläche verbindet, wobei die zweite Verbindungsschicht (208) über einem zweiten Gebiet der Komponentenkontaktfläche liegt und wobei die zweite Verbindungsschicht (208) eine Polymerschicht aufweist.
  2. Elektrische Vorrichtung (20) gemäß Anspruch 1, • wobei die erste leitende Verbindungsschicht (204) über etwa 70% bis etwa 90% der Komponentenkontaktfläche liegt; und • wobei die zweite Verbindungsschicht (208) über etwa 30% bis etwa 10% der Komponentenkontaktfläche liegt.
  3. Elektrische Vorrichtung (20) gemäß Anspruch 1 oder 2, wobei die zweite Verbindungsschicht (208) eine elastische Komponente zwischen etwa 1 MPa bis etwa 50 MPa aufweist.
  4. Elektrische Vorrichtung (20) gemäß einem der Ansprüche 1 bis 3, wobei die zweite Verbindungsschicht (208) eine CTE-Komponente zwischen etwa 5 ppm/K bis etwa 200 ppm/K aufweist.
  5. Elektrische Vorrichtung (20) gemäß einem der Ansprüche 1 bis 4, wobei die zweite Verbindungsschicht (208) eine leitende Verbindungsschicht (208) aus einem elastischen Polymer aufweist.
  6. Elektrische Vorrichtung (20) gemäß Anspruch 5, wobei die leitende Verbindungsschicht (208) aus einem elastischen Polymer leitende Füllteilchen aufweist.
  7. Elektrische Vorrichtung (20) gemäß einem der Ansprüche 1 bis 6, wobei die zweite Verbindungsschicht (208) eine isolierende Verbindungsschicht (208) aus einem elastischen Polymer ist.
  8. Elektrische Vorrichtung (20) gemäß Anspruch 7, wobei die isolierende Verbindungsschicht (208) aus einem elastischen Polymer nicht leitende Füllteilchen aufweist.
  9. Elektrische Vorrichtung (20) gemäß einem der Ansprüche 1 bis 8, wobei die zweite Verbindungsschicht (208) die mechanischen Spannungen entlang der Peripherie der Komponente (200) verringert.
  10. Elektrische Vorrichtung (20) gemäß einem der Ansprüche 1 bis 9, wobei der Träger (206) einen Leiterrahmen aufweist und wobei die Komponente (200) einen Halbleiterchip mit einer rückseitigen Metallisierungsschicht aufweist.
  11. Halbleitervorrichtungsgehäuse, welches aufweist: • eine Halbleitervorrichtung (20), welche einen Drainkontakt an einer unteren Hauptfläche aufweist, • einen Leiterrahmen mit einer Leiterrahmenkontaktfläche, • eine Hybridverbindungsschicht, welche das Draingebiet mit der Leiterrahmenkontaktfläche verbindet, wobei die Hybridverbindungsschicht eine Lotschicht, die über mehr als etwa 70% der unteren Hauptfläche liegt, und eine Polymerverbindungsschicht, die seitlich angrenzend an die Lotschicht angeordnet ist und über weniger als etwa 30% der unteren Hauptfläche liegt, aufweist, und • eine Verkapselung (210), welche die Halbleitervorrichtung (20) einkapselt.
  12. Halbleitervorrichtungsgehäuse gemäß Anspruch 11, • wobei die Lotschicht über etwa 70% bis etwa 90% der unteren Fläche liegt; und • wobei die Polymerverbindungsschicht über etwa 10% bis etwa 30% der unteren Fläche liegt.
  13. Halbleitervorrichtungsgehäuse gemäß Anspruch 12, wobei die Lotschicht mechanisch steif ist und wobei die Polymerverbindungsschicht mechanisch elastisch ist.
  14. Halbleitervorrichtungsgehäuse gemäß Anspruch 13, ferner aufweisend: • eine rückseitige Metallisierungsschicht (202), die über der unteren Fläche liegt, und • wobei der Leiterrahmen ein Kupferleiterrahmen ist.
  15. Verfahren zur Herstellung einer elektrischen Vorrichtung (20), wobei das Verfahren folgende Schritte aufweist: • Bilden einer rückseitigen Metallisierungsschicht (BSM-Schicht) (202) über der Rückseite eines Trägers (206), • selektives Bilden einer leitenden Verbindungsschicht über der BSM-Schicht (202), wobei die leitende Verbindungsschicht in einem zentralen Gebiet einer Komponente (200) von mehreren Komponenten (200) des Trägers (206) angeordnet wird, • Vereinzeln einer Komponente (200) aus dem Träger (206), • Bonden der Komponente (200) an einen Komponententräger und • Verkapseln der Komponente (200) und zumindest eines Teils des Komponententrägers.
  16. Verfahren gemäß Anspruch 15, bei welchem ferner eine Polymermaterialverbindungsschicht in einem Peripheriegebiet der Komponente (200) gebildet wird.
  17. Verfahren gemäß Anspruch 16, wobei die Polymermaterialverbindungsschicht leitende Füllteilchen aufweist.
  18. Verfahren gemäß Anspruch 16, wobei die Polymermaterialverbindungsschicht nicht leitende Füllteilchen aufweist.
  19. Verfahren gemäß einem der Ansprüche 16 bis 18, wobei die Polymermaterialverbindungsschicht vorgehärtet wird.
  20. Verfahren gemäß einem der Ansprüche 16 bis 19, wobei das Bonden der Komponente (200) an den Komponententräger das Härten der Polymermaterialverbindungsschicht aufweist.
  21. Verfahren gemäß einem der Ansprüche 15 bis 20, wobei das selektive Bilden der leitenden Verbindungsschicht das Bilden der leitenden Verbindungsschicht über der Rückseite des Trägers (206) und das Entfernen eines Teils der leitenden Verbindungsschicht aufweist.
  22. Verfahren gemäß einem der Ansprüche 15 bis 21, wobei das Verkapseln der Komponente (200) und des Komponententrägers das Formen der Komponente (200) und des Komponententrägers oder das Laminieren der Komponente (200) und des Komponententrägers aufweist.
DE102013106309A 2012-06-21 2013-06-18 Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung Withdrawn DE102013106309A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/529,969 US8835219B2 (en) 2012-06-21 2012-06-21 Device contact, electric device package and method of manufacturing an electric device package
US13/529,969 2012-06-21

Publications (1)

Publication Number Publication Date
DE102013106309A1 true DE102013106309A1 (de) 2013-12-24

Family

ID=49713827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106309A Withdrawn DE102013106309A1 (de) 2012-06-21 2013-06-18 Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung

Country Status (3)

Country Link
US (1) US8835219B2 (de)
CN (1) CN103515351B (de)
DE (1) DE102013106309A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016117826A1 (de) 2016-09-21 2018-03-22 Infineon Technologies Ag Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür
DE102018131775A1 (de) * 2018-12-11 2020-06-18 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2023194153A1 (de) * 2022-04-08 2023-10-12 Ams-Osram International Gmbh Zusammensetzung, verfahren zum verbinden eines trägers und einer elektronischen komponente und elektronisches bauelement

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115688B2 (en) 2015-05-29 2018-10-30 Infineon Technologies Ag Solder metallization stack and methods of formation thereof
CN107958857B (zh) * 2017-11-28 2024-03-19 北方电子研究院安徽有限公司 一种压块触发装置和环氧树脂真空低压封装工艺方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124615A (ja) * 1994-10-24 1996-05-17 Hitachi Chem Co Ltd 電気部材の接続構造
JP2004221293A (ja) * 2003-01-15 2004-08-05 Sony Corp 半導体装置とその製造方法
TW583757B (en) * 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
KR100576156B1 (ko) * 2003-10-22 2006-05-03 삼성전자주식회사 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
TWI277190B (en) * 2006-03-07 2007-03-21 Ind Tech Res Inst Package structure for electronic device
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
US8283756B2 (en) 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
US8633586B2 (en) * 2008-03-26 2014-01-21 Stats Chippac Ltd. Mock bump system for flip chip integrated circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016117826A1 (de) 2016-09-21 2018-03-22 Infineon Technologies Ag Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür
DE102016117826B4 (de) 2016-09-21 2023-10-19 Infineon Technologies Ag Elektronikmodul und herstellungsverfahren dafür
DE102018131775A1 (de) * 2018-12-11 2020-06-18 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2023194153A1 (de) * 2022-04-08 2023-10-12 Ams-Osram International Gmbh Zusammensetzung, verfahren zum verbinden eines trägers und einer elektronischen komponente und elektronisches bauelement

Also Published As

Publication number Publication date
US20130341778A1 (en) 2013-12-26
CN103515351B (zh) 2016-05-18
CN103515351A (zh) 2014-01-15
US8835219B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102012104761B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102014102006B4 (de) Halbleitermodul
DE102013103015B4 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
US20130049182A1 (en) Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
EP0610709A1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE102013106309A1 (de) Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
CN108292628A (zh) 全模制周边堆叠封装设备
DE102010037439A1 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102013113232A1 (de) Gehäuste Halbleitervorrichtung mit Zugspannung und Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung mit Zugspannung
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102013106378B4 (de) Verfahren zur herstellung eines chipgehäuses
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE102013109095A1 (de) Halbleitergehäusevorrichtung mit passiven energiebauteilen
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
DE102021111920A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102013106994A1 (de) Bauteil und Verfahren zur Herstellung eines Bauteils mittels eines ultradünnen Trägers
DE102013109028A1 (de) Verfahren zur Herstellung eines Bauelements, umfassend das Schneiden eines Trägers
DE102015122282A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned