DE102016117826A1 - Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür - Google Patents

Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür Download PDF

Info

Publication number
DE102016117826A1
DE102016117826A1 DE102016117826.8A DE102016117826A DE102016117826A1 DE 102016117826 A1 DE102016117826 A1 DE 102016117826A1 DE 102016117826 A DE102016117826 A DE 102016117826A DE 102016117826 A1 DE102016117826 A1 DE 102016117826A1
Authority
DE
Germany
Prior art keywords
layer
metal stack
semiconductor substrate
electronic device
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016117826.8A
Other languages
English (en)
Other versions
DE102016117826B4 (de
Inventor
Paul Frank
Joachim Seifert
Tobias Schmidt
Eric GRAETZ
Gretchen Adema
Evelyn Napetschnig
Michael Ehmann
Werner Robl
Thomas Bertaud
Kamil Karlovsky
Stefan Woehlert
Frank Eric Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016117826.8A priority Critical patent/DE102016117826B4/de
Priority to US15/692,495 priority patent/US10741402B2/en
Priority to CN201710854614.XA priority patent/CN107863332B/zh
Priority to CN202110735338.1A priority patent/CN113471162A/zh
Publication of DE102016117826A1 publication Critical patent/DE102016117826A1/de
Priority to US16/926,162 priority patent/US11615963B2/en
Application granted granted Critical
Publication of DE102016117826B4 publication Critical patent/DE102016117826B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden eine elektronische Vorrichtung, ein die elektronische Vorrichtung umfassendes Elektronikmodul und Verfahren zur Herstellung dieser gezeigt. Die elektronische Vorrichtung umfasst ein Halbleitersubstrat und einen auf dem Halbleitersubstrat angeordneten Metallstapel, wobei der Metallstapel eine erste Schicht umfasst, wobei die erste Schicht NiSi umfasst.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft eine elektronische Vorrichtung, ein Elektronikmodul und Herstellungsverfahren dafür.
  • STAND DER TECHNIK
  • Hersteller von elektronischen Vorrichtungen versuchen andauernd, die Leistungsfähigkeit ihrer Produkte zu vergrößern, und gleichzeitig die Herstellungskosten zu verringern. Ein kostenintensiver Bereich bei der Herstellung von elektronischen Vorrichtungen oder Elektronikmodulen ist die Erstellung von Metallstapeln, die auf einer Oberfläche eines Halbleitersubstrats angeordnet sind. Eine Rückseitenmetallisierung (BSM) kann ein Beispiel für einen solchen Metallstapel sein. Solche Metallstapel können eine erste Schicht umfassen, die beim Löten des Halbleitersubstrats an einen Träger mit einer Lotschicht reagiert. Verbesserungen an solchen Metallstapeln, zum Beispiel Verbesserungen in der ersten Schicht, sowie verbesserte Lötverfahren können dabei helfen, die Herstellungskosten zu verringern, die Zuverlässigkeit von Lötverbindungen zu verbessern und Waferbiegung und Chipbiegung zu verringern. Aus diesen und anderen Gründen wird die vorliegende Erfindung benötigt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis von Ausführungsformen zu gewährleisten, und sind in die vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne Weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu relativ zueinander. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt schematisch eine Querschnittsansicht eines Beispiels für eine elektronische Vorrichtung gemäß der Erfindung.
  • 2 zeigt schematisch eine Querschnittsansicht eines Beispiels für ein Elektronikmodul gemäß der Erfindung.
  • 3 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung einer elektronischen Vorrichtung gemäß der Erfindung.
  • 4 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung eines Elektronikmoduls gemäß der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es kann jedoch für Fachleute erkennbar sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad dieser spezifischen Details ausgeübt werden können. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form gezeigt, um die Beschreibung eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. In dieser Hinsicht wird mit Bezug auf die Orientierung der Figur(en), die beschrieben werden, Richtungsterminologie verwendet, wie etwa „oben“, „unten“, „links“, „rechts“, „oberes“, „unteres“ usw. Da Komponenten von Ausführungsformen in einer Anzahl von verschiedenen Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Während ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform mit Bezug auf nur eine von mehreren Implementierungen offenbart werden kann, können zusätzlich ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wenn es für eine beliebige gegebene oder konkrete Anwendung erwünscht und vorteilhaft ist, sofern es nicht spezifisch anders erwähnt wird oder technisch eingeschränkt ist. Es können die Ausdrücke „gekoppelt“ und „verbunden“ zusammen mit ihren Ableitungen verwendet werden. Es versteht sich, dass diese Ausdrücke benutzt werden können, um anzugeben, dass zwei Elemente miteinander kooperieren oder in Interaktion treten, gleichgültig, ob sie sich in direktem physischen oder elektrischen Kontakt befinden oder sie sich nicht in direktem Kontakt miteinander befinden; es können dazwischentretende Elemente oder Schichten zwischen den „gebondeten“, „angebrachten“ oder „verbundenen“ Elementen vorgesehen sein.
  • Die nachfolgend weiter beschriebenen Halbleitersubstrate oder Halbleiterchips können verschiedene Typen aufweisen und können durch verschiedene Technologien hergestellt werden. Die Ausführungsformen einer elektronischen Vorrichtung und eines Elektronikmoduls und eines Verfahrens zur Herstellung einer elektronischen Vorrichtung und eines Elektronikmoduls können verschiedene Arten von Halbleiterchips oder Schaltungen, die in den Halbleiterchips enthalten sind, verwenden, darunter Wechselstrom-Gleichstrom- oder Gleichstrom-Gleichstrom-Wandlerschaltungen, Leistungs-MOS-Transistoren, Leistungs-Schottky-Dioden, JFETs (Sperrschicht-Gate-Feldeffekttransistoren), Leistungs-Bipolartransistoren, integrierte Logikschaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, Sensorschaltungen, MEMS (mikroelektromechanische Systeme), integrierte Leistungsschaltungen, Chips mit integrierten passiven Elementen usw. Die Ausführungsformen können auch Halbleiterchips benutzen, die MOS-Transistorstrukturen oder Vertikal-Transistorstrukturen umfassen, wie zum Beispiel IGBT-Strukturen (Bipolartransistor mit isoliertem Gate), Dioden oder im Allgemeinen Transistorstrukturen, bei denen mindestens eine elektrische Kontaktstelle auf einer ersten Hauptseite des Halbleiterchips angeordnet ist und mindestens eine andere elektrische Kontaktstelle auf einer zweiten Hauptseite des Halbleiterchips gegenüber der ersten Hauptseite des Halbleiterchips angeordnet ist. Außerdem können die Ausführungsformen von Isolationsmaterialien zum Beispiel zur Bereitstellung von Isolationsschichten in verschiedenen Arten von Gehäusen und Isolation für elektrische Schaltungen und Komponenten und/oder zur Bereitstellung von Isolationsschichten in verschiedenen Arten von Halbleiterchips oder Schaltungen, die in Halbleiterchips enthalten sind, verwendet werden, darunter die oben erwähnten Halbleiterchips und Schaltungen.
  • Die hier betrachteten Halbleitersubstrate oder Halbleiterchips können dünn sein. Die Halbleitersubstrate oder Halbleiterchips können aus spezifischen Halbleitermaterialien, zum Beispiel Si, SiC, SiGe, GaAs, GaN, oder aus einem beliebigen anderen Halbleitermaterial hergestellt werden und können ferner ein oder mehrere anorganische oder organische Materialien enthalten, die nicht Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle.
  • Die Halbleitersubstrate oder Chips können Kontaktstellen (oder Elektroden) aufweisen, die das Herstellen von elektrischem Kontakt mit den in den Halbleitersubstraten oder Chips enthaltenen integrierten Schaltungen erlauben. Die Elektroden können alle auf einer Hauptseite der Halbleitersubstrate oder Chips oder auf beiden Hauptseiten angeordnet sein. Sie können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial aufgebracht werden. Die Elektrodenmetallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Sie können zum Beispiel ein Material umfassen oder daraus hergestellt sein, das aus der Gruppe Cu, Ni, NiSn, Au, Ag, Pt, Pd, einer Legierung eines oder mehrerer dieser Metalle, einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial ausgewählt ist.
  • Die Halbleitersubstrate oder Chips können an einen Träger gebondet sein. Der Träger kann ein (permanenter) Vorrichtungsträger sein, der zur Kapselung verwendet wird. Der Träger kann eine beliebige Art von Material umfassen oder daraus bestehen, wie zum Beispiel keramisches oder Metallmaterial, Kupfer oder Kupferlegierung oder Eisen-Nickel-Legierung. Der Träger kann ein Leistungs-Elektroniksubstrat, einen Leiterrahmen, ein Substrat des Typs DCB (Direct Copper Bond), DAB (Direct Aluminum Bond) oder AMB (Active Metal Braze), ein IMS (Insulated Metal Substrate) oder eine PCB (Printed Circuit Board) umfassen. Der Träger kann mechanisch und elektrisch mit einem Kontaktelement der Halbleitersubstrate oder Chips verbunden sein. Die Halbleitersubstrate oder Chips können durch Löten mit dem Träger verbunden werden, zum Beispiel durch Wiederaufschmelzlöten und/oder Vakuumlöten und/oder Diffusionslöten. Wenn Diffusionslöten als die Verbindungstechnologie zwischen den Halbleitersubstraten oder Halbleiterchips und dem Träger verwendet wird, können Lotmaterialien verwendet werden, die aufgrund von Grenzflächendiffusionsprozessen nach dem Lötprozess zu intermetallischen Phasen an der Grenzfläche zwischen dem Halbleiter und dem Träger führen. Es kann ein Weichlötmaterial oder insbesondere ein zur Bildung von Diffusionslötbondungen fähiges Lötmaterial verwendet werden, zum Beispiel ein Lötmaterial, das ein oder mehrere Metallmaterialien umfasst, ausgewählt aus der Gruppe von Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu. Das Lötmaterial kann Pb umfassen oder es kann ein Pb-freies Lötmaterial verwendet werden.
  • Die Elektronikmodule können ein Einkapselungsmaterial umfassen, das den Halbleiterchip bzw. die Halbleiterchips bedeckt. Das Einkapselungsmaterial kann elektrisch isolierend sein. Das Einkapselungsmaterial kann ein beliebiges geeignetes Kunststoff- oder Polymermaterial umfassen oder daraus bestehen, wie z.B. ein Silikongel, ein duroplastisches, thermoplastisches oder thermisch härtendes Material oder Laminat (Prepreg) und kann z.B. Füllmaterialien enthalten. Es können verschiedene Techniken verwendet werden, um den Halbleiterchip bzw. die Halbleiterchips mit dem Einkapselungsmaterial einzukapseln, wie zum Beispiel Formpressen, Spritzguss, Pulverguss, Flüssigguss oder Lamination. Es können Wärme und/oder Druck verwendet werden, um das Einkapselungsmaterial aufzubringen.
  • Bei mehreren Ausführungsformen werden Schichten oder Schichtstapel aufeinander aufgebracht oder Materialien auf Schichten aufgebracht oder abgeschieden. Es versteht sich, dass Ausdrücke wie „aufgebracht“ oder „abgeschieden“ praktisch alle Arten und Techniken des Aufbringens von Schichten aufeinander abdecken sollen. Insbesondere sollen sie Techniken abdecken, bei denen Schichten auf einmal als Ganzes aufgebracht werden, wie zum Beispiel Laminierungstechniken sowie Techniken, bei denen Schichten in einer sequentiellen Weise abgeschieden werden, wie zum Beispiel Sputtern, Plattieren, Gießen, CVD usw.
  • Im Folgenden werden Beispiele für eine elektronische Vorrichtung mit einem auf einem Halbleitersubstrat oder einem Halbleiterchip angeordneten Metallstapel offenbart. Der Metallstapel kann auf einer Rückseite des Halbleitersubstrats angeordnet werden. Der Metallstapel kann auf einem Chippad des Halbleitersubstrats angeordnet werden und kann dafür ausgelegt werden, eine elektrische Verbindung zwischen dem Chippad und einem Träger, an dem das Halbleitersubstrat angebracht ist, bereitzustellen. Der Metallstapel kann eine einzige Metallschicht umfassen oder kann mehrere Metallschichten umfassen, zum Beispiel zwei Schichten, drei Schichten, vier Schichten oder mehr als vier Schichten. Der Metallstapel kann eine beliebige geeignete Größe oder Form aufweisen. Der Metallstapel kann eine Oberfläche des Halbleitersubstrats vollständig bedecken oder kann die Oberfläche nur teilweise bedecken.
  • Der Metallstapel kann eine erste Schicht umfassen, die dafür ausgelegt ist, als Reaktionspartner für eine Lotabscheidung während des Lötens zu fungieren. Die erste Schicht kann eine Verbindung aus Nickelsilizium (NiSi) umfassen und kann insbesondere aus NiSi bestehen. NiSi kann verglichen mit anderen Materialien wie zum Beispiel reinem Nickel oder einer Verbindung aus Nickelvanadium (NiV) überlegene Eigenschaften als eine erste Schicht aufweisen. Zum Beispiel kann NiSi während des Lötens verglichen mit Ni oder NiV langsamer mit Sn reagieren. Insbesondere kann etwa zweimal mehr NiV als NiSi aufgebraucht werden, wenn derselbe Lötprozess ausgeführt wird. Deshalb kann verglichen mit NiV eine dünnere Schicht bzw. können dünnere Schichten aus NiSi in einem Metallstapel verwendet werden. Dies kann die Herstellungszeit und die Kosten des Metallstapels verringern und kann auch Waferbiegung oder Chipbiegung minimieren, die durch die Differenz der thermischen Ausdehnungskoeffizienten (CTE) des Halbleitersubstrats und des Metallstapels verursacht wird.
  • Die erste Schicht kann unter Verwendung verschiedener in der Technik bekannter Abscheidungstechniken hergestellt werden. Zum Beispiel kann die erste Schicht unter Verwendung von Magnetronsputtern hergestellt werden. Im Gegensatz zu reinem Ni ist NiSi nicht ferromagnetisch und stört deshalb nicht das Magnetron einer Abscheidungskammer.
  • Magnetronsputtern kann in Gegenwart eines Prozessgases ausgeführt werden. Das Prozessgas kann ein Edelgas umfassen, zum Beispiel Ar, Xe, Kr oder Ne. Gemäß einem Aspekt der Erfindung kann das Prozessgas N (Stickstoff) umfassen. Das Prozessgas kann zum Beispiel N in der Menge von etwa 5%, 10%, 20%, 30%, 40%, 50%, 60%, 70%, 80% oder sogar mehr als 80% umfassen. Der Rest des Prozessgases kann aus Ar bestehen. Die Gegenwart von N im Prozessgas während des Magnetronsputterns kann die Integration von N-Unreinheiten in dem Metallstapel verursachen. Zum Beispiel können N-Unreinheiten in die erste Schicht integriert werden. N kann in eine erste Schicht mit NiSi integriert werden, so dass in der ersten Schicht NiN und/oder SiN gebildet werden. N kann sich positiv auf die Leistungsfähigkeit des Metallstapels, zum Beispiel die Qualität einer Lötverbindung zwischen dem Metallstapel und einem Träger, auswirken.
  • 1 zeigt ein Beispiel für eine elektronische Vorrichtung 100 gemäß einem ersten Aspekt der Erfindung. Die elektronische Vorrichtung 100 umfasst ein Halbleitersubstrat 110 und einen auf einer ersten Oberfläche 110A des Halbleitersubstrats angeordneten Metallstapel 120. Das Halbleitersubstrat 110 kann einen Halbleiterwafer oder einen einzelnen Halbleiterchip umfassen. Die erste Oberfläche 110A kann eine Rückseite des Halbleitersubstrats 110 sein. Das Halbleitersubstrat kann ein auf der ersten Oberfläche 110A angeordnetes (nicht gezeigtes) Chippad umfassen, und der Metallstapel 120 kann auf dem Chippad angeordnet und elektrisch damit verbunden sein.
  • Der Metallstapel 120 kann die erste Oberfläche 110A vollständig bedecken oder kann die erste Oberfläche 110A nur teilweise bedecken, wie in 1 gezeigt. Der Metallstapel 120 kann eine beliebige geeignete Form und eine beliebige geeignete Abmessung lateral oder vertikal mit Bezug auf die erste Oberfläche 110A aufweisen. Der Metallstapel 120 kann strukturiert oder unstrukturiert sein. Der Metallstapel 120 kann N-Unreinheiten wie oben beschrieben umfassen.
  • Der Metallstapel 120 kann eine erste Schicht 126 umfassen, wobei die erste Schicht 126 NiSi umfasst oder daraus besteht. Die erste Schicht 126 kann abhängig von den jeweiligen Anforderungen an die erste Schicht 126 eine beliebige geeignete Dicke aufweisen, wobei die Dicke entlang einer zu der ersten Oberfläche 110A senkrechten Richtung gemessen wird. Die erste Schicht 126 kann eine Dicke im Bereich von 50nm bis 2000nm aufweisen, insbesondere 100nm bis 1000nm, genauer 200nm bis 600nm und noch genauer 400nm bis 500nm. Die Dicke der ersten Schicht 126 kann auch etwa 300nm oder genau 300nm betragen.
  • Die erste Schicht 126 kann eine Menge an Si im Bereich von 2 Gew.-% bis 50 Gew.-% umfassen, insbesondere 2 Gew.-% bis 20 Gew.-%, genauer 3 Gew.-% bis 10 Gew.-%, genauer 4 Gew.-% bis 5 Gew.-% und noch genauer etwa 4,5 Gew.-% oder genau 4,5 Gew.-% der Gesamtmenge an Material der ersten Schicht 126.
  • Der Metallstapel 120 kann außer der ersten Schicht 126 zusätzliche Schichten umfassen. Zum Beispiel kann der Metallstapel eine auf der ersten Schicht 126 angeordnete dritte Schicht 128 umfassen. Die dritte Schicht 128 kann dafür ausgelegt sein, die erste Schicht 126 vor Korrosion zu schützen. Die dritte Schicht 128 kann ein beliebiges geeignetes Material oder eine beliebige geeignete Materialzusammensetzung umfassen oder daraus bestehen. Zum Beispiel kann die dritte Schicht 128 eines oder mehrere von Ag, Pt, Pd und Au umfassen oder daraus bestehen. Die dritte Schicht 128 kann eine beliebige geeignete Dicke aufweisen und kann zum Beispiel eine Dicke im Bereich von 50 nm bis 2000 nm, insbesondere 100nm bis 1000nm, genauer 150nm bis 500nm und noch genauer 200nm bis 300nm aufweisen. Die Dicke der dritten Schicht 128 kann auch etwa 200nm oder genau 200nm betragen.
  • Der Metallstapel 120 kann eine zweite Schicht 124 umfassen, wobei die zweite Schicht 124 zwischen der ersten Schicht 126 und dem Halbleitersubstrat 110 angeordnet ist. Die zweite Schicht 124 kann als Barrierenschicht wirken und die Diffusion von Verunreinigungen in das Halbleitersubstrat 110 verhindern. Die zweite Schicht 124 kann eine beliebige geeignete Dicke aufweisen, zum Beispiel eine Dicke von etwa oder genau 200nm. Die zweite Schicht 124 kann ein beliebiges geeignetes Material umfassen und kann zum Beispiel eines oder mehrere von Ti, WTi, Ta oder eine mindestens eines dieser Materialien umfassende Legierung umfassen oder daraus bestehen.
  • Der Metallstapel 120 kann eine zwischen der ersten Schicht 126 und dem Halbleitersubstrat 110 angeordnete vierte Schicht 122 umfassen. Falls der Metallstapel 120 eine zweite Schicht 124 umfasst, ist die vierte Schicht 122 zwischen der zweiten Schicht 124 und dem Halbleitersubstrat 110 angeordnet. Die vierte Schicht 122 kann eine beliebige geeignete Dicke aufweisen, zum Beispiel eine Dicke im Bereich von 50nm bis 2000nm, insbesondere 100nm bis 1000nm, genauer 200nm bis 600nm und noch genauer insbesondere 300nm bis 500nm. Die Dicke der vierten Schicht 122 kann auch etwa oder genau 400nm betragen. Die vierte Schicht 122 kann ein beliebiges geeignetes Material umfassen und kann zum Beispiel Al und/oder Ti umfassen oder daraus bestehen.
  • 2 zeigt ein Beispiel für ein Elektronikmodul 200 gemäß der Erfindung. Das Elektronikmodul 200 umfasst eine elektronische Vorrichtung 100 (die ein Halbleitersubstrat 110 und einen Metallstapel 120′ umfasst) und einen Träger 240, an dem die elektronische Vorrichtung 100 angebracht ist. Das Elektronikmodul 200 kann ferner einen Einkapselungskörper 250 umfassen, der das Halbleitersubstrat 110 einkapselt.
  • Das Elektronikmodul 200 umfasst ferner eine Lotschicht 230, die auf dem Träger 240 angeordnet ist und an den Metallstapel 120′ gelötet wird. Die Lotschicht 230 kann zum Beispiel SnAg oder Sn umfassen.
  • Der Metallstapel 120′ des Elektronikmoduls 200 kann mit dem Metallstapel 120 der elektronischen Vorrichtung 100 von 1 identisch sein, mit der Ausnahme von Änderungen, die durch Anlöten der elektronischen Vorrichtung 100 an die Lotschicht 230 eingeführt werden. Gemäß einem Beispiel für ein Elektronikmodul 200 kann die erste Schicht 126 nach dem Löten dünner als vor dem Löten sein. Die erste Schicht 126 kann zum Beispiel ein Viertel dünner, die Hälfte dünner, drei Viertel dünner sein oder es kann sogar nach dem Löten keine erste Schicht in dem Metallstapel 120′ vorliegen. Die erste Schicht 126 kann auch fast völlig durch den Lötprozess verbraucht werden, mit Ausnahme einiger Flecken 232, die NiSi umfassen, die im Metallstapel 120′ nach dem Löten verbleiben. Die Flecken 232 können sich an einer Grenzfläche zwischen der ersten Schicht 126 und der Lotschicht 230 befinden. Die Flecken 232 können eine höhere Konzentration von Si als die erste Vorläuferschicht 126 umfassen, weil Ni während des Lötens „herausgezogen“ werden kann. Falls zum Beispiel die erste Schicht 126 4,5% Si umfasste, können die Flecken 232 etwa viermal mehr Si, oder anders ausgedrückt etwa 20% Si, umfassen.
  • Gemäß einem Beispiel für ein Elektronikmodul 200 kann der Metallstapel 120′ zwischen der ersten Schicht 126 und der Lotschicht 230 gebildete intermetallischen Phasen umfassen.
  • Gemäß einem Beispiel für eine elektronische Vorrichtung 200 kann der Metallstapel 120′ N Verunreinigungen umfassen. N kann die Qualität der zwischen dem Metallstapel 120′ und der Lotschicht 230 gebildeten Lötverbindung verbessern. Falls zum Beispiel die erste Schicht 126 durch den Lötprozess völlig verbraucht wird, zeigt das Elektronikmodul 200 keine Delaminationsprobleme, wobei sich der Metallstapel 120′ von der Lotschicht 230 delaminiert, weil N im Metallstapel 120′ der Delamination entgegenwirken kann. Falls der Metallstapel 120′ die Flecken 232 umfasst, können die Flecken 232 N zum Beispiel in Form von NiN und/oder SiN umfassen.
  • Das Halbleitersubstrat 110 des Elektronikmoduls 200 kann eine erste Elektrode auf der ersten Oberfläche 110A und eine zweite Elektrode auf der zweiten Oberfläche 110B gegenüber der ersten Oberfläche 110A umfassen. Das Elektronikmodul 200 kann für einen elektrischen Stromfluss vertikal von der zweiten Elektrode zur ersten Elektrode und ferner durch den Metallstapel 120′ zum Träger 240 ausgelegt sein.
  • Das in 2 gezeigt Elektronikmodul 200 zeigt nur ein Halbleitersubstrat 110, einen Metallstapel 120′ und einen Träger 240. Andere Beispiele für das Elektronikmodul 200 können natürlich zusätzliche Komponenten umfassen, wie zusätzliche Halbleitersubstrate, zusätzliche Metallstapel oder zusätzliche Träger oder andere geeignete zusätzliche Komponenten. Die zusätzlichen Komponenten können mit Bezug auf die in 2 gezeigten Komponenten nebeneinander und/oder vertikal gestapelt angeordnet werden.
  • 3 zeigt ein Verfahren 300 zur Herstellung einer elektronischen Vorrichtung wie der elektronischen Vorrichtung 100 von 1. Das Verfahren 300 umfasst einen ersten Prozessschritt 301, wobei der erste Prozessschritt 301 das Bereitstellen eines Halbleitersubstrats wie des Halbleitersubstrats 110 umfasst. Das Verfahren 300 umfasst ferner einen zweiten Prozessschritt 302, wobei der zweite Prozessschritt 302 das Anordnen eines Metallstapels wie des Metallstapels 120 auf dem Halbleitersubstrat umfasst.
  • Das Anordnen des Metallstapels 120 in dem zweiten Prozessschritt 302 kann Sputtern einer ersten Schicht auf das Halbleitersubstrat umfassen. Sputtern kann bei Anwesenheit eines Prozessgases durchgeführt werden, das wie oben beschrieben N umfasst.
  • Das Anordnen des Metallstapels 120 in dem zweiten Prozessschritt 302 kann ferner eine Integration von N-Unreinheiten in den Metallstapel 120 wie oben beschrieben umfassen.
  • 4 zeigt ein Verfahren 400 zur Herstellung eines Elektronikmoduls wie des Elektronikmoduls 200 von 2. Das Verfahren 400 umfasst einen ersten Prozessschritt 401, wobei der erste Prozessschritt 401 das Bereitstellen eines Halbleitersubstrats und eines Trägers umfasst. Das Verfahren 400 umfasst einen zweiten Prozessschritt 402, wobei der zweite Prozessschritt 402 das Anordnen eines Metallstapels auf dem Halbleitersubstrat umfasst. Das Verfahren 400 umfasst einen dritten Prozessschritt 403, wobei der dritte Prozessschritt 403 das Anordnen einer Lotschicht auf dem Träger umfasst. Das Verfahren 400 umfasst einen vierten Prozessschritt 404, wobei der vierte Prozessschritt 404 Löten des Halbleitersubstrats auf den Träger umfasst.
  • Obwohl die Erfindung mit Bezug auf eine oder mehrere Implementierungen dargestellt und beschrieben wurde, können Abänderungen und/oder Modifikationen an den dargestellten Beispielen vorgenommen werden, ohne vom Gedanken und Schutzumfang der angefügten Ansprüche abzuweichen. Insbesondere sollen hinsichtlich der verschiedenen durch die oben beschriebenen Komponenten oder Strukturen (Baugruppen, Vorrichtungen, Schaltungen, Systeme usw.) ausgeführten Funktionen die Ausdrücke (einschließlich einer Erwähnung eines „Mittels“), die zur Beschreibung solcher Komponenten verwendet werden, sofern es nicht anders angegeben wird, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (z.B. die funktional äquivalent ist), obwohl sie der offenbarten Struktur, die die Funktion in den hier dargestellten beispielhaften Implementierungen der Erfindung ausführt, nicht strukturell äquivalent ist.

Claims (20)

  1. Elektronische Vorrichtung, umfassend: ein Halbleitersubstrat und einen auf dem Halbleitersubstrat angeordneten Metallstapel, wobei der Metallstapel Folgendes umfasst: eine erste Schicht, wobei die erste Schicht NiSi umfasst.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei das Halbleitersubstrat einen Leistungshalbleiterchip und/oder einen IGBT und/oder eine Diode umfasst und wobei der Metallstapel auf einem Chippad des Leistungshalbleiterchips, des IGBT oder der Diode angeordnet ist.
  3. Elektronische Vorrichtung nach Anspruch 1 oder 2, wobei der Metallstapel N-Unreinheiten in der ersten Schicht umfasst, insbesondere in Form von NiN und/oder SiN.
  4. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Metallstapel ferner eine zwischen der ersten Schicht und dem Halbleitersubstrat angeordnete zweite Schicht umfasst, insbesondere eine zweite Schicht, die eines oder mehrere von Ti, WTi, Ta oder eine mindestens eines dieser Materialien umfassende Legierung umfasst.
  5. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Metallstapel ferner eine auf der ersten Schicht angeordnete dritte Schicht umfasst, insbesondere eine dritte Schicht, die eines oder mehrere von Ag, Pt, Pd und Au umfasst.
  6. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Metallstapel ferner eine zwischen dem Halbleitersubstrat und der ersten Schicht angeordnete vierte Schicht umfasst, insbesondere eine vierte Schicht, die Al und/oder Ti umfasst.
  7. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Schicht eine Dicke im Bereich von 50nm bis 2000nm, insbesondere 100nm bis 1000nm, genauer 200nm bis 600nm und noch genauer insbesondere 400nm bis 500nm aufweist.
  8. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Schicht eine Menge an Si im Bereich von 2 Gew.-% bis 50 Gew.-%, insbesondere 2 Gew.-% bis 20 Gew.-%, genauer 3 Gew.-% bis 10 Gew.-%, noch genauer 4 Gew.-% bis 5 Gew.-% und noch genauer insbesondere 4,5 Gew.-% umfasst.
  9. Elektronikmodul, umfassend: einen Träger, einen auf dem Träger angeordneten Halbleiterchip, einen zwischen den Träger und dem Halbleitersubstrat angeordneten Metallstapel, wobei der Metallstapel Folgendes umfasst: eine erste Schicht und eine auf der ersten Schicht angeordnete Lotschicht, wobei die erste Schicht NiSi umfasst.
  10. Elektronikmodul nach Anspruch 9, wobei der Träger ein Leistungselektroniksubstrat, einen Leiterrahmen, ein DCB, ein DAB, ein AMB, ein IMS oder eine PCB umfasst.
  11. Elektronikmodul nach Anspruch 9 oder 10, das ferner einen den Halbleiterchip einkapselnden Einkapselungskörper umfasst.
  12. Elektronikmodul nach einem der Ansprüche 9 bis 11, wobei die Lotschicht ein auf Pb basierendes oder Pb-freies Lot umfasst.
  13. Elektronikmodul nach Anspruch 12, wobei die Lotschicht Sn oder SnAg umfasst.
  14. Elektronikmodul nach einem der Ansprüche 9 bis 13, das ferner zwischen der ersten Schicht und der Lotschicht gebildete intermetallische Phasen umfasst.
  15. Elektronikmodul nach einem der Ansprüche 9 bis 14, wobei der Metallstapel N-Unreinheiten umfasst.
  16. Elektronikmodul nach Anspruch 15, wobei sich N-Unreinheiten entlang einer Grenzfläche zwischen der ersten Schicht und der Lotschicht befinden.
  17. Verfahren zur Herstellung eines Elektronikmoduls, umfassend: Bereitstellen eines Trägers und eines Halbleitersubstrats, Anordnen einer ersten Schicht auf dem Halbleitersubstrat, Anordnen einer Lotschicht zwischen der ersten Schicht und dem Träger und Löten des Halbleitersubstrats auf den Träger, wobei die erste Schicht NiSi umfasst und wobei Anordnen der ersten Schicht auf dem Halbleitersubstrat Sputtern bei Anwesenheit eines N umfassenden Prozessgases umfasst.
  18. Verfahren nach Anspruch 17, wobei Sputtern einen Magnetron-Sputterprozess umfasst.
  19. Verfahren nach Anspruch 17 oder 18, wobei die Menge an N im Prozessgas etwa 80% oder 70% oder 60% oder 50% oder 40% oder 30% oder 20% oder 10% oder 5% beträgt.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das Prozessgas ferner Ar, Xe, Kr oder Ne umfasst.
DE102016117826.8A 2016-09-21 2016-09-21 Elektronikmodul und herstellungsverfahren dafür Active DE102016117826B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102016117826.8A DE102016117826B4 (de) 2016-09-21 2016-09-21 Elektronikmodul und herstellungsverfahren dafür
US15/692,495 US10741402B2 (en) 2016-09-21 2017-08-31 Electronic device, electronic module and methods for fabricating the same
CN201710854614.XA CN107863332B (zh) 2016-09-21 2017-09-20 电子器件、电子模块及其制造方法
CN202110735338.1A CN113471162A (zh) 2016-09-21 2017-09-20 电子器件、电子模块及其制造方法
US16/926,162 US11615963B2 (en) 2016-09-21 2020-07-10 Electronic device, electronic module and methods for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016117826.8A DE102016117826B4 (de) 2016-09-21 2016-09-21 Elektronikmodul und herstellungsverfahren dafür

Publications (2)

Publication Number Publication Date
DE102016117826A1 true DE102016117826A1 (de) 2018-03-22
DE102016117826B4 DE102016117826B4 (de) 2023-10-19

Family

ID=61302244

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016117826.8A Active DE102016117826B4 (de) 2016-09-21 2016-09-21 Elektronikmodul und herstellungsverfahren dafür

Country Status (3)

Country Link
US (2) US10741402B2 (de)
CN (2) CN107863332B (de)
DE (1) DE102016117826B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210242162A1 (en) * 2018-06-26 2021-08-05 Sumitomo Electric Device Innovations, Inc. Method of manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016117826B4 (de) * 2016-09-21 2023-10-19 Infineon Technologies Ag Elektronikmodul und herstellungsverfahren dafür
EP4057340A1 (de) * 2021-03-08 2022-09-14 Infineon Technologies Austria AG Halbleiterbauelement mit einem eine nisi-schicht und eine niv-schicht aufweisenden schichtstapel zum befestigen auf einer elektrisch leitenden schicht, verfahren zu dessen herstellung und entsprechende befestigte halbleiteranordnung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2642721A1 (de) 1976-09-23 1978-04-06 Bosch Gmbh Robert Halbleiterbauelement
US6610595B2 (en) 2000-06-30 2003-08-26 Intel Corporation Ball limiting metallurgy for input/outputs and methods of fabrication
US20060202352A1 (en) 2005-03-11 2006-09-14 Applied Materials, Inc. Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
US20080203571A1 (en) 2007-02-28 2008-08-28 Gotthard Jungnickel Backside metallization for integrated circuit devices
DE102013106309A1 (de) 2012-06-21 2013-12-24 Infineon Technologies Ag Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung
DE102013100645A1 (de) 2012-10-25 2014-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5417827A (en) 1991-11-29 1995-05-23 Ppg Industries, Inc. Cathode targets of silicon and transition metal
US7335606B2 (en) 2004-03-15 2008-02-26 Agency For Science, Technology And Research Silicide formed from ternary metal alloy films
US20070158807A1 (en) * 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
JP4819566B2 (ja) * 2006-04-28 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20080118761A1 (en) * 2006-09-13 2008-05-22 Weiser Martin W Modified solder alloys for electrical interconnects, methods of production and uses thereof
US7655527B2 (en) * 2006-11-07 2010-02-02 Infineon Technologies Austria Ag Semiconductor element and process of manufacturing semiconductor element
DE102009043740B4 (de) 2009-09-30 2021-08-05 Globalfoundries Dresden Module One Llc & Co. Kg Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
US8432024B2 (en) * 2010-04-27 2013-04-30 Infineon Technologies Ag Integrated circuit including bond wire directly bonded to pad
IT1402530B1 (it) 2010-10-25 2013-09-13 St Microelectronics Srl Circuiti integrati con retro-metallizzazione e relativo metodo di produzione.
US8304871B2 (en) * 2011-04-05 2012-11-06 Texas Instruments Incorporated Exposed die package for direct surface mounting
US9490193B2 (en) * 2011-12-01 2016-11-08 Infineon Technologies Ag Electronic device with multi-layer contact
US9685575B2 (en) * 2015-03-06 2017-06-20 Stmicroelectronics S.R.L. Multiband double junction photodiode and related manufacturing process
DE102016117826B4 (de) * 2016-09-21 2023-10-19 Infineon Technologies Ag Elektronikmodul und herstellungsverfahren dafür

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2642721A1 (de) 1976-09-23 1978-04-06 Bosch Gmbh Robert Halbleiterbauelement
US6610595B2 (en) 2000-06-30 2003-08-26 Intel Corporation Ball limiting metallurgy for input/outputs and methods of fabrication
US20060202352A1 (en) 2005-03-11 2006-09-14 Applied Materials, Inc. Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
US20080203571A1 (en) 2007-02-28 2008-08-28 Gotthard Jungnickel Backside metallization for integrated circuit devices
DE102013106309A1 (de) 2012-06-21 2013-12-24 Infineon Technologies Ag Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung
DE102013100645A1 (de) 2012-10-25 2014-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210242162A1 (en) * 2018-06-26 2021-08-05 Sumitomo Electric Device Innovations, Inc. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US11615963B2 (en) 2023-03-28
CN113471162A (zh) 2021-10-01
CN107863332B (zh) 2021-07-27
US20180082848A1 (en) 2018-03-22
US10741402B2 (en) 2020-08-11
DE102016117826B4 (de) 2023-10-19
CN107863332A (zh) 2018-03-30
US20200343094A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009013818B4 (de) Elektronische Vorrichtung und ihre Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102014102006B4 (de) Halbleitermodul
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102015115999B4 (de) Elektronische Komponente
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102009012524A1 (de) Halbleitermodul
DE102008034164A1 (de) Halbleitermodul
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102005052563A1 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102013104952A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102016117826B4 (de) Elektronikmodul und herstellungsverfahren dafür
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102016016059

Country of ref document: DE