DE10040450A1 - Kühlelement für Halbleiterbauelemente - Google Patents
Kühlelement für HalbleiterbauelementeInfo
- Publication number
- DE10040450A1 DE10040450A1 DE10040450A DE10040450A DE10040450A1 DE 10040450 A1 DE10040450 A1 DE 10040450A1 DE 10040450 A DE10040450 A DE 10040450A DE 10040450 A DE10040450 A DE 10040450A DE 10040450 A1 DE10040450 A1 DE 10040450A1
- Authority
- DE
- Germany
- Prior art keywords
- cooling element
- semiconductor
- semiconductor components
- main surface
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4875—Connection or disconnection of other leads to or from bases or plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
Abstract
Die Erfindung beschreibt ein Kühlelement für Halbleiterbauelemente mit einem Träger (1), auf dem eine Mehrzahl von Bereichen (2) zur Aufnahme von Halbleiterkörpern (11) ausgebildet sind. DOLLAR A Weiterhin beschreibt die Erfindung ein Herstellungsverfahren für Halbleiterbauelemente mit Kühlelement, bei dem die Halbleiterkörper (11) vor der Vereinzelung auf das Kühlelement montiert werden.
Description
Die Erfindung betrifft ein Kühlelement für Halbleiterbauele
mente nach dem Oberbegriff des Patentanspruchs 1 sowie ein
Herstellungsverfahren hierfür.
Bei Halbleiterbauelementen wird im stationären Betrieb die
durch Verlustleitung erzeugte Wärmemenge kontinuierlich an
die Umgebung abgegeben, um eine Aufheizung des Halbleiterkör
pers zu vermeiden. Halbleiter mit sehr hoher Verlustleistung
wie beispielsweise Laserdioden benötigen hierfür sehr effizi
ente Kühlvorrichtungen, die einen ausreichenden Transport der
anfallenden Verlustwärme vom Halbleiterkörper in die Umgebung
gewährleisten. Dieser Wärmetransport ist erforderlich, um die
Temperatur des Halbleiterkörpers so niedrig zu halten, daß im
Betrieb keine Schädigung oder Degradation des Halbleiterkör
pers erfolgt. Daher werden Leistungshalbleiter zum Teil be
reits bei der Herstellung auf einen geeigneten Kühlkörper
aufgebracht. Dies ist den einschlägigen Datenblättern der
Bauelemente zu entnehmen (beispielsweise Datenblatt zur La
serdiode SPL CGxx, xx = 81, 85, 94 oder 98, Osram Opto Semicon
ductors, 01.01.2000).
Bei einem üblichen Herstellungsverfahren für solche Halblei
terbauelemente werden die Halbleiterkörper vereinzelt und da
nach auf einen metallischen Kühlkörper aufgelötet und kontak
tiert. Dieses Verfahren besitzt den Nachteil, daß dabei so
wohl die einzelnen Kühlkörper wie auch die einzelnen Halblei
terkörper der Bestückungsvorrichtung zugeführt und zueinander
positioniert werden müssen.
Ferner ist erst am Ende dieses Herstellungsverfahrens ein
Test der Bauelemente möglich, da für viele Testverfahren zum
Zeitpunkt der Durchführung das Bauelement bereits ausreichend
gekühlt sein muß.
Es ist daher Aufgabe der Erfindung, ein Kühlelement für Halb
leiterbauelemente zu schaffen, das eine kostengünstige und
einfache Montage der Halbleiterkörper erlaubt. Weiterhin ist
es Aufgabe der Erfindung, ein kostengünstiges und einfaches
Herstellungsverfahren für Halbleiterbauelemente mit Kühlele
ment anzugeben.
Diese Aufgabe wird durch ein Kühlelement nach Patentanspruch
1 sowie ein Herstellungsverfahren nach Patentanspruch 17 ge
löst. Vorteilhafte Weiterbildungen der Erfindung sind Gegen
stand der Unteransprüche 2 bis 16 und 18 bis 21.
Erfindungsgemäß ist vorgesehen, das Kühlelement in Form eines
elektrisch isolierenden, plattenförmigen Trägers (sogenannter
Nutzen) auszubilden. Auf einer Hauptfläche dieses Trägers ist
eine Mehrzahl von Bereichen zur Aufnahme der zu kühlenden
Halbleiterkörper geformt.
Die erfindungsgemäße Ausführung des Kühlelements erlaubt mit
großem Vorteil die Montage der einzelnen Halbleiterkörper vor
der Vereinzelung. Dies vereinfacht die Montage, da zur Auf
bringung einer Mehrzahl von Halbleiterkörpern das Kühlelement
nur einmal positioniert werden muß. Weiterhin wird die Posi
tionierung der Halbleiterkörper erleichtert, da das Kühlele
ment im Gegensatz zu bereits vereinzelten Kühlelementen eine
sehr genau definierte Montageplattform darstellt.
Bei einer besonders bevorzugten Weiterbildung der Erfindung
sind die Bereiche zur Aufnahme der Halbleiterkörper matrixar
tig angeordnet. Dies ist besonders vorteilhaft beim Einsatz
von Bestückungsautomaten, um die Positionierungszeiten gering
zu halten.
Eine besonders bevorzugte Weiterbildung der Erfindung besteht
darin, die Bereiche zur Aufnahme der Halbleiterkörper als me
tallische Flächen auf dem Träger auszubilden. Dies ermög
licht, die Halbleiterkörper durch Lötverbindungen mit dem
Kühlelement zu verbinden, die zugleich eine sehr gute elektrische
und thermische Leitfähigkeit aufweisen. Weiterhin be
wirken die metallischen Flächen aufgrund ihrer hohen thermi
schen Leitfähigkeit eine gleichmäßige Wärmeverteilung in dem
darunterliegenden Träger, so daß ein effizienter Wärmetrans
port ermöglicht wird.
Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung
sind auf den metallischen Flächen Anschlußflächen ausgebil
det, auf die die Halbleiterkörper aufgebracht werden (Chipan
schlußflächen). Vorzugsweise sind diese Anschlußflächen mit
einem elektrisch und thermisch leitenden Haftmittel wie bei
spielsweise einem Lot bedeckt. Dies erlaubt den Einsatz der
Erfindung in Bestückungsautomaten und dabei die automatische
Herstellung zuverlässiger Lötverbindungen.
Eine besonders bevorzugte Ausgestaltung der Erfindung besteht
darin, auf dem Träger des Kühlelements Leiterbahnstrukturen
auszubilden. Dabei dienen Teilbereiche der Leiterbahnstruktu
ren als Anschlußflächen für Drahtverbindungen, die die Halb
leiterkörper elektrisch kontaktieren (Drahtanschlußflächen).
Mit großem Vorteil ist es möglich, mit Hilfe der Leiterbahnen
die Halbleiterkörper elektrisch anzusteuern und so vor der
Vereinzelung auf ihre Funktionsfähigkeit hin zu testen. Dage
gen können Bauelemente nach dem Stand der Technik erst nach
der Vereinzelung getestet werden, da die Montage des Kühlkör
pers erst nach der Vereinzelung erfolgt und für viele Test
verfahren eine ausreichende Kühlung des Bauelements erforder
lich ist.
Der Vorteil eines Tests vor der Vereinzelung liegt darin, daß
für eine Mehrzahl von Bauelementen die Testapparatur nur ein
mal mit dem Leiterbahnsystem verbunden werden muß und dadurch
die Testzeiten reduziert werden. Ein besonderer Vorteil er
gibt sich daraus, daß mehrere Bauelemente gleichzeitig gete
stet werden können. Je nach Ausführung der Leiterbahnen auf
dem Kühlelement ist es dabei möglich, Einzeltests, Gruppen
tests oder einen gleichzeitigen Test aller montierten Halbleiterkörper
durchzuführen. Diese Testmöglichkeiten sind be
sonders vorteilhaft aufgrund ihrer Flexibilität und der Zeit
ersparnis bei gleichzeitiger Durchführung. Unter Testverfah
ren sind hierbei Funktionstests, Alterungs- und Lebensdauer
tests sowie insbesondere Formierzyklen (Burn In), die
teilweise unter Vollast durchgeführt werden und daher in der
Regel nur bei ausreichender Kühlung möglich sind, zu ver
stehen.
Eine bevorzugte Weiterbildung der Erfindung besteht darin,
auf der zweiten Hauptfläche des Trägers ebenfalls metallische
Flächen auszubilden, die den metallischen Flächen auf der er
sten Hauptfläche zugeordnet sind. Der so entstehende Schicht
aufbau Metall-Träger-Metall zeichnet sich durch einen effizi
enten Wärmetransport bei gleichzeitig geringer und homogener
thermischer Ausdehnung aus. Durch geeignete Wahl der Metalle
und des Trägermaterials sowie der jeweiligen Schichtdicken
kann der Ausdehnungskoeffizient des Kühlelements genau an den
thermischen Ausdehnungskoeffizienten des Halbleiterkörpers
angepaßt werden. Mit großem Vorteil wird durch diese Anpas
sung vermieden, daß thermische Wechselbelastungen Verspannun
gen in den Lötverbindungen zwischen Halbleiterkörper und
Kühlelement erzeugen, die zum Bruch der Lötverbindungen
führen können.
Als Trägermaterial wird mit Vorteil ein keramisches Material
mit hoher Wärmeleitfähigkeit wie beispielsweise AlN oder BN
verwendet. Mit besonderem Vorteil läßt sich AlN mit Cu zur
Ausbildung der metallischen Fläche verbinden. Solche soge
nannten Direct Bond Copper Materialien (DBC) zeichnen sich
durch eine hohe Wärmeleitfähigkeit bei gleichzeitig geringer
thermischer Ausdehnung aus. Besonders vorteilhaft ist dabei,
daß bei geeigneter Dimensionierung der Verbund einen thermi
schen Ausdehnungskoeffizienten besitzt, der nahezu gleich dem
Ausdehnungskoeffizienten von GaAs ist. Daher eignet sich die
Erfindung bei Verwendung eines DBC-Materials in besonderer
Weise als Kühlelement für GaAs-Halbleiterkörper wie beispielsweise
Laserdioden auf GaAs-Basis mit hoher Ausgangslei
stung.
Bei einer vorteilhaften Weiterbildung der Erfindung sind zwi
schen den Bereichen zur Aufnahme der Halbleiterkörper Soll
bruchstellen ausgebildet. So können die Halbleiterbauelemente
nach der Montage und gegebenenfalls nach Durchführung von
Testverfahren leicht durch Brechen vereinzelt werden.
Eine weitere Ausgestaltung der Erfindung besteht darin, den
Träger mehrlagig auszuführen, wobei die an die erste Haupt
fläche angrenzende Schicht elektrisch isolierend ist. Dadurch
kann mit Vorteil das Ausdehnungsverhalten, die mechanische
Festigkeit sowie die Wärmeleitfähigkeit optimal an den Halb
leiterkörper und den vorgesehenen Einsatzbereich des Bauele
ments angepaßt werden.
Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung
sind die metallischen Flächen zur Aufnahme der Halbleiterkör
per und gegebenenfalls die zugehörigen Flächen auf der gegen
überliegenden Hauptfläche ebenfalls mehrlagig ausgeführt. Von
besonderem Vorteil ist hierbei eine Oberflächenvergütung der
metallischen Flächen in Form einer dünnen Edelmetallschicht.
Eine solche Oberflächenvergütung verbessert die Lötfähigkeit
der Metallflächen und dient zugleich als Korrosionsschutz.
Ein erfindungsgemäßes Herstellungsverfahren für Halbleiter
bauelemente mit Kühlelement beginnt in einem ersten Schritt
mit der Strukturierung des Kühlelements. Diese Strukturierung
umfaßt die Ausbildung der Bereiche zur Aufnahme der Halblei
terkörper, wobei je nach Ausgestaltung die metallischen Flä
chen einschließlich etwaiger Vergütungen und Lotbeschichtun
gen sowie Leiterbahnen auf dem Träger geformt werden. Weiter
hin werden bei diesem Schritt gegebenenfalls Sollbruchstellen
in dem Träger ausgebildet.
Im nächsten Schritt werden die Halbleiterkörper aufgebracht
und kontaktiert.
Im letzten Schritt werden die so erzeugten Halbleiterbauele
mente mit Kühlelement vereinzelt.
Aufgrund der Halbleitermontage vor der Vereinzelung ist das
Herstellungsverfahren gegenüber Herstellungsverfahren nach
dem Stand der Technik wegen der oben genannten, geringeren
Anzahl von Positionierungsschritten und der leichteren Posi
tionierbarkeit der Bauelemente einfacher und kostengünstiger.
Eine besonders bevorzugte Weiterbildung des erfindungsgemäßen
Herstellungsverfahrens besteht darin, in einem weiteren
Schritt vor der Vereinzelung die Halbleiterkörper zu testen,
wobei Testzeit und Rüstzeit vorteilhaft gering gehalten sind.
Bei einer bevorzugten Fortführung des erfindungsgemäßen Her
stellungsverfahrens für optoelektronische Bauelemente wie
beispielsweise Laserdioden werden in einem weiteren Schritt
vor der Vereinzelung optische Elemente zur Führung der er
zeugten oder der zu detektierenden Strahlung auf den Träger
montiert. Im Falle von Laserdioden sind dies vorzugsweise
Kollimationsoptiken für die generierte Laserstrahlung und
Elemente zur Einkopplung in Glasfasern einschließlich der Fa
serhalterung. Diese Elemente müssen exakt auf den Halbleiter
körper ausgerichtet werden. Dies ist aufgrund der genau defi
nierten Montageplattform bei der Erfindung und der damit ein
hergehenden hohen Positioniergenauigkeit mit großer Präzision
möglich.
Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung
ergeben sich aus der nachfolgenden Beschreibung von fünf Aus
führungsbeispielen in Verbindung mit den Fig. 1 bis 5.
Es zeigen:
Fig. 1 eine schematische Darstellung eines ersten Ausfüh
rungsbeispiels eines erfindungsgemäßen Kühlele
ments,
Fig. 2 eine schematische Darstellung eines zweiten Ausfüh
rungsbeispiels eines erfindungsgemäßen Kühlele
ments,
Fig. 3 eine schematische Darstellung eines dritten Ausfüh
rungsbeispiels eines erfindungsgemäßen Kühlele
ments,
Fig. 4 eine schematische Darstellung eines vierten Ausfüh
rungsbeispiels eines erfindungsgemäßen Kühlele
ments, und
Fig. 5 eine schematische Darstellung eines ersten erfin
dungsgemäßen Herstellungsverfahrens.
Gleiche oder gleichwirkende Teile sind dabei mit demselben
Bezugszeichen versehen.
In Fig. 1 ist ein Kühlelement mit einem elektrisch isolie
renden Träger 1 in Form einer Keramikplatte, die beispiels
weise aus einer AlN-Keramik besteht, gezeigt. Auf einer
Hauptfläche dieses Träger ist eine Mehrzahl rechteckiger Be
reiche 2 in Form von Kupferflächen zur Aufnahme der Halblei
terkörper ausgebildet. Auf diesen Kupferflächen 2 wiederum
sind kleinere Bereiche 3 geformt, auf die bei der Bauele
mentherstellung die Halbleiterkörper aufgelötet werden. Diese
kleineren Bereiche 3 können beispielsweise in einer begrenzt
ausgebildeten Lotschicht bestehen.
Bei Verwendung von GaAs als Halbleitermaterial eignet sich
zur Herstellung von Lötverbindungen hoher Festigkeit und
zugleich großer elektrischer und thermischer Leitfähigkeit
besonders ein AuSn-Lot.
Aufgrund der matrixartigen Anordnung der Bereiche 2 kann das
gezeigte Kühlelement leicht automatisch mit Halbleiterkörpern
bestückt werden. Für den industriellen Einsatz bieten sich
dabei Kühlelementgrößen von 100 mm × 100 mm bis zu 100 mm ×
200 mm an, wobei auf jedem Kühlelement bis zu 200 Einzelbe
reiche 2 ausbildet sind.
Bei dem in Fig. 2 gezeigten Ausführungsbeispiel sind auf der
gegenüberliegenden Hauptfläche des Trägers 1 ebenfalls Me
tallflächen 5 ausgebildet, die den Metallflächen 2 zugeordnet
sind, so daß ein mehrschichtiger, symmetrischer Verbund Me
tall-Keramik-Metall entsteht, der eine homogene und geringe
thermische Ausdehnung aufweist. Weiterhin dienen die Metall
flächen 5 einer guten Wärmeübertragung an die Montagefläche
des Bauelements oder an weitere, gegebenenfalls aktive Kühl
systeme wie beispielsweise Lüfter.
Die metallischen Flächen 2 sind bei diesem Ausführungsbei
spiel mit einer Oberflächenvergütung 4 in Form einer galva
nisch abgeschiedenen Goldschicht versehen, um besonders gute
Löteigenschaften, speziell in Verbindung mit AuSn-Lot, zu er
zielen. Auf der Goldschicht sind wiederum die mit AuSn-Lot
bedeckten Chipanschlußbereiche 3 geformt.
Das in Fig. 3 gezeigte Ausführungsbeispiel unterscheidet
sich von dem in Fig. 1 gezeigten Ausführungsbeispiel darin,
daß zwischen den einzelnen Bereichen 2 Einkerbungen 6 in den
Träger 1 eingebracht sind, die als Sollbruchstellen wirken.
Zusammen mit den spröden mechanischen Eigenschaften eines ke
ramischen Trägermaterials ergibt sich damit eine besonders
einfache Möglichkeit der Vereinzelung der Bauelemente durch
Brechen. Die Sollbruchstellen können dabei berührungslos mit
tels Laserablation oder mechanisch durch Einfräsen oder
Ritzen erzeugt werden.
Bei dem in Fig. 4 gezeigten Ausschnitt eines weiteren Aus
führungsbeispiels ist eine auf dem Träger 1 des Kühlelements
ausgebildete Leiterbahnstruktur 7a, 7b zur gleichzeitigen Ansteuerung
mehrerer Halbleiterkörper dargestellt. Dabei sind
die metallischen Flächen 2 zweiteilig ausgeführt, wobei der
jeweils eine Teil 2a den Chipanschlußbereich 3 beinhaltet.
Der jeweils andere Teil 2b dient als Drahtanschlußbereich zur
elektrischen Kontaktierung des Halbleiterkörpers mit einer
Drahtverbindung.
Die einzelnen Teilbereiche 2a und 2b sind jeweils untereinan
der mit Leiterbahnen 7a und 7b verbunden. Mittels dieser
Struktur ist es nach der Montage der Halbleiterkörper mög
lich, alle in Reihe montierten Halbleiterkörper gleichzeitig
und vor der Vereinzelung auf dem Kühlelement zu testen. Die
Leiterbahnstruktur kann beispielsweise in mehreren Parallel
strängen oder mäanderförmig auf dem Träger 1 fortgesetzt wer
den. Die Zusammenstellung der gleichzeitig zu testenden
Bauelemente kann leicht durch Modifikation der Leiterbahn
führung verändert werden. Schließlich ist es insbesondere
möglich, alle auf einem Träger 1 montierten Halbleiterkörper
gleichzeitig zu testen und so die Testzeiten zu minimieren.
Dabei können alle zu testenden Bauelemente in Serien
schaltung, Parallelschaltung oder einer anderen
Schaltungskombination betrieben werden. Dies eignet sich
insbesondere für die bei Laserdioden üblichen Burn In-
Verfahren.
Bei dem in Fig. 5 gezeigten Ausführungsbeispiel eines erfin
dungsgemäßen Herstellungsverfahrens wird als Ausgangsprodukt
ein DBC-Material verwendet, Fig. 5a. Dieses mehrlagige Mate
rial beinhaltet einen Keramikträger 1, beispielsweise aus
AlN, der auf den beiden Hauptflächen von einer ersten Kupfer
schicht 8 und einer zweiten Kupferschicht 9 bedeckt ist.
Auf der Kupferschicht 8 ist weiterhin galvanisch eine Gold
schicht 10 abgeschieden.
In einem ersten Herstellungsschritt wird dieses DBC-Material
strukturiert, Fig. 5b. Die Strukturierung umfaßt die Ausbil
dung der Bereiche 2 zur Aufnahme der Halbleiterkörper, die
Aufbringung der Chipanschlußflächen 3 und die Erzeugung der
Sollbruchstellen 6. Die Chipanschlußflächen 3 können bei
spielsweise durch Aufdampfen oder Aufstäuben (Sputtern) eines
AuSn-Lots mit Hilfe einer Schattenmaske auf der Goldschicht
erzeugt werden. Alternativ können auch einzelne, entsprechend
geformte AuSn-Folienteile auf die Goldschicht 10 aufgeschmol
zen werden.
Durch selektives Ätzen werden die geschlossenen Kupferflächen
8 und 9 sowie die Goldfläche 10 in Einzelflächen unterteilt,
die die Metallflächen 2 zur Aufnahme der Halbleiterkörper so
wie die zugeordneten Flächen 5 bilden. Bei diesem Ätzprozeß
können auch Leiterbahnstrukturen auf dem Träger 1 ausgebildet
werden (in der Abbildung nicht dargestellt).
Die Einkerbungen 6 im Träger 1 können auf der freigeätzten
Oberfläche des Trägers 1 durch Laserablation oder durch Ein
fräsen ausgebildet werden.
Nach diesem Strukturierungsschritt werden in einem zweiten
Schritt die Halbleiterkörper 11, zum Beispiel GaAs-Hochlei
stungslaserdioden auf die Chipanschlußflächen 3 aufgelötet
und kontaktiert, Fig. 5c.
Ein besonderer Vorteil des Verfahrens besteht darin, bei der
Montage von optoelektronischen Halbleiterkörpern 11 den Trä
ger 1 mit zugehörigen Optiken zu bestücken, die wie oben be
schrieben mit hoher Präzision exakt auf den Halbleiterkörper
11 ausgerichtet werden können.
Nach diesem Schritt können die genannten Testverfahren an den
so hergestellten, noch im Verbund befindlichen Halbleiterbau
elementen durchgeführt werden. Die dabei als defekt identifi
zierten Halbleiterbauelemente können vorteilhafterweise in
einem späteren Schritt vor dem Einbau in Gehäuse ausgesondert
werden. Weiterhin ist es aufgrund der durchgeführten Testver
fahren möglich, nach der Vereinzelung die Bauelemente nach
Gütekriterien wie beispielsweise maximale Ausgangsleistung
oder zu erwartende Lebensdauer zu selektieren.
Im letzten Schritt des Herstellungsverfahrens werden die Bau
elemente durch Bruch an den Sollbruchstellen vereinzelt (
Fig. 5d) und können danach weiteren Schritten, wie beispiels
weise Vergehäusung oder Montage, zugeführt werden.
Die Erläuterung der Erfindung anhand der beschriebenen Aus
führungsbeispiele ist natürlich nicht als Beschränkung der
Erfindung zu verstehen.
Die Auswahl der verwendeten Materialien, insbesondere des Ke
ramikmaterials für den Träger 1 und der hierauf befindlichen
Metallisierungen kann in weiten Grenzen je nach Eigenschaft
der Halbleiterkörper 11 und dem vorgesehenen Einsatzbereich
der Bauelemente variiert werden.
Weiterhin sind die in den einzelnen Ausführungsbeispielen be
schriebenen Varianten weitestgehend frei kombinierbar.
Claims (21)
1. Kühlelement für Halbleiterbauelemente mit einem elektrisch
isolierenden, plattenförmigen Träger (1) mit einer ersten
Hauptfläche und einer zweiten Hauptfläche,
dadurch gekennzeichnet, daß
auf der ersten Hauptfläche eine Mehrzahl von Bereichen (2)
zur Aufnahme von je mindestens einem Halbleiterkörper (11)
geformt ist.
2. Kühlelement für Halbleiterbauelemente nach Anspruch 1,
dadurch gekennzeichnet, daß
die Bereiche (2) matrixartig angeordnet sind.
3. Kühlelement für Halbleiterbauelemente nach Anspruch 1 oder
2,
dadurch gekennzeichnet, daß
die Bereiche (2) durch metallische Flächen auf der ersten
Hauptfläche des Trägers (1) gebildet sind.
4. Kühlelement für Halbleiterbauelemente nach einem der An
sprüche 1, 2 oder 3,
dadurch gekennzeichnet, daß
innerhalb der Bereiche (2) Anschlußflächen (3) für die Auf
bringung der Halbleiterkörper ausgebildet sind.
5. Kühlelement für Halbleiterbauelemente nach Anspruch 4,
dadurch gekennzeichnet, daß
die Anschlußflächen (3) mit einem elektrisch leitenden Haft
mittel versehen sind.
6. Kühlelement für Halbleiterbauelemente nach einem der An
sprüche 1 bis 5,
dadurch gekennzeichnet, daß
zwischen den einzelnen Bereichen (2) Leiterbahnstrukturen (7)
ausgebildet sind.
7. Kühlelement für Halbleiterbauelemente nach einem der An
sprüche 1 bis 6,
dadurch gekennzeichnet, daß
auf der zweiten Hauptfläche des Trägers (1) metallische Flä
chen (5) ausgebildet sind, die den Bereichen (2)
zugeordnet sind.
8. Kühlelement für Halbleiterbauelemente nach einem der An
sprüche 1 bis 7,
dadurch gekennzeichnet, daß
als Trägermaterial ein Keramikmaterial verwendet wird.
9. Kühlelement für Halbleiterbauelemente nach einem der An
sprüche 1 bis 8,
dadurch gekennzeichnet, daß
als Trägermaterial AlN oder BN verwendet wird.
10. Kühlelement nach einem der Ansprüche 3 bis 9,
dadurch gekennzeichnet, daß
die metallischen Flächen zumindest teilweise aus Cu bestehen.
11. Kühlelement für Halbleiterbauelemente nach einem der An
sprüche 1 bis 10,
dadurch gekennzeichnet, daß
das Kühlelement einen thermischen Ausdehnungskoeffizienten
aufweist, der an den thermischen Ausdehnungskoeffizienten der
aufzubringenden Halbleiterkörper (11) angepaßt ist.
12. Kühlelement für Halbleiterbauelemente nach einem der An
sprüche 1 bis 11,
dadurch gekennzeichnet, daß
zwischen den Bereichen (2) Sollbruchstellen (6) ausgebildet
sind.
13. Kühlelement für Halbleiterbauelemente nach einem der An
sprüche 3 bis 12,
dadurch gekennzeichnet, daß
auf den metallischen Flächen zumindest teilweise eine Ober
flächenvergütung aufgebracht ist.
14. Kühlelement nach einem der Ansprüche 3 bis 13,
dadurch gekennzeichnet, daß die metal
lischen Flächen mehrlagig ausgebildet sind.
15. Kühlelement nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet, daß
der Träger mehrlagig ausgebildet ist, wobei mindestens die an
die erste Hauptfläche grenzende Schicht elektrisch isolierend
ist.
16. Kühlelement nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet, daß
als Halbleiterkörper (11) GaAs-Laserdioden oder GaAs-
Hochleistungslaserdioden verwendet werden.
17. Herstellungsverfahren für Halbleiterbauelemente mit Kühl
element nach einem der Ansprüche 1 bis 16, gekennzeichnet
durch die Schritte
- - Strukturierung des Kühlelements,
- - Aufbringung mehrerer Halbleiterkörper (11) auf das Kühlele ment und Kontaktierung der Halbleiterkörper (11),
- - Vereinzelung der Halbleiterbauelemente.
18. Herstellungsverfahren nach Anspruch 17,
dadurch gekennzeichnet, daß
vor der Vereinzelung eine Mehrzahl von Optiken, die den
Halbleiterkörpern (11) zugeordnet sind, auf das Kühlelement
aufgebracht wird.
19. Herstellungsverfahren nach Anspruch 17 oder 18,
dadurch gekennzeichnet, daß
vor der Vereinzelung eine Mehrzahl der Halbleiterkörper (11)
auf dem Kühlelement gleichzeitig einem Testverfahren
unterzogen wird.
20. Herstellungsverfahren nach Anspruch 19,
dadurch gekennzeichnet, daß
das Testverfahren einen Formierzyklus (Burn In) beinhaltet.
21. Herstellungsverfahren nach Anspruch 19 oder 20,
dadurch gekennzeichnet, daß
das Testverfahren eine Güteselektion der Bauelemente
beinhaltet.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10040450A DE10040450B4 (de) | 2000-08-18 | 2000-08-18 | Halbleiterlaserbauelement mit einem Kühlelement |
JP2001249229A JP2002124729A (ja) | 2000-08-18 | 2001-08-20 | 半導体レーザ素子の製造方法 |
US09/932,878 US6835603B2 (en) | 2000-08-18 | 2001-08-20 | Method for producing semiconductor laser components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10040450A DE10040450B4 (de) | 2000-08-18 | 2000-08-18 | Halbleiterlaserbauelement mit einem Kühlelement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10040450A1 true DE10040450A1 (de) | 2002-03-07 |
DE10040450B4 DE10040450B4 (de) | 2008-07-10 |
Family
ID=7652892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10040450A Expired - Fee Related DE10040450B4 (de) | 2000-08-18 | 2000-08-18 | Halbleiterlaserbauelement mit einem Kühlelement |
Country Status (3)
Country | Link |
---|---|
US (1) | US6835603B2 (de) |
JP (1) | JP2002124729A (de) |
DE (1) | DE10040450B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009009521A1 (de) * | 2009-02-18 | 2010-08-19 | Osram Opto Semiconductors Gmbh | Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers |
US7817695B2 (en) | 2004-09-22 | 2010-10-19 | Osram Opto Semiconductors Gmbh | Lateral optically pumped surface-emitting semiconductor laser on a heat sink |
DE102021115848A1 (de) | 2021-06-18 | 2022-12-22 | Rolls-Royce Deutschland Ltd & Co Kg | Leiterplatte |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60030963D1 (de) * | 2000-06-06 | 2006-11-09 | St Microelectronics Srl | Elektronischer Halbleiterbaustein mit Wärmeverteiler |
DE10334576B4 (de) * | 2003-07-28 | 2007-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse |
US20050121776A1 (en) * | 2003-12-05 | 2005-06-09 | Deppisch Carl L. | Integrated solder and heat spreader fabrication |
JP4559787B2 (ja) * | 2004-07-08 | 2010-10-13 | 株式会社トクヤマ | サブマウントチップ貼付シートの製造方法 |
KR100764393B1 (ko) | 2006-02-22 | 2007-10-05 | 삼성전기주식회사 | 고출력 어레이형 반도체 레이저 장치 제조방법 |
US7816155B2 (en) * | 2007-07-06 | 2010-10-19 | Jds Uniphase Corporation | Mounted semiconductor device and a method for making the same |
EP2856586B1 (de) * | 2012-05-30 | 2020-10-21 | IPG Photonics Corporation | Laserablationsverfahren zur herstellung von submounts für eine laserdiode und laserdiodeneinheiten |
DE102017121015A1 (de) * | 2017-09-12 | 2019-03-14 | Rogers Germany Gmbh | Adapterelement zum Anbinden eines Bauelements wie einer Laserdiode an einen Kühlkörper, ein System aus einer Laserdiode, einem Kühlkörper und einem Adapterelement und Verfahren zur Herstellung eines Adapterelements |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4017698A1 (de) * | 1990-06-01 | 1991-12-05 | Bosch Gmbh Robert | Verfahren zum aufbau von sensoren in dickschichttechnik |
DE4319944A1 (de) * | 1993-06-03 | 1994-12-08 | Schulz Harder Juergen | Mehrfach-Substrat sowie Verfahren zu seiner Herstellung |
DE19644941C1 (de) * | 1996-10-29 | 1998-01-15 | Jenoptik Jena Gmbh | Hochleistungsdiodenlaser und Verfahren zu dessen Montage |
DE19821544A1 (de) * | 1998-05-14 | 1999-12-16 | Jenoptik Jena Gmbh | Diodenlaserbauelement und Verfahren zu dessen Herstellung |
DE19827414A1 (de) * | 1998-06-19 | 1999-12-23 | Schulz Harder Juergen | Verfahren zum Herstellen eines Metall-Keramik-Substrates |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0217689A (ja) * | 1988-07-05 | 1990-01-22 | Nec Corp | レーザダイオードのサブキャリア |
JPH0677317A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | 半導体装置の組立方法 |
DE19640423C1 (de) * | 1996-09-30 | 1998-03-26 | Siemens Ag | Optoelektronisches Modul zur bidirektionalen optischen Datenübertragung |
JP4126749B2 (ja) * | 1998-04-22 | 2008-07-30 | ソニー株式会社 | 半導体装置の製造方法 |
JPH11307875A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | 電子装置 |
JP2001168442A (ja) * | 1999-12-07 | 2001-06-22 | Sony Corp | 半導体レーザ素子の製造方法、配設基板および支持基板 |
-
2000
- 2000-08-18 DE DE10040450A patent/DE10040450B4/de not_active Expired - Fee Related
-
2001
- 2001-08-20 US US09/932,878 patent/US6835603B2/en not_active Expired - Lifetime
- 2001-08-20 JP JP2001249229A patent/JP2002124729A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4017698A1 (de) * | 1990-06-01 | 1991-12-05 | Bosch Gmbh Robert | Verfahren zum aufbau von sensoren in dickschichttechnik |
DE4319944A1 (de) * | 1993-06-03 | 1994-12-08 | Schulz Harder Juergen | Mehrfach-Substrat sowie Verfahren zu seiner Herstellung |
DE19644941C1 (de) * | 1996-10-29 | 1998-01-15 | Jenoptik Jena Gmbh | Hochleistungsdiodenlaser und Verfahren zu dessen Montage |
DE19821544A1 (de) * | 1998-05-14 | 1999-12-16 | Jenoptik Jena Gmbh | Diodenlaserbauelement und Verfahren zu dessen Herstellung |
DE19827414A1 (de) * | 1998-06-19 | 1999-12-23 | Schulz Harder Juergen | Verfahren zum Herstellen eines Metall-Keramik-Substrates |
Non-Patent Citations (1)
Title |
---|
IEEE Journal of Quantum Electronics, 1989, Vol. 25, Nr. 9, S. 1988-1992 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7817695B2 (en) | 2004-09-22 | 2010-10-19 | Osram Opto Semiconductors Gmbh | Lateral optically pumped surface-emitting semiconductor laser on a heat sink |
DE102009009521A1 (de) * | 2009-02-18 | 2010-08-19 | Osram Opto Semiconductors Gmbh | Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers |
DE102021115848A1 (de) | 2021-06-18 | 2022-12-22 | Rolls-Royce Deutschland Ltd & Co Kg | Leiterplatte |
Also Published As
Publication number | Publication date |
---|---|
US6835603B2 (en) | 2004-12-28 |
US20030211708A1 (en) | 2003-11-13 |
JP2002124729A (ja) | 2002-04-26 |
DE10040450B4 (de) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0766354B1 (de) | Laserdiodenbauelement mit Wärmesenke | |
DE10246892B4 (de) | LED-Matrix mit hoher Strahlungsleistung | |
DE102008026801B4 (de) | Wärmeübertragungsvorrichtung zur doppelseitigen Kühlung eines Halbleiterbauelementes und Verfahren zu seiner Montage | |
DE102011079708B4 (de) | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser | |
DE10361899A1 (de) | Diodenlasersubelement und Anordnungen mit derartigen Diodenlasersubelementen | |
DE112015004794T5 (de) | Laserlichtquellenvorrichtung | |
DE112011103477T5 (de) | Halbleiterlaservorrichtung | |
DE10040450A1 (de) | Kühlelement für Halbleiterbauelemente | |
DE112017000841T5 (de) | Halbleiterlaser-lichtquelleneinrichtung | |
DE2939497A1 (de) | Optisch-elektronische halbleitervorrichtungs-baugruppe | |
WO2009016039A1 (de) | Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung | |
DE102008027468A1 (de) | Wärmeübertragungsvorrichtung mit einem Halbleiterbauelement sowie Anschlussvorrichtung für ihren Betrieb | |
DE102015013511B3 (de) | Laserstrahlungsquelle und Verfahren zur Herstellung einer Laserstrahlungsquelle und Verwendung eines Lötprozesses | |
WO2019243327A1 (de) | Diodenlaseranordung und verfahren zum herstellen einer diodenlaseranordnung | |
EP1143583B1 (de) | Verfahren zur Kontaktierung eines Hochleistungsdiodenlaserbarrens und eine Hochleistungsdiodenlaserbarren-Kontakt-Anordnung | |
DE19644941C1 (de) | Hochleistungsdiodenlaser und Verfahren zu dessen Montage | |
DE102018210134A1 (de) | Diodenlaseranordnung und Verfahren zum Herstellen einer Diodenlaseranordnung | |
EP1839344B1 (de) | Leuchtdiode sowie led-lichtquelle | |
DE102011077614B4 (de) | Verfahren zur Herstellung einer Leuchtvorrichtung und Leuchtvorrichtung | |
EP2414725B1 (de) | Led-lichtquelle mit einer vielzahl von led-chips und led-chip zur verwendung in selbiger | |
DE102005046710B4 (de) | Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip | |
EP1166355A1 (de) | Multi-chip-modul | |
DE102004057454A1 (de) | Diodenlasermodul und Verfahren zu dessen Herstellung | |
DE10121969C1 (de) | Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung | |
WO2003071601A2 (de) | Schaltungsmodul und verfahren zu seiner herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: OSRAM OPTO SEMICONDUCTORS GMBH, 93049 REGENSBURG, |
|
8125 | Change of the main classification |
Ipc: H01S 5/024 AFI20051017BHDE |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |