KR20150135419A - In-bi-ag 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체 - Google Patents

In-bi-ag 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체 Download PDF

Info

Publication number
KR20150135419A
KR20150135419A KR1020157030358A KR20157030358A KR20150135419A KR 20150135419 A KR20150135419 A KR 20150135419A KR 1020157030358 A KR1020157030358 A KR 1020157030358A KR 20157030358 A KR20157030358 A KR 20157030358A KR 20150135419 A KR20150135419 A KR 20150135419A
Authority
KR
South Korea
Prior art keywords
layer
bismuth
indium
sequence
layer sequence
Prior art date
Application number
KR1020157030358A
Other languages
English (en)
Other versions
KR102172348B1 (ko
Inventor
안드레아스 플뢰슬
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20150135419A publication Critical patent/KR20150135419A/ko
Application granted granted Critical
Publication of KR102172348B1 publication Critical patent/KR102172348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83359—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499—Material of the matrix
    • H01L2224/835—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83538—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83539—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H01L2224/83901—Pressing the layer connector against the bonding areas by means of another connector
    • H01L2224/83902—Pressing the layer connector against the bonding areas by means of another connector by means of another layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 예컨대 광전자 반도체 칩(예: 발광다이오드 칩)과 인쇄회로기판 또는 금속 도체 프레임의 접합부들(1, 2)을 연결하기 위한 방법에 관한 것이며, 상기 방법은, 제1 접합부(1) 및 제2 접합부(2)를 제공하는 단계와, 제1 접합부 상에 은을 함유하거나 은으로 구성되는 하나 이상의 층(11, 15)을 포함하는 제1 층 시퀀스(10)를 적층하는 단계와, 제2 접합부(2) 상에는 인듐 및 비스무트를 함유하는 하나 이상의 층(29)을 포함하거나, 또는 인듐을 함유하는 층(23) 및 비스무트를 함유하는 층(22, 24)을 포함하는 제2 층 시퀀스(20)를 적층하는 단계와, 사전 설정된 접합 시간 동안 최대 120℃인 접합 온도에서 접합 압력(p)을 적용하면서 각각 제1 접합부(1) 및 제2 접합부(2)를 등지고 있는 자신들의 단부면들 상에서 제1 층 시퀀스(10) 및 제2 층 시퀀스(20)를 상호 간에 압착하는 단계를 포함하며, 제1 층 시퀀스(10)와 제2 층 시퀀스(20)는 용융되어 하나의 연결 층(30)을 형성하고, 이 연결 층은 제1 접합부 및 제2 접합부에 직접 접하며, 연결 층의 용융 온도는 260℃ 이상이다.

Description

IN-BI-AG 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체{PROCESS FOR CONNECTING JOINING PARTNERS BY MEANS OF AN ISOTHERMIC SOLIDIFYING REACTION IN ORDER TO FORM AN IN-BI-AG CONNECTING LAYER AND CORRESPONDING ARRANGEMENT OF JOINING PARTNERS}
본 발명은 접합부들을 연결하기 위한 방법에 관한 것이다. 그 밖에 본 발명은 접합부들의 배열체에도 관한 것이다.
독일 공보 DE 102005029246은 캐리어와 반도체 칩 사이에 납땜 접합부(soldered joint)를 형성하기 위한 방법을 기재하고 있다.
본 발명의 해결하고자 하는 과제는, 접합부들 간의 접합부가 상대적으로 낮은 온도에서 형성될 수 있으면서 이런 방식으로 형성된 접합부는 특히 온도 안정적인, 2개의 접합부를 연결하기 위한 방법을 명시하는 것에 있다.
본원의 방법의 하나 이상의 실시예에 따라서, 우선, 제1 접합부와 제2 접합부가 제공된다. 접합부들은 예컨대 광전자 반도체 칩, 광전자 반도체 칩의 웨이퍼, 금속 도체 프레임, 플라스틱으로 둘러싸인 금속 도체 프레임, 세라믹 캐리어, 인쇄회로기판(회로기판), GaAs, Ge 또는 Si로 이루어진 반도체 웨이퍼, Si3N4 또는 AlN으로 이루어진 세라믹 웨이퍼 등과 같은 요소들 중 하나 이상의 요소일 수 있다. 예컨대 본원의 방법에 의해, 광전자 반도체 칩, 예컨대 발광다이오드 칩은 인쇄회로기판 또는 금속 도체 프레임 상에 고정될 수 있다.
본원의 방법의 하나 이상의 실시예에 따라서, 제1 접합부 상에는 제1 층 시퀀스가 적층된다. 제1 층 시퀀스는 하나 이상의 금속을 함유하거나 하나의 금속으로 구성되는 하나 이상의 층을 포함한다. 제1 접합부 상에 제1 층 시퀀스의 적층은 예컨대 스퍼터링 또는 증기 증착과 같은 물리적 기상 증착을 통해, 또는 갈바닉 방식으로, 또는 무전기 증착(electroless deposition)을 통해 수행될 수 있다.
본원의 방법의 하나 이상의 실시예에 따라서, 제2 접합부 상에는 제2 층 시퀀스가 적층된다. 제2 층 시퀀스의 적층은 제1 층 시퀀스의 적층과 동일한 방법으로 수행될 수 있다. 제1 층 시퀀스와 제2 층 시퀀스는 동일할 수 있다. 그러나 제1 및 제2 층 시퀀스는 자신들의 구성, 다시 말하면 층 시퀀스 내에서 층들의 순서의 관점에서, 그리고/또는 층 시퀀스의 층들을 위해 이용되는 재료들의 관점에서 상호 간에 다를 수도 있다. 또한, 제1 및 제2 층 시퀀스는 상이한 증착 방법들로 제조될 수도 있다.
본원의 방법의 하나 이상의 실시예에 따라서, 사전 설정된 접합 시간 동안 접합 온도에서 접합 압력이 적용되면서 각각 제1 접합부 및 제2 접합부를 등지고 있는 자신들의 단부면들 상에서 제1 층 시퀀스 및 제2 층 시퀀스의 상호 간 압착이 수행된다. 다시 말하면, 제1 층 시퀀스는 제1 접합부를 등지고 있는 자신의 단부면으로 맨 먼저 제2 접합부를 등지고 있는 제2 층 시퀀스의 단부면과 접촉된다. 그런 다음, 사전 설정된 시간 간격, 즉 접합 시간 동안 접합 온도에서 접합 압력이 적용되면서 단부면들 상에서 두 층 시퀀스의 상호 간 압착이 수행된다. 이 경우, 제1 층 시퀀스와 제2 층 시퀀스는 적어도 부분적으로, 또는 완전히 용융되며, 그리고 두 층 시퀀스의 재료들은 상호 간에 혼합된다.
본원의 방법의 하나 이상의 실시예에 따라서, 제1 층 시퀀스와 제2 층 시퀀스는 용융되어 하나의 연결 층을 형성하며, 이 연결 층은 제1 접합부 및 제2 접합부에 직접 접한다. 다시 말하면, 접합 시간 후에, 층 시퀀스들은 상호 간에 접합되어 연결 층을 형성하고, 그런 다음 연결 층은 두 접합부 사이에 위치되어 접합부들 사이에서 기계적 접합을 중개한다.
본원의 방법의 하나 이상의 실시예에 따라서, 제1 층 시퀀스는 은을 함유하거나 은으로 구성되는 하나 이상의 층을 포함한다. 이런 경우, 예컨대 제1 층 시퀀스는 상기 은 층으로 구성될 수도 있다.
본원의 방법의 하나 이상의 실시예에 따라서, 제2 층 시퀀스는 인듐 및 비스무트를 함유하는 하나 이상의 층을 포함하거나, 또는 제2 층 시퀀스는 인듐을 함유하는 하나 이상의 층과 비스무트를 함유하는 하나의 층을 포함한다. 달리 말하면, 제2 층 시퀀스는 금속으로서 적어도 인듐 및 비스무트를 함유한다. 예컨대 제2 층 시퀀스는 그 밖에 다른 금속들을 함유하지 않을 수 있다. 인듐 및 비스무트 금속들은 제2 층 시퀀스에서 단일의 공통 층에 예컨대 인듐-비스무트 합금으로서 존재할 수 있다. 또한, 제2 층 시퀀스는 인듐으로 구성되는 하나 이상의 단일 층(single layer)과 비스무트로 구성되는 하나의 단일 층을 포함할 수 있다. 또한, 제1 층 및/또는 제2 층은 납 및/또는 주석을 포함하지 않을 수 있다. 또한, 제1 층 및/또는 제2 층은 금을 포함하지 않을 수 있다.
본원의 방법의 하나 이상의 실시예에 따라서, 접합 동안 제1 층 시퀀스 및 제2 층 시퀀스가 가열되는 접합 온도는 최대 120℃이다. 제1 층 시퀀스와 제2 층 시퀀스는 상기 온도에서 용융되거나 연결되어 연결 층을 형성하며, 이런 경우 상기 연결 층은 은, 인듐 및 비스무트를 함유하고, 약 260℃부터의 훨씬 더 높은 온도에서 비로소 다시 용융된다.
접합부들을 연결하기 위한 본원의 방법의 하나 이상의 실시예에 따라서, 본원의 방법은,
- 제1 접합부 및 제2 접합부를 제공하는 단계와,
- 제1 접합부 상에 제1 층 시퀀스를 적층하는 단계와,
- 제2 접합부 상에 제2 층 시퀀스를 적층하는 단계와,
- 사전 설정된 접합 시간 동안 접합 온도에서 접합 압력을 적용하면서 각각 제1 접합부 및 제2 접합부를 등지고 있는 자신들의 단부면들 상에서 제1 층 시퀀스와 제2 층 시퀀스를 상호 간에 압착하는 단계를 포함하며,
- 제1 층 시퀀스는 은을 함유하거나 은으로 구성되는 하나 이상의 층을 포함하고,
- 제2 층 시퀀스는 인듐 및 비스무트를 함유하는 하나 이상의 층을 포함하거나, 또는 제2 층 시퀀스는 인듐을 함유하는 하나 이상의 층과 비스무트를 함유하는 하나의 층을 포함하고,
- 접합 온도는 최대 120℃이며, 그리고
- 제1 층 시퀀스와 제2 층 시퀀스는 용융되어 하나의 연결 층을 형성하고, 이 연결 층은 제1 접합부 및 제2 접합부에 직접 접한다.
접합부들을 연결하기 위한 본원에 기재되는 방법은 특히 하기 고려 사항을 이용한다.
접합부들을 연결하기 위해, 예컨대 하우징들 또는 회로기판들과 반도체 부품들을 결합하기 위해, 또는 회로기판들 상에 케이싱 된 전자 부품들을 실장할 때, 연납 및 연납땜이 연결 방법으로서 이용될 수 있다. 이 경우, 접합부들에 대한 열 부하를 적게 유지하기 위해, 낮은 접합 온도가 달성되어야 한다. 이 경우, 공지된 연납 방법은 예컨대 Sn-Ag-Cu(SaC) 재료 계, 또는 Sn-Pb 재료 계를 기반으로 한다.
상기 연납 방법의 경우, 액상 땜납은 자신의 용융점 미만으로 냉각될 때 응고된다. 접합부가 다시 용융점의 온도로 가열되면, 접합부는 자신의 강성을 잃는다. 그러므로 연이어 수행되는 복수의 통합 단계, 예컨대 세라믹 회로기판 상에서 반도체 칩의 실장과 후속되는 금속 코어 회로기판 상에서 세라믹의 납땜(soldering)은, 최초에 형성된 땜납 접합부(solder joint)의 무결성을 위태롭게 하지 않고서는, 동일한 땜납 시스템으로 실현될 수는 없다.
상기 문제는, 차등화된 용융점들을 갖는 다양한 땜납 시스템들이 이용될 때 극복될 수도 있다. 또 다른 가능성은, 냉각 동안 공융 응고(eutectic solidification) 대신 등온 응고 반응을 이용하는 것에 있다. 이 경우, 접합 온도가 일정하게 유지되는 경우, 상대적으로 더 높은 고온에서 녹는 금속 성분과 금속 용융물의 반응을 통해 영속적으로 단단한 접합부가 형성되며, 이런 접합부의 용융점은 접합 온도를 훨씬 더 상회할 수 있다. 결합제로서 앞서 언급한 SAC 합금들을 이용하는 접합부들을 후속하는 접합 단계에서 손상시키기 않도록 하기 위해, 예컨대 땜납과 접착제로 이루어진 혼성물(hybrid)이 이용될 수 있다. 이에 대한 예시는, TLPS 페이스트(천이 액상 소결 페이스트)이며, 이런 페이스트는, 앞서 형성된 SAC 접합부를 위태롭게 하지 않으면서, 그리고 후속하는 SAC 접합부를 배제하지 않으면서 접합부들을 연결하기 위해, 구리를 함유하여 상대적으로 더 낮은 온도에서 녹는 Bi-SN 합금이 등온 응고되게 한다. Bi-Sn으로 이루어진 비귀금속 성분(non-noble component)의 반응성을 보장해야 하는 용제(fluxing agent)는 점착 기질(adhesive matrix) 내에 매입(embedding)된다.
추가의 대안은 결합제로서 Au-Sn을 이용하는 등온 응고이지만, 그러나 이는 한편으로 이를 위해 필요한 높은 금 분율로 인해 고가이고 주석 또는 공융 Au-Sn 합금의 상대적으로 높은 용융점으로 인해 많은 접합부를 위해 허용될 수 있는 것보다 더 높은 공정 온도를 필요하게 한다.
한편, 본원에 기재된 방법은, 특히 한편으로 Sn 또는 AuSn인 경우보다 더 낮은 온도에서 녹는 성분을 이용하고 다른 한편으로는 고가의 귀금속인 금의 사용을 방지하는 등온 응고 공정을 이용한다는 사상을 기초로 한다. 그에 따라, 제1 및/또는 제2 층은, 일반적으로 연결 방법에서 이용되는 납, 주석 및/또는 금을 포함하지 않을 수 있다. 또한, 박층들이 제1 및 제2 층 시퀀스의 제조를 위해 이용되며, 그럼으로써 층 시퀀스들의 특히 간단한 용융이 수행될 수 있다.
저용융 성분으로서는 비스무트와 인듐으로 이루어진 혼합물이 이용된다. 비스무트-인듐 계에서, 용융물은 이미 분명히 100℃ 미만에서 형성될 수 있다. 이런 경우, 은의 첨가를 통해, 용융 온도는 크게 상승될 수 있다. 은과 비스무트-인듐의 등온 응고 반응은 이미 100℃에서 은과 인듐 사이에 금속 간 접합부를 형성한다. 그에 따라, 비스무트-인듐에서 인듐이 궁핍 되고, 접합부의 용융 온도는 약 260℃로 상승하며, 금속 간 은-인듐 접합부는 확고하게 유지된다. 이 경우, 저용융 성분은 비스무트-인듐 합금으로 구성될 수 있거나, 또는 상기 성분은 현장에서 접합 공정 동안 순수 비스무트 층들 및 인듐 층들의 상호 간 반응으로 생성될 수 있다.
본원의 방법의 하나 이상의 실시예에 따라서, 연결 층은 비스무트를 함유하거나 비스무트로 구성되는 영역들을 포함하며, 이 영역들은 인듐 및/또는 은을 함유하는 재료에 의해 완전히 에워싸인다. 이 경우, 접합 공정 후에 소량의 인듐 및 은이 그 내로 용해될 수 있는 연결 층의 비스무트 성분이 서로 연결되어 연속되는 층을 형성하지 않을 때, 연결 층은 특히 안정적이며, 특히 열적으로 안정적이란 점이 확인되었다. 특히 연결 층 내로 은을 유입시키는 것을 통해, 용융 온도는 접합 온도에 비해 분명하게 증가될 수 있다. 예컨대 용융 온도(℃)는 접합 온도(℃)보다 두 배 이상 높을 수 있다.
특히 접합 시간의 선택을 통해, 제1 또는 제2 층 시퀀스 내에 존재하는 연속적인 비스무트 층이 차단되는 점이 달성될 수 있다. 이런 경우, 연결 층은 더 이상 연속적인 비스무트 층을 포함하지 않을뿐더러, 비스무트로 구성되는 상기 층을 포함하지 않거나, 또는 연결 층이 비스무트로 구성되어 단일체로 서로 연결되는 층을 포함하지 않게 된다. 이런 경우, 비스무트 층은 예컨대 그물망의 유형으로 형성될 수 있으며, 다시 말하면 비스무트 층은, 층 시퀀스들의 또 다른 금속들로 채워지는 구멍들 또는 관통구들을 포함한다. 상대적으로 더 오랜 접합 시간에 의해, 접합에 의해 경우에 따라 제1 층 시퀀스 또는 제2 층 시퀀스 내에 존재하는 비스무트 층은, 층 시퀀스들의 또 다른 금속들의 재료, 다시 말하면 특히 인듐 및 은에 의해 에워싸이는 개별 입자들로 분열될 수 있다.
이 경우, 상기 구조 영향은 접합 공정을 통해, 또는 보충안으로 연결 층이 한 번 더 가열되는 후속하는 템퍼링 단계를 통해 실현될 수 있다. 열적 및 기계적 관점에서, 비스무트 입자들, 다시 말하면 비스무트를 함유하거나 비스무트로 구성되는 영역들은 은 및 인듐의 금속 간 접합부들로 이루어진 기질 내에서, 또는 인듐이 그 내에 용해되어 있는 은 입자들을 포함하는 은-인듐 합금 내에서, 접합 구역과 그에 따른 연결 층의 특히 바람직한 미세구조(microstructure)를 나타낸다.
본원의 방법의 하나 이상의 실시예에 따라서, 연결 층의 횡단면에서 비스무트로 구성되는 횡단면의 비율은 최대 50%이다. 이 경우, 횡단면은 예컨대 전체 연결 층을 관통하여 제1 접합부에서부터 제2 접합부에까지 연장될 수 있다. 이 경우, 횡단면은, 예컨대 두 접합부의 주 연장 평면에 대해 수직으로 연장되고 연결 층을 절단할 때 나타나는 임의의 단면이다. 이런 횡단면에서 바람직하게는 평균적으로 최대 표면의 절반(half)은 비스무트로 구성되고, 그 나머지 표면은 은 및 인듐 그리고 추가로 존재하는 만일의 금속들에 분배된다. 이 경우, 바람직하게 비스무트의 표면 비율은 최대 30%이며, 특히 바람직하게는 최대 15%이다.
본원의 방법의 하나 이상의 실시예에 따라서, 연결 층은 전기 전도성이다. 다시 말하면, 연결 층은 두 접합부 사이의 기계적 접합부를 나타낼 뿐만 아니라, 두 접합부는 연결 층을 통해 전기 전도 방식으로 상호 간에 연결될 수도 있다. 이런 방식으로, 연결 층을 통해 예컨대 광전자 반도체 칩은 인쇄회로기판 상에 기계적으로 고정되어 전기 연결될 수 있다. 전기 전도성 접합부는 특히 연결 층 내의 은 성분을 통해 형성될 수 있으며, 이 은 성분은 서로 연결되는 비스무트 층에 의해 중단되지 않는 경로들을 통해 접합부들을 상호 간에 연결한다.
본원의 방법의 하나 이상의 실시예에 따라서, 연결 층은 금을 포함하지 않으며, 그리고 용제를 포함하지 않는다. 연결 층 내에서 금의 배제는 특히 낮은 온도에서 제조될 수 있는 특히 비용이 적게 드는 연결 층을 달성한다. 특히 낮은 온도에서 이미 액상인 금속 합금의 선택을 통해 가능한 낮은 접합 온도는 상이한 열 팽창 거동을 갖는 재료들로 이루어진 복합물에서 열 기계적 부하를 감소시키면서, 열에 민감한 물질들, 예컨대 플라스틱으로 압출 코팅된 도체 프레임 상에서 플라스틱들을 보호한다. 특히 본원의 방법을 통해, 상이한 열 팽창 거동을 갖는 재료들로 구성되는 2개의 접합부를 연결할 수 있다. 예컨대 제1 접합부는 하나 이상의 광전자 반도체 칩일 수 있고, 그에 반해 제2 접합부는 플라스틱으로 둘러싸인 금속 도체 프레임이다. 일반적으로, 제1 접합부는 금속, 세라믹 또는 플라스틱을 포함할 수 있고, 그에 반해 제2 접합부는 하나 이상의 또 다른 금속, 하나 이상의 또 다른 세라믹, 또는 하나 이상의 또 다른 플라스틱으로 형성되며, 제2 접합부의 하나 이상의 금속, 하나 이상의 세라믹 또는 하나 이상의 플라스틱은 제1 접합부의 금속, 세라믹 또는 플라스틱과 다른 열 팽창 계수를 보유한다. 고용융 성분의 낮은 비용은 비용 임계의 제품들에서도 본원의 방법을 이용할 수 있게 한다.
언급한 금속들이 제1 및 제2 층 시퀀스에서 매우 순수하게 적층될 수 있기 때문에, 용제의 이용은 배제될 수 있다. 그 결과, 연결 층은 용제를 포함하지 않는다. 그 밖에도, 그에 따라, 금속-폴리머 혼성물의 낮은 열 전도성도 방지된다. 또한, 용제의 배제를 통해, 내포된 용제 잔류물의 부식 위험, 또는 용제 잔여물 및 용제 잔류물의 차후 제거 시 문제뿐만 아니라, 이와 결부된 비용도 방지된다.
또한, 인듐 및 은의 우수한 열 전도성에 근거하여, 연결 층은 손실 열의 방출을 위한 적합성이 특히 우수하다. 이 경우, 바람직한 것으로서 증명된 점에 따르면, 연결 층은 비스무트로 이루어진 연속적인 층을 포함하지 않는데, 그 이유는 언급한 금속들 중에서 비스무트가 최소의 열 전도성을 보유하기 때문이다. 그러므로 최대한 우수한 열 소산을 위해, 연결 층 내에서 은의 분율은 최대한 높게 선택되고 비스무트의 분율은 최대한 낮게 선택된다. 또한, 260℃를 상회하는 온도에서 연결 층의 최대한 우수한 내성을 위해서도 은의 분율은 최대한 높게 선택되고 비스무트의 분율은 최대한 낮게 선택된다.
본원의 방법의 하나 이상의 실시예에 따라서, 제1 층 시퀀스 및/또는 제2 층 시퀀스는 하나의 층을 포함하거나, 또는 상호 간에 직접 접하는 층들의 시퀀스를 포함하며, 상기 층 또는 상기 층들의 시퀀스는 인듐 및 비스무트만을 포함하고, 인듐의 물질량 분율은 67at% 이상 85at% 이하이다. 최적의 방식으로, 인듐의 물질량 분율은 78.5at%이다.
인듐 및 비스무트로 구성되는 층 시퀀스들의 영역에서 상기 인듐 분율에 의해, 상기 영역들의 용융물은 이미 분명하게 100℃ 미만에서 형성될 수 있다. 이런 경우, 상기 용융물은 이미 약 73℃의 온도에서 형성된다. 이런 경우, 인듐-비스무트 용융물이 예컨대 제2 층 시퀀스에서 생성될 때 층 시퀀스의 주변 층들에서, 또는 제1 층 시퀀스에서 은의 첨가를 통해, 용융 온도는 강하게 상승할 수 있다. 은과 비스무트-인듐의 등온 응고 반응은 이미 100℃에서 은과 인듐 간에 금속 간 접합부들의 형성을 야기하며, 이는 연결 층의 높은 내온성을 야기한다. 비스무트와 인듐으로 구성되는 층 시퀀스들의 부분의 최대한 우수한 용융 거동을 위해, 층 시퀀스들의 상기 영역들에서 비스무트 대 인듐의 비율의 최적의 값은 약 0.27이다.
본원의 방법의 하나 이상의 실시예에 따라서, 제1 층 시퀀스 및/또는 제2 층 시퀀스는 인듐으로 구성되는 하나 이상의 층과, 비스무트로 구성되는 하나 이상의 층을 포함하며, 인듐으로 이루어진 층과 비스무트로 이루어진 층은 상호 간에 직접 접한다. 다시 말하면, 이런 경우에, 비스무트와 인듐으로 이루어진 저용융 성분은 합금으로 존재하는 것이 아니라, 저용융 성분은 접합 공정 동안 상호 간에 직접 접하는 비스무트 층들과 인듐 층들 상호 간의 반응으로 생성된다.
본원의 방법의 하나 이상의 실시예에 따라서, 제2 층 시퀀스는 비스무트-인듐 합금으로 형성되는 하나의 층으로 구성된다. 다시 말해, 이런 경우에, 저용융 성분은 직접 합금으로서 구현되며, 그리고 상호 간에 분리된 개별 비스무트 층들 및 인듐 층들에서는 적층 증착되지 않는다.
본원의 방법의 하나 이상의 실시예에 따라서, 제1 층 시퀀스 및/또는 제2 층 시퀀스는, 티타늄으로 구성되어 인듐으로 이루어진 층 또는 비스무트로 이루어진 층에 직접 접하는 하나의 층을 포함하며, 티타늄으로 이루어진 층은 인듐 및/또는 비스무트와 은의 혼합을 지연시키기 위해 제공된다. 예컨대 인듐 및 비스무트를 함유하는 층 시퀀스의 일부분은 티타늄 층을 통해 용융 동안 맨 먼저 에워싸는 은으로부터 비워질 수 있다. 우선, 층 시퀀스에서 인듐 및 비스무트로 이루어진 개별 층들이 반응하여 저용융 성분을 형성하는 특정 온도에 도달할 때, 티타늄으로 이루어진 층은 예컨대 파열되어 인듐과 비스무트를 포함한 영역 내로 은의 유입을 허용하고 그에 따라 연결 층의 형성을 위한 등온 응고를 허용한다.
본원의 방법의 하나 이상의 실시예에 따라서, 제1 층 시퀀스 및/또는 제2 층 시퀀스는 인듐으로 이루어진 층들과 비스무트로 이루어진 층들의 시퀀스를 포함하며, 상기 시퀀스는 자신들의 단부면들에서 티타늄으로 이루어진 층에 의해 각각 덮인다. 다시 말하면, 인듐 및 비스무트로 형성된 층 시퀀스들 내의 영역은 양쪽 단부에서 티타늄 층들을 통해 인접한 은으로부터 보호될 수 있다. 이런 방식으로, 특히 효율적으로, 인듐 및 비스무트 층들이 충분히 저용융 성분으로 혼합될 때까지 은의 침투를 지연시킬 수 있다.
본원의 방법의 하나 이상의 실시예에 따라서, 층 시퀀스들에서 이용되는 티타늄으로 이루어진 층들 중 적어도 절반, 또는 티타늄으로 이루어진 각각의 층은 이 경우 최대 10㎚의 두께를 보유한다. 다시 말하면 인듐 및 비스무트로 이루어진 층들의 보호를 위해 극도로 얇은 티타늄 층들만으로도 충분하다.
본원의 방법의 하나 이상의 실시예에 따라서, 인듐으로 이루어진 층들 중 적어도 절반 또는 인듐으로 이루어진 각각의 층은 층 시퀀스들에서 비스무트로 이루어진 층들 중 적어도 절반 또는 비스무트로 이루어진 각각의 층보다 더 두꺼우며, 인듐으로 이루어진 층들 중 적어도 절반 또는 인듐으로 이루어진 각각의 층은 150㎚ 이상 850㎚ 이하의 두께를 보유하고, 비스무트로 이루어진 층들 중 적어도 절반 또는 비스무트로 이루어진 각각의 층은 50㎚ 이상 300㎚ 이하의 두께를 보유한다. 이런 경우, 인듐 및 비스무트로 이루어진 층들의 층 두께에 걸쳐서 인듐 분율은 인듐-비스무트 계에서 설정될 수 있으며, 앞서 기재한 것처럼 최적의 인듐 분율은 67at%와 85at% 사이에서 달성되게 한다.
본원의 방법의 하나 이상의 실시예에 따라서, 제1 및 제2 층 시퀀스의 적어도 많은 층, 특히 모든 층은 스퍼터링 또는 증기 증착과 같은 물리적 기상 증착의 증착 기술들 중 하나 이상의 증착 기술에 의해 제조된다. 상기 기술들에 의해, 특히 얇은 층들이 층 시퀀스들의 제조를 위해 이용될 수 있다. 언급한 증착 기술들의 이용을 통해, 비귀금속 원소들의 산화는 효과적으로 저지될 수 있고, 특히 인듐 및 비스무트로 이루어진 순수한 층들이 제조될 수 있다.
또한, 본 발명에 따라서, 접합부들의 배열체가 명시된다. 이 경우, 배열체는 본원에 기재된 방법에 의해 제조될 수 있다. 다시 말하면, 본원의 방법에 대해 기재한 모든 특징들은 배열체에 대해서도 개시되며, 그 반대의 경우도 적용된다.
본원의 배열체의 하나 이상의 실시예에 따라서, 본원의 배열체는, 제1 접합부 및 제2 접합부와, 이 제1 접합부 및 제2 접합부에 직접 접하는 연결 층을 포함하고, 연결 층은 비스무트를 함유하거나 비스무트로 구성되는 영역들을 포함하며, 이 영역들은 인듐 및/또는 은을 함유하는 재료에 의해 완전히 에워싸인다.
하기에서는 본원에서 기재되는 방법뿐만 아니라 본원에서 기재되는 배열체가 실시예들 및 대응하는 도면들에 따라서 더 상세하게 설명된다.
도 1, 도 2, 도 3, 도 4, 도 5는 본원에 기재된 방법의 실시예들을 각각 도시한 개략적 단면도이다.
도 6은 본원에 기재된 방법에 의해 제조되고 연결 층을 포함하는 접합부들의 배열체를 도시한 개략적 단면도이다.
동일하거나 동일한 유형이거나 동일하게 기능하는 요소들은 도면들에서 동일한 도면부호들로 표시된다. 도면들 및 이 도면들에 도시된 요소들의 상호 간 크기 비율은 일정한 축척 비율인 것으로 간주해서는 안 된다. 오히려 개별 요소들은 더 나은 형태성을 위해, 그리고/또는 더 나은 이해를 위해 과장되어 크게 도시되어 있을 수 있다.
도 1의 개략적 단면도에는, 예컨대 발광다이오드 칩일 수 있는 제1 접합부(1)가 도시되어 있다. 본원에 기재된 방법에 의해, 제1 접합부(1)는 예컨대 플라스틱으로 둘러싸인 구리 도체 프레임일 수 있는 제2 접합부(2)와 연결된다. 제1 접합부(1) 상에는, 본 실시예의 경우 은 층(11)으로 구성되는 제1 층 시퀀스(10)가 적층된다. 은 층(11)은 예컨대 1825㎚의 두께를 보유한다.
제2 접합부(2) 상에는, 본 실시예의 경우 270㎚ 두께의 비스무트 층(22)과, 730㎚ 두께의 인듐 층(23)과, 135㎚ 두께의 은 층(25)을 포함하는 제2 층 시퀀스(20)가 적층된다. 제1 층 시퀀스(10)와 제2 층 시퀀스(20)는 각각 제1 접합부(1) 및 제2 접합부(2)를 등지고 있는 자신들의 단부면들 상에서 압력(p) 하에 상호 간에 압착되며, 배열체는 100℃의 접합 온도에서 0.5s 동안 상호 간에 압착된다. 상호 간에 향해 있는 은 층들(11, 25)은 특히 유황이 없는 환경에서 두 층 시퀀스가 그 상에서 상호 간에 연결되는 접합 표면의 산화 및 변색을 방지하는 충분한 보호부를 형성한다. 접합 시간의 경과 후에, 임시로 형성된 비스무트-인듐 용융물에서 고체의 은-인듐 및 비스무트가 형성된다.
도 2과 결부하여, 제1 접합부(1) 상에, 2560㎚ 두께의 은 층(11)과, 161㎚ 두께의 비스무트 층(12)과, 804㎚ 두께의 인듐 층(13)과, 147㎚ 두께의 비스무트 층(14)과, 74㎚ 두께의 은 층(15)을 포함하는 제1 층 시퀀스(10)가 적층되는, 한 실시예가 기재된다. 제2 접합부(2) 상에는, 2560㎚ 두께의 은 층(21), 161㎚ 두께의 비스무트 층(22), 804㎚ 두께의 인듐 층(23), 147㎚ 두께의 비스무트 층(24) 및 74㎚ 두께의 은 층(25)과 동일한 시퀀스의 층들을 포함하는 제2 층 시퀀스(20)가 적층된다.
층 시퀀스들의 단부면 측 결합 후에, 접합부들(1, 2)은 약 5분의 접합 시간 동안 85℃의 접합 온도 및 2.5bar의 접합 압력 조건에서 상호 간에 연결된다. 접합부들(1, 2)은 예컨대 세라믹 회로기판 및 금속 코어 회로기판이다.
도 3과 결부하여, 제1 접합부(1)로서 GaAs로 이루어진 반도체 디스크, 그리고 제2 접합부(2)로서는 Si3N4 또는 AlN으로 이루어진 세라믹 디스크가 이용되는 한 실시예가 기재된다. 제1 접합부(1) 상에는, 제1 층 시퀀스를 형성하는 511㎚ 두께의 은 층(11)이 전기 화학 증착된다. 제2 접합부(2) 상의 제2 층 시퀀스(20)는, 각각 증기 증착을 통해 적층되는 428㎚ 두께의 인듐 층(23)과, 72㎚ 두께의 비스무트 층(24)과, 190㎚ 두께의 은 층(25)을 포함한다. 115℃의 접합 온도 및 10bar의 접합 압력 조건에서, 두 접합부(1, 2)는 120분 동안 상호 간에 압착되고 이런 방식으로 상호 간에 연결된다.
도 4와 결부하여, 제1 접합부(1) 상에 제1 층 시퀀스(10)로서 1775㎚ 두께의 은 층이 적층되는 한 실시예가 기재된다. 제2 접합부(2) 상에는 제2 층 시퀀스(20)로서 인듐-비스무트 층(29)이 적층된다. 인듐-비스무트 층(29)은, 스퍼터링 또는 플라스마 용사를 통해 적층되어 775㎚의 두께를 보유하고 33.3 질량 퍼센트를 갖는 인듐-비스무트 합금으로 구성된다. 접합 전에, 각각의 접합부를 등지고 있는 제1 층 시퀀스(10) 및 제2 층 시퀀스(20)의 단부면들은 습식 화학 방식으로, 예컨대 개미산의 수용액으로 세척된다. 그런 다음, 15bar의 접합 압력 및 95℃의 접합 온도 조건에서 30분의 접합 시간에 걸쳐 연결이 수행된다.
도 5와 결부하여, 제1 접합부 상에 제1 층 시퀀스(10)로서 160㎚ 이상 1500㎚ 이하, 예컨대 1350㎚의 두께를 갖는 은 층(11)이 적층되는 한 실시예가 기재된다.
제2 접합부(2) 상에는 1000㎚ 두께의 은 층(21)에 걸쳐서 각각 187㎚ 두께의 인듐 층(23)과 63㎚ 두께의 비스무트 층(24)의 5개 쌍으로 이루어진 층 스택이 증기 증착되며, 이 층 스택은 8㎚ 두께의 티타늄 층(26)을 통해 분리되어 260㎚ 두께의 은 층(25)에 의해 덮인다. 이 경우, 티타늄 층(26)은 한편으로 비스무트 또는 인듐과 다른 한편으로는 은의 너무 이른 혼합이 이루어지지 않도록 방지한다. 또한, 상기 티타늄 층은 은 층(21)과, 인듐 및 비스무트로 이루어진 층 스택 사이에 삽입될 수 있다. 또한, 혼합이 특히 오랫동안 지연되어야 한다면, 각각의 쌍의 인듐 층과 비스무트 층 사이에도 상기 티타늄 층을 삽입할 수 있다.
도 6과 결부하여, 연결 층(30)을 통해 제1 접합부(1)와 제2 접합부(2)가 연결되어 본원에 기재된 방법을 통해 제조되는 본원에 기재된 접합부들의 배열체를 형성한다. 연결 층(30)은 비스무트를 함유하거나 비스무트로 구성되는 영역들(32)을 포함한다. 예컨대 영역들(32)은 소량의 은 및/또는 인듐이 그 내에 용해될 수 있는 비스무트 입자들이다. 비스무트 영역들(32)은 은 및 인듐을 함유하는 재료(31)에 의해 전면적으로 에워싸인다. 이 경우, 비스무트로 이루어진 영역들의 표면 비율은 도시된 횡단면도에서 바람직하게는 최대 15%이다.
본 특허 출원은, 그 공개 내용이 재귀적 참조를 통해 본원에 수용되는 독일 특허 출원 DE 102013103081.5의 우선권을 청구한 것이다.
본 발명은 실시예들에 따른 기재내용을 통해 상기 실시예들로만 국한되지 않는다. 오히려 본 발명은 각각의 새로운 특징 및 특징들의 각각의 조합도 포함하며, 이는, 비록 해당하는 특징 또는 해당하는 조합 자체가 특허청구범위 또는 실시예들에 명확하게 명시되어 있지 않다고 하더라도, 특히 특허청구범위 내의 특징들의 각각의 조합도 포함한다.

Claims (19)

  1. 접합부들(1, 2)을 연결하기 위한 방법으로서,
    제1 접합부(1) 및 제2 접합부(2)를 제공하는 단계;
    제1 접합부(1) 상에 제1 층 시퀀스(10)를 적층하는 단계;
    제2 접합부(2) 상에 제2 층 시퀀스(20)를 적층하는 단계; 및
    사전 설정된 접합 시간 동안 접합 온도에서 접합 압력(p)을 적용하면서 각각 제1 접합부(1) 및 제2 접합부(2)를 등지고 있는 자신들의 단부면들 상에서 제1 층 시퀀스(10)와 제2 층 시퀀스(20)를 상호 간에 압착하는 단계
    를 포함하고,
    상기 제1 층 시퀀스(10)는 은을 함유하거나 은으로 구성되는 하나 이상의 층(11, 15)을 포함하고,
    상기 제2 층 시퀀스(20)는 인듐 및 비스무트를 함유하는 하나 이상의 층(29)을 포함하거나, 상기 제2 층 시퀀스(20)는 인듐을 함유하는 하나 이상의 층(23)과 비스무트를 함유하는 하나의 층(22, 24)을 포함하고,
    상기 접합 온도는 최대 120℃이며,
    상기 제1 층 시퀀스(10)와 상기 제2 층 시퀀스(20)는 용융되어 하나의 연결 층(30)을 형성하고, 이 연결 층은 상기 제1 접합부(1) 및 상기 제2 접합부(2)에 직접 접한 것인, 접합부들을 연결하기 위한 방법.
  2. 제1항에 있어서, 상기 연결 층(30)의 용융 온도는 260℃ 이상인 것인, 접합부들을 연결하기 위한 방법.
  3. 제1항 또는 제2항에 있어서, 상기 연결 층(30)은, 비스무트를 함유하거나 비스무트로 구성되는 영역들(32)을 포함하며, 상기 영역들(32)은 인듐 및/또는 은을 함유하는 재료(31)에 의해 완전히 에워싸이는 것인, 접합부들을 연결하기 위한 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 연결 층(30)은 비스무트로 구성되는 층을 포함하지 않거나, 상기 연결 층(30)은 비스무트로 구성되어 단일체로 서로 연결되는 층을 포함하지 않는 것인, 접합부들을 연결하기 위한 방법.
  5. 제4항에 있어서, 상기 연결 층(30)은 전기 전도성인 것인, 접합부들을 연결하기 위한 방법.
  6. 제5항에 있어서, 상기 연결 층(30)은 금을 포함하지 않으며, 용제를 포함하지 않는 것인, 접합부들을 연결하기 위한 방법.
  7. 제6항에 있어서, 상기 연결 층(30)의 횡단면에서 비스무트로 구성되는 횡단면의 비율은 최대 50%인 것인, 접합부들을 연결하기 위한 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 층 시퀀스(10) 및/또는 상기 제2 층 시퀀스(20)는 하나의 층 또는 상호 간에 직접 접하는 층들의 시퀀스를 포함하고, 상기 층 또는 상기 층들의 시퀀스는 인듐 및 비스무트만을 함유하며, 인듐의 몰비는 67 at% 이상 85 at% 이하인 것인, 접합부들을 연결하기 위한 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 층 시퀀스(10) 및/또는 상기 제2 층 시퀀스(20)는 인듐으로 구성되는 하나 이상의 층과 비스무트로 구성되는 하나 이상의 층을 포함하며, 인듐으로 이루어진 상기 층과 비스무트로 이루어진 상기 층은 상호 간에 직접 접하는 것인, 접합부들을 연결하기 위한 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제2 층 시퀀스(20)는 비스무트-인듐 합금으로 형성되는 하나의 층(29)으로 구성되는 것인, 접합부들을 연결하기 위한 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 층 시퀀스(10) 및/또는 상기 제2 층 시퀀스(20)는, 인듐으로 이루어진 층(24) 또는 비스무트로 이루어진 층(23)에 직접 접하는 티타늄으로 구성된 하나 이상의 층(26)을 포함하며, 티타늄으로 이루어진 상기 층(26)은 인듐 및/또는 비스무트와 은의 혼합을 지연시키기 위해 제공되는 것인, 접합부들을 연결하기 위한 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 층 시퀀스(10) 및/또는 상기 제2 층 시퀀스(20)는 인듐으로 이루어진 층들(13, 23)과 비스무트로 이루어진 층들(12, 14, 22, 24)의 시퀀스를 포함하며, 상기 시퀀스는 자신들의 정면들에서 티타늄으로 이루어진 층에 의해 각각 덮이는 것인, 접합부들을 연결하기 위한 방법.
  13. 제1항 내지 제12항 중 어느 한 항 또는 두 항에 있어서, 티타늄으로 이루어진 각각의 층(29)은 최대 10㎚의 두께를 갖는 것인, 접합부들을 연결하기 위한 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 인듐으로 이루어진 층들 중 적어도 절반, 또는 인듐으로 이루어진 각각의 층(13, 23)은 비스무트로 이루어진 층들 중 적어도 절반 또는 비스무트로 이루어진 각각의 층(12, 14, 22, 24)보다 더 두꺼우며, 인듐으로 이루어진 층들 중 적어도 절반 또는 인듐으로 이루어진 각각의 층(13, 23)은 150㎚ 이상 850㎚ 이하의 두께를 가지며, 비스무트로 이루어진 층들 중 적어도 절반 또는 비스무트로 이루어진 각각의 층(12, 14, 22, 24)은 50㎚ 이상 300㎚ 이하의 두께를 갖는 것인, 접합부들을 연결하기 위한 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 제1 및 상기 제2 층 시퀀스의 적어도 일부 층들은 물리적 기상 증착, 갈바닉 증착, 및 무전해 증착 중 하나의 증착 기술에 의해 제조되는 것인, 접합부들을 연결하기 위한 방법.
  16. 접합부들의 배열체로서,
    제1 접합부(1) 및 제2 접합부(2);
    제1 접합부 및 제2 접합부에 직접 접하는 연결 층(30)
    을 포함하고,
    상기 연결 층(30)은 비스무트를 함유하거나 비스무트로 구성되는 영역들(32)을 포함하며, 상기 영역들(32)은 인듐 및/또는 은을 함유하는 재료(31)에 의해 완전히 에워싸이는 것인, 접합부들의 배열체.
  17. 제16항에 있어서, 상기 제1 접합부(1)와 상기 제2 접합부(2)는 상이한 열 팽창 거동을 하는 재료들로 구성되는 것인, 접합부들의 배열체.
  18. 제16항 또는 제17항에 있어서, 상기 연결 층(30)은 비스무트로 구성되는 층을 포함하지 않거나, 상기 연결 층(30)은 비스무트로 구성되어 단일체로 서로 연결되는 층을 포함하지 않는 것인, 접합부들의 배열체.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 연결 층(30)의 횡단면에서, 비스무트로 구성되는 횡단면의 비율은 최대 50%인 것인, 접합부들의 배열체.
KR1020157030358A 2013-03-26 2014-03-24 In-bi-ag 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체 KR102172348B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013103081.5 2013-03-26
DE102013103081.5A DE102013103081A1 (de) 2013-03-26 2013-03-26 Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
PCT/EP2014/055848 WO2014154637A1 (de) 2013-03-26 2014-03-24 Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern

Publications (2)

Publication Number Publication Date
KR20150135419A true KR20150135419A (ko) 2015-12-02
KR102172348B1 KR102172348B1 (ko) 2020-10-30

Family

ID=50349624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157030358A KR102172348B1 (ko) 2013-03-26 2014-03-24 In-bi-ag 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체

Country Status (6)

Country Link
US (1) US9502376B2 (ko)
JP (1) JP6184582B2 (ko)
KR (1) KR102172348B1 (ko)
CN (1) CN105103287B (ko)
DE (2) DE102013103081A1 (ko)
WO (1) WO2014154637A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015114088B4 (de) 2015-08-25 2022-02-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung eines Bauelements
EP3226282A1 (en) * 2016-03-31 2017-10-04 Techni Holding AS Non-eutectic bonding method with formation of a solid solution with a porous structure with a second phase dispersed therein and corresponding joint
DE102017107961B4 (de) 2017-04-12 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung
TWI622653B (zh) * 2017-05-25 2018-05-01 綠點高新科技股份有限公司 焊料合金及焊料組成
US10700036B2 (en) * 2018-10-19 2020-06-30 Toyota Motor Engineering & Manufacturing North America, Inc. Encapsulated stress mitigation layer and power electronic assemblies incorporating the same
WO2020148626A1 (fr) * 2019-01-16 2020-07-23 Patek Philippe Sa Geneve Procédé de brasage de composants horlogers
JP7021792B2 (ja) * 2019-05-07 2022-02-17 ライトメッド （ユーエスエー） インク 半導体デバイスと熱拡散マウントとの銀－インジウム過渡液相接合方法および銀－インジウム過渡液相接合ジョイントを有する半導体構造
US20220304186A1 (en) * 2021-03-17 2022-09-22 Amulaire Thermal Technology, Inc. Heat-dissipating substrate with coating structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119247A1 (en) * 2002-12-24 2004-06-24 Mei Zequn System and method for hermetic seal formation
KR20050094478A (ko) * 2003-02-05 2005-09-27 센주긴조쿠고교 가부시키가이샤 단자간 접속 방법 및 반도체 장치의 실장 방법
KR20110059519A (ko) * 2009-11-27 2011-06-02 인더스트리얼 테크놀로지 리서치 인스티튜트 Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4098452A (en) * 1975-03-31 1978-07-04 General Electric Company Lead bonding method
CA1056514A (en) * 1975-03-31 1979-06-12 General Electric Company Lead bond structure
EP0365807B1 (en) * 1988-10-12 1993-12-22 International Business Machines Corporation Bonding of metallic surfaces
US6193139B1 (en) * 1996-10-17 2001-02-27 Jorma Kivilahti Method for joining metals by soldering
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
JPH11174993A (ja) * 1997-12-10 1999-07-02 Nippon Sheet Glass Co Ltd 透明導電膜付き基板およびそれを用いた平面型表示素子
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
US7247514B2 (en) * 2003-04-11 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
EP1672685B1 (en) * 2003-08-26 2010-11-03 Tokuyama Corporation Substrate for device bonding, device bonded substrate, and method for producing same
JP4537877B2 (ja) * 2005-03-31 2010-09-08 株式会社東芝 セラミックス配線基板とそれを用いた半導体装置
DE102005029246B4 (de) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
AT10735U1 (de) * 2008-05-21 2009-09-15 Austria Tech & System Tech Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102104090B (zh) * 2009-12-22 2014-03-19 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
TWI446577B (zh) * 2010-12-23 2014-07-21 Ind Tech Res Inst Ｌｅｄ晶圓之接合方法、ｌｅｄ晶粒之製造方法及ｌｅｄ晶圓與基體之接合結構
KR20140113151A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 금속 접합층 형성방법 및 그를 이용한 반도체 발광소자 제조방법
US9272371B2 (en) * 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119247A1 (en) * 2002-12-24 2004-06-24 Mei Zequn System and method for hermetic seal formation
KR20050094478A (ko) * 2003-02-05 2005-09-27 센주긴조쿠고교 가부시키가이샤 단자간 접속 방법 및 반도체 장치의 실장 방법
KR20110059519A (ko) * 2009-11-27 2011-06-02 인더스트리얼 테크놀로지 리서치 인스티튜트 Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ

Also Published As

Publication number Publication date
CN105103287A (zh) 2015-11-25
DE102013103081A1 (de) 2014-10-02
DE112014001708A5 (de) 2015-12-24
JP2016515763A (ja) 2016-05-30
JP6184582B2 (ja) 2017-08-23
US9502376B2 (en) 2016-11-22
CN105103287B (zh) 2018-03-23
US20160027759A1 (en) 2016-01-28
WO2014154637A1 (de) 2014-10-02
KR102172348B1 (ko) 2020-10-30

Similar Documents

Publication Publication Date Title
KR102172348B1 (ko) In-bi-ag 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체
US8486766B2 (en) Method for thermally contacting opposing electrical connections of a semiconductor component arrangement
TWI230105B (en) Solder
JP2516326B2 (ja) ３元はんだ合金、集積回路チップを回路パタ―ンが形成された基板に電気接続する方法及び集積回路チップモジュ―ル
WO2002049797A1 (en) Solder foil and semiconductor device and electronic device
US9659892B2 (en) Semiconductor device and method of manufacturing semiconductor device
EP1002612A1 (en) Kinetically controlled solder bonding
KR20150133194A (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
TWI260080B (en) Method to fix a semiconductor-chip in a plastic-housing body, opto-electronic semiconductor-component and its production method
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
KR20150041003A (ko) 유동성 셀프 어셈블리 및 전기 컴포넌트 기판을 위한 듀얼 솔더 층 및 그를 이용한 방법
JP4961165B2 (ja) 電子部品搭載用基板、電子部品および電子装置
JP4514400B2 (ja) 部材の接合方法、その方法で得られた接合部材
JP5028217B2 (ja) 光素子搭載方法
US10046408B2 (en) Device comprising a connecting component and method for producing a connecting component
EP0335744B1 (en) Semiconducting device mounting
JP2006278463A (ja) サブマウント
JP2002368293A (ja) 熱電モジュール、熱電モジュールの製造方法、熱電装置、ファイバ投光装置
KR100740642B1 (ko) 도체간의 접속구조 및 접속방법
JP4951932B2 (ja) パワーモジュール用基板の製造方法
JP4013807B2 (ja) 熱電モジュールの製造方法
JP4369643B2 (ja) はんだ接合層
US20080035703A1 (en) Oxidation resistant solder preform
US20240297111A1 (en) Carrier structure, package arrangement, method of forming a carrier structure, and method of forming a package arrangement
CN118588658A (en) Package arrangement and method of forming a package arrangement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant