KR100740642B1

KR100740642B1 - 도체간의 접속구조 및 접속방법

Info

Publication number: KR100740642B1
Application number: KR1020037000391A
Authority: KR
Inventors: 나카무라사토시
Original assignee: 롬 가부시키가이샤
Priority date: 2000-07-12
Filing date: 2001-07-11
Publication date: 2007-07-18
Also published as: WO2002005609A1; JPWO2002005609A1; CN1299547C; EP1307076A4; KR20030013527A; CN1442031A; US7018721B2; AU2001271038A1; EP1307076A1; US20030143419A1

Abstract

Au층이 표면에 형성된 제 1도체와, 적어도 표면이 도전성을 갖는 제 2도체의 사이를 Zn 함유 땜납을 개재하여 접속한다. 상기 제 1도체는, 가령 회로 기판(1) 상에서 배선 패턴의 일부를 구성하는 단자 패드(11a, 11b, 11c)이며, 상기 제 2도체는, 가령 전자 부품(20, 21)의 단자(20a, 21a)나 단자판(22)이다. 상기 제 1도체와 상기 제 2도체는, Zn 함유 땜납에서 Zn이 상기 제 1도체의 Au층으로 확산되어 형성된 Au-Zn 합금층을 개재하여 접속된다.

도체, 접속구조, 접속방법, 땜납

Description

도체간의 접속구조 및 접속방법{STRUCTURE FOR INTERCONNECTING CONDUCTORS AND CONNECTING METHOD}

본 발명은, Au층이 표면에 형성된 도체와 다른 도체의 사이를 땜납을 개재하여 접속하는 기술에 관한 것이다.

종래부터, 가령 회로기판에 대해서 반도체 칩 등의 전자부품을 장착하는 경우에는, 회로기판에 설치된 전자 패드와 전자부품의 단자 사이를 땜납에 의해 전기적 및 기계적으로 접속하는 방법이 채용되고 있다. 회로기판의 단자 패드는, 가령 회로기판 상에 Cu배선 패턴을 형성한 후에, 전자 패드로 되는 부분에 Ni 도금층 및 Au 도금층을 적층하여 형성한 구성으로 되어 있다. 여기에서, 최상층으로 Au 도금층을 형성하는 것은, 단자 패드 표면에서의 산화를 방지하여, 전자 부품의 단자와의 접속 신뢰성을 확보하기 위함이다. 또, Ni 도금을 실시하는 것은, Cu 배선 패턴 상에 직접적으로 Au 도금을 실시하는 것이 곤란함과 동시에, Ni 자체도 표면이 산화되기 쉽기 때문이다.

땜납으로서는, 종래에는 63Sn-37Pb 땜납이 범용되고 있었다. 그런데, 폐기물 처리법 등의 환경 관련법규에 의해, Pb는 특별관리 물질로 지정되어 있는 등, 최근 들어서는 환경에 대한 영향이 염려되고 있으며, Pb를 포함하지 않은 땜납(Pb프리 땜납)으로의 이행이 진행되고 있다.

Pb프리 땜납으로서는, Sn-Ag 땜납이나 이것에 Cu나 Bi를 포함시킨 Sn-Ag계 땜납이 유망시되고 있다. 이 Sn-Ag계 땜납을 사용하여 상기 구성의 회로기판과 전자부품을 접속했을 경우에는, Ni 도금층에서 Ni가 땜납층내로 확산하여 Sn원자와 결합하고, Sn-Ni합금층이 형성되며, 이 합금층 및 땜납층을 개재하여 회로기판의 단자와 전자부품의 단자 사이가 접속된다.

이 경우, Ni 도금층 표면의 Au 도금층은 파괴되어, Au가 땜납층 내로 확산되지만, Au와 Sn은 반응성이 높기 때문에, 이들 금속이 결합하여 금속간 화합물이 생성되어 버린다. 이 Au-Sn 금속간 화합물은, 땜납층의 기계적 강도를 저하시키는 원인이 되는 것이다. 가령, 땜납층 전체에 있어서의 Au-Sn 금속간 화합물의 농도가 5wt% 정도로 되거나, Au-Sn 금속간 화합물이 편석(偏析)되어 국소적으로 해당 금속간 화합물의 농도가 5wt%정도로 되었을 경우에는, 접속 강도가 현저하게 저하된다고 한다. 이 때문에, 금도금층 상에는, 땜납을 사용하여 다른 도체를 접속할 수 없다는 결론에 이르렀다는 보고까지 있다. 특히, 전해 도금에 의해 Au 도금층을 형성한 경우에는, 일반적으로 Au 도금층의 두께가 커지게 되므로, 땜납층 내로 확산되는 Au의 양이 상대적으로 많아져서, 땜납층 중의 Au-Sn 금속간 화합물의 농도가 높아지므로, 접속 강도의 문제가 보다 현저해진다.

이 때문에, 회로기판의 단자 패드에 대하여 금도금층을 형성하지 않고(경우에 따라서는 Ni 도금층도 형성하지 않고), 이 단자 패드를 전자부품의 단자와 땜납을 개재하여 접속하는 방법도 시도되고 있다. 그러나, Ni 도금층이나 Cu배선이 노 출된 단자에서는, 땜납시의 가열에 의해 단자 땜납 패드의 표면이 산화되기 쉽기 때문에, 전자부품의 접속 신뢰성 면에서 문제가 생길 수 있다. 이와 같은 문제를 회피하기 위해, 가령 불활성 가스를 공급한 불활성 분위기 하에서 땝납 접합을 실시하는 방법도 있지만, 비용적인 면에서 불리하다.

또, 휴대전화 등의 충전지용의 보호회로로서 사용되는 회로기판에 있어서는, 전자부품이 장착되는 단자 패드(장착용 단자 패드) 외에, 전지의 단자나 충전기의 단자와 직접 접속시키기 위한 추가의 단자 패드도 형성된다. 이들 추가의 단자 패드는 장기간 대기중에 노출시킨 채로 있기 때문에, 표면에서의 산화를 방지하기 위해 금도금을 실시하는 것이 통례이다. 따라서 장착용 단자 패드에 대하여 선택적으로 금도금을 실시하지 않는 것이면, 해당 장착용 단자 패드를 마스크로 덮고, 도금 완료후에 이 마스크를 제거할 필요가 생기기 때문에, 작업성이 나쁘고 코스트적으로 불리하다. 특히, 전해 도금에 의해 금도금을 실시할 경우에는, 해당 장착용 단자 패드에 대하여 선택적으로 마스크를 형성할 필요가 있으므로, 작업성이 더욱 악화된다. 따라서 보호회로 등으로 사용되는 회로기판에서는, 코스트적인 면을 고려하면, 장착용 단자 패드에 대해서도 추가의 단자 패드와 마찬가지로 금도금을 실시하는 것이 상책이다.

본 발명은, 상기한 사정을 토대로 안출된 것으로서, 표면에 Au층이 형성된 도체를, 코스트적으로 유리하고, 또 높은 접속 신뢰성을 갖고서 다른 도체와 땜납을 사용하여 접속하는 기술을 제공하는 것을 그 과제로 한다.

즉, 본 발명의 제 1측면에 의하면, Au층이 표면에 형성된 제 1도체와, 적어도 표면이 도전성을 갖는 제 2도체의 사이를 땜납을 개재하여 접속한 구조로서, 상기 제 1도체와 상기 제 2도체가 Au-Zn 합금층을 개재하여 접속되어 있는 것을 특징으로 하는 접속 구조가 제공된다.

바람직하게는, 상기 제 1도체는, 도체층의 표면에 Au 도금층을 형성한 구성으로 되어 있음과 동시에, 상기 Au-Zn 합금층은, 상기 도체층과 상기 제 2도체에 형성된 땜납층의 사이를 접합하고 있다. 상기 Au-Zn 합금층의 두께는 가령 0.1∼10㎛이다.

바람직하게는, 상기 땜납층은 Sn-Zn 합금층으로 구성되어 있다. 특히 상기 Sn-Zn 합금층은, Sn과 Zn을 거의 공정(共晶)조성 비율로 함유하고 있으면 융점을 낮출 수 있으므로 유리하다.

또, 상기 Sn-Zn 합금층은 Bi를 더 함유하고 있어도 된다. 이 경우, 상기 Sn-Zn-Bi 합금층은, 가령 Sn : Zn : Bi = 85∼95 : 8∼12 : 1∼10의 조성을 갖고 있다.

바람직한 실시예에서는, 상기 제 1도체는 Cu층, Ni층 및 Au층이 적층 형성된 구성을 갖고 있다.

본 발명의 제 2측면에 의하면, Au층이 표면에 형성된 제 1도체와, 적어도 표면이 도전성을 갖는 제 2도체의 사이를 땜납을 개재하여 접속하기 위한 방법으로서, Zn을 함유하는 땜납을 상기 제 1도체와 상기 제 2도체의 사이에 개재시킨 다음에 해당 땜납을 용융한 후에, 이것을 고화(固化)시키는 것을 특징으로 하는 접속 방법이 제공된다.

바람직하게는, 상기 땜납은 Sn-Zn 공정계 땜납이다. 이 Sn-Zn 공정계 땜납은, Bi를 더 함유하고 있어도 되며, 그 경우의 조성은 가령 Sn : Zn : Bi = 85∼95 : 8∼12 : 1∼10이다.

상기 Au층의 두께는, 가령 0.1∼10㎛로 할 수 있다. 이 Au층은, 가령 전해 도금에 의해 형성된다.

바람직한 실시예에서는, 상기 제 1도체는 Cu층, Ni층 및 Au층이 적층 형성된 구성을 갖고 있다. 또, 상기 제 1도체는 회로기판의 단자 패드이며, 상기 제 2도체는 전자부품의 단자 또는 도체판이다.

본 발명의 여러 특징 및 이점은, 이하에서 첨부 도면에 근거하여 행하는 실시예의 설명으로부터 명확해질 것이다.

도 1은, 본 발명에 관련되는 도체간의 접속 구조를 회로기판에 대한 전자부품의 장착에 채용한 실시예를 나타낸 단면도이다.

도 2a는, Sn-8Zn-3Bi 땜납을 사용한 경우에 있어서의 접속단면의 형태를 나타낸 현미경 사진이다.

도 2b는, Sn-3.0Ag-0.5mCu 땜납을 사용한 경우에 있어서의 접속단면의 형태를 나타낸 현미경 사진이다.

도 3a∼3f는, Sn-3.0Ag-0.5Cu 땜납을 사용한 경우에 있어서의 접속단면의 EPMA의 결과를 나타낸 매핑(mapping)도이며, 도 3a는, 전체 성분의 농도 분포를 동 시에 나타낸 모노크롬 매핑 사진이며, 도 3b는, Sn의 농도 분포를 나타낸 칼라 매핑 사진이며, 도 3c는, Ag의 농도 분포를 나타낸 칼라 매핑 사진이고, 도 3d는, Cu의 농도 분포를 나타낸 칼라 매핑 사진이며, 도 3e는, Ni의 농도 분포를 나타낸 칼라 매핑 사진이고, 도 3f는, Au의 농도 분포를 나타낸 칼라 매핑 사진이다.

도 4는, Sn-8Zn-3Bi 땜납을 사용한 경우에 있어서의 접속단면의 EPMA의 결과를 나타낸 매핑도이며, 도 4a는, 전체 성분의 농도 분포를 동시에 나타낸 모노크롬 매핑 사진이며, 도 4b는, Sn의 농도 분포를 나타낸 칼라 매핑 사진이며, 도 4c는, Zn의 농도 분포를 나타낸 칼라 매핑 사진이며, 도 4d는, Bi의 농도 분포를 나타낸 칼라 매핑 사진이며, 도 4e는, Cu의 농도 분포를 나타낸 칼라 매핑 사진이며, 도 4f는, Ni의 농도 분포를 나타낸 칼라 매핑 사진이며, 도 4g는, Au의 농도 분포를 나타낸 칼라 매핑 사진이다.

도 5는, Sn-8Zn-3Bi 땜납을 사용한 경우에 있어서의 접속단면을 확대한 현미경 사진이다.

도 6a∼6d는, 도 5에 있어서의 a층, b층, c층 및 d층의 조성 분석의 결과를 각각 나타낸 칼라 차트 사진이다.

도 7은, Sn-8Zn-3Bi 땜납을 사용한 경우에 있어서의 접속단면을 확대한 SEM 사진이다.

도 8은, 도 7의 SEM 사진에 대응하는 영역에 있어서의 각성분의 농도분포를 오제(Auger) 분석한 결과를 나타낸 모노크롬 매핑 사진이다.

본 발명의 그 밖의 특징 및 이점은, 첨부 단면을 참조하여 이하에 실시하는 상세한 설명에 의해 보다 명확해 질 것이다.

이하, 본 발명의 바람직한 실시예를 도 1을 참조하여 구체적으로 설명한다. 여기에서, 도 1은 본 발명의 실시예에 관계되는 도체간의 접속 구조를 나타낸 단면도이다.

도 1에서, 회로기판(1)은, 가령 충전지의 과충전을 방지하기 위한 보호회로를 구비하고 있다. 이 회로기판(1)은, 가령 유리 에폭시 수지제의 기판(10)상에 Cu로 이루어진 배선 패턴(도시하지 않음)을 갖는다. 이 Cu 배선은, 가령 CVD나 증착 등에 의해 기판(10)의 한면에 두께가 15∼25㎛정도인 Cu막을 형성한 후에, 불필요한 부분을 에칭함으로써 형성된다.

Cu 배선 패턴의 적소에는, 복수의 단자 패턴(11a, 11b, 11c)이 형성되어 있으며, 이것들에 전자부품(20,21)의 단자(20a, 20b)나 단자판(22)이 접속된다. 단자 패드(11a, 11b, 11c)는, 상기 Cu 배선 패턴에서의 패드 형성 부위에 Ni 도금층을 형성한 후에 Au 도금층을 형성해서 이루어진다. Ni 도금층은, 가령 전해 도금에 의해 그 두께가 10㎛정도로 형성된다. Au 도금층은, 가령 전해 도금 또는 무전해 도금에 의해 두께가 0.1∼10㎛, 더욱 바람직하게는 0.5∼5㎛로 형성된다.

이러한 회로기판(1)에 대해서는, 땜납(H)을 이용하여 전자부품(20, 21) 및 단자판(22)이 장착된다. 도시한 실시예에서는, 전자부품(20)은 베어칩(bear chip)이며, 전자부품(21)은 수지 패키지형 반도체 장치(21)이다. 단자판(22)은, 가령 니켈로 구성되어 있다. 회로기판(1)에 장착되는 부품의 종류는 전혀 제한받지 않는 다. 가령, 핀 삽입형 반도체 장치나 칩 저항기 등을 회로기판(1)에 장착해도 된다. 회로기판(1)에 대한 장착은 가령 다음과 같이 하여 실시된다.

우선, 회로기판(1)의 단자 패드(11a, 11b, 11c), 전자부품(20, 21)의 단자(20a, 21a) 및 단자판(22)의 소정 부위에 대하여, 미리 땜납 페이스트를 인쇄한다. 이것 대신에, 이들 부위에 땜납 도금을 실시해도 된다.

본 실시예에서 사용되는 땜납으로서는, Zn을 함유하는 것이면, 특히 한정되지 않는다. 가령 땜납은 Zn만을 함유하고 있어도 좋고, Zn 이외에 Pb, Sn, Cu 및 Bi등을 단독 또는 임의의 조합으로 함유하고 있어도 좋다. 예시한 땜납 중, Pb를 사용하지 않는 점 및 융점의 저하 등을 고려하면, Sn-Zn 공정계 땜납이 바람직하게 사용된다. 여기에서, Sn-Zn 공정계 땜납이란, Sn과 Zn이 공정하는 비율 또는 이것에 근접한 비율로 함유되어 있는 것을 말하며, 또 제 3성분으로서 Bi나 Cu등을 함유하는 것도 포함된다. 보다 구체적으로는, Sn-Zn 공정계 땜납으로서는 그 중량비가 Sn : Zn : Bi = 85∼95 : 8∼12 : 1∼10인 것이 바람직하게 사용된다. 또, Sn과 Zn의 공정온도는, 약 199℃이므로, Sn-Zn 공정계 땜납이 제 3성분을 함유하는 경우라 해도, 그 융점은 200℃전후가 된다.

다음으로, 회로기판(1)에 대해서 각종 전자부품(20, 21) 및 단자판(22)을 전기적이면서 기계적으로 접속한다. 보다 구체적으로는, 우선 회로기판(1)에 대해서 각종 전자부품(20)등을 위치 결정하여 안착한 상태에서 땜납의 융점 이상으로 가열된 리플로(reflow)로(爐)내에 반입하고, 땜납(H)을 재용융시킨다. 계속해서 리플로 로에서 회로기판(1)을 반출하고, 땜납(H)을 냉각 고화시킴으로써, 각종 전자부품(20, 21) 및 단자판(22)이 회로기판(1)에 대해서 장착된다.

상기한 바와 같이, Sn-Zn 공정계 땜납의 융점은, 199℃ 전후이므로, Sn-Zn 공정계 땜납을 사용할 때의 리플로 로내의 온도는, 가령 240℃정도로 설정하면 충분하다. 이 온도는, 땜납 리플로의 수법에 의해 종래의 Sn-Pb계 땜납을 사용하여 전기적인 접속을 행할 경우의 리플로 로내의 온도와 같은 온도이며, 또 전자부품이 열에 의한 데미지를 받는 것을 회피하기에 충분히 낮은 온도이다. 따라서, Sn-Zn 공정계 땜납을 사용한 경우에는, 기존의 설비를 채용하여 (즉, 새로운 설비를 사용하지 않고), 전자부품에 대해서 열에 의한 데미지를 그다지 주지 않고, 땜납 리플로 수법에 의해 회로기판(1)에 대하여, 전자부품(20, 21) 및 단자판(22)등을 장착·접속할 수 있다.

본 실시예에서는, Sn-Zn 공정계 땜납을 사용할 경우, Au 도금층을 갖는 단자 패드(11a, 11b, 11c)에 대하여, Sn을 함유하는 땜납(H)을 사용하여 전자부품(20, 21) 및 단자판(22)을 접속하게 되는 것이다. 따라서, 종래의 기술 상식으로 하면, Sn-Ag계 땜납을 사용한 경우와 마찬가지로 땜납(H)내에 Au원자가 확산되어 Au-Sn 금속간 화합물이 형성되어 버려서, 접속강도가 저하되어 버리는 것이 염려된다. 그러나 본 발명자는, 다음에 설명하는 바와 같이, Sn-Zn 공정계 땜납에 의한 접속구조는 충분한 기계적인 안정성을 갖고 있는 것을 확인했다.

Sn-Zn 공정계 땜납에 의한 접속구조의 기계적인 안정성을 확인하기 위하여, 다음의 2종류의 샘플을 제작했다. 샘플Ⅰ은, 유리 에폭시 수지제의 기판 상에 형성된 Cu 배선 패턴(두께가 약 20㎛)의 적소에 Ni 도금층(두께가 약 10㎛) 및 Au 도금 층(두께가 약0.8㎛)을 형성한 단자 패드와 Ni제 단자판의 사이를, Sn-Zn 공정계 땜납인 Sn-8Zn-3Bi 땜납(Sn : Zn : Bi = 89 : 8 : 3 (중량비))을 사용하여 땜납 리플로 수법에 의해 접속한 것이다. 샘플Ⅱ는, Cu 배선 패턴 상에 대하여 직접적으로, Sn-Pb 공정 땜납인 63Sn-37Pb 땜납(Sn : Pb = 63 : 37 (중량비))을 사용하여 땜납 리플로 수법에 의해 Ni제 단자판을 접속한 것으로 했다. 또, 사용하는 땜납의 종류, 땜납의 도포 조건, 회로기판의 단자 패드 구성이외의 조건(가령 리플로 온도, 단자판의 형태)은 각 샘플 모두 동일하게 했다.

그리고, 샘플Ⅰ 및 샘플Ⅱ는 각각 복수개씩 제작하고, 이들 각각의 샘플에 대하여 단자판과 회로기판의 사이의 접속 강도를, 단자판의 수직방향으로 부하를 작용시켜서, 단자판이 분리될 때의 부하로서 측정했다. 그 결과, 각 샘플Ⅰ에서의 접속강도는 각 샘플Ⅱ에서의 접속강도와 동등 또는 그 이상이 되었다. 이 결과로부터, 본 발명자는 Sn-Zn 공정계 땜납에 포함되는 Zn성분이, Au 도금층 중의 Au원자가 땜납층 측으로 확산되는 것을 억제하고 있는 것은 아닐까 하고 추측했다. 즉, Au-Sn 금속간 화합물의 성분이 억제된 결과, 충분한 접속강도가 유지되고 있는 것으로 추측했다. 이것을 확인하기 위해, 본 발명자는 Zn을 함유하는 땜납 및 Zn을 함유하지 않은 각각의 땜납에 의해 회로기판에 대하여 단자판을 접속한 경우의, 회로기판의 단자 패드와 단자판 사이의 단면 조직 및 조성을 분석했다.

본 발명자는, 우선 앞에 설명한 실시예와 동일한 회로기판(Cu배선 패턴의 두께가 약 20㎛, Ni 도금층의 두께가 약 10㎛, Au 도금층의 두께가 약 0.8㎛)에 대하여, 땜납을 사용하여 Ni제 단자판을 접속한 후에 이 단자판을 박리하여, 단자 패드 위에 땜납이 고착된 회로기판을 얻었다. 이 회로기판에 대하여, 단자 패드에 있어서의 단면( 이하 「접속 단면」이라 한다)을 연마한 후에, 그 접속단면을 광학 현미경(상품명「SZ-60」; 올림푸스제(製))을 사용해서 관찰했다. 배율을 50배로 했을 때의 접속단면의 상태를 도 2a, 2b(현미경 칼라 사진)로 나타냈다. 또, 도 2a는 땜납으로 Sn-8Zn-3Bi를 사용한 경우의 접속단면의 상태를, 도 2b는 땜납으로 Sn-8Zn-3.0Ag-0.5Cu(Sn : Ag : Cu = 96.5 : 3.0 : 0.5 (중량비))를 사용한 경우의 접속단면의 상태를 각각 나타내고 있다. 이들 도면에서는, 기판 상에 Cu 배선 패턴 및 땜납층 같은 것을 확인할 수 있지만, Zn을 포함하는 땜납을 사용한 경우(도 2a)와 Zn을 포함하지 않은 땜납을 사용한 경우(도 2b)에 있어서의 접속단면의 형태 차이는 명확히 확인할 수 없었다.

다음으로, 본 발명자는 접속단면에서의 성분 분석을 EPMA(electron probe microanalBis: 전자선 마이크로 분석)에 의해 이차원적으로 행했다. 도 3a∼3f에는 Sn-3.0Ag-0.5Cu를 사용한 경우의 접속단면에서의 농도 분포를 나타내는 매핑도를, 도 4a∼4g에는 Sn-8Zn-3Bi를 사용한 경우의 접속단면에서의 농도 분포를 나타내는 매핑도를 각각 나타냈다. 또, EPMA는, 시마즈 제작소제(製)의 「EDPA8705」를 사용하여 실시했다.

도 3a는, Sn-3.0Ag-0.5Cu 땜납을 사용하여 접속한 경우의 전체 성분의 농도 분포를 모노크롬 매핑한 사진이다. 이 사진은 각 성분의 분포 영역을 나타내고 있다.

도 3b∼3d는, 각각 Sn-3.0Ag-0.5Cu 땜납을 구성하는 Sn원소, Ag원소 및 Cu원 소의 농도 분포를 칼라 매핑한 사진이다. 이들 도와 도 3a의 비교에서는, Sn원소, Ag원소 및 Cu원소에 의해 땜납층이 형성되어 있는 것이 확인된다. 또, Cu원소는 Cu 배선 패턴을 구성하고 있는 것이기도 하기 때문에, 기판 상에 Cu 농도가 높은 부분을 확인 할 수 있다. 또 Sn의 일부가 땜납층에서 비어져 나와서, Cu배선 패턴에 확산되어 있는 것을 확인할 수 있다.

도 3e는, Ni원소의 농도 분포를 나타낸 것이다. 이 도와 도 3a의 비교에서는, 땜납층으로 Ni가 다소 확산되어 있으나, 그 대부분은 Cu 배선 패턴에 머물고 있는 것을 확인할 수 있다. Ni 농도가 높은 영역은, 땜납층에서 비어져 나온 Sn원소의 분포 영역과 개략 일치되고 있으므로, Ni 도금층 내로 Sn이 확산되어, Cu 배선 패턴 위에 Sn-Ni 합금층이 형성되어 있는 것으로 추측된다.

도 3f는, Au원소의 농도 분포를 나타내고 있다. 이 도와 도 3a의 비교에서, 땜납층으로 Au가 확산되어 있는 것을 확인할 수 있다. 또, Au원소의 농도가 높은 띠형상의 영역을 확인할 수 없으므로, Au 도금층은 파괴된 것으로 생각된다.

도 4a는, Sn-8Zn-3Bi 땜납을 사용하여 접속한 경우의 전체 성분의 농도 분포를 모노크롬 매칭한 사진이다. 이 사진은, 각 성분의 분포 영역을 나타낸다.

도 4b∼4d는, 각각 Sn-8Zn-3Bi 땜납을 구성하는 Sn원소, Zn원소 및 Bi원소의 농도 분포를 칼라 매핑한 사진이다. 이들 도 4와 도 4a의 비교에서, Sn원소, Zn원소 및 Bi원소에 의해 땜납층이 형성되어 있음과 동시에, 땜납층의 하층 영역 또는, 땜납층과는 별개로 Zn원소의 농도가 높은 영역이 형성되어 있는 것을 확인할 수 있다.

도 4e는, Cu원소의 농도 분포를 나타내고 있다. 이 도와 도 4a의 비교에서, 땜납층으로 Cu가 다소는 확산되어 있지만, 그 대부분은 기판 상에 머물러서 Cu 배선 패턴을 구성하고 있는 것으로 추측된다.

도 4f는, Ni원소의 농도 분포를 나타내고 있다. 이 도와 도 4a 및 4e의 비교에서는, 땜납층으로 Ni가 다소 확산되어 있지만, 그 대부분은 Cu 배선 패턴 위에 머물러서 Ni 도금층을 구성하고 있는 것으로 추측된다.

도 4g는, Au원소의 농도 분포를 나타내고 있다. 이 도와 도 4a의 비교에서는, 땜납층으로는 Au가 거의 확산되어 있지 않고, Au원소는 Ni 도금층 위에 머물러 있는 것으로 추측된다.

이상과 같이, Au 도금층이 형성된 단자 패드를 땜납을 사용하여 접속하는 경우에는, 땜납으로서 Zn을 포함하지 않은 Sn-3.0Ag-0.5Cu를 사용하면, Au 도금층이 파괴되어서 Au가 땜납층으로 확산되는 것이 확인되었다. 이에 반해서, 땜납으로서 Zn을 포함하는 Sn-8Zn-3Bi를 사용하면, 땜납층에 Au가 거의 확산되어 있지 않은 것이 확인되었다. 또한, 특히 언급해야 할 것은, Sn-8Zn-3Bi를 사용했을 경우에는 도 4c 및 4g에서 확인되는 바와 같이 Zn 농도가 높은 영역과, Au농도가 높은 영역이 개략 일치하고 있다는 것이다. 이것은, Zn이 Au 도금층으로 확산되어 Au-Zn층을 형성하고 있거나, 또는 Au 도금층 위에 Zn층이 형성되어, Au원자의 땜납층 측으로의 확산이 억제되고 있다는 것을 시사하고 있다. 어쨌든, 땜납 중의 Zn에 의해, Au 도금층 중의 Au의 확산이 억제되고 있다는 것은 의심할 여지가 없다.

그래서 본 발명자는, 또 땜납으로서 Sn-8Zn-3Bi를 사용했을 경우의 접속 단 면의 형태 및 조성을 다시 다른 방법으로 분석했다.

본 발명자는, 우선 히다치 제작소제(製)인 「S-4000」을 사용하여 3500배로 확대해서 접속 단면의 형태를 확인했다. 그 사진을 도 5에 나타냈다. 이 사진에서 명확히 알 수 있는 바와 같이, 접속단면은 a층∼d층의 4층으로 되어 있다. 이들 층 중의 3층은 EPMA에 의한 각 성분의 농도 분석의 결과(도 4a∼4g)를 살펴보면, 각각 Cu 배선 패턴, Ni 도금층 및 땜납층이라고 예측된다. 이 때문에, 나머지는 1층이 되므로, Zn은 독자적으로 Zn층을 형성하고 있는 것이 아니라, Au와 함께 1개의 층을 형성하고 있는 것으로 생각된다.

이 점을 명확히 하기 위해, a층∼d층에 있어서의 조성 분석을 전자회절 분석(ED: electron diffraction)에 의해 행했다. 이 전자회절 분석은, 호리바(堀場) 제작소제인「EMAX2770」을 사용하여 행했다. 각층에서의 조성 분석의 결과는, 도 6a∼6d에 칼라 차트 사진으로 나타냈다. 또 각 칼라 챠트 사진에서는, 분석시에 접속단면의 표면을 코팅한 텅스텐이 W로 표시한 피크로 나타나 있는데, 이것은 각 층을 구성하는 원소는 아니다.

도 6a는, a층의 조성을 분석한 결과를 나타낸 차트이다. a층의 구성 원소로 검출된 것은, 대부분이 Cu이므로, a층은 역시 Cu 배선 패턴이라고 할 수 있다.

도 6b는, b층의 조성을 분석한 결과를 나타낸 차트이다. b층의 구성 원소로는, Cu도 검출되기는 했지만, Ni가 많이 검출되어 있는 사실로 보아, b층은 역시 Ni 도금층이라 할 수 있다.

도 6(c)은, c층의 조성을 분석한 결과를 나타낸 차트이다. c층의 구성원소로 는, 주로 Au 및 Zn이 검출되었다. 이 때문에, c층에서는 Zn이 단독으로 Zn층을 구성하고 있는 것이 아니라, Ni 도금층의 표면에 Au-Zn 합급층을 형성하고 있는 것으로 생각된다. c층에서의 Zn원소는, 땜납 재료에서 유래하는 것으로 생각되며, 따라서 땜납의 리플로 시에 Zn이 Au 도금층으로 확산됨으로써 땜납층 측으로의 Au원소의 확산을 억제하면서, Au 도금층을 토대로 하여, Au-Zn 도금층이 형성되는 것으로 생각된다.

도 6d는, d층의 조성을 분석한 결과를 나타낸 차트이다. d층의 구성원소로는, Sn 및 Zn이 검출되고 있다. 이 결과와 도 4d에 나타낸 EMPA에 의한 Bi원소의 농도 분포의 측정결과를 종합적으로 감안하면, d층은 Sn, Zn 및 Bi로 구성된 땜납층이다. 또, d층에서는 Au가 검출되고 있지 않고, 따라서 Au 도금층을 구성하고 있던 Au는, 땜납층으로 거의 확산되어 있지 않다. 또 도 6d에서는 Bi라고 특정할 수 있을 만큼 충분한 높이의 피크가 검출될 수 없었던 것은, 땜납 재료에서의 Bi의 함유량이 기껏해야 3wt%(Sn의 20분의 1정도)일 뿐이거나, 측정 범위가 Sn 기준으로서 정해졌기 때문이다.

이상과 같이, 전자회절 분석의 결과에서는, a층∼d층의 조성을 개략 특정할 수 있으며, 특히 c층이 Au-Zn 합금층인 것이 개략 확정된 점, 및 d층(땜납층)에서 Au가 검출되지 않았던 점에 의의가 있다.

본 발명자는, 전자회절 분석에 의해 얻어진 결과로부터 추측되는 사항을 더욱 확실하게 하기 위해, 접속단면에서의 각 성분의 농도 분석을 더욱 정밀도 높은 분석 방법인 오제 전자 분광분석(AES : Auger electron spectroscopy)에 의해 평가 했다.

우선, 오제 전자 분광분석을 행해야 할 접속 단면의 형태를 SEM (주사형 전자 현미경 : scanning electron microscope)에 의해 확인했다. SEM 사진을 도 7에 나타냈지만, 접속 단면은 Cu 배선 패턴, Ni 도금층, Au-Zn 합금층, 및 Sn-Zn-Bi 땜납층이라 추측되는 4층(a층∼d층)을 확인할 수 있다.

다음으로 도 7의 SEM 사진에 나타내고 있는 영역에서의 농도 분포를 알백포제의 「오제 PH1680」을 사용하여 오제 전자 분광분석에 의해 측정했다. 그 결과를 도 8a∼8e에 모노크롬 매핑 사진으로 나타냈다. 또, Bi는 성분 농도가 작기 때문에 측정이 곤란하므로, 오제 전자 분광분석의 결과를 게재하고 있지 않다.

도 8a는 Sn의 농도 분포의 측정결과를 나타낸 매핑 사진이다. 이 사진에서는, Sn이 d층에 대응하는 영역에 분포하고 있는 것을 확인할 수 있다. 이 결과는, EPMA나 전자 회절분석의 결과와 일치하고 있다.

도 8b는 Zn의 농도 분포의 측정 결과를 나타낸 매핑 사진이다. 이 사진에서는, Zn이 d층에 대응하는 영역에 분포하고 있음과 동시에, c층에서 Zn 농도가 높은 영역을 확인할 수 있다. 이 결과도 EPMA나 전자 회절분석의 결과와 일치하고 있다. 이 결과와 도 8a를 종합하면, d층은 Sn-Zn 합금층이라 할 수 있고, 이 합금층에는 EPMA의 결과를 감안하면 d층에는 Bi가 확산되어 있다고 할 수 있으므로, d층은 Sn-Zn-Bi 땜납층인 것에는 의심할 여지가 없다.

도 8c는, Cu의 농도 분포의 측정 결과를 나타낸 매핑 사진이다. 이 사진에서는, Cu가 a층에 대응하는 영역에 분포하고 있는 것을 확인할 수 있다. 이 결과는, EPMA나 전자 회절 분석의 결과와 일치하고 있으며, 따라서 a층은 Cu 배선 패턴인 것에는 의심할 여지가 없다.

도 8d는, Ni의 농도 분포의 측정 결과를 나타낸 매핑 사진이다. 이 사진에서는, Ni가 b층에 대응하는 영역에 분포하고 있는 것이 확인된다. 이 결과는, EPMA나 전자 회절분석의 결과와 일치하고 있으며, 따라서 b층은 Ni 도금층인 것에는 의심할 여지가 없다.

도 8e는, Au의 농도 분포의 측정 결과를 나타낸 매핑도이다. 이 사진에서는, Au가 c층에 대응하는 영역에 분포하고 있는 것을 확인할 수 있다. 또, Au는 측정이 곤란한 원소이기 때문에, 감도를 높여서 측정하고 있어서, 사진 전체가 하얗게 되어 전체적으로 Au가 확산되어 있는 듯이 보이지만, 사실상은 c층에만 Au가 분포하고 있다. 이 결과와 도 8b와 종합하면, c층은 Au-Zn 합금층인 것에는 의심의 여지가 없다. 또, Ni 도금층 상에는 원래는 Au 도금층이 형성되어 있던 점으로 보아, Au-Zn 합금층은, Au 도금층에 땜납 성분인 Zn이 확산되어 형성된 것이라 할 수 있다. 또, 도 7에 나타낸 SEM 사진에서는, c층, 즉 Au-Zn 합금층의 두께는 약 2∼3㎛인 것을 확인할 수 있지만, Au 도금층은 약 0.8㎛로 형성되어 있던 점으로 보아, Au-Zn 합금층에서의 Au와 Zn의 비율은, 1 : 1∼3정도로 추측된다.

이상으로 설명한 여러 분석 결과로부터, 다음과 같이 말할 수 있다. 기판과 단자판 사이의 접속 구조는, Cu 배선 패턴, Ni 도금층, Au-Zn 합금층, Sn-Zn-Bi 땜납층으로 되어 있다. Ni 도금층과 땜납층 사이에는 Au-Zn 합금층이 개재되어 있으며, 이 Au-Zn 합금층이 단자 패드와 땜납층 사이를 접합하고 있다. Ni와 Au는 서로 성질이 잘 맞아서, Au-Zn 합금층과 Ni 도금층 사이의 접합성이 좋다. 한편, Au와 Sn도 서로 성질이 잘 맞고, 또 Au-Zn 합금층 및 땜납층 쌍방 모두 Zn이 포함되어 있기 때문에, Au-Zn 합금층과 땜납층 사이의 접합성도 좋다. 따라서 Ni 도금층과 Sn-Zn 땜납층의 사이에 Au-Zn 합금층이 개재된 접속 구조에서는, 높은 기계적 강도를 얻을 수 있다. 이것은, 상술한 바와 같이, 단자판과 회로판 사이의 접속 강도를, 분리 시험에 의해 측정한 결과에서도 확인되고 있다.

또, 땜납층 중에는 거의 Au가 확산되어 있지 않다. 이것은, Au, 도금층 내로 Zn이 확산되어 Au-Zn 합금층을 형성함으로써, Au의 확산이 억제되고 있기 때문이다. 즉, Zn에는 Au 도금층을 구성하는 Au가 땜납층으로 확산되는 것을 억제하는 작용이 있다고 할 수 있다. Au의 확산이 억제되면, 땝납층 내에 Au-Sn 금속간 화합물이 생성되는 것도 억제된다. 종래에는, Au 도금이 실시된 도체(가령 단자 패드)와 다른 금속 사이를, Sn을 포함하는 땜납을 사용하여 견고하게 접속하기가 어렵다고들 한다. 이것은, Au와 Sn이 땜납층 내에서 금속간 화합물을 생성하여 땜납층을 취약하게 만들기 때문이다. 그러나 본 발명에서는, 가령 Sn-Zn 공정계 땜납과 같이 Zn을 포함하는 땜납을 사용함으로써, Au-Sn 금속간 화합물의 생성을 억제하여, Au 도금이 실시된 도체와 다른 금속 사이를 견고하게 접속할 수 있는 것이다.

Claims

Au층이 표면에 형성된 제 1 도체와, 적어도 표면이 도전성을 가지는 제 2 도체와, 상기 제 1 도체 및 제 2 도체를 상호 접속하도록, 이들 둘의 도체 간에 실치된 땜납을 포함하는 접속 구조로서,

상기 땜납은, Sn, Zn 및 Bi의 3개의 원소로 이루어지고, 상기 Zn의 함유량은 8-12 중량비이고,

상기 땜납 및 상기 제 1 도체는, 당해 땜납 및 당해 제 1 도체의 사이에 형성된 Au-Zn 합금층을 개재하여 접속되어 있는 접속 구조.
제 1 항에 있어서, 상기 제 1 도체의 상기 표면은, 상기 Au층으로서의 Au 도금층이 형성되어 있는 접속구조.
제 1항에 있어서, 상기 Au-Zn 합금층의 두께는 0.1∼10㎛인 도체간의 접속구조.
삭제
제 1 항에 있어서, 상기 땜납은 Sn과 Zn을 거의 공정(共晶) 조성비율로 함유하고 있는 접속구조.
삭제
제 1 항에 있어서, 상기 땜납은 Sn : Zn : Bi = 85∼95 : 8∼12 : 1∼10의 조성을 가지고 있는 접속구조.
제 1 항에 있어서, 상기 제 1 도체는 Cu층, Ni층 및 상기 Au층이 적층 형성된 구성을 가지고 있는 접속구조.
Au층이 표면에 형성된 제 1 도체와, 적어도 표면이 도전성을 가지는 제 2 도체를, Sn, Zn 및 Bi의 3개 원소로 이루어지는 땜납 재료를 이용한 땜납 접합에 의해 접속하는 방법으로서,

상기 땜납 재료를 상기 제 1 도체와 상기 제 2 도체의 사이에 개재시키는 단계와,

상기 땜납 재료를 용융함으로서, 땜납층과 상기 제 1 도체와의 사이에 Au-Zn 합금층을 형성하여, 상기 Au층의 Au가 상기 땜납층 중으로 확산하지 않도록 하는 단계와,

용융한 상기 땜납 재료를 고화시키는 단계를 구비하고,

상기 땜납 재료 중의 상기 Zn의 함유량이 8-12 중량비인, 접속 방법.
제 9 항에 있어서, 상기 땜납 재료는 Sn-Zn 공정계 땜납인 접속방법.
제 9 항에 있어서, 상기 땜납 재료의 조성은 Sn : Zn : Bi = 85∼95 : 8∼12 : 1∼10인 접속방법
제 9항에 있어서, 상기 Au층의 두께는 0.1∼10㎛인 접속방법.
제 9 항에 있어서, 상기 땜납 재료를 상기 제 1 도체와 상기 제 2 도체의 사이에 개재시키는 단계에 앞서서, 상기 Au층을 전해 도금에 의해 형성하는 단계를 더 구비하는 접속방법.
제 9 항에 있어서, 상기 제 1도체는 Cu층, Ni층 및 상기 Au층이 적층 형성된 구성을 가지고 있는 접속방법.
제 9항에 있어서, 상기 제 1도체는 회로 기판의 단자 패드이며, 상기 제 2도체는 전자 부품의 단자 또는 도체판인 접속 방법.