JP7021792B2 - 半導体デバイスと熱拡散マウントとの銀－インジウム過渡液相接合方法および銀－インジウム過渡液相接合ジョイントを有する半導体構造 - Google Patents

半導体デバイスと熱拡散マウントとの銀－インジウム過渡液相接合方法および銀－インジウム過渡液相接合ジョイントを有する半導体構造 Download PDF

Info

Publication number
JP7021792B2
JP7021792B2 JP2019562577A JP2019562577A JP7021792B2 JP 7021792 B2 JP7021792 B2 JP 7021792B2 JP 2019562577 A JP2019562577 A JP 2019562577A JP 2019562577 A JP2019562577 A JP 2019562577A JP 7021792 B2 JP7021792 B2 JP 7021792B2
Authority
JP
Japan
Prior art keywords
layer
silver
indium
bonding
tlp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019562577A
Other languages
English (en)
Other versions
JP2021526727A (ja
Inventor
ヨンジュン フオ
チン チュン リー
Original Assignee
ライトメッド （ユーエスエー） インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ライトメッド （ユーエスエー） インク filed Critical ライトメッド （ユーエスエー） インク
Publication of JP2021526727A publication Critical patent/JP2021526727A/ja
Application granted granted Critical
Publication of JP7021792B2 publication Critical patent/JP7021792B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

（関連出願の相互参照）
無し。
本発明は、接合方法および接合構造システムに関し、より詳細には、半導体デバイスと熱拡散マウントとを接合する銀－インジウム過渡液相方法、および銀－インジウム過渡液相接合ジョイントを有する半導体構造に関する。
高出力半導体デバイスを製造する場合、内部で発生した熱を十分に放散する熱管理構造を設計および構築することが必要になることが多く、それにより高出力デバイスの連続的な正常動作が保証される。通常、高出力半導体デバイスの機能と能力は制限されており、そのような熱管理構造の提供／利用可能性／有効性によって決まる。一般的な熱管理戦略は、高電力半導体デバイスの熱拡散マウントとして高熱伝導率材料を採用することである。既存のすべての既知のバルク材料の中で、ダイヤモンドは最高の熱伝導率の値（～２０００Ｗ／ｍＫ）を有する。その結果、ダイヤモンドは、高出力電子機器、光電子機器、光工学機器のハイエンド製品の熱拡散マウントの材料として頻繁に選択されてきた。化学蒸着（ＣＶＤ）によって成長させた多結晶ダイヤモンドの市場での単価はすでに十分に低くなっているため、ダイヤモンドベースの熱拡散マウントは、民生用工業製品への使用が経済的に許容範囲内であると見なすことができる。
ただし、ダイヤモンドベースの熱拡散マウントを適用する際の真の課題は、高出力半導体デバイスとダイヤモンドとの間の信頼性の高い接合ジョイントを如何に相互接続または形成するかである。熱拡散用途向けの良好な接合ジョイントの一般的な設計要件を以下に示す。
第一に、接合ジョイント材料は適度な高い熱伝導性を有していなければならず、接合ジョイントの厚さは十分に薄くなければならない。これにより、高出力半導体デバイスとダイヤモンドとの間の全体的な熱抵抗を好適に最小限に抑えることができる。
第二に、接合ジョイントは、その後の製造工程中又は高温での通常のデバイス動作中での、デバイスとマウントとの組立体における一体構造の安定性をサポートするために、機械的に頑丈で強く、熱的および化学的に安定でなければならない。長期的な信頼性を確保するために、接合ジョイントは、使用温度に長時間さらされた後、または適切な耐疲労性を備えた複数の熱サイクルの後、熱的、機械的および電気的特性を維持する必要がある。以下の理由により、半導体高出力デバイスをダイヤモンドベースの熱拡散マウントと相互接続するための適切な接合材料を使用した接合方法を開発することは特に困難である。
特に、ダイヤモンドは最も硬い材料の1つであることがよく知られており、接合工程中において絶対的な剛体と見なすことができる。したがって、接合工程中に加えられる接合力が大きすぎる場合、機能性半導体デバイスは容易に割れたり、応力集中の影響を受けたりする可能性がある。
さらに、ダイヤモンドの熱膨張係数（ＣＴＥ）はわずか１ｐｐｍ／℃であり、一般的に使用されるほとんどの半導体材料よりも小さい。一般的に使用される半導体材料としては、例えば、シリコン（Ｓｉ）：２．７ｐｐｍ／℃、ガリウムヒ素（ＧａＡｓ）：５．９ｐｐｍ／℃、窒化ガリウム（ＧａＮ）：５．６ｐｐｍ／℃、リン化インジウム（ＩｎＰ）：４．６ｐｐｍ／℃、炭化ケイ素（ＳｉＣ）：４．７ｐｐｍ／℃などである。したがって、半導体デバイスとダイヤモンド熱拡散マウントとの間のＣＴＥの不整合に起因する熱的に誘発された応力／歪みは、接合温度から室温まで温度を下げる冷却工程中に蓄積される可能性がある。このＣＴＥの不整合によって引き起こされる応力／歪みは、通常、異種間の一体構造で問題となり、機能性半導体デバイスの微小亀裂、界面剥離、残留応力／歪みによる誤動作などの問題につながる。したがって、より低い接合圧力とより低い接合温度で行うことができる接合工程は、半導体デバイスとダイヤモンドベースの熱拡散マウントとの間の異種間の一体構造において非常に望ましい。
従来、純スズ（Ｓｎ）、高スズはんだ、スズ鉛（Ｓｎ－Ｐｂ）、純インジウム（Ｉｎ）、高インジウムはんだ、インジウムスズ（Ｉｎ－Ｓｎ）などの軟質はんだが、半導体の接合に使用されている。しかし、軟質はんだの降伏強さは通常低すぎるため、接合層は塑性変形して発生する応力を緩和する傾向がある。また、塑性変形の能力により、軟質はんだは熱疲労やクリープ破断の問題にさらされ、長期的な信頼性の問題を引き起こす。そのため、業界では、長期的な信頼性がより重要なハイエンド製品に硬質はんだを使用することが好まれる。最も一般的に使用されている硬質はんだは、金を豊富に含む（金リッチな）共晶族に由来するものである。金スズ（Ａｕ－Ｓｎ）、金ゲルマニウム（Ａｕ－Ｇｅ）、金シリコン（Ａｕ－Ｓｉ）などの金リッチな共晶接合技術が開発され、半導体デバイスとダイヤモンドベースの熱拡散マウントとの異種間一体構造に適用されている。数十年にわたる産業用途での開発と最適化の後、金リッチな共晶接合技術は、半導体デバイスのダイヤモンドマウントへの接合において、長期的に信頼できるエンジニアリング解であることが証明されている。
上記の中で最も一般的な方法と考えられている金スズ共晶接合（Ａｕ：８０原子％およびＳｎ：２０原子％）は、共晶点が２８０℃であり、加熱段階での昇温速度が非常に速く、信頼性の高い接合工程がたった３２０℃で達成できることが報告されている。ただし、３２０℃の接合温度は比較的高い温度レベルとみなされ、ＣＴＥの不整合に関連する深刻な問題及び望ましくない熱拡散履歴を引き起こす可能性があり、その結果、機能性半導体デバイスの元の組成とナノ構造を劣化させる可能性がある。さらに、純金の応力緩衝層を備えるように変更を加えたAu-Sn共晶接合ジョイント構造は、ＣＴＥミスマッチに起因する応力／歪みの問題を軽減するのに役立つことが報告されているが、それは、熱拡散構造の全体的な熱抵抗の増加という代償の上でのことである。金の極度に高い原材料コスト（＞１２５０米国ドル／オンス）は、金リッチな共晶族ではなく、同等またはそれ以上の性能を備えた代替接合方法を開発するもう１つの主要な原動力である。
銀－インジウム（Ａｇ－Ｉｎ）系との過渡液相（ＴＬＰ）接合は、半導体業界に代替接合方法を提供する有望な候補の１つである。特に、銀及びインジウムの国際市場での原材料の単価は、それぞれ、銀：～１５米ドル／オンス、インジウム：～５米ドル／オンスであり、どちらも金よりもはるかに安い。ＴＬＰ接合の核となる概念は、比較的低い接合温度で高い動作温度に耐えうる接合ジョイントを形成することである。Ａｇ－Ｉｎジョイントのサンドイッチ層状接合構造は、より良い界面強度を提供し、長期的にインジウムの移行の問題を防ぐために非常に好ましい。ただし、Ａｇ－Ｉｎ系の拡散挙動は非常に速く制御が難しいため、接合ジョイントの厚みを小さくするという目標を達成するのは非常に困難である。
より具体的には、比較的低い接合温度で完全に接合された信頼性の高い銀リッチな接合を実現するためには、サンドイッチ接合構造のインジウム層の厚さは、５μｍよりも大きくなければならないことが以前に記録されている。その結果、以前の研究においては、接合ジョイントの全体的な厚さは３０μｍよりも厚くする必要があり、これは高出力半導体放熱用途には厚すぎると考えられている。
したがって、本発明の目的は、高出力半導体放熱用途によって提案されたすべての要件を満たすために、銀－インジウム接合ジョイントの厚みを縮小する手法を開発することである。
上記の目的を達成するために、本発明の第１の態様によれば、半導体デバイスと熱拡散マウントとを接合する銀－インジウム過渡液相（ＴＬＰ）接合方法が提供される。前記銀－インジウムＴＬＰ接合方法は、前記半導体デバイスの底側への第1接合構造の形成と、前記熱拡散マウントの上側への第２接合構造の形成と、銀－インジウム接合工程の実施とを含み、前記第1接合構造の形成は、前記半導体デバイスの底への第1銀ＴＬＰ接合層の形成を含み、前記熱拡散マウントの上側への第２接合構造の形成は、前記熱拡散マウントの上の第２銀ＴＬＰ接合層と、前記第２銀ＴＬＰ接合層の上の中間過渡ＡｇＩｎ ２ ＩＭＣ（金属間化合物）層と、前記中間過渡ＡｇＩｎ ２ ＩＭＣ層の上のインジウムＴＬＰ接合層と、前記インジウムＴＬＰ接合層の上の酸化防止ＡｇＩｎ ２ ＩＭＣキャッピング層とを有する多層構造体の形成を含み、前記銀－インジウム接合工程の実施は、前記第１接合構造および前記第２接合構造に、銀－インジウム接合工程を行い、前記第１接合構造および前記第２接合構造を、前記半導体デバイスに接触した第１銀－インジウム固溶体層と、前記熱拡散マウントに接触した第２銀－インジウム固溶体層と、前記第１銀－インジウム固溶体層および前記第２銀－インジウム固溶体層に挟まれたＡｇ ２ ＩｎＩＭＣ層とを有するサンドイッチ接合構造を含む接合ジョイントに変換し、前記接合ジョイントが前記半導体デバイスと前記熱拡散マウントとを接合し、前記Ａｇ ２ ＩｎＩＭＣ層の厚さが、前記第１銀－インジウム固溶体層の厚さより大きく、前記第２銀－インジウム固溶体層の厚さよりも大きくなるようにする。
さらに、本発明の第２の態様によれば、半導体構造は、半導体デバイス、熱拡散マウント、および前記半導体デバイスと前記熱拡散マウントとを接合する接合ジョイントとを有し、前記接合ジョイントは、サンドイッチ接合構造を含み、前記サンドイッチ接合構造は、前記半導体デバイスと接触した第１銀－インジウム固溶体層と、前記熱拡散マウントに接触した第２銀－インジウム固溶体層と、前記第１銀－インジウム固溶体層および前記第２銀－インジウム固溶体層に挟まれたＡｇ２ＩｎＩＭＣ（金属間化合物）層とを有し、前記Ａｇ２ＩｎＩＭＣ層の厚さは、前記第１銀－インジウム固溶体層の厚さより大きく、前記第２銀－インジウム固溶体層の厚さよりも大きい。
本発明の適用可能性のさらなる範囲は、以下に述べる詳細な説明から明らかになるであろう。しかしながら、この詳細な説明から、本発明の精神および範囲内における様々な変更および修正が当業者に明らかになるため、詳細な説明および特定の実施例は、本発明の好ましい実施形態を示しているのであるが、それは例示としてのみ与えられていることを理解されたし。
本発明は、以下に述べられる詳細な説明および添付の図面からより完全に理解されるであろう。添付の図面は例示としてのみ与えられ、したがって本発明を限定するものではない。
本発明の一実施形態における半導体デバイス／ウエハ上のメタライズ層の断面図である。
本発明の一実施形態における熱拡散マウント上のメタライズ層の断面図である。
本発明の一実施形態におけるＰＶＤ（物理蒸着）後の熱拡散マウント上のメタライズ層の実際の物理的微細構造の断面図である。
本発明の一実施形態における銀－インジウムＴＬＰ接合前の構成の断面図である。
本発明の一実施形態における銀－インジウムＴＬＰ接合工程中に適用された接合温度および接合圧力のプロファイルである。
銀－インジウム二元状態図である。
本発明の一実施形態における半導体デバイスと熱拡散マウントとの間の銀－インジウムＴＬＰ接合ジョイントの断面図である。
以下、添付図面を参照して本発明が詳細に説明されるが、複数の図を通して、同じ又は類似の構成要素については、同じ符号が用いて識別する。図面は、符号の向きに合わせた方向で見られることに留意されたし。
本願では、銀－インジウム（Ａｇ－Ｉｎ）過渡液相（ＴＬＰ）接合法の一実施形態を、接合工程前の特定の設計された接合構造および最終的なＡｇリッチ接合ジョイントのさまざまな優れた特性とともに示す。基本的な熱力学と動力学を考慮することで、Ａｇ－Ｉｎ系における拡散自然挙動は、接合前およびＴＬＰ接合工程中の一連のうまく設計されたプロセスによって、よりよく理解され、正確に制御される。これにより、極薄（≦３μｍ）冶金学的なＡｇリッチ接合ジョイントを製造するための新しい銀－インジウムＴＬＰ接合方法が、本発明において十分に開発された。図示された銀－インジウムＴＬＰ接合方法は、本質的にフラックスレスで、低温、低圧な接合方法である。したがって、半導体デバイスとダイヤモンドベースの熱拡散マウントとの異種間一体構造において非常に有利である。
以下に例示された実施形態では、機能性ガリウムヒ素（ＧａＡｓ）半導体デバイスおよびダイヤモンド熱拡散マウントが、互いに接合される２つの部品の例として用いられる。ただし、図示されている銀－インジウムＴＬＰ接合方法は、他の半導体デバイスや他の熱拡散マウントにも適用可能である。
前述のように、ダイヤモンドは最も硬い材料の1つであることがよく知られており、接合工程中において絶対的な剛体と見なすことができる。したがって、接合工程中に加えられる接合力が大きすぎる場合、機能性半導体デバイスが容易に割れたり、応力集中の影響を受けたりする可能性がある。
一方、ＧａＡｓ半導体デバイスは、よく知られている脆くて壊れやすい性質のために選択されているため、さまざまな半導体の中でダイヤモンドとの接合を達成するのが最も難しいもの１つである。ＧａＡｓ半導体デバイスは、高出力半導体デバイスの製造にも一般的に使用されている。
図１は、半導体ウエハ／デバイスまたは個々の半導体チップ１、例えば、図示の実施形態におけるＧａＡｓウエハ／デバイスを示しており、これは、その底部側に鏡面仕上げが施された表面を有し、半導体製造の初期段階できちんと準備されたものである。一実施形態において、半導体ウエハ／デバイス１の底部側のメタライズ層は、接着層／拡散バリア２、接着／ＣＴＥ（熱膨張係数）不整合誘導応力補償層３、および高融解温度（Ｔｍ）ＴＬＰ接合層４を含む。
接着層／拡散バリア２は、半導体と後続の接合層との間の冶金学的相互接続として機能し、さらに、後続の工程において半導体と接合層との間に相互拡散が生じるのを防ぐ。一実施形態では、接着層／拡散バリア２は、共有結合を形成可能であるが、相互接続される特定の半導体および後続の接合層との間に非常に限られた相互拡散速度を有する材料から選択することができる。また、接合する特定の半導体に近いＣＴＥ値を有するメタライズ材料を選択することも好ましい。図示の実施形態では、ＧａＡｓ半導体ウエハ／デバイスの接着層／拡散バリア２の製造にクロム（Ｃｒ）またはチタン（Ｔｉ）を使用することが好ましい場合がある。
さらに、図示の実施形態では、接着層／拡散バリア２と高融解温度（Ｔｍ）ＴＬＰ接合層４との間の長期的に良好な界面強度を確保するために、接着／ＣＴＥ（熱膨張係数）不整合誘導応力補償層３が接合層構造に含まれている。原則として、接着／ＣＴＥ（熱膨張係数）不整合誘導応力補償層３で使用される材料のＣＴＥ値は、中間的な値であり、接着層／拡散バリア２のＣＴＥ値と高融解温度（Ｔｍ）ＴＬＰ接合層４のＣＴＥ値と間の値である。一実施形態では、金（Ａｕ）、白金（Ｐｔ）、およびニッケル（Ｎｉ）が、この中間のＣＴＥ不整合誘導応力補償層３として機能することができる好適な候補である。層２と層３の適切な組み合わせは、Ｃｒ－Ａｕ、Ｃｒ－Ｐｔ、Ｔｉ－Ａｕ、Ｔｉ－Ｐｔ、Ｔｉ－Ｎｉなどから選択可能である。接合メタライズ層の一実施形態では、接着層／拡散バリア２は３０ｎｍの厚さを有し、接着／ＣＴＥ不整合誘導応力補償層３は５０ｎｍの厚さを有する。ただし、接合メタライズ層の厚さは、同様の目的を満たす限り、これらの値から変更できることに留意されたし。
図示の実施形態では、銀－インジウムＴＬＰ接合層４の高Ｔｍ材料として銀（Ａｇ）が使用されることが好ましい。接合メタライズ層の好ましい実施形態では、高ＴｍＴＬＰ接合層４の銀は１０００ｎｍの厚さを有する。初期接合面の滑らかさが接合ジョイントの最終品質にとって重要であることが知られている。その結果、良好な表面平滑性を確保するために、物理蒸着（ＰＶＤ）法、例えば、電子ビーム蒸着、プラズマスパッタリング、マグネトロンスパッタリングなどが、接合構造の製造に用いられるのが好ましい。一実施形態では、図１に示すように、ＧａＡｓ側の接合構造は、１つの中断されない真空サイクルの下でＰＶＤ法により製造される。原子間力顕微鏡（ＡＦＭ）による測定で確認されたように、高ＴｍＴＬＰ接合層４の堆積時の表面粗さの二乗平均平方根（ＲＭＳ）の値が５０ｎｍ以下であれば、次の接合目的にとって非常に好ましいであろう。
上述のＰＶＤ法を使用する場合、厚さ１０００ｎｍの銀層が比較的厚い層とみなされることは、注意に値する。したがって、ＰＶＤ蒸着速度とプロファイルは、銀の熱移動現象に関連する銀のブリスターの問題を回避するために、特別に設計する必要がある。銀のブリスターは、縦方向に数百ナノメートル、横方向に数ミクロンに成長する可能性があり、それらの銀ブリスターは、その後、好ましくない接合の結果につながるであろう。各蒸着層間の界面強度を高め、熱移動の移動度を低下させることが、銀ブリスターの問題に対処する重要な要因である。より具体的には、一実施形態において、膜成長の初期段階においてより遅い蒸着速度（＜０．０５ｎｍ／ｓ）および蒸着工程中の基板温度を低下させることは、銀ブリスターの問題を完全に抑制するのに役立つであろう。特に、銀層ＰＶＤ蒸着工程をいくつかの個別のステップに分割し、ＰＶＤ蒸着工程の基板が個別のＰＶＤ工程ステップ間の間隔ごとに少なくとも１０分間自然に冷却されることが非常に好ましい。これは、基板温度を緩和し、銀ＰＶＤ膜に保持される蓄積熱応力とエネルギーを低減させるのに役立ち、それによって銀ブリスターの問題を完全に排除するであろう。
上述のＰＶＤ工程の後、ＧａＡｓウエハ／デバイスまたは他のタイプの半導体ウエハは、図１に示されるように、ＴＬＰ接合構造１１を備えた個々のＧａＡｓ半導体チップにさらにダイシングされ得る。
図２は、熱拡散マウント５、例えば、図示の実施形態においてはＣＶＤ成長ダイヤモンドの上面上のメタライズ層およびＴＬＰ接合層の設計を示している。熱拡散マウント５上のメタライズ層１２は、接着層／拡散バリア２’、接着／ＣＴＥ不整合誘導応力補償層３’、高融解温度ＴＬＰ接合層６、低融解温度ＴＬＰ接合層７および酸化防止キャッピング層８を含む。
メタライズに先立って、ＣＶＤ成長ダイヤモンド５の表面は、好ましくは、精密研磨工程を経て準備される。ＣＶＤ成長ダイヤモンド５または他のタイプの熱拡散マウントの初期表面平滑性と清浄度は、メタライズ層の最終品質と続く次の接合結果にとって重要である。より具体的には、表面粗さがＲＭＳ値５０ｎｍ以下の鏡面仕上げのＣＶＤ成長ダイヤモンド５は、この要件を満たし、これは、さまざまなＣＶＤ成長ダイヤモンドの製造業者から市販されている。製造業者から受け取ったままのＣＶＤ成長ダイヤモンド上に付着している、油や塵の粒子などのわずかな汚れを洗浄および除去するために、一般的な有機溶媒を用いることもできる。ＣＶＤ成長したダイヤモンド表面に残っている可能性のある有機分子単層を除去するために、アルゴン（Ａｒ）プラズマスパッタリングによるクリーニングを、ＰＶＤ蒸着チャンバに装填する前の最終クリーニング工程として適用することができる。これにより、接着層との良好な界面強度を確保する。同様のメタライズ層の設計と蒸着方法は、ＣＶＤ成長したダイヤモンド５または一般の他のタイプの熱拡散マウントの接着層／拡散バリア２’および接着／ＣＴＥ不整合誘導応力補償層３’の製造にも使用できる。
銀－インジウムＴＬＰ接合層設計の好ましい実施形態では、高ＴｍＴＬＰ接合層６は銀（Ａｇ）からなり、低ＴｍＴＬＰ接合層７はインジウム（Ｉｎ）からなる。一実施形態では、高ＴｍＴＬＰ接合層６は１０００ｎｍの厚さを有し、低ＴｍＴＬＰ接合層７の厚さは、好ましくは７５０ｎｍから１４００ｎｍの範囲であり、これは最終ジョイントの望ましい位相および組成に対応する。
インジウムは、周囲の環境にさらされると非常に容易に酸化される。したがって、上面に酸化インジウムの連続層が形成されることが予期される。酸化インジウムは、非常に熱的および化学的に安定した化合物であり、酸化インジウムの存在は、最終的なジョイントの全体的な品質にとって有害である。したがって、一実施形態における銀－インジウムＴＬＰ接合層設計には、低ＴｍＴＬＰ接合層７の上部に酸化防止キャッピング層８が含まれている。何れの貴金属もこの酸化防止層として機能してインジウムの酸化を防ぐが、図示の実施形態では、銀が銀－インジウムＴＬＰ接合層の設計にとって最も好ましい選択肢であり、これにより、考えられるすべての好ましくない三元相または他のタイプの析出物が接合ジョイント境界面で形成されるのを排除する。
キャッピング層が薄すぎると、酸化の問題を完全に防ぐことができない。キャッピング層が厚すぎると、ＴＬＰ接合工程に悪影響を及ぼし、不完全な接合結果になる可能性がある。図示された実施形態では、約２０ｎｍの厚さを有する銀層が、酸化防止キャッピング層８として機能するために好適に使用され得る。酸化の発生を防止することで、酸化物を除去するためのフラックス処理が不要になり、フラックス残渣に関連する信頼性の問題をすべて回避することができる。したがって、現在の銀－インジウムＴＬＰ接合方法は、本質的にフラックスレスな接合方法である。
ＣＶＤ成長ダイヤモンドまたは熱拡散マウント５上のメタライズ層およびＴＬＰ接合層構造は、１つの中断されない真空サイクルの下で上述のＰＶＤ法により製造することができる。しかし、別の実施形態では、最初に１つの真空サイクルの下で層２’、層３’および層６を製造し、次に、層７および層８を製造する前に、層を蒸着した熱拡散マウント５にアニール処理を施すことが、また望ましい。このアニール処理により、メタライズ層とＣＶＤ成長ダイヤモンドまたは熱拡散マウント５との間の界面強度を強化することができる。このアニール処理中に、高ＴｍＴＬＰ接合層６の粒径拡大と微細構造の進化により、その後のＴＬＰ接合工程に有益な結果がもたらされるであろう。ＴＬＰ接合構造１１を備えたＧａＡｓチップにも、同様のアニール処理を適用することができる。一実施形態では、上記の目的を満たすために、２５０℃から４００℃の温度範囲で数時間のアニール処理を行うことができる。
低ＴｍＴＬＰ接合層７、すなわち、図示の実施形態においてはインジウム層のＰＶＤ工程は、以下に説明する銀－インジウムＴＬＰ接合工程の最終的な成功にとって非常に重要である。
特に、２つの金属間の相互拡散と固相反応は一般に高温で発生し、相互拡散速度は十分に大きく、固相反応のエネルギー障壁を克服するのに十分な熱エネルギーが提供される。通常、金属間化合物（ＩＭＣ）は、相互拡散と固相反応の結果として形成される。銀－インジウム系は、相互拡散および固相反応に関して非常に特殊な熱力学的および動力学的性質を示す。銀とインジウムとの間の固相反応は、比較的低い温度で、または室温でさえも進行可能であることが知られている。ＰＶＤ工程中、金属蒸気原子または金属分子は、通常、例えば、熱蒸発法では熱エネルギーを含み、スパッタ法では運動エネルギーを含むようにエネルギーが与えられる。ほとんどの金属系では、蒸着速度が遅いほど、PVDで形成された金属膜の接着力が強くなり、表面が滑らかになり、微細構造が密になり、したがって全体的な膜品質が向上する。ただし、この一般的な法則は銀－インジウム系には当てはまらない。ＰＶＤ工程中に、それより前に形成された高ＴｍＴＬＰ接合層６と蒸着された低ＴｍＴＬＰ接合層７との間で、その場で相互拡散およびそれに続く固相反応が生じる。低ＴｍＴＬＰ接合層７のＰＶＤ工程の初期段階で、高ＴｍＴＬＰ接合層６が、入ってくるインジウム蒸気原子または分子と直接反応することもありうる。図３に示すように、初期の低ＴｍＴＬＰ接合層７と初期の高ＴｍＴＬＰ接合層６の一部が、元の金属ＰＶＤ膜界面（すなわち、高ＴｍＴＬＰ接合層６と低ＴｍＴＬＰ接合層７との界面）で、追加のＩＭＣ層に変換される。この追加層の相は、Ｘ線回折（ＸＲＤ）法によりＡｇＩｎ２ＩＭＣ（φ相）であることが確認されており、中間過渡ＡｇＩｎ２ＩＭＣ層９と名付けられる。したがって、良好なＴＬＰ接合結果を得るためには、この中間過渡ＡｇＩｎ２ＩＭＣ層９の成長機構を制御することが不可欠である。
ＡｇＩｎ２ＩＭＣ形成の初期段階では、銀原子は格子間拡散機構を介して比較的速い速度でインジウム膜に拡散するが、インジウム原子は置換サイト型拡散機構を介して比較的遅い速度で銀膜に拡散する。したがって、ＡｇＩｎ２の初期核生成と形成は、元の界面で動力学的に有利であり、インジウム層側に向かって成長する。低ＴｍＴＬＰ接合層７のＰＶＤ工程中に、比較的遅い蒸着速度（＜０．１ｎｍ／ｓ）が用いられると、接合層の上面にヒロック形態学的微細構造が形成されることがわかっている。ヒロック微細構造を持つ表面の表面粗さのＲＭＳ値は、数ミクロンメートルにもなることがある。このヒロック微細構造は、銀－インジウムＴＬＰ接合工程の最終的な成功にとって非常に有害であり、部分的に接合または非接合の実験結果につながる。ヒロック微細構造の形成に寄与する主な要因は、ＰＶＤ工程中の活性化されたインジウム蒸気原子または分子に対する長時間の暴露と、それに続く高速Ａｇ－Ｉｎ相互拡散、関連する固相反応、および粒子の移動と凝集である。ＸＲＤ実験測定で確認されたように、比較的遅い蒸着速度（＜０．１ｎｍ／ｓ）で蒸着された場合、ＰＶＤ工程中にその場での相互拡散と固相反応が過剰に起こるため、ほとんどのインジウムはすでにＡｇＩｎ２ＩＭＣに変換されていたであろう。
したがって、ＰＶＤ工程の好ましい実施形態では、比較的高い蒸着速度を使用して、低ＴｍＴＬＰ接合層７を形成する。蒸着速度は、正弦関数の曲線に近似するように設計されており、一実施形態では、正弦関数周期２０秒で４ｎｍ／ｓから５ｎｍ／ｓの範囲である。蒸着速度は、水晶振動子マイクロバランス（ＱＣＭ）と、負帰還方式の適切に制御された比例積分微分（ＰＩＤ）コントローラーによってモニターすることができる。この正弦曲線をより高い蒸着速度で使用することにより、ヒロック微細構造の形成を動力学的に大幅に抑制することができ、接合層の表面平滑性を大幅に改善でき、ＲＭＳ値は５０ｎｍ未満となる。したがって、より高いインジウム蒸着速度（一実施形態では４ｎｍ／ｓから５ｎｍ／ｓの範囲）の有用性は、形成されたＰＶＤ接合層の好ましい結果をもたらすであろう。
酸化防止キャッピング層８をＰＶＤで形成した後、相互拡散と固体により、薄い銀のキャッピング層がその下のインジウム層と完全に反応し、上述の銀－インジウム系における固相反応により、酸化防止ＡｇＩｎ２ＩＭＣキャッピング層１０に変換されることが予期される。酸化防止ＡｇＩｎ２ＩＭＣキャッピング層１０は、図示の実施形態の元の酸化防止キャッピング層８の約３倍の厚さでなければならない。酸化防止ＡｇＩｎ２ＩＭＣキャッピング層１０は、周囲環境下では酸化されず、ＸＲＤ測定から実験的に確認されたように、インジウム層の酸化を防ぐことができる。したがって、図３に示すように、ＰＶＤ蒸着後の熱拡散マウント５上のメタライズ層およびＴＬＰ接合層１２’の実際の物理的微細構造が完全に明らかになった。
一実施形態では、最適なＴＬＰ接合層の特性を長期的に維持するために、接合工程に先立って、ＴＬＰ接合層１２’からなる接合構造を有する熱拡散マウント５を、比較的低温（＜－２０℃）で保存することが非常に好ましい。
ＴＬＰ接合層１１を有する半導体チップ１、例えばＧａＡｓチップと、ＴＬＰ接合層１２’を有する熱拡散マウント５、例えばＣＶＤ成長ダイヤモンドとの間の、信頼性の高い冶金学的接合部を備えた相互接続を行うための詳細なＴＬＰ接合工程を以下に説明する。
特に、銀－インジウムＴＬＰ接合前構成の好ましい実施形態では、図４に示すように、ＴＬＰ接合層１２’を有するＣＶＤ成長ダイヤモンド５は、まず妥当な表面平坦性を有するボンディングステージに配置される。次に、ＴＬＰ接合層１１を有するＧａＡｓチップ１を、ＴＬＰ接合層１１が下向きになるように、ＣＶＤ成長ダイヤモンド５上の中心に配置する。これにより、ＧａＡｓチップ１とＣＶＤ成長ダイヤモンド熱拡散マウント５との間に、対称的なサンドイッチ銀－インジウムＴＬＰ接合層構造が確立される。
ＧａＡｓチップ１とＣＶＤ成長ダイヤモンド５との間の静的接合圧力は、接合界面での原子レベルの密着性を確保するために、接合工程の前または接合工程中に接合ツールで加えられる。
良好な接合結果を得るためには、加える接合圧力の大きさを最適化する必要がある。
加えられる接合圧力が高すぎると、ＧａＡｓチップ１内にクラックが発生するであろう。
加えられる接合圧力が低すぎると、元の接合界面にいくつかのギャップまたはボイドを有する部分的な接合結果になるであろう。
例示された実施形態では、１００ｐｓｉ（０．６９ＭＰａ）から３００ｐｓｉ（２．０７ＭＰａ）の範囲内の接合圧力は、好ましい接合結果をもたらすであろう。一方、２００ｐｓｉ（１．３８ＭＰａ）程度の接合圧力は、ＧａＡｓからダイヤモンドへの銀－インジウムＴＬＰ接合工程に最も適したものになるであろう。
このレベルの接合圧力では、この銀－インジウムＴＬＰ接合工程は、低圧接合工程とみなされなければならない。
さらに、ＧａＡｓチップ１に加えられる接合圧力の均一な分布を確保することも重要である。接合圧力分布の不均一性は、半接合、エッジ接合のみ、またはコーナー接合のみといった好ましくない接合結果の原因となる。揺動機構を備えた特別に設計された接合ツールは、主に接合ツールまたはボンディングステージの表面の平坦性条件が理想的でないことによって引き起こされるこの接合圧力分布の不均一性の問題を克服するための工学的許容範囲を提供することができる。
熱伝導経路と接合構造の温度勾配の理解は、ＴＬＰ接合手順全体に大きく関連している。接合構造の熱的構造に関する詳細な考慮事項については、以下に詳しく述べる。
特に、ＴＬＰ接合工程中に、ＧａＡｓチップ側とＣＶＤ成長ダイヤモンド側からそれぞれ低ＴｍＴＬＰ接合層７の中心まで対称的な温度プロファイルと勾配を持つことが望ましい。局所的な温度は、相互拡散、融解、相変態などの物理的挙動に大きく関係しているため、両側からの加熱プロファイルを同期させることが望ましい。したがって、図４に示す矢印のように、対称的なサンドイッチ銀－インジウムＴＬＰ接合層構造では、対称温度プロファイルと勾配を実現するために、接合構造の両側から熱を加えることが非常に好ましい。一方の側からのみ熱を加えると、もう一方の側がヒートシンクとして機能し、必然的に非常に非対称な温度プロファイルと勾配が生じ、好ましくない接合結果が生じる。
意図的に計算された加熱曲線を用いて、非対称的なサンドイッチ銀－インジウムＴＬＰ接合層構造に、ほぼ対称な温度プロファイルを実現することもできる。ただし、接合構造の両側から同じ加熱曲線を適用することにより、対称的なサンドイッチ銀－インジウムＴＬＰ接合層構造でこのようなほぼ対称な温度プロファイルを実現する方がはるかに容易である。
図５は、好ましい結果を伴う銀－インジウムＴＬＰ接合工程中に加えられる接合温度および圧力プロファイルの好ましい実施形態を示す。図５に示すように、銀－インジウムＴＬＰ接合工程全体を４つの個別のステージに分割でき、各ステージの実際の物理ＴＬＰ接合機構については、以下に詳細に説明する。
まず、ステージＩは加熱傾斜ステージであり、昇温速度は温度プロファイルにおいて最も重要なパラメータの１つである。例示された実施形態における銀－インジウムＴＬＰ接合は、非常に速い昇温速度（～１００Ｋ／ｓ）を必要としないが、従来のＡｕ－Ｓｎ共晶接合は通常そうであることを要求する。例示された実施形態では、適度な昇温速度（１Ｋ／ｓから２０Ｋ／ｓの範囲）で好ましい接合結果を達成できることが実証されている。
より具体的には、ステージＩの最初の段階で、低ＴｍＴＬＰ接合層７のインジウムは、まず、ＧａＡｓチップ側の高ＴｍＴＬＰ接合層４およびＣＶＤ成長ダイヤモンド側の高ＴｍＴＬＰ接合層６との固体相互拡散および固相反応を経る。固体相互拡散および固相反応の初期段階は、中間過渡ＩＭＣ層９および酸化防止ＩＭＣキャッピング層１０を介して行われる必要があり、中間過渡ＩＭＣ層９および酸化防止ＩＭＣキャッピング層１０のさらなる成長につながる。したがって、元のおよびその後さらに成長した中間過渡ＩＭＣ層９および酸化防止ＩＭＣキャッピング層１０は、低ＴｍＴＬＰ接合層７が過度に速く消費されたり、過度に急速に拡散したりすることを防ぐ自己制限的相互拡散バリアとして機能し、これにより、後続のＴＬＰ接合段階で十分な液相を生成するのに適切なインジウムを維持する。
図６に示された銀－インジウム二元状態図によれば、純粋なインジウムは１５６．６℃で融解する。したがって、１６０℃まで接合温度が上昇すると、大量の液相が生成される。ＡｇＩｎ２ＩＭＣの表面上での液体インジウムの濡れ性は十分に良好であることが実験的に証明されている。銀－インジウムＴＬＰ接合工程の液固相互拡散と液固反応は、この時点で始まる。この時点で十分な液相が生成されていることは、ＴＬＰ接合工程の成功にとって非常に重要である。加えられた接合圧力により、液相の流れは接合材料に移動性を与え、接合層表面の元の表面粗さを克服し、これにより、元の接合界面の好ましくないボイドとギャップを完全に排除する。ボイドとギャップは、熱的構造に追加の熱抵抗をもたらし、これは、高出力電子機器および高出力光工学機器の全体的な性能にとって非常に有害である。銀－インジウム接合全体で１００％の真に接合された領域が一貫して達成できることが実験的に証明されている。
図６に示されるように、中間過渡ＩＭＣ層９のＡｇＩｎ２ＩＭＣおよび酸化防止ＡｇＩｎ２ＩＭＣキャッピング層１０は、液相でインジウムに、そして１６６℃で包晶分解反応により固体状態のＡｇ２ＩｎＩＭＣ（γ相）に変換される。溶融インジウム層によって生成される液相とは異なり、包晶分解反応によって生成される液相の量ははるかに少なくなる。さらに、包晶微細構造で固体Ａｇ２ＩｎＩＭＣと混合されるであろう。したがって、包晶分解反応によって生成された液相だけでは、接合領域全体にわたって連続的な湿潤層を形成することも、材料の適切な流動性を提供することもできない。言い換えれば、低ＴｍＴＬＰ接合層７のインジウムが融解する前にすでに大部分消費されていた場合、それは好ましくない接合結果につながるであろう。しかし、中間過渡ＩＭＣ層９に、ある程度の元の厚さのＡｇＩｎ２ＩＭＣが存在すると、自己制限的な相互拡散機構が提供され、それによって過相互拡散現象の発生が防止される。インジウムは、格子相互拡散経路よりもはるかに速い速度で銀の粒界を通って拡散することが好ましいことが知られている。適切な厚さの自己制限的相互拡散バリアがなければ、液体インジウムの銀への直接接触は、粒界を通る過剰な相互拡散による過剰相互拡散現象につながるであろう。相互拡散が発生すると、接合ジョイントに多孔質の微細構造が生じ、通常、接合された半導体デバイスの熱抵抗を最小限に抑えること及び高温での長期的な信頼性にとって好ましくない。したがって、接合ジョイントの公称厚みを決定すると、最適な銀－インジウムＴＬＰ接合結果を得るために、中間過渡ＩＭＣ層９中の接合前のＡｇＩｎ２ＩＭＣと低ＴｍＴＬＰ接合層７中の残存インジウムとの間の体積比が重要なパラメータの１つになる。
一実施形態では、良好な銀－インジウムＴＬＰ接合結果を達成するために、中間過渡ＡｇＩｎ２ＩＭＣ層９の接合前のＡｇＩｎ２ＩＭＣと低ＴｍＴＬＰ接合層の残存インジウムとの体積比、すなわち（ＡｇＩｎ２：Ｉｎ）ｖｏｌは、１：３から１：１の範囲内である。この体積比の値は、より低い温度（＜－２０℃）の環境にサンプルを保存する前に、意図的にエージング工程を行うことによって容易に制御可能である。これにより、銀－インジウムＴＬＰ接合層構造内に十分なインジウム層を保持しながら、望ましい厚さのＡｇＩｎ２ＩＭＣを形成することができる。望ましいジョイント品質の接合結果を得るためには、上記の体積比とＴＬＰ接合ステージＩでの昇温速度との最適な組み合わせが非常に望ましいであろう。
ステージＩＩは、銀－インジウムＴＬＰ接合工程の液固相互拡散ステージである。ステージＩＩでは、接合温度は１８０℃に達し、これは、銀－インジウムＴＬＰ接合工程のピーク温度である。銀－インジウムＴＬＰ接合工程のピーク温度は、従来のＡｕ－Ｓｎ共晶接合法のピーク温度（３２０℃）よりもはるかに低い。したがって、銀－インジウムＴＬＰ接合は低温接合法であり、熱によって引き起こされる問題はすべて、従来のＡｕ－Ｓｎ共晶接合法を用いる場合よりも本質的に深刻度は大幅に低いはずである。
ステージＩＩでは、低ＴｍＴＬＰ接合層７のインジウムの液相は相互拡散を続け、高ＴｍＴＬＰ接合層４および高ＴｍＴＬＰ接合層６とそれぞれ過渡包晶層を介して上下に反応を続ける。相互拡散と反応が進むにつれて、過渡中間層、即ち低ＴｍＴＬＰ接合層７及び過渡包晶層中の銀濃度は増加し続ける。これにより、過渡中間層の融解温度は上昇し続け、その結果、過渡中間層の固化は、一定の保持温度範囲（一実施形態では１８０℃と２０５℃との間）で起こり始める。一方、ステージＩＩにおいて、中間過渡ＡｇＩｎ２ＩＭＣ層９のＡｇＩｎ２ＩＭＣと酸化防止ＡｇＩｎ２ＩＭＣキャッピング層１０とが、液相でインジウムに、γ相で固体Ａｇ２ＩｎＩＭＣに完全に変換されている。中間過渡ＡｇＩｎ２ＩＭＣ層９および酸化防止ＡｇＩｎ２ＩＭＣキャッピング層１０における包晶分解反応から生成されたインジウムの液相も、高ＴｍＴＬＰ接合層４及び高ＴｍＴＬＰ接合層６との相互拡散および反応に関与する。最終的に、過渡中間層の液相はすべて、一定の保持温度範囲で完全に固化する。したがって、ＧａＡｓチップ１とＣＶＤ成長ダイヤモンド５との間の初期接合ジョイントは、この時点で形成されている。完全な固化プロセスが完了するまで、すなわち一定の保持温度において包晶分解反応が起こらなくなるまで液固相互拡散および液固反応を促進するためには、中程度の一定温度保持時間（一実施形態では～１０分）で十分であろう。
ステージIIIは、銀－インジウムＴＬＰ接合工程の均質化ステージである。ステージIIの終わりに、中間層は完全に固化するはずであるが、まだ完全に均質ではない。銀－インジウムＴＬＰ接合工程のステージIIIにおいて、一実施形態では、０．０２Ｋ／ｓから１Ｋ／ｓの範囲の冷却速度で、温度は徐々に低下するが、それでもまだ接合ジョイント（Ｔｈ＞０．４）の比較的高い相同温度（Ｔｈ）にとどまっている。したがって、ステージIIIで十分な熱エネルギーが供給されると、完全な均質化が完了するまで、固体相互拡散および固相反応が引き続き進行する。ステージIIIでは、再結晶プロセスが発生する。このプロセスでは、ＴＬＰ接合層の両側からの拡大粒子が完全に合併される。この時点で元の接合界面は消え、信頼できる冶金学的接合が形成されたことを示す。
図７の実施形態に示されるように、特定の銀－インジウムＴＬＰ接合層設計により、最終組成物としてＡｇ２ＩｎＩＭＣとの銀－インジウムＴＬＰ接合ジョイントが、ステージIIIの終わりに達成できる。完全な均質化の後、サンドイッチ接合構造としての最終的な銀－インジウムＴＬＰ接合ジョイントは、均一なＡｇ２ＩｎＩＭＣ層１３、熱拡散マウント側の中間銀－インジウム固溶体層１４、及び半導体デバイス側の中間銀－インジウム固溶体層１５からなる。均質なＡｇ２ＩｎＩＭＣ層１３は、最終的な銀－インジウムジョイントの大部分を占めるように設計することができる。特に、Ａｇ２ＩｎＩＭＣ層１３の厚さは、銀－インジウム固溶体層１４の厚さよりも大きく、銀－インジウム固溶体層１５の厚さよりも大きい。メタライズ層２または層３に対するＡｇ２ＩｎＩＭＣの界面強度は強くないが、中間銀－インジウム固溶体層には強く接合できることが知られている。中間銀－インジウム固溶体層がメタライズ層２または層３によく接合可能なことも知られている。したがって、接合前の銀－インジウム層構造は、完全な均質化後に各界面で２つの中間銀－インジウム固溶体層１４及び１５を維持するように設計されている。これは、サンドイッチ銀－インジウムＴＬＰ接合層構造を用いる場合にのみ実現可能である。
図７に具体化されるように、Ａｇ２ＩｎＩＭＣ層１３は、銀－インジウム固溶体層１５によって第１メタライズ層２および３から完全に分離され、銀－インジウム固溶体層１４によってメタライズ層２’および３’から完全に分離されている。
さらに、熱拡散マウント５のサイズは通常半導体チップ１のサイズよりも大きく、熱拡散マウント側の非接合領域１６は接合工程中にリフロー手順を経ているため、非接合領域１６は、Ａｇ２ＩｎＩＭＣとＡｇＩｎ２ＩＭＣの複合材料に変換されている。図７に具体化されているように、非接合領域１６は、Ａｇ２ＩｎＩＭＣ層１３の横の側壁および銀－インジウム固溶体層１４の上面と接触している。
ステージＩＶは、銀－インジウムＴＬＰ接合工程における熱応力緩和ステージである。ＧａＡｓチップ１とＣＶＤ成長ダイヤモンド５との間のＣＴＥの不整合により、接合工程の冷却段階で熱応力が発生する。この段階での遅い冷却速度（一実施形態では＜０．０１Ｋ／ｓ）は、熱応力を解放する目的のためには非常に好ましい。１００℃前後の低温の接合後アニーリングは、残留熱応力をさらに解放するのにも役立つ。銀－インジウムＴＬＰ接合工程のステージＩＶの後、または低温での接合後アニーリング工程の後、熱誘起残留応力のない半導体デバイスが得られることが実験的に実証されている。
銀－インジウムＴＬＰ接合工程が周囲環境で正常に実行できることが実験的に実証されている。ただし、銀－インジウムＴＬＰ接合工程中の潜在的なインジウム酸化の問題を抑制するために、中間的な低レベルの真空環境（～５０ｍＴｏｒｒ）で銀－インジウムＴＬＰ接合工程を実行することが好ましい。また、銀－インジウムＴＬＰ接合工程中に還元環境を提供するために、水素ガスやギ酸ガスなどの一般的なフォーミングガスを使用して、良好な接合ジョイント品質を達成することが望ましい。
その結果、ＧａＡｓチップとＣＶＤ成長ダイヤモンド熱拡散マウントとの間に、均一で、均質で、多孔質で、残留応力のない銀－インジウム極薄（≦３μｍ）冶金学的ジョイントを、ＧａＡｓチップにクラックが誘発されることなく形成することができる。接合ジョイントの厚さは、高出力の電子機器および光工学機器の放熱目的にとって、非常に重要なパラメータであると考えられている。極薄接合ジョイントを使用すると、従来の方法で作成されたジョイント（＞３０μｍ）と比較して、熱抵抗を最小限に抑えて高い熱伝導率を実現できる。したがって、ＣＶＤ成長ダイヤモンドの熱拡散能力を完全に実現することができ、高出力電子機器および光工学機器の最適なパフォーマンスにつながる。
銀－インジウム接合ジョイントの多くの優れた材料特性に起因する、図示された銀－インジウムＴＬＰ接合法の利点について、以下に詳細に説明される。
図７に示すように、好ましい一実施形態では、銀－インジウムＴＬＰ接合ジョイントは、主にＡｇ２ＩｎＩＭＣ（γ相）１３からなる。特に、Ａｇ２ＩｎＩＭＣ層１３の厚さは、銀－インジウム固溶体層１４の厚さよりも大きく、銀－インジウム固溶体層１５の厚さよりも大きい。これにより、最終ジョイントの機械的、熱的、化学的特性は、γ相のＡｇ２ＩｎＩＭＣの材料特性に似る。図６に示す銀－インジウム二元状態図によると、γ相のＡｇ２ＩｎＩＭＣは、固相変態プロセスにより、３００℃でζ相のＡｇ２ＩｎＩＭＣに変換される。温度が上昇しても、ζ相のＡｇ２ＩｎＩＭＣは、最大６００℃まで固体状態のままである。銀－インジウムＴＬＰ接合ジョイントは、比較的低いボンディング温度、たとえば一実施形態では１８０℃で形成されるが、Ａｇ２ＩｎＩＭＣ形式の接合ジョイントの公称加工温度は、少なくとも３００℃より高くなければならず、これにより、高出力および高温の電子機器および光工学機器の最も基本的な要件を満たすようになる。作動中の高出力デバイスの性能が示すように、Ａｇ２ＩｎＩＭＣとの接合ジョイントの熱伝導率は、従来のＡｕ－Ｓｎ共晶法の接合ジョイントの熱伝導性に匹敵する良好なものである。したがって、Ａｇ２ＩｎＩＭＣ形式の接合ジョイントは、熱伝導率が比較的高いことが期待され、これは高出力機器の実用性にとって非常に好ましい。
Ａｇ２ＩｎＩＭＣ接合ジョイントの高温安定性も優れている。Ａｇ２ＩｎＩＭＣ接合ジョイントは、大きな熱劣化を示すことなく、高温貯蔵試験と熱サイクル試験に耐えることができる。したがって、Ａｇ２ＩｎＩＭＣ接合ジョイントは、高温での高出力デバイスの正常な動作を保証する優れた候補と見なされる。
Ａｇ２ＩｎＩＭＣ接合ジョイントは、優れた化学的安定性も備えている。Ａｇ２ＩｎＩＭＣ接合ジョイントは、酸化の問題や劣化を示すことなく、空気中での高温下における長時間のアニーリング手順に耐えることができる。化学エッチング実験では、層１３～１６の材料は、非常に酸化力の強い化学溶液（例えば、ＨＮＯ３、Ｈ２Ｏ２）の下での長時間のエッチングプロセスに耐えることができ、Ａｇ２ＩｎＩＭＣ接合ジョイントの優れた抗酸化特性を示す。純銀は、硫黄蒸気、硫化水素（Ｈ２Ｓ）、二酸化硫黄（ＳＯ２）、硫化カルボニルなどの硫黄含有腐食性ガスによって容易に腐食されることが知られている。腐食生成物である硫化銀（Ａｇ２Ｓ）は、銀を含む電子機器の長期的な信頼性と寿命にとって有害である。これは、銀の変色問題として知られている。Ａｇ２ＩｎＩＭＣは、インジウムと合金化する際の価電子帯の交替により、完全な変色防止特性を示すことが最近発見された。
エレクトロケミカルマイグレーション（ＥＣＭ）は、高電圧環境で相互接続として銀ベースの材料を使用する場合に懸念される、もう１つの重大な信頼性の問題である。強い電場によって駆動される純銀は、樹枝状結晶またはウィスカを形成する傾向があり、長期的には潜在的な短絡故障を引き起こす。Ａｇ２ＩｎＩＭＣが、完全な抗エレクトロケミカルマイグレーション特性を示し、標準水滴試験（ＷＤＴ）で漏れ電流ゼロを示すことが、最近発見された。したがって、Ａｇ２ＩｎＩＭＣ接合ジョイントは、変色の問題とエレクトロケミカルマイグレーションの問題という大きな懸念から完全に解放され、それにより、優れた化学的安定性を備えたデバイスの長期信頼性が確保される。
接合ジョイント材料の機械的強度は、接合された半導体デバイスの機械的安定性を決定する。通常、金属間化合物は、その性質上、引張応力下では脆いため、圧縮応力下の機械的靭性を用いて機械的強度を評価することができる。標準的なミクロ押込試験では、Ａｇ２ＩｎＩＭＣは圧縮応力下で一定レベルの延性を示し、最大荷重（１０００ｇｆ）でもクラックは生じ得ないが、一般的なＩＭＣ（例えば、Ｃｕ６Ｓｎ５）のほとんどは、ずっと軽い力でクラックが生じるであろう。したがって、Ａｇ２ＩｎＩＭＣは高い機械的靭性を示し、これは接合ジョイントの機械的安定性にとって非常に好ましい。一方、Ａｇ２ＩｎＩＭＣは、一般的な硬質はんだの機械的特性に似ているため、長期的にクリープや疲労の問題が発生することはない。
上記を考慮して、極薄冶金ジョイントを製造するための図示の銀－インジウムＴＬＰ接合方法の技術的詳細は、完全に開示されている。従来の金リッチ接合法と比較して非常に低い原料コストで、図示された銀－インジウムＴＬＰ接合法は、高出力半導体デバイスの放熱を目的とした、経済的なダイ接着方法を提供することが期待される。この方法では、フラックスを使用せずに比較的低い温度で接合できる。したがって、従来のチップ・トゥ・チップ接合手法に加えて、大量生産での歩留まりと生産性を向上させるために、ウエハレベル（チップ・トゥ・ウエハまたはウエハ・トゥ・ウエハ）の接合方法として採用することもできる。産業用途の場合、図示された銀－インジウムＴＬＰ接合法は、高出力レーザーダイオード（ＬＤ）、高出力発光ダイオード（ＬＥＤ）、垂直共振器型外面発光レーザ（ＶＥＣＳＥＬ）、高出力金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などの、放熱性能がデバイスの全体的な性能を決定する、さまざまな高出力電子機器および高出力光工学機器の製造に使用できる。
このように本発明を説明してきたが、本発明は多くの方法で変更できることは明らかであろう。そのような変更は、本発明の精神および範囲からの逸脱とみなされるべきではなく、当業者にとって自明なそのような変更はすべて、以下の特許請求の範囲内に含まれることが意図される。

Claims (38)

  1. 半導体デバイスと熱拡散マウントとの銀－インジウム過渡液相接合方法であって、前記半導体デバイスの底側への第1接合構造の形成と、前記熱拡散マウントの上側への第２接合構造の形成と、銀－インジウム接合工程の実施とを含み、
    前記第1接合構造の形成は、前記半導体デバイスの底への第1銀ＴＬＰ接合層の形成を含み、
    前記第２接合構造の形成は、前記熱拡散マウントの上の第２銀ＴＬＰ接合層と、前記第２銀ＴＬＰ接合層の上の中間過渡ＡｇＩｎ２ＩＭＣ（金属間化合物）層と、前記中間過渡ＡｇＩｎ２ＩＭＣ層の上のインジウムＴＬＰ接合層と、前記インジウムＴＬＰ接合層の上の酸化防止ＡｇＩｎ２ＩＭＣキャッピング層とを有する多層構造体の形成を含み、
    前記銀－インジウム接合工程の実施は、前記第１接合構造および前記第２接合構造に、銀－インジウム接合工程を行い、前記第１接合構造および前記第２接合構造を、前記半導体デバイスに接触した第１銀－インジウム固溶体層と、前記熱拡散マウントに接触した第２銀－インジウム固溶体層と、前記第１銀－インジウム固溶体層および前記第２銀－インジウム固溶体層に挟まれたＡｇ２ＩｎＩＭＣ層とを有するサンドイッチ接合構造を含む接合ジョイントに変換し、前記接合ジョイントが前記半導体デバイスと前記熱拡散マウントとを接合し、前記Ａｇ２ＩｎＩＭＣ層の厚さが、前記第１銀－インジウム固溶体層の厚さより大きく、前記第２銀－インジウム固溶体層の厚さよりも大きくなるようにする、方法。
  2. 前記半導体デバイスの底側に前記第１接合構造を形成するステップ全体が、たった１つの中断されない真空サイクルの下でＰＶＤ（物理蒸着）により行われる、請求項１に記載の方法。
  3. 前記半導体デバイスの底側に前記第１接合構造を形成するステップは、前記半導体デバイスの底に前記第1銀ＴＬＰ接合層を形成するステップの後、前記第１接合構造および前記半導体デバイスにアニール処理を施すことをさらに含む、請求項１に記載の方法。
  4. 前記熱拡散マウントの上側に前記第２接合構造を形成するステップ全体が、たった１つの中断されない真空サイクルの下でＰＶＤにより行われる、請求項１に記載の方法。
  5. 前記熱拡散マウントの上側に前記第２接合構造を形成後であって、前記第１接合構造および前記第２接合構造に、前記銀－インジウム接合工程を行う前に、前記第２接合構造を有する前記熱拡散マウントを、－２０℃より低い温度下で保存することをさらに含む、請求項１に記載の方法。
  6. 請求項１に記載の方法であって、前記多層構造体を形成するステップは、以下を含む：
    前記熱拡散マウントの上に、初期銀ＴＬＰ接合層を形成すること；
    前記初期銀ＴＬＰ接合層を形成後、前記初期銀ＴＬＰ接合層の上に初期インジウムＴＬＰ接合層を形成し、前記初期銀ＴＬＰ接合層の一部と前記初期インジウムＴＬＰ接合層の一部とが反応して、前記第２銀ＴＬＰ接合層と前記インジウムＴＬＰ接合層との界面に前記中間過渡ＡｇＩｎ２ＩＭＣ層を形成すること；および
    前記初期インジウムＴＬＰ接合層の上に銀酸化防止キャッピング層を形成し、前記初期インジウムＴＬＰ接合層の別の一部と前記銀酸化防止キャッピング層とが反応して、前記酸化防止ＡｇＩｎ２ＩＭＣキャッピング層を形成すること。
  7. 前記初期銀ＴＬＰ接合層の上に前記初期インジウムＴＬＰ接合層を形成するステップは、４ｎｍ／ｓから５ｎｍ／ｓの範囲の速度でＰＶＤにより行われる、請求項６に記載の方法。
  8. 前記酸化防止ＡｇＩｎ２ＩＭＣキャッピング層を形成するステップは、前記銀酸化防止キャッピング層の厚さのおよそ３倍の厚さを有する前記酸化防止ＡｇＩｎ２ＩＭＣキャッピング層を形成することを含む、請求項６に記載の方法。
  9. 前記熱拡散マウントの上に、前記初期銀ＴＬＰ接合層を形成するステップは、たった１つの中断されない真空サイクルの下でＰＶＤにより行われる、請求項６に記載の方法。
  10. 請求項９に記載の方法であって、前記熱拡散マウントの上側に前記第２接合構造を形成するステップは、さらに以下を含む：
    前記熱拡散マウントの上に前記初期銀ＴＬＰ接合層を形成後であって、前記初期銀ＴＬＰ接合層の上に前記初期インジウムＴＬＰ接合層を形成するステップの前に、前記熱拡散マウントおよび前記熱拡散マウントの上の前記初期銀ＴＬＰ接合層に、アニール処理を施すこと。
  11. 前記初期銀ＴＬＰ接合層の上に前記初期インジウムＴＬＰ接合層を形成するステップおよび前記初期インジウムＴＬＰ接合層の上に前記銀酸化防止キャッピング層を形成するステップは、前記アニール処理後に行われ、前記１つの中断されない真空サイクルとは別のもう１つの中断されない真空サイクルの下でＰＶＤにより行われる、請求項１０に記載の方法。
  12. 請求項６に記載の方法であって、前記第１接合構造および前記第２接合構造を前記接合ジョイントに変換するステップは、以下を含む：
    第１の所定の温度範囲で、前記第１の所定の温度範囲の最低温度から第１の昇温速度で、前記第２接合構造の前記インジウムＴＬＰ接合層と前記第１接合構造の前記第1銀ＴＬＰ接合層との間で、前記酸化防止ＡｇＩｎ２ＩＭＣキャッピング層を介して、および、前記第２接合構造の前記インジウムＴＬＰ接合層と前記第２接合構造の前記第２銀ＴＬＰ接合層との間で、前記中間過渡ＡｇＩｎ２ＩＭＣ層を介して、固体相互拡散および固相反応を行い、前記第２接合構造の前記中間過渡ＡｇＩｎ２ＩＭＣ層および前記酸化防止ＡｇＩｎ２ＩＭＣキャッピング層をさらに成長させること。
  13. 前記第１の昇温速度は、１K／ｓから２０K／ｓの範囲である、請求項１２に記載の方法。
  14. 請求項１２に記載の方法であって、前記第１接合構造および前記第２接合構造を前記接合ジョイントに変換するステップは、さらに以下を含む：
    前記固体相互拡散および固相反応を行った後、
    前記第１の所定の温度範囲よりも高い第２の所定の温度範囲で、
    前記第２接合構造の前記インジウムＴＬＰ接合層と前記第１接合構造の前記第1銀ＴＬＰ接合層との間で、前記酸化防止ＡｇＩｎ２ＩＭＣキャッピング層を介して、および、前記第２接合構造の前記インジウムＴＬＰ接合層と前記第２接合構造の前記第２銀ＴＬＰ接合層との間で、前記中間過渡ＡｇＩｎ２ＩＭＣ層を介して、液固相互拡散および液固反応を行い、
    前記中間過渡ＡｇＩｎ２ＩＭＣ層および前記酸化防止ＡｇＩｎ２ＩＭＣキャッピング層中のＡｇＩｎ２ＩＭＣは、包晶分解反応により液相のインジウムおよびγ相の固体Ａｇ２ＩｎＩＭＣに変換されるが、前記第２の所定の温度範囲で包晶分解反応が行われなくなるまで、前記液固相互拡散および液固反応を行う。
  15. 前記中間過渡ＡｇＩｎ２ＩＭＣ層および前記酸化防止ＡｇＩｎ２ＩＭＣキャッピング層中のＡｇＩｎ２ＩＭＣは、前記第２の所定の温度範囲内で、液相のインジウムおよびγ相の固体Ａｇ２ＩｎＩＭＣに完全に変換されている、請求項１４に記載の方法。
  16. 前記第２の所定の温度範囲は、１８０℃から２０５℃である、請求項１５に記載の方法。
  17. 前記第１接合構造および前記第２接合構造を前記接合ジョイントに変換するステップは、
    前記第２の所定の温度範囲で包晶分解反応が行われなくなった後、第３の所定の温度範囲で、前記第３の所定の温度範囲の最高温度から第１の冷却速度で、前記接合ジョイントの所定の相同温度（Ｔｈ）内にとどまったまま、均質化工程を行い、
    均一なＡｇ２ＩｎＩＭＣ層として前記Ａｇ２ＩｎＩＭＣ層を有する前記サンドイッチ接合構造を形成することをさらに含み、
    前記第３の所定の温度範囲は、前記第２の所定の温度範囲よりも低い、請求項１４に記載の方法。
  18. 前記第１の冷却速度は、前記第１の昇温速度よりも低い、請求項１７に記載の方法。
  19. 前記第１の冷却速度は、０．０２Ｋ／ｓから１Ｋ／ｓの範囲であり、
    前記接合ジョイントの前記所定の相同温度（Ｔｈ）は、０．４よりも大きい、請求項１７に記載の方法。
  20. 請求項１７に記載の方法であって、さらに以下を含む：
    前記銀－インジウム接合工程中に、前記第２銀－インジウム固溶体層の非接合領域に、リフローを行い、前記Ａｇ２ＩｎＩＭＣ層の横の側壁および前記第２銀－インジウム固溶体層の上面と接触した、Ａｇ２ＩｎＩＭＣとＡｇＩｎ２ＩＭＣの複合材料の層を形成すること。
  21. 前記第１接合構造および前記第２接合構造を前記接合ジョイントに変換するステップは、
    前記均質化工程を行った後、第４の所定の温度範囲で、前記第４の所定の温度範囲の最高温度から第２の冷却速度で、前記サンドイッチ接合構造に対し、熱応力緩和工程を行うことをさらに含む、請求項１７に記載の方法。
  22. 前記第２の冷却速度は、前記第１の冷却速度よりも低い、請求項２１に記載の方法。
  23. 前記第２の冷却速度は、０．０１Ｋ／ｓよりも低い、請求項２１に記載の方法。
  24. 前記第１接合構造および前記第２接合構造を前記接合ジョイントに変換するステップは、
    前記熱応力緩和工程に加えて、およそ１００℃で接合後アニーリング工程を行うことをさらに含む、請求項２１に記載の方法。
  25. 前記銀－インジウム接合工程を行うステップは、前記第１接合構造が前記第２接合構造に面し、前記第２接合構造上に対称的に配されるように、前記第２接合構造を有する前記熱拡散マウントの上に、前記第１接合構造を有する前記半導体デバイスを配置することを含む、請求項１に記載の方法。
  26. 前記銀－インジウム接合工程を行うステップは、
    前記銀－インジウム接合工程中に、前記第１接合構造と前記第２接合構造との間に、静的接合圧力を加えることをさらに含む、請求項２５に記載の方法。
  27. 前記静的接合圧力は、１００ｐｓｉから３００ｐｓｉの範囲内である、請求項２６に記載の方法。
  28. 前記銀－インジウム接合工程の間、前記半導体デバイスの上側からおよび前記熱拡散マウントの底側から、それぞれ前記インジウムＴＬＰ接合層の中心まで、対称的な温度プロファイルと勾配を維持することをさらに含む、請求項１に記載の方法。
  29. 前記銀－インジウム接合工程は、５０ｍＴｏｒｒよりも高い真空レベルの真空環境下、あるいは、不活性ガスまたは還元性ガス環境下で行われる、請求項１に記載の方法。
  30. 前記半導体デバイスは、その底部に第１メタライズ層を含み、
    前記第１銀ＴＬＰ接合層を形成するステップは、前記第１メタライズ層の底に、前記第１銀ＴＬＰ接合層を形成することを含み、
    前記熱拡散マウントは、その上部に第２メタライズ層を含み、
    前記多層構造体を形成するステップは、前記第２メタライズ層の上に前記第２銀ＴＬＰ接合層を形成することを含む、請求項１に記載の方法。
  31. 前記第１メタライズ層は、前記半導体デバイスの底部に第１ＣＴＥ（熱膨張係数）不整合誘導応力補償層および、前記第１ＣＴＥ不整合誘導応力補償層の上に第１拡散バリア層を含み、
    前記第１メタライズ層の底に前記第１銀ＴＬＰ接合層を形成するステップは、前記第１ＣＴＥ不整合誘導応力補償層の底に前記第１銀ＴＬＰ接合層を形成することを含み、
    前記第２メタライズ層は、前記熱拡散マウントの上部に第２ＣＴＥ（熱膨張係数）不整合誘導応力補償層と、前記第２ＣＴＥ不整合誘導応力補償層の下に第２拡散バリア層とを含み、
    前記第２銀ＴＬＰ接合層を形成するステップは、前記第２ＣＴＥ不整合誘導応力補償層の上に前記第２銀ＴＬＰ接合層を形成することを含む、請求項３０に記載の方法。
  32. 半導体デバイス、熱拡散マウント、および前記半導体デバイスと前記熱拡散マウントとを接合する接合ジョイントとを有する半導体構造であって、
    前記接合ジョイントは、サンドイッチ接合構造を含み、
    前記サンドイッチ接合構造は、
    前記半導体デバイスと接触した第１銀－インジウム固溶体層と、
    前記熱拡散マウントに接触した第２銀－インジウム固溶体層と、
    前記第１銀－インジウム固溶体層および前記第２銀－インジウム固溶体層に挟まれたＡｇ２ＩｎＩＭＣ（金属間化合物）層とを有し、
    前記Ａｇ２ＩｎＩＭＣ層の厚さは、前記第１銀－インジウム固溶体層の厚さより大きく、前記第２銀－インジウム固溶体層の厚さよりも大きい、半導体構造。
  33. 前記Ａｇ２ＩｎＩＭＣ層の横の側壁および前記第２銀－インジウム固溶体層の上面と接触した、Ａｇ２ＩｎＩＭＣとＡｇＩｎ２ＩＭＣの複合材料の層をさらに含む、請求項３２に記載の半導体構造。
  34. 前記Ａｇ２ＩｎＩＭＣとＡｇＩｎ２ＩＭＣの複合材料の層は、前記Ａｇ２ＩｎＩＭＣ層の前記横の側壁を囲む、請求項３３に記載の半導体構造。
  35. 前記サンドイッチ接合構造は、３μｍ以下の厚さを有する、請求項３２に記載の半導体構造。
  36. 前記半導体デバイスは、その底部に、前記第１銀－インジウム固溶体層と接触した第１メタライズ層を含み、
    前記熱拡散マウントは、その上部に、前記第２銀－インジウム固溶体層と接触した第２メタライズ層を含む、請求項３２に記載の半導体構造。
  37. 前記Ａｇ２ＩｎＩＭＣ層は、前記第１銀－インジウム固溶体層により、前記第１メタライズ層から完全に分離され、前記第２銀－インジウム固溶体層により、前記第２メタライズ層から完全に分離されている、請求項３６に記載の半導体構造。
  38. 前記第１メタライズ層は、
    前記半導体デバイスの底部に、前記第１銀－インジウム固溶体層と接触した第１ＣＴＥ（熱膨張係数）不整合誘導応力補償層と、
    前記第１ＣＴＥ不整合誘導応力補償層の上に、前記第１ＣＴＥ不整合誘導応力補償層により前記第１銀－インジウム固溶体層から完全に分離された第１拡散バリア層とを含み、
    前記第２メタライズ層は、
    前記熱拡散マウントの上部に、前記第２銀－インジウム固溶体層と接触した第２ＣＴＥ不整合誘導応力補償層と、
    前記第２ＣＴＥ不整合誘導応力補償層の下に、前記第２ＣＴＥ不整合誘導応力補償層により前記第２銀－インジウム固溶体層から完全に分離された第２拡散バリア層とを含む、請求項３６に記載の半導体構造。
JP2019562577A 2019-05-07 2019-05-07 半導体デバイスと熱拡散マウントとの銀－インジウム過渡液相接合方法および銀－インジウム過渡液相接合ジョイントを有する半導体構造 Active JP7021792B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/031041 WO2020226626A1 (en) 2019-05-07 2019-05-07 Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint

Publications (2)

Publication Number Publication Date
JP2021526727A JP2021526727A (ja) 2021-10-07
JP7021792B2 true JP7021792B2 (ja) 2022-02-17

Family

ID=73051637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019562577A Active JP7021792B2 (ja) 2019-05-07 2019-05-07 半導体デバイスと熱拡散マウントとの銀－インジウム過渡液相接合方法および銀－インジウム過渡液相接合ジョイントを有する半導体構造

Country Status (7)

Country Link
US (2) US11373925B2 (ja)
EP (1) EP3753049B1 (ja)
JP (1) JP7021792B2 (ja)
KR (1) KR102315100B1 (ja)
ES (1) ES2928498T3 (ja)
TW (1) TWI713175B (ja)
WO (1) WO2020226626A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2606993A (en) * 2021-04-01 2022-11-30 Element Six Tech Ltd Laser diode assembly and a method of assembling such a laser diode assembly
CN115483120B (zh) * 2022-08-04 2024-04-09 北京理工大学 基于激光超声耦合的微连接工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010516478A (ja) 2007-01-22 2010-05-20 ユニヴァーシティー オブ メリーランド 高温はんだ材料
JP2013038330A (ja) 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2013220476A (ja) 2012-04-17 2013-10-28 Toyota Motor Engineering & Manufacturing North America Inc 液相拡散接合の合金形成制御
JP2016515763A (ja) 2013-03-26 2016-05-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Ｉｎ−ｂｉ−ａｇ接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method
US7457120B2 (en) * 2004-04-29 2008-11-25 Samsung Sdi Co., Ltd. Plasma display apparatus
US7319048B2 (en) 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
US7390735B2 (en) 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US8968830B2 (en) * 2007-12-06 2015-03-03 Oerlikon Trading Ag, Trubbach PVD—vacuum coating unit
US8513806B2 (en) * 2011-06-30 2013-08-20 Rohm Co., Ltd. Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
US9533889B2 (en) * 2012-11-26 2017-01-03 Nanotek Instruments, Inc. Unitary graphene layer or graphene single crystal
NO20141357A1 (no) 2014-11-12 2016-05-13 Tegma As Fremgangsmåte for forhåndsprosessering av halvledende, termoelektriske materialer for metallisering, sammenkobling og binding
JP6613929B2 (ja) 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
TWI622653B (zh) 2017-05-25 2018-05-01 綠點高新科技股份有限公司 焊料合金及焊料組成

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010516478A (ja) 2007-01-22 2010-05-20 ユニヴァーシティー オブ メリーランド 高温はんだ材料
JP2013038330A (ja) 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2013220476A (ja) 2012-04-17 2013-10-28 Toyota Motor Engineering & Manufacturing North America Inc 液相拡散接合の合金形成制御
JP2016515763A (ja) 2013-03-26 2016-05-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Ｉｎ−ｂｉ−ａｇ接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成

Also Published As

Publication number Publication date
TWI713175B (zh) 2020-12-11
KR20200130229A (ko) 2020-11-18
EP3753049A4 (en) 2020-12-23
EP3753049B1 (en) 2022-09-21
US20220005744A1 (en) 2022-01-06
US11373925B2 (en) 2022-06-28
ES2928498T3 (es) 2022-11-18
US20220084903A1 (en) 2022-03-17
EP3753049A1 (en) 2020-12-23
US11894284B2 (en) 2024-02-06
JP2021526727A (ja) 2021-10-07
WO2020226626A1 (en) 2020-11-12
CN112204731A (zh) 2021-01-08
KR102315100B1 (ko) 2021-10-19
TW202042356A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
TWI462236B (zh) 副載置片及其製造方法
US11894284B2 (en) Semiconductor structure having silver-indium transient liquid phase bonding joint
US7196356B2 (en) Submount and semiconductor device
US8193634B2 (en) Mounted semiconductor device and a method for making the same
JP2008270353A (ja) パワー半導体モジュール
US6199748B1 (en) Semiconductor eutectic alloy metal (SEAM) technology for fabrication of compliant composite substrates and integration of materials
US20090108421A1 (en) Apparatus and method configured to lower thermal stresses
US20100108254A1 (en) Tailorable titanium-tungsten alloy material thermally matched to semiconductor substrates and devices
CN112204731B (zh) 接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟瞬态液相接合接头的半导体结构
TWI756106B (zh) 固晶接合結構及其形成方法
US20150270238A1 (en) Jointed structure and method of manufacturing same
US8377797B1 (en) Method for bonding of semiconductor component to a substrate
JP2007288001A (ja) 半導体装置及びその製造方法、並びに半導体装置用部材
JP2014086607A (ja) Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法
TWI810567B (zh) 接合結構及其形成方法
JP7169187B2 (ja) パワーモジュール
Liu et al. Materials in high power semiconductor laser packaging
JP6579551B2 (ja) 合金接合材による接合層構造及びその形成方法、並びに該接合層構造を有する半導体装置及びその製造方法
TWM651995U (zh) 固晶接合結構
Chen et al. Design and Fabrication of Silver Solid Solution Layer on Silicon and Its Solid-State Bonding Applications
JP2021150464A (ja) 電極構造および当該電極構造を備えた接合構造体
JP2011009331A (ja) 層を有した半導体素子およびその半導体素子を用いた接合構造体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220128

R150 Certificate of patent or registration of utility model

Ref document number: 7021792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150