KR20200130229A - 반도체 디바이스와 열-확산 마운트를 결합하기 위한 은-인듐 전이 액체상 방법 및 은-인듐 전이 액체상 결합 조인트를 가지는 반도체 구조체 - Google Patents

반도체 디바이스와 열-확산 마운트를 결합하기 위한 은-인듐 전이 액체상 방법 및 은-인듐 전이 액체상 결합 조인트를 가지는 반도체 구조체 Download PDF

Info

Publication number
KR20200130229A
KR20200130229A KR1020207010890A KR20207010890A KR20200130229A KR 20200130229 A KR20200130229 A KR 20200130229A KR 1020207010890 A KR1020207010890 A KR 1020207010890A KR 20207010890 A KR20207010890 A KR 20207010890A KR 20200130229 A KR20200130229 A KR 20200130229A
Authority
KR
South Korea
Prior art keywords
layer
bonding
imc
tlp
diffusion
Prior art date
Application number
KR1020207010890A
Other languages
English (en)
Other versions
KR102315100B1 (ko
Inventor
용준 효
친 청 이
Original Assignee
라이트-메드 (유에스에이), 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이트-메드 (유에스에이), 인코포레이티드 filed Critical 라이트-메드 (유에스에이), 인코포레이티드
Publication of KR20200130229A publication Critical patent/KR20200130229A/ko
Application granted granted Critical
Publication of KR102315100B1 publication Critical patent/KR102315100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

반도체 디바이스와 열-확산 마운트를 결합하기 위한 은-인듐 전이 액체상 방법 및 은-인듐 전이 액체상 결합 조인트를 갖는 반도체 구조체가 제공된다. 반도체 디바이스와 열-확산 마운트 사이에 형성된 초박형 은-인듐 전이 액체상 결합 조인트로 열 저항이 최소화되어 높은 열 전도성을 달성할 수 있다. 따라서, 열-확산 마운트의 열-확산능이 완전히 실현될 수 있고, 이는 고출력 일렉트로닉스 및 포토닉스 디바이스의 최적의 성능으로 이어지게 된다.

Description

반도체 디바이스와 열-확산 마운트를 결합하기 위한 은-인듐 전이 액체상 방법 및 은-인듐 전이 액체상 결합 조인트를 가지는 반도체 구조체
관련 출원에 대한 상호 참조
없음
1. 발명의 분야:
본 발명은 결합 방법 및 결합 구조 시스템, 보다 구체적으로 반도체 디바이스와 열-확산 마운트를 결합하기 위한 은-인듐 전이 액체상 방법 및 은-인듐 전이 액체상 결합 조인트를 가지는 반도체 구조체에 관한 것이다.
2. 발명의 배경:
고출력 반도체 디바이스를 제조하는 경우에는, 내부 발생된 열을 충분히 발산하여 고출력 디바이스의 연속적인 정상 작동을 보장하기 위한 열 관리 구조체를 설계하고 구성하는 것이 종종 필요하다. 전형적으로, 고출력 반도체 디바이스의 기능 및 성능은 그러한 열 관리 구조체의 제공/이용 가능성/효과에 의해 제한되고 결정된다. 일반적인 열 관리 전략은 고출력 반도체 디바이스의 열-확산 마운트로 높은 열 전도성 재료를 채택하는 것이다. 기존의 알려진 모든 벌크 재료 중에서 다이아몬드의 열전도율 값이 가장 높다 (~2000 W/mK). 따라서, 고출력 일렉트로닉스, 옵토일렉트로닉스 및 포토닉스의 하이-엔드 제품에서 다이아몬드가 열-확산 마운트용 재료로 빈번히 선택되고 있다. 시장에서 화학 기상 증착 (CVD)으로 성장된 다결정질 다이아몬드의 단가가 이미 충분히 낮아졌기 때문에, 다이아몬드 기반 열-확산 마운트는 산업 소비자 제품에서 경제적으로 수용 가능하다고 간주될 수 있다.
그러나, 다이아몬드 기반 열-확산 마운트를 적용하는 데 있어 진정한 과제는 고출력 반도체 디바이스와 다이아몬드 사이에 신뢰성있는 결합 조인트를 어떻게 상호 연결 또는 형성하냐는 것이다. 열-확산 적용을 위한 우수한 결합 조인트의 일반적인 설계 요건은 다음과 같다.
우선, 결합 조인트 재료는 합리적인 높은 열 전도율을 가져야 하고, 결합 조인트의 두께가 충분히 얇아서, 고출력 반도체 디바이스와 다이아몬드 사이의 전체 열 저항을 바람직하게 최소화할 수 있도록 보장하여야 한다.
둘째, 결합 조인트는 후속 제조 공정 동안 또는 정상적인 디바이스의 작동 동안 고온에서 디바이스 대 마운트 조립체의 집적 구조체의 안정성을 지원하기 위해 기계적으로 견고하고 강하며 열화학적으로 안정해야 한다. 장기 신뢰성을 위해, 결합 조인트는 사용 온도에 장기간 노출된 후 또는 합리적인 피로 저항으로 많은 열 사이클 후에 그의 열적, 기계적 및 전기적 특성을 유지해야 한다. 아래와 같은 이유 때문에, 반도체 고출력 디바이스를 다이아몬드 기반 열-확산 마운트와 상호 연결하기에 적합한 조인트 재료로 결합 방법을 개발하는 것이 특히 어렵다.
특히, 다이아몬드는 가장 단단한 물질 중 하나로 잘 알려져 있으며, 결합 공정 동안 절대 강성체로 간주될 수 있다. 따라서, 결합 공정 동안 너무 큰 결합력이 인가되면 기능성 반도체 디바이스는 쉽게 균열이 생기거나 집중 응력에 의해 영향을 받을 수 있다.
또한, 다이아몬드의 열팽창 계수 (CTE)는 1 ppm/℃에 불과하며, 이것은 일반적으로 사용되는 대부분의 반도체 재료, 예를 들면 실리콘 (Si): 2.7 ppm/℃, 갈륨비소 (GaAs): 5.9 ppm/℃, 질화갈륨 (GaN): 5.6 ppm/℃, 인화인듐 (InP): 4.6 ppm/℃, 탄화규소 (SiC): 4.7 ppm/℃보다 작다. 따라서, 반도체 디바이스와 다이아몬드 열-확산 마운트 사이의 CTE 미스매치에 의해 열적으로 유도된 응력/변형이 결합 온도에서 실온까지로 냉각하는 과정 중에 축적될 수 있다. 이 CTE 미스매치 유도성 응력/변형은 일반적으로 집적된 불균일 구조체에서 문제가 되며, 기능성 반도체 디바이스에서 미세 균열, 계면 박리, 잔류 응력/변형으로 유발되는 오작동 등과 같은 문제로 이어진다. 따라서, 반도체 디바이스와 다이아몬드 기반 열-확산 마운트 사이의 불균일 집적에서는 낮은 결합 압력 및 낮은 결합 온도를 요하는 결합 공정이 대단히 바람직하다.
통상적으로, 순수 주석 (Sn), 주석이 풍부한 솔더 (tin-rich solder), 주석-납 (Sn-Pb), 순수 인듐 (In), 인듐이 풍부한 솔더 및 인듐 주석 (In-Sn) 등과 같은 연질 솔더가 반도체 결합에 사용되어 왔다. 그러나, 연질 솔더의 항복 강도는 보통 너무 낮아서, 발생된 응력을 완화시키기 위해 결합층이 소성적으로 변형되려는 경향이 있다. 하지만, 소성 변형성으로 인해 연질 솔더는 열 피로 및 크리프 파괴 문제에 노출되고 이 때문에 장기 신뢰성 문제를 일으키게 된다. 따라서 산업계에서는 장기 신뢰성이 더 중요한 하이-엔드 제품에 경질 솔더의 사용을 선호한다. 가장 보편적으로 사용되는 경질 솔더는 금이 풍부한 공융 계열에서 유도되었다. 금-주석 (Au-Sn), 금-게르마늄 (Au-Ge) 및 금-실리콘 (Au-Si) 등과 같은 금이 풍부한 공융 결합 기술이 개발되어 반도체 디바이스 대 다이아몬드 기반 열-확산 마운트 간 불균일 집적에 적용되었다. 산업 응용 분야에서 수십 년에 걸쳐 개발되고 최적화된 후, 금이 풍부한 공융 결합 기술이 반도체 디바이스를 다이아몬드 마운트에 결합시키는데 장기적으로 신뢰할 수 있는 엔지니어링 솔루션인 것으로 입증되었다.
상기 언급된 것 중에서 가장 많이 이용되고 있는 방법으로 간주되는 금-주석 공융 결합 (Au 80 at.% 및 Sn 20 at.%)은 공융점이 280 ℃로서, 신뢰할 수 있는 결합 공정은 가열 단계에서 매우 빠른 온도 상승 속도로 320 ℃에서만 달성할 수 있다고 보고되었다. 그러나, 320 ℃의 결합 온도는 비교적 높은 온도 수준으로 받아들여지며, 기능성 반도체 디바이스의 원래 조성 및 나노 구조를 분해시킬 수 있는 심각한 CTE 미스매치 관련 문제 및 바람직하지 않은 열-확산 이력을 초래할 수 있다. 또한, 순금의 응력 완충층으로 변형된 Au-Sn 공융 결합 조인트 구조체는 CTE 미스매치 유도성 응력/변형 문제를 완화시키는데 도움이 되지만 열방산 구조체에 더 많은 전체 열 저항을 추가하게 된다고 보고되었다. 금의 너무 높은 원료 비용 (>1250 USD/oz.)이 금이 풍부한 공융 계열에서 유도되지 않으면서 유사하거나 심지어 더 나은 성능을 제공하는 대체 결합 솔루션을 개발하려는 또 다른 중요한 원동력이다.
은-인듐 (Ag-In) 시스템으로의 전이 액체상 (TLP) 결합이 반도체 산업에 대안적인 결합 솔루션을 제공하기 위한 유망한 후보 중 하나이다. 특히, 국제 시장에서 은 (~15 USD/oz.) 및 인듐 (~5 USD/oz.) 원료의 단가는 모두 금보다 훨씬 저렴하다. TLP 결합의 핵심 아이디어는 비교적 낮은 결합 온도에서 높은 작동 온도를 유지할 수 있는 결합 조인트를 형성하는 것이다. 보다 우수한 계면 강도를 제공하고 장기적으로 인듐 이동 문제를 방지하기 위해 Ag-In 조인트의 샌드위치 층상 결합 구조가 매우 바람직하다. 그러나, Ag-In 시스템에서는 확산 거동이 빠르고 제어가 어렵기 때문에, 결합 조인트 두께를 축소하려는 목표를 달성하는 것은 매우 어렵다.
보다 구체적으로, 샌드위치 결합 구조체에서는 비교적 낮은 결합 온도에서 완전히 결합되고 신뢰할 수 있는 Ag가 풍부한 조인트를 달성하기 위해 인듐층 두께가 5 ㎛보다 커야 한다고 이미 기록되어 있다. 결과적으로, 이전 작업의 전체 결합 조인트 두께는 30 ㎛보다 두꺼운데, 이러한 두께는 고출력 반도체 열방산 응용 분야에서는 너무 두꺼운 것으로 간주된다.
발명의 요약
따라서, 본 발명의 목적은 고출력 반도체 열방산 응용으로 계획되는 모든 요건을 만족시키기 위해 Ag-In 결합 조인트 두께를 축소하는 방법을 개발하는 것이다.
전술한 목적을 달성하기 위해, 본 발명의 제1 양태에 따라, 반도체 디바이스와 열-확산 마운트를 결합하기 위한 Ag-In 전이 액체상 (TLP) 방법이 제공된다. Ag-In TLP 방법은 반도체 디바이스의 하부에 제1 Ag TLP 결합층을 형성하는 것을 포함하는, 반도체 디바이스의 하부면에 제1 결합 구조체를 형성하는 단계; 열-확산 마운트의 상부에 제2 Ag TLP 결합층, 상기 Ag TLP 결합층의 상부에 중간 전이 AgIn2 IMC (금속 간 화합물) 층, 상기 중간 전이 AgIn2 IMC 층의 상부에 In TLP 결합층 및 상기 In TLP 결합층의 상부에 산화방지 AgIn2 IMC 캡핑층을 갖는 다층 구조체를 형성하는 것을 포함하는, 열-확산 마운트의 상부면에 제2 결합 구조체를 형성하는 단계; 및 상기 제1 결합 구조체 및 제2 결합 구조체에 대해 Ag-In 결합 공정을 수행하여 상기 제1 결합 구조체 및 제2 결합 구조체를, 반도체 디바이스와 접촉한 제1 Ag-In 고용체 층, 열-확산 마운트와 접촉한 제2 Ag-In 고용체 층 및 상기 제1 Ag-In 고용체 층과 상기 제2 Ag-In 고용체 층에 의해 샌드위치된 Ag2In IMC 층을 가지는 샌드위치 결합 구조체를 포함하는 결합 조인트로 변환시킴으로써, 이 결합 조인트에 의해 반도체 디바이스와 열-확산 마운트가 연결되고, Ag2In IMC 층의 두께는 제1 Ag-In 고용체 층의 두께보다 크고 제2 Ag-In 고용체 층의 두께보다 크도록 하는 단계를 포함한다.
또한, 본 발명의 제2 양태에 따라, 반도체 구조체는 반도체 디바이스; 열-확산 마운트; 상기 반도체 디바이스와 상기 열-확산 마운트를 연결하는 결합 조인트를 포함하고, 여기서 결합 조인트는 샌드위치 결합 구조체를 포함하며, 이러한 샌드위치 결합 구조체는 상기 반도체 디바이스와 접촉하는 제1 Ag-In 고용체 층; 열-확산 마운트와 접촉하는 제2 Ag-In 고용체 층; 및 상기 제1 Ag-In 고용체 층과 상기 제2 Ag-In 고용체 층에 의해 샌드위치된 Ag2In IMC (금속 간 화합물) 층을 포함하고, 여기서 Ag2In IMC 층의 두께는 제1 Ag-In 고용체의 두께보다 크고 제2 Ag-In 고용체 층의 두께보다 크다.
본 발명의 추가 적용 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나, 당업자에게는 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정이 상기 상세한 설명으로부터 자명할 것이기 때문에, 본 발명의 바람직한 실시양태를 제시하면서 상세히 기술되는 설명 및 특정 예는 단지 예시적으로만 주어진 것으로 이해하여야 한다.
본 발명이 단지 예시를 위해 주어지고, 따라서 본 발명을 제한하지 않는 이하의 상세한 설명 및 첨부 도면으로부터 더 완전하게 이해될 것이다:
도 1은 본 발명의 일 실시양태에 따른 반도체 디바이스/웨이퍼상의 금속화 층의 단면도를 도시한다.
도 2는 본 발명의 일 실시양태에 따른 열-확산 마운트상의 금속화 층의 단면도를 도시한다.
도 3은 본 발명의 일 실시양태에 따른 PVD (물리적 기상 증착) 증착 후 열-확산 마운트상의 금속화 층의 실제 물리적 미세 구조체의 단면도를 도시한다.
도 4는 본 발명의 일 실시양태에 따른 Ag-In TLP 결합 전 구성의 단면도를 도시한다.
도 5는 본 발명의 일 실시양태에 따른 Ag-In TLP 결합 공정 동안 적용된 결합 온도 및 압력 프로파일을 도시한다.
도 6은 Ag-In 이원 상태도를 도시한다.
도 7은 본 발명의 일 실시양태에 따른 반도체 디바이스와 열-확산 마운트 사이의 Ag-In TLP 결합 조인트의 단면도를 도시한다.
도시된 실시양태의 상세한 설명
본 발명이 이제 첨부 도면을 참조하여 상세하게 설명될 것이며, 여기서 동일한 참조 번호는 여러 도면에서 동일하거나 유사한 요소를 특정하는데 사용될 것이다. 도면을 참조 번호의 배향 방향으로 봐야 하는 것에 유의해야 한다.
본 출원에서, 은-인듐 (Ag-In) 전이 액체상 (TLP) 결합 방법의 실시양태가 결합 공정 전의 특정 설계된 결합 구조체 및 최종 Ag가 풍부한 결합 조인트의 다양한 우수한 특성과 함께 예시된다. Ag-In 시스템에서의 자연 확산 거동은 기초 열역학 및 동역학적 고찰을 통해 더 잘 이해되고, 결합 전 및 TLP 결합 공정 동안 일련의 적절히 설계된 공정으로 정확하게 제어된다. 따라서, 초박형 (≤3 ㎛)의 금속학적인 Ag가 풍부한 결합 조인트를 제조하기 위한 새로운 Ag-In TLP 결합 방법이 본 발명에서 충분히 개발되었다. 예시된 Ag-In TLP 결합 방법은 기본적으로 무플럭스, 저온 및 저압 결합 방법이다. 따라서, 반도체 디바이스와 다이아몬드 기반 열-확산 마운트 사이의 불균일 집적에 매우 유리하다.
하기 예시된 실시양태에서, 기능성 갈륨비소 (GaAs) 반도체 디바이스 및 다이아몬드 열-확산 마운트가 함께 결합될 예시적인 두 부분으로서 사용된다. 그러나, 예시된 Ag-In TLP 결합 방법은 다른 반도체 디바이스 및 다른 열-확산 마운트에도 적용될 수 있다.
언급된 바와 같이, 다이아몬드는 가장 단단한 물질 중 하나로 잘 알려져 있으며, 결합 공정 동안 절대 강성체로 간주될 수 있다. 따라서, 결합 공정 동안 너무 큰 결합력이 인가되면 기능성 반도체 디바이스는 쉽게 균열이 생기거나 집중 응력에 의해 영향을 받을 수 있다.
다른 한편, GaAs 반도체 디바이스가 선택되는데, 이것은 취성 및 취약성이 잘 알려져 있어 다양한 반도체 중에서 다이아몬드와 결합을 달성하기에 가장 어려운 경우 중 하나이다. GaAs 반도체 디바이스는 또한 고출력 반도체 디바이스를 제조하는데 일반적으로 사용된다.
도 1은 예시된 실시양태에서 반도체 웨이퍼/디바이스 또는 개별 반도체 칩 (1), 예를 들어 GaAs 웨이퍼/디바이스를 도시하며, 그 하부면에 거울과 같은 마감 표면을 갖는 반도체 프론트-엔드 제조로 용이하게 제조된다. 일 실시양태에서, 반도체 웨이퍼/디바이스 (1)의 하부면에서의 금속화 층은 접착층/확산 배리어 (2), 접착/CTE (열팽창 계수) 미스매치 유도성 응력 보상층 (3) 및 고 용융 온도 (Tm) TLP 결합층 (4)을 포함한다.
접착층/확산 배리어 (2)는 반도체와 다음 결합층 사이의 금속 상호 접속부로서 작용하고, 후속 공정 동안 반도체와 결합층 사이에 상호 확산이 발생하는 것을 방지한다. 일 실시양태에서, 접착층/확산 배리어 (2)는 공유 결합을 형성할 수 있지만 상호 연결될 특정 반도체 및 다음 결합층과 매우 제한된 상호 확산 속도를 가질 수 있는 물질로부터 선택될 수 있다. 또한 결합될 특정 반도체와 유사한 CTE 값을 갖는 금속화 물질을 선택하는 것도 바람직하다. 도시된 실시양태에서, 크롬 (Cr) 또는 티타늄 (Ti)이 GaAs 반도체 웨이퍼/디바이스를 위한 접착층/확산 배리어 (2)의 제조에 바람직하게 사용될 수 있다.
또한, 도시된 실시양태에서, 접착층/확산 배리어 (2)와 고 용융 온도 (Tm) TLP 결합층 (4) 사이에 우수한 장기 계면 강도를 보장하기 위해 접착/CTE 미스매치 유도성 응력 보상층 (3)이 결합층 구조체에 포함된다. 원칙적으로, 접착/CTE 미스매치 유도성 응력 보상층 (3)에 사용된 재료의 CTE 값은 중간이며, 접착층/확산 배리어 (2)의 CTE 값과 고 용융 온도 (Tm) TLP 결합층 (4)의 CTE 값 사이여야 한다. 일 실시양태에서, 금 (Au), 백금 (Pt) 및 니켈 (Ni)이 이러한 중간 CTE 유도성 응력 보상층 (3)으로서 작용할 수 있는 적합한 후보이다. 층 2와 층 3의 우수한 조합은 Cr-Au, Cr-Pt, Ti-Au, Ti-Pt, Ti-Ni 등으로부터 선택될 수 있다. 결합 금속화 층의 일 실시양태에서, 접착층/확산 배리어 (2)는 30 nm의 두께를 가지며, 접착/CTE 미스매치 유도성 응력 보상층 (3)은 50 nm의 두께를 갖는다. 그러나, 결합 금속화 층의 두께는 유사한 목적을 달성하기만 하면 이들 값과 상이할 수 있음에 유의해야 한다.
도시된 실시양태에서, Ag-In TLP 결합층 (4)에서 고 Tm 재료로서 은 (Ag)을 사용하는 것이 바람직하다. 결합 금속화 층의 바람직한 실시양태에서, 고 Tm TLP 결합층 (4)의 은은 1000 nm의 두께를 가진다. 초기 결합 표면의 평활성이 결합 조인트의 최종 품질에 결정적인 것으로 알려져 있다. 이에 따라, 물리적 기상 증착 (PVD) 방법, 예를 들어 e-빔 증발, 플라즈마 스퍼터링, 마그네트론 스퍼터링 등이 바람직하게는 우수한 표면 평활성을 보장하기 위해 결합 구조체를 제조하는데 사용된다. 일 실시양태에서, 도 1에 도시된 바와 같이, GaAs 측의 결합 구조체는 한번의 무중단 진공 사이클 하에서 PVD 방법에 의해 제조된다. 원자력 현미경 (AFM) 측정에 의해 확인된 바와 같이, 고 Tm TLP 결합층 (4)의 증착된 표면 거칠기가 50 nm 이하의 RMS (root-mean-square) 값을 갖는 것이 다음 결합 목적에 매우 바람직할 것이다.
상기 언급된 PVD 방법을 사용하는 경우, 1000 nm 두께의 은층이 비교적 두꺼운 층으로 간주될 수 있다는 것을 주목할 필요가 있다. 따라서, PVD 증착 속도 및 프로파일은 은의 열 이동 현상과 관련된 은 블리스터 문제를 피하기 위해 특별히 설계될 필요가 있다. 은 블리스터는 수직 방향으로 수백 나노미터, 측 방향으로 수 마이크로미터로 성장할 수 있으며, 이후 이러한 은 블리스터는 바람직하지 않은 결합 결과로 이어질 것이다. 각 증착층 사이의 계면 강도를 향상시키고 열 유동 이동성을 감소시키는 것이 은 블리스터 문제를 해결하기 위한 핵심 요소이다. 보다 구체적으로, 일 실시양태에서, 막 성장의 시작 단계에서 더 느린 증착 속도 (<0.05 nm/s)와 증착 공정 동안 기판 온도를 낮추는 것이 은 블리스터 문제를 완전히 억제하는데 도움이 될 것이다. 특히, 은층 PVD 증착 공정을 여러 개별 단계로 나누어 PVD 증착 공정의 기판이 개별 PVD 공정 단계 사이의 각 간격에서 적어도 10 분간 자연적으로 냉각될 수 있게 하는 것이 바람직하다. 이는 기판 온도를 가라앉히고 은 PVD 필름에 보유된 축적된 열 응력 및 에너지를 감소시켜 은 블리스터 문제를 완전히 없애도록 도울 것이다.
상기 PVD 공정 후, 도 1에 도시된 바와 같이, GaAs 웨이퍼/디바이스 또는 다른 유형의 반도체 웨이퍼가 TLP 결합 구조체 (11)를 갖는 개별 GaAs 반도체 칩으로 추가 다이싱될 수 있다.
도 2는 도시된 실시양태에서 열-확산 마운트 (5), 예를 들어 CVD 성장 다이아몬드의 상부면에서의 금속화 및 TLP 결합층의 설계를 도시한다. 열-확산 마운트 (5)상의 금속화 층 (12)은 접착층/확산 배리어 (2'), 접착/CTE 미스매치 유도성 응력 보상층 (3'), 고 용융 온도 TLP 결합층 (6), 저 용융 온도 TLP 결합층 (7) 및 산화방지 캡핑층 (8)을 포함한다.
금속화 전에, CVD 성장 다이아몬드 (5)의 표면이 바람직하게는 미세 연마 공정으로 준비된다. CVD 성장 다이아몬드 (5) 또는 다른 유형의 열-확산 마운트의 초기 표면 평활성 및 청결은 금속화 층의 최종 품질 및 그에 따른 결합 결과에 중요하다. 보다 구체적으로, 표면 거칠기가 50 nm RMS 값 이하인 거울과 같은 마감의 CVD 성장 다이아몬드 (5)는 이 요건을 충족시키며, 다양한 CVD 성장 다이아몬드 제조업체에서 시판되고 있다. 제조업체로부터 받은 CVD 성장 다이아몬드에서 그리스, 먼지 입자 등과 같은 미세한 오염을 닦아내고 제거하기 위해 일반적인 유기 용매를 적용할 수 있다. CVD 성장 다이아몬드 표면상에 잔류하는 모든 가능한 유기 분자 단층을 제거함으로써 부착층과의 우수한 계면 강도를 보장하기 위해, PVD 증착 챔버에 로딩하기 전에 아르곤 (Ar) 플라즈마 스퍼터링 세정이 최종 세정 단계로 적용될 수 있다. CVD 성장 다이아몬드 (5) 또는 일반적인 다른 유형의 열-확산 마운트상의 접착층/확산 배리어 (2') 및 결합/CTE 미스매치 유도성 응력 보상층 (3')의 구조물에 유사한 금속화 층 설계 및 증착 방법이 또한 사용될 수 있다.
Ag-In TLP 결합층 설계의 바람직한 실시양태에서, 고 Tm TLP 결합층 (6)은 은 (Ag)으로 제조되고, 저 Tm TLP 결합층 (7)은 인듐 (In)으로 제조된다. 일 실시양태에서, 고 Tm TLP 결합층 (6)은 1000 nm의 두께를 갖고, 저 Tm TLP 결합층 (7)의 두께는 바람직하게는 750 nm 내지 1400 nm의 범위로서, 이는 최종 조인트의 바람직한 상 및 조성에 상응한다.
인듐은 주변 환경에 노출 후 매우 쉽게 산화될 수 있다. 따라서, 상부 표면상에 산화인듐의 연속층을 형성할 것으로 예상된다. 산화인듐은 열적·화학적으로 매우 안정한 화합물이며, 산화인듐의 존재는 최종 결합 조인트의 전체 품질에 불리하다. 따라서, 저 Tm TLP 결합층 (7)의 상부상에 산화방지 캡핑층 (8)이 일 실시양태에 따른 Ag-In TLP 결합층 설계에 포함된다. 임의의 귀금속이 인듐의 산화를 방지하기 위해 이 캡핑층으로서 제공될 수 있지만, 도시된 실시양태에서는, 은이 Ag-In TLP 결합층 설계에 가장 유리한 선택이기 때문에 결합 조인트 계면에서 바람직하지 않은 모든 가능한 3 성분 상 또는 다른 형태의 침전 형성물은 제거한다.
캡핑층이 너무 얇으면, 산화 문제를 완전히 방지할 수 없다. 캡핑층이 너무 두꺼우면, TLP 결합 공정에 불리하고 불완전한 결합 결과로 이어질 가능성이 있다. 도시된 실시양태에서, 산화방지 캡핑층 (8)으로 기능하기 위해 20 nm 정도 두께의 은층이 바람직하게 사용될 수 있다. 산화가 일어나는 것을 방지함으로써 산화물을 제거하기 위한 플럭스가 필요하지 않기 때문에 플럭스 잔류물과 관련된 모든 신뢰성 문제를 피할 수 있다. 따라서, 본 Ag-In TLP 결합 방법은 실질적으로 무플럭스 결합 방법이다.
CVD 성장 다이아몬드 또는 열-확산 마운트 (5)상의 금속화 및 TLP 결합층 구조체는 상기 언급된 PVD 방법으로 한번의 무중단 진공 사이클 하에서 제조될 수 있다. 그러나, 다른 실시양태에서, 한번의 진공 사이클 하에서 층 (2'), 층 (3') 및 층 (6)을 먼저 제조한 다음, 층 (7) 및 층 (8)을 제조하기 전에 증착층을 가지는 열-확산 마운트 (5)에 어닐링 절차를 수행하는 것이 또한 바람직하다. 이 어닐링 절차는 금속화 층 및 CVD 성장 다이아몬드 또는 열-확산 마운트 (5) 사이의 계면 강도를 강화할 수 있다. 이 어닐링 절차 동안, 고 Tm TLP 결합층 (6)의 입자 크기 확대 및 미세 구조 진화가 후속 TLP 결합 공정에 유리한 결과를 제공할 것이다. 유사한 어닐링 절차가 또한 TLP 결합 구조 (11)를 갖는 GaAs 칩에 적용될 수 있다. 일 실시양태에서, 250 ℃ 내지 400 ℃의 온도 범위에서 수 시간의 어닐링 절차가 상기 언급된 목적을 달성하기 위해 사용될 수 있다.
저 Tm TLP 결합층 (7), 즉 도시된 실시양태에서 인듐층의 PVD 공정은 Ag-In TLP 결합 공정의 최종 성공에 매우 중요하며, 이는 아래에 설명된다.
특히, 두 금속 간 상호 확산 및 고체 상태의 반응은 일반적으로 고온에서 발생하는데, 여기서 상호 확산 속도는 충분히 크고 고체 상태의 반응의 에너지 장벽을 극복하기에 충분한 열 에너지가 제공된다. 전형적으로, 상호 확산 및 고체 상태의 반응의 결과로서 금속 간 화합물 (IMC)이 형성될 것이다. Ag-In 시스템은 상호 확산 및 고체 상태의 반응 측면에서 매우 특별한 열역학 및 동역학적 특성을 나타낸다. 은과 인듐 사이의 고체 상태의 반응은 비교적 낮은 온도에서 또는 심지어 실온에서 진행될 수 있는 것으로 알려져 있다. PVD 공정 동안, 금속 증기 원자 또는 분자는 보통, 예를 들어 열 증발 방법에서 열 에너지를 함유하거나 스퍼터링 방법에서 운동 에너지를 함유하여 에너지화된다. 대부분의 금속 시스템의 경우에는, 증착 속도가 느리면 접착력이 더 강해지고 표면이 더 평활해지고 더 조밀한 미세 조직의 PVD 제조 금속 필름으로 이어져 전체적인 필름 품질이 향상될 것이다. 그러나, 이러한 일반 규칙은 Ag-In 시스템에는 적용되지 않는다. PVD 공정 동안, 이미 제조된 고 Tm TLP 결합층 (6)과 증착될 저 Tm TLP 결합층 (7) 사이에서 인시튜 상호 확산 및 이어지는 고체 상태의 반응이 일어날 것이다. 또한, 고 Tm TLP 결합층 (6)이 저 Tm TLP 결합층 (7)의 PVD 공정의 초기 단계에서 유입되는 인듐 증기 원자 또는 분자와 직접 반응할 수 있다. 도 3에 도시된 바와 같이, 초기 고 Tm TLP 결합층 (6) 및 초기 저 Tm TLP 결합층 (7)의 일부는 원래의 금속 PVD 필름 계면 (즉, 고 Tm TLP 결합층 (6)과 저 Tm TLP 결합층 (7)의 계면)에서 추가의 IMC 층으로 변환될 것이다. 이 추가 층의 상은 X-선 회절 (XRD) 방법에 의해 AgIn2 IMC (
Figure pct00001
상)인 것으로 확인되었으며, 이것이 중간 전이 AgIn2 IMC 층 (9)이다. 따라서, 유리한 TLP 결합 결과를 얻기 위해 이 중간 전이 AgIn2 IMC 층 (9)의 성장 동역학을 제어하는 것이 필수적이다.
AgIn2 IMC 형성의 초기 단계에서, 은 원자는 격자간 확산 메커니즘을 통해 비교적 빠른 속도로 인듐 필름으로 확산되는 반면, 인듐 원자는 치환 부위 확산 메커니즘을 통해 비교적 느리게 은 필름으로 확산된다. 따라서, 원래 계면에서 인듐층 쪽으로 성장하는 최초의 핵 생성 및 AgIn2의 형성이 동역학적으로 유리하다. 저 Tm TLP 결합층 (7)의 PVD 공정 동안, 비교적 느린 증착 속도 (<0.1 nm/s)가 사용되면, 결합층의 상부 표면상에 힐록 (hillock) 형태의 미세 구조가 형성되는 것을 관찰할 수 있다. 힐록 미세 구조를 갖는 표면의 표면 거칠기의 RMS 값은 수 마이크로미터 정도로 높을 수 있다. 이 힐록 미세 구조는 Ag-In TLP 결합 공정의 최종 성공에 매우 불리하며, 부분적으로 결합되거나 결합되지 않은 실험 결과를 초래한다. 힐록 미세 구조의 형성에 기여하는 주된 요인은 PVD 공정 동안 에너지화된 인듐 증기 원자 또는 분자에 장기간 노출 및 그에 따른 급속한 Ag-In 상호 확산, 관련 고체 상태의 반응과, 입자 이동 및 응집일 수 있다. XRD 실험 측정에 의해 확인된 바와 같이, 비교적 느린 증착 속도 (<0.1 nm/s)로 증착된 경우, PVD 공정 동안 과량의 인시튜 상호 확산 및 고체 상태의 반응으로 인해 대부분의 인듐은 이미 AgIn2 IMC로 전환되었을 것이다.
따라서, PVD 공정의 바람직한 실시양태에서는, 저 Tm TLP 결합층 (7)을 제조하기 위해 비교적 높은 증착 속도가 사용된다. 증착 속도는 일 실시양태에서 20 초의 사인파 함수 주기로 4 nm/s 내지 5 nm/s 범위의 사인파 함수의 곡선과 유사하게 설계된다. 증착 속도는 수정 진동자 저울 (quartz crystal microbalance: QCM) 및 네거티브 피드백 시스템을 갖춘 적절히 제어된 비례-적분-미분 (proportional-integral-derivative: PID) 컨트롤러로 모니터링할 수 있다. 더 높은 증착 속도로 이 사인파 곡선을 사용함으로써, 힐록 미세 구조의 형성을 동역학적으로 크게 억제할 수 있고, 결합층의 표면 평활성이 50 nm 미만의 RMS 값을 가지도록 상당히 개선될 수 있다. 따라서, 더 높은 인듐 증착 속도 (일 실시양태에서 4 nm/s 내지 5 nm/s 범위)를 사용하게 되면 제조될 PVD 결합층에 유리한 결과를 제공할 수 있을 것이다.
산화방지 캡핑층 (8)의 PVD 제조 후, 얇은 은 캡핑층이 그 아래의 인듐층과 완전히 반응하여, 상기 언급된 Ag-In 시스템에서의 상호 확산 및 고체 상태의 반응에 따라 산화방지 AgIn2 IMC 캡핑층 (10)으로 전환될 것으로 예상된다. 산화방지 AgIn2 IMC 캡핑층 (10)은 도시된 실시양태에서 원래의 산화방지 캡핑층 (8) 두께의 약 3 배여야 한다. 산화방지 AgIn2 IMC 캡핑층 (10)은 주변 환경에서 산화되지 않을 것이며, XRD 측정으로부터 실험적으로 확인된 바와 같이 인듐층이 산화되는 것을 방지할 수 있다. 따라서, PVD 증착 후 열-확산 마운트 (5)상의 금속화 및 TLP 결합층 (12')의 실제 물리적 미세 구조체는 완전히 도 3에 도시된 바와 같이 나타내어진다.
일 실시양태에서, 결합 공정 전에, 장기적으로 최적의 TLP 결합층 특성을 유지하기 위해 TLP 결합층 (12')으로 이루어진 결합 구조체를 갖는 열-확산 마운트 (5)를 비교적 낮은 온도 (< -20 ℃)에서 저장하는 것이 매우 바람직하다.
TLP 결합층 (11)을 갖는 반도체 칩 (1), 예를 들어 GaAs 칩과 TLP 결합층 (12')을 갖는 열-확산 마운트 (5), 예를 들어 CVD 성장 다이아몬드 사이에 신뢰할 수 있는 금속 연결로 상호 연결을 이루기 위해, 상세한 TLP 결합 공정이 다음과 같이 설명될 것이다.
특히, 도 4에 도시된 바와 같이, Ag-In TLP 결합 전 구성의 바람직한 실시양태에서, TLP 결합층 (12')을 갖는 CVD 성장 다이아몬드 (5)를 먼저 적정한 표면 평탄도로 결합 단계에 배치한다. 다음으로, TLP 결합층 (11)을 갖는 GaAs 칩 (1)을 TLP 결합층 (11)이 아래를 향하게 하여 CVD 성장 다이아몬드 (5) 위 중앙에 배치한다. 따라서, GaAs 칩 (1)과 CVD 성장 다이아몬드 열-확산 마운트 (5) 사이에 대칭적인 샌드위치 Ag-In TLP 결합층 구성이 확립된다.
결합 계면에서 원자 수준의 친밀한 접촉을 보장하기 위해, 결합 공정 전 또는 결합 공정 동안 결합 툴로 GaAs 칩 (1)과 CVD 성장 다이아몬드 (5) 사이에 정적 결합 압력을 인가한다. 유리한 결합 결과를 달성하기 위해, 인가된 결합 압력의 크기가 최적화되어야 한다. 인가된 결합 압력이 너무 높으면 GaAs 칩 (1) 내에 균열 발생을 야기할 것이다. 인가된 결합 압력이 너무 낮으면 원래 결합 계면에 약간의 갭이나 공극이 생겨 부분적인 결합 결과로 이어지게 될 것이다. 도시된 실시양태에서, 100 psi (0.69 MPa) 내지 300 psi (2.07 MPa)의 범위 내 결합 압력이 바람직한 결합 결과로 이어졌는데 GaAs-대-다이아몬드 Ag-In TLP 결합 공정을 위해서는 200 psi (1.38 MPa) 부근의 결합 압력이 가장 유리하였다. 이러한 크기 수준의 결합 압력으로 볼 때, 이 Ag-In TLP 결합 공정은 저압 결합 공정으로 간주되어야 한다.
또한, GaAs 칩 (1)상에 인가된 결합 압력의 균일한 분포를 보장하는 것이 중요하다. 균일하지 않은 결합 압력 분포는 반-결합, 가장자리에서만 결합 또는 모서리에서만 결합하는 결과와 같이 바람직하지 않은 결합 결과의 원인이 된다. 워블링 메커니즘 (wobbling mechanism)의 특수 설계된 결합 툴은 이러한 결합 압력 분포 불균일 문제를 극복하기 위해 약간의 엔지니어링 공차를 제공할 수 있는데, 주로 결합 스테이지 또는 결합 툴의 표면에서 비이상적인 평탄도 조건에 의해 야기된다.
결합 구조체의 열 전도 경로 및 온도 구배에 대한 이해는 전체 TLP 결합 절차와 밀접한 관련이 있다. 결합 구성의 열 구조에 대한 자세한 검토는 아래에서 상세히 설명된다.
특히, TLP 결합 공정 동안, 각각 GaAs 칩 측 및 CVD 성장 다이아몬드 측으로부터 저 Tm TLP 결합층 (7)의 중심으로 대칭적인 온도 프로파일 및 구배를 갖는 것이 바람직하다. 국부 온도는 상호 확산, 용융 및 상 변태와 같은 물리적 거동과 밀접한 관련이 있으며, 양 측으로부터 동조화된 (synchronized) 가열 프로파일을 갖는 것이 유리하다. 따라서, 대칭 샌드위치 Ag-In TLP 결합층 구조체에서는, 도 4에 화살표로 표시한 바와 같이, 대칭 온도 프로파일 및 구배를 달성하기 위해 결합 구조체의 양 측에서부터 열을 가하는 것이 매우 바람직하다. 한쪽에만 열을 가하면 다른 쪽이 열방산판 역할을 하여 불가피하게 대단히 비대칭적인 온도 프로파일 및 구배를 생성하게 되어 바람직하지 않은 결합 결과를 초래할 수 있다.
의도적으로 계산된 가열 곡선으로 비대칭 샌드위치 Ag-In TLP 결합층 구조체에 대해 거의 대칭적인 온도 프로파일을 달성하는 것이 또한 가능하다. 그러나, 결합 구조체의 양 측으로부터 동일한 가열 곡선을 적용함으로써 대칭 샌드위치 Ag-In TLP 결합층 구조체로 이러한 거의 대칭적인 온도 프로파일을 달성하는 것이 훨씬 더 간단하다.
도 5는 바람직한 결과를 가지는 Ag-In TLP 결합 공정 동안 적용된 결합 온도 및 압력 프로파일의 바람직한 실시양태를 도시한다. 도 5에 도시된 바와 같이, 전체 Ag-In TLP 결합 공정은 4개의 개별 단계로 분리될 수 있으며, 각 단계에서의 실제 물리적 TLP 결합 메커니즘에 대해서는 다음에서 상세하게 설명될 것이다.
우선, 단계 I는 가열 램프 단계로서, 가열 램프 속도가 온도 프로파일에서 가장 중요한 파라미터 중 하나이다. 도시된 실시양태에서 Ag-In TLP 결합은 매우 빠른 램프 속도 (~100 K/s)를 필요로 하지 않는데 반해, 종래 Au-Sn 공융 결합은 보통 그와 같은 매우 빠른 램프 속도를 요구한다. 도시된 실시양태에서 중간 정도의 가열 램프 속도 (1 K/s 내지 20 K/s 범위)로 유리한 결합 결과가 달성될 수 있음이 입증되었다.
보다 구체적으로, 단계 I의 시작 부분에서, 저 Tm TLP 결합층 (7) 중의 인듐이 먼저 GaAs 칩 측상의 고 Tm TLP 결합층 (4) 및 CVD 성장 다이아몬드 측상의 고 Tm TLP 결합층 (6)과 고체 상태의 상호 확산 및 반응을 하게 될 것이다. 고체 상태의 상호 확산 및 반응의 초기 단계는 중간 전이 IMC 층 (9) 및 산화방지 IMC 캡핑층 (10)을 통해 수행되고, 이는 중간 전이 IMC 층 (9) 및 산화방지 IMC 캡핑층 (10)의 추가 성장으로 이어진다. 따라서, 원래의 것과 추가 성장된 중간 전이 IMC 층 (9) 및 산화방지 IMC 캡핑층 (10)은 자기-제한 상호 확산 배리어로서 작용하여 저 Tm TLP 결합층 (7)이 너무 빨리 소비되거나 너무 빠르게 확산되지 않도록 함으로써 후속 TLP 결합 단계에서 충분한 액체상이 발생하기에 적절한 인듐을 유지할 것이다.
도 6에 도시된 Ag-In 이원 상태도에 따르면, 순수한 인듐은 156.6 ℃에서 용융된다. 따라서, 160 ℃로 결합 온도가 상승하면 다량의 액체상이 생성될 것이다. AgIn2 IMC 표면상의 액체 인듐의 습윤성이 충분히 양호하다는 것이 실험적으로 입증되었다. 이 시점에 Ag-In TLP 결합 공정의 액체-고체 상호 확산 및 반응이 시작된다. 이 시점에서 충분한 액체상을 생성하는 것은 TLP 결합 공정의 성공에 매우 중요하다. 결합 압력의 인가로, 액체상 흐름이 결합 재료가 결합층 표면의 원래 거칠기를 지나갈 수 있는 이동성을 제공하게 되고 이로써 원래 결합 계면에서의 바람직하지 않은 공극 및 갭이 완전히 없어진다. 공극 및 갭은 열 구조에서 추가적인 열 저항을 초래할 수 있으며, 이것은 고출력 일렉트로닉스 및 고출력 포토닉스의 전체 성능에 매우 불리하다. 실험적으로 전체 Ag-In 조인트에 걸쳐 정확히 100% 결합 면적이 일관성있게 달성될 수 있음이 입증되었다.
도 6에 도시된 바와 같이, 중간 전이 IMC 층 (9) 및 산화방지 AgIn2 IMC 캡핑층 (10) 중의 AgIn2 IMC는 166 ℃에서, 포정 (peritectic) 분해 반응을 통해 액체상의 인듐 및 고체 상태의 Ag2In IMC (γ 상)로 전환될 것이다. 용융 인듐층에 의해 생성된 액체상과 달리, 포정 분해 반응을 통해 생성된 액체상은 양이 훨씬 적을 것이다. 또한, 이것은 포정 미세 구조로 고체 상태의 Ag2In IMC와 혼합될 것이다. 따라서, 포정 분해 반응 단독으로 생성된 액체상은 전체 조인트 영역에 걸쳐 연속적인 습윤층을 형성할 수 없으며, 적절한 재료 유동 이동성도 제공할 수 없다. 다시 말해, 인듐 저 Tm TLP 결합층 (7)이 용융 전에 이미 많이 소비되었다면, 이는 바람직하지 않은 결합 결과로 이어질 것이다. 그러나, 특정의 원래 두께를 가지는 중간 전이 IMC 층 (9)에 AgIn2 IMC가 존재하면 자기-제한 상호 확산 메커니즘을 제공할 수 있고, 이에 의해 과잉 상호 확산 현상이 발생하는 것을 막을 수 있다. 인듐은 바람직하게는 격자 상호 확산 경로를 통하는 것보다 훨씬 더 빠른 속도로 은의 입계를 통해 확산되는 것으로 알려져 있다. 적절한 두께를 가지는 자기-제한적 상호 확산 배리어가 없으면, 액체 인듐과 은이 직접 접촉하여 입계를 통한 과잉 상호 확산으로 인해 과도한 확산 현상이 초래될 것이다. 과다 확산 발생은 결합 조인트의 다공성 미세 구조로 이어질 것이고, 이는 일반적으로 고온에서 결합된 반도체 디바이스의 장기 신뢰성과 열 저항을 최소화하는데 바람직하지 않다. 따라서, 결합 조인트의 공칭 두께가 결정되면, 가장 유리한 Ag-In TLP 결합 결과를 얻기 위해 최적화되는 중요한 파라미터 중 하나는 중간 전이 IMC 층 (9) 중의 결합 전 AgIn2 IMC와 저 Tm TLP 결합층 (7) 중의 잔존 인듐 간의 부피비이다.
일 실시양태에서, 중간 전이 AgIn2 IMC 층 (9) 중의 결합 전 AgIn2 IMC 대 저 Tm TLP 결합층 중의 잔존 인듐의 부피비, 즉 (AgIn2:In)부피는 유리한 Ag-In TLP 결합 결과를 달성하기 위해 1:3 내지 1:1의 범위이다. 이 부피비 값은 낮은 온도 (< -20 ℃)의 환경에서 샘플을 저장하기 전에 의도적인 노화 과정으로 쉽게 제어 가능하다. 따라서, Ag-In TLP 결합층 구조체에서 충분한 인듐층을 보존하면서 AgIn2 IMC의 바람직한 두께가 형성될 수 있다. 바람직한 조인트 품질을 갖는 결합 결과를 얻기 위해서는 상기 언급된 부피비와 TLP 결합 단계 I에서의 가열 램프 속도의 최적의 조합이 매우 바람직할 것이다.
단계 II는 Ag-In TLP 결합 공정의 액체-고체 상호 확산 단계이다. 단계 II에서, 결합 온도는 180 ℃에 이르는데, 이는 Ag-In TLP 결합 공정의 피크 온도이다. Ag-In TLP 결합 공정의 피크 온도는 종래 Au-Sn 공융 결합 방법의 것 (320 ℃)보다 훨씬 낮다. 따라서, Ag-In TLP 결합은 저온 결합 방법이며, 열로 유도되는 모든 문제는 본질적으로 종래의 Au-Sn 공융 결합 방법을 사용하는 경우보다 훨씬 덜 심하다.
단계 II에서, 저 Tm TLP 결합층 (7) 중의 인듐 액체상은 전이 포정층을 통해 고 Tm TLP 결합층 (4) 및 고 Tm TLP 결합층 (6)과 각각 상방 및 하방으로 계속 상호 확산하고 반응한다. 상호 확산 및 반응 진행에 따라, 전이 중간층, 즉 저 Tm TLP 결합층 (7) 및 전이 포정층 중의 은 농도는 계속 증가할 것이다. 따라서, 전이 중간층의 용융 온도는 계속해서 증가하여, 전이 중간층의 고화가 일정한 유지 온도 범위 (일 실시양태에서 180 ℃ 내지 205 ℃)에서 발생하기 시작할 것이다. 한편, 단계 II 동안, 중간 전이 AgIn2 IMC 층 (9) 및 산화방지 AgIn2 IMC 캡핑층 (10) 중의 AgIn2 IMC는 액체상의 인듐 및 γ 상의 고체 상태의 Ag2In IMC로 완전히 전환된다. 중간 전이 AgIn2 IMC 층 (9) 및 산화방지 AgIn2 IMC 캡핑층 (10)에서 포정 분해 반응으로 생성된 인듐의 액체상이 또한 고 Tm TLP 결합층 (4) 및 고 Tm TLP 결합층 (6)과의 상호 확산 및 반응에 참여할 것이다. 결국, 전이 중간층의 모든 액체상이 일정한 유지 온도 범위에서 완전히 고화될 것이다. 따라서, 이 시점에 GaAs 칩 (1)과 CVD 성장 다이아몬드 (5) 사이에 초기 결합 조인트가 형성된다. 적당한 일정 온도 유지 시간 (일 실시양태에서 ~10 분)이 완전한 고화 공정이 완료될 때까지, 즉 일정한 유지 온도 범위에서 포정 분해 반응이 수행될 수 없을 때까지 액체-고체 상호 확산을 촉진하고 반응이 진행되기에 충분할 것이다.
단계 III은 Ag-In TLP 결합 공정의 균질화 단계이다. 단계 II 말미에, 중간층은 완전히 고화되어야 하지만 아직 완전히 균질하지 않다. Ag-In TLP 결합 공정의 단계 III 동안, 온도는 일 실시양태에서 0.02 K/s 내지 1 K/s 범위의 냉각 램프 속도로 점차 감소하지만, 여전히 결합 조인트의 비교적 높은 호몰로거스 온도 (homologous temperature: Th)로 유지된다 (Th >0.4). 따라서, 단계 III에서 적절한 열 에너지가 제공되면, 완전한 균질화가 완료될 때까지 고체 상태의 상호 확산 및 반응이 계속해서 진행될 수 있다. 단계 III에서, 재결정화 공정이 일어나는데, 여기서 TLP 결합층의 양쪽으로부터 확대된 입자가 함께 완전히 합쳐질 수 있다. 이 시점에 원래의 결합 계면이 사라지는데 이것은 안정적인 금속 조인트가 형성되었음을 보여주는 것이다.
도 7의 실시양태에 도시된 바와 같이, 특정 Ag-In TLP 결합층 설계로, 최종 조성으로 Ag2In IMC를 가지는 Ag-In TLP 결합 조인트가 단계 III 마지막에 달성될 수 있다. 완전한 균질화 후, 샌드위치 결합 구조체로서의 최종 Ag-In TLP 결합 조인트는 균질한 Ag2In IMC 층 (13), 열-확산 마운트 측에 중간 Ag-In 고용체 층 (14) 및 반도체 디바이스 측에 중간 Ag-In 고용체 층 (15)으로 구성될 것으로 예상된다. 균질한 Ag2In IMC 층 (13)이 최종 Ag-In 조인트의 대부분을 차지하도록 설계될 수 있다. 특히, Ag2In IMC 층 (13)의 두께는 Ag-In 고용체 층 (14)의 두께보다 크고 제2 Ag-In 고용체 층 (15)의 두께보다 크다. 금속화 층 (2) 또는 층 (3)에 대한 Ag2In IMC의 계면 강도는 강하지 않지만, 중간 Ag-In 고용체 층에 강력하게 부착될 수 있는 것으로 알려져 있다. 중간 Ag-In 고용체 층이 금속화 층 (2) 또는 층 (3)에 잘 부착될 수 있다는 것이 또한 알려져 있다. 따라서, Ag-In 결합 전 층 구조체는 완전한 균질화 후 각각의 계면에서 두 중간 Ag-In 고용체 층 (14, 15)을 각각 보존하도록 설계된다. 이것은 샌드위치 Ag-In TLP 결합층 구조체를 사용하는 경우에만 달성될 수 있다.
도 7에서 구체화된 바와 같이, Ag2In IMC 층 (13)은 Ag-In 고용체 층 (15)에 의해 제1 금속화 층 (2 및 3)과 완전히 분리되고, Ag-In 고용체 층 (14)에 의해 금속화 층 (2' 및 3')과 완전히 분리된다.
또한, 열-확산 마운트 (5)의 크기는 일반적으로 반도체 칩 (1)의 크기보다 크고 열-확산 마운트 측에서의 비결합 영역 (16)이 결합 공정 동안 리플로우 과정을 거치기 때문에, 비결합 영역 (16)은 Ag2In IMC 및 AgIn2 IMC의 복합 재료로 변환된다. 도 7에서 구체화된 바와 같이, 비결합 영역 (16)은 Ag2In IMC 층 (13)의 측면 측벽 및 Ag-In 고용체 층 (14)의 상부 표면과 접촉하여 있다.
단계 IV는 Ag-In TLP 결합 공정의 열응력 완화 단계이다. GaAs 칩 (1)과 CVD 성장 다이아몬드 (5) 간의 CTE 미스매치로 인해, 결합 공정의 냉각 단계 동안 열 응력이 유도될 것이다. 이 단계에서는 열응력 완화를 위해 느린 냉각 속도 (일 실시양태에서 < 0.01 K/s)가 매우 바람직하다. 약 100 ℃의 저온 결합 후 어닐링이 또한 잔류 열응력을 추가로 없애는데 도움이 될 수 있다. Ag-In TLP 결합 공정의 단계 IV 후 또는 저온 결합 후 어닐링 공정 후에 열로 유도된 잔류 응력이 없는 반도체 디바이스를 얻을 수 있다는 것이 실험적으로 입증되었다.
Ag-In TLP 결합 공정이 주변 환경에서 성공적으로 수행될 수 있다는 것이 실험적으로 입증되었다. 그러나, Ag-In TLP 결합 공정 동안 잠재적인 인듐 산화 문제를 억제하기 위해 중간 저수준의 진공 환경 (~50 mTorr) 하에서 Ag-In TLP 결합 공정을 수행하는 것이 바람직하다. Ag-In TLP 결합 공정 동안 환원 환경을 제공하기 위해 수소 가스 또는 포름산 가스와 같은 일반적인 포밍 가스 (forming gas)의 이용으로 양호한 결합 조인트 품질을 달성하는 것이 또한 유리하다.
결과적으로, 균일하고 균질하며 잔류 응력이 없는 무공질 Ag-In 초박형 (≤ 3 ㎛) 금속 조인트가 GaAs 칩에 어떤 균열도 유발하지 않고 GaAs 칩과 CVD 성장 다이아몬드 열-확산 마운트 사이에 형성될 수 있다. 결합 조인트의 두께는 고출력 일렉트로닉스 및 포토닉스에서 열방산 목적에 중요한 파라미터로 간주된다. 초박형 결합 조인트를 사용하면 열 저항을 최소화하여 종래 방법으로 만들어진 조인트 (> 30 ㎛)에 비해 높은 열 전도성을 달성할 수 있다. 따라서, CVD 성장 다이아몬드의 열-확산 성능이 완전히 실현될 수 있고, 이는 고출력 일렉트로닉스 및 포토닉스 디바이스의 최적의 성능으로 이어지게 된다.
Ag-In 결합 조인트의 많은 우수한 재료 특성에 따른 예시된 Ag-In TLP 결합 방법의 장점이 상세히 설명될 것이다.
도 7에 도시된 바와 같이, 바람직한 일 실시양태에서, Ag-In TLP 결합 조인트는 주로 Ag2In IMC (γ 상) (13)으로 구성된다. 특히, Ag2In IMC 층 (13)의 두께는 Ag-In 고용체 층 (14)의 두께보다 크고 제2 Ag-In 고용체 층 (15)의 두께보다 크다. 따라서, 최종 조인트의 기계적, 열적 및 화학적 특성은 γ 상의 Ag2In IMC의 재료 특성과 유사하다. 도 6에 도시된 Ag-In 이원 상태도에 따르면, γ 상의 Ag2In IMC는 고체 상태의 상 변태 과정을 통해 300 ℃에서 ζ 상의 Ag2In IMC로 전환될 것이다. 온도가 상승함에 따라, ζ 상의 Ag2In IMC는 계속해서 600 ℃까지 고체 상태의 형태로 완전히 유지될 것이다. Ag-In TLP 결합 조인트는 비교적 낮은 결합 온도, 예를 들면 일 실시양태에서 180 ℃에서 형성되지만, Ag2In IMC 형태의 결합 조인트의 공칭 작동 온도는 적어도 300 ℃보다 높아야 하며, 이는 고출력 및 고온 일렉트로닉스 및 포토닉스의 가장 기본적인 요건을 만족하는 것이다. 작동 고출력 디바이스의 성능에 의해 보여진 바와 같이, Ag2In IMC를 가지는 결합 조인트의 온도 전도도는 종래의 Au-Sn 공융법에 의한 결합 조인트의 온도 전도도에 비할 만큼 우수하다. 따라서, Ag2In IMC 형태의 결합 조인트는 비교적 높은 열전도도를 가지기 때문에 고출력 디바이스의 유용성에 매우 유리할 것으로 예상된다.
Ag2In IMC 결합 조인트의 고온 안정성이 또한 뛰어나다. Ag2In IMC 결합 조인트는 심각한 열 열화없이 고온 저장 시험 및 열 사이클링 시험을 지속할 수 있다. 따라서, Ag2In IMC 결합 조인트는 고온에서 고출력 디바이스의 정상적인 작동을 보장하기 위한 훌륭한 후보로 여겨진다.
Ag2In IMC 결합 조인트는 또한 뛰어난 화학적 안정성을 가진다. Ag2In IMC 결합 조인트는 어떤 산화 문제나 열화를 나타내지 않으면서 공기 중 고온에서 장시간 어닐링 절차를 지속할 수 있다. 화학적 에칭 실험에서, 층 (13-16)의 재료는 고도의 산화 화학 용액 (예를 들어, HNO3, H2O2) 하에서 장시간 에칭 공정을 지속할 수 있는데, 이는 Ag2In IMC 결합 조인트의 우수한 산화방지 특성을 보여주는 것이다. 순수한 은은 황 증기, 황화수소 (H2S), 이산화황 (SO2) 및 카보닐 설파이드와 같은 황 함유 부식성 가스에 의해 쉽게 부식될 수 있는 것으로 알려져 있다. 부식 생성물인 황화은 (Ag2S)은 은 함유 전자장치의 장기 신뢰성 및 수명에 불리하다. 이것은 은의 변색 문제로 알려져 있다. 최근에, 인듐과 합금시 원자가 밴드가 대체되기 때문에 Ag2In IMC가 완전한 변색 방지 특성을 나타내는 것으로 밝혀졌다.
전기화학적 이동 (ECM)이 고전압 환경에서 상호 연결을 위해 은 기반 물질을 사용하는 경우 고려해야 할 또 다른 심각한 신뢰성 문제이다. 높은 전기장으로 인해 순수한 은은 장기적으로 잠재적인 단락 고장을 일으키는 원인이 되는 덴드라이트나 휘스커를 형성하는 경향이 있다. 최근에 Ag2In IMC가 또한 완전한 전기화학적 이동 방지 특성을 나타내어 표준 수적 시험 (WDT)에서 제로 누설 전류를 입증한 것으로 밝혀졌다. 따라서, Ag2In IMC 결합 조인트는 변색 문제 및 전기화학적 이동 문제 등의 큰 문제를 전혀 갖지 않기 때문에 우수한 화학적 안정성과 함께 디바이스의 장기 신뢰성을 보장한다.
결합 조인트 재료의 기계적 강도가 결합된 반도체 디바이스의 기계적 안정성을 결정한다. 전형적으로, 금속 간 화합물은 그 성질상 인장 응력 하에서 깨지기 쉬워, 압축 응력 하의 기계적 인성을 그의 기계적 강도를 평가하는 데 사용할 수 있다. 표준 미세 압입 시험에서, Ag2In IMC는 압축 응력 하에서 일정 수준의 연성을 나타내며 최대 힘 하중 (1000 gf)에서 균열되지 않는 반면, 대부분의 보통 IMC (예를 들어, Cu6Sn5)는 훨씬 더 약한 힘에서 균열되곤 한다. 따라서, Ag2In IMC는 높은 기계적 인성을 나타내며, 이는 결합 조인트의 기계적 안정성에 매우 유리하다. 다른 한편으로, Ag2In IMC는 전형적인 경질 솔더의 기계적 특성과 유사하여 장기적으로 크리프나 피로 문제가 발생하지 않는다.
상기 관점에서, 초박형 금속 조인트를 제조하기 위한 예시된 Ag-In TLP 결합 방법의 기술적 세부 사항이 완전히 개시되었다. 종래의 금이 풍부한 결합 방법에 비해 원료 비용이 훨씬 낮기 때문에, 예시된 Ag-In TLP 결합 방법은 고출력 반도체 디바이스의 열방산 목적을 위한 친경제적인 다이 부착 방법을 제공할 것으로 예상된다. 이 방법을 사용하면 어떤 플럭스도 사용하지 않고 비교적 낮은 온도에서 결합이 가능하다. 따라서, 종래의 칩-대-칩 결합 접근법에 더하여, 웨이퍼 레벨 (칩-대-웨이퍼 또는 웨이퍼-대-웨이퍼) 결합 방법으로 채택되어, 대량 생산으로 수율 및 생산성을 증가시키는 것이 가능하다. 산업적 응용 분야에서, 예시된 Ag-In TLP 결합 방법은 열방산 능력이 디바이스의 전체 성능을 주로 결정하는 고출력 레이저 다이오드 (LD), 고출력 발광 다이오드 (LED), 수직 캐비티 외부 표면 광방출 레이저 (VECSEL), 고출력 금속 산화물 반도체 전계 효과 트랜지스터 (MOSFET) 등과 같은 다양한 고출력 일렉트로닉스 및 고출력 포토닉스 디바이스의 제조에 사용될 수 있다.
이상과 같이 기술된 본 발명은 다양한 방식으로 변형될 수 있음이 자명할 것이다. 이러한 변형은 본 발명의 사상 및 범위를 벗어난 것으로 간주되지 않으며, 당업자에게 명백한 이러한 모든 변형은 다음 청구범위의 범주 내에 포함되는 것으로 의도된다.

Claims (38)

  1. 반도체 디바이스와 열-확산 마운트를 결합하기 위한 Ag-In 전이 액체상 (TLP) 방법으로서,
    반도체 디바이스의 하부에 제1 Ag TLP 결합층을 형성하는 것을 포함하는, 반도체 디바이스의 하부면에 제1 결합 구조체를 형성하는 단계;
    열-확산 마운트의 상부에 제2 Ag TLP 결합층, 상기 Ag TLP 결합층의 상부에 중간 전이 AgIn2 IMC (금속 간 화합물) 층, 상기 중간 전이 AgIn2 IMC 층의 상부에 In TLP 결합층 및 상기 In TLP 결합층의 상부에 산화방지 AgIn2 IMC 캡핑층을 갖는 다층 구조체를 형성하는 것을 포함하는, 열-확산 마운트의 상부면에 제2 결합 구조체를 형성하는 단계;
    상기 제1 결합 구조체 및 제2 결합 구조체에 대해 Ag-In 결합 공정을 수행하여 상기 제1 결합 구조체 및 제2 결합 구조체를, 반도체 디바이스와 접촉한 제1 Ag-In 고용체 층, 열-확산 마운트와 접촉한 제2 Ag-In 고용체 층 및 상기 제1 Ag-In 고용체 층과 상기 제2 Ag-In 고용체 층에 의해 샌드위치된 Ag2In IMC 층을 가지는 샌드위치 결합 구조체를 포함하는 결합 조인트로 변환시킴으로써, 이 결합 조인트에 의해 반도체 디바이스와 열-확산 마운트가 연결되고, Ag2In IMC 층의 두께는 제1 Ag-In 고용체 층의 두께보다 크고 제2 Ag-In 고용체 층의 두께보다 크도록 하는 단계;
    를 포함하는 방법.
  2. 제1항에 있어서, 반도체 디바이스의 하부면에 제1 결합 구조체를 형성하는 전 단계가 단일 무중단 진공 사이클 하에서 PVD (물리적 기상 증착)에 의해 수행되는, 방법.
  3. 제1항에 있어서, 반도체 디바이스의 하부면에 제1 결합 구조체를 형성하는 단계가
    반도체 디바이스의 하부에 제1 Ag TLP 결합층을 형성하는 단계 후, 제1 결합 구조체 및 반도체 디바이스에 어닐링 절차를 수행하는 단계를 더 포함하는, 방법.
  4. 제1항에 있어서, 열-확산 마운트의 상부면에 제2 결합 구조체를 형성하는 전 단계가 단일 무중단 진공 사이클 하에서 PVD에 의해 수행되는, 방법.
  5. 제1항에 있어서,
    열-확산 마운트의 상부면에 제2 결합 구조체를 형성하고 나서 제1 결합 구조체 및 제2 결합 구조체에 대해 Ag-In 결합 공정을 수행하기 전에, 제2 결합 구조체를 갖는 열-확산 마운트를 -20 ℃ 이하의 온도에서 저장하는 단계를 더 포함하는 방법.
  6. 제1항에 있어서, 다층 구조체를 형성하는 단계가
    열-확산 마운트의 상부에 초기 Ag TLP 결합층을 형성하는 단계;
    초기 Ag TLP 결합층을 형성한 후, 초기 Ag TLP 결합층의 상부에 초기 In TLP 결합층을 형성하여 초기 Ag TLP 결합층의 일부와 초기 In TLP 결합층의 일부가 반응되도록 함으로써 제2 Ag TLP 결합층과 In TLP 결합층의 계면에 중간 전이 AgIn2 IMC 층을 형성하는 단계; 및
    초기 In TLP 결합층의 상부에 Ag 산화방지 캡핑층을 형성하여 초기 In TLP 결합층의 다른 부분과 Ag 산화방지 캡핑층이 반응되도록 함으로써 산화방지 AgIn2 IMC 캡핑층을 형성하는 단계;
    를 포함하는 방법.
  7. 제6항에 있어서, 초기 Ag TLP 결합층의 상부에 초기 In TLP 결합층을 형성하는 단계가 4 nm/s 내지 5 nm/s 범위의 속도로 PVD에 의해 수행되는, 방법.
  8. 제6항에 있어서, 산화방지 AgIn2 IMC 캡핑층을 형성하는 단계가 Ag 산화방지 캡핑층보다 약 3 배 두꺼운 두께를 가지는 산화방지 AgIn2 IMC 캡핑층을 형성하는 단계를 포함하는, 방법.
  9. 제6항에 있어서, 열-확산 마운트의 상부에 초기 Ag TLP 결합층을 형성하는 단계가 단일 무중단 진공 사이클 하에서 PVD에 의해 수행되는, 방법.
  10. 제9항에 있어서, 열-확산 마운트의 상부면에 제2 결합 구조체를 형성하는 단계가
    열-확산 마운트의 상부에 초기 Ag TLP 결합층을 형성하고 나서 초기 Ag TLP 결합층의 상부에 초기 In TLP 결합층을 형성하는 단계 전에, 열-확산 마운트 및 상기 열-확산 마운트 상부의 초기 Ag TLP 결합층에 대해 어닐링 절차를 수행하는 단계를 더 포함하는, 방법.
  11. 제10항에 있어서, 초기 Ag TLP 결합층의 상부에 초기 In TLP 결합층을 형성하는 단계 및 상기 초기 In TLP 결합층의 상부에 Ag 산화방지 캡핑층을 형성하는 단계가 어닐링 절차 후에 수행되고 상기 단일 무중단 진공 사이클과 상이한 또 다른 무중단 진공 사이클 하에서 PVD에 의해 수행되는, 방법.
  12. 제6항에 있어서, 제1 결합 구조체 및 제2 결합 구조체를 결합 조인트로 변환시키는 단계가
    제1 예정 온도 범위에서 제1 예정 온도 범위의 최저 온도에서부터 제1 가열 램프 속도로, 제2 결합 구조체의 In TLP 결합층과 제1 결합 구조체의 제1 Ag TLP 결합층 사이에 산화방지 AgIn2 IMC 캡핑층을 통한 고체 상태의 상호 확산 및 반응과, 제2 결합 구조체의 In TLP 결합층과 제2 결합 구조체의 제2 Ag TLP 결합층 사이에 중간 전이 AgIn2 IMC 층을 통한 고체 상태의 상호 확산 및 반응을 수행하여 제2 결합 구조체의 중간 전이 AgIn2 IMC 층 및 산화방지 AgIn2 IMC 캡핑층을 추가로 성장시키는 단계를 포함하는, 방법.
  13. 제12항에 있어서, 제1 가열 램프 속도가 1 K/s 내지 20 K/s의 범위인, 방법.
  14. 제12항에 있어서, 제1 결합 구조체 및 제2 결합 구조체를 결합 조인트로 변환시키는 단계가
    고체 상태의 상호 확산 및 반응을 수행한 후, 제1 예정 온도 범위보다 높은 제2 예정 온도 범위에서, 제2 결합 구조체의 In TLP 결합층과 제1 결합 구조체의 제1 Ag TLP 결합층 사이에 산화방지 AgIn2 IMC 캡핑층을 통한 액체-고체 상호 확산 및 반응과, 제2 결합 구조체의 In TLP 결합층과 제2 결합 구조체의 제2 Ag TLP 결합층 사이에 중간 전이 AgIn2 IMC 층을 통한 액체-고체 상호 확산 및 반응을 수행하는 단계를 더 포함하고, 이 동안 중간 전이 AgIn2 IMC 층 및 산화방지 AgIn2 IMC 캡핑층 중의 AgIn2 IMC는 제2 예정 온도 범위에서 포정 분해 반응을 수행할 수 없을 때까지 포정 분해 반응을 통해 액체상의 In 및 γ 상의 고체 상태의 Ag2In IMC로 전환되는,
    방법.
  15. 제14항에 있어서, 중간 전이 AgIn2 IMC 층 및 산화방지 AgIn2 IMC 캡핑층 중의 AgIn2 IMC가 제2 예정 온도 범위 내에서 액체상의 In 및 γ 상의 고체 상태의 Ag2In IMC로 완전히 전환되는, 방법.
  16. 제15항에 있어서, 제2 예정 온도 범위가 180 ℃ 내지 205 ℃인, 방법.
  17. 제14항에 있어서, 제1 결합 구조체 및 제2 결합 구조체를 결합 조인트로 변환시키는 단계가
    제2 예정 온도 범위에서 포정 분해 반응을 수행할 수 없게 된 후, 결합 조인트의 예정 호몰로거스 온도 (homologous temperature: Th) 내에서 유지하면서, 제3 예정 온도 범위에서 제3 예정 온도 범위의 최고 온도에서부터 제1 냉각 램프 속도로 균질화 공정을 수행하여 균질한 Ag2In IMC 층으로 Ag2In IMC 층을 갖는 샌드위치 Ag-In TLP 결합 구조체를 형성하는 단계를 더 포함하고,
    여기서 제3 예정 온도 범위는 제2 예정 온도 범위보다 낮은,
    방법.
  18. 제17항에 있어서, 제1 냉각 램프 속도가 제1 가열 램프 속도보다 낮은, 방법.
  19. 제17항에 있어서, 제1 냉각 램프 속도가 0.02 K/s 내지 1 K/s의 범위이고, 결합 조인트의 예정 호몰로거스 온도 (Th)는 0.4보다 큰, 방법.
  20. 제17항에 있어서,
    Ag-In 결합 공정 동안, 제2 Ag-In 고용체 층의 비결합 영역상에 리플로우를 수행함으로써, Ag2In IMC 층의 측면 측벽 및 제2 Ag-In 고용체 층의 상부 표면과 접촉하여 Ag2In IMC 및 AgIn2 IMC의 복합 재료층을 형성하는 단계를 더 포함하는 방법.
  21. 제17항에 있어서, 제1 결합 구조체 및 제2 결합 구조체를 결합 조인트로 변시키는 단계가
    균질화 공정을 수행한 후, 제4 예정 온도 범위에서 제4 예정 온도 범위의 최고 온도에서부터 제2 냉각 램프 속도로 샌드위치 결합 구조체에 대해 열응력 완화 공정을 수행하는 단계를 더 포함하는 방법.
  22. 제21항에 있어서, 제2 냉각 램프 속도가 제1 냉각 램프 속도보다 낮은, 방법.
  23. 제21항에 있어서, 제2 냉각 램프 속도가 0.01 K/s보다 낮은, 방법.
  24. 제21항에 있어서, 제1 결합 구조체 및 제2 결합 구조체를 결합 조인트로 변환시키는 단계가
    열 응력 완화 공정에 추가하여 약 100 ℃에서 결합 후 어닐링 공정을 수행하는 단계를 더 포함하는 방법.
  25. 제1항에 있어서, Ag-In 결합 공정을 수행하는 단계가
    제1 결합 구조체가 제2 결합 구조체를 향하고 제2 결합 구조체상에 대칭적으로 배치되도록, 제1 결합 구조체를 갖는 반도체 디바이스를 제2 결합 구조체를 갖는 열-확산 마운트 위에 배치하는 단계를 포함하는, 방법.
  26. 제25항에 있어서, Ag-In 결합 공정을 수행하는 단계가
    Ag-In 결합 공정 동안 제1 결합 구조체와 제2 결합 구조체 사이에 정적 결합 압력을 인가하는 단계를 더 포함하는 방법.
  27. 제26항에 있어서, 정적 결합 압력이 100 psi 내지 300 psi의 범위인, 방법.
  28. 제1항에 있어서, Ag-In 결합 공정 동안, 반도체 디바이스의 상부면 및 열-확산 마운트의 하부면에서부터 In TLP 결합층의 중심으로 대칭 온도 프로파일 및 구배를 각각 유지하는 단계를 추가로 포함하는 방법.
  29. 제1항에 있어서, Ag-In 결합 공정이 50 mTorr보다 높은 진공 수준의 진공 환경 하에서 수행되거나, 불활성 기체 또는 환원 기체 환경 하에서 수행되는, 방법.
  30. 제1항에 있어서,
    반도체 디바이스가 그의 하부에 제1 금속화 층을 포함하고, 제1 Ag TLP 결합층을 형성하는 단계는 제1 금속화 층의 하부에 제1 Ag TLP 결합층을 형성하는 것을 포함하며,
    열-확산 마운트는 그 상부에 제2 금속화 층을 포함하고, 다층 구조체를 형성하는 단계는 제2 금속화 층의 상부에 제2 Ag TLP 결합층을 형성하는 것을 포함하는,
    방법,
  31. 제30항에 있어서,
    제1 금속화 층이 반도체 디바이스의 하부에 제1 CTE (열팽창 계수) 미스매치 유도성 응력 보상층, 및 제1 CTE 미스매치 유도성 응력 보상층 위에 제1 확산 배리어층을 포함하고, 여기서 제1 금속화 층의 하부에 제1 Ag TLP 결합층을 형성하는 단계는 제1 CTE 미스매치 유도성 응력 보상층의 하부에 제1 Ag TLP 결합층을 형성하는 것을 포함하고,
    제2 제1 금속화 층은 열-확산 마운트의 상부에 제2 CTE 미스매치 유도성 응력 보상층, 및 제1 CTE 미스매치 유도성 응력 보상층 아래에 제2 확산 배리어층을 포함하고, 여기서 제2 Ag TLP 결합층을 형성하는 단계는 제2 CTE 미스매치 유도성 응력 보상층의 상부에 제2 Ag TLP 결합층을 형성하는 것을 포함하는,
    방법.
  32. 반도체 구조체로서,
    반도체 디바이스;
    열-확산 마운트; 및
    상기 반도체 디바이스와 상기 열-확산 마운트를 연결하는 결합 조인트를 포함하고,
    상기 결합 조인트는 샌드위치 결합 구조체를 포함하며, 이 샌드위치 결합 구조체는
    반도체 디바이스와 접촉하는 제1 Ag-In 고용체 층;
    열-확산 마운트와 접촉하는 제2 Ag-In 고용체 층; 및
    제1 Ag-In 고용체 층과 제2 Ag-In 고용체 층에 의해 샌드위치된 Ag2In IMC (금속 간 화합물) 층을 포함하고, 여기서 Ag2In IMC 층의 두께는 제1 Ag-In 고용체 층의 두께보다 크고 제2 Ag-In 고용체 층의 두께보다 큰,
    반도체 구조체.
  33. 제32항에 있어서, Ag2In IMC 층의 측면 측벽 및 제2 Ag-In 고용체 층의 상부 표면과 접촉하여 Ag2In IMC 및 AgIn2 IMC의 복합 재료층을 추가로 포함하는 반도체 구조체.
  34. 제33항에 있어서, Ag2In IMC 및 AgIn2 IMC의 복합 재료층이 Ag2In IMC 층의 측면 측벽을 둘러싸는, 반도체 구조체.
  35. 제32항에 있어서, 샌드위치 결합 구조체가 3 ㎛ 이하의 두께를 가지는 반도체 구조체.
  36. 제32항에 있어서,
    반도체 디바이스가 그 하부에 제1 Ag-In 고용체 층과 접촉하여 제1 금속화 층을 포함하고,
    열-확산 마운트는 그 상부에 제2 Ag-In 고용체 층과 접촉하여 제2 금속화 층을 포함하는,
    반도체 구조체.
  37. 제36항에 있어서, Ag2In IMC 층이 제1 Ag-In 고용체 층에 의해 제1 금속화 층과 완전히 분리되고, 제2 Ag-In 고용체 층에 의해 제2 금속화 층과 완전히 분리된, 반도체 구조체.
  38. 제36항에 있어서,
    제1 금속화 층이
    반도체 디바이스의 하부에 제1 Ag-In 고용체 층과 접촉하여 있는 제1 CTE (열팽창 계수) 미스매치 유도성 응력 보상층; 및
    상기 제1 CTE 미스매치 유도성 응력 보상층 위에 제1 CTE 미스매치 유도성 응력 보상층에 의해 제1 Ag-In 고용체 층과 완전히 분리된 제1 확산 배리어층을 포함하고;
    제2 제1 금속화 층은
    열-확산 마운트의 상부에 제2 Ag-In 고용체 층과 접촉하여 있는 제2 CTE 미스매치 유도성 응력 보상층; 및
    제1 CTE 미스매치 유도성 응력 보상층 아래에 제2 CTE 미스매치 유도성 응력 보상층에 의해 제2 Ag-In 고용체 층과 완전히 분리된 제2 확산 배리어층을 포함하는,
    반도체 구조체.
KR1020207010890A 2019-05-07 2019-05-07 반도체 디바이스와 열-확산 마운트를 결합하기 위한 은-인듐 전이 액체상 방법 및 은-인듐 전이 액체상 결합 조인트를 가지는 반도체 구조체 KR102315100B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/031041 WO2020226626A1 (en) 2019-05-07 2019-05-07 Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint

Publications (2)

Publication Number Publication Date
KR20200130229A true KR20200130229A (ko) 2020-11-18
KR102315100B1 KR102315100B1 (ko) 2021-10-19

Family

ID=73051637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207010890A KR102315100B1 (ko) 2019-05-07 2019-05-07 반도체 디바이스와 열-확산 마운트를 결합하기 위한 은-인듐 전이 액체상 방법 및 은-인듐 전이 액체상 결합 조인트를 가지는 반도체 구조체

Country Status (8)

Country Link
US (2) US11373925B2 (ko)
EP (1) EP3753049B1 (ko)
JP (1) JP7021792B2 (ko)
KR (1) KR102315100B1 (ko)
CN (1) CN112204731A (ko)
ES (1) ES2928498T3 (ko)
TW (1) TWI713175B (ko)
WO (1) WO2020226626A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2606993A (en) * 2021-04-01 2022-11-30 Element Six Tech Ltd Laser diode assembly and a method of assembling such a laser diode assembly
CN115483120B (zh) * 2022-08-04 2024-04-09 北京理工大学 基于激光超声耦合的微连接工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method
US7457120B2 (en) * 2004-04-29 2008-11-25 Samsung Sdi Co., Ltd. Plasma display apparatus
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
US7390735B2 (en) 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
TWI288979B (en) * 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
CN101641176B (zh) * 2007-01-22 2013-05-22 马里兰大学 高温焊接材料
US8968830B2 (en) * 2007-12-06 2015-03-03 Oerlikon Trading Ag, Trubbach PVD—vacuum coating unit
US8513806B2 (en) * 2011-06-30 2013-08-20 Rohm Co., Ltd. Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
TWI446982B (zh) * 2011-12-20 2014-08-01 Ind Tech Res Inst 熱電模組之固液擴散接合結構及其製造方法
US10058951B2 (en) * 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9533889B2 (en) * 2012-11-26 2017-01-03 Nanotek Instruments, Inc. Unitary graphene layer or graphene single crystal
DE102013103081A1 (de) 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
NO20141357A1 (no) * 2014-11-12 2016-05-13 Tegma As Fremgangsmåte for forhåndsprosessering av halvledende, termoelektriske materialer for metallisering, sammenkobling og binding
JP6613929B2 (ja) 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
TWI622653B (zh) 2017-05-25 2018-05-01 綠點高新科技股份有限公司 焊料合金及焊料組成

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader

Also Published As

Publication number Publication date
ES2928498T3 (es) 2022-11-18
US11894284B2 (en) 2024-02-06
TWI713175B (zh) 2020-12-11
WO2020226626A1 (en) 2020-11-12
CN112204731A (zh) 2021-01-08
US20220084903A1 (en) 2022-03-17
EP3753049B1 (en) 2022-09-21
US11373925B2 (en) 2022-06-28
JP2021526727A (ja) 2021-10-07
EP3753049A1 (en) 2020-12-23
JP7021792B2 (ja) 2022-02-17
EP3753049A4 (en) 2020-12-23
TW202042356A (zh) 2020-11-16
KR102315100B1 (ko) 2021-10-19
US20220005744A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
KR100940164B1 (ko) 서브마운트 및 반도체 장치
US11894284B2 (en) Semiconductor structure having silver-indium transient liquid phase bonding joint
US20050194690A1 (en) Submount and semiconductor device
US8742600B2 (en) Dual-phase intermetallic interconnection structure and method of fabricating the same
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP5186719B2 (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
KR20070110889A (ko) 서브 마운트 및 그 제조 방법
JP2012089828A (ja) 半導体装置の製造方法
JP2014529899A (ja) 固相拡散または相変態を用いた接続層による恒久的なウエハ結合方法
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
KR101795812B1 (ko) 파워 모듈용 기판, 히트 싱크 부착 파워 모듈용 기판, 파워 모듈 및 파워 모듈용 기판의 제조 방법
TWI756106B (zh) 固晶接合結構及其形成方法
US20150270238A1 (en) Jointed structure and method of manufacturing same
US8377797B1 (en) Method for bonding of semiconductor component to a substrate
JP2007288001A (ja) 半導体装置及びその製造方法、並びに半導体装置用部材
Zheng et al. Die attach for high temperature electronics packaging
JP6116857B2 (ja) Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法
TWI810567B (zh) 接合結構及其形成方法
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JP6579551B2 (ja) 合金接合材による接合層構造及びその形成方法、並びに該接合層構造を有する半導体装置及びその製造方法
TWM651995U (zh) 固晶接合結構
JP6173413B2 (ja) 固相拡散または相変態を用いた接続層による恒久的なウエハ結合方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant