TWI713175B - 接合半導體裝置和散熱安裝座的銀銦瞬態液相方法及有銀銦瞬態液相接合接頭的半導體結構 - Google Patents

接合半導體裝置和散熱安裝座的銀銦瞬態液相方法及有銀銦瞬態液相接合接頭的半導體結構 Download PDF

Info

Publication number
TWI713175B
TWI713175B TW109106997A TW109106997A TWI713175B TW I713175 B TWI713175 B TW I713175B TW 109106997 A TW109106997 A TW 109106997A TW 109106997 A TW109106997 A TW 109106997A TW I713175 B TWI713175 B TW I713175B
Authority
TW
Taiwan
Prior art keywords
bonding
layer
semiconductor device
imc
tlp
Prior art date
Application number
TW109106997A
Other languages
English (en)
Other versions
TW202042356A (zh
Inventor
霍永雋
金忠 李
Original Assignee
美商萊特美美國股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商萊特美美國股份有限公司 filed Critical 美商萊特美美國股份有限公司
Publication of TW202042356A publication Critical patent/TW202042356A/zh
Application granted granted Critical
Publication of TWI713175B publication Critical patent/TWI713175B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供一種接合半導體裝置和散熱安裝座的銀-銦瞬態液相方法，以及具有銀-銦瞬態液相接合接頭的半導體結構。利用形成在半導體裝置和散熱安裝座之間的超薄銀-銦瞬態液相接合接頭，可以最小化其熱阻以實現高熱導率。因此，可以充分實現散熱安裝座的散熱能力，從而使得高功率電子裝置和光電子裝置達到其最佳性能。

Description

接合半導體裝置和散熱安裝座的銀銦瞬態液相方法及有銀銦瞬態液相接合接頭的半導體結構
本發明是關於接合方法和接合結構系統，並且更具體地，關於接合半導體裝置和散熱安裝座的銀-銦瞬態液相方法，以及具有銀-銦瞬態液相接合接頭的半導體結構。
當製造高功率半導體裝置時，經常需要設計和建構熱管理結構以充分消散內部生成的熱，從而確保高功率裝置的連續正常運行。通常，高功率半導體裝置的功能和性能被這種熱管理結構的供給/可用性/有效性所限制和決定。常見的熱管理策略是採用高熱導率材料作為高功率半導體裝置的散熱安裝座。在所有已知存在的塊體材料中，金剛石具有最高的熱導率值(~2000W/mK)。所以，金剛石頻繁地被選擇作為用於高功率電子、光電與光子領域的高階產品中的散熱安裝座的材料。由於市場中化學氣相沉積 (CVD)生長的多晶金剛石的單價已經變得足夠低，因此可以認為基於金剛石的散熱安裝座對於產業消費者產品是經濟上可接受的。
然而，應用基於金剛石的散熱安裝座的真正挑戰是如何在高功率半導體裝置和金剛石之間互連或形成可靠的接合接頭。下面內容給出了用於散熱應用的良好的接合接頭的一般設計要求。
首先，接合接頭材料必須具備合理的高熱導率，並且接合接頭的厚度必須足夠薄，從而確保高功率半導體裝置和金剛石之間的整體熱阻可以被優化至最小值。
第二，接合接頭必須是機械穩健且牢固的，並且是熱穩定和化學穩定的，以支援在後續的製程期間，或在升高的溫度環境中裝置的正常工作期間，裝置到安裝座組裝的集成結構的穩定性。為了保證其長期可靠性，在持續暴露於工作溫度之後或在多次熱迴圈之後，接合接頭應該維持其熱學、機械、電學性質並具有合理的抗疲勞性。通常認為，發展出具有合適的接頭材料的接合方法，以適用於半導體高功率裝置和基於金剛石的散熱安裝座互連，是具有較大技術難度的，其原因如下給出。
具體地來講，眾所周知金剛石是最硬的材料之一，並且可以在接合製程期間被認為是的絕對的剛性體。因此，如果在接合製程期間所施加的接合力太大，那麼功能性半導體裝置可能容易被集中的應力所影響或者產生破裂。
此外，金剛石的熱膨脹係數(CTE)僅為1ppm/℃，該熱膨脹係數小於大多數常用的半導體材料，例如矽(Si)：2.7ppm/℃，砷化鎵(GaAs)：5.9ppm/℃，氮化鎵(GaN)：5.6ppm/℃，磷化銦(InP)：4.6 ppm/℃，碳化矽(SiC)：4.7ppm/℃。因此，在從接合溫度到室溫的冷卻過程期間，會累積來自在半導體裝置和金剛石散熱安裝座之間的CTE失配的熱誘發應力/應變。在集成的異質結構中，這種CTE失配誘發的應力/應變通常是比較棘手的，會導致諸如功能性半導體裝置中的產生微裂紋、介面分層、殘餘應力/應變誘發的故障等問題。因此，在半導體裝置和基於金剛石的散熱安裝座之間的異質集成中，很需要具有較小接合壓力和較低接合溫度的接合製程。
在傳統技術領域，諸如純錫(Sn)、富錫焊料、錫-鉛(Sn-Pb)、純銦(In)、富In焊料和銦-錫(In-Sn)等的軟焊料已被用於半導體接合。然而，軟焊料的降服強度通常太低，使得接合層傾向於塑性變形以釋放所累積的應力。然而，塑性變形的機制使得軟焊料面臨熱疲勞和潛變斷裂問題，從而引發長期可靠性問題。因此，在長期可靠性更為重要的高階產品中，產業優選使用硬焊料。最常用的硬焊料來自於富金共晶族。諸如金-錫(Au-Sn)、金-鍺(Au-Ge)和金-矽(Au-Si)等的富金共晶接合技術已被發展並應用於半導體裝置到基於金剛石的散熱安裝座之間的異質集成。在產業應用中經過幾十年的發展和優化之後，在連接半導體裝置到金剛石安裝座的應用中，富金共晶接合技術已被證明為長期可靠的工程解決方案。
金-錫共晶接合(Au 80at.%和Sn 20at.%)被認為是上述方法中最為流行的方法。該接合技術具有280℃的共晶點，並且根據文獻記載，可靠的接合製程必須在加熱階段期間，以非常快的升溫速率加熱至320℃處才能實現。然而，320℃的接合溫度被認為是相對較高的溫度水準，該溫度水準可能導致嚴重的CTE失配及其相關的問題。並且，該溫度水準所產生的熱 擴散歷史會導致功能性半導體裝置中的原始成分和奈米結構產生不良的退化效應。此外，已有文獻提出，在原Au-Sn共晶接合接頭結構中，引入純金的應力緩衝層的修改設計。該設計將有助於減輕CTE失配誘發的應力/應變問題，但是代價是在散熱結構中增加了更多的整體熱阻。金的極高的原材料成本(>1250USD/oz.)是發展其替代的接合解決方案的另一主要的驅動力。該替代的接合解決方案不是來自富金共晶族，但是具有相似的或甚至更好的性能。
銀-銦(Ag-In)系統的瞬態液相(TLP)接合技術為半導體產業發展提供了可替代的接合技術解決方案，是具有產業應用前景的候選技術之一。具體地來講，國際市場中銀的原材料單價(~15USD/oz.)和銦的原材料單價(~5USD/oz.)均遠低於金。TLP接合的核心思想是在相對較低的接合溫度中形成可以承受較高工作溫度的接合接頭。Ag-In接頭的夾心層狀接合結構是高度優選的，以提供更好的介面強度和避免長期的銦遷移問題。然而，由於Ag-In系統中的擴散行為快速且難以控制的事實，因此實現縮小的接合接頭厚度的目標是非常有挑戰性的。
更具體地，先前已記載，夾心接合結構中的銦層厚度必須高於5μm，以便在相對低的接合溫度中實現完全接合的和可靠的富Ag接頭。所以，先前產品的整體接合接頭厚度不得不厚於30μm，而對於高功率半導體散熱應用該厚度則被認為太厚。
因而，本發明的目的是發展縮減Ag-In接合接頭厚度的方法，以便滿足高功率半導體散熱應用所提出的所有要求。
為了實現上面提到的目的，根據本發明的第一方面，提供一種接合半導體裝置和散熱安裝座的Ag-In瞬態液相(TLP)方法。Ag-In TLP方法包括在半導體裝置的底側形成第一接合結構，包括：在半導體裝置的底部上形成第一Ag TLP接合層；在散熱安裝座的頂側形成第二接合結構，包括：在散熱安裝座的頂部上形成具有第二Ag TLP接合層的多層結構，在第二Ag TLP接合層的頂部上形成中間瞬態AgIn2 IMC(金屬間化合物(intermetallics compound))層，在中間瞬態AgIn2 IMC層的頂部上形成In TLP接合層，以及在In TLP接合層的頂部上形成抗氧化AgIn2 IMC蓋層；對第一接合結構和第二接合結構執行Ag-In接合製程，從而將第一接合結構和第二接合結構轉化成接合接頭，該接合接頭包括具有與半導體裝置接觸的第一Ag-In固溶體層、與散熱安裝座接觸的第二Ag-In固溶體層以及被第一Ag-In固溶體層和第二Ag-In固溶體層夾在中間的Ag2In IMC層的夾心接合結構，使得接合接頭連接半導體裝置和散熱安裝座，並且Ag2In IMC層的厚度大於第一Ag-In固溶體層的厚度以及Ag2In IMC層的厚度大於第二Ag-In固溶體層的厚度。
此外，根據本發明的第二方面，半導體結構包括半導體裝置；散熱安裝座；連接半導體裝置和散熱安裝座的接合接頭，其中接合接頭包括夾心接合結構，並且夾心接合結構包括：與半導體裝置接觸的第一Ag-In固溶體層；與散熱安裝座接觸的第二Ag-In固溶體層；被第一Ag-In固溶體層和第二Ag-In固溶體層夾在中間的Ag2In IMC(金屬間化合物)層，其中Ag2In IMC層的厚度大於第一Ag-In固溶體層的厚度以及Ag2In IMC層的厚度大於第二Ag-In固溶體層的厚度。
從下文給出的詳細描述，本發明的進一步適用範圍將變得清楚。然而，應當理解的是，詳細描述和具體示例雖然指出了發明的優選實施 例，但是僅以示例的方式給出，因為從這種詳細描述中，在發明的精神和範圍內的各種改變和修改對本領域技術人員將變得清楚。
1:半導體晶片
2,2’:黏附層/擴散阻障層
3,3’:黏附/CTE失配誘發應力補償層
4,6:高Tm TLP接合層
5:散熱安裝座
7:低Tm TLP接合層
8:抗氧化蓋層
9:中間瞬態AgIn2 IMC層
10:抗氧化AgIn2 IMC蓋層
11,12’:TLP接合層
12:金屬化層
13:均質的Ag2In IMC層
14:Ag-In固溶體層
15:第二Ag-In固溶體層
16:非接合區域
從僅以說明性的方式給出並且因而不對本發明限制的附圖和下文給出的詳細描述中，本發明將被更全面地理解，並且其中：圖1圖示了根據本發明的實施例的半導體裝置/晶圓上的金屬化層的橫截面視圖；圖2圖示了根據本發明的實施例的散熱安裝座上的金屬化層的橫截面視圖；圖3圖示了根據本發明的實施例的在PVD(物理氣相沉積)沉積之後的散熱安裝座上的金屬化層的實際物理微觀結構的橫截面視圖；圖4圖示了根據本發明的實施例的Ag-In TLP接合前配置的橫截面視圖；圖5圖示了根據本發明實施例的在Ag-In TLP接合製程期間的所施加的接合溫度和壓力曲線；圖6圖示了Ag-In二元相圖；以及圖7圖示了根據本發明實施例的半導體裝置和散熱安裝座之間的Ag-In TLP接合接頭的橫截面視圖。
現在將參考附圖詳細描述本發明，其中相同的標號將用於在若干視圖中指示相同或相似的元件。應當注意的是，應當在標號朝向的方向中觀察圖。
在本申請中，說明了銀-銦(Ag-In)瞬態液相(TLP)接合方法的實施例和在接合製程之前具體設計的接合結構以及最終的富Ag接合接頭的各種出眾性質。考慮基本的熱力學和動力學原理，可更好地理解Ag-In系統中的擴散自然行為，並且在接合前和在TLP接合製程期間可用一系列精心設計的製程精確地控制Ag-In系統中的擴散過程。因此，在本發明中已完善地研發出一種生產超薄(
Figure 109106997-A0305-02-0009-2
3μm)冶金富Ag接合接頭的新型Ag-In TLP接合方法。本發明所述Ag-In TLP接合方法本質上是無焊劑、低溫和低壓接合方法。因此，本發明所述方法十分適用於半導體裝置和基於金剛石的散熱安裝座之間的異質集成。
在以下說明性的實施例中，以功能性砷化鎵(GaAs)半導體裝置和金剛石散熱安裝座作為實例，以描述被接合在一起的兩個接合部分。然而，本發明所述Ag-In TLP接合方法也可以應用於其它半導體裝置和其它散熱安裝座。
如上文所述，眾所周知金剛石是最硬的材料之一，並且可以在接合製程期間被認為是的絕對剛性體。因此，如果在接合製程期間所施加的接合力太大，那麼功能性半導體裝置可能容易被集中的應力所影響從而破裂。
另一方面，選擇GaAs半導體裝置是因為其眾所周知的脆性和易碎性，使得在各種半導體中它是最難實現與金剛石的接合的情況之一。GaAs半導體裝置也常用於製造高功率半導體裝置。
圖1圖示了半導體晶圓/裝置或單個半導體晶片1，例如，在說明性的實施例中是GaAs晶圓/裝置，該半導體晶圓/裝置或單個半導體晶片1是由半導體前道製程中所得良品，其底側為鏡面狀的加工表面。在實施例中，在半導體晶片/裝置1的底側的金屬化層包括黏附層/擴散阻障層2、黏附/CTE(熱膨脹係數)失配誘發應力補償層3，以及高熔點(Tm)TLP接合層4。
黏附層/擴散阻障層2用作半導體和後面的接合層之間的冶金互連，並且也避免在後續製程期間在半導體和接合層之間發生交互擴散。在實施例中，黏附層/擴散阻障層2可以選自可以與要互連的特定半導體和後面的接合層形成共價鍵，但是具有非常有限的互擴散速率的材料。並且，優先選擇具備與要接合的特定半導體相似的CTE值的金屬化材料。在說明性的實施例中，鉻(Cr)或鈦(Ti)可以優選地被用在用於GaAs半導體晶圓/裝置的黏附層/擴散阻障層2的製造中。
此外，在說明性的實施例中，黏附/CTE失配誘發應力補償層3被包括在接合層結構中，以便確保黏附層/擴散阻障層2和高熔點(Tm)TLP接合層4之間的良好的長期介面強度。原則上，在黏附/CTE失配誘發應力補償層3中使用的材料的CTE值是適中的，該黏附/CTE失配誘發應力補償層3中使用的材料的CTE值應當在黏附層/擴散阻障層2的CTE值和高熔點(Tm)TLP接合層4的CTE值之間。在實施例中，金(Au)、鉑(Pt)和鎳(Ni)是可以用作這種中間CTE誘發應力補償層3的適合的候選。層2和層3的優選組合可以選自Cr-Au、Cr-Pt、Ti-Au、Ti-Pt、Ti-Ni等。在接合金屬化層的實施例中，黏附層/擴散阻障層2具有30nm的厚度，並且黏附/CTE失配誘發應力補償層3具有50nm的厚度。然而，應當注意的是，接合金屬化層的厚度可以與這些值不同，只要它們滿足相似的目的即可。
在說明性的實施例中，優選使用銀(Ag)作為高Tm TLP接合層4中的高Tm材料。在接合金屬化層的優選實施例中，高Tm TLP接合層4的銀具有1000nm的厚度。已知初始接合表面的光滑度對接合接頭的最終品質是關鍵的。所以，優選地使用例如電子束蒸鍍、電漿濺鍍、磁控濺鍍等物理氣相沉積(PVD)方法來製造接合結構，以確保良好的表面光滑度。在實施例中，如圖1中所示，在一個不間斷的真空循環下通過PVD方法製造GaAs側上的接 合結構。如通過原子力顯微鏡(AFM)測量所證實的，如果高Tm TLP接合層4的沉積態表面粗糙度具有50nm或更小的均方根(RMS)值，那麼它對於後面的接合目的將是非常有利的。
值得注意的是，如果使用如上面所提到的PVD方法，那麼1000nm厚的銀層將被認為是相對比較厚的。因此，需要特別地設計PVD沉積速率和曲線，以便避免與銀的熱遷移現象相關聯的銀沉積層起泡問題。在垂直方向上銀沉積層起泡可以生長到數百奈米，以及在橫向方向上銀沉積層起泡可以生長到幾微米，並且之後那些銀沉積層起泡將導致不利的接合結果。增強每個沉積層之間的介面強度並降低熱遷移流動性是解決銀沉積層起泡問題的關鍵因素。更具體地，在實施例中，在膜生長開始階段的較慢的沉積速率(<0.05nm/s)和在沉積製程期間降低基底溫度將有助於完全地抑制銀起泡問題。具體地來講，應將銀層PVD沉積製程劃分成若干分立的製程步驟，並將允許PVD沉積製程的基底在每一個PVD製程步驟之間的間歇時，自然冷卻至少10mins。這將有助於緩和基底溫度並且降低銀PVD膜中所保持的累積的熱應力和能量，從而完全地消除銀沉積層起泡問題。
在上述PVD製程之後，可以將GaAs晶圓/裝置或其它類型的半導體晶圓進一步分片切割成單獨的有TLP接合結構11的GaAs半導體晶片，如圖1中所示。
圖2圖示了在散熱安裝座5的頂側上的TLP接合層和金屬化層的設計。在說明性的實施例中，該散熱安裝座5是CVD生長的金剛石。散熱安裝座5上的金屬化層12包括黏附層/擴散阻障層2'、黏附/CTE失配誘發應力補償層3'、高熔點TLP接合層6、低熔點TLP接合層7以及抗氧化蓋層8。
在金屬化前，應對CVD生長的金剛石5的表面進行精細拋光準備製程。CVD生長的金剛石5或其它類型的散熱安裝座的初始表面光滑度和清 潔度對於金屬化層的最終品質和後面的接合結果是十分重要的。更具體地，有50nm RMS值或更小的表面粗糙度的鏡面狀加工的CVD生長的金剛石5應當滿足此要求，該金剛石5可在市場中從不同的CVD生長的金剛石的製造商處購得。同時，可以應用常見的有機溶劑以清潔並去除，從製造商處所購CVD生長的金剛石上的諸如油脂、灰塵顆粒等的微小污染物。在裝載入PVD沉積腔之前，可以應用氬氣(Ar)電漿濺鍍清潔作為最後的清潔步驟，以便去除殘留在CVD生長的金剛石表面上的任何可能的有機分子單層，從而確保金剛石與黏附層之間良好的介面強度。在CVD生長的金剛石5上或在一般的其它類型的散熱安裝座上的黏附層/擴散阻障層2'和黏附/CTE失配誘發應力補償層3'的製造中，也可以使用相似的金屬化層設計和沉積方法。
在Ag-In TLP接合層設計的優選實施例中，高Tm TLP接合層6由銀(Ag)製成，以及低Tm TLP接合層7由銦(In)製成。在實施例中，高Tm TLP接合層6具有1000nm的厚度，以及低Tm TLP接合層7的厚度優選地在從750nm至1400nm的範圍，對應於最終接頭的期望形成的相和組成成分。
在暴露於外界環境之後，銦會被很容易地氧化。因此，這樣會在頂部表面上形成連續的氧化銦層。氧化銦是具有高度熱穩定性和化學穩定性的化合物，並且氧化銦的存在不利於最終接合接頭的整體品質。因此，根據實施例，在低Tm TLP接合層7的頂部上的抗氧化蓋層8被包括在Ag-In TLP接合層設計中。任何貴金屬都可以用作這種蓋層以避免銦的氧化。但是，在說明性的實施例中，銀是用於Ag-In TLP接合層中蓋層設計的最有利的選擇，從而避免在接合接頭介面處的所有可能的不利三元相或其它類型的析出相的形成。
如果蓋層太薄，那麼它不能完全避免並解決氧化問題。如果蓋層太厚，那麼它將不利於TLP接合製程，導致潛在的不完全接合的結果。在 說明性的實施例中，可以優選地使用約20nm的厚度的銀層作為抗氧化蓋層8。通過避免氧化的發生，便不需要使用焊劑來去除氧化物，使得可以避免與所有焊劑殘留相關的可靠性問題。因此，當前的Ag-In TLP接合方法在本質上是無焊劑接合方法。
可以用上面所提到的PVD方法在一個不間斷的真空循環下製造CVD生長的金剛石上或散熱安裝座5上的金屬化層和TLP接合層結構。然而，在另一實施例中，也可以選擇首先在一個真空循環下製造層2'、層3'和層6，然後在製造層7和層8之前對散熱安裝座5及其上沉積層進行退火製程處理。此退火製程過程可以增強金屬化層與CVD生長的金剛石或散熱安裝座5之間的介面強度。在此退火製程過程期間，高Tm TLP接合層6的微結構演化和晶粒尺寸增大將有益於後續的TLP接合製程。相似的退火製程過程也可以應用於具有TLP接合結構11的GaAs晶片。在實施例中，在250℃至400℃的溫度範圍內，可以選取適當溫度進行退火製程處理幾個小時，以滿足上述目的。
低Tm TLP接合層7(即說明性的實施例中的銦層)的PVD製程對於Ag-In TLP接合製程的最終成功是非常關鍵的，將在下文進行闡述。
具體地來講，在較高的溫度環境中，兩種金屬之間發生交互擴散和固態反應的現象是比較常見的。在該環境下，物質之間的互擴散速率是足夠大的，並且環境可以提供足夠的熱能以克服固態反應的能量障壁。通常，金屬間化合物(IMC)為互擴散和固態反應所形成的產物。Ag-In系統在互擴散和固態反應方面展現出非常特殊的熱力學和動力學性質。已知在較低的溫度環境下，或甚至在室溫環境下，銀和銦之間便可以進行固態反應。在PVD製程期間，金屬蒸氣原子或分子通常被賦能，例如，在熱蒸發方法中含熱能或在濺鍍方法中含動能。對於大多數金屬系統，較慢的沉積速率的PVD製程，將製備出具有較強的黏附性、較光滑的表面、較緻密的微結構，從而具有較 好的整體品質的金屬薄膜。然而，這種一般規律不適用於Ag-In系統。在PVD製程期間，原位互擴散和隨後的固態反應將發生在先前製備的高Tm TLP接合層6和正在進行沉積的低Tm TLP接合層7之間。在低Tm TLP接合層7的PVD製程的早期階段，高Tm TLP接合層6也可能可以直接與剛剛被吸附的銦蒸氣原子或分子反應。如圖3中所示，在原金屬PVD膜介面(即，高Tm TLP接合層6和低Tm TLP接合層7的介面)處初始的低Tm TLP接合層7和初始的高Tm TLP接合層6的一部分將轉化成附加的IMC層。可以通過X射線繞射(XRD)方法識別到這個附加層的相為AgIn2 IMC(φ相)，並且該附加層被指定稱為中間瞬態AgIn2 IMC層9。因此，有必要控制這個中間瞬態AgIn2 IMC層9的生長動力學，以便獲得有利的TLP接合結果。
在AgIn2 IMC的形成的早期階段，銀原子以相對快的速率經由間隙擴散機制擴散到銦膜中，而銦原子以相對慢的速率經由置換擴散機制擴散到銀膜中。因此，在原始介面處的AgIn2的初始形核和生成是在動力學上有利的，並朝向銦層一側進行生長。在低Tm TLP接合層7的PVD製程期間，發現如果使用相對慢的沉積速率(<0.1nm/s)，那麼將導致在接合層的頂部表面上形成小丘形貌微觀結構。表面具有小丘形貌微觀結構的表面粗糙度的RMS值可以高達幾微米。這種小丘微結構對於Ag-In TLP接合製程的最終成功是非常不利的，會導致不完全接合或未接合的實驗結果。促成小丘形貌微觀結構的形成的主要因素可以是在PVD製程期間持續暴露於賦能的銦蒸氣原子或分子，以及之後快速的Ag-In交互擴散、從而伴隨的固態反應以及晶粒遷移和團聚(agglomerations)。通過XRD實驗測量證實，如果以相對慢的沉積速率(<0.1nm/s)沉積，那麼由於在PVD製程期間的過量的原位交互擴散和固態反應，大部分銦將已經被轉化成AgIn2 IMC。
因此，在PVD製程的優選的實施例中，應使用相對高的沉積速率來製造低Tm TLP接合層7。在實施例中，沉積速率曲線被設計為類似正弦函數的形狀，該沉積速率以20s作為正弦函數的週期，在4nm/s至5nm/s的速率範圍內往復波動。可以通過石英晶體微量天平(QCM)和以負反饋系統提供精確控制的比例-積分-微分(PID)控制器來監控沉積速率。通過使用有較高沉積速率的這種正弦速率曲線，可以在很大程度上從動力學上抑制小丘形貌微觀的形成，並且可以顯著地改善接合層的表面光滑度，該表面光滑度具有小於50nm的RMS值。因此，較高的銦沉積速率(在實施例中從4nm/s至5nm/s的範圍)的使用效用將有益於所製備的PVD接合層的品質結果。
在抗氧化蓋層8的PVD製備之後，由於上述Ag-In系統中的交互擴散和固態反應，預期銀覆蓋薄層將與下面的銦層完全反應，從而轉化成抗氧化AgIn2 IMC蓋層10。在說明性的實施例中，抗氧化AgIn2 IMC蓋層10應當約為原始抗氧化蓋層8的三倍厚。在XRD實驗測量中證實，抗氧化AgIn2 IMC蓋層10將不會在外界環境下被氧化，並且可以防止銦層被進一步氧化。因此，如圖3中所示，已完全地披露了在PVD沉積之後散熱安裝座5上的金屬化層和TLP接合層12'的實際物理微觀結構。
在實施例中，在接合製程前，應將具有由TLP接合層12'製成的接合結構的散熱安裝座5放置在相對低的溫度(<-20℃)下儲存，以便長期保持最佳的TLP接合層性質。
如下將描述詳細的TLP接合製程，以便在具有TLP接合層11的例如GaAs晶片的半導體晶片1和具有TLP接合層12'的例如CVD生長的金剛石的散熱安裝座5之間，製作具有可靠的冶金接頭的互連。
具體地來講，在Ag-In TLP接合前配置的優選實施例中，如圖4中所示，具有TLP接合層12'的CVD生長的金剛石5首先置於有合理的表面平整 度的接合台處。之後，將具有TLP接合層11的GaAs晶片1放置在CVD生長的金剛石5的中心位置上，其中TLP接合層11面朝下。因此，在GaAs晶片1和CVD生長的金剛石散熱安裝座5之間建立對稱的夾心Ag-In TLP接合層配置。
在接合製程前或是在接合製程期間，用接合工具在GaAs晶片1和CVD生長的金剛石5之間施加靜態接合壓力，以便確保在接合介面處的原子級的緊密接觸。應當優化所施加的接合壓力的大小，以便實現有利的接合結果。如果所施加的接合壓力太高，那麼將在GaAs晶片1內引起裂紋的生成。如果所施加的接合壓力太低，那麼將導致位於原始接合介面處的有一些間隙或空隙的不完全接合結果。在說明性的實施例中，在從100psi(0.69MPa)至300psi(2.07MPa)範圍內的接合壓力將會產生優選的接合效果，而對於GaAs到金剛石的Ag-In TLP接合製程，約200psi(1.38MPa)的接合壓力將會產生最好的接合效果。使用這種水準的接合壓力大小，此Ag-In TLP接合製程應當被認為是低壓接合製程。
此外，確保在GaAs晶片1上所施加的接合壓力的均勻分佈也很重要。接合壓力分佈中的不均勻性是不利的接合結果的產生原因。不均勻的接合壓力分佈會引發諸如半接合、僅邊緣接合或僅角落接合等不利的接合結果。經過特殊設計，具有自校準擺動機制的接合工具可以提供一定的工程公差允許範圍，以克服這種接合壓力分佈不均勻的問題。通常，接合壓力分佈不均勻的問題，主要是由接合台或接合工具的表面處的非理想的平坦度條件所引起的。
對接合結構的溫度梯度和導熱路徑的認知理解是與整個TLP接合過程高度相關的。如下詳細闡述關於接合配置的熱結構的詳細考慮。
具體地來講，在TLP接合製程期間，分別從GaAs晶片側和CVD生長的金剛石側到低Tm TLP接合層7的中心的結構中，希望具有對稱的溫度 曲線和梯度。由於局部溫度與諸如互擴散、熔化和相變的物理行為是高度相關的，因此具有從兩側同步的加熱曲線是有利於接合製程的。因此，經由對稱的夾心Ag-In TLP接合層結構，如圖4中所描繪的箭頭，從接合結構的兩側施加熱是高度優選的，以便實現對稱的溫度曲線和梯度。如果僅從一側施加熱，那麼另一側將充當熱沉，並且不可避免地產生高度不對稱的溫度曲線和梯度，該高度不對稱的溫度曲線和梯度將導致不利的接合結果。
對於非對稱的夾心Ag-In TLP接合層結構，也有可能利用精心計算所得的加熱曲線來實現幾乎對稱的溫度曲線。然而，通過從接合結構的兩側施加一致的加熱曲線，用對稱的夾心Ag-In TLP接合層結構實現這種幾乎對稱的溫度曲線是簡單得多的。
圖5圖示了在Ag-In TLP接合製程期間所施加的接合溫度曲線和壓力曲線的優選實施例，該實施例製程效果良好。如圖5中所描繪的，整個Ag-In TLP接合製程可以被劃分成四個不同的階段，並且如下將詳細闡述每個階段中的實際物理TLP接合機制。
首先，階段I是加熱升溫階段，並且加熱升溫速率是溫度曲線中最重要的參數之一。在說明性實施例中的Ag-In TLP接合不要求非常快的升溫斜率(~100K/s)，而傳統的Au-Sn共晶接合則通常需要。已證明在說明性的實施例中，以中等的加熱升溫斜率(從1K/s到20K/s的範圍)便可以實現有利的接合結果。
更具體地，在階段I的最開始，低Tm TLP接合層7中的銦將首先經歷與GaAs晶片側上的高Tm TLP接合層4和CVD生長的金剛石側上的高Tm TLP接合層6的固態交互擴散和反應。固態交互擴散和反應的早期階段必須通過中間瞬態IMC層9和抗氧化IMC蓋層10進行，導致中間瞬態IMC層9和抗氧化IMC蓋層10的進一步生長。因此，原始的和進一步生長的中間瞬態IMC層9 和抗氧化IMC蓋層10將充當自限制互擴散阻障層，以避免低Tm TLP接合層7消耗太快或擴散太快，從而在後續的TLP接合階段中保持足夠的銦以生成足夠的液相。
根據如圖6中所示的Ag-In二元相圖，純銦在156.6℃熔化。因此，當接合溫度上升到160℃時，將生成大量的液相。已通過實驗證實液態銦在AgIn2 IMC的表面上的潤濕性是足夠好的。Ag-In TLP接合製程的液-固互擴散和反應便從此時開始。在此時生成足夠的液相對於TLP接合製程的成功是非常關鍵的。經由所施加的接合壓力，液相的流動為接合材料提供了流動性，以克服接合層表面的原始粗糙度，從而完全消除原始接合介面處的不利的空隙和間隙。空隙和間隙將導致熱結構中增加額外的熱阻，而這部分額外增加的熱阻對於高功率電子裝置和高功率光電子裝置的整體性能是高度不利的。已通過實驗證實可以實現在整個Ag-In接頭上的100%的真正接合區域，並證實該實驗是具有高度可重複性的。
如圖6中所示，經由包晶分解反應，中間瞬態IMC層9和抗氧化AgIn2 IMC蓋層10中的AgIn2 IMC將在166℃轉化成液相銦和固態Ag2In IMC(γ相)。與通過熔化的銦層生成的液相不同，經由包晶分解反應生成的液相在量上將少得多。此外，它將與包晶微結構中的固態Ag2In IMC混合在一起。因此，僅通過包晶分解反應生成的液相不能在整個接頭區域上形成連續的浸潤層，也不能提供足夠的材料流動性。換句話說，如果低Tm TLP接合層7的銦在熔化之前已經被大量地消耗，那麼將導致不利的接合結果。然而，有一定原始厚度的中間瞬態IMC層9中的AgIn2 IMC的存在可以提供互擴散自限制機制，從而避免過量互擴散現象發生。已知銦優先通過沿銀晶界擴散機制進行擴散，其擴散速率比通過沿晶格互擴散路徑要快得多。在沒有具有足夠厚度的自限制互擴散阻障層的情況下，液態銦與銀的直接接觸，由於沿銀晶界 擴散機制的互擴散過快，將導致過量互擴散現象發生。過量互擴散現象的發生將導致接合接頭的微觀結構多孔化，該多孔化微觀結構通常不利於熱阻的最小化和所接合的半導體裝置在較高溫度下的長期可靠性。因此，在確定的接合接頭的名義厚度後，中間瞬態IMC層9中的接合前AgIn2 IMC和低Tm TLP接合層7中的剩餘銦之間的體積比是需要被優化的重要參數之一，以便獲得最有利的Ag-In TLP接合結果。
在實施例中，中間瞬態AgIn2 IMC層9中的接合前AgIn2 IMC與低Tm TLP接合層中的剩餘銦的體積比，即，(AgIn2：In)vol，被設計在1：3至1：1的範圍中，以便實現有利的Ag-In TLP接合結果。在將樣品存儲在較低溫度(<-20℃)的環境中之前，可以簡單地通過時效製程來控制這個體積比值。因此，可以形成所需的一定厚度的AgIn2 IMC，同時在Ag-In TLP接合層結構中保留足夠的銦層。上面所提到的體積比和在TLP接合階段I處的加熱升溫速率的優化組合，將非常有助於獲得具有優質接頭品質的接合結果。
階段II是Ag-In TLP接合製程的固-液互擴散階段。在階段II，接合溫度達到180℃，該接合溫度是Ag-In TLP接合製程的峰值溫度。Ag-In TLP接合製程的峰值溫度遠低於傳統的Au-Sn共晶接合方法的峰值溫度(320℃)。因此，稱Ag-In TLP接合為低溫接合方法。並且，與使用傳統的Au-Sn共晶接合方法中的情況相比，所有的熱誘發問題應當會從根本上得到充分地緩解。
在階段II，低Tm TLP接合層7中的液相銦，經由瞬態包晶層分別向上和向下與高Tm TLP接合層4和高Tm TLP接合層6繼續交互擴散和反應。隨著交互擴散和反應的進行，銀在瞬態中間層，即低Tm TLP接合層7和瞬態包晶層，中的原子濃度將持續提高。因此，瞬態中間層的熔點將不斷提高。在保持恆定溫度的狀態下(在實施例中該恆定溫度在180℃至205℃溫度 範圍之間)，瞬態中間層便可以開始發生固化。同時，在階段II期間，中間瞬態AgIn2 IMC層9和抗氧化AgIn2 IMC蓋層10中的AgIn2 IMC已完全轉化成銦的液相和固態Ag2In IMC的γ相。從中間瞬態AgIn2 IMC層9和抗氧化AgIn2 IMC蓋層10中的包晶分解反應所生成的液相銦，也將參與到與高Tm TLP接合層4和高Tm TLP接合層6的交互擴散和反應中。最終，瞬態中間層中的所有液相將在保持恆定的溫度的狀態下被完全固化。這樣，GaAs晶片1和CVD生長的金剛石5之間的初始接合接頭便在此時形成。選取適當的恆定溫度保持時間(在實施例中約為10分鐘)將足以促進固-液交互擴散和反應充分進行，直到完全完成固化製程過程，即，直到沒有包晶分解反應可以在保持恆定溫度的狀態下進行。
階段III是Ag-In TLP接合製程的均質化階段。在階段II結束時，中間層應當會被完全固化，但是尚未完全均質化。在Ag-In TLP接合製程的階段III期間，接合製程溫度以冷卻降溫速率逐漸降低，在實施例中該降溫速率在0.02K/s至1K/s範圍之間，但是仍然保持在相對較高的接合接頭的同源溫度(Th)(Th>0.4)。因此，在階段III可以提供的足夠的熱能，使得固態互擴散和反應依然可以繼續進行，直到徹底完成均質化過程。在階段III，材料會發生再結晶過程，使得來自TLP接合層兩側的增大的晶粒可以完全融合在一起。在此時初始的接合介面將消失，而這正是可靠的冶金接頭形成的重要標誌。
如圖7的實施例中所示，用特定的Ag-In TLP接合層設計，可以在階段III結束時，實現以Ag2In IMC作為最終組成成分的Ag-In TLP接合接頭。在完全均質化之後，預期最終的Ag-In TLP接合接頭為夾心接合結構，其中包括均質的Ag2In IMC層13、在散熱安裝座側的中間Ag-In固溶體層14以及在半導體裝置側的中間Ag-In固溶體層15。最終的Ag-In接頭的主要部分可以 被設計為由均質的Ag2In IMC層13組成。具體地來講，Ag2In IMC層13的厚度大於Ag-In固溶體層14的厚度，並且同時大於第二Ag-In固溶體層15的厚度。已知Ag2In IMC到金屬化層2或層3的介面強度不高，但是可以牢固地黏附至中間Ag-In固溶體層。同時，已知中間Ag-In固溶體層可以良好地黏附到金屬化層2或層3。由此考慮，在接合製程之前，Ag-In的接合層結構可以經過設計，以達到在完全均質化之後在每個介面處分別保留中間Ag-In固溶體層14、15的效果。這樣的效果只能在使用夾心Ag-In TLP接合層結構時才得以實現。
如圖7中所示，Ag2In IMC層13通過Ag-In固溶體層15與第一金屬化層2和3完全分離，並且通過Ag-In固溶體層14與金屬化層2'和3'完全分離。
此外，散熱安裝座5的尺寸通常大於半導體晶片1的尺寸，並且散熱安裝座側上的非接合區域16在接合製程期間已經歷了回流過程。因此，非接合區域16已轉化成Ag2In IMC和AgIn2 IMC的複合材料。如圖7中所示，非接合區域16與Ag2In IMC層13的橫向側壁和Ag-In固溶體層14的頂部表面接觸。
階段IV是Ag-In TLP接合製程的熱應力鬆弛階段。由於GaAs晶片1和CVD生長的金剛石5之間的CTE失配，在接合製程的冷卻階段期間將誘發熱應力。為了釋放熱應力的目的，在這個階段中希望可以利用較慢冷卻速率(在實施例中<0.01K/s)進行冷卻。在接合製程完成之後，利用約100℃的低溫退火製程也可以幫助進一步釋放殘餘熱應力。已利用實驗方法證明，在Ag-In TLP接合製程的階段IV之後，或者在接合後低溫退火製程之後，可以獲得無熱誘發殘餘應力的半導體裝置。
已利用實驗方法證明Ag-In TLP接合製程可以在普通大氣環境下成功進行。然而，在中低水準真空環境(~50mTorr)下進行Ag-In TLP接合製程，以抑制在Ag-In TLP接合製程期間潛在的銦氧化問題，可得到更好的 製程效果。利用諸如氫氣或甲酸氣體等常見的保護性氣體，以在Ag-In TLP接合製程期間提供還原環境，亦可達到實現良好的接合接頭品質的製程效果。
綜上所述，利用上述製程方法可以在GaAs晶片和CVD生長的金剛石散熱安裝座之間形成均勻、均質、無孔且無殘餘應力的Ag-In超薄(
Figure 109106997-A0305-02-0022-1
3μm)冶金接頭，而不引發GaAs晶片中產生任何破裂。針對高功率電子裝置和光電子裝置，其接合接頭的厚度被認為是優化其散熱性能的關鍵技術參數。與通過傳統方法製成的接頭(>30μm)相比，用超薄接合接頭可以最小化熱阻，以實現高導熱性能。因此，使用超薄接合接頭可以充分展現CVD生長的金剛石的散熱能力，使得高功率電子和光電子裝置的性能得到進一步的優化。
基於Ag-In接合接頭所擁有的眾多優異材料性質，下面內容將詳細闡述本發明所述Ag-In TLP接合方法的優點。
如圖7中所示，在優選實施例中，Ag-In TLP接合接頭主要包括Ag2In IMC(γ相)13。具體地來講，Ag2In IMC層13的厚度大於Ag-In固溶體層14的厚度，並且同時大於第二Ag-In固溶體層15的厚度。因此，最終接頭的機械、熱學和化學性質類似於γ相Ag2In IMC的材料性質。根據圖6中所示的Ag-In二元相圖，γ相Ag2In IMC將通過固態相變過程在300℃轉化成ζ相Ag2In IMC。隨著溫度的升高，ζ相Ag2In IMC在高達600℃仍將完全保持在固態形式中。雖然Ag-In TLP接合接頭是在相對較低的接合溫度形成的，例如在實施例中180℃，但是Ag2In IMC形式的接合接頭的標準工作溫度應當至少高於300℃，該標準工作溫度滿足高功率和高溫電子裝置和光電子裝置的最基本的要求。通過比較高功率裝置的實際運轉工作性能，具有Ag2In IMC的接合接頭的導熱率比用傳統的Au-Sn共晶方法的接合接頭的導熱率效果更好。因此，預計Ag2In IMC形式的接合接頭具有相對較高的熱導率，對於高功率裝置的應用領域是高度有利的。
Ag2In IMC接合接頭的高溫穩定性也是十分優異的。Ag2In IMC接合接頭可以承受高溫存儲測試和熱迴圈測試，而不會產生明顯的熱退化現象。因此，在高溫工作環境下，Ag2In IMC接合接頭及其製造方法被認為是確保高功率裝置正常運轉工作的優異的候選技術。
Ag2In IMC接合接頭還具有出眾的化學穩定性。在升高的溫度下，Ag2In IMC接合接頭可以承受在空氣中的長時間退火過程，而不產生出任何氧化問題或退化現象。在化學蝕刻實驗中，層13-16中的材料可以在高氧化性的化學溶液(例如，HNO3、H2O2)下承受長時間的蝕刻製程。這展現出Ag2In IMC接合接頭良好的抗氧化性質。已知純銀可以容易地被諸如硫蒸氣、硫化氫(H2S)、二氧化硫(SO2)和硫化羰等含硫腐蝕氣體所腐蝕。腐蝕產物硫化銀(Ag2S)不利於含銀電子設備的長期可靠性和使用壽命。這樣的現象被稱作銀的銹蝕問題。最近的研究工作發現，當銀與銦合金化時，由於其合金金屬價帶的結構改變，從而使Ag2In IMC展現出完全的抗銹蝕性質。
當使用銀基材料作為高電壓使用環境下的互連材料時，電化學遷移(ECM)是另一被高度關注的可靠性問題。在高電場的驅動作用下，純銀傾向於形成樹枝狀晶或晶鬚，從而引起在長期使用中的潛在的短路失效故障。最近的研究工作已發現Ag2In IMC亦展現出完全的抗電化學遷移性質，在標準水滴測試(WDT)中展現了零洩漏電流的實驗效果。因此，Ag2In IMC接合接頭完全避免了銹蝕和電化學遷移的主要潛在問題，從而以其出眾的化學穩定性確保了裝置的長期可靠性。
接合接頭材料的機械強度決定所接合的半導體裝置的機械穩定性。通常，金屬間化合物在拉應力作用下通常自然表徵為脆性，所以在壓應力下的機械韌性會被用於評估其機械強度。在標準微壓痕測試中，在壓應力狀態下，Ag2In IMC展現出的一定程度的延展性，並且在最大力載荷(1000 gf)下都不會產生任何裂紋。而大多數常見的IMC(例如，Cu6Sn5)將在輕得多的測試壓力條件下破裂。因此，Ag2In IMC展現出高機械韌性，對於接合接頭的機械穩定性是高度有利的。另一方面，Ag2In IMC擁有類似於通常的硬焊料的機械性質，這意味著在長期使用中它不會存在潛變或疲勞失效問題。
鑒於以上觀點，本發明完全公開了所闡述的Ag-In TLP接合方法，以用來生產超薄冶金接頭的技術細節。與傳統的富金接合方法相比，所闡述的Ag-In TLP接合方法將大大降低的原材料成本，預計為高功率半導體裝置提供經濟實用的晶片貼裝方法與散熱解決方案。這種方法允許在相對低的溫度下實現連接而不使用任何助焊劑。因此，除了用作傳統的晶片到晶片接合方法之外，它也可以用作晶圓級(晶片到晶圓或晶圓到晶圓)接合方法，以增加在大規模生產中的良品量和生產效率。對於產業應用，本發明所闡述的Ag-In TLP接合方法可以被用於製造各種高功率電子裝置和高功率光電子裝置，諸如高功率雷射二極體(LD)、高功率發光二極體(LED)、垂直擴展腔面表面發射雷射器(VECSEL)、高功率金屬氧化物半導體場效應電晶體(MOSFET)等，其中裝置接頭所決定的散熱能力在很大程度上決定了上述裝置的整體性能。
如此描述了本發明內容，顯然可以以許多方式對本發明內容進行變體。不應將這些變化視為脫離本發明的精神和範圍，並且旨在將對於本領域技術人員而明顯的所有這類修改包括在後面的權利要求的範圍內。
1:半導體晶片 2,2’: 黏附層/擴散阻障層 3,3’: 黏附/CTE失配誘發應力補償層 5: 散熱安裝座 13: 均質的Ag 2In IMC層 14: Ag-In固溶體層 15: 第二Ag-In固溶體層 16: 非接合區域

Claims (38)

  1. 一種接合半導體裝置和散熱安裝座的Ag-In瞬態液相(TLP)方法，包括：在一半導體裝置的一底側形成一第一接合結構，包括：在所述半導體裝置的一底部上形成一第一Ag TLP接合層；在一散熱安裝座的一頂側形成一第二接合結構，包括：在所述散熱安裝座的一頂部上形成具有一第二Ag TLP接合層的多層結構，在所述第二Ag TLP接合層的一頂部上形成一中間瞬態AgIn2 IMC(金屬間化合物)層，在所述中間瞬態AgIn2 IMC層的一頂部上形成一In TLP接合層，以及在所述In TLP接合層的一頂部上形成一抗氧化AgIn2 IMC蓋層；在所述第一接合結構和所述第二接合結構上執行一Ag-In接合製程，從而將所述第一接合結構和所述第二接合結構轉化成一接合接頭，所述接合接頭包括具有與所述半導體裝置接觸的一第一Ag-In固溶體層、與所述散熱安裝座接觸的一第二Ag-In固溶體層以及被所述第一Ag-In固溶體層和所述第二Ag-In固溶體層夾在中間的一Ag2In IMC層的夾心接合結構，使得所述接合接頭連接所述半導體裝置和所述散熱安裝座，並且所述Ag2In IMC層的厚度大於所述第一Ag-In固溶體層的厚度，以及所述Ag2In IMC層的厚度大於所述第二Ag-In固溶體層的厚度。
  2. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中在所述半導體裝置的所述底側形成所述第一接合結構的整個步驟在僅單一的不間斷的真空循環下通過PVD(物理氣相沉積)被執行。
  3. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中在所述半導體裝置的所述底側形成所述第一接合結構的步驟還包括：在所述半導體裝置的所述底部上形成所述第一Ag TLP接合層的步驟之後，對所述第一接合結構和所述半導體裝置執行退火步驟。
  4. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中在所述散熱安裝座的所述頂側形成所述第二接合結構的整個步驟在僅單一的不間斷的真空循環下通過PVD被執行。
  5. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，還包括：在所述散熱安裝座的所述頂側形成所述第二接合結構之後和在對所述第一接合結構和所述第二接合結構執行Ag-In接合製程之前，在低於-20℃的溫度下儲存具有第二接合結構的所述散熱安裝座。
  6. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中形成所述多層結構的步驟包括：在所述散熱安裝座的所述頂部上形成一初始Ag TLP接合層；在形成所述初始Ag TLP接合層之後，在所述初始Ag TLP接合層的一頂部上形成一初始In TLP接合層，使得所述初始Ag TLP接合層的一部分與所述初始In TLP接合層的一部分反應，從而在所述第二Ag TLP接合層和所述In TLP接合層的一介面處形成所述中間瞬態AgIn2 IMC層；以及在所述初始In TLP接合層的一頂部上形成一Ag抗氧化蓋層，使得所述初始In TLP接合層的另一部分與所述Ag抗氧化蓋層反應，從而形成所述抗氧化AgIn2 IMC蓋層。
  7. 如請求項6所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中在所述初始Ag TLP接合層的所述頂部上形成所述初始In TLP接合層的步驟通過PVD以4nm/s至5nm/s範圍內的速率被執行。
  8. 如請求項6所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中形成所述抗氧化AgIn2 IMC蓋層的步驟包括形成厚度為所述Ag抗氧化蓋層的三倍厚的所述抗氧化AgIn2 IMC蓋層。
  9. 如請求項6所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中在所述散熱安裝座的所述頂部上形成所述初始Ag TLP接合層的步驟在僅單一的不間斷的真空循環下通過PVD被執行。
  10. 如請求項9所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中在所述散熱安裝座的所述頂側形成所述第二接合結構的步驟還包括：在所述散熱安裝座的所述頂部上形成所述初始Ag TLP接合層之後但是在所述初始Ag TLP接合層的所述頂部上形成所述初始In TLP接合層的步驟之前，對所述散熱安裝座和所述散熱安裝座的所述頂部上的所述初始Ag TLP接合層執行退火步驟。
  11. 如請求項10所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中在所述初始Ag TLP接合層的所述頂部上形成所述初始In TLP接合層的步驟和在所述初始In TLP接合層的一頂部上形成所述Ag抗氧化蓋層的步驟是在所述退火步驟之後形成的，並且在不同於所述單一的不間斷的真空循環的另一不間斷的真空循環下通過PVD被執行。
  12. 如請求項6所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中將所述第一接合結構和所述第二接合結構轉化成所述接合接頭的步驟包括： 在一第一預定溫度範圍中，以一第一加熱升溫速率從所述第一預定溫度範圍的最低溫度起，通過所述抗氧化AgIn2 IMC蓋層執行在所述第二接合結構的所述In TLP接合層和所述第一接合結構的所述第一Ag TLP接合層之間的固態交互擴散和反應，以及通過所述中間瞬態AgIn2 IMC層執行在所述第二接合結構的所述In TLP接合層和所述第二接合結構的所述第二Ag TLP接合層之間的固態交互擴散和反應，從而進一步生長所述第二接合結構的所述中間瞬態AgIn2 IMC層和所述抗氧化AgIn2 IMC蓋層。
  13. 如請求項12所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述第一加熱升溫速率在從1K/s至20K/s的範圍。
  14. 如請求項12所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中將所述第一接合結構和所述第二接合結構轉化成所述接合接頭的步驟還包括：在執行固態交互擴散和反應之後，在高於所述第一預定溫度範圍的一第二預定溫度範圍中，通過所述抗氧化AgIn2 IMC蓋層執行在所述第二接合結構的所述In TLP接合層和所述第一接合結構的所述第一Ag TLP接合層之間的液-固交互擴散和反應，以及通過所述中間瞬態AgIn2 IMC層執行在所述第二接合結構的所述In TLP接合層和所述第二接合結構的所述第二Ag TLP接合層之間的液-固交互擴散和反應，而所述中間瞬態AgIn2 IMC層和所述抗氧化AgIn2 IMC蓋層中的AgIn2 IMC經由包晶分解反應轉化成液相In和γ相固態Ag2In IMC，直到沒有包晶分解反應可以在所述第二預定溫度範圍中被執行。
  15. 如請求項14所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述中間瞬態AgIn2 IMC層和所述抗氧化AgIn2 IMC蓋層 中的AgIn2 IMC在所述第二預定溫度範圍內被完全轉化成液相In和γ相固態Ag2In IMC。
  16. 如請求項15所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述第二預定溫度範圍在180℃和205℃之間。
  17. 如請求項14所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中將所述第一接合結構和所述第二接合結構轉化成所述接合接頭的步驟還包括：在沒有包晶分解反應可以在所述第二預定溫度範圍中被執行之後，在一第三預定溫度範圍中，以一第一冷卻降溫速率從所述第三預定溫度範圍的最高溫度起，同時保持在所述接合接頭的預定同源溫度(Th)內執行均質化製程，從而形成具有所述Ag2In IMC層作為均質Ag2In IMC層的夾心Ag-In TLP接合結構，其中所述第三預定溫度範圍低於所述第二預定溫度範圍。
  18. 如請求項17所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述第一冷卻降溫速率低於所述第一加熱升溫速率。
  19. 如請求項17所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述第一冷卻降溫速率在從0.02K/s至1K/s的範圍，以及所述接合接頭的所述預定同源溫度(Th)大於0.4。
  20. 如請求項17所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，還包括：在所述Ag-In接合製程期間，對所述第二Ag-In固溶體層的非接合區域執行回流，從而形成與所述Ag2In IMC層的一橫向側壁和所述第二Ag-In固溶體層的一頂部表面接觸的Ag2In IMC和AgIn2 IMC的一複合材料層。
  21. 如請求項17所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中將所述第一接合結構和所述第二接合結構轉化成所述接合接頭的步驟還包括：在執行所述均質化製程之後，以一第二冷卻降溫速率從第四預定溫度範圍的最高溫度在所述第四預定溫度範圍中對所述夾心接合結構執行熱應力鬆弛製程。
  22. 如請求項21所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述第二冷卻降溫速率低於所述第一冷卻降溫速率。
  23. 如請求項21所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述第二冷卻降溫速率低於0.01K/s。
  24. 如請求項21所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中將所述第一接合結構和所述第二接合結構轉化成所述接合接頭的步驟還包括：除了所述熱應力鬆弛製程之外，還在約100℃執行接合後退火製程。
  25. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中執行所述Ag-In接合製程的步驟包括：將具有所述第一接合結構的所述半導體裝置放置在具有所述第二接合結構的所述散熱安裝座上方，其中所述第一接合結構面向所述第二接合結構並且所述第一接合結構被對稱地放置在所述第二接合結構上。
  26. 如請求項25所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相，其中執行所述Ag-In接合製程的步驟還包括：在所述Ag-In接合製程期間在所述第一接合結構和所述第二接合結構之間施加一靜態接合壓力。
  27. 如請求項26所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述靜態接合壓力在從100psi至300psi的範圍。
  28. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，還包括在所述Ag-In接合製程期間分別從所述半導體裝置的一頂側和所述散熱安裝座的一底側到所述In TLP接合層的中心維持對稱的溫度曲線和梯度。
  29. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述Ag-In接合製程在具有高於50mTorr的真空度的真空環境下被執行，或者在惰性氣體或還原性氣體環境下被執行。
  30. 如請求項1所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述半導體裝置包括在其底部的一第一金屬化層，並且形成所述第一Ag TLP接合層的步驟包括在所述第一金屬化層的一底部上形成所述第一Ag TLP接合層，以及所述散熱安裝座包括在其頂部的一第二金屬化層，並且形成所述多層結構的步驟包括在所述第二金屬化層的一頂部上形成所述第二Ag TLP接合層。
  31. 如請求項30所述的接合半導體裝置和散熱安裝座的Ag-In瞬態液相方法，其中所述第一金屬化層包括在所述半導體裝置的所述底部的一第一CTE(熱膨脹係數)失配誘發應力補償層，以及在所述第一CTE失配誘發應力補償層上方的一第一擴散阻障層，其中形成在第一金屬化層的所述底部上的所述第一Ag TLP接合層的步驟包括在所述第一CTE失配誘發應力補償層的一底部上形成所述第一Ag TLP接合層，以及 所述第二金屬化層包括在所述散熱安裝座的頂部的一第二CTE失配誘發應力補償層，以及在所述第一CTE失配誘發應力補償層的下方的一第二擴散阻障層，其中形成所述第二Ag TLP接合層的步驟包括在所述第二CTE失配誘發應力補償層的一頂部上形成所述第二Ag TLP接合層。
  32. 一種半導體結構，包括：一半導體裝置；一散熱安裝座；一接合接頭，所述接合接頭連接所述半導體裝置和所述散熱安裝座，其中所述接合接頭包括一夾心接合結構，並且所述夾心接合結構包括：與所述半導體裝置接觸的一第一Ag-In固溶體層；與所述散熱安裝座接觸的一第二Ag-In固溶體層；以及被所述第一Ag-In固溶體層和所述第二Ag-In固溶體層夾在中間的一Ag2In IMC(金屬間化合物)層，其中所述Ag2In IMC層的厚度大於所述第一Ag-In固溶體層的厚度並且所述Ag2In IMC層的厚度大於所述第二Ag-In固溶體層的厚度。
  33. 如請求項32所述的半導體結構，還包括與所述Ag2In IMC層的一橫向側壁和所述第二Ag-In固溶體層的一頂部表面接觸的一Ag2In IMC和AgIn2 IMC的複合材料層。
  34. 如請求項33所述的半導體結構，其中所述Ag2In IMC和AgIn2 IMC的複合材料層圍繞所述Ag2In IMC層的所述橫向側壁。
  35. 如請求項32所述的半導體結構，其中所述夾心接合結構具有等於或小於3μm的厚度。
  36. 如請求項32所述的半導體結構，其中 所述半導體裝置包括位於其底部並與所述第一Ag-In固溶體層接觸的一第一金屬化層，以及所述散熱安裝座包括位於其頂部並與所述第二Ag-In固溶體層接觸的一第二金屬化層。
  37. 如請求項36所述的半導體結構，其中所述Ag2In IMC層通過所述第一Ag-In固溶體層與所述第一金屬化層完全分離，並且所述Ag2In IMC層通過所述第二Ag-In固溶體層與所述第二金屬化層完全分離。
  38. 如請求項36所述的半導體結構，其中：所述第一金屬化層包括：在所述半導體裝置的所述底部並與所述第一Ag-In固溶體層接觸的第一CTE(熱膨脹係數)失配誘發應力補償層；以及在所述第一CTE失配誘發應力補償層的上方並透過所述第一CTE失配誘發應力補償層與所述第一Ag-In固溶體層完全分離的一第一擴散阻障層；以及所述第二金屬化層包括：在所述散熱安裝座的所述頂部並與所述第二Ag-In固溶體層接觸的一第二CTE失配誘發應力補償層；以及在所述第一CTE失配誘發應力補償層的下方並透過所述第二CTE失配誘發應力補償層與所述第二Ag-In固溶體層完全分離的一第二擴散阻障層。
TW109106997A 2019-05-07 2020-03-04 接合半導體裝置和散熱安裝座的銀銦瞬態液相方法及有銀銦瞬態液相接合接頭的半導體結構 TWI713175B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2019/031041 WO2020226626A1 (en) 2019-05-07 2019-05-07 Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint
WOPCT/US2019/031041 2019-05-07

Publications (2)

Publication Number Publication Date
TW202042356A TW202042356A (zh) 2020-11-16
TWI713175B true TWI713175B (zh) 2020-12-11

Family

ID=73051637

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106997A TWI713175B (zh) 2019-05-07 2020-03-04 接合半導體裝置和散熱安裝座的銀銦瞬態液相方法及有銀銦瞬態液相接合接頭的半導體結構

Country Status (8)

Country Link
US (2) US11373925B2 (zh)
EP (1) EP3753049B1 (zh)
JP (1) JP7021792B2 (zh)
KR (1) KR102315100B1 (zh)
CN (1) CN112204731B (zh)
ES (1) ES2928498T3 (zh)
TW (1) TWI713175B (zh)
WO (1) WO2020226626A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2606993A (en) * 2021-04-01 2022-11-30 Element Six Tech Ltd Laser diode assembly and a method of assembling such a laser diode assembly
CN115483120B (zh) * 2022-08-04 2024-04-09 北京理工大学 基于激光超声耦合的微连接工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200711069A (en) * 2005-01-07 2007-03-16 Rockwell Scient Licensing Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US20130001782A1 (en) * 2011-06-30 2013-01-03 Rohm Co., Ltd. Laminated high melting point soldering layer and fabrication method for the same, and semiconductor device
CN105103287A (zh) * 2013-03-26 2015-11-25 欧司朗光电半导体有限公司 借助于等温凝固反应来连接接合配对件以形成In-Bi-Ag连接层的方法和接合配对件的相应装置
TW201800239A (zh) * 2016-02-01 2018-01-01 三菱綜合材料股份有限公司 附有銀基材層之金屬構件、附有銀基材層之絕緣電路基板、半導體裝置、附有散熱片之絕緣電路基板及附有銀基材層之金屬構件之製造方法
TW201900892A (zh) * 2017-05-25 2019-01-01 綠點高新科技股份有限公司 焊料合金及焊料組成

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method
US7457120B2 (en) * 2004-04-29 2008-11-25 Samsung Sdi Co., Ltd. Plasma display apparatus
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
TWI288979B (en) * 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
CA2676218C (en) 2007-01-22 2016-01-19 University Of Maryland High temperature solder materials
US8968830B2 (en) * 2007-12-06 2015-03-03 Oerlikon Trading Ag, Trubbach PVD—vacuum coating unit
JP2013038330A (ja) 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
TWI446982B (zh) * 2011-12-20 2014-08-01 Ind Tech Res Inst 熱電模組之固液擴散接合結構及其製造方法
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9533889B2 (en) * 2012-11-26 2017-01-03 Nanotek Instruments, Inc. Unitary graphene layer or graphene single crystal
NO20141357A1 (no) * 2014-11-12 2016-05-13 Tegma As Fremgangsmåte for forhåndsprosessering av halvledende, termoelektriske materialer for metallisering, sammenkobling og binding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200711069A (en) * 2005-01-07 2007-03-16 Rockwell Scient Licensing Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US20130001782A1 (en) * 2011-06-30 2013-01-03 Rohm Co., Ltd. Laminated high melting point soldering layer and fabrication method for the same, and semiconductor device
CN105103287A (zh) * 2013-03-26 2015-11-25 欧司朗光电半导体有限公司 借助于等温凝固反应来连接接合配对件以形成In-Bi-Ag连接层的方法和接合配对件的相应装置
TW201800239A (zh) * 2016-02-01 2018-01-01 三菱綜合材料股份有限公司 附有銀基材層之金屬構件、附有銀基材層之絕緣電路基板、半導體裝置、附有散熱片之絕緣電路基板及附有銀基材層之金屬構件之製造方法
TW201900892A (zh) * 2017-05-25 2019-01-01 綠點高新科技股份有限公司 焊料合金及焊料組成

Also Published As

Publication number Publication date
US20220005744A1 (en) 2022-01-06
JP7021792B2 (ja) 2022-02-17
JP2021526727A (ja) 2021-10-07
CN112204731B (zh) 2024-07-05
EP3753049B1 (en) 2022-09-21
ES2928498T3 (es) 2022-11-18
KR20200130229A (ko) 2020-11-18
EP3753049A4 (en) 2020-12-23
US11373925B2 (en) 2022-06-28
CN112204731A (zh) 2021-01-08
EP3753049A1 (en) 2020-12-23
US11894284B2 (en) 2024-02-06
KR102315100B1 (ko) 2021-10-19
US20220084903A1 (en) 2022-03-17
WO2020226626A1 (en) 2020-11-12
TW202042356A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
TWI514522B (zh) 副載置片及其製造方法
US11894284B2 (en) Semiconductor structure having silver-indium transient liquid phase bonding joint
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
TWI756106B (zh) 固晶接合結構及其形成方法
TWI703645B (zh) 焊接接頭、及焊接接頭的形成方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
JP2008211101A (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
TWI810567B (zh) 接合結構及其形成方法
US8377797B1 (en) Method for bonding of semiconductor component to a substrate
JP2007288001A (ja) 半導体装置及びその製造方法、並びに半導体装置用部材
Zheng et al. Die attach for high temperature electronics packaging
CN113385805B (zh) 一种纯Al作为中间材料层的65％碳化硅颗粒增强铝基复合材料的焊接方法
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
Chen et al. Design and Fabrication of Silver Solid Solution Layer on Silicon and Its Solid-State Bonding Applications
JP6579551B2 (ja) 合金接合材による接合層構造及びその形成方法、並びに該接合層構造を有する半導体装置及びその製造方法
Wu et al. High temperature Ag-In joints between Si chips and aluminum
Tang et al. LED Die-Bonded on the Ag/Cu Substrate by a Sn-BiZn-Sn Bonding System
CN112652601A (zh) 半导体器件和用于制造半导体器件的方法
Liu et al. Materials in high power semiconductor laser packaging
TWM651995U (zh) 固晶接合結構
Hsu et al. Fluxless Tin Bonding Process With Suppressed Intermetallic Growth