JP2007288001A - 半導体装置及びその製造方法、並びに半導体装置用部材 - Google Patents
半導体装置及びその製造方法、並びに半導体装置用部材 Download PDFInfo
- Publication number
- JP2007288001A JP2007288001A JP2006115023A JP2006115023A JP2007288001A JP 2007288001 A JP2007288001 A JP 2007288001A JP 2006115023 A JP2006115023 A JP 2006115023A JP 2006115023 A JP2006115023 A JP 2006115023A JP 2007288001 A JP2007288001 A JP 2007288001A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor device
- submount substrate
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Abstract
【課題】熱応力が低減された半導体装置及びその製造方法、並びに半導体装置用部材を提供する。
【解決手段】第1の主面に第1の電極46を有するサブマウント基板40と、前記第1の電極上に設けられ、3層以上のSn層31、33、35とAg層32とCu層34とを含む第1の金属積層体30と、を備え、前記Ag層はSn層に挟まれ、前記Cu層はSn層に挟まれたことを特徴とする半導体装置用部材100。
【選択図】図4
【解決手段】第1の主面に第1の電極46を有するサブマウント基板40と、前記第1の電極上に設けられ、3層以上のSn層31、33、35とAg層32とCu層34とを含む第1の金属積層体30と、を備え、前記Ag層はSn層に挟まれ、前記Cu層はSn層に挟まれたことを特徴とする半導体装置用部材100。
【選択図】図4
Description
本発明は、半導体装置及びその製造方法、並びに半導体装置用部材に関する。
InGaAlP系やAlGaAs系材料を用いた半導体素子のマウントには、AuSn共晶組成を有するAuSn合金半田が用いられている。この場合、金(Au)が80重量%、スズ(Sn)が20重量%であるとその融点は約278℃である。InGaAlP系やAlGaAs系材料は、GaN系材料と比べて、ヤング率が小であるのでマウントなどの素子実装工程における熱応力に対する許容度が大であり、AuSn合金からなる半田を用いても特性及び信頼性の確保が可能である。
一方、ヤング率が大である材料からなる半導体素子をパッケージに実装する場合、熱応力を低減することが特性及び信頼性を確保するために重要である。例えば、GaNのヤング率は2.9×1011N/m2であり、GaAsの約3.4倍、Auの約3.7倍と大きい。このために、半導体装置の構造および製造工程における熱応力低減が重要となる。
すなわち、マウントに用いる半田の融点は、AuSnの融点よりもさらに低いことが望ましい。また、使用温度範囲において組成変化を生じることなく、かつ動作時において熱抵抗が低いことがより好ましい。しかしながら、例えばインジウム(In)とAuとの合金は低融点であるが、熱抵抗が高いと共に常温の近傍においても組成変化を生じるなど半導体素子の実装に対して十分ではない。
一方、SnAgCuBi合金からなり融点が217℃近傍である鉛フリー半田によるプリント配線板への半田付け方法の技術開示例がある(特許文献1)。しかしながらこの開示例は、半導体素子の実装に対しては十分ではない。
特許第3514670号公報
本発明は、熱応力が低減された半導体装置及びその製造方法、並びに半導体装置用部材を提供する。
本発明の他の一態様によれば、第1の主面に第1の電極を有するサブマウント基板と、前記第1の電極上に設けられ、3層以上のSn層とAg層とCu層とを含む第1の金属積層体と、を備え前記Ag層はSn層に挟まれ、前記Cu層はSn層に挟まれたことを特徴とする半導体装置用部材が提供される。
また、本発明の他の一態様によれば、Au電極を有する半導体素子と、第1の主面に第1の電極を有するサブマウント基板と、を備え、前記Au電極と前記サブマウント基板の前記第1の電極とは、SnAgCuAu合金からなる半田により接着されていることを特徴とする半導体装置が提供される。
本発明により、熱応力が低減された半導体装置及びその製造方法、並びに半導体装置用部材が提供される。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、本発明の第1具体例にかかる半導体装置の模式断面図である。
半導体素子20は、半導体積層体24の下面に第1電極22を、半導体積層体24の上面に第2電極26をそれぞれ有する。第1電極22は、例えば主としてAu電極として半田10の濡れ性を確保することが好ましい。半導体素子20としては、化合物半導体からなる発光素子、半導体レーザ装置、HEMT(High Electron Mobility Transisitor)、HBT(Heterojunction Bipolar Transistor)などがあるがこれらに限定されることはない。
図1は、本発明の第1具体例にかかる半導体装置の模式断面図である。
半導体素子20は、半導体積層体24の下面に第1電極22を、半導体積層体24の上面に第2電極26をそれぞれ有する。第1電極22は、例えば主としてAu電極として半田10の濡れ性を確保することが好ましい。半導体素子20としては、化合物半導体からなる発光素子、半導体レーザ装置、HEMT(High Electron Mobility Transisitor)、HBT(Heterojunction Bipolar Transistor)などがあるがこれらに限定されることはない。
半導体素子20を金属ブロック62の上に直接マウントすると、例えばマウント後の降温工程において、半導体素子20と金属ブロック62との熱膨張係数差による熱応力が生じる。この熱応力はヤング率に比例するので、半導体積層体24がヤング率の大であるInGaAlN系などの場合、熱応力を低減する構造が好ましい。本具体例においては、サブマウント材44の下面に第3電極42を有し、サブマウント材44の上面に第4電極46を有したサブマウント基板40を用いることにより熱応力を低減している。すなわち半導体素子20の第1電極22とサブマウント基板40の第4電極とがSnAgCuAu合金からなる半田10を用いて接着されている。さらに、サブマウント基板40の第3電極42と、金属ブロック62上に設けられた第5電極64とがSnAgCuAu合金からなる半田12を用いて接着されることがより好ましい。なお、本具体例において半田10および半田12の組成比を同じとする。
このサブマント基板40に用いられるサブマウント材44としては、窒化アルミニウム(AlN)や炭化珪素(SiC)を用いることができる。熱膨張係数は、AlNにおいて5.27×10−6/℃、SiCにおいて3.0×10−6/℃であり、いずれも金属ブロック62より一桁近く低減することができる。この結果、金属ブロック62との間での直接的な熱応力の影響を低減できる。
また、AlN及びSiCの熱伝導率は200w/m・K以上と高いので、半導体素子20の動作温度を低減できる。この結果、半導体素子20の温度特性及び信頼性の改善が可能となる。
次に、半導体素子20の実装工程における熱応力低減について説明する。
半導体積層体24上にはAuを含む第1電極22が設けられており、サブマウント材44上には第4電極46が設けられている。この両電極は半田10で接着される。これら半導体素子20、サブマウント基板40を構成する材料間において、熱膨張係数は異なるので熱応力を低減するにはより低温で接着することが好ましい。同様に、サブマウント基板40と金属ブロック62との接着においても低温で接着することが好ましい。
半導体積層体24上にはAuを含む第1電極22が設けられており、サブマウント材44上には第4電極46が設けられている。この両電極は半田10で接着される。これら半導体素子20、サブマウント基板40を構成する材料間において、熱膨張係数は異なるので熱応力を低減するにはより低温で接着することが好ましい。同様に、サブマウント基板40と金属ブロック62との接着においても低温で接着することが好ましい。
一般に、InGaAlP系やAlGaAs系の半導体素子のマウントには、Auが約80重量%、Snが約20重量%である共晶構造の合金からなる半田が広く使われている。この場合、融点は約278℃である。InGaAlN系材料のヤング率は大きいので熱応力の影響が大きい。
本具体例においては、Sn、銀(Ag)、銅(Cu)薄膜からなる金属積層体及びAu薄膜を用いてAuSnより融点の低い合金からなる半田10,12を構成している。すなわち、少量のAg、Cu、及びAuを含むSnAgCuAu合金を構成することにより、278℃以下の融点を実現している。図1に表した半田10及び12は、このような組成の合金からなり278℃以下の融点が制御性良く得られる。なお、上述した個々の金属の融点は、Snが232℃、Agが962℃、Cuが1083℃である。半田の組成に関しては、後に詳細に説明する。
本具体例においては、Sn、銀(Ag)、銅(Cu)薄膜からなる金属積層体及びAu薄膜を用いてAuSnより融点の低い合金からなる半田10,12を構成している。すなわち、少量のAg、Cu、及びAuを含むSnAgCuAu合金を構成することにより、278℃以下の融点を実現している。図1に表した半田10及び12は、このような組成の合金からなり278℃以下の融点が制御性良く得られる。なお、上述した個々の金属の融点は、Snが232℃、Agが962℃、Cuが1083℃である。半田の組成に関しては、後に詳細に説明する。
次に、SnAgCuAu合金の形成プロセスを含む半導体装置の製造方法について説明する。
図2は、サブマウント基板40の両面に金属層を形成する工程を説明する模式図である。まず、サブマウント材44の両面には、チタン/白金/金(Ti/Pt/Au)などからなる第3電極42及び第4電極46が設けられる。この場合、半田が設けられる最上層は濡れ性が良いことが重要である。このために、最上層は金層とする。
図2は、サブマウント基板40の両面に金属層を形成する工程を説明する模式図である。まず、サブマウント材44の両面には、チタン/白金/金(Ti/Pt/Au)などからなる第3電極42及び第4電極46が設けられる。この場合、半田が設けられる最上層は濡れ性が良いことが重要である。このために、最上層は金層とする。
さらに、第4電極46上からボンディングワイヤにより端子への接続を行うために、半導体素子20が接着される位置近傍にのみ金属層を選択的に形成することが好ましい。このために、例えばレジストパターニングまたは金属マスクなどによりマスク材70を用いて金属層を蒸着する。図2に表した具体例の場合、例えば、Sn層31(厚み1.000μm))、Ag層32(厚み0.063μm)、Sn層33(1.000μm)、Cu層34(0.012μm)、Sn層35(0.925μm)が矢印の向きに連続的に蒸着される。この場合、Sn:Cu:Ag:Auの重量組成比が合金化後の所定比となるように、それぞれの重量が設定される。
なお、図2に表したようにAg層32の両側にSn層31、33を配置し、Cu層34の両側にSn層33、35を配置することにより、少量であるAg、Cu、及びAuをより均一に多量のSnと合金化できる。また、レジストを用いたパターニングにより半導体素子20の位置のみに金属層を残すことができる。同様に、サブマウント基板40の第4電極42にもSn層55、Cu層54、Sn層53、Ag層52、Sn層51が矢印の向きにほぼ全面にわたって蒸着される。
図3は、金属層が形成された分離前のサブマウント基板40の模式斜視図である。
サブマウント基板40の第1の主面の第4電極46の上に、金属積層体30が形成されおり、第2の主面(裏面)の第3電極(図示せず)の上に、金属積層体50が形成されている。このあと、破線の位置をダイシングすることにより、個々のサブマウント基板に分離できる。なお、図3の状態あるいは分離後の状態のサブマウント基板40を不活性ガス雰囲気中に保存するとSn層やAg層の酸化を抑制することができるので、電極との濡れ性をより良好にできる。
サブマウント基板40の第1の主面の第4電極46の上に、金属積層体30が形成されおり、第2の主面(裏面)の第3電極(図示せず)の上に、金属積層体50が形成されている。このあと、破線の位置をダイシングすることにより、個々のサブマウント基板に分離できる。なお、図3の状態あるいは分離後の状態のサブマウント基板40を不活性ガス雰囲気中に保存するとSn層やAg層の酸化を抑制することができるので、電極との濡れ性をより良好にできる。
図4は、半導体素子20を、分離されたサブマウント基板40及びヒートシンク60に接着する工程を表す模式図である。ここで、図1と同様の構成要素には同一番号を付して詳細な説明を省略する。
金属積層体30及び50がサブマント基板40の両面に設けられた半導体装置用部材100と半導体素子20とを水平方向において位置決めを行った後、半導体素子20と、サブマウント基板40との間に矢印の方向に垂直方向に適正な荷重が加えられる。同様に、ヒートシンク60と、サブマウント基板40との間にも矢印の方向に適正な荷重が加えられる。この後、積層体30及び50を構成するSn層、Ag層、Cu層、Auの重量組成比により決まる融点まで昇温することにより、半導体素子20、サブマウント基板40、及びヒートシンク60が接着される。金属積層体30及び50は、融点以上において10秒以内で合金化するので半田の酸化を抑制できる。なお、サブマウント基板を用い場合、ヒートシンクとサブマウントを先に接着する方法や、半導体素子とサブマウントを先に接着する方法がある。これらはいずれも接着工程を2回行うために工程が増加するとともに
高温保持時間が長くなる。これに対して、本具体例においては1回で短時間に接着が可能である。
金属積層体30及び50がサブマント基板40の両面に設けられた半導体装置用部材100と半導体素子20とを水平方向において位置決めを行った後、半導体素子20と、サブマウント基板40との間に矢印の方向に垂直方向に適正な荷重が加えられる。同様に、ヒートシンク60と、サブマウント基板40との間にも矢印の方向に適正な荷重が加えられる。この後、積層体30及び50を構成するSn層、Ag層、Cu層、Auの重量組成比により決まる融点まで昇温することにより、半導体素子20、サブマウント基板40、及びヒートシンク60が接着される。金属積層体30及び50は、融点以上において10秒以内で合金化するので半田の酸化を抑制できる。なお、サブマウント基板を用い場合、ヒートシンクとサブマウントを先に接着する方法や、半導体素子とサブマウントを先に接着する方法がある。これらはいずれも接着工程を2回行うために工程が増加するとともに
高温保持時間が長くなる。これに対して、本具体例においては1回で短時間に接着が可能である。
このあと降温するが、融点が低いので熱応力は低減されており、初期特性や信頼性が改善される。なお、金属積層体30及び50において、Ag層とCu層との位置はこれに限定されず、上下関係及び相対距離を変えても良い。また、金属積層体30及び50の厚み、すなわち半田10及び12の厚みの範囲は、1乃至10μmが好ましく、2乃至4μmがより好ましい。1μmより小であると接着強度が弱く、10μmより大であると周囲へのはみ出しを生じる。
図5は、第1具体例にかかる半導体装置の模式斜視図である。
例えば、半導体素子20がInGaAlN系半導体レーザである場合、半導体素子20の上面に設けられた第2電極26がボンディングワイヤ84によりヒートシンク60へ接続される。一方、サブマウント基板40の上面に設けられた第4電極46は、ボンディングワイヤ80により端子82へ接続される。半田10及び12は、SnAgCuAu合金からなっており278℃より低い融点とできるので、応力により特性や信頼性に影響を受けやすい半導体レーザ装置や半導体発光装置に好適である。特に、InGaAlN系半導体のようなヤング率の大きな材料からなる半導体装置において好適である。さらに、その組成は安定しており熱抵抗の上昇を抑制できる。
例えば、半導体素子20がInGaAlN系半導体レーザである場合、半導体素子20の上面に設けられた第2電極26がボンディングワイヤ84によりヒートシンク60へ接続される。一方、サブマウント基板40の上面に設けられた第4電極46は、ボンディングワイヤ80により端子82へ接続される。半田10及び12は、SnAgCuAu合金からなっており278℃より低い融点とできるので、応力により特性や信頼性に影響を受けやすい半導体レーザ装置や半導体発光装置に好適である。特に、InGaAlN系半導体のようなヤング率の大きな材料からなる半導体装置において好適である。さらに、その組成は安定しており熱抵抗の上昇を抑制できる。
また、半導体レーザ素子において発光層(図示せず)に近い主面をサブマウント基板40と接着する「アップサイドダウン構造」とすると、動作温度をより低減することができる。この場合、半導体積層体(図示せず)の断面において発光層近傍がサブマウント基板40上の第4電極46と近接するが、金属積層体30の形状を半導体素子20のそれと近づけることにより半田10のはみ出しが抑制され短絡などが低減できる。
次に、SnAgCuAu合金について説明する。
図6は、SnAgCuから構成される3元相平衡図におけるSnリッチ領域近傍の拡大図である。
図6の左下隅の原点はSn100%を表し、横軸はCuの重量%、縦軸はAgの重量%をそれぞれ表す。すなわち、図6の左下方はSnリッチ領域、右方はCu6Sn5リッチ領域、左上方はAg3Snリッチ領域であり、液相との境界を表す液相面90、91、92は、組成変化につれて変化する曲面から構成される。各領域に表された等温線93、94、95により、液相面が交差している曲線部の矢印方向に沿って合金の共晶点である融点が低下することがわかる。3液相面の交差点近傍であるSn95.8重量%、Ag3.5重量%、Cu0.7重量%において、融点は約218℃となる。この組成比近傍の3元金属を混合または積層し、昇温液相化後に徐々に降温すると、約218℃において固相合金層が形成される。
図6は、SnAgCuから構成される3元相平衡図におけるSnリッチ領域近傍の拡大図である。
図6の左下隅の原点はSn100%を表し、横軸はCuの重量%、縦軸はAgの重量%をそれぞれ表す。すなわち、図6の左下方はSnリッチ領域、右方はCu6Sn5リッチ領域、左上方はAg3Snリッチ領域であり、液相との境界を表す液相面90、91、92は、組成変化につれて変化する曲面から構成される。各領域に表された等温線93、94、95により、液相面が交差している曲線部の矢印方向に沿って合金の共晶点である融点が低下することがわかる。3液相面の交差点近傍であるSn95.8重量%、Ag3.5重量%、Cu0.7重量%において、融点は約218℃となる。この組成比近傍の3元金属を混合または積層し、昇温液相化後に徐々に降温すると、約218℃において固相合金層が形成される。
また、図6より、半導体素子20の実装工程において熱応力低減効果の大きい278℃より低い融点を有する合金の3元合金は、Ag8.0重量%以下、Cu2.2重量%以下、Sn89.8%以上であることがわかる。特に、Ag5.5重量%以下、Cu1.5重量%以下、Sn93.0重量%以上とすると融点を250℃以下とできる。
本具定例において、半田10及び12はAu電極からなる第1電極22と接着される。この結果、Sn、Ag、CuのほかにAuが加わって4元合金とできる。少量のAuの添加により融点の微調整が可能となる。この場合、示差熱分析によれば、Au2.0重量%以下であることが好ましいことが判明した。
以上説明したように、Snと比較して少量であるAg、Cu、及びAuを含み、かつ、はみ出しがなく、熱抵抗を低減するためにより薄く均一に溶融された半田付けを行うには、組成が一定で1乃至10μm厚のペレット状半田を用いることが可能であればよい。しかし、各金属の融点や蒸気圧が異なるので、組成を一定にした合金を例えば真空蒸着法などで形成することは容易ではない。また、10μm以下のペレット状半田を用いるマウント工程も容易ではない。従って、本具体例においては、図3及び図4に関して前述したように、合金ではなく個々の金属の積層体30及び50を用いている。このようにすれば、膜厚制御により、安定した組成比とすることが可能であり、自動制御された蒸着装置を用いることにより積層構造がより高精度で得られるのでより好ましい。またこのような積層体においては合金化が均一に進行するので、Auもより均一に合金化することができる。
図7は、金属積層体50がより多く積層された例を表す模式断面図である。
本具体例においては、サブマウント基板40の第3電極42上に、Sn層59、Cu層58、Sn層57、Ag層56、Sn層55、Cu層54、Sn層53、Ag層52、Sn 層51が順に所定の組成比となるように設けられている。このようにして10μm以上の厚い金属積層体50も形成できる。さらに積層数を多くすることもできる。このようにして、均一な組成を有しより厚い半田による接着が可能となる。また、この場合、Ag層とCu層の位置が逆であっても良い。
本具体例においては、サブマウント基板40の第3電極42上に、Sn層59、Cu層58、Sn層57、Ag層56、Sn層55、Cu層54、Sn層53、Ag層52、Sn 層51が順に所定の組成比となるように設けられている。このようにして10μm以上の厚い金属積層体50も形成できる。さらに積層数を多くすることもできる。このようにして、均一な組成を有しより厚い半田による接着が可能となる。また、この場合、Ag層とCu層の位置が逆であっても良い。
図8は、本発明の第2具体例にかかる半導体装置を表す模式図である。なお、図1に関して前述したものと同様の構成要素には、同一番号を付して詳細な説明を省略する。
本具体例においては、金属積層体30は、半導体素子20の第1電極22の上に設けられている。この場合、ウェーハ上において金属積層体30を設けることにより、特に半導体素子20と金属積層体20との濡れ性を改善できる。一方、サブマウント基板40の第3電極42上には、金属積層体50が設けられ、半導体装置用部材101が形成される。ヒートシンク60上に、半導体装置用部材101と半導体素子20とを水平方向において位置決めを行った後、適正な荷重を加えることにより接着がなされる。この第2具体例においても、熱応力低減に関しては同様な効果が得られる。
本具体例においては、金属積層体30は、半導体素子20の第1電極22の上に設けられている。この場合、ウェーハ上において金属積層体30を設けることにより、特に半導体素子20と金属積層体20との濡れ性を改善できる。一方、サブマウント基板40の第3電極42上には、金属積層体50が設けられ、半導体装置用部材101が形成される。ヒートシンク60上に、半導体装置用部材101と半導体素子20とを水平方向において位置決めを行った後、適正な荷重を加えることにより接着がなされる。この第2具体例においても、熱応力低減に関しては同様な効果が得られる。
また、第1及び第2具体例における熱応力の低減効果以外にも、パッケージへの実装工程における温度低減により、半導体素子20内部における不純物濃度、キャリア濃度、界面状態などの変動が抑制できるので半導体装置の特性安定化が可能となる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これら具定例に限定されない。例えば、半導体装置を構成する半導体素子、サブマウント基板、半導体装置用部材、合金半田、ヒートシンクなどのサイズ、材質、形状などに関して当業者が各種設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
10・・・半田、12・・・半田、20・・・半導体素子、22・・・第1電極、30・・・金属積層体、40・・・サブマウント基板、46・・・第4電極、50・・・金属積層体、60・・・ヒートシンク、100・・・半導体装置用部材、101・・・半導体装置用部材
Claims (5)
- 第1の主面に第1の電極を有するサブマウント基板と、
前記第1の電極上に設けられ、3層以上のSn層とAg層とCu層とを含む第1の金属積層体と、
を備え、
前記Ag層はSn層に挟まれ、前記Cu層はSn層に挟まれたことを特徴とする半導体装置用部材。 - 前記サブマウント基板は第2の主面に第2の電極を有し、前記第2の電極上に設けられ、3層以上のSn層とAg層とCu層とを含む第2の金属積層体を備え、
前記第2の金属積層体において、Ag層はSn層に挟まれ、前記Cu層はSn層に挟まれたことを特徴とする請求項1記載の半導体装置用部材。 - Agは8.0重量%以下、Cuは2.2重量%以下、Auは2.0重量%以下、Snは89.8重量%以上の組成比であることを特徴とする請求項1または2記載の半導体装置用部材。
- Au電極を有する半導体素子と、
第1の主面に第1の電極を有するサブマウント基板と、
を備え、
前記Au電極と前記サブマウント基板の前記第1の電極とは、SnAgCuAu合金からなる半田により接着されていることを特徴とする半導体装置。
- Au電極を有する半導体素子と、請求項1乃至3記載の半導体装置用部材とを水平方向に位置決めを行う工程と、
前記Au電極と、前記第1の金属積層体と、を接触させる工程と、
前記第1の金属積層体を構成する混合した合金の融点以上に加熱することにより前記Au電極と前記サブマウント基板とをSnAgCuAu合金からなる半田により接着する工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006115023A JP2007288001A (ja) | 2006-04-18 | 2006-04-18 | 半導体装置及びその製造方法、並びに半導体装置用部材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006115023A JP2007288001A (ja) | 2006-04-18 | 2006-04-18 | 半導体装置及びその製造方法、並びに半導体装置用部材 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007288001A true JP2007288001A (ja) | 2007-11-01 |
Family
ID=38759469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006115023A Pending JP2007288001A (ja) | 2006-04-18 | 2006-04-18 | 半導体装置及びその製造方法、並びに半導体装置用部材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007288001A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013013933A (ja) * | 2011-06-30 | 2013-01-24 | Rohm Co Ltd | 積層化高融点半田層およびその形成方法、および半導体装置 |
JP5608824B2 (ja) * | 2011-12-27 | 2014-10-15 | パナソニック株式会社 | 接合構造体 |
JP2018190863A (ja) * | 2017-05-09 | 2018-11-29 | パナソニックIpマネジメント株式会社 | 実装構造体 |
JP2019029394A (ja) * | 2017-07-26 | 2019-02-21 | 住友電気工業株式会社 | キャリア実装構造 |
-
2006
- 2006-04-18 JP JP2006115023A patent/JP2007288001A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013013933A (ja) * | 2011-06-30 | 2013-01-24 | Rohm Co Ltd | 積層化高融点半田層およびその形成方法、および半導体装置 |
JP5608824B2 (ja) * | 2011-12-27 | 2014-10-15 | パナソニック株式会社 | 接合構造体 |
JP2018190863A (ja) * | 2017-05-09 | 2018-11-29 | パナソニックIpマネジメント株式会社 | 実装構造体 |
JP7016015B2 (ja) | 2017-05-09 | 2022-02-04 | パナソニックIpマネジメント株式会社 | 実装構造体 |
JP2019029394A (ja) * | 2017-07-26 | 2019-02-21 | 住友電気工業株式会社 | キャリア実装構造 |
JP2022062119A (ja) * | 2017-07-26 | 2022-04-19 | 住友電気工業株式会社 | キャリア実装構造 |
JP7338713B2 (ja) | 2017-07-26 | 2023-09-05 | 住友電気工業株式会社 | キャリア実装構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588419B2 (ja) | パッケージ | |
WO2006098454A1 (ja) | サブマウントおよびその製造方法 | |
US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US8021929B2 (en) | Apparatus and method configured to lower thermal stresses | |
TW200829361A (en) | Connecting material, method for manufacturing connecting material, and semiconductor device | |
CN109755208B (zh) | 一种接合材料、半导体装置及其制造方法 | |
JP2008258459A (ja) | 発光装置及びその製造方法 | |
JP4961165B2 (ja) | 電子部品搭載用基板、電子部品および電子装置 | |
JP5028217B2 (ja) | 光素子搭載方法 | |
JP2007288001A (ja) | 半導体装置及びその製造方法、並びに半導体装置用部材 | |
JP5976379B2 (ja) | 電子機器及びその製造方法 | |
JP2006278463A (ja) | サブマウント | |
JP5526336B2 (ja) | 半田層及びそれを用いたデバイス接合用基板並びにその製造方法 | |
EP3753049B1 (en) | Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint | |
WO2003069743A1 (fr) | Embase et dispositif a semiconducteur | |
JP5479667B2 (ja) | 半導体パワーモジュール | |
JP2000150574A (ja) | 半導体装置及び半田による接合方法 | |
JP2001127375A (ja) | 光半導体素子搭載用サブマウント | |
JP6345347B2 (ja) | 半導体装置、半導体装置の製造方法、及び接合材料 | |
JP2005271059A (ja) | 接合構造体および接合構造体の製造方法 | |
US20060057404A9 (en) | Solder film manufacturing method, heat sink furnished with solder film, and semiconductor-device-and-heat-sink junction | |
US9123704B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
JP4528510B2 (ja) | 半導体レーザ素子用サブマウント | |
JPS635550A (ja) | 半導体装置 |