KR20150041003A - 유동성 셀프 어셈블리 및 전기 컴포넌트 기판을 위한 듀얼 솔더 층 및 그를 이용한 방법 - Google Patents

유동성 셀프 어셈블리 및 전기 컴포넌트 기판을 위한 듀얼 솔더 층 및 그를 이용한 방법 Download PDF

Info

Publication number
KR20150041003A
KR20150041003A KR1020157005436A KR20157005436A KR20150041003A KR 20150041003 A KR20150041003 A KR 20150041003A KR 1020157005436 A KR1020157005436 A KR 1020157005436A KR 20157005436 A KR20157005436 A KR 20157005436A KR 20150041003 A KR20150041003 A KR 20150041003A
Authority
KR
South Korea
Prior art keywords
solder
self
assembly
electrical component
layer
Prior art date
Application number
KR1020157005436A
Other languages
English (en)
Other versions
KR102092775B1 (ko
Inventor
제프리 세레
앨런 레네프
아담 스카치
Original Assignee
오스람 실바니아 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 실바니아 인코포레이티드 filed Critical 오스람 실바니아 인코포레이티드
Publication of KR20150041003A publication Critical patent/KR20150041003A/ko
Application granted granted Critical
Publication of KR102092775B1 publication Critical patent/KR102092775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0646—Solder baths
    • B23K3/0669—Solder baths with dipping means
    • B23K3/0684—Solder baths with dipping means with means for oscillating the workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

유동성 셀프 어셈블리, 전기 컴포넌트 기판에 대한 듀얼 솔더 층, 및 이를 채용하는 방법이 설명된다. 듀얼 솔더 층은, 전기 컴포넌트 기판의 솔더 패드 상에 배치된 기저 솔더의 층 상에 배치된 셀프-어셈블리 솔더의 층을 포함한다. 셀프-어셈블리 솔더는 제 1 온도 미만의 액상선 온도를 갖고, 기저 솔더는 제 1 온도 보다 높은 고상선 온도를 갖는다. 셀프-어셈블리 솔더는 전기 컴포넌트들로 하여금 기판에 부착하게 하기 위해 유동성 셀프 어셈블리 방법 동안 제 1 온도에서 액체화한다. 부착 이후에, 기판은 배쓰로부터 제거되고 가열되어, 기판상에서 컴포넌트와 솔더 패드 사이에 최종 전기 솔더 접속을 형성하는 복합 합금을 형성하기 위해 기저 솔더와 셀프 어셈블리 솔더가 결합한다.

Description

유동성 셀프 어셈블리 및 전기 컴포넌트 기판을 위한 듀얼 솔더 층 및 그를 이용한 방법{DUAL SOLDER LAYER FOR FLUIDIC SELF ASSEMBLY AND ELECTRICAL COMPONENT SUBSTRATE AND METHOD EMPLOYING SAME}
관련 출원들에 대한 상호-참조
본 출원은, 발명의 명칭이 "DUAL SOLDER LAYER FOR FLUIDIC SELF ASSEMBLY AND ELECTRICAL COMPONENT SUBSTRATE AND METHOD EMPLOYING SAME"으로 2012년 8월 2일에 출원된 미국 가특허 출원 일련 번호 제61/678,933호를 우선권으로 주장하며, 상기 가출원의 전체 내용들은 인용에 의해 본원에 포함된다.
셀프 어셈블리를 이용한 전자 컴포넌트들의 배치는 전자 어셈블리들의 대량 생산을 위해 중요한 접근방식이 되고 있다. 예를 들어, RFID(radio-frequency identification) 태그들의 생산시에 유동성(fluidic) 셀프 어셈블리(SA; self assembly)를 이용하는 것은 잘 알려져 있다. 그 접근방식에서, 별개의 치수들(distinct dimensions) 및 사다리꼴 형상들을 갖는 1밀리미터 이하의 통합 패키지들(sub-millimeter integrated package)은 교반된 유체(agitated fluid)에 넣어지고, 이 교반된 유체 내에서 이러한 패키지들은 기판상의 특정 매칭 오목부들(depressions)에 끼워 맞춰진다. 오목부들에 고정되지 않은 패키지들은 제거되고 그리고 모두 매칭될 때까지 다시 넣어진다. 그런 다음, 전자 패키지들 위에 도체 스트립들을 마스킹하고 증착함으로써 회로 접속들이 형성된다. 이러한 접근방식은, 대량에서는 잘 동작하지만, 매우 특정하게 기하학적으로-형상화된 컴포넌트들 또는 패키지들 그리고 그 패키지들을 수용하도록 특별히 에칭되어야만 하는 기판들을 요구한다.
연구된 더욱 일반적인 접근방식은, 특정하게-형상화된 패키지들을 요구하지 않고 더 표준적인 컴포넌트들을 이용할 수 있다. 이러한 접근방식에서, 컴포넌트들은 교반된 유체로 넣어지고, 이 교반된 유체 내에서 이러한 컴포넌트들은 다양한 접근방식들을 이용하여 접촉(contact) 및 부착(adherence)을 통해 기판상의 적절한 위치들을 찾는다. 예를 들어, 친수성 재료와 소수성 재료가 컴포넌트들 그리고 원하는 기판 위치들, 또는 본딩 사이트들 상에 코팅될 수 있어서, 부품들(parts)이 적절한 위치들을 찾을 시에, 동일한 코팅들, 즉, 친수성(hydrophilic)-친수성 또는 소수성(hydrophobic)-소수성이 접촉할 때 이 부품들이 서로 달라붙는 경향이 있게 되며; 혼합된 코팅들은 서로 달라붙지 않는다. 유체를 교반하는 것은 또한, 이것이 컴포넌트들의 모션을 랜덤화했기 때문에 필수적이며, 이는 이 컴포넌트들로 하여금 기판의 모든 영역들과의 접촉 시도들을 행하도록 허용한다. 게다가, 컴포넌트들이 첫 번째 시도에서 서로 달라붙지 않는 경우, 교반은 컴포넌트들로 하여금 이들이 최종적으로 본딩 사이트를 찾을 때까지 수많은 시도들을 행하도록 허용한다.
셀프 어셈블리를 달성하기 위한 최선의 방식들 중 하나의 방식은, 컴포넌트들을 제자리로(into place) 끌어당기기 위해 금속 콘택 상에서 솔더의 강한 습식 효과들을 이용함에 의한 것이다. 다른 SA 본딩 재료들과는 다르게, 솔더는 또한 높은 윤활성(lubrication)을 가지며; 이는, 컴포넌트가 솔더와 접촉을 행할 때, 컴포넌트가 최소한의 마찰로 최소의 에너지 구성을 찾을 수 있다는 것을 함축한다. 이러한 습식 효과는, 솔더가 액체일 때 일어나며, 이에 따라, 컴포넌트들의 셀프 어셈블리는 솔더의 용융점을 초과하여 행해져야만 한다. 솔더 SA의 경우에서, 기판 및 전자 컴포넌트들을 액체 내에 침지하여, 이 액체로 하여금 그들의 포지션들에 컴포넌트들을 운반하도록 허용한다. 솔더 습식 효과는, 컴포넌트들이 기판 상에서 용융된 솔더와 접촉할 때 발생하여, 이 컴포넌트들을 그들의 최종 포지션으로 끌어당기고 이들을 보유한다. 특히, 바인딩 에이전트로서 솔더 플럭스들을 이용하는 것은 그들의 낮은 정도의 윤활성으로 인해 SA에 대해서는 유용하지 않다는 것에 주목한다.
솔더 SA의 경우, 낮은 용융 온도 솔더(Tm<150℃, 여기서 Tm은 용융점임)가 여러가지 이유로 이용된다. 하나의 이유는, 물과 같은 단순히 더 낮은 점도의 무독성 유체들이 이용하기 쉽지만 명백하게는 그 끓는점 미만의 온도들을 요구한다는 점이다. 게다가, 전자 또는 광-전자 컴포넌트들이 통상적인 SA 운행들에서 대략 1분 정도에 뜨거운 액체 내에 침지되기 때문에, 고온들은 컴포넌트들을 손상시킬 수 있다. 유감스럽게도, 매우 낮은 온도의 솔더들은(Tm<100℃) 일반적으로 Bi를 요구하는데, 이 Bi는 대체로 불량한 본딩 그리고 이에 따라 컴포넌트들의 신뢰불가한 장기간의 부착을 유도한다. Sn-In과 같은 솔더 조성들은 Tm=145℃를 가질 수 있지만, 다시 한 번, 컴포넌트들의 장기간 부착을 위한 신뢰가능한 본딩은 허용되지 않는다. 또한, 이러한 낮은 용융점들을 갖는 솔더들의 이용은, 그 동작 온도가 이러한 낮은 온도 솔더들의 용융점에 근접할 수 있거나 또는 심지어 이를 초과할 수 있는, LED(light emitting diode)들과 같은 컴포넌트들의 장기간 동작에 대해서는 문제의 소지가 있을 수 있다.
Morris 등에 의한 미국 특허 공개 제2010/0139954호는, 신뢰가능한 더 높은 온도 솔더들을 컴포넌트들에 영구적으로 전기 본딩하기 위한 방법들을 여전히 제공하면서 실용 온도들에서 솔더 또는 유체 기반-SA가 수행될 수 있는 접근방식을 개시한다. 이러한 접근방식은, 상이한 기능들을 수행하는 다수의 사이트들을 이용한다. 특히, 컴포넌트 상의 중심 사이트(central site)는 SA 바인딩 사이트용으로 이용되는 한편, 부품 경계들에 더 가깝게 공간적으로 분리된 사이트들은 전기 본딩을 위해 이용된다. 일반적으로, 전기 본딩 사이트들은 솔더 범프들이다. 모든 콘택들은 컴포넌트의 저부에 있으며, 기판상의 매칭 사이트들과 합치(mate)하도록 설계된다. 기판상의 중심 바인딩 사이트는, 액체화될 때(liquefied) 반구형 형상을 형성하는 저온 솔더(또는 다른 재료)를 지지한다. 액체일 때 중심 SA 솔더의 높이는 고체 전기 솔더 범프들의 높이를 초과한다. 솔더 범프들은 중심 바인딩 사이트 솔더보다 더 높은 온도에서 용융한다. 설명된 실시예에서, 공융(eutectic) Bi-Sn 솔더(Tm=138℃)는 전기 컴포넌트들 상에서 솔더 범프들에 바인딩하는 SA 바인딩 사이트들에 대해 채용된다. 솔더 범프들은, 신뢰가능하고 높은 도전성의 전기 접속들을 형성하기 위해 잘 알려진 공융 Sn-Pb(Tm=183℃)로 구성된다. 어셈블리는 2개의 단계들로 수행된다. 제 1 단계에서, 컴포넌트들 및 기판은, 중심 SA 바인딩 사이트상에서의 재료 또는 솔더의 용융점을 초과하지만 솔더 범프들의 용융점 미만인 온도에 있는 유동성 배쓰 내에 위치된다. 중심 패드들 상으로의 셀프-어셈블리는 액체 배쓰 내에서 수행된다. 컴포넌트들이 기판상에 있는 중심 SA 솔더에 접촉할 때, 컴포넌트 콘택의 추가적인 습윤으로 인해 불룩한(bulging) 프로파일은 완화된다. 어셈블링된 기판은 컴포넌트 위치들을 고정시키기 위해 냉각된다. 다음으로, 기판은, 온도들이 컴포넌트들 상에서의 콘택들에 도달하기 위해 이에 따라 확장해야만 하는 솔더 범프들의 용융점을 초과하는 리플로우 오븐(reflow oven)으로 위치된다. 이러한 접근방식은 더욱 신뢰가능한 그리고 더 높은 도전성을 갖는 전기적 접속들을 허용하지만, 컴포넌트들 및 기판들은 추가적인 콘택들 및 패드들을 요구하여 더 큰 제작 복잡성을 유도한다. 보다 중요하게는, 이러한 방법의 실제 응용들은, SA 바인딩 사이트들을 오직 저온 솔더로 코팅하기 위한 솔더 범프들 및 추가적인 솔더 마스크들을 갖는 컴포넌트들을 요구한다. 이는, 더 긴 전반적인 제조 시간들 및 비용으로 유도하며, 이들 둘 다는 SA가 완화시켜야만 한다. 이러한 방법과 함께 다른 문제들도 발생하는데, 이는 SA 솔더들 및 전기 본딩 솔더들의 물리적 높이 변화들이 프로세스와 호환가능해야만 하기 때문이다.
본 발명의 목적은 종래 기술의 단점들을 제거하는 것이다.
본 발명은, 셀프 어셈블리(SA)를 위한 저온 솔더의 이점들을, 최종으로 더욱 신뢰가능한 접합(joint)을 행하기 위해 더 높은 온도의 리플로우가능한 솔더와 결합시킴으로써 전술한 문제들을 해결한다.
본 발명은, 2-층 방법을 채용하며, 이러한 방법에 의해 유동성의 솔더-기반 셀프 어셈블리가 저온에서 발생할 수 있는 한편, 더욱 신뢰가능한 것으로 알려진 더 높은 온도의 솔더들을 이용하여 최종적인 솔더링이 행해질 수 있다. 게다가, 앞서 설명된 분리된 전기적 콘택/바인딩 사이트 접근방식과는 다르게, 동일한 콘택 패드를 통해 셀프 어셈블리 및 전기 접속들이 행해질 수 있다. 이는, 컴포넌트 콘택 및 기판 패드 구성들에 있어서의 훨씬 더 많은 유연성을 허용한다. 추가적으로, 저온 솔더 및 고온 솔더 둘 다가 동일한 본딩 패드에 적용되기 때문에, 어셈블리 프로세스가 간단하여(straightforward), 어셈블리 시간을 감소시키고 비용을 저감시킨다.
솔더의 2개 층들은 각각의 전기 콘택을 위해 이용된다. 어떠한 다른 콘택들도 요구되지 않는다. 이에 따라, 콘택들은 둘 다 SA 바인딩 사이트들 및 솔더 접속 사이트들로서 기능한다. 기저층 솔더는 높은 신뢰도 및 높은 전기적 도전성에 적합하다. 통상적으로, 이는 리플로우에 이용된 솔더일 수 있다. 제 2의 상부 층은 저온 용융 솔더 또는 SA에 이용된 액체 금속이다. 일 실시예에서, 이러한 상부의 저온 SA 솔더 층은 기저층보다 더 얇을 수 있고, 그 비율들은 수반되는 솔더들의 조성들에 의존한다. 그러나, 이것이 본 발명에서 확정적인 제약은 아니다. 이러한 방식은, 저온 SA 솔더 층으로 하여금 냉각 이후에 셀프 어셈블리 단계 동안 기판에 컴포넌트들을 용융하여 본딩하도록 허용할 것이다. 적절한 위치들에서 부품들이 이미 본딩되어 있기 때문에, 냉각된 기판은 솔더의 양 층들이 용융할 수도 있는 리플로우 오븐 또는 다른 수단 내에서 기저 솔더 층의 용융점을 초과하는 온도들까지 재가열될 수도 있다. 솔더들의 적절한 선택을 통해, 2개의 솔더 층들은 단독으로 저온 SA 솔더를 통해서만 가능할 수도 있는 더욱 신뢰가능한 그리고 더 높은 도전성 접합을 혼합 및 형성할 수 있을 것이다.
본 발명의 양상에 따르면, 듀얼 솔더 층을 갖는 적어도 하나의 솔더 패드를 포함하는 전기 컴포넌트 기판이 제공되며, 여기서 듀얼 솔더 층은 셀프-어셈블리 솔더의 제 1 층 및 기저 솔더의 제 2 층을 포함하고, 기저 솔더의 제 2 층은 솔더 패드 상에 배치되고 그리고 셀프 어셈블리 솔더의 제 1 층은 제 2 기판 상에 배치되며, 여기서 셀프-어셈블리 솔더는 제 1 온도 미만의 액상선 온도(liquidus temperature)를 갖고, 기저 솔더는 제 1 온도보다 더 높은 고상선 온도(solidus temperature)를 갖는다.
본 발명의 다른 양상에 따르면, 유동성 셀프 어셈블리를 위한 방법이 제공되는데, 이 방법은:
(a) 전기 컴포넌트 기판을 획득하는 단계 ― 기판은 듀얼 솔더 층을 갖는 적어도 하나의 솔더 패드를 포함하고, 듀얼 솔더 층은 셀프-어셈블리 솔더의 제 1 층 및 기저 솔더의 제 2 층을 포함하고, 기저 솔더의 제 2 층은 솔더 패드 상에 배치되고, 셀프-어셈블리 솔더의 제 1 층은 제 2 층 상에 배치되며, 여기서 셀프-어셈블리 솔더는 제 1 온도 미만의 액상선 온도를 갖고 그리고 기저 솔더는 제 1 온도보다 높은 고상선 온도를 가짐 ―;
(b) 셀프-어셈블리 솔더가 액체화하도록, 제 1 온도의 유체 배쓰 내에 전기 컴포넌트 기판 및 적어도 하나의 전기 컴포넌트를 침지하는 단계;
(c) 전기 컴포넌트가 액체화된 셀프-어셈블리 솔더에 부착하도록, 유체 배쓰를 교반하는(agitating) 단계;
(d) 유체 배쓰로부터 전기 컴포넌트 기판을 제거하는 단계;
(e) 기저 솔더 및 셀프-어셈블리 솔더가 복합 합금(composite alloy)을 형성하기 위해 결합하도록, 기저 솔더의 고상선 온도보다 높은 제 2 온도까지 전기 컴포넌트 기판을 가열하는 단계; 및
(f) 전기 컴포넌트 기판상에서 전기 컴포넌트와 솔더 패드 사이에 전기 솔더 접속을 형성하기 위해 복합 합금을 냉각시키는 단계를 포함한다.
일 실시예에서, 제 1 온도는 약 150℃ 미만이고, 더욱 바람직하게는 약 100℃ 미만이다.
다른 실시예에서, 셀프-어셈블리 솔더 대 기저 솔더의 질량비는, 1 미만이고, 더욱 바람직하게는 0.5와 1 사이이다.
도 1a 내지 도 1c는 본 발명에 따른 2-층, 솔더-기반 셀프-어셈블리 기판 및 방법의 일 실시예를 개략적으로 예시한다.
도 2a 및 도 2b는, 셀프-어셈블리(SA) 솔더들 및 기저 솔더들 각각에 대한 예시적인 2원계 상 도면들이다.
도 3은, Ga-Sn에 대한 2원계 상 도면이다.
도 4는, Ga-Zn에 대한 2원계 상 도면이다.
도 5는, Ga-In에 대한 2원계 상 도면이다.
도 6은, Sn(0.5)-Ga(0.5)에 대한 리플로우 이후에 복합 솔더 내 원소들의 계산된 질량 분율의 그래프적 표현이다.
도 7은, Sn(0.21)-Ga(0.79)에 대한 리플로우 이후에 복합 솔더 내 원소들의 계산된 질량 분율의 그래프적 표현이다.
본 발명의 더 나은 이해를 위해, 다른 그리고 추가적인 목적들, 이점들 및 그 능력들과 함께, 앞서-설명된 도면들과 함께 취해진 후술하는 개시 및 첨부된 청구항들에 대한 참조가 행해진다.
이러한 발명에 따른 전기 컴포넌트 기판의 일 실시예를 채용하는 셀프-어셈블리 방법의 실시예가 도 1a 내지 도 1c에서 예시된다. 예시의 목적으로, 우리는 동일한 일-콘택 컴포넌트들의 SA를 고려한다. 2-층 솔더가 전기 컴포넌트 기판(18)의 솔더 패드들(16)에 이미 적용되어 있다. 도 1a에서, 컴포넌트들(10)이 액체 배쓰(20) 내에 배치되고, 그 액체 배쓰의 온도는 상부 SA 솔더 층(12)의 용융점을 초과하지만 기저 솔더 층(14)의 용융점 미만이다. 이에 따라, 상부 SA 솔더 층(12)은 배쓰의 온도에서 액체인 반면, 기판(18) 상의 솔더 패드(16)에 부착된 기저 솔더 층(14)은 고체로 남아 있다. 일반적으로, 배쓰(20)는 컴포넌트들, 솔더들, 또는 기판 재료들에 반응하지 않거나 또는 손상을 가하지 않는 물 또는 에틸렌 글리콜과 같은 유체들로 이루어진다. 유체는, 기판상에서 솔더 사이트들에 대한 컴포넌트 부착의 확률을 증가시키기 위해 대개 교반된다. 컴포넌트들(10)은, 액체화된 상부 SA 솔더 층(12)이 효율적으로 습윤될 금 또는 다른 귀금속들로 코팅된 자신의 전기 콘택들을 갖는다. 바람직하게는, 컴포넌트들(10)은 LED 다이들이다.
일정 시간 이후에, 부품들 전부 또는 대부분은 원하는 솔더 바인딩 사이트들에 부착되었을 것이며, SA 프로세스는 종결된다. 원하는 부착 수율을 달성하는데 필요한 시간은 교반 레이트(agitation rate), 액체 배쓰의 물리적 파라미터들, 온도, 솔더 표면 에너지들, 컴포넌트 콘택 특징들, 및 다른 요인들에 의해 결정된다. 다음으로, 기판은 SA 솔더가 고형화하도록 허용하기 위해 냉각된다. 일부 실시예들에서, 배쓰로부터 기판을 제거할 때 컴포넌트들이 분리(detaching)되는 것을 방지하기에 액체 SA 솔더의 바인딩 강도가 충분히 높다고 가정하면, SA 솔더는 고형화하도록 요구되지 않는다. 고형화된 SA 솔더의 경우의 결과적인 구성이 도 1b에 도시된다.
최종 단계에서, 컴포넌트들(10)이 솔더 패드들(16)로의 전기 솔더 접속들(22)을 형성하도록, 기저 솔더 층(14)이 용융된다. 이는, 당업계에 알려진 다양한 방법들에 의해 달성될 수 있지만, 통상적으로 원하는 시간-온도 프로파일들을 갖는 리플로우 오븐을 통해서 기판을 통과시키는 것으로 이루어진다. 이 최종 리플로우 기간 동안, 기저 솔더 층 및 SA 솔더 층 둘 다는, 조성이 지금 두 솔더들의 혼합물로 이루어진 액체를 형성하기 위해 용융한다. 냉각 동안, 용융된 솔더는 원하는 전기적 그리고 기계적 특성들을 갖는 새로운 조성의 합금으로 구성된 전기적 솔더 접속들(22)을 형성하는 것을 고형화할 것이다. 이는 도 1c에 도시된다.
2개의 솔더들이 복합 합금을 형성하기 때문에, 기저 솔더 및 SA 솔더 둘 다의 조성들 및 몰분율들은 적당하게 선택되어야만 한다. SA 솔더에 요구되는 낮은 용융점을 위해 가능한 재료들은, 낮은 유독성(Hg, Pb, Sb, 및 Cd-프리), 신뢰가능한 SA에 대한 높은 표면 에너지, 및 기저 솔더에 이용될 수도 있는 공통의 Pb-프리 리플로우 솔더들로의 용해를 갖는 시스템들을 바람직하게 포함한다. 기저 솔더로의 SA 솔더의 용해는, SA 솔더의 몰분율이 너무 크지 않은 경우(10% 미만이 통상적임)에 대개 가능하다. 대안적으로, 솔더들이 공융(eutectic) 상에 있도록 SA 솔더 및 기저 솔더들의 몰 농도들을 선택할 수 있지만; 이는 각각의 솔더 패드 상의 SA 및 기저 솔더 질량비들의 세심한 모니터링을 요구한다. 이에 따라, 공융 방법은 덜 바람직하다. 제 3 방법에서, SA 솔더 몰분율은 10%보다 큰, 아마도 50% 또는 그 초과의 값을 가질 수 있다. 고형화된 조성은, 비록 기저 솔더의 오리지널 합금과는 상이할지라도, 새로운 합금을 형성한다. 이는, SA 솔더의 적용이 최소 제약되어 기판이 단지 액체 SA 솔더 배쓰에 접촉하는 간단한 "티닝(tinning)" 방법들에 의해 적용될 수 있기 때문에, 바람직한 방법이다.
수많은 경우들에서, 심지어는 실온에 가까운 온도에 있는 SA 배쓰를 갖는 것이 바람직할 수 있다. 이는 일반적으로, 주로 Ga, In, Bi, 및 Sn으로 이루어진 순수 원소 또는 금속 합금들로 SA 솔더를 제한할 수도 있는데, 이는 이러한 구성성분들의 수많은 합금들이 심지어 100℃ 미만의 용융점들을 갖는 것으로 알려져 있기 때문이다. 특히, 순수 Ga 또는 Ga-합금들의 이용은, 갈륨의 낮은 유독성 및 29.8℃의 매우 낮은 용융점으로 인해 특히 유리할 수 있다. Ga는 또한 다른 합금들에도 용해가능하다. 바람직하게, 기저 솔더는, 크리프(creep) 또는 산화작용과 같은 장기간 실패를 최소화하기 위해 예상되는 동작 온도를 훨씬 초과하지만 그러나 임의의 컴포넌트 또는 기판 손상 임계치 훨씬 미만의 용융점을 갖는 솔더이다.
제 1 실시예에서, SA 솔더는 기저 솔더보다 더 낮은 용융점을 갖는 것으로 선택된다. 공융, 2원계, 또는 다른 물리적 요인들 또는 특성들이 되는 것과 같은 조성들에 관한 어떠한 요건들도 충족되지 않는다. 특히, 셀프-어셈블리 프로세스는 온도 T1>TSA ,L에서 발생하고, 여기서 TSA ,L은 SA 솔더의 액상선 온도이다. 추가적으로, 기저 솔더는, 자신의 고상선 온도 TB ,S>T1가 되도록 선택된다. 게다가, 리플로우 또는 최종 부착 프로세스 동안, 최종 전기 솔더 접속들을 형성하기 위한 온도 T2는, 기저 솔더에 대한 액상선보다 높거나 또는 T2>TB ,L이며, 초기 SA 솔더 합금의 액상선 온도를 언제나 초과할 것이다. 최종 기준은, 온도 T2가 또한 액체 상태로 전체 SA 및 기저 솔더 용액을 유지하기에 충분히 높아야만 하는데; 즉, T2>Tcomp ,L이며, Tcomp,L은 SA 및 기저 솔더들의 액체 용액들로부터 형성하는 최종 복합 합금의 액상선 온도이다.
예시의 목적으로, 도 2a 및 도 2b는, 앞서 정의된 온도들과 함께, 2원계 SA 및 기저 솔더 합금들 각각에 대한 2개의 가상의 상 도면들을 도시한다. SA 솔더는 컴포넌트들 A 및 B로 이루어진 2원계 합금인 것으로 가정되며, 여기서 조성들은 B의 포괄적인 0% 내지 100%의 범위에 있다. 유사하게, 기저 솔더는 컴포넌트들 C 및 D로 이루어지는 것으로 가정되며, 여기서 조성들은 D의 포괄적인 0% 내지 100%의 범위에 있다. 이 예시에서, SA 및 기저 솔더들은 조성들 xA+(1-x)B 및 yC+(1-y)D을 각각 갖는 것으로 가정되고, 여기서 x 및 y는 A 및 C의 개별적인 몰분율들이다. SA 솔더의 경우, 고체 형상은 A-풍부 α 상 또는 용액 그리고 B-풍부 β 상의 혼합물들로 이루어진다. SA 및 기저 솔더들에 대한 공융 조성들을 선택하는 것은, 복합 SA 및 기저 합금들의 최종 조성이 솔더링된 컴포넌트들의 최종의 신뢰가능한 특성들을 결정하기 때문에 필수적으로 유리한 것은 아니라는 점에 주목한다.
일반적으로, 이 실시예에 대한 SA 솔더 시스템들은, 순수 금속, 2원계, 3원계, 또는 (후술하는 낮은 용융점 원소들: Ga, In, Bi, Se, Sn, 및 Zn 중 적어도 하나를 이용하는) 더 많은 원계들의 합금들로 이루어질 수 있다. 안티몬은 또한 일부 적용들에서는 가능하지만, 그 유독성은 Ga, In, Bi, Sn, 및 Zn보다 크다. 알칼리 금속들은 일반적으로 매우 낮은 용융점들을 갖지만, 그들의 반응성은 솔더에 매우 바람직하지 않다. SA 솔더 합금들은 또한, Ag, Au, Al, Cu, Ge, Ni, 또는 Si를 포함하는(그러나, 이에 한정하지 않음) 원소들의 적은 불순물들(<1%)을 포함할 수 있다. 이러한 불순물들은 대개, 이들이 SA 솔더의 용융점을 증가시킬 것이지만 2층 시스템이 더 높은 리플로우 온도까지 가열됨에 따라서 최종 복합 솔더 특성들 또는 용해 거동을 강화시킬 필요가 있을 수 있기 때문에 SA 솔더에 대해 바람직하지 않다. 게다가, 이러한 불순물들은 실제 솔더 시스템들의 경우 불가피할 수 있다.
본 발명의 다음 실시예들의 경우, 우리는 가능한 한 낮은 용융점을 갖지만 최종 조성 솔더 결합에서 바람직하지 않은 특성들을 발생시키지 않을 SA 솔더 조성들을 고려한다. 기저 솔더는 호환가능한 리드-프리 솔더가 바람직하다. SA 솔더에 대한 원소 선택들의 수를 감소시키기 위해, 우리는 낮은 유독성 솔더들: Ga, In, Bi, 및 Sn (표 1)에서 유용한 가장 낮은 용융점 원소들을 고려한다. 인듐은 일반적으로 솔더 결합들에서 크리프를 유도하며 아마도 대부분의 적용들에서 회피되어야만 한다는 점에 주목한다. 이는 또한 고가이다. 그러나, 특정한 인듐 조성들은 양호한 솔더 특성들을 갖는 것으로 도시되어 이에 따라 2 층 솔더 셀프-어셈블리에서는 유용하다.
표 1. 셀프-어셈블리 솔더들에 대한 주요 원소들
Figure pct00001
2-층 솔더 셀프-어셈블리에 대한 하나의 중요한 특징은 SA 솔더 MSA 대 기저 솔더 MB의 질량비 RM이며, 여기서 RM=MSA/MB이다. 일반적으로 이러한 비율은, SA 솔더가 SA 솔더 용융점을 합리적인 값들에서 유지하기 위해 상당한 양의 낮은 용융 원소를 보통 함유하기 때문에, 1 보다 훨씬 미만일 것이다. 반면에, 이러한 원소들은 일반적으로, 컴포넌트들이 주변 온도들을 초과하여 동작할 때 크리프 및 다른 이슈들을 최소화하기 위해 필요한 합리적인 솔더 특성들 및 더 높은 용융점들을 갖기 위해 최종 복합 솔더에서 더 작은 질량 분율들을 갖는다. 그러나, 셀프-어셈블리는, 질량비 RM가 1/2 또는 그 초과에 근접한 경우에 더 잘 맞다(suited). 이는, 적절한 바인딩 사이트들을 형성하기 위해 액체 배쓰 내 컴포넌트들에 충분히 용융된 재료가 제시되어야만 하기 때문이다. 게다가, SA 솔더의 적용은 일반적으로 용융된 형상으로 행해질 것이어서 하부에 놓인(underlying) 고체 기저 솔더를 강하게 습윤시킬 것이며; 이에 따라, SA 솔더의 제어된 소량의 적용은 더욱 어렵다. 추가적으로, 기저 및 SA 솔더들의 전체 양을, 종래의 일-층 리플로우 또는 다른 솔더 프로세스들과 유사하게 유지시키기 원할 것이다. 이에 따라, 더 많은 양들의 SA 솔더의 증착을 수용하기 위해 기판상에 대량의 기저 솔더를 위치시키는 것은 현실적이지 않다. 이러한 개념들을 염두에 두고, 우리는 다음 실시예들에서 2-층 솔더 셀프-어셈블리를 위한 예시적인 실제 시스템들을 고려한다.
제 2 실시예의 경우, 우리는 Bi 2원계 합금들을 고려한다. Bi-Sn은, 이것이 57 중량% Bi에서 139℃의 공융 온도를 갖기 때문에, 최상의 선택들 중 하나이다. Bi 솔더들이, 취성(brittleness) 및 완화된 독성(moderate toxicity)을 포함하는 약간의 신뢰도 트레이드오프들을 갖는 반면에, 이들은 특정 2-층 셀프 어셈블리 프로세스들에서의 적용들을 가질 수 있다. 이에 따라, 우리는 다량 MSA의 SA 솔더에 대해 Bi(58)-Sn(42) 공융 솔더를 이용할 수 있다. 모든 아주 적은 솔더 합금 조성들은 중량 퍼센트(wt.%) 단위임을 주목한다. 예를 들어, Bi(58)-Sn(42)는 58중량% Bi 및 42중량% Sn을 함유한다. 호환가능한 기저 솔더의 경우, 우리는 Sn-Ag 또는 Sn-Ag-Cu의 호환가능한 합금들을 이용할 수 있다. 우리가 예를 들어 상업적으로 이용가능한 합금(인듐 회사) Sn(96.5)-Ag(3.0)-Cu(0.5)(TL = 220℃)을 이용한다면, 리플로우 이후에 복합 솔더는 198-212℃의 범위에서 용융점을 갖는 잘 알려진 시스템 Sn(90)-Ag(2.0)-Bi(7.5)-Cu(0.5)에 가까울 것이다. 이는, 리플로우 본딩에 적합하며, LED들과 같은 컴포넌트들에 대해 허용가능한 온도 범위 내에 있다.
SA 솔더 대 기저 솔더의 요구되는 질량 분율 RM은, 이하의 공식
Figure pct00002
으로 찾을 수 있고,
여기서, xBi - SA는 SA 솔더 내 Bi의 질량 농도이고, xBi - Comp는 리플로우 이후에 복합 솔더 내 질량 농도이다. 복합 솔더 내에서의 7.5% Bi의 경우, SA 솔더 대 기저 솔더의 질량 분율은 대략 0.15이다. 최종 복합 솔더 조성은, 원하는 조성에 너무 멀지 않은 Sn(89.4%)-Ag(2.6)-Bi(7.5)-Cu(0.4)이다.
일반적으로, 우리는 SA 솔더의 증착에 이로울 수 있는 SA 솔더의 더 높은 질량 분율들과 셀프-어셈블리 요건들 사이에서 트레이드-오프들을 행할 것인 한편, 더 낮은 질량 분율들은 Bi 함량을 감소시켜 더 나은 조성 솔더 특성들을 부여할 것이다. 예를 들어, 솔더 Sn(91.8)-Ag(3.4)-Bi(4.8)는 200-216℃의 범위 내의 용융점을 갖는 양호한 장기간 전기 및 열적 특성들을 나타내었다. 이 경우, 리플로우를 위해 약간은 높지만 허용가능한 수준인 221℃의 용융점을 갖는 Sn(96.5)-Ag(3.5) 공융 합금(인듐 회사 제조)의 기저 솔더를 이용하여 시작할 것이다. 원하는 질량 분율 RM = 0.090을 가지고, 결과로 초래되는 조성 솔더는 원하는 Sn(92.0)-Ag(3.2)-Bi(4.8)에 매우 가깝다.
일반적으로, 유용한 리플로우 온도들을 달성하기 위해 최소 80% 그리고 바람직하게는 90% 초과의 Sn 질량 농도들을 가지고, 기저 솔더에 대한 다양한 이용가능한 Sn-Ag 합금들과 함께, SA 솔더에 대한 공융 Sn-Bi 합금을 이용할 수 있다. 추가적으로, 3원계 합금들 Sn(42)-Bi(57)-Ag(1.0)과 같은 공융 Sn-Bi 합금에 대한 변동들이 2원계 공융에 매우 근접한 용융 온도(Ti = 140℃)를 갖지만, 추가적인 원하는 특성들을 가질 수 있다. 이러한 3원계 합금들은 상업적 제품들에 이용되어 왔다.
제 3 실시예에서, 우리는 In을 갖는 합금들을 고려하며, 이는 최종 복합 솔더 합금에 대한 양호한 솔더 특징들을 부여할 수 있다. 형태 Sn-Ag-Bi-In의 4원계 합금들이 연구되어 왔으며, 여기서 In 질량 농도는 2.5-8.0%로부터 다양했다. 특히, 더 높은 In 조성 Sn(88)-Ag(3.5)-Bi(0.5)-In(8)이, 합리적인 고상선 용융점TS=165℃ 및 TL=206℃의 액상선 점을 갖는 동시에, 장기간 테스팅 시에 양호한 강도 및 결합 신뢰도를 가지는 것으로 발견되었다. In이 낮은 용융점을 갖기 때문에(표 1), 이는 SA 솔더에 매우 유용하고 그리고 Bi-기반 SA 솔더들 보다는 SA 솔더 대 기저 솔더의 더욱 균형맞춰진 질량비를 허용할 수 있다.
In-기반 SA 솔더에 대한 양호한 선택은, Bi-Sn 공융보다 약간 낮은 용융점 Tm=120℃을 갖는 공융 In(50.9)-Sn(49.1) 합금이다. In의 경우에 대해 식(1)으로부터, 우리는 질량 분율 RM=0.195이고, 원하는 기저 솔더 조성은 Sn(96.2)-Ag(4.2)-Bi(0.6)인 것으로 발견한다. 이러한 4원계 합금에 대한 액상선 점은, Ag3Sn 상의 형성으로 인해 바람직한 것보다 약간 더 높은 약 235℃이다. 기저 솔더 내 Ag 농도를 3.5%로 감소시키는 것은, 약 220℃의 더 나은 액상선 포인트를 부여한다. 기저 솔더 내에서 Sn의 밸런스를 변경하는 것 그리고 감소된 Ag 농도를 이용하는 것은, 앞서 설명된 솔더에 가까운 특성들을 가져야 하는 최종 복합 솔더 Sn(88.6)-Ag(2.9)-Bi(0.5)-In(8)를 부여한다. 더욱 일반적으로, 다양한 In-Bi-Sn 및 In-Bi 합금들은 In-Sn 공융보다 훨씬 더 낮은 용융점들을 가지며 적절한 기저 솔더 조성을 갖는 SA 솔더들에 대해 유용하다는 점에 주목한다.
제 4 실시예에서, 우리는 다른 솔더 합금들과 함께 첨가제로서 이용될 때의 갈륨의 매우 낮은 용융점(표 1) 및 바람직한 금속(metallurgical) 특성들로 인해 SA 솔더에 대해 Ga 합금들을 고려한다. 매우 낮은 Ga 용융점은, 넓은 범위의 Ga 합금들이 또한 넓은 조성 범위에 걸쳐 낮은 용융점들을 가질 것이어서, 실온에 가까운 온도들에서의 셀프-어셈블리를 허용한다. 논의된 바와 같이, 이는 2-층 솔더 셀프-어셈블리에 대해 강하게 바람직하다. Ga의 2원계 합금들은 Ga-Sn, Ga-Zn, 및 Ga-In을 포함한다. 이러한 합금들에 대한 상 도면들은 도 3 내지 도 5에 각각 도시된다.
Ga를 갖는 예시의 목적으로, 우리는 가장 간단한 SA 솔더 및 기저 솔더 조성들을 고려한다. 도 3을 참조하면, 우리는 Sn(1-y)-Ga(y)의 기저 솔더 조성을 고려하고, 여기서 y는 Ga의 질량 분율이다. 최대한 유용한 SA 솔더 액상선들이 150℃ 미만인 것으로 가정하였다면, Ga의 분율, y>0.25이다. TL = 100℃ 또는 50℃의 더욱 합리적인 온도들의 경우, 개별적으로 y = 0.5 및 0.79이다. 합리적인 기저 솔더는, 고려된 Sn(1-y)-Ga(y) 합금들의 범위에 대해 액상선 온도들을 훨씬 초과하는, Tm=221℃의 용융점을 갖는 공융 솔더 Sn(96.5)-Ag(3.5)이다. 도 6은, Sn(0.50)-Ga(0.50)의 SA 솔더 조성을 가정하여 SA 솔더 대 기저 솔더 질량 비인, RM의 분율로서 복합 합금의 계산된 질량 분율들을 나타낸다. 유사한 계산이 Sn(0.21)-Ga(0.79)의 더 낮은 온도의 SA 솔더 조성에 대해 도 7에 도시된다.
이론적으로, Sn, Zn, In, 및 Bi의 주요 성분들을 갖는 Ga를 포함하여 다양한 범위의 2원계, 3원계, 그리고 심지어는 4원계 Ga-기반 SA 솔더 합금들이 존재할 수 있다. 기저 솔더의 경우, 리드-프리 합금들은 Sn-Ag, Sn-Au, Sn-Zn, Sn-Cu, Sn-Bi, 및 Sn-In과 같은 Sn을 포함하는 2원계 시스템들에 기초할 수 있다. 추가로, 적합한 합금들은 솔더 특성들을 지원하기 위해 소량의 Cu, Al, Ni, 및 Mg를 더 포함할 수 있다. 그러나, SA 솔더 및 기저 솔더 조성들은 이러한 결합들로 제한되지 않는다.
본 발명의 바람직한 실시예들인 것으로 현재 고려되는 것들이 도시되고 설명되었지만, 첨부된 청구항들에 의해 정의된 바와 같이 본 발명의 범위를 벗어나지 않고 본원에서 다양한 변화들 및 변형들이 행해질 수 있다는 것이 당업자들에게는 명백할 것이다.

Claims (20)

  1. 듀얼 솔더 층을 갖는 적어도 하나의 솔더 패드를 포함하는 전기 컴포넌트 기판으로서,
    상기 듀얼 솔더 층은 셀프-어셈블리 솔더의 제 1 층 및 기저 솔더의 제 2 층을 포함하고, 상기 기저 솔더의 상기 제 2 층은 상기 솔더 패드 상에 배치되어 있고, 상기 셀프-어셈블리 솔더의 상기 제 1 층은 상기 제 2 층 상에 배치되며,
    상기 셀프-어셈블리 솔더는 제 1 온도 미만의 액상선(liquidus) 온도를 가지고, 상기 기저 솔더는 상기 제 1 온도보다 높은 고상선(solidus) 온도를 갖는,
    전기 컴포넌트 기판.
  2. 제 1 항에 있어서,
    상기 제 1 온도는 약 150℃ 미만인,
    전기 컴포넌트 기판.
  3. 제 1 항에 있어서,
    상기 제 1 온도는 약 100℃ 미만인,
    전기 컴포넌트 기판.
  4. 제 1 항에 있어서,
    상기 제 1 층의 두께는 상기 제 2 층의 두께 미만인,
    전기 컴포넌트 기판.
  5. 제 1 항에 있어서,
    상기 듀얼 솔더 층 내에서 상기 셀프-어셈블리 솔더의 몰분율은 약 10% 미만인,
    전기 컴포넌트 기판.
  6. 제 1 항에 있어서,
    상기 셀프-어셈블리 솔더 대 상기 기저 솔더의 질량비는 1 미만인,
    전기 컴포넌트 기판.
  7. 제 1 항에 있어서,
    상기 셀프-어셈블리 솔더 대 상기 기저 솔더의 질량비는 0.5 내지 1인,
    전기 컴포넌트 기판.
  8. 제 1 항에 있어서,
    상기 셀프-어셈블리 솔더는 갈륨 또는 갈륨의 합금인,
    전기 컴포넌트 기판.
  9. 제 1 항에 있어서,
    상기 셀프-어셈블리 솔더 및 상기 기저 솔더는, Bi, In 및 Sn으로부터 선택된 동일한 낮은 용융점 원소를 함유하는,
    전기 컴포넌트 기판.
  10. 제 1 항에 있어서,
    상기 셀프-어셈블리 솔더 및 상기 기저 솔더는 Bi를 함유하고,
    상기 셀프-어셈블리 솔더 대 상기 기저 솔더의 질량 분율 RM은 공식
    Figure pct00003

    으로 결정되고,
    여기서, xBi - SA는 상기 셀프-어셈블리 솔더 내 Bi의 질량 농도이며, xBi - Comp는 상기 셀프-어셈블리 솔더와 상기 기저 솔더를 조합함으로써 형성된 복합 솔더 내 Bi의 질량 농도인,
    전기 컴포넌트 기판.
  11. 제 1 항에 있어서,
    상기 듀얼 솔더 층 내의 상기 셀프-어셈블리 솔더의 몰분율은 적어도 10%인,
    전기 컴포넌트 기판.
  12. 제 1 항에 있어서,
    상기 듀얼 솔더 층 내의 상기 셀프-어셈블리 솔더의 몰분율은 적어도 50%인,
    전기 컴포넌트 기판.
  13. 제 1 항에 있어서,
    상기 기저 솔더의 용융점은, 상기 전기 기판에 탑재될 전기 컴포넌트의 동작 온도 초과 그리고 상기 전기 컴포넌트 또는 기판이 손상되는 온도 미만인,
    전기 컴포넌트 기판.
  14. 제 1 항에 있어서,
    상기 셀프-어셈블리 솔더는, Ga, In, Bi, Se, Sn 및 Zn으로부터 선택된 낮은 용융점 원소 중 적어도 하나를 포함하는,
    전기 컴포넌트 기판.
  15. 유동의(fluidic) 셀프 어셈블리를 위한 방법으로서,
    (a) 전기 컴포넌트 기판을 획득하는 단계 ― 상기 기판은 듀얼 솔더 층을 갖는 적어도 하나의 솔더 패드를 포함하고, 상기 듀얼 솔더 층은 셀프-어셈블리 솔더의 제 1 층 및 기저 솔더의 제 2 층을 포함하고, 상기 기저 솔더의 상기 제 2 층은 상기 솔더 패드 상에 배치되고, 그리고 상기 셀프-어셈블리 솔더의 상기 제 1 층은 상기 제 2 층 상에 배치되며, 여기서 상기 셀프-어셈블리 솔더는 제 1 온도 미만의 액상선(liquidus) 온도를 갖고, 상기 기저 솔더는 상기 제 1 온도보다 높은 고상선 온도를 가짐 ―;
    (b) 상기 셀프-어셈블리 솔더가 액체화되도록, 상기 제 1 온도의 유체 배쓰 내에 상기 전기 컴포넌트 기판 및 적어도 하나의 전기 컴포넌트를 침지하는 단계;
    (c) 상기 전기 컴포넌트가 상기 액체화된 셀프-어셈블리 솔더에 부착되도록, 상기 유체 배쓰를 교반하는(agitating) 단계;
    (d) 상기 유체 배쓰로부터 상기 전기 컴포넌트 기판을 제거하는 단계;
    (e) 상기 기저 솔더 및 상기 셀프-어셈블리 솔더가 복합 합금을 형성하기 위해 조합되도록, 상기 기저 솔더의 상기 고상선 온도보다 높은 제 2 온도까지 상기 전기 컴포넌트 기판을 가열하는 단계; 및
    (f) 상기 전기 컴포넌트 기판상에서 상기 전기 컴포넌트와 상기 솔더 패드 사이에 전기 솔더 접속을 형성하기 위해 상기 복합 합금을 냉각시키는 단계를 포함하는,
    유체 셀프 어셈블리를 위한 방법.
  16. 제 15 항에 있어서,
    상기 셀프-어셈블리 솔더는, 상기 유체 배쓰로부터의 상기 전기 컴포넌트 기판을 제거하기 전에 고형화되는(solidified),
    유체 셀프 어셈블리를 위한 방법.
  17. 제 15 항에 있어서,
    상기 제 1 온도는 약 150℃ 미만인,
    유체 셀프 어셈블리를 위한 방법.
  18. 제 15 항에 있어서,
    상기 제 1 온도는 약 100℃ 미만인,
    유체 셀프 어셈블리를 위한 방법.
  19. 제 15 항에 있어서,
    상기 기저 솔더의 용융점은, 상기 전기 컴포넌트의 동작 온도 초과 그리고 상기 전기 컴포넌트 또는 기판이 손상되는 온도 미만인,
    유체 셀프 어셈블리를 위한 방법.
  20. 제 15 항에 있어서,
    상기 셀프-어셈블리 솔더 대 상기 기저 솔더의 질량비는 1 미만인,
    유체 셀프 어셈블리를 위한 방법.
KR1020157005436A 2012-08-02 2013-08-01 유동성 셀프 어셈블리 및 전기 컴포넌트 기판을 위한 듀얼 솔더 층 및 그를 이용한 방법 KR102092775B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261678933P 2012-08-02 2012-08-02
US61/678,933 2012-08-02
PCT/US2013/053135 WO2014022619A2 (en) 2012-08-02 2013-08-01 Dual solder layer for fluidic self assembly and electrical component substrate and method employing same

Publications (2)

Publication Number Publication Date
KR20150041003A true KR20150041003A (ko) 2015-04-15
KR102092775B1 KR102092775B1 (ko) 2020-03-25

Family

ID=48949272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005436A KR102092775B1 (ko) 2012-08-02 2013-08-01 유동성 셀프 어셈블리 및 전기 컴포넌트 기판을 위한 듀얼 솔더 층 및 그를 이용한 방법

Country Status (6)

Country Link
US (1) US10039194B2 (ko)
EP (1) EP2880681A2 (ko)
JP (1) JP6248107B2 (ko)
KR (1) KR102092775B1 (ko)
CN (1) CN104704620B (ko)
WO (1) WO2014022619A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353034B2 (en) 2005-04-04 2008-04-01 X One, Inc. Location sharing and tracking using mobile phones or other wireless devices
EP2790212B1 (en) * 2012-07-19 2015-09-16 Technische Universität Ilmenau Method of self-assembly of components on a substrate
WO2014022619A2 (en) 2012-08-02 2014-02-06 Osram Sylvania Inc. Dual solder layer for fluidic self assembly and electrical component substrate and method employing same
DE202016102266U1 (de) * 2016-04-28 2017-07-31 Reinz-Dichtungs-Gmbh Hydrauliksystemsteuerplatte
DE102016116353A1 (de) 2016-09-01 2018-03-01 Osram Opto Semiconductors Gmbh Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil
DE102017102580A1 (de) * 2017-02-09 2018-08-09 Osram Opto Semiconductors Gmbh Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und Halbleiterbauelement
DE102017104886A1 (de) * 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102017113094A1 (de) * 2017-06-14 2018-12-20 Osram Opto Semiconductors Gmbh Verfahren zum selbstjustierten Bestücken eines Anschlussträgers mit einem Bauteil, Vorrichtung und optoelektronisches Bauteil
DE102018115976A1 (de) 2017-07-10 2019-01-10 Osram Opto Semiconductors Gmbh Verfahren zum Bestücken eines Trägers mit Bauelementen, Pigment für das Bestücken eines Trägers mit einem Bauelement und Verfahren zur Herstellung eines Pigments
DE102018114013A1 (de) 2018-06-12 2019-12-12 Osram Opto Semiconductors Gmbh Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102018116410A1 (de) * 2018-07-06 2020-01-09 Endress+Hauser SE+Co. KG Verfahren zur Herstellung einer hochtemperaturfesten bleifreien Lotverbindung und hochtemperaturfeste bleifreie Lotverbindung
CN109065677A (zh) * 2018-08-17 2018-12-21 京东方科技集团股份有限公司 Micro-LED巨量转移方法及Micro-LED基板
US20220406748A1 (en) * 2019-08-05 2022-12-22 Lg Electronics Inc. Module for removing misassembled semiconductor light-emitting element, and method using same to remove misassembled semiconductor light-emitting element
WO2023222239A1 (en) * 2022-05-20 2023-11-23 Ams-Osram International Gmbh Method for manufacturing an optoelectronic device and optolectronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5803344A (en) * 1996-09-09 1998-09-08 Delco Electronics Corp. Dual-solder process for enhancing reliability of thick-film hybrid circuits
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
JP2006278463A (ja) * 2005-03-28 2006-10-12 Dowa Mining Co Ltd サブマウント
US20080023435A1 (en) * 2005-07-05 2008-01-31 Enboa Wu Method for self-assembling microstructures
US20100139954A1 (en) * 2009-11-24 2010-06-10 Morris Christopher J Self-Assembled Electrical Contacts

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57107501A (en) * 1980-12-25 1982-07-05 Sony Corp Conduction material
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPH04270092A (ja) * 1991-01-21 1992-09-25 Mitsubishi Electric Corp 半田材料及び接合方法
JPH0529363A (ja) * 1991-07-22 1993-02-05 Sony Corp 配線基板
US6569382B1 (en) 1991-11-07 2003-05-27 Nanogen, Inc. Methods apparatus for the electronic, homogeneous assembly and fabrication of devices
JPH0661277A (ja) 1992-08-05 1994-03-04 Ryoden Semiconductor Syst Eng Kk 半導体素子の接合方法
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
US5672913A (en) * 1995-02-23 1997-09-30 Lucent Technologies Inc. Semiconductor device having a layer of gallium amalgam on bump leads
US5803343A (en) * 1995-10-30 1998-09-08 Delco Electronics Corp. Solder process for enhancing reliability of multilayer hybrid circuits
JP4197420B2 (ja) * 2002-09-27 2008-12-17 パナソニック株式会社 半導体装置の製造方法
US7625780B2 (en) 2005-03-15 2009-12-01 Regents Of The University Of Minnesota Fluidic heterogeneous microsystems assembly and packaging
US7774929B2 (en) * 2006-03-14 2010-08-17 Regents Of The University Of Minnesota Method of self-assembly on a surface
EP2052805B1 (en) 2006-08-04 2016-09-28 Panasonic Intellectual Property Management Co., Ltd. Bonding material, bonded portion and circuit board
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
WO2010034824A2 (en) 2008-09-26 2010-04-01 Imec Method for performing parallel stochastic assembly
TW201210733A (en) * 2010-08-26 2012-03-16 Dynajoin Corp Variable melting point solders
KR101145870B1 (ko) * 2010-11-01 2012-05-15 한국생산기술연구원 유체 자가조립 방법
EP2790212B1 (en) * 2012-07-19 2015-09-16 Technische Universität Ilmenau Method of self-assembly of components on a substrate
WO2014022619A2 (en) 2012-08-02 2014-02-06 Osram Sylvania Inc. Dual solder layer for fluidic self assembly and electrical component substrate and method employing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5803344A (en) * 1996-09-09 1998-09-08 Delco Electronics Corp. Dual-solder process for enhancing reliability of thick-film hybrid circuits
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
JP2006278463A (ja) * 2005-03-28 2006-10-12 Dowa Mining Co Ltd サブマウント
US20080023435A1 (en) * 2005-07-05 2008-01-31 Enboa Wu Method for self-assembling microstructures
US20100139954A1 (en) * 2009-11-24 2010-06-10 Morris Christopher J Self-Assembled Electrical Contacts

Also Published As

Publication number Publication date
WO2014022619A2 (en) 2014-02-06
WO2014022619A3 (en) 2014-04-24
JP2015527739A (ja) 2015-09-17
EP2880681A2 (en) 2015-06-10
CN104704620B (zh) 2017-12-15
JP6248107B2 (ja) 2017-12-13
WO2014022619A8 (en) 2014-03-06
KR102092775B1 (ko) 2020-03-25
US20150223346A1 (en) 2015-08-06
CN104704620A (zh) 2015-06-10
US10039194B2 (en) 2018-07-31

Similar Documents

Publication Publication Date Title
KR102092775B1 (ko) 유동성 셀프 어셈블리 및 전기 컴포넌트 기판을 위한 듀얼 솔더 층 및 그를 이용한 방법
JP6912519B2 (ja) はんだ組成物
US11411150B2 (en) Advanced solder alloys for electronic interconnects
KR101820986B1 (ko) 혼합된 합금 솔더 페이스트
US7628871B2 (en) Bulk metallic glass solder material
US9735126B2 (en) Solder alloys and arrangements
JP5943066B2 (ja) 接合方法および接合構造体の製造方法
WO2016178000A1 (en) Lead-free solder alloy with low melting point
JP5943065B2 (ja) 接合方法、電子装置の製造方法、および電子部品
US12115602B2 (en) Lead-free solder compositions
JPH0788679A (ja) 無鉛すずアンチモン・ビスマス銅はんだ合金
KR20030096420A (ko) 고온 무연 땜납용 조성물, 방법 및 소자
JP6184582B2 (ja) Ｉｎ−ｂｉ−ａｇ接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成
KR20130137122A (ko) Ｂｉ-Ｓｎ계 고온 땜납 합금
JPWO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
US20010002982A1 (en) Lead-free, high tin ternary solder alloy of tin, silver, and bismuth
JP5849421B2 (ja) 半田及び半田を用いた半導体装置並びに半田付け方法
TW586982B (en) Improved compositions, methods and devices for high temperature lead-free solder
US20050269385A1 (en) Soldering method and solder joints formed therein
US7973412B2 (en) Semiconductor device using lead-free solder as die bonding material and die bonding material not containing lead
TWI238095B (en) Method for soldering two substrates and solder joints formed therein
Tsai et al. Applications of Ag-alloy stud bump for IC and LED packages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant