DE102017102580A1 - Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und Halbleiterbauelement - Google Patents

Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und Halbleiterbauelement Download PDF

Info

Publication number
DE102017102580A1
DE102017102580A1 DE102017102580.4A DE102017102580A DE102017102580A1 DE 102017102580 A1 DE102017102580 A1 DE 102017102580A1 DE 102017102580 A DE102017102580 A DE 102017102580A DE 102017102580 A1 DE102017102580 A1 DE 102017102580A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
metal
drop
solder metal
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017102580.4A
Other languages
English (en)
Inventor
Andreas Plössl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017102580.4A priority Critical patent/DE102017102580A1/de
Priority to PCT/EP2018/052903 priority patent/WO2018146075A1/de
Publication of DE102017102580A1 publication Critical patent/DE102017102580A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0108—Mercury [Hg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Es wird ein Verfahren zum temporären Fixieren eines Halbleiterchips (10) auf einer Oberfläche (30) angegeben, bei dem auf die Oberfläche (30) und/oder auf eine Montagefläche des Halbleiterchips (10) ein Lotmetall (40) aufgebracht wird, auf das Lotmetall (40) oder auf die Oberfläche (30) oder auf die Montagefläche des Halbleiterchips (10) mindestens ein Tropfen (20) eines zumindest teilweisen flüssigen, metallhaltigen Stoffes aufgebracht wird, und die Montagefläche des Halbleiterchips (10) mit der Oberfläche (30) in mechanischen Kontakt gebracht wird, wobei der Halbleiterchip (10) zumindest mittels der Oberflächenspannung des zumindest einen Tropfens (20) an der Oberfläche (30) fixiert wird. Es werden weiterhin ein Verfahren zum permanenten Fixieren eines Halbleiterchips (10) auf einer Oberfläche (30) sowie ein Halbleiterbauelement angegeben.

Description

  • Es werden ein Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, ein Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und ein Halbleiterbauelement angegeben.
  • Aufgabe mindestens einer Ausführungsform ist es, ein verbessertes Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche anzugeben. Eine weitere Aufgabe mindestens einer Ausführungsform ist es, ein verbessertes Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche anzugeben. Eine weitere Aufgabe mindestens einer Ausführungsform ist es, ein Halbleiterbauelement mit verbesserten Eigenschaften anzugeben. Diese Aufgaben werden durch die Gegenstände der unabhängigen Ansprüche gelöst. Weitere Ausführungsformen sind Gegenstand abhängiger Ansprüche sowie der Beschreibung.
  • Es wird ein Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche angegeben. Unter „temporärem Fixieren“ soll hier und im Folgenden verstanden werden, dass mit dem Verfahren eine Fixierung erzielt wird, welche als Vorstufe zu einer permanenten Fixierung dienen kann. Die temporäre Fixierung kann hierbei insbesondere leichter lösbar sein als eine permanente Fixierung des Halbleiterchips auf der Oberfläche, wobei die temporäre Fixierung weiterhin je nach Materialwahl auch zerstörungsfrei lösbar sein kann.
  • Bei dem Halbleiterchip kann es sich beispielsweise um einen optoelektronischen Halbleiterchip, wie etwa einen LED-Chip, oder einen Silizium-Halbleiterchip handeln.
  • Gemäß einer Ausführungsform wird bei dem Verfahren auf die Oberfläche und/oder auf eine Montagefläche des Halbleiterchips ein Lotmetall aufgebracht. Der Bereich der Oberfläche, auf der ein Lotmetall aufgebracht wird, kann beispielsweise der lateralen Ausdehnung der Montagefläche des Halbleiterchips entsprechen, die auf der Oberfläche fixiert werden soll. Zusätzlich oder alternativ kann das Lotmetall zumindest teilweise oder vollflächig auf die Montagefläche des Halbleiterchips, mit der der Halbleiterchip auf der Oberfläche fixiert werden soll, aufgebracht werden. Das Lotmetall kann dabei schichtförmig auf die Montagefläche des Halbleiterchips und/oder auf die Oberfläche aufgebracht werden. Eine solche Schicht kann beispielsweise eine Dicke von größer oder gleich 5 µm und kleiner oder gleich 20 µm aufweisen, beispielsweise etwa 10 µm oder etwa 15 µm oder Werte zwischen 10 µm und 15 µm.
  • Bei dem Lotmetall kann es sich um reine Metalle oder Legierungen handeln. Beispielsweise kann das Lotmetall aus einer Gruppe ausgewählt sein, die Au, Sn-haltige Lote und In-haltige Lote umfasst. Sn-haltige Lote können beispielsweise AuSn oder CuSn umfassen, oder Sn-Schichten, die mit Ni oder mit Ag beschichtet sind. Weiterhin kann das Lotmetall nach dem Aufbringen an seiner freiliegenden Oberfläche oxidieren und somit eine oxidierte Oberfläche aufweisen. Zum Aufbringen des Lotmetalls können insbesondere bei einer Legierung beispielsweise Schichten mit den einzelnen Bestandteilen aufgebracht werden, die dann durch eine Interdiffusion vermischt werden können. So können beispielsweise im Falle von AuSn als Lotmetall eine Au-Schicht und eine Sn-Schicht aufgebracht werden, die man dann interdiffundieren lässt. Zur Herstellung einer etwa 15 µm dicken AuSn-Schicht können beispielsweise eine 12 µm dicke Au-Schicht und eine 3 µm dicke Sn-Schicht aufgebracht werden.
  • Gemäß einer weiteren Ausführungsform wird in dem Verfahren auf die Oberfläche und/oder auf die Montagefläche des Halbleiterchips mindestens ein Tropfen eines zumindest teilweisen flüssigen, metallhaltigen Stoffes aufgebracht. Das kann auch bedeuten, dass der mindestens eine Tropfen auf einem Lotmetall aufgebracht wird für den Fall, dass sich das Lotmetall auf der Oberfläche und/oder auf der Montagefläche des Halbleiterchips befindet. Es kann somit auf Lotmetall, das auf die Oberfläche aufgebracht wurde, oder auf Lotmetall, das auf die Montagefläche des Halbleiterchips aufgebracht wurde, oder auf die lotmetallfreie Oberfläche, wenn Lotmetall auf die Montagefläche des Halbleiterchips aufgebracht wurde, oder auf die lotmetallfreie Montagefläche des Halbleiterchips, wenn Lotmetall auf die Oberfläche aufgebracht wurde, mindestens ein solcher Tropfen aufgebracht werden. Es können auf die jeweiligen Flächen auch zwei, drei oder mehrere Tropfen aufgebracht werden. Beispielsweise können drei Tropfen, die zusammen ein gleichseitiges Dreieck bilden, aufgebracht werden.
  • Die lotmetallfreie Oberfläche beziehungsweise die lotmetallfreie Montagefläche des Halbleiterchips stellen eine Kontaktfläche dar und können im Folgenden als solche bezeichnet werden, die in dem Verfahren mittels des Tropfens mit dem Lotmetall verbunden wird. Die Kontaktfläche kann ein Material aufweisen, das aus einer Gruppe ausgewählt ist, die Edelmetalle umfasst. Beispielsweise kann die Kontaktfläche aus Au, Ag, Cu, Pt, Pd, Rh, Ir oder Os gebildet sein.
  • Der zumindest teilweise flüssige, metallhaltige Stoff kann bei niedrigen Temperaturen, beispielsweise bei Raumtemperatur flüssig, in geringen Mengen kontrolliert dosierbar und dazu geeignet sein, oxidierte und nicht oxidierte Lotmetalle zu benetzen. Der Stoff kann vollständig flüssig sein, beispielsweise als Metallschmelze vorliegen, es ist aber auch ausreichend, wenn ein Teil des Stoffes flüssig ist, der andere feste Teil fein in dem flüssigen Teil, beispielsweise in der Metallschmelze, dispergiert ist.
  • Gemäß einer weiteren Ausführungsform wird nach dem Aufbringen des Tropfens die Montagefläche des Halbleiterchips mit der Oberfläche in mechanischen Kontakt gebracht. Mit anderen Worten wird die Montagefläche des Halbleiterchips auf der Oberfläche angeordnet, wobei zwischen der Montagefläche des Halbleiterchips und der Oberfläche das Lotmetall und der zumindest eine Tropfen übereinander angeordnet sind.
  • Gemäß einer weiteren Ausführungsform wird der Halbleiterchip zumindest mittels der Oberflächenspannung des zumindest einen Tropfens an der Oberfläche fixiert. Damit kann die Position des Halbleiterchips auf der Oberfläche justiert werden, bevor er beispielsweise permanent auf der Oberfläche befestigt wird. Die temporäre Fixierung des Halbleiterchips auf der Oberfläche erfolgt somit im Bereich des zuvor aufgebrachten Tropfens. Da es sich bei dem Bereich des Tropfens um einen Teilbereich der Montagefläche des Halbleiterchips handelt, wird die Fixierung im Folgenden auch als „punktuell“ bezeichnet, um den Gegensatz zu einer flächigen Fixierung, die weitestgehend oder vollständig den Bereich der Montagefläche umfasst, darzustellen. Bei der temporären Fixierung kann es sich somit bevorzugt um eine punktuelle Fixierung handeln.
  • Bei dem Verfahren wird somit der zumindest teilweise flüssige, metallhaltige Stoff ähnlich einem Klebstoff unmittelbar vor dem Aufbringen des Halbleiterchips auf der Oberfläche appliziert. Somit fügt sich das Aufbringen des Stoffes in den Arbeitsablauf eines Bestückers ohne weiteres ein. Mit dem Verfahren können somit auch mehrere Halbleiterchips gleichzeitig oder nacheinander nebeneinander auf einer Oberfläche aufgebracht und temporär fixiert werden.
  • Es wird ein Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche angegeben, bei dem auf die Oberfläche und/oder auf eine Montagefläche des Halbleiterchips ein Lotmetall aufgebracht wird, auf das Lotmetall oder auf die Oberfläche oder auf die Montagefläche des Halbleiterchips mindestens ein Tropfen eines zumindest teilweise flüssigen, metallhaltigen Stoffes aufgebracht wird und die Montagefläche des Halbleiterchips mit der Oberfläche in mechanischen Kontakt gebracht wird, wobei der Halbleiterchip zumindest mittels der Oberflächenspannung des zumindest einen Tropfens an der Oberfläche fixiert wird.
  • Gemäß einer weiteren Ausführungsform wird nach dem Aufbringen des zumindest einen Tropfens der Halbleiterchip mit der Oberfläche in weniger als einer Minute in mechanischen Kontakt gebracht. Eine kurze Zeitspanne zwischen dem Aufbringen des Tropfens und dem In-Kontakt-Bringen des Halbleiterchips mit der Oberfläche ermöglicht die Durchführung des Verfahrens an Luft, da die Oxidation des zumindest teilweise flüssigen, metallhaltigen Stoffes dadurch gering gehalten wird. Weiterhin wird durch eine solche kurze Zeitspanne bewirkt, dass mögliche Raumtemperaturreaktionen des Stoffes mit dem Lotmetall und/oder dem Material der Kontaktfläche gering gehalten beziehungsweise vermieden werden. Denkbar sind auch Zeitspannen zwischen dem Aufbringen des Tropfens und dem In-Kontakt-Bringen des Halbleiterchips mit der Oberfläche von weniger als einer Sekunde, insbesondere von weniger als 0,3 Sekunden.
  • Gemäß einer weiteren Ausführungsform weist der mindestens eine Tropfen einen Durchmesser von ≥ 5 µm oder ≥ 10 µm oder ≥ 40 µm auf. Weiterhin kann der mindestens eine Tropfen einen Durchmesser von ≤ 250 µm oder ≤ 150 µm oder ≤ 125 µm oder ≤ 60 µm aufweisen. Besonders vorteilhaft kann der Durchmesser ≥ 40 µm und ≤ 60 µm sein. Mit einer solchen Menge an zumindest teilweise flüssigen, metallhaltigen Stoff wird genügend Material bereitgestellt, so dass trotz möglicher Oberflächenoxidation, Benetzung des Lotmetalls und/oder der Kontaktfläche sowie etwaiger Reaktion des Stoffes mit dem Lotmetall und/oder Material der Kontaktfläche ausreichend Tropfenmaterial zur Verfügung steht, um eine Fixierung des Halbleiterchips an der Oberfläche zu ermöglichen. Eine geeignete Tropfengröße kann somit auch von der Größe und Dicke der durch ein Lotmetall gebildeten Schicht auf dem Halbleiterchip oder der Oberfläche, auf der der Halbleiterchip montiert werden soll, abhängig sein. Simulationen haben beispielsweise gezeigt, dass für den Fall eines Halbleiterchips mit einer Montagefläche mit einer Kantenlänge zwischen etwa 1 mm und etwa 9 mm und einer der Montagefläche entsprechende Lotmetallfläche bei einer Lotmetalldicke von 7,5 µm ein Tropfendurchmesser von ≥ 40 µm und ≤ 200 µm und bei einer Lotmetalldicke von 15,0 µm ein Tropfendurchmesser von ≥ 50 µm und ≤ 250 µm vorteilhaft sein kann.
  • Gemäß einer weiteren Ausführungsform wird das Verfahren bei einer Temperatur von ≤ 100°C, insbesondere ≤ 30°C, bevorzugt bei Raumtemperatur durchgeführt. Bei solch niedrigen Temperaturen können zumindest teilweise flüssige, metallhaltige Stoffe bereitgestellt werden. Bei niedrigen Temperaturen oder einem Verzicht auf ein Heizen, also das Durchführen des Verfahrens bei Raumtemperatur, kann auch die Präzision des Verfahrens, beispielsweise die Präzision der Maschine zum Aufbringen des Halbleiterchips oder gegebenenfalls mehrerer Halbleiterchips auf die Oberfläche erhöht werden.
  • Gemäß einer weiteren Ausführungsform wird als zumindest teilweise flüssiger, metallhaltiger Stoff ein flüssiges Metall, eine eutektische Legierung oder eine nicht-eutektische Legierung verwendet. Nicht-eutektische Legierungen können hypo- oder hypereutektisch sein. Im Falle eines flüssigen Metalls und einer eutektischen Legierung ist der metallhaltige Stoff somit vollständig flüssig beziehungsweise liegt als Metallschmelze vor. Im Falle einer nicht-eutektischen Legierung ist ein Teil des Volumens des Stoffes aus fein in einer Schmelze dispergiertem Feststoff gebildet. In diesem Fall liegt der Stoff als pastöse, teigige Materie vor. Das Verwenden von nicht-eutektischen Legierungen kann beispielsweise ein allzu rasches Benetzen und damit Zerlaufen des Tropfens nach seinem Aufbringen verhindern. Als flüssiges Metall kann beispielsweise Hg, Ga, Rb oder Cs verwendet werden. Eutektische oder nicht-eutektische Legierungen können aus Legierungen ausgewählt sein, die Ga-In-Sn, Ga-In oder Ga-Sn enthalten bzw. daraus bestehen. Auch Bi-Legierungen, die neben Bi zumindest eines aus Pb, In, Sn, Cd enthalten, können Verwendung finden.
  • Gemäß einer weiteren Ausführungsform wird der zumindest eine Tropfen vor dem Aufbringen an seiner Oberfläche oxidiert. Diese Oxidation kann bei Temperaturen ≤ 100°C, insbesondere bei Raumtemperatur und/oder durch Luftsauerstoff erfolgen. Damit wird an der Oberfläche des Tropfens eine oxidierte Schicht gebildet. Die Oberflächenoxidation kann dazu genutzt werden, den Tropfen durch die oxidierte Schicht vor einem vorzeitigen Zerfließen durch Benetzung während des Aufbringens zu bewahren. Auch eine rasche weitere Oxidation des Stoffes innerhalb der oxidierten Schicht wird durch eine oxidierte Oberfläche des Tropfens verhindert beziehungsweise vermindert. Somit kann die oxidierte Oberfläche des Tropfens eine stabilisierende Wirkung aufweisen.
  • Gemäß einer weiteren Ausführungsform wird die oxidierte Oberfläche beziehungsweise die oxidierte Schicht an der Oberfläche des Tropfens während des In-Kontakt-Bringens des Halbleiterchips mit der Oberfläche an mindestens einer Stelle aufgebrochen. Der Tropfen wird somit beim Setzen des Halbleiterchips auf die Oberfläche zerquetscht, wobei der zumindest teilweise flüssige, metallhaltige Stoff freigesetzt wird und möglicherweise zum Reagieren mit Lotmetall oder mit Material der Kontaktfläche gebracht werden kann. Während also die oxidierte Oberfläche des Tropfens den zumindest teilweise flüssigen, metallhaltigen Stoff, daran hindert, das Lotmetall und/oder das Material der Kontaktfläche sofort reaktiv zu benetzen und dabei zu zerfließen, kann beim Aufsetzen des Halbleiterchips die oxidierte Oberfläche durchbrochen werden und der reaktive Stoff, beispielsweise die Metallschmelze freigesetzt werden. Eine Reaktion von Metallschmelze mit Lotmetall beziehungsweise Kontaktoberflächen kann den Halbleiterchip zusätzlich zu der Oberflächenspannung des Tropfens auf der Oberfläche temporär fixieren.
  • Gemäß einer weiteren Ausführungsform geht der zumindest teilweise flüssige, metallhaltige Stoff mit dem Lotmetall und/oder dem Material der Montagefläche des Halbleiterchips und/oder dem Material der Oberfläche zumindest in Bereichen eine chemische Reaktion ein. Eine solche chemische Reaktion kann auch als „Aushärten“ bezeichnet werden. Die Reaktion findet somit zwischen dem Tropfen und dem Lotmetall und/oder dem Tropfen und dem Material der Kontaktfläche statt. Da der zumindest teilweise flüssige, metallhaltige Stoff eine hohe Reaktivität aufweisen kann, kann ein solches Aushärten beispielsweise bei Raumtemperatur beziehungsweise bei der Verfahrenstemperatur ohne zusätzliches Heizen stattfinden. Eine solche Reaktion kann die temporäre Fixierung des Halbleiterchips auf der Oberfläche verstärken.
  • Gemäß einer weiteren Ausführungsform umfasst die Oberfläche, auf die der Halbleiterchip temporär fixiert wird, eine Montagefläche eines zweiten Halbleiterchips oder eines Wafers oder einer Leiterplatte. Mit dem Verfahren kann somit ein Halbleiterchip mit einem weiteren Halbleiterchip verbunden werden, ein Halbleiterchip auf einem Wafer angeordnet und temporär fixiert werden oder ein Halbleiterchip auf einer Leiterplatte angeordnet und temporär fixiert werden. Mit diesem Verfahren können somit beispielsweise optoelektronische Halbleiterchips mit Silizium-Halbleiterchips verbunden werden, was entweder mittels Chip-to-Chip oder Chip-to-Wafer ausgeführt werden kann. Es können auch mehrere Halbleiterchips gleichzeitig auf einer Oberfläche, beispielsweise auf einer Leiterplatte montiert werden. Mittels des oben genannten Verfahrens können die Halbleiterchips auf der Oberfläche vorjustiert werden, bevor sie in einem nachgelagerten Schritt permanent fixiert werden. Ebenso können mehrere Halbleiterchips auf einer Leiterplatte, beispielsweise einer Rekonfigurationsplatine aufgebracht und vorfixiert werden. Mit dem Verfahren wird beispielsweise auch ermöglicht, das Transferwerkzeug von den temporär fixierten Halbleiterchips zu entfernen, bevor die sie permanent auf einer Oberfläche fixiert werden.
  • Es wird weiterhin ein Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche angegeben. Unter „permanentem Fixieren“ ist in diesem Zusammenhang zu verstehen, dass eine Fixierung hergestellt wird, die nicht zerstörungsfrei gelöst werden kann und die insbesondere auch schwerer lösbar sein kann als eine temporäre Fixierung. Während eine permanente Fixierung eine Stabilität aufweisen kann, die ausreichend ist, den Halbleiterchip unter gewöhnlichen Betriebsbedingungen während einer üblichen Lebensdauer des Halbleiterchips auf der Oberfläche zu befestigen, kann eine temporäre Fixierung eine geringere Stabilität aufweisen.
  • Das Verfahren umfasst gemäß einer Ausführungsform den Verfahrensschritt A) temporäres Fixieren eines Halbleiterchips auf einer Oberfläche gemäß den obigen Ausführungen, wobei eine Vorfixierung im Bereich des zumindest einen Tropfens erhalten wird. Sämtliche Merkmale, die in Bezug auf das Verfahren zum temporären Fixieren des Halbleiterchips auf einer Oberfläche offenbart sind, gelten somit für das Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche ebenso und umgekehrt. Da durch das Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche eine Vorfixierung im Bereich des zumindest einen Tropfens erhalten wird, handelt es sich somit um eine punktuelle Vorfixierung. Unter „Vorfixierung“ ist in diesem Zusammenhang der zwischen Lotmetall und Kontaktfläche, also der Montagefläche des Halbleiterchips oder der Oberfläche, angeordnete Tropfen und eventuell gebildete Reaktionsprodukte aus dem Material des Tropfens und dem Material der Kontaktfläche beziehungsweise des Lotmetalls zu verstehen.
  • Gemäß einer weiteren Ausführungsform umfasst das Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche weiterhin den Verfahrensschritt B) Umschmelzen der Vorfixierung und des Lotmetalls, wobei eine Fixierung im Bereich des Lotmetalls erhalten wird. Das bedeutet, dass aus der punktuellen Vorfixierung eine großflächige oder vollflächige permanente Fixierung zwischen dem Halbleiterchip und der Oberfläche erhalten wird.
  • Das Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche stellt somit ein zweistufiges Verfahren dar, in dem der Halbleiterchip zunächst temporär fixiert und dabei zumindest grob vorjustiert wird, bevor die permanente Fixierung durch Umschmelzen erhalten wird. Während des Umschmelzens im Verfahrensschritt B) wird der punktuelle Kontakt beziehungsweise die punktuelle Vorfixierung wieder gelöst, der Halbleiterchip durch die Oberflächenspannung des Lotmetalls in Position gezogen und so präzise justiert fixiert. Ein solches Verfahren ist einfach durchzuführen und weist ein geringes Risiko auf, den Halbleiterchip bei seiner Befestigung auf der Oberfläche zu beschädigen.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche angegeben, mit den Verfahrensschritten A) temporäres Fixieren eines Halbleiterchips auf einer Oberfläche gemäß den vorherigen Ausführungen, wobei eine Vorfixierung im Bereich des zumindest einen Tropfens erhalten wird, und B) Umschmelzen der Vorfixierung des Lotmetalls, wobei eine Fixierung im Bereich des Lotmetalls erhalten wird.
  • Gemäß einer weiteren Ausführungsform wird der Verfahrensschritt B) bei einer Temperatur durchgeführt, die bevorzugt etwa 10 bis 60°C und besonders bevorzugt etwa 20 bis 40°C oberhalb der Liquidustemperatur des Lotmetalls liegt, wobei die Grenzen jeweils miteingeschlossen sind.
  • Gemäß einer weiteren Ausführungsform werden in dem Verfahrensschritt B) Material der Vorfixierung, das heißt, der zumindest teilweise flüssige, metallhaltige Stoff und gegebenenfalls Reaktionsprodukte des zumindest teilweise flüssigen, metallhaltigen Stoffs mit Lotmetall und/oder dem Material der Montagefläche des Halbleiterchips und/oder dem Material der Oberfläche, in dem geschmolzenen Lotmetall zumindest teilweise und besonders bevorzugt vollständig oder zumindest nahezu vollständig gelöst. Der zumindest teilweise flüssige, metallhaltige Stoff geht somit in der im Verfahrensschritt B) gebildeten Schmelze des Lotmetalls auf. Die im Vergleich zum Lotmetall geringe Metallmenge des zumindest einen Tropfens macht es möglich, dass das Metall des Tropfens in der Matrix des Lotmetalls zumindest teilweise oder vollständig gelöst wird, ohne wesentlich die Eigenschaften der Lotmetall-Verbindung zu ändern. Flüssige Metalle beziehungsweise Legierungen weisen oftmals eine hohe Oberflächenenergie auf, und können somit eine relevante Adhäsion vermitteln. Somit kann die langfristige Zuverlässigkeit der permanenten Fixierung nach dem Umschmelzen erhalten bleiben.
  • Gemäß einer weiteren Ausführungsform wird nach dem Verfahrensschritt B) auf Raumtemperatur abgekühlt. Damit wird eine groß- beziehungsweise vollflächige permanente Fixierung zwischen dem Halbleiterchip und der Oberfläche erhalten.
  • Es wird weiterhin ein Halbleiterbauelement angegeben, das einen Halbleiterchip aufweist, der auf einer Oberfläche befestigt ist, wobei zwischen dem Halbleiterchip und der Oberfläche eine metallische Fixierung angeordnet ist. Wird der zur temporären Fixierung verwendete metallhaltige Stoff wie vorab beschrieben teilweise oder vollständig im Lotmetall gelöst, können sich in der metallischen Fixierung Inhomogenitäten finden, die zumindest durch einen Teil des metallhaltigen Stoffs in dem Lotmetall gebildet werden. Eine Analyse der metallischen Fixierung würde somit in der Umgebung, in der ein Tropfen mit dem metallhaltigen Stoff zur temporären Fixierung war, eine höhere Konzentration des metallhaltigen Stoffs im Lotmetall zeigen als weiter weg davon.
  • Gemäß einer weiteren Ausführungsform kann die metallische Fixierung mit einem Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche gemäß den obigen Ausführungen hergestellt sein. Die Merkmale des Verfahrens zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche gelten somit für das Halbleiterbauelement und umgekehrt.
  • Gemäß einer weiteren Ausführungsform umfasst die Oberfläche eine Montagefläche eines zweiten Halbleiterchips, eines Wafers oder einer Leiterplatte. Das Halbleiterbauelement kann somit beispielsweise einen optoelektronischen Halbleiterchip und einen Siliziumhalbleiterchip enthalten.
  • Weitere Vorteile, bevorzugte Ausführungsformen und Weiterbildungen der Verfahren und des Halbleiterbauelements ergeben sich aus den im Folgenden in Verbindung mit den Figuren erläuterten Ausführungsbeispielen.
  • Es zeigen:
    • 1A und 1B zeigen schematische Schnittansichten der Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche (1A) und zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche (1B).
    • 2A und 2B zeigen schematische Draufsichten auf eine Montagefläche eines Halbleiterchips während des Verfahrens zum temporären Fixieren eines Halbleiterchips auf eine Oberfläche.
    • 3 zeigt eine schematische Schnittansicht auf eine Oberfläche während des Verfahrens zum temporären Fixieren eines Halbleiterchips auf eine Oberfläche gemäß einem Ausführungsbeispiel.
    • 4 zeigt eine schematische Schnittansicht eines Halbleiterchips während des Verfahrens zum temporären Fixieren eines Halbleiterchips auf eine Oberfläche gemäß eines weiteren Ausführungsbeispiels.
    • 5 zeigt die schematische Schnittansicht eines Halbleiterchips während des Verfahrens zum temporären Fixieren eines Halbleiterchips auf eine Oberfläche gemäß eines weiteren Ausführungsbeispiels.
    • 6A und 6B zeigen schematische Draufsichten auf eine Oberfläche während des Verfahrens zum temporären Fixieren eines Halbleiterchips auf eine Oberfläche gemäß weiteren Ausführungsbeispielen.
  • In den Ausführungsbeispielen und Figuren sind gleiche oder gleichwirkende Bestandteile jeweils mit gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr sind einige Details der Figuren zum besseren Verständnis übertrieben groß dargestellt.
  • Die 1A zeigt in schematischer Schnittansicht das Verfahren zum temporären Fixieren eines Halbleiterchips 10 auf einer Oberfläche 30. In diesem Ausführungsbeispiel wird zunächst ein Halbleiterchip 10, beispielsweise ein optoelektronischer Halbleiterchip 10 oder ein Siliziumhalbleiterchip, bereitgestellt und in einem ersten Schritt I (durch einen Pfeil angedeutet) mit einem Lotmetall 40 versehen. Die Lotmetallschicht 40 weist beispielsweise eine Dicke von 10 µm auf und ist aus einem Metall oder einer Metalllegierung gebildet. Dabei handelt es sich beispielsweise um Au, Sn-haltige Lote und In-haltige Lote.
  • Sn-haltige Lote können beispielsweise AuSn oder CuSn sein, oder Sn-Schichten, die mit Ni oder mit Ag beschichtet sind.
  • In einem zweiten Schritt II (durch einen Pfeil angedeutet) wird ein Tropfen 20, der einen zumindest teilweise flüssigen, metallhaltigen Stoff enthält, auf das Lotmetall 40 aufgebracht. Es können auch mehrere Tropfen 20 auf das Lotmetall aufgebracht werden (hier nicht gezeigt). Merkmale des Tropfens werden im Zusammenhang mit den folgenden Figuren näher erläutert.
  • In einem dritten Schritt III (durch einen Pfeil angedeutet) wird schließlich der Halbleiterchip 10, auf dem das Lotmetall 40 und der Tropfen 20 aufgebracht sind, mit einer Oberfläche 30 in mechanischen Kontakt gebracht. In diesem Beispiel ist die Oberfläche 30 eine Montagefläche eines zweiten Halbleiterchips 100, der beispielsweise ein Siliziumhalbleiterchip oder ein optoelektronischer Halbleiterchip sein kann. Alternativ kann die Oberfläche 30 auch die Oberfläche eines Wafers oder einer Leiterplatte sein (hier nicht gezeigt). Durch zumindest die Oberflächenspannung des Tropfens 20 wird der zweite Halbleiterchip 100 auf dem Halbleiterchip 10 temporär im Bereich des Tropfens 20 fixiert, womit eine Vorfixierung erhalten wird.
  • Die Zeit zwischen dem Aufbringen des Tropfens 20 und dem In-Kontakt-Bringen mit der Oberfläche 30, also zwischen den Schritten II und III sollte möglichst kurz gehalten werden, um eine Oxidation des Tropfens 20 gering zu halten beziehungsweise zu vermeiden und Reaktionen zwischen dem in dem Tropfen 20 enthaltenen zumindest teilweise flüssigen, metallhaltigen Stoff dem Lotmetall 40 gering zu halten. Die Zeit zwischen diesen beiden Schritten sollte weniger als eine Minute betragen, weniger als eine Sekunde oder sogar weniger als 0,3 Sekunden sind ebenfalls durchführbar.
  • Bei dem Verfahren, wie es in 1A gezeigt ist, handelt es sich lediglich um eine möglich Variante. Es ist zum Beispiel alternativ möglich, den Tropfen 20 direkt auf die Montagefläche des Halbleiterchips 10 aufzubringen und die Oberfläche 30 mit Lotmetall 40 zu versehen, bevor sie mit dem Halbleiterchip 10 in Kontakt gebracht wird. Weiterhin alternativ oder zusätzlich ist es möglich, den Tropfen 20 nicht auf den Halbleiterchip 10, sondern auf die Oberfläche 30 aufzubringen, bevor Halbleiterchip 10 und Oberfläche 30 miteinander in Kontakt gebracht werden. Prinzipiell können die Tropfen 20 auf eine Montagefläche des Halbleiterchips 10 oder auf die Oberfläche 30, auf die der Halbleiterchip 10 aufgebracht werden soll, oder auch beidem angeordnet werden. Am einfachsten ist es, jeweils nur den Halbleiterchip 10 oder die Oberfläche 30 mit einem oder mehreren Tropfen 20 zu versehen.
  • Je nachdem wo das Lotmetall 40 aufgebracht wird, resultiert eine lotmetallfreie Oberfläche oder eine lotmetallfreie Montagefläche des Halbleiterchips 10, die auch als Kontaktfläche bezeichnet wird und welche beispielsweise aus einem Edelmetall gebildet ist.
  • 1B zeigt in schematischer Schnittansicht das Verfahren zum permanenten Fixieren des Halbleiterchips 10 auf einer Oberfläche 30. In diesem Ausführungsbeispiel handelt es sich bei der Oberfläche 30 wiederum um die Montagefläche eines zweiten Halbleiterchips 100. Hier nicht gezeigte Wafer oder Leiterplatten sind als Oberfläche 30 ebenso möglich.
  • Das in 1A mit dem dritten Schritt III hergestellte Bauelement, bei dem der Halbleiterchip 10 temporär auf dem Halbleiterchip 100 fixiert ist, wird erhitzt (angedeutet durch den Pfeil T). Damit wird das Lotmetall 40 geschmolzen, wobei das Material des Tropfens 20 und gegebenenfalls Reaktionsprodukte aus Material des Tropfens 20 und Lotmetall 40 oder Material der Montagefläche des Halbleiterchips 100, in der Schmelze des Lotmetalls 40 gelöst werden. Es bildet sich die umgeschmolzene Fixierung 50, die nach Abkühlen auf Raumtemperatur den Halbleiterchip 10 mit dem Halbleiterchip 100 permanent fixiert.
  • Das in 1B gezeigte Verfahren kann analog durchgeführt werden, wenn das Verfahren zum temporären Fixieren des Halbleiterchips 10 auf einer Oberfläche 30 gemäß einer im Zusammenhang mit 1A genannten Alternative durchgeführt wurde. Die bezüglich 1A genannten Merkmale gelten somit ebenso für das in 1B gezeigte Verfahren und umgekehrt.
  • Im Zusammenhang mit den 2 bis 6 werden einige Aspekte der in 1 gezeigten Verfahren näher erläutert. Wenn es nicht ausdrücklich ausgeschlossen wird, gelten die im Zusammenhang mit 1 genannten Merkmale somit auch für die im Zusammenhang mit den 2 bis 6 genannten Ausführungsbeispiele und umgekehrt.
  • 2A zeigt die schematische Draufsicht auf einen Halbleiterchip 10, auf dem in dem Verfahren zum temporären Fixieren des Halbleiterchips 10 ein Tropfen 20 aufgebracht ist. In dieser Figur ist somit die Montagefläche des Halbleiterchips 10 zu sehen, die auf einer Oberfläche 30 befestigt werden soll. Zusätzlich oder alternativ kann der Tropfen 20 auch auf der Oberfläche 30 aufgebracht sein, auf die der Halbleiterchip 10 befestigt werden soll (hier nicht gezeigt).
  • Der Tropfen 20 ist in dem Ausführungsbeispiel der 2A mittig auf der Montagefläche des Halbleiterchips 10 platziert. Der Tropfen 20 enthält einen zumindest teilweise flüssigen, metallhaltigen Stoff. Damit der Stoff zumindest teilweise flüssig ist, muss das Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche bei einer Temperatur oberhalb der Schmelztemperatur des Stoffes durchgeführt werden.
  • Bei dem zumindest teilweise flüssigen, metallhaltigen Stoff handelt es sich um ein flüssiges Metall oder eine eutektische oder nicht-eutektische Legierung. Als flüssiges Metall können beispielsweise Hg, Rb, Cs oder Ga, deren Schmelzpunkte bei Raumtemperatur oder knapp darüber liegen, in Betracht kommen. Legierungen können sich aus den Systemen Ga-In-Sn, Ga-In, Ga-Sn zusammensetzen oder auch Bi-Verbindungen, beispielsweise Legierungen aus Bi und zumindest einem aus Pb, In, Sn und Cd, sein. Im Falle von Bi-Verbindungen ist es vorteilhaft, wenn der Tropfen und die Umgebungstemperatur während des Verfahrens eine Temperatur über der Schmelztemperatur und von ≤ 100°C aufweisen, damit die Bi-Verbindungen in flüssiger Form vorliegen. Die übrigen Legierungen liegen bei Raumtemperatur in zumindest teilweise flüssiger Form vor. Insbesondere werden soweit möglich niedrigere Temperaturen bevorzugt, da damit die Justiergenauigkeit einer Bestückungsmaschine weniger beeinträchtigt wird. Werden die Legierungen in nicht-eutektischer Zusammensetzung verwendet, können diese auch in pastöser, teigiger Form vorliegen, in der ein Teil des Volumens aus fein dispergiertem Feststoff besteht, der in der Schmelze eingebettet ist. Damit werden ein allzu rasches Benetzen der Oberfläche 30 und damit Zerlaufen des Tropfens 20 verhindert.
  • Wird Quecksilber als flüssiges Metall verwendet, kann nach dem Aufbringen des Tropfens auf die Montagefläche des Halbleiterchips 10 eine Amalgam-Reaktion zusätzlich zu der Oberflächenspannung des Tropfens 20 zu der temporären Fixierung beitragen. Wird Hg beispielsweise auf ein Ag-Sn-Lotmetall 40 aufgebracht (Schritt II in 1A), kann es im Bereich des Tropfens 20 zu Ag2Hg3+Sn7-8Hg+Ag3Sn reagieren. Durch diese Reaktion verfestigt sich der Tropfen 20, und trägt zusätzlich zur Oberflächenspannung zur temporären Fixierung des Halbleiterchips 10 auf der Oberfläche 30 bei, wenn der Halbleiterchip 10, auf dessen Montagefläche der Tropfen 20 aufgebracht ist, mit seiner Montagefläche mit einer Oberfläche 30 in Kontakt gebracht wird (Schritt III in 1A).
  • Alternativ kann der Tropfen 20 eine Ga-In-Sn-Legierung aufweisen beziehungsweise daraus bestehen, die bei Zimmertemperatur flüssig ist. Wird ein solcher Tropfen 20 beispielsweise auf ein Sn-Lotmetall 40, welches in oxidierter Form an seiner Oberfläche als SnO2 vorliegen kann, aufgebracht, kann das Ga und In der Legierung die SnO2-Oberfläche gut benetzen. Die Ga-In-Sn-Legierung kann insbesondere als eutektische Legierung vorliegen, in der zwei Drittel der Flüssigkeitsmasse aus Ga, ein Achtel aus Sn und der Rest aus In besteht. Andere Zusammensetzungen dieser Legierung sind ebenfalls für das Verfahren zur temporären Fixierung verwendbar. Eutektische Ga-In-Sn Legierungen, die in diesem Verfahren einsetzbar sind, können 65 bis 95 Gew% Ga, 5 bis 22 Gew% In und 0 bis 19 Gew% Sn enthalten.
  • Soll der Stoff pastös sein, können insbesondere hypereutektische Zusammensetzungen von Ga-In oder Ga-Sn verwendet werden, welche jeweils mehr In beziehungsweise Sn aufweisen als die eutektische Zusammensetzung. Werden eutektische Ga-In beziehungsweise Ga-Sn Zusammensetzungen als Material für den Tropfen 20 gewählt, enthält der Tropfen 20 beispielsweise eine Ga-In Legierung mit einem Schmelzpunkt von 15°C mit 21,4 Gew% In oder eine Ga-Sn-Legierung mit einem Schmelzpunkt von 20°C mit 13,5 Gew% Sn.
  • Der Tropfen 20 sollte auch eine Mindestmenge an flüssigem Metall beziehungsweise flüssiger oder teilweise flüssiger Legierung aufweisen, um trotz Oberflächenoxidation des Tropfens 20, Benetzen der Kontaktfläche sowie eventueller Reaktion mit der Kontaktfläche ausreichend Material zum Fixieren des Halbleiterchips 10 an der Oberfläche 30 zur Verfügung zu haben. Der Tropfen 20 weist somit einen Durchmesser von mindestens 5 µm auf. Größere Tropfenvolumina, beispielsweise entsprechend einem Durchmesser von ≥ 40 µm und ≤ 150 µm (entsprechend 2,5 nl) oder ≤ 60 µm erfüllen die oben genannte Bedingung besonders gut. Wie oben im allgemeinen Teilbeschreiben sind auch Tropfendurchmesser von bis zu 250 µm denkbar.
  • Die Mindestmenge eines einzelnen Tropfens 20 zur temporären Fixierung kann unter Beachtung der geometrischen Abweichungen der Fügeflächen von idealen Ebenen als Durchmesser von 10 µm abgeschätzt werden. Für einen etwa 4 mm × 4 mm großen Halbleiterchip 10 mit einer 10 µm Au-Schicht als Lotmetall 40 sollte beispielsweise ein Ga-In-Sn-Tropfen eutektischer Zusammensetzung nicht mehr als 80 nl Volumen aufweisen, damit eine Obergrenze von 5 Atomprozent Ga in der umgeschmolzenen Fixierung 50, in diesem Fall in Au, erreicht wird, wenn nach der temporären Fixierung ein Umschmelzen zur permanenten Fixierung (wie in 1B gezeigt) vorgenommen wird.
  • Um die langfristige Zuverlässigkeit der Verbindung nach dem Umschmelzen (Schritt T) nicht zu beeinträchtigen, wird die Menge des flüssigen Metalls beziehungsweise der flüssigen Legierung, welche man zum temporären Fixieren verwendet, möglichst klein gehalten. Bei Verwendung einer Ga-haltigen Legierung ist insbesondere die Menge an Ga zu beachten, wenn keine zusätzlichen intermetallischen Verbindungen wie beispielsweise Au7Ga2 (im Falle eines Au-haltigen Lotmetalls 40 wie AuSn) nach dem Umschmelzen (Schritt T in 1B) in der umgeschmolzenen Fixierung 50 auftreten sollen. Wegen der relativ hohen Schmelzpunkte solcher intermetallischer Verbindungen müssen selbst Ga-Mengen, die zur Bildung solcher intermetallischen Verbindungen im Lotmetall 40 ausreichen, die Temperaturstabilität nicht merklich vermindern. Allerdings ist es sicherer, wenn die Ga-Menge im Bereich der Löslichkeit in den Au-Sn-Phasen bemessen wird. Beim Umschmelzen von AuSn werden Ga und In gelöst, Sn ist ohnehin vorhanden (bei Verwendung eines Ga-In-Sn-Systems als Material für den Tropfen 20). Die umgeschmolzene, fertige Verbindung 50 zwischen dem Halbleiterchip 10 und der Oberfläche 30 wird also höchstens 5 Atomprozent Ga enthalten, insbesondere weniger als 2 Atomprozent. Die Menge an Indium sollte 10 Atomprozent nicht übersteigen, bevorzugt weniger als 5 Atomprozent.
  • 2B zeigt die schematische Draufsicht auf einen Halbleiterchip 10 mit drei Tropfen 20. Die drei Tropfen 20, die beispielsweise jeweils einen Durchmesser von 175 µm aufweisen, bilden die Ecken des gleichseitigen Dreiecks (angedeutet durch die gestrichelte Linie). Alternativ ist auch eine Anordnung von Tropfen 20 in den Ecken des Halbleiterchips 10 möglich (hier nicht gezeigt).
  • Sämtliche in Verbindung mit 2A genannten Merkmale gelten auch für das Ausführungsbeispiel der Figur 2B und umgekehrt.
  • 3 zeigt eine schematische Schnittansicht eines Tropfens 20, der auf einer Oberfläche 30 angeordnet ist. Der in 3 gezeigte Tropfen 20 liegt in zerlaufener Form vor, was an der Benetzungsfront 210 erkennbar ist. Um einem solchen Zerlaufen vorzubeugen, kann als metallhaltiger Stoff eine pastöse, teigige Variante gewählt werden, bei der ein Teil des Volumens aus fein dispergiertem Feststoff besteht. Der in 3 gezeigte Tropfen kann ebenso auf einer Montagefläche eines Halbleiterchips 10 angeordnet werden (hier nicht gezeigt).
  • Eine solche Variante ist in schematischer Schnittansicht in 4 gezeigt. Hier ist auf eine Montagefläche des Halbleiterchips 10 ein Tropfen 20 aufgebracht, welcher Metallpartikel 220 und eine Metallschmelze 230 enthält. Die Materialien eines solchen Tropfens 20 sind bereits im Zusammenhang mit 2 erläutert worden. Sämtliche im Zusammenhang mit 2 genannten Merkmale gelten somit auch für das Ausführungsbeispiel, wie es in 4 gezeigt ist, und umgekehrt.
  • 5 zeigt die schematische Seitenansicht eines Tropfens 20, der auf die Montagefläche eines Halbleiterchips 10 aufgebracht ist, und der eine oxidierte Oberfläche 240 aufweist. Man kann beispielsweise einen leicht hypereutektischen Ga-In enthaltenden Tropfen 20 an der Oberfläche durch Luftsauerstoff oxidieren lassen und ihn erst dann in Schritt II auf die Montagefläche des Halbleiterchips 10 beziehungsweise eine Oberfläche 30 (hier nicht gezeigt) aufsetzen. Die Oxidschicht 240 behindert eine rasche weitere Oxidation des Materials des Tropfens 20. Zudem hindert die Oxidschicht 240 die in dem Tropfen 20 enthaltene Metallschmelze daran, das Material der Montagefläche des Halbleiterchips 10 sofort reaktiv zu benetzen und dabei zu zerfließen. Wird der Halbleiterchip 10 nach dem Aufbringen des Tropfens 20 mit der Oberfläche 30 in Kontakt gebracht (Schritt III), wird die Oxidschicht 240 durchbrochen und die reaktive Metallschmelze, die in dem Tropfen 20 vorhanden ist, freigesetzt. Die Reaktion der Metallschmelze mit den oxidfreien Oberflächen vom Halbleiterchip 10 beziehungsweise mit dem Lotmetall 40 und der Oberfläche 30 fixiert den Halbleiterchip 10. Der Tropfen 20 weist ein Material auf wie es im Zusammenhang mit 2 genannt ist. Sämtliche in Verbindung mit 2 genannten Merkmale gelten somit auch für 5 und umgekehrt.
  • Mit den Verfahren zum temporären und permanenten Fixieren eines Halbleiterchips 10 auf einer Oberfläche können auch mehrere Halbleiterchips 10 gleichzeitig oder nacheinander auf einer Oberfläche 30 befestigt werden. Beispielsweise kann eine Leiterplatte an allen Aufnahmeplätzen mit jeweils einem Tropfen 20 versehen werden, und dann mit Halbleiterchips 10, beispielsweise LED-Chips, bestückt werden. Sollen die LED-Chips permanent auf der Leiterplatte befestigt werden, wird nach dem temporären Fixieren ein Umschmelzen durchgeführt, bei dem der lokale Kontakt wieder gelöst wird und die LED-Chips durch die Oberflächenspannung des großen Lotdepots in Position gezogen und so präzise justiert fixiert werden.
  • Ein solches Beispiel ist auch in den Draufsichten der 6A und 6B gezeigt. Dabei ist die Oberfläche 30 die Oberfläche einer Leiterplatte, auf die ein Lotmetall 40 aufgebracht ist. Die Tropfen 20 werden auf die Aufnahmeplätze gesetzt und anschließend, wie in 6B gezeigt, die Halbleiterchips 10, in diesem Fall LED-Chips auf die Tropfen aufgesetzt. Die Halbleiterchips 10 sind somit temporär und punktuell auf der Oberfläche 30 fixiert.
  • Soll eine Vielzahl an Halbleiterchips 10 auf einer Oberfläche 30 befestigt werden, können auch eine Vielzahl von Halbleiterchips 10 mit einem Elastomer-Stempel von einer Donatorscheibe abgeerntet werden, mit einem zweiten Werkzeug jeder Halbleiterchip 10 mindestens mit einem Tropfen 20 benetzt werden, auf die Oberfläche 30, beispielsweise eine Rekonfigurationsfläche, die Vielzahl von Halbleiterchips 10 positionsgenau abgesetzt werden und aufgrund der Adhäsion, die der Tropfen 20 zwischen den Halbleiterchips 10 und der Rekonfigurationsfläche 30 vermittelt, der Elastomerstempel wieder abgeschält werden. Anschließend kann zum permanenten Fixieren der Halbleiterchips 10 auf der Oberfläche 30 das Umschmelzen erfolgen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 10
    Halbleiterchip
    20
    Tropfen
    30
    Oberfläche
    40
    Lotmetall
    50
    umgeschmolzene Fixierung
    100
    Halbleiterchip
    210
    Benetzungsfront
    220
    Metallpartikel
    230
    Metallschmelze
    240
    Oxidschicht
    I
    Verfahrensschritt I
    II
    Verfahrensschritt II
    III
    Verfahrensschritt III
    T
    Verfahrensschritt Umschmelzen

Claims (16)

  1. Verfahren zum temporären Fixieren eines Halbleiterchips (10) auf einer Oberfläche (30), bei dem - auf die Oberfläche (30) und/oder auf eine Montagefläche des Halbleiterchips (10) ein Lotmetall (40) aufgebracht wird, - auf das Lotmetall (40) oder auf die Oberfläche (30) oder auf die Montagefläche des Halbleiterchips (10) mindestens ein Tropfen (20) eines zumindest teilweisen flüssigen, metallhaltigen Stoffes aufgebracht wird, und - die Montagefläche des Halbleiterchips (10) mit der Oberfläche (30) in mechanischen Kontakt gebracht wird, wobei der Halbleiterchip (10) zumindest mittels der Oberflächenspannung des zumindest einen Tropfens (20) an der Oberfläche (30) fixiert wird.
  2. Verfahren nach dem vorhergehenden Anspruch, wobei nach dem Aufbringen des zumindest einen Tropfens (20) der Halbleiterchip (10) mit der Oberfläche (30) in weniger als eine Minute in mechanischen Kontakt gebracht wird.
  3. Verfahren nach einem der vorherigen Ansprüche, wobei der mindestens eine Tropfen (20) einen Durchmesser von ≥ 5 µm und ≤ 150 µm aufweist.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei das Verfahren bei einer Temperatur von ≤ 100°C, insbesondere ≤ 30°C, bevorzugt bei Raumtemperatur, durchgeführt wird.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei als zumindest teilweise flüssiger, metallhaltiger Stoff ein flüssiges Metall, eine eutektische Legierung oder eine nicht-eutektische Legierung verwendet wird.
  6. Verfahren nach einem der vorherigen Ansprüche, wobei der zumindest eine Tropfen (20) vor dem Aufbringen an seiner Oberfläche oxidiert wird.
  7. Verfahren nach dem vorhergehenden Anspruch, wobei die oxidierte Oberfläche des Tropfens (20) während des in Kontaktbringens des Halbleiterchips (10) mit der Oberfläche (30) an mindestens einer Stelle aufgebrochen wird.
  8. Verfahren nach einem der vorherigen Ansprüche, wobei der zumindest teilweise flüssige, metallhaltige Stoff mit dem Lotmetall (40) und/oder Material der Montagefläche des Halbleiterchips (10) und/oder Material der Oberfläche (30) zumindest in Bereichen eine chemische Reaktion eingeht.
  9. Verfahren nach einem der vorherigen Ansprüche, wobei die Oberfläche (30) eine Montagefläche eines zweiten Halbleiterchips oder eines Wafers oder einer Leiterplatte umfasst.
  10. Verfahren zum permanenten Fixieren eines Halbleiterchips (10) auf einer Oberfläche (30) mit den Verfahrensschritten A) temporäres Fixieren eines Halbleiterchips (10) auf einer Oberfläche (30) gemäß den vorherigen Ansprüchen, wobei eine Vorfixierung im Bereich des zumindest einen Tropfens (20) erhalten wird, und B) Umschmelzen der Vorfixierung und des Lotmetalls (40), wobei eine Fixierung (50) im Bereich des Lotmetalls (40) erhalten wird.
  11. Verfahren nach dem vorherigen Anspruch, wobei der Verfahrensschritt B) bei einer Temperatur durchgeführt wird, die etwa 10 bis 60°C oberhalb der Liquidustemperatur des Lotmetalls (40) liegt, wobei die Grenzen jeweils miteingeschlossen sind.
  12. Verfahren nach einem der Ansprüche 10 oder 11, wobei im Verfahrensschritt B) Material der Vorfixierung in dem geschmolzenen Lotmetall (40) gelöst werden.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei nach dem Verfahrensschritt B) auf Raumtemperatur abgekühlt wird.
  14. Halbleiterbauelement, aufweisend einen Halbleiterchip (10), der auf einer Oberfläche (30) befestigt ist, wobei zwischen dem Halbleiterchip (10) und der Oberfläche (30) eine metallische Fixierung angeordnet ist, die ein Lotmetall (40) und einen zumindest teilweise darin gelösten metallhaltigen Stoff enthält.
  15. Halbleiterbauelement nach dem vorhergehenden Anspruch, wobei die metallische Fixierung mit einem Verfahren gemäß den Ansprüchen 10 bis 13 hergestellt ist.
  16. Halbleiterbauelement nach einem der Ansprüche 14 oder 15, wobei die Oberfläche (30) eine Montagefläche eines zweiten Halbleiterchips, eines Wafers oder einer Leiterplatte umfasst.
DE102017102580.4A 2017-02-09 2017-02-09 Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und Halbleiterbauelement Withdrawn DE102017102580A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017102580.4A DE102017102580A1 (de) 2017-02-09 2017-02-09 Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und Halbleiterbauelement
PCT/EP2018/052903 WO2018146075A1 (de) 2017-02-09 2018-02-06 Verfahren zum temporären fixieren eines halbleiterchips auf einer oberfläche, verfahren zum permanenten fixieren eines halbleiterchips auf einer oberfläche und halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017102580.4A DE102017102580A1 (de) 2017-02-09 2017-02-09 Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102017102580A1 true DE102017102580A1 (de) 2018-08-09

Family

ID=61188802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017102580.4A Withdrawn DE102017102580A1 (de) 2017-02-09 2017-02-09 Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und Halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE102017102580A1 (de)
WO (1) WO2018146075A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19504351A1 (de) 1995-02-10 1996-08-14 Fraunhofer Ges Forschung Verfahren zur Substratfixierung von elektronischen Bauelementen
US6229220B1 (en) 1995-06-27 2001-05-08 International Business Machines Corporation Bump structure, bump forming method and package connecting body
US6346750B1 (en) 2000-04-28 2002-02-12 Micron Technology, Inc. Resistance-reducing conductive adhesives for attachment of electronic components

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
WO2011163599A2 (en) * 2010-06-24 2011-12-29 Indium Corporation Metal coating for indium bump bonding
EP2790212B1 (de) * 2012-07-19 2015-09-16 Technische Universität Ilmenau Verfahren zur Selbstmontage von Komponenten auf einem Substrat
US10039194B2 (en) * 2012-08-02 2018-07-31 Osram Sylvania Inc. Dual solder layer for fluidic self assembly and electrical component substrate and method employing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19504351A1 (de) 1995-02-10 1996-08-14 Fraunhofer Ges Forschung Verfahren zur Substratfixierung von elektronischen Bauelementen
US6229220B1 (en) 1995-06-27 2001-05-08 International Business Machines Corporation Bump structure, bump forming method and package connecting body
US6346750B1 (en) 2000-04-28 2002-02-12 Micron Technology, Inc. Resistance-reducing conductive adhesives for attachment of electronic components

Also Published As

Publication number Publication date
WO2018146075A1 (de) 2018-08-16

Similar Documents

Publication Publication Date Title
DE112011101556B4 (de) Gemischtlegierungslötmittelpaste
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE69837224T2 (de) Mit bleifreiem Lötmittel verbundene elektronische Vorrichtung
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE112006002497T5 (de) Lotformteil und ein Verfahren zu dessen Herstellung
DE112011102163B4 (de) Pb-freie Lotlegierung
DE102008042777A1 (de) Selektiver Lötstop
DE4432774C2 (de) Verfahren zur Herstellung meniskusförmiger Lotbumps
DE60300675T2 (de) Die Verwendung von Lötmetallen auf Nickel-plattierten stromlosen Oberflächen
DE102011013172A1 (de) Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste
EP1883962A1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE60300669T2 (de) Bleifreie Weichlötlegierung
DE102008011265B4 (de) Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht
DE102010013610A1 (de) Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten
DE60305119T2 (de) Auslaugbeständige Lötlegierungen für elektrisch leitende Dickfilme auf Silberbasis
DE102019135860A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE1213922C2 (de) Verfahren zur Herstellung einer leicht benetzbaren Metallschicht auf einer keramischen Unterlage fuer Halbleiterbauelemente
DE19532251A1 (de) Anordnung und Verfahren zum Diffusionslöten
DE102017102580A1 (de) Verfahren zum temporären Fixieren eines Halbleiterchips auf einer Oberfläche, Verfahren zum permanenten Fixieren eines Halbleiterchips auf einer Oberfläche und Halbleiterbauelement
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
DE102006053146A1 (de) Goldhaltiges Lotdepot, Verfahren zu dessen Herstellung, Lötverfahren und Verwendung
EP0303043B1 (de) Verfahren zum flussmittelfreien Ofenlöten
AT515446A1 (de) Strukturierung der Lötstoppmaske von Leiterplatten zur Verbesserung der Lötergebnisse
WO2018228976A1 (de) Verfahren zum selbstjustierten bestücken eines anschlussträgers mit einem bauteil, vorrichtung und optoelektronisches bauteil

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee