WO2014072254A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2014072254A1
WO2014072254A1 PCT/EP2013/072939 EP2013072939W WO2014072254A1 WO 2014072254 A1 WO2014072254 A1 WO 2014072254A1 EP 2013072939 W EP2013072939 W EP 2013072939W WO 2014072254 A1 WO2014072254 A1 WO 2014072254A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
cover layer
semiconductor chip
region
Prior art date
Application number
PCT/EP2013/072939
Other languages
English (en)
French (fr)
Inventor
Petrus Sundgren
Markus BRÖLL
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to KR1020157015253A priority Critical patent/KR102108718B1/ko
Priority to CN201380059047.9A priority patent/CN104813487B/zh
Priority to US14/442,394 priority patent/US10181547B2/en
Publication of WO2014072254A1 publication Critical patent/WO2014072254A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Definitions

  • the present application relates to an optoelectronic semiconductor chip and to a method for producing optoelectronic semiconductor chips.
  • optoelectronic semiconductor chips such as, for example, light emitting diodes
  • Absorption can be formed such contact layers with a thickness of only a few nanometers.
  • such layers are often sensitive to moisture as well as chemical and / or physical conditions that
  • One object is to specify a semiconductor chip which is characterized by a low contact resistance and at the same time low radiation absorption. Furthermore, a method is to be specified, with which such semiconductor chips can be produced efficiently and reliably. This object is achieved by a semiconductor chip or a method according to the independent patent claims. Embodiments and developments are the subject of the dependent claims.
  • An optoelectronic semiconductor chip has according to a
  • Embodiment a semiconductor body having a
  • a semiconductor layer sequence having an active region for generating and / or receiving radiation, a first semiconductor region of a first conductivity type, a second semiconductor region of a second conductivity type different from the first conductivity type, and a cover layer.
  • the active area is between the first
  • the first semiconductor region has a contact layer on the side facing away from the active region.
  • the cover layer is arranged on the side facing away from the active region of the first semiconductor region and preferably adjacent to the contact layer.
  • the cover layer has at least one recess in which the
  • the cover layer is of the second conductivity type.
  • the contact layer and the cover layer are therefore different from one another with respect to the conductivity type.
  • the contact layer may be p-conducting and the cover layer n-conductive or vice versa.
  • Semiconductor body is thus determined by the contact layer.
  • the cover layer is not used in contrast to this
  • the semiconductor chip may also have two or more active regions.
  • the first semiconductor region is expediently between the cover layer and the
  • the cover layer has a higher band gap than the contact layer.
  • the risk of radiation absorption in the cover layer can thus be avoided or at least with a comparatively large thickness of the cover layer
  • the cover layer is based on arsenide or phosphidic compound semiconductor material.
  • phosphidic compound semiconductor material means that a layer or at least a part thereof as a group V element (ie
  • this contains at least 51% phosphorus.
  • this has Material is the material composition In y Gai- x - y Al x P, where O ⁇ x ⁇ l, O ⁇ y ⁇ l and x + y ⁇ 1.
  • oxide compound semiconductor material means that a layer or at least a part thereof as a group V element predominantly, ie to
  • Material is the material composition In y Gai- x - y Al x As, where O ⁇ x ⁇ l, O ⁇ y ⁇ l and x + y ⁇ 1.
  • the materials mentioned need not necessarily have a mathematically exact composition according to the above formulas. Rather, they can have one or more dopants and additional constituents. For the sake of simplicity, however, the above formula contains only the essential constituents of the crystal lattice, even if these can be partially replaced by small amounts of other substances.
  • such a cover layer is suitable in
  • the overcoat and active region may or may not necessarily be based on the same semiconductor material system.
  • the capping layer may be based on phosphide compound semiconductor material and the active region may be based on arsenide compound semiconductor material.
  • the cover layer is doped with Te and / or Si.
  • Tellurium and silicon show less of a tendency to diffuse into adjacent arsenide or phosphidic compound semiconductor material as compared to p-type dopants such as magnesium or zinc. This leads to an improved controllability of the
  • the cover layer is based on In y Ga- x - y Al x P where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1.
  • the cover layer has a gallium content of at most 0, 1, that is, x + y ⁇ 0.9. The lower the gallium content, the higher the aluminum content can be at the same indium content. As a result, the band gap of the cover layer can be further increased.
  • the reflectivity for the radiation is preferably at least 60%, particularly preferably at least 70%. The higher the reflectivity, the lower the
  • the first connection layer may at least partially cover the cover layer. Furthermore, between the
  • the intermediate layer may be a dielectric layer.
  • the intermediate layer may contain, for example, a dielectric oxide or nitride.
  • the intermediate layer may also be electrically conductive.
  • the intermediate layer may also be electrically conductive.
  • TCO transparent conductive oxide
  • ITO indium tin oxide
  • SnO tin oxide
  • ZnO zinc oxide
  • the first connection layer may be arranged on the cover layer over the whole area or essentially over the whole area, ie with a surface coverage of at least 90%.
  • Connection layer is arranged predominantly or exclusively in the region of the recesses.
  • the semiconductor chip is designed as a thin-film semiconductor chip.
  • a growth substrate for the preferably epitaxial deposition of the semiconductor layers is the
  • the semiconductor body is preferably on one of the
  • the mirror layer can be formed between the semiconductor body and the carrier. Between the semiconductor body and the carrier, a mirror layer is preferably formed.
  • the mirror layer can be
  • a semiconductor layer sequence is provided with an active region provided for generating and / or receiving radiation, a first semiconductor region of a first conductivity type, a second semiconductor region of a second conductivity type and a cover layer.
  • the first semiconductor region has a contact layer on the side facing away from the active region.
  • the cover layer is arranged on the side facing away from the active region of the first semiconductor region and of the second conductivity type. In the cover layer, a plurality of recesses is formed.
  • a first connection layer is formed so that the first
  • a plurality of semiconductor chips wherein each semiconductor chip has at least one recess.
  • the provided semiconductor layer sequence on the active region is provided.
  • the further cover layer is preferably before
  • the removal preferably takes place by means of a wet-chemical or dry-chemical
  • the further cover layer and the cover layer with respect to the material are at the Adjusted etching process that there is a high ⁇ tzselektrios.
  • Etching step stopped or at least greatly slowed when the other cover layer is removed and the underlying cover layer is reached.
  • the further cover layer are based on
  • Cover layer on phosphidischer compound semiconductor material A high etch selectivity is so easy to achieve.
  • the further cover layer can also have a comparatively small band gap, since the further cover layer is completely removed and thus is no longer present in the finished semiconductor chip.
  • Semiconductor layer sequence applied before singulation on a support is severed during separation into semiconductor chips.
  • the carrier serves the
  • the growth substrate can therefore be removed before or after application to the support, for example mechanically, somewhat by means of grinding, lapping or polishing, and / or chemically, for example by means of
  • the described method is for the production of a
  • FIGS. 3A to 3F show an exemplary embodiment of a method for producing semiconductor chips by means of a schematic sectional view
  • FIGS. 4A and 4B show measurement results of aging tests for semiconductor chips with the described cover layer (FIG. 4A) and for comparison samples without such a doped cover layer (FIG. 4B).
  • a first exemplary embodiment of an optoelectronic semiconductor chip is shown schematically in sectional view in FIG shown.
  • the semiconductor chip 1 is embodied by way of example as a luminescence diode semiconductor chip, in particular as an LED semiconductor chip.
  • the semiconductor chip can also be used as a
  • Laser diode semiconductor chip or be designed as a radiation receiver.
  • the semiconductor chip 1 comprises a semiconductor body with a semiconductor layer sequence 2.
  • the semiconductor layer sequence comprises an active region 20, which is provided for generating radiation and which is disposed between a first semiconductor layer 2
  • semiconductor region 21 of a first conductivity type and a second semiconductor region 22 of a second conductivity type is arranged.
  • the first semiconductor region 21 is p-type and the second
  • Semiconductor region 22 formed n-type. The first
  • Semiconductor region 21 has a contact layer 210 on a side facing away from active region 20.
  • Contact layer is preferably heavily doped, for example with a doping concentration of at least 1 x 10 17 cm -3 , more preferably of at least 1 x 10 18 cm -3 .
  • a cover layer 25 is formed on the side facing away from the active region 20 of the first semiconductor region 21, a cover layer 25 is formed.
  • the cover layer adjoins the contact layer 210.
  • Cover layer has the same conductivity type as the second semiconductor region 22.
  • the semiconductor body 2 extends between a first major surface 201 and a second major surface 202.
  • the cover layer 25 forms the first major surface 201.
  • the semiconductor body 2 is arranged on a carrier 5 and connected by means of a connecting layer 6 with this mechanically stable and electrically conductive.
  • Connecting layer 6 is for example a
  • a first connection layer 3 is formed between the semiconductor body 2 and the carrier 5.
  • the cover layer 25 has a plurality of recesses. In the recesses, the first connection layer 3 adjoins the contact layer 210.
  • a first contact surface 41 is formed on the side facing away from the semiconductor body 2 of the carrier 5.
  • the first contact surface 41 is electrically conductively connected to the contact layer 210 via the carrier, the connection layer and the first connection layer 3.
  • a second contact surface 42 is arranged on the side facing away from the carrier 5 of the semiconductor body 2.
  • the first connection layer 3 extends over the entire area over the first main area 201.
  • the connection layer 3 or at least one sub-layer thereof preferably contains one Metal or a metallic alloy.
  • the first connection layer preferably has a reflectivity of at least 60%, particularly preferably of at least 70%, for the radiation generated in the active region. For example, aluminum, silver, rhodium, palladium and
  • Spectral range off In the red and infrared spectral range, for example, gold has a high reflectivity.
  • a dielectric layer In the vertical direction between the cover layer 25 and the terminal layer 3 is a dielectric layer as
  • Intermediate layer 35 is formed.
  • the intermediate layer 35 is expediently permeable to the radiation generated in the active region 20 and furthermore has a smaller refractive index than that of the first one
  • Refractive index difference is, the greater the proportion of the generated in the active region 20 and at the interface between the semiconductor body 2 and the intermediate layer 35 totally reflected radiation. Only radiation incident on the first major surface 201 at an angle to the normal smaller than the angle for total reflection passes through the intermediate layer 35 and is reflected on the first terminal layer 3.
  • Layer may for example contain an oxide, such as silicon oxide, a nitride, for example silicon nitride or an oxynitride, for example silicon oxynitride or consist of such a material. Deviating from that
  • Interlayer 35 also contain a TCO material, such as ITO, ZnO or SnO.
  • TCO material such as ITO, ZnO or SnO.
  • the cover layer 25 may contain arsenidic or phosphidic material.
  • the cover layer is preferably n-type doped with tellurium or silicon. But it can also find another dopant application.
  • the charge carrier injection into the semiconductor body 2 takes place via the recesses 27 in the cover layer 25.
  • the material for the cover layer 25 can therefore be used independently of
  • the contact layer 210 has a
  • Contact layer 210 can be made comparatively thin, for example with a thickness of at most 20 nm, since this is protected by the cover layer 25.
  • the cover layer is preferably at least twice as thick, more preferably at least five times as thick as the contact layer.
  • n-doping has the further advantage that n-dopants such as tellurium or silicon have a lower tendency to diffuse into arsenide or phosphidic compound semiconductor material. It has also been shown that tellurium is particularly suitable because with tellurium during the epitaxial deposition of the semiconductor material
  • the n-type cap layer with the p-type contact layer forms a pn junction. This pn
  • Transition is a charge carrier barrier layer, so that charge carriers are injected only at the points in the semiconductor body 2, at which the connection layer 3 adjacent to the contact layer 210. In other words, it can be adjusted via the positioning of the recesses 27 at which points a charge carrier injection takes place. Also in
  • Compound semiconductor material is particularly suitable for an InGaAlP layer with a gallium content of at most 10%.
  • the layer may also be gallium-free.
  • Such a cover layer has proved to be favorable both for a carbon-doped contact layer 210 made of GaAs and for a magnesium-doped contact layer based on InGaAlP.
  • a cover layer based on arsenide compound semiconductor material has for a contact layer Based on InGaP doped with zinc also an AlGaAs cover layer doped with silicon has proved suitable.
  • cover layer 25 itself so not for a
  • Carrier transport is provided, the efficiency of the semiconductor chips can be improved by an n-doped cover layer in a p-doped contact layer.
  • the semiconductor layers can also with respect to their conductivity type
  • doped semiconductor layers may be formed n-type and vice versa.
  • a second exemplary embodiment of a semiconductor chip is shown in FIG. This second embodiment substantially corresponds to the first embodiment described in connection with FIG. In contrast, the semiconductor layer sequence 2 is on a
  • the semiconductor chip is thus not designed as a thin-film semiconductor chip.
  • the first semiconductor region 21 is arranged on the side of the active region 20 facing away from the growth substrate 29. In this case, the radiation extraction takes place through the first main surface 201 of the semiconductor body with the
  • cover layer 25 has only exactly one recess 27, in which the first
  • Terminal layer 3 is arranged.
  • the first connection layer forms the first contact surface 41 for external electrical contacting.
  • the first connection layer 3 is exclusively within the
  • the first connection layer can deviating from the cover layer 25 but also partially cover.
  • cover layer 25 also as in
  • a plurality of recesses 27 may have in which the first connection layer 3 adjoins the contact layer 210 in each case.
  • FIGS. 3A to 3F An exemplary embodiment of a method for producing semiconductor chips is shown in FIGS. 3A to 3F with reference to FIGS. 3A to 3F.
  • a semiconductor layer sequence 2 is epitaxially deposited on a growth substrate 29, for example by means of MOCVD or MBE.
  • Semiconductor layer sequence 2 comprises a second
  • Semiconductor region 22 an active region 20, a first semiconductor region 21 with a contact layer 210, a
  • Cover layer 25 and a further cover layer 26 The cover layer 25 may be formed as described in connection with Figures 1 and 2 and is different in particular with respect to the conductivity type of the first semiconductor region 21 with the contact layer 210.
  • the further cover layer 26 is preferably based on an arsenide compound semiconductor material, for example AlGaAs. The epitaxial deposition thus ends with a Layer based on arsenide compound semiconductor material.
  • the p-doped first semiconductor region 21, which is doped, for example, with magnesium or zinc, is completely covered by n-conductive material of the cover layer and optionally of the further cover layer.
  • n-conductive material of the cover layer and optionally of the further cover layer For subsequent epitaxial cycles for the production of further semiconductor layer sequences, by covering with n-type material doped, for example, with tellurium or silicon, a negative influence by the p-type dopants such as magnesium can be suppressed, whereby fewer crystal defects are produced. This influence on subsequent epitaxy runs is also called memory effect.
  • this further cover layer as shown in Figure 3B can be removed.
  • the cover layer 25 is based on a phosphidic compound
  • the intermediate layer 35 serves as a mask for a
  • the semiconductor layer sequence 2 is by means of a
  • the carrier 5 is used for the mechanical stabilization of the semiconductor layer sequence 2, so that the growth substrate 29 is no longer necessary for this and can be removed.
  • the removal can be effected, for example, chemically, for example by wet-chemical or dry-chemical etching,
  • the carrier 5 with the semiconductor layer sequence 2 arranged thereon is severed.
  • the singulated semiconductor chip is shown in FIG. 3F.
  • FIG. 4A results of aging measurements are shown, wherein the cover layer 25 is n-doped.
  • FIG. 4B shows results of comparative measurements in which the cover layer is nominally undoped. Shown is the course of the radiation power P in arbitrary units as a function of the operating time d in hours at an operating current of 10 mA. For the measurements was the Semiconductor layer sequence each structured with a 300 ym grid.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip (1) mit einem Halbleiterkörper, der eine Halbleiterschichtenfolge (2) mit einem zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich (20), einem ersten Halbleiterbereich (21) eines ersten Leitungstyps, einem zweiten Halbleiterbereich (22) eines zweiten Leitungstyps und einer Deckschicht (25) aufweist, angegeben. Der aktive Bereich (20) ist zwischen dem ersten Halbleiterbereich (21) und dem zweiten Halbleiterbereich (22) angeordnet und weist auf der dem aktiven Bereich abgewandten Seite eine Kontaktschicht (210) auf. Die Deckschicht (25) ist auf der dem aktiven Bereich (20) abgewandten Seite des ersten Halbleiterbereichs (21) angeordnet und weist zumindest eine Aussparung (27) auf, in der die Kontaktschicht (210) an die erste Anschlussschicht (3) angrenzt. Die Deckschicht ist vom zweiten Leitungstyp. Weiterhin wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips angegeben.

Description

Beschreibung
Optoelektronischer Halbleiterchip und Verfahren zur
Herstellung von optoelektronischen Halbleiterchips
Die vorliegende Anmeldung betrifft einen optoelektronischen Halbleiterchip sowie ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips . Bei optoelektronischen Halbleiterchips wie beispielsweise Leuchtdioden ist ein möglichst geringer Kontaktwiderstand zwischen metallischen Kontakten für die externe Kontaktierung und dem Halbleitermaterial für die Effizienz der
Halbleiterchips von hoher Bedeutung. Oftmals zeichnen sich hoch dotierte Halbleiterkontaktschichten mit einer
vergleichsweise geringen Bandlücke durch einen niedrigen Kontaktwiderstand aus. Andererseits kann eine solche Schicht aufgrund der geringen Bandlücke jedoch die in dem LED-Chip erzeugte Strahlung absorbieren, wodurch sich die Effizienz des Halbleiterchips vermindert. Zur Verringerung der
Absorption können solche Kontaktschichten mit einer Dicke von nur wenigen Nanometern ausgebildet werden. Solche Schichten sind jedoch oftmals empfindlich gegenüber Feuchtigkeit sowie chemischen und/oder physikalischen Bedingungen, die
typischerweise während der Fertigung der Halbleiterchips auftreten .
Eine Aufgabe ist es, einen Halbleiterchip anzugeben, der sich durch einen geringen Kontaktwiderstand bei gleichzeitig geringer Strahlungsabsorption auszeichnet. Weiterhin soll ein Verfahren angegeben werden, mit dem solche Halbleiterchips effizient und zuverlässig hergestellt werden können. Diese Aufgabe wird durch einen Halbleiterchip beziehungsweise ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
Ein optoelektronischer Halbleiterchip weist gemäß einer
Ausführungsform einen Halbleiterkörper auf, der eine
Halbleiterschichtenfolge mit einem zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich, einen ersten Halbleiterbereich eines ersten Leitungstyps, einen zweiten Halbleiterbereich eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps und eine Deckschicht aufweist. Der aktive Bereich ist zwischen dem ersten
Halbleiterbereich und dem zweiten Halbleiterbereich
angeordnet. Der erste Halbleiterbereich weist auf der dem aktiven Bereich abgewandten Seite eine Kontaktschicht auf. Die Deckschicht ist auf der dem aktiven Bereich abgewandten Seite des ersten Halbleiterbereichs angeordnet und grenzt vorzugsweise an die Kontaktschicht an. Insbesondere weist die Deckschicht zumindest eine Aussparung auf, in der die
Kontaktschicht an die erste Anschlussschicht angrenzt. Die Deckschicht ist vom zweiten Leitungstyp.
Die Kontaktschicht und die Deckschicht sind bezüglich des Leitungstyps also voneinander verschieden. Insbesondere kann die Kontaktschicht p-leitend und die Deckschicht n-leitend ausgebildet sein oder umgekehrt.
Es hat sich gezeigt, dass durch eine solche Deckschicht mit zur Kontaktschicht entgegen gesetzten Dotierung ein
effizienter Schutz der Kontaktschicht erzielbar ist. Die Injektion von Ladungsträgern in den aktiven Bereich im Fall eines Strahlungsemitters beziehungsweise die
Ladungsträgerabfuhr aus dem aktiven Bereich im Fall eines Strahlungsempfängers erfolgt über die an die Kontaktschicht angrenzende, außerhalb des Halbleiterkörpers ausgebildete, erste Anschlussschicht. Der Kontaktwiderstand zum
Halbleiterkörper ist somit durch die Kontaktschicht bestimmt. Die Deckschicht dient im Unterschied hierzu nicht der
elektrischen Kontaktierung des Halbleiterchips, sondern dem Schutz der Kontaktschicht.
Der Halbleiterchip kann auch zwei oder mehr aktive Bereiche aufweisen. In diesem Fall ist der erste Halbleiterbereich zweckmäßigerweise zwischen der Deckschicht und dem der
Deckschicht nächstgelegenen aktiven Bereich angeordnet.
Vorzugsweise weist die Deckschicht eine höhere Bandlücke auf als die Kontaktschicht. Die Gefahr einer Strahlungsabsorption in der Deckschicht kann so auch bei einer vergleichsweise großen Dicke der Deckschicht vermieden oder zumindest
vermindert werden. Insbesondere kann die Deckschicht
mindestens doppelt so dick, vorzugsweise mindestens fünfmal so dick sein wie die Kontaktschicht. In einer bevorzugten Ausgestaltung basiert die Deckschicht auf arsenidischem oder phosphidischem Verbindungs- Halbleitermaterial .
Auf „phosphidischem Verbindungs-Halbleitermaterial basierend" bedeutet in diesem Zusammenhang, dass eine Schicht oder zumindest ein Teil davon als Gruppe V-Element (also als
Element der fünften Hauptgruppe, überwiegend, also zu
mindestens 51 % Phosphor enthält. Vorzugsweise weist das Material die Materialzusammensetzung Iny Gai-x-y Alx P auf, wobei O ^ x ^ l, O ^ y ^ l und x + y < 1 gilt.
Auf „arsenidischem Verbindungs-Halbleitermaterial basierend" bedeutet entsprechend, dass eine Schicht oder zumindest ein Teil davon als Gruppe V-Element überwiegend, also zu
mindestens 51 %, Arsen enthält. Vorzugsweise weist das
Material die Materialzusammensetzung Iny Gai-x-y Alx As auf, wobei O ^ x ^ l, O ^ y ^ l und x + y < 1 gilt.
Dabei müssen die genannten Materialien nicht zwingend eine mathematisch exakte Zusammensetzung nach den obigen Formeln aufweisen. Vielmehr können sie ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Insbesondere eignet sich eine solche Deckschicht in
Verbindung mit einem aktiven Bereich, der ebenfalls auf arsenidischem oder auf phosphidischem Verbindungs- Halbleitermaterial basiert. Die Deckschicht und der aktive Bereich können, müssen jedoch nicht notwendigerweise auf demselben Halbleitermaterialsystem basieren. Beispielsweise können die Deckschicht auf phosphidischem Verbindungs- Halbleitermaterial und der aktive Bereich auf arsenidischem Verbindungs-Halbleitermaterial basieren .
Überraschenderweise hat sich herausgestellt, dass eine
Dotierung der Deckschicht mit einem von der Kontaktschicht verschiedenen Leitungstyp verbesserte Eigenschaften des Halbleiterchips bewirkt, obwohl die Deckschicht selbst nicht der elektrischen Kontaktierung dient. Insbesondere hat sich gezeigt, dass n-dotiertes
Halbleitermaterial für die Deckschicht Wasserstoff
blockierende Eigenschaften aufweist. Dadurch kann erzielt werden, dass während der Herstellung der Halbleiterchips weniger Wasserstoff in das Halbleitermaterial der
Halbleiterschichtenfolge eintritt. Dies bewirkt ein
verbessertes Alterungsverhalten.
In einer bevorzugten Ausgestaltung ist die Deckschicht mit Te und/oder Si dotiert. Tellur und Silizium zeigen im Vergleich zu p-Dotierstoffen wie Magnesium oder Zink eine geringere Tendenz, in angrenzendes arsenidisches oder phosphidisches Verbindungs-Halbleitermaterial zu diffundieren. Dies führt zu einer verbesserten Kontrollierbarkeit des
Herstellungsprozesses.
In einer bevorzugten Ausgestaltung basiert die Deckschicht auf Iny Gai-x-y Alx P mit 0 < x < 1, 0 < y < 1 und x + y < 1. Besonders bevorzugt weist die Deckschicht einen Gallium- Gehalt von höchstens 0,1 auf, das heißt es gilt x + y ^ 0,9. Je geringer der Gallium-Gehalt ist, desto höher kann der Aluminium-Gehalt bei gleichem Indium-Gehalt sein. Dadurch kann die Bandlücke der Deckschicht weiter erhöht werden. In einer bevorzugten Ausgestaltung ist die erste
Anschlussschicht für die vom aktiven Bereich zu erzeugende oder empfangende Strahlung reflektierend ausgebildet.
Vorzugsweise beträgt die Reflektivität für die Strahlung mindestens 60 %, besonders bevorzugt mindestens 70 %. Je höher die Reflektivität ist, desto geringer ist der
Strahlungsanteil, der von der ersten Anschlussschicht absorbiert werden kann. Die erste Anschlussschicht kann die Deckschicht zumindest bereichsweise überdecken. Weiterhin kann zwischen der
Anschlussschicht und der Deckschicht eine insbesondere strahlungsdurchlässige Zwischenschicht angeordnet sein. Die Zwischenschicht kann eine dielektrische Schicht sein. Die Zwischenschicht kann beispielsweise ein dielektrisches Oxid oder Nitrid enthalten. Alternativ kann die Zwischenschicht auch elektrisch leitfähig sein. Beispielsweise kann die
Zwischenschicht ein TCO (transparent conductive oxide) - Material enthalten, etwa Indiumzinnoxid (ITO), Zinnoxid (SnO) oder Zinkoxid (ZnO) .
Insbesondere kann die erste Anschlussschicht vollflächig oder im Wesentlichen vollflächig, also mit einer Flächenbelegung von mindestens 90 % auf der Deckschicht angeordnet sein.
Alternativ ist aber auch denkbar, dass die erste
Anschlussschicht überwiegend oder ausschließlich im Bereich der Aussparungen angeordnet ist. In einer bevorzugten Ausgestaltung ist der Halbleiterchip als ein Dünnfilm-Halbleiterchip ausgeführt. Bei einem Dünnfilm- Halbleiterchip ist ein Aufwachssubstrat für die vorzugsweise epitaktische Abscheidung der Halbleiterschichten der
Halbleiterschichtenfolge des Halbleiterkörpers entfernt. Zur mechanischen Stabilisierung des Halbleiterkörpers ist der Halbleiterkörper vorzugsweise auf einem von dem
Aufwachssubstrat verschiedenen Träger angeordnet. Zwischen dem Halbleiterkörper und dem Träger ist vorzugsweise eine Spiegelschicht ausgebildet. Die Spiegelschicht kann
insbesondere mittels der ersten Anschlussschicht gebildet sein . Bei einem Verfahren zum Herstellen einer Mehrzahl von
Halbleiterchips wird gemäß einer Ausführungsform eine
Halbleiterschichtenfolge mit einem zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich, einem ersten Halbleiterbereich eines ersten Leitungstyps, einem zweiten Halbleiterbereich eines zweiten Leitungstyps und einer Deckschicht bereitgestellt. Der erste Halbleiterbereich weist auf der dem aktiven Bereich abgewandten Seite eine Kontaktschicht auf. Die Deckschicht ist auf der dem aktiven Bereich abgewandten Seite des ersten Halbleiterbereichs angeordnet und vom zweiten Leitungstyp. In der Deckschicht wird eine Mehrzahl von Aussparungen ausgebildet. Eine erste Anschlussschicht wird ausgebildet, so dass die erste
Anschlussschicht in den Aussparungen an die Kontaktschicht angrenzt. Nachfolgend erfolgt eine Vereinzelung in die
Mehrzahl von Halbleiterchips, wobei jeder Halbleiterchip zumindest eine Aussparung aufweist. Während der Prozessierung der Halbleiterschichtenfolge in Halbleiterchips ist die
Kontaktschicht durch die Deckschicht geschützt. Die Gefahr einer Schädigung der Kontaktschicht ist so weitestgehend reduziert, so dass für die Kontaktschicht vergleichsweise dünne Schichtdicken Anwendung finden können.
In einer Ausgestaltungsvariante weist die bereitgestellte Halbleiterschichtenfolge auf der dem aktiven Bereich
abgewandten Seite der Deckschicht eine weitere Deckschicht auf. Die weitere Deckschicht wird vorzugsweise vor dem
Ausbilden der ersten Anschlussschicht, insbesondere vor dem Ausbilden der Mehrzahl von Aussparungen in der Deckschicht vollständig entfernt. Das Entfernen erfolgt vorzugsweise mittels eines nasschemischen oder trockenchemischen
Prozesses. Besonders bevorzugt sind die weitere Deckschicht und die Deckschicht bezüglich des Materials so an den Ätzprozess angepasst, dass eine hohe Ätzselektivität besteht. Mit anderen Worten wird der Materialabtrag während des
Ätzschritts gestoppt oder zumindest stark verlangsamt, wenn die weitere Deckschicht entfernt und die darunterliegende Deckschicht erreicht ist.
Vorzugsweise basieren die weitere Deckschicht auf
arsenidischem Verbindungs-Halbleitermaterial und die
Deckschicht auf phosphidischem Verbindungs- Halbleitermaterial. Eine hohe Ätzselektivität ist so einfach erzielbar .
Im Unterschied zur Deckschicht kann die weitere Deckschicht auch eine vergleichsweise kleine Bandlücke aufweisen, da die weitere Deckschicht vollständig entfernt wird und somit im fertig gestellten Halbleiterchip nicht mehr vorhanden ist.
In einer bevorzugten Ausgestaltung wird die
Halbleiterschichtenfolge vor dem Vereinzeln auf einen Träger aufgebracht. Insbesondere wird der Träger beim Vereinzeln in Halbleiterchips durchtrennt. Der Träger dient der
mechanischen Stabilisierung der Halbleiterschichtenfolge, so dass das Aufwachssubstrat für die Halbleiterschichtenfolge nicht mehr erforderlich ist. Das Aufwachssubstrat kann daher vor oder nach dem Aufbringen auf den Träger entfernt werden, beispielsweise mechanisch, etwas mittels Schleifen, Läppens oder Polierens, und/oder chemisch, etwa mittels
nasschemischen oder trockenchemischen Ätzens oder mittels eines Laserablöseverfahrens (laser lift off, LLO) .
Das beschriebene Verfahren ist zur Herstellung eines
vorstehend beschriebenen Halbleiterchips besonders geeignet. Im Zusammenhang mit dem Verfahren beschriebene Merkmale können daher auch für den Halbleiterchip herangezogen werden und umgekehrt.
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen: Die Figuren 1 und 2 jeweils ein Ausführungsbeispiel für einen Halbleiterchip in schematischer Schnittansicht; die Figuren 3A bis 3F ein Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterchips anhand von schematisch in Schnittansicht dargestellten
Zwischenschritten; die Figur 4A und 4B Messergebnisse von Alterungstests für Halbleiterchips mit der beschriebenen Deckschicht (Figur 4A) und für Vergleichsproben ohne eine derartig dotierte Deckschicht (Figur 4B) .
Gleiche, gleichartige oder gleichwirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen.
Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können
vergleichsweise kleine Elemente und insbesondere
Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein.
Ein erstes Ausführungsbeispiel für einen optoelektronischen Halbleiterchip ist in Figur 1 schematisch in Schnittansicht dargestellt. In diesem Ausführungsbeispiel ist der Halbleiterchip 1 exemplarisch als ein Lumineszenzdioden- Halbleiterchip, insbesondere als ein LED-Halbleiterchip ausgebildet. Der Halbleiterchip kann aber auch als ein
Laserdioden-Halbleiterchip oder als ein Strahlungsempfänger ausgebildet sein.
Der Halbleiterchip 1 umfasst einen Halbleiterkörper mit einer Halbleiterschichtenfolge 2. Die Halbleiterschichtenfolge umfasst einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich 20, der zwischen einem ersten
Halbleiterbereich 21 eines ersten Leitungstyps und einem zweiten Halbleiterbereich 22 eines zweiten Leitungstyps angeordnet ist. In dem Ausführungsbeispiel ist der erste Halbleiterbereich 21 p-leitend und der zweite
Halbleiterbereich 22 n-leitend ausgebildet. Der erste
Halbleiterbereich 21 weist auf einer dem aktiven Bereich 20 abgewandten Seite eine Kontaktschicht 210 auf. Die
Kontaktschicht ist vorzugsweise stark dotiert, etwa mit einer Dotierkonzentration von mindestens 1 x 1017 cm-3, besonders bevorzugt von mindestens 1 x 1018 cm-3.
Auf der dem aktiven Bereich 20 abgewandten Seite des ersten Halbleiterbereichs 21 ist eine Deckschicht 25 ausgebildet. Die Deckschicht grenzt an die Kontaktschicht 210 an. Die
Deckschicht weist denselben Leitungstyp auf wie der zweite Halbleiterbereich 22.
In vertikaler Richtung, also in einer senkrecht zu einer Haupterstreckungsebene der Halbleiterschichten der
Halbleiterschichtenfolge 2 verlaufenden Richtung, erstreckt sich der Halbleiterkörper 2 zwischen einer ersten Hauptfläche 201 und einer zweiten Hauptfläche 202. Die Deckschicht 25 bildet die erste Hauptfläche 201.
Der Halbleiterkörper 2 ist auf einem Träger 5 angeordnet und mittels einer Verbindungsschicht 6 mit diesem mechanisch stabil und elektrisch leitend verbunden. Für die
Verbindungsschicht 6 eignet sich beispielsweise eine
elektrisch leitfähige Klebeschicht oder eine Lotschicht. Zwischen dem Halbleiterkörper 2 und dem Träger 5 ist eine erste Anschlussschicht 3 ausgebildet.
Die Deckschicht 25 weist eine Mehrzahl von Aussparungen auf. In den Aussparungen grenzt die erste Anschlussschicht 3 an die Kontaktschicht 210 an.
Auf der dem Halbleiterkörper 2 abgewandten Seite des Trägers 5 ist eine erste Kontaktfläche 41 ausgebildet. Die erste Kontaktfläche 41 ist über den Träger, die Verbindungsschicht und die erste Anschlussschicht 3 elektrisch leitend mit der Kontaktschicht 210 verbunden.
Auf der dem Träger 5 abgewandten Seite des Halbleiterkörpers 2 ist eine zweite Kontaktfläche 42 angeordnet. Im Betrieb des Halbleiterchips können durch Anlegen einer externen
elektrischen Spannung zwischen der ersten Kontaktfläche 41 und der zweiten Kontaktfläche 42 Ladungsträger in den
Halbleiterchip 1 injiziert werden und unter Emission von Strahlung im aktiven Bereich 20 rekombinieren.
Die erste Anschlussschicht 3 erstreckt sich vollflächig über die erste Hauptfläche 201. Die Anschlussschicht 3 oder zumindest eine Teilschicht davon enthält vorzugsweise ein Metall oder eine metallische Legierung. Vorzugsweise weist die erste Anschlussschicht eine Reflektivität von mindestens 60 %, besonders bevorzugt von mindestens 70 % für die im aktiven Bereich erzeugte Strahlung auf. Beispielsweise zeichnen sich Aluminium, Silber, Rhodium, Palladium und
Iridium durch eine hohe Reflektivität im sichtbaren
Spektralbereich aus. Im roten und infraroten Spektralbereich weist beispielsweise Gold eine hohe Reflektivität auf. In vertikaler Richtung zwischen der Deckschicht 25 und der Anschlussschicht 3 ist eine dielektrische Schicht als
Zwischenschicht 35 ausgebildet. Die Zwischenschicht 35 ist zweckmäßigerweise für die im aktiven Bereich 20 erzeugte Strahlung durchlässig ausgebildet und weist weiterhin einen kleineren Brechungsindex auf als das seitens der ersten
Hauptfläche 201 angrenzende Verbindungs-Halbleitermaterial des Halbleiterkörpers 2. Je größer der
Brechungsindexunterschied ist, desto größer derjenige Anteil der im aktiven Bereich 20 erzeugten und an der Grenzfläche zwischen dem Halbleiterkörper 2 und der Zwischenschicht 35 totalreflektierten Strahlung. Lediglich Strahlung, die unter einem Winkel zur Normalen auf die erste Hauptfläche 201 auftrifft, der kleiner ist als der Winkel für Totalreflexion, tritt durch die Zwischenschicht 35 hindurch und wird an der ersten Anschlussschicht 3 reflektiert. Die dielektrische
Schicht kann beispielsweise ein Oxid, etwa Siliziumoxid, ein Nitrid, beispielsweise Siliziumnitrid oder ein Oxinitrid, beispielsweise Siliziumoxinitrid enthalten oder aus einem solchen Material bestehen. Davon abweichend kann die
Zwischenschicht 35 auch ein TCO-Material enthalten, etwa ITO, ZnO oder SnO. Von dem gezeigten Ausführungsbeispiel
abweichend kann auf die Zwischenschicht 35 aber auch
verzichtet werden. Bei einem auf arsenidischem oder phosphidischem
Verbindungshalbleitermaterial basierenden aktiven Bereich 20 kann die Deckschicht 25 arsenidisches oder phosphidisches Material enthalten. Die Deckschicht ist vorzugsweise mit Tellur oder Silizium n-leitend dotiert. Es kann aber auch ein anderer Dotierstoff Anwendung finden.
Die Ladungsträgerinjektion in den Halbleiterkörper 2 erfolgt über die Aussparungen 27 in der Deckschicht 25. Das Material für die Deckschicht 25 kann daher unabhängig vom
Kontaktwiderstand zu der ersten Anschlussschicht 3 gewählt werden. Vorzugsweise weist die Kontaktschicht 210 ein
arsenidisches oder phosphidisches Verbindungs- Halbleitermaterial auf, das eine kleinere Bandlücke aufweist als die Deckschicht 25. Ein geringer Kontaktwiderstand kann so vereinfacht erzielt werden. Weiterhin kann die
Kontaktschicht 210 vergleichsweise dünn, beispielsweise mit einer Dicke von höchstens 20 nm, ausgeführt werden, da diese durch die Deckschicht 25 geschützt ist. Die Deckschicht ist vorzugsweise mindestens doppelt so dick, besonders bevorzugt mindestens fünfmal so dick wie die Kontaktschicht.
Durch die n-leitende Dotierung der Deckschicht kann vermieden werden, dass bei der Herstellung der Halbleiterchips
Wasserstoff in den Halbleiterchip eindringt, beispielsweise bei der Ausbildung der Zwischenschicht 35 mittels eines PECVD-Verfahrens .
Anstelle einer p-Dotierung der Deckschicht 25 hat eine n- Dotierung weiterhin den Vorteil, dass n-Dotierstoffe wie Tellur oder Silizium eine geringere Neigung zeigen, in arsenidisches oder phosphidisches Verbindungs- Halbleitermaterial zu diffundieren. Zudem hat sich gezeigt, dass Tellur besonders geeignet ist, weil mit Tellur während der epitaktischen Abscheidung des Halbleitermaterials
besonders glatte Oberflächen erzielt werden können. Dadurch können glatte Grenzflächen zur Zwischenschicht 35 oder in Abwesenheit der Zwischenschicht zur ersten Anschlussschicht 3 vereinfacht erzielt werden. Dadurch wird die Reflektivität an dieser Grenzfläche verbessert.
Weiterhin bildet die n-leitende Deckschicht mit der p- leitenden Kontaktschicht einen pn-Übergang. Dieser pn-
Übergang stellt eine Ladungsträgersperrschicht dar, so dass Ladungsträger nur an den Stellen in den Halbleiterkörper 2 injiziert werden, an denen die Anschlussschicht 3 an die Kontaktschicht 210 angrenzt. Mit anderen Worten ist über die Positionierung der Aussparungen 27 einstellbar, an welchen Stellen eine Ladungsträgerinjektion erfolgt. Auch in
Abwesenheit der Zwischenschicht 35 oder bei einer elektrisch leitfähigen Zwischenschicht ist so gewährleistet, dass seitlich der Aussparungen 27 keine Ladungsträgerinjektion in den Halbleiterkörper erfolgt.
Für eine Deckschicht 25 basierend auf phosphidischem
Verbindungs-Halbleitermaterial eignet sich insbesondere eine InGaAlP-Schicht mit einem Galliumgehalt von höchstens 10 %. Insbesondere kann die Schicht auch Gallium-frei ausgebildet sein. Eine solche Deckschicht hat sich sowohl für eine mit Kohlenstoff dotierte Kontaktschicht 210 aus GaAs als auch für eine mit Magnesium dotierte Kontaktschicht basierend auf InGaAlP als günstig erwiesen.
Davon abweichend kann aber auch eine Deckschicht basierend auf arsenidischem Verbindungs-Halbleitermaterial Anwendung finden. Beispielsweise hat sich für eine Kontaktschicht basierend auf InGaP dotiert mit Zink auch eine AlGaAs- Deckschicht dotiert mit Silizium als geeignet erwiesen.
Obwohl die Deckschicht 25 selbst also nicht für einen
Ladungsträgertransport vorgesehen ist, kann die Effizienz der Halbleiterchips durch eine n-dotierte Deckschicht bei einer p-dotierten Kontaktschicht verbessert werden.
Von dem gezeigten Ausführungsbeispiel abweichend können die Halbleiterschichten bezüglich ihres Leitungstyps auch
invertiert ausgebildet sein. Das heißt die p-leitend
dotierten Halbleiterschichten können n-leitend ausgebildet sein und umgekehrt. Ein zweites Ausführungsbeispiel für einen Halbleiterchip ist in Figur 2 dargestellt. Dieses zweite Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit Figur 1 beschriebenen ersten Ausführungsbeispiel. Im Unterschied hierzu ist die Halbleiterschichtenfolge 2 auf einem
Aufwachssubstrat 29 angeordnet. Der Halbleiterchip ist also nicht als Dünnfilm-Halbleiterchip ausgebildet. Der erste Halbleiterbereich 21 ist auf der dem Aufwachssubstrat 29 abgewandten Seite des aktiven Bereichs 20 angeordnet. In diesem Fall erfolgt die Strahlungsauskopplung durch die erste Hauptfläche 201 des Halbleiterkörpers mit der
Halbleiterschichtenfolge 2. Weiterhin weist die Deckschicht 25 nur genau eine Aussparung 27 auf, in der die erste
Anschlussschicht 3 angeordnet ist. Die erste Anschlussschicht bildet die erste Kontaktfläche 41 für die externe elektrische Kontaktierung . In dem gezeigten Ausführungsbeispiel ist die erste Anschlussschicht 3 ausschließlich innerhalb der
Aussparung 27 ausgebildet. Die erste Anschlussschicht kann davon abweichend die Deckschicht 25 aber auch bereichsweise bedecken .
Selbstverständlich kann die Deckschicht 25 auch wie im
Zusammenhang mit Figur 1 beschrieben mehrere Aussparungen 27 aufweisen, in denen die erste Anschlussschicht 3 jeweils an die Kontaktschicht 210 angrenzt.
Ein Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterchips ist in den Figuren 3A bis 3F anhand von
Zwischenschritten gezeigt. Zur vereinfachten Darstellung ist in den Figuren jeweils ein Ausschnitt gezeigt, aus dem bei der Herstellung ein Halbleiterchip hervorgeht. Der fertig gestellte Halbleiterchip ist exemplarisch wie im Zusammenhang mit Figur 1 beschrieben ausgebildet.
Wie in Figur 3A dargestellt, wird auf einem Aufwachssubstrat 29 eine Halbleiterschichtenfolge 2 epitaktisch abgeschieden, beispielsweise mittels MOCVD oder MBE . Die
Halbleiterschichtenfolge 2 umfasst einen zweiten
Halbleiterbereich 22, einen aktiven Bereich 20, einen ersten Halbleiterbereich 21 mit einer Kontaktschicht 210, eine
Deckschicht 25 und eine weitere Deckschicht 26. Die Deckschicht 25 kann wie im Zusammenhang mit den Figuren 1 und 2 beschrieben ausgebildet sein und ist insbesondere bezüglich des Leitungstyps vom ersten Halbleiterbereich 21 mit der Kontaktschicht 210 verschieden. Die weitere Deckschicht 26 basiert vorzugsweise auf einem arsenidischen Verbindungs-Halbleitermaterial , beispielsweise AlGaAs . Die epitaktische Abscheidung endet also mit einer Schicht auf der Basis von arsenidischem Verbindungs- Halbleitermaterial .
Bei der epitaktischen Abscheidung wird der p-dotierte erste Halbleiterbereich 21, der beispielsweise mit Magnesium oder Zink dotiert ist, durch n-leitendes Material der Deckschicht und gegebenenfalls der weiteren Deckschicht vollständig bedeckt. Für nachfolgende Epitaxie-Zyklen zur Herstellung weiterer Halbleiterschichtenfolgen kann durch die Überdeckung mit n-leitendem Material, das beispielsweise mit Tellur oder Silizium dotiert ist, ein negativer Einfluss durch die p- Dotierstoffe wie Magnesium unterdrückt werden, wodurch weniger Kristalldefekte erzeugt werden. Dieser Einfluss auf nachfolgende Epitaxiedurchläufe wird auch als Memory-Effekt bezeichnet.
Bei der Prozessierung der Halbleiterschichtenfolge 2 in
Halbleiterchips kann diese weitere Deckschicht wie in Figur 3B dargestellt entfernt werden. Vorzugsweise basiert die Deckschicht 25 auf einem phosphidischem Verbindungs-
Halbleitermaterial , so dass die weitere Deckschicht 26 auf einfache Weise mit einer selektiven Ätze entfernt werden kann, ohne die Deckschicht 25 zu beeinträchtigen. Auf die Abscheidung der weiteren Deckschicht 26 kann aber auch verzichtet werden. In diesem Fall kann der im
Zusammenhang mit Figur 3B beschriebene Prozessschritt entfallen . Auf die Deckschicht 25 wird eine Zwischenschicht 35
aufgebracht und fotolithographisch strukturiert (Figur 3C) . In den strukturierten Bereichen liegt die Deckschicht 25 frei . Die Zwischenschicht 35 dient als Maske für eine
Strukturierung der Deckschicht 25, so dass Aussparungen 27 in der Deckschicht ausgebildet werden, in denen die
Kontaktschicht 210 freiliegt (Figur 3D) .
Nachfolgend wird die erste Anschlussschicht 3 auf der
Zwischenschicht 35 ausgebildet, so dass diese im Bereich der Aussparungen 27 an die Kontaktschicht 210 angrenzt (Figur 3E) .
Die Halbleiterschichtenfolge 2 wird mittels einer
Verbindungsschicht 6, etwa einer Lotschicht oder einer elektrisch leitfähigen Klebeschicht an einem Träger 5
befestigt. Der Träger 5 dient der mechanischen Stabilisierung der Halbleiterschichtenfolge 2, so dass das Aufwachssubstrat 29 hierfür nicht mehr erforderlich ist und entfernt werden kann. Das Entfernen kann beispielsweise chemisch, etwa mittels nasschemischen oder trockenchemischen Ätzens,
und/oder mechanisch, etwa mittels Schleifens, Läppens oder Polierens, oder mittels eines Laserablöseverfahrens erfolgen.
Zur Vereinzelung in Halbleiterchips wird der Träger 5 mit der darauf angeordneten Halbleiterschichtenfolge 2 durchtrennt. Der vereinzelte Halbleiterchip ist in Figur 3F gezeigt.
In der Figur 4A sind Ergebnisse von Alterungsmessungen gezeigt, wobei die Deckschicht 25 n-dotiert ist. In der Figur 4B sind Ergebnisse von Vergleichsmessungen gezeigt, bei denen die Deckschicht nominell undotiert ist. Dargestellt ist jeweils der Verlauf der Strahlungsleistung P in willkürlichen Einheiten als Funktion der Betriebsdauer d in Stunden bei einem Betriebsstrom von 10 mA. Für die Messungen wurde die Halbleiterschichtenfolge jeweils mit einem 300 ym-Raster strukturiert .
Die Messungen belegen, dass eine n-Dotierung der Deckschicht in Verbindung mit einer p-dotierten Kontaktschicht zu einem verbesserten Alterungsverhalten der Halbleiterchips führt. Messungen bei verschiedenen Betriebsströmen haben gezeigt, dass dieser Effekt bei kleinen Betriebsströmen zwar stärker ausfällt, jedoch auch bei großen Betriebsströmen noch
deutlich bemerkbar ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 110 836.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) mit einem
Halbleiterkörper (2), der eine Halbleiterschichtenfolge mit einem zum Erzeugen und/oder Empfangen von Strahlung
vorgesehenen aktiven Bereich (20), einem ersten
Halbleiterbereich (21) eines ersten Leitungstyps, einem zweiten Halbleiterbereich (22) eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps und einer Deckschicht (25) aufweist, wobei
- der aktive Bereich zwischen dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich angeordnet ist;
- der erste Halbleiterbereich auf der dem aktiven Bereich abgewandten Seite eine Kontaktschicht (210) aufweist;
- die Deckschicht auf der dem aktiven Bereich abgewandten Seite des ersten Halbleiterbereichs angeordnet ist;
- die Deckschicht zumindest eine Aussparung (27) aufweist, in der die Kontaktschicht an eine erste Anschlussschicht (3) angrenzt; und
- die Deckschicht vom zweiten Leitungstyp ist.
2. Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die Deckschicht n-leitend ist.
3. Optoelektronischer Halbleiterchip nach Anspruch 1 oder 2,
wobei die Deckschicht mit Te und/oder Si dotiert ist.
4. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die Deckschicht auf arsenidischem oder auf
phosphidischem Verbindungs-Halbleitermaterial basiert.
5. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die Deckschicht auf Iny Gai-x-y Alx P mit 0 < x < 1 , 0 < γ < 1 und x + y < 1, basiert.
6. Optoelektronischer Halbleiterchip nach Anspruch 5, wobei die Deckschicht einen Gallium-Gehalt (1-x-y) von höchstens 0,1 aufweist.
7. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die erste Anschlussschicht für die vom aktiven Bereich zu erzeugende oder empfangende Strahlung reflektierend ausgebildet ist.
8. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die erste Anschlussschicht die Deckschicht zumindest bereichsweise überdeckt und zwischen der Anschlussschicht und der Deckschicht eine strahlungsdurchlässige Zwischenschicht (35) angeordnet ist.
9. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei der Halbleiterchip als ein Dünnfilm-Halbleiterchip ausgeführt ist.
10. Verfahren zum Herstellen einer Mehrzahl von
Halbleiterchips (1) mit den Schritten:
a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einem zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich (20), einem ersten Halbleiterbereich (21) eines ersten Leitungstyps, einem zweiten Halbleiterbereich (22) eines vom ersten Leitungstyp verschiedenen zweiten
Leitungstyps und einer Deckschicht (25) , wobei der erste Halbleiterbereich auf der dem aktiven Bereich abgewandten Seite eine Kontaktschicht (210) aufweist, die Deckschicht auf der dem aktiven Bereich abgewandten Seite des ersten
Halbleiterbereichs angeordnet ist und die Deckschicht vom zweiten Leitungstyp ist;
b) Ausbilden einer Mehrzahl von Aussparungen (27) in der Deckschicht ;
c) Ausbilden einer ersten Anschlussschicht (3) , so dass die erste Anschlussschicht in den Aussparungen an die
Kontaktschicht angrenzt; und
d) Vereinzeln in die Mehrzahl von Halbleiterchips, wobei jeder Halbleiterchip zumindest eine Aussparung aufweist.
11. Verfahren nach Anspruch 10,
bei dem die Halbleiterschichtenfolge in Schritt a) auf der dem aktiven Bereich abgewandten Seite der Deckschicht eine weitere Deckschicht (26) aufweist.
12. Verfahren nach Anspruch 11,
bei dem die weitere Deckschicht vor Schritt c) vollständig entfernt wird.
13. Verfahren nach Anspruch 11 oder 12,
bei dem die weitere Deckschicht auf arsenidischem
Verbindungs-Halbleitermaterial und die Deckschicht auf phosphidischem Verbindungs-Halbleitermaterial basieren.
14. Verfahren nach einem der Ansprüche 10 bis 13,
bei dem die Halbleiterschichtenfolge vor Schritt d) auf einen Träger (5) aufgebracht wird und der Träger in Schritt d) durchtrennt wird.
15. Verfahren nach einem der Ansprüche 10 bis 14,
bei dem ein Halbleiterchip nach einem der Ansprüche 1 bis 9 hergestellt wird.
PCT/EP2013/072939 2012-11-12 2013-11-04 Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips WO2014072254A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020157015253A KR102108718B1 (ko) 2012-11-12 2013-11-04 광전자 반도체 칩 및 광전자 반도체 칩들의 제조 방법
CN201380059047.9A CN104813487B (zh) 2012-11-12 2013-11-04 光电子半导体芯片和用于制造光电子半导体芯片的方法
US14/442,394 US10181547B2 (en) 2012-11-12 2013-11-04 Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012110836.6 2012-11-12
DE102012110836.6A DE102012110836A1 (de) 2012-11-12 2012-11-12 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips

Publications (1)

Publication Number Publication Date
WO2014072254A1 true WO2014072254A1 (de) 2014-05-15

Family

ID=49582725

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/072939 WO2014072254A1 (de) 2012-11-12 2013-11-04 Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips

Country Status (5)

Country Link
US (1) US10181547B2 (de)
KR (1) KR102108718B1 (de)
CN (1) CN104813487B (de)
DE (1) DE102012110836A1 (de)
WO (1) WO2014072254A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228497A (ja) * 2014-05-30 2015-12-17 エルジー イノテック カンパニー リミテッド 発光素子
JP2017174873A (ja) * 2016-03-22 2017-09-28 日亜化学工業株式会社 発光素子
JP2017534185A (ja) * 2014-11-06 2017-11-16 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 頂部コンタクトの下方にトレンチを有する発光デバイス

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015119353B4 (de) * 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050530A1 (en) * 2000-01-18 2001-12-13 Tetsuroh Murakami Light emitting diode
US20100019268A1 (en) * 2006-04-27 2010-01-28 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Chip
US20100032701A1 (en) * 2008-08-05 2010-02-11 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device and method of manufacturing the same
EP2287923A1 (de) * 2009-08-19 2011-02-23 Kabushiki Kaisha Toshiba Licht emittierende Vorrichtung und Verfahren zu ihrer Herstellung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195593A (ja) * 1984-10-16 1986-05-14 Sharp Corp 半導体レ−ザ素子
JPH03129892A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体発光素子
US5987048A (en) * 1996-07-26 1999-11-16 Kabushiki Kaisha Toshiba Gallium nitride-based compound semiconductor laser and method of manufacturing the same
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
EP0898345A3 (de) * 1997-08-13 2004-01-02 Mitsubishi Chemical Corporation Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
US6835963B2 (en) * 1999-12-22 2004-12-28 Kabushiki Kaisha Toshiba Light-emitting element and method of fabrication thereof
TW554601B (en) * 2001-07-26 2003-09-21 Matsushita Electric Ind Co Ltd Semiconductor laser device and method for fabricating the same
JPWO2003075425A1 (ja) * 2002-03-01 2005-06-30 三洋電機株式会社 窒化物系半導体レーザ素子
JP2004186259A (ja) * 2002-11-29 2004-07-02 Toshiba Corp 半導体レーザ素子、その製造方法、および多波長集積化半導体レーザ装置
US9142740B2 (en) * 2003-07-04 2015-09-22 Epistar Corporation Optoelectronic element and manufacturing method thereof
US9000461B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic element and manufacturing method thereof
JP4634047B2 (ja) * 2004-01-23 2011-02-16 パイオニア株式会社 集積型半導体発光素子及びその製造方法
JP2005260023A (ja) * 2004-03-12 2005-09-22 Fuji Photo Film Co Ltd 半導体レーザ素子
US7508001B2 (en) * 2004-06-21 2009-03-24 Panasonic Corporation Semiconductor laser device and manufacturing method thereof
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
JP2007311558A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 気相成長装置および気相成長基板の製造方法
JP5718093B2 (ja) * 2010-03-04 2015-05-13 古河電気工業株式会社 半導体発光素子
DE102010049186B4 (de) 2010-10-21 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP5095840B2 (ja) * 2011-04-26 2012-12-12 株式会社東芝 半導体発光素子
TW201347141A (zh) * 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
JP6307907B2 (ja) * 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050530A1 (en) * 2000-01-18 2001-12-13 Tetsuroh Murakami Light emitting diode
US20100019268A1 (en) * 2006-04-27 2010-01-28 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Chip
US20100032701A1 (en) * 2008-08-05 2010-02-11 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device and method of manufacturing the same
EP2287923A1 (de) * 2009-08-19 2011-02-23 Kabushiki Kaisha Toshiba Licht emittierende Vorrichtung und Verfahren zu ihrer Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228497A (ja) * 2014-05-30 2015-12-17 エルジー イノテック カンパニー リミテッド 発光素子
JP2017534185A (ja) * 2014-11-06 2017-11-16 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 頂部コンタクトの下方にトレンチを有する発光デバイス
JP2017174873A (ja) * 2016-03-22 2017-09-28 日亜化学工業株式会社 発光素子

Also Published As

Publication number Publication date
KR102108718B1 (ko) 2020-05-08
DE102012110836A1 (de) 2014-02-27
CN104813487B (zh) 2017-10-03
KR20150082589A (ko) 2015-07-15
US10181547B2 (en) 2019-01-15
US20160276534A1 (en) 2016-09-22
CN104813487A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
EP2260516B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
EP2304799B1 (de) Strahlungemittieren der halbleiterchip mit schutz gegen elektrostatische entladungen und entsprechendes herstellungsverfahren
EP2015372B1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
EP2559076B1 (de) Leuchtdiodenchip mit stromaufweitungsschicht
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP2695207A1 (de) Optoelektronischer halbleiterchip
WO2013127672A1 (de) Optoelektronischer halbleiterchip
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
WO2012004112A1 (de) Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
DE102008006987A1 (de) Strahlungsempfänger und Verfahren zur Herstellung eines Strahlungsempfängers
WO2015124551A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
WO2008092417A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung einer kontaktstruktur für einen derartigen chip
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2014072254A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102013112740B4 (de) Strahlungsemittierendes Halbleiterbauelement
WO2018015391A1 (de) Optoelektronischer halbleiterchip
WO2017178627A1 (de) Optoelektronischer halbleiterchip
DE102015116865A1 (de) Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
WO2009149687A1 (de) Halbleiterkörper und verfahren zur herstellung eines halbleiterkörpers
DE102014115740A1 (de) Optoelektronischer Halbleiterchip
DE112015002477B4 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
WO2014072410A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht
WO2021224324A1 (de) Strahlung emittierendes halbleiterbauelement und verfahren zur herstellung eines strahlung emittierenden halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13789751

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14442394

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157015253

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13789751

Country of ref document: EP

Kind code of ref document: A1