WO2015124551A1 - Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement - Google Patents

Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement Download PDF

Info

Publication number
WO2015124551A1
WO2015124551A1 PCT/EP2015/053278 EP2015053278W WO2015124551A1 WO 2015124551 A1 WO2015124551 A1 WO 2015124551A1 EP 2015053278 W EP2015053278 W EP 2015053278W WO 2015124551 A1 WO2015124551 A1 WO 2015124551A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
semiconductor layer
recesses
sequence
Prior art date
Application number
PCT/EP2015/053278
Other languages
English (en)
French (fr)
Inventor
Norwin Von Malm
Alexander F. PFEUFFER
Tansen Varghese
Philipp Kreuter
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112015000850.0T priority Critical patent/DE112015000850B4/de
Priority to US15/119,376 priority patent/US10074766B2/en
Priority to JP2016553005A priority patent/JP2017512380A/ja
Priority to CN201580009283.9A priority patent/CN106062976B/zh
Publication of WO2015124551A1 publication Critical patent/WO2015124551A1/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/02245Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236Superlattices; Multiple quantum well structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281Shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0735Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIIBV compound semiconductors, e.g. GaAs/AlGaAs or InP/GaInAs solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present application relates to a method for
  • gallium arsenide or indium phosphide light-emitting diodes often find on the
  • An object is to provide a method with which in a simple and reliable way semiconductor devices
  • Semiconductor device can be specified with an increased efficiency.
  • the invention relates to a method for producing a plurality of, in particular, optoelectronic semiconductor components.
  • the method comprises a step in which a semiconductor layer sequence
  • the semiconductor layer sequence has an active region provided for generating and / or receiving radiation.
  • the active region preferably has a quantum structure.
  • quantum structure encompasses in particular any structure in which charge carriers by confinement quantize their
  • quantum structure does not include information about the
  • the active region may have a multiple quantum structure with a
  • the semiconductor layer sequence comprises, for example, a first semiconductor layer and a second one
  • the first semiconductor layer is n-type and the second semiconductor layer is p-type or vice versa.
  • the method comprises a step in which a first connection layer on the first semiconductor layer facing away from the second side
  • Semiconductor layer is formed. The first
  • Connection layer is particularly after completion of the example epitaxial deposition of
  • the first connection layer is thus arranged outside the semiconductor layer sequence.
  • the method comprises a step in which a plurality of recesses is formed through the semiconductor layer sequence. In a direction perpendicular to a main plane of the
  • Semiconductor layer sequence can be removed in the later region of the recesses, even before the first connection layer is applied.
  • the method comprises a step in which a conduction layer in the
  • the conductor layer is in particular for producing an electrically conductive
  • connection provided between the first semiconductor layer and the first connection layer.
  • the conductor layer adjoins directly to the first connection layer, in particular in the recesses.
  • the method comprises a step in which a singulation into a plurality of semiconductor components takes place.
  • the at least one recess is completely in plan view of the semiconductor body of the
  • the recesses are therefore not on the edge of the semiconductor body.
  • the semiconductor layer sequence can already be divided into individual semiconductor bodies, for example by means of isolation trenches which delimit the individual semiconductor bodies in the lateral direction.
  • the separation trenches can be formed in a common step with the recesses.
  • the recesses and the recesses can be formed in a common step with the recesses.
  • Separation trenches are formed in successive production steps.
  • the formation of the recesses and / or the separation trenches takes place, for example, by means of wet-chemical or dry-chemical etching. Furthermore, the
  • a semiconductor layer sequence having a first semiconductor layer, a second semiconductor layer and one between the first semiconductor layer and the second semiconductor layer
  • a first connection layer will be on the first one
  • a plurality of recesses is formed through the semiconductor layer sequence.
  • a conductive layer is formed in the recesses for establishing an electrically conductive connection between the first semiconductor layer and the first terminal layer
  • Recesses emerges and the at least one recess in plan view of the semiconductor body completely from the
  • Semiconductor body is surrounded.
  • arranged conductor layer may be an electrical
  • a metal grid on the first semiconductor layer for current spreading and electrical contacting of the first semiconductor layer can be dispensed with.
  • the semiconductor bodies may each have more than one recess. In the case of a radiation-emitting component, it is thus easier to homogenize in a lateral direction
  • a growth substrate for the semiconductor layer sequence is removed before the formation of the plurality of recesses.
  • a laser stripping process can take place. For example, the removal of the
  • Terminal layer and forming the plurality of
  • Growth substrate is removed is also referred to as a thin-film semiconductor device.
  • the method comprises a step in which a separating layer is applied for electrical insulation between the active region and the conductor layer, which covers the side surfaces of the recesses at least at the level of the second semiconductor layer and the active region.
  • the semiconductor layer sequence and the conductor layer can also be carried out without a separation layer, for example by an air gap, by a Schottky contact, by the design of a contact with an ohmic characteristic and a high contact resistance, or by a targeted local change in the doping of
  • Semiconductor layer sequence such as by ion implantation.
  • material for the separating layer is applied over the whole area to the semiconductor layer sequence with the cutouts.
  • the material for the release layer is applied only in places, especially in the area of the recesses.
  • the material applied in particular over the entire area can be removed by means of a direction-selective etching process such that only obliquely or perpendicularly to the main extension plane of the semiconductor layers
  • the material of the release layer is exposed to the entire surface of the etching process.
  • no mask is used by means of which the regions in which material of the separating layer is removed and the regions in which material of the separating layer remains on the semiconductor layer sequence are defined.
  • the direction-selective etching method has a higher etch rate, in particular in the vertical direction, than in the lateral direction.
  • a direction-selective etching method a dry-chemical etching method is suitable.
  • the etching rate is in the vertical direction
  • further material of the separating layer is removed in a subsequent further direction-selective etching method, and the first semiconductor layer is partially in the recesses
  • the semiconductor layer can be exposed in a partial region of the side surfaces of the recesses.
  • the subarea adjoins the
  • Radiation passage surface can be the material of
  • the further connection layer is exposed by the further direction-selective etching method.
  • the further direction-selective etching method removes dielectric material, in particular only dielectric material.
  • a first insulating layer having openings wherein the recesses are formed so that they are in plan view overlap the semiconductor layer sequence with the openings.
  • the recesses through the semiconductor layer sequence run completely within the openings in the first insulation layer. For the exposure of the first connection layer, it is therefore not necessary, after the
  • the openings may be in the same
  • Manufacturing step are formed as recesses of the insulating layer, is carried out by an electrical contacting of the second semiconductor layer.
  • the method comprises a step in which a masking layer with a plurality of openings is applied to the semiconductor layer sequence and each one before the application of the line layer
  • Recess in plan view is disposed completely within one of the plurality of openings.
  • the semiconductor layer is locally free of the masking layer laterally of the recesses.
  • Masking layer is for example a photoresist.
  • the openings taper with increasing distance from the semiconductor layer sequence.
  • Material for the conductor layer is deposited, in particular, with a main deposition direction, which runs obliquely to the vertical direction, so that material deposited in the openings of the conductor layer overlaps in plan view with material of the conductor layer deposited on the masking layer. In the openings, therefore, the material of the conductor layer partially covers the first semiconductor layer, in particular the side of the
  • the formation of the conduction layer can also take place in two or more substeps.
  • the conduction layer can also take place in two or more substeps. For example, the
  • Conductive layer can also be formed so that the
  • Recesses are completely filled, for example by means of a galvanic deposition and optionally a loopback of the electrodeposited material.
  • the conduction layer can also be full-surface
  • a TCO (transparent conductive oxide) material can be used for the conductor layer.
  • the conductor layer can also be used on the large area
  • a covering layer is applied to the conductor layer.
  • Covering layer serves in particular for a subsequent material removal of the first semiconductor layer as a mask.
  • Covering layer can also serve as a mask itself the conductive layer, in particular when the conductive layer has a sufficient resistance to the process for material removal.
  • Abtrag compiler for example, a plasma etching, such as with a halogen-containing plasma is suitable
  • a conductive layer containing nickel as a hard mask For example, a conductive layer containing nickel as a hard mask.
  • a wet chemical process for example, a wet chemical process
  • the cover layer is applied in particular before the removal of the masking layer.
  • the covering layer is therefore applied both in the openings of the masking layer and on the masking layer itself. After removal of the masking layer, the cover layer remains only in areas not covered by the masking layer.
  • an absorbent layer can be provided in places
  • the contact layer is in particular for the improved contactability of the first
  • the contact layer is doped at least twice as high as that adjacent to the contact layer
  • the method comprises a step in which the semiconductor layer sequence is attached to a carrier, in particular between the formation of the first connection layer and the formation of the first connection layer
  • the carrier serves in particular for the mechanical stabilization of the semiconductor layer sequence.
  • the attachment can take place, for example, by means of a connecting layer, for example a solder layer or an adhesive layer.
  • a semiconductor device according to at least one
  • Semiconductor layer arranged, for generating and / or for
  • the semiconductor body has at least one
  • a side surface of the at least one recess has a partial region in which the conductive layer adjoins the first semiconductor layer.
  • An electrically conductive contact between the first semiconductor layer and the conductor layer can therefore take place via the side surface of the recess.
  • no electrically insulating material, in particular no separation layer is provided.
  • the line layer is partially on a side facing away from the active area
  • Semiconductor layer takes place in this case as an alternative or in addition to contacting via the side surface of
  • the first semiconductor layer on a contact layer.
  • the contact layer has a higher doping than a material of the first semiconductor layer adjoining the contact layer.
  • the contact layer limits the first
  • Semiconductor device is the contact layer in plan view of the semiconductor device only below the
  • Radiation absorption by the contact layer can be so
  • Semiconductor device is between the first
  • Connection layer and the second semiconductor layer arranged a second connection layer for electrically contacting the second semiconductor layer.
  • Terminal layer or a sub-layer thereof may be used as a
  • the mirror layer for the radiation to be generated or received in the active region to be formed.
  • the mirror layer has a reflectivity of at least 60%, preferably at least 80%, for a peak wavelength of the radiation to be generated or to be received.
  • the second connection layer is expediently electrically insulated from the first connection layer, for example by means of an insulation layer arranged between the first connection layer and the second connection layer.
  • the semiconductor body is in plan view of the
  • Semiconductor device free of a contact for the external electrical contacting for example, a bonding pad for a wire bond.
  • the arrangement of the contacts can be selected within wide limits. For example, that can
  • Front side is understood to mean that side on which the
  • Radiation passage surface of the semiconductor body is formed.
  • the manufacturing method described above is particularly suitable for the production of the semiconductor device. Therefore, features implemented in connection with the method can also be used for the semiconductor component and vice versa.
  • Figures 1A to IN an embodiment of a method for producing a semiconductor device based on schematically shown in sectional view
  • FIGS. 2A and 2B each show a further one
  • FIGS. 3 to 5 each show an exemplary embodiment of a semiconductor component.
  • FIGS. 1A to 1I An exemplary embodiment of a method for producing, in particular, will be described with reference to FIGS. 1A to 1I
  • Radiation emitter such as light-emitting diodes or
  • Radiation receiver such as photodiodes or solar cells.
  • a semiconductor layer sequence 2 with an active region 25 provided for generating and / or receiving electromagnetic radiation is provided.
  • the active region 25 is designed to generate radiation and has a
  • the quantum structure includes a
  • a barrier layer 252 is arranged.
  • the active one is shown in FIG. 1A.
  • the area can also have more than two quantum layers
  • the active region 25 is between a first semiconductor layer 21 and a second one
  • Semiconductor layer 22 is arranged. In the shown
  • the contact layer 210 serves for the simplified electrical contacting of the first
  • the contact layer 210 expediently has a higher
  • Doping as the adjacent to the contact layer material of the first semiconductor layer for example a
  • contact layer is not mandatory.
  • Semiconductor layer 22 are of the conductivity type
  • the deposition of the semiconductor layer sequence 2 takes place on a growth substrate 200, for example by means of
  • MOVPE metal-organic epitaxial deposition
  • the semiconductor layer sequence, in particular the active region 25, preferably contains a III-V compound semiconductor material.
  • III-V compound semiconductor materials are known for
  • a structuring 26 having a plurality of depressions 260 is formed (FIG. 1B).
  • the structuring is particularly useful for reducing waveguide effects and for
  • Structuring 26 may be in the form of, for example
  • Micro prisms are formed. However, other embodiments are conceivable, for example, an irregular structuring such as a roughening.
  • a first insulation layer 71 is formed on the semiconductor layer sequence 2.
  • the first insulation layer 71 has recesses 711. The electrical contacting of the second semiconductor layer takes place only via the
  • the second connection layer 32 has
  • the first sub-layer is formed in the recesses 711 and serves the electrical
  • the first insulating layer is not absolutely necessary. It is also conceivable that the second connection layer
  • the first sub-layer 321 is not explicitly shown for the purpose of simplified illustration.
  • Insulation layer is used in the context of the present application, only the simplified reference to individual layers and does not imply any order in the production of
  • second insulation layer does not necessarily require the presence of a first insulation layer.
  • the second connection layer 32 also has recesses 325. In these recesses is the second
  • Semiconductor layer 22 free of metallic material.
  • a first connection layer 31 is applied to the second connection layer 32.
  • the second connection layer 32 extends partially between the first connection layer 31 and the second semiconductor layer 22.
  • Terminal layer is a second insulation layer 72
  • Insulation layer covers the semiconductor layer sequence over its entire surface. Furthermore, the second insulation layer adjoins the first insulation layer 71 in the recesses 325 of the second connection layer.
  • connection layer 31 Semiconductor layer sequence 2 over the entire surface.
  • the semiconductor layer sequence is fastened to a carrier 5 by means of a connection layer 55, for example a solder layer or an electrically conductive adhesive layer.
  • the second semiconductor layer 22 is arranged on the side of the semiconductor layer sequence facing the carrier 5 (FIG. 1D).
  • the carrier serves for the mechanical stabilization of the
  • Attachment to the carrier is already removed.
  • the semiconductor layer sequence can be stabilized when attached to the carrier, for example by a temporary subcarrier.
  • recesses 29 which extend completely through the semiconductor layer sequence 2 are formed by the side facing away from the carrier 5. At the same time separation trenches 28 for
  • the recesses and the separation trenches are in the lateral direction of each other
  • Semiconductor bodies are each surrounded along the entire circumference of material of the semiconductor body.
  • the recesses are each surrounded along the entire circumference of material of the semiconductor body.
  • flanks 29 and / or separating trenches 28 may have vertical flanks, that is to say flanks running parallel to the vertical direction. Alternatively, the flanks can be inclined to the vertical direction
  • cross-section of the recesses 29 and / or separating trenches 28 tapers in the direction of the carrier 5.
  • the recesses 29 overlap in the semiconductor layer sequence with the recesses 325 of the second connection layer 325.
  • the recesses 29 extend completely within the recesses 325 of the second connection layer 325.
  • material for a release layer 73 is deposited by means of a conforming process
  • CVD chemical vapor deposition
  • a conformally deposited layer follows in its course the shape of the underneath
  • the material of the separating layer covers the entire semiconductor layer sequence, in particular the side surfaces of the recesses 29 and the separating trenches 28.
  • the separating layer 73 is subjected to a direction-selective etching process over its entire area, so that surfaces parallel to the main plane of extension of the
  • Semiconductor layers of the semiconductor layer sequence 2 run are freed from the material of the release layer.
  • Separating layer 73 is thus only at the obliquely or perpendicular to the main extension plane
  • Recesses electrical insulation of the side surfaces of the recesses 29 causes, without this a
  • Lithography method is required. Rather, the formation of the separation layer 73 occursssj ustierend. By dispensing with two mutually adjusted lithography steps for the formation of the coated recesses, the lateral extent of the recesses 29 can be reduced. Thus, the proportion of the active region 25, which is lost by the formation of the recesses 29 reduces.
  • Semiconductor layer sequence 2 a masking layer 8, for example, a photoresist layer applied.
  • Masking layer is formed such that in the
  • Masking layer openings 81 are formed, wherein the recesses 29 in plan view of the
  • Openings 81 are arranged. As the distance from the semiconductor layer sequence 2 increases, the cross section of the openings 81 decreases, so that an undercut region is created.
  • the further direction-selective method likewise has a higher etch rate in the vertical direction than in the lateral direction.
  • the material covering the side surfaces 29 is thereby removed in the vertical direction.
  • the side surfaces 290 of the recesses 29 each have a portion 291, in which the first
  • Semiconductor layer 21 is exposed.
  • the partial area adjoins, in particular, the contact layer 210.
  • Terminal layer 31 is exposed.
  • material of the second insulation layer 72 is removed in the region of the recesses 29 in this step.
  • the exposure of the first connection layer 31 takes place in the recesses 325 of the second connection layer.
  • Conduction layer 4 covers the side surfaces 290 of FIG.
  • the deposition of the conductive layer takes place with a
  • Conductive layer are covered in plan view of the semiconductor layer sequence of the masking layer 8. The deposited on the first semiconductor layer material of the conductor layer 4 and on the
  • Masking layer deposited material overlap so partially in plan view.
  • the cover layer 74 completely covers the conductor layer 4.
  • the cover layer 74 can now be used as a mask for a
  • Material removal of the semiconductor layer sequence 2 serve ( Figure IM).
  • the contact layer 210 can be removed in regions, so that they only
  • Radiation absorption is reduced by the contact layer 210.
  • good electrical contactability and simultaneously reduced absorption losses are achieved in a simple and reliable manner.
  • no additional photolithographic step is required for this purpose.
  • Semiconductor layer sequence may further include a
  • Auskoppel Modelltechnik 27 are formed, for example in the form of a roughening.
  • a passivation layer 75 is optionally applied to the semiconductor layer sequence. It is also possible on the
  • Passivation layer additionally one
  • Form radiation conversion layer (not explicitly shown) or in the passivation layer
  • the carrier 5 is thinned by the side facing away from the semiconductor layer sequence 2 side. As a result, the component height can be reduced. Prior to thinning, the backing may have high mechanical strength due to its greater thickness
  • the semiconductor layer sequence 2 can be applied to a carrier which already has the desired final thickness in the finished semiconductor device.
  • a first contact 61 is formed on the side facing away from the semiconductor layer sequence 2 of the carrier 5.
  • the first contact 61 is connected to the first semiconductor layer 21 via the carrier 5, the first connection layer 31 and the line layer 4. Laterally of the semiconductor body 20 is on the
  • a second contact 62 for electrically contacting the second semiconductor layer 22 via the second connection layer 32 is formed.
  • Charge carriers are injected from opposite sides into the active region 25 and there with emission of
  • the composite produced in this way is singulated along singulation lines 9, so that the semiconductor components produced each have a part of the carrier 5 and a semiconductor body 20 with at least one cutout 29.
  • semiconductor components can be produced in a simple and reliable manner, wherein the semiconductor body 2, in particular the
  • the recesses 29 in a sej ustierenden process can be easily and reliably prepared so that the conductor layer 4 in the recesses of the second semiconductor layer 22 and the active region 25 is electrically isolated.
  • FIG. 1 shows an exemplary embodiment of a semiconductor component 1 produced in this way.
  • the semiconductor component 1 has, by way of example only, a rear-side first contact 61 and a front side, in particular laterally, of the
  • Semiconductor body 2 arranged contact 62 on.
  • Passivation layer 75 preferably each contains an electrically insulating material, for example an oxide, such as silicon oxide, or a nitride, for example
  • the first connection layer 31, the second connection layer 32, the first contact 61 and the second contact 62 preferably each contain a metal or consist of one
  • the layers can each be single-layered or multi-layered.
  • a further exemplary embodiment of a method is shown with reference to the intermediate step illustrated in FIG. 2A. This embodiment essentially corresponds to that described in connection with FIGS. 1A to 1C
  • FIG. 2A essentially corresponds to FIG. 1B.
  • the recess 325 of the second connection layer 32 is located in one of the recesses 260a of the structuring 26.
  • Recess 325 of the second connection layer 32 is completely within the recess.
  • the remaining recesses 260 may have a smaller lateral extent.
  • FIG. 2B A further exemplary embodiment of a method is shown with reference to the intermediate step illustrated in FIG. 2B.
  • This exemplary embodiment essentially corresponds to the exemplary embodiment illustrated in FIG. 2A.
  • the first insulating layer 71 is formed so as to be in the
  • Semiconductor layer sequence has openings 712. Through these openings, the electrical contacting of the first
  • Recesses 29 are removed in areas. The exposure of the first terminal layer 31 is thus facilitated.
  • Semiconductor layer 22 provided first sub-layer 321 of the second connection layer can be applied. Subsequently, this layer can be removed in the openings, in particular in the step in which the second connection layer 32
  • Lithography mask is required.
  • the openings 712 for electrical contacting of the first semiconductor layer 21 and the recesses 711 for electrical contacting of the second semiconductor layer 22 can thus be formed in a common method.
  • Embodiment has the illustrated in Figure 3
  • Embodiment of a semiconductor device 1 on two front-side contacts is thus not arranged on the rear side of the carrier 5, but also on the side of the semiconductor body 20.
  • the carrier 5 may also be designed to be electrically insulating.
  • the first contact 61 which is electrically conductively connected to the first semiconductor layer 21, is the front-side contact.
  • Semiconductor layer 22 connected second contact 62 forms a back-side contact.
  • the semiconductor layer arranged on the side of the active region 25 facing the carrier is the second
  • a semiconductor component 1 is shown in which the first contact 61 and the second contact 62 are formed on the rear side of the carrier 5.
  • the carrier has 5 plated-through holes 51.
  • the carrier 5 comprises a carrier body 50 with recesses through which the plated-through holes extend in the vertical direction.
  • the carrier body is partially, in particular in the field of
  • Terminal layer 32 are over a gap 56th
  • the gap can for example, with a gas, such as air or an inert gas, filled or evacuated. Alternatively, the gap may be filled with electrically insulating solid matter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen (1) mit folgenden Schritten angegeben: a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (21), einer zweiten Halbleiterschicht (22) und einem zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordneten, zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich (25); b) Ausbilden einer ersten Anschlussschicht (31) auf der der ersten Halbleiterschicht abgewandten Seite der zweiten Halbleiterschicht; c) Ausbilden einer Mehrzahl von Aussparungen (29) durch die Halbleiterschichtenfolge hindurch; d) Ausbilden einer Leitungsschicht (4) in den Aussparungen zur Herstellung einer elektrisch leitenden Verbindung zwischen der ersten Halbleiterschicht und der ersten Anschlussschicht; und e) Vereinzeln in die Mehrzahl von Halbleiterbauelementen, wobei aus der Halbleiterschichtenfolge für jedes Halbleiterbauelement ein Halbleiterkörper (20) mit zumindest einer der Mehrzahl von Aussparungen hervorgeht und die zumindest eine Aussparung in Draufsicht auf den Halbleiterkörper vollständig von dem Halbleiterkörper umgeben ist. Weiterhin wird ein Halbleiterbauelement angegeben.

Description

Beschreibung
Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
Die vorliegende Anmeldung betrifft ein Verfahren zur
Herstellung von Halbleiterbauelementen und ein
Halbleiterbauelement . Bei optoelektronischen Halbleiterbauelementen wie
beispielsweise Leuchtdioden auf der Basis von Galliumarsenid oder Indiumphosphid finden oftmals auf der
Strahlungsaustrittsseite Metallgitter zur Stromaufweitung, elektrischen Kontaktierung und Stromeinprägung Anwendung. Diese bewirken jedoch eine bereichsweise Abschattung sowie
Inhomogenitäten in der Stromeinprägung und der Lichtemission, wodurch sich die Effizienz verringert.
Eine Aufgabe ist es, ein Verfahren anzugeben, mit dem auf einfache und zuverlässige Weise Halbleiterbauelemente
hergestellt werden können, die sich durch eine erhöhte
Effizienz auszeichnen. Weiterhin soll ein
Halbleiterbauelement mit einer erhöhten Effizienz angegeben werden .
Diese Aufgabe wird unter anderem durch den Gegenstand der unabhängigen Patentansprüche gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen
Patentansprüche .
Es wird ein Verfahren zur Herstellung einer Mehrzahl von insbesondere optoelektronischen Halbleiterbauelementen angegeben . Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem eine Halbleiterschichtenfolge
bereitgestellt wird. Die Halbleiterschichtenfolge weist insbesondere einen zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich auf. Bei einem zur Strahlungserzeugung vorgesehenen Halbleiterchip weist der aktive Bereich vorzugsweise eine Quantenstruktur auf. Die Bezeichnung Quantenstruktur umfasst im Rahmen der Anmeldung insbesondere jegliche Struktur, bei der Ladungsträger durch Einschluss ( "confinement " ) eine Quantisierung ihrer
Energiezustände erfahren können. Insbesondere beinhaltet die Bezeichnung Quantenstruktur keine Angabe über die
Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentöpfe, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen. Beispielsweise kann der aktive Bereich eine Mehrfachquantenstruktur mit einer
Mehrzahl von Quantenschichten aufweisen, wobei zwischen benachbarten Quantenschichten jeweils eine Barriereschicht angeordnet ist.
Weiterhin umfasst die Halbleiterschichtenfolge beispielsweise eine erste Halbleiterschicht und eine zweite
Halbleiterschicht, wobei der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist. Zweckmäßigerweise sind die erste
Halbleiterschicht und die zweite Halbleiterschicht bezüglich des Leitungstyps zumindest bereichsweise voneinander
verschieden. Beispielsweise ist die erste Halbleiterschicht n-leitend und die zweite Halbleiterschicht p-leitend oder umgekehrt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem eine erste Anschlussschicht auf der der ersten Halbleiterschicht abgewandten Seite der zweiten
Halbleiterschicht ausgebildet wird. Die erste
Anschlussschicht wird insbesondere nach Abschluss der beispielsweise epitaktischen Abscheidung der
Halbleiterschichtenfolge ausgebildet, etwa mittels Sputterns oder Aufdampfens. Die erste Anschlussschicht ist also außerhalb der Halbleiterschichtenfolge angeordnet.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem eine Mehrzahl von Aussparungen durch die Halbleiterschichtenfolge hindurch ausgebildet wird. In einer senkrecht zu einer Haupterstreckungsebene der
Halbleiterschichten der Halbleiterschichtenfolge verlaufenden vertikalen Richtung erstrecken sich die Aussparungen
vollständig durch die Halbleiterschichtenfolge hindurch. Das Entfernen von Material der Halbleiterschichtenfolge kann auch in separaten Herstellungsschritten von zwei
gegenüberliegenden Seiten der Halbleiterschichtenfolge her erfolgen. Insbesondere kann Material der
Halbleiterschichtenfolge im späteren Bereich der Aussparungen entfernt werden, noch bevor die erste Anschlussschicht aufgebracht wird.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem eine Leitungsschicht in den
Aussparungen ausgebildet wird. Die Leitungsschicht ist insbesondere zur Herstellung einer elektrisch leitenden
Verbindung zwischen der ersten Halbleiterschicht und der ersten Anschlussschicht vorgesehen. Beispielsweise grenzt die Leitungsschicht zumindest bereichsweise unmittelbar an die erste Anschlussschicht an, insbesondere in den Aussparungen. Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem ein Vereinzeln in eine Mehrzahl von Halbleiterbauelementen erfolgt. Insbesondere geht aus der Halbleiterschichtenfolge für jedes Halbleiterbauelement ein Halbleiterkörper mit zumindest einer der Mehrzahl von
Aussparungen hervor. Die zumindest eine Aussparung ist in Draufsicht auf den Halbleiterkörper vollständig von dem
Halbleiterkörper umgeben. Mit anderen Worten ist entlang des gesamten Umfangs der Aussparung Material der
Halbleiterschichtenfolge ausgebildet. Die Aussparungen befinden sich also nicht am Rand der Halbleiterkörper.
Vor dem Vereinzeln kann die Halbleiterschichtenfolge bereits in einzelne Halbleiterkörper zerteilt sein, beispielsweise mittels Trenngräben, die die einzelnen Halbleiterkörper in lateraler Richtung begrenzen. Die Trenngräben können in einem gemeinsamen Schritt mit den Aussparungen ausgebildet werden. Alternativ ist denkbar, dass die Aussparungen und die
Trenngräben in nacheinander folgenden Herstellungsschritten ausgebildet werden. Das Ausbilden der Aussparungen und/oder der Trenngräben erfolgt beispielsweise mittels nasschemischen oder trockenchemischen Ätzens. Weiterhin kann die
Halbleiterschichtenfolge auch erst beim Vereinzeln in
einzelne Halbleiterkörper zerteilt werden.
In mindestens einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einem zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht
angeordneten, zur Erzeugung und/oder zum Empfangen von
Strahlung vorgesehenen aktiven Bereich bereitgestellt. Eine erste Anschlussschicht wird auf der der ersten
Halbleiterschicht abgewandten Seite der zweiten Halbleiterschicht ausgebildet. Eine Mehrzahl von Aussparungen wird durch die Halbleiterschichtenfolge hindurch ausgebildet. Eine Leitungsschicht wird in den Aussparungen zur Herstellung einer elektrisch leitenden Verbindung zwischen der ersten Halbleiterschicht und der ersten Anschlussschicht
ausgebildet. Es erfolgt ein Vereinzeln in die Mehrzahl von Halbleiterbauelementen, wobei aus der
Halbleiterschichtenfolge für jedes Halbleiterbauelement ein Halbleiterkörper mit zumindest einer der Mehrzahl von
Aussparungen hervorgeht und die zumindest eine Aussparung in Draufsicht auf den Halbleiterkörper vollständig von dem
Halbleiterkörper umgeben ist.
Mittels der Aussparungen und der in den Aussparungen
angeordneten Leitungsschicht kann eine elektrische
Kontaktierung der ersten Halbleiterschicht von der der ersten Halbleiterschicht abgewandten Seite der
Halbleiterschichtenfolge her erfolgen. Auf ein Metallgitter auf der ersten Halbleiterschicht zur Stromaufweitung und elektrischen Kontaktierung der ersten Halbleiterschicht kann verzichtet werden.
Die Halbleiterkörper können jeweils mehr als eine Aussparung aufweisen. Im Fall eines Strahlungsemittierenden Bauelements kann so vereinfacht eine in lateraler Richtung homogene
Ladungsträgerinjektion erfolgen. Im Falle eines
Strahlungsempfängers verringert sich bei mehreren
Aussparungen die Weglänge im Halbleiterkörper für die durch Strahlungsabsorption im aktiven Bereich erzeugten
Ladungsträger, bevor diese zur ersten Anschlussschicht gelangen können. Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Aufwachssubstrat für die Halbleiterschichtenfolge vor dem Ausbilden der Mehrzahl von Aussparungen entfernt. Das
Aufwachssubstrat kann beispielsweise mittels eines
mechanischen und/oder eines chemischen Verfahrens erfolgen. Alternativ oder ergänzend kann ein Laserablöseverfahren erfolgen. Beispielsweise erfolgt das Entfernen des
Aufwachssubstrats zwischen dem Ausbilden der ersten
Anschlussschicht und dem Ausbilden der Mehrzahl von
Aussparungen. Ein Halbleiterbauelement, bei dem das
Aufwachssubstrat entfernt ist, wird auch als Dünnfilm- Halbleiterbauelement bezeichnet.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem zur elektrischen Isolation zwischen dem aktiven Bereich und der Leitungsschicht eine Trennschicht aufgebracht wird, die die Seitenflächen der Aussparungen zumindest auf Höhe der zweiten Halbleiterschicht und des aktiven Bereichs bedeckt.
Die elektrische Isolation zwischen der
Halbleiterschichtenfolge und der Leitungsschicht kann jedoch auch ohne eine Trennschicht erfolgen, beispielsweise durch einen Luftspalt, durch einen Schottky-Kontakt , durch die Ausgestaltung eines Kontakts mit Ohmscher Charakteristik und einem hohen Kontaktwiderstand, oder durch eine gezielte lokale Veränderung der Dotierung der
Halbleiterschichtenfolge, etwa durch Ionenimplantation. Insbesondere wird zum Ausbilden der Trennschicht Material für die Trennschicht vollflächig auf die Halbleiterschichtenfolge mit den Aussparungen aufgebracht. Von einer vollflächigen Abscheidung des Materials für die Trennschicht abweichend ist auch denkbar, dass das Material nur stellenweise aufgebracht wird, insbesondere im Bereich der Aussparungen.
Nachfolgend kann das insbesondere vollflächig aufgebrachte Material mittels eines richtungsselektiven Ätzverfahrens derart entfernt werden, dass nur schräg oder senkrecht zur Haupterstreckungsebene der Halbleiterschichten der
Halbleiterschichtenfolge verlaufende Flächen, insbesondere die Seitenflächen der Aussparungen, von der Trennschicht bedeckt bleiben.
Insbesondere wird das Material der Trennschicht vollflächig dem Ätzverfahren ausgesetzt. Im Unterschied zu herkömmlichen Verfahren findet also keine Maske Anwendung, mittels derer die Bereiche, in denen Material der Trennschicht entfernt wird, und die Bereiche, in denen Material der Trennschicht auf der Halbleiterschichtenfolge verbleibt, definiert werden.
Das richtungsselektive Ätzverfahren weist insbesondere in vertikaler Richtung eine höhere Ätzrate auf als in lateraler Richtung. Beispielsweise eignet sich als richtungsselektives Ätzverfahren ein trockenchemisches Ätzverfahren,
beispielsweise reaktives Ionenätzen. Beispielsweise ist die Ätzrate in vertikaler Richtung
mindestens doppelt so hoch, bevorzugt mindestens fünf Mal so hoch wie in lateraler Richtung.
Insbesondere ist nach der Durchführung des
richtungsselektiven Ätzverfahrens eine Bodenfläche der
Aussparungen und eine durch die erste Halbleiterschicht gebildete Strahlungsdurchtrittsfläche frei von Material der Trennschicht oder weist zumindest verglichen mit den Seitenflächen der Aussparungen eine stark reduzierte Dicke auf, beispielsweise höchstens 20 % der Dicke der Schicht an den Seitenflächen der Aussparungen. Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nachfolgenden weiteren richtungsselektiven Ätzverfahren weiteres Material der Trennschicht entfernt und die erste Halbleiterschicht in den Aussparungen bereichsweise
freigelegt. Insbesondere kann die Halbleiterschicht in einem Teilbereich der Seitenflächen der Aussparungen frei liegen. Beispielsweise grenzt der Teilbereich an die
Strahlungsdurchtrittsfläche an. Auf der
Strahlungsdurchtrittsfläche kann das Material der
Trennschicht vollständig oder nur bereichsweise entfernt sein.
Gemäß zumindest einer Ausführungsform des Verfahrens wird durch das weitere richtungsselektive Ätzverfahren die erste Anschlussschicht freigelegt. Vor dem weiteren
richtungsselektiven Ätzverfahren in vertikaler Richtung zwischen der Halbleiterschichtenfolge und der ersten
Anschlussschicht angeordnetes Material, insbesondere das Material unterhalb einer Bodenfläche der Aussparungen, wird also stellenweise vollständig entfernt, sodass die erste Anschlussschicht zugänglich ist. Beispielsweise wird durch das weitere richtungsselektive Ätzverfahren dielektrisches Material, insbesondere nur dielektrisches Material, entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Ausbilden der Aussparungen zwischen der
Halbleiterschichtenfolge und der ersten Anschlussschicht eine erste Isolationsschicht mit Öffnungen ausgebildet, wobei die Aussparungen so ausgebildet werden, dass sie in Draufsicht auf die Halbleiterschichtenfolge mit den Öffnungen überlappen. Insbesondere verlaufen die Aussparungen durch die Halbleiterschichtenfolge vollständig innerhalb der Öffnungen in der ersten Isolationsschicht. Für das Freilegen der ersten Anschlussschicht ist es also nicht erforderlich, nach dem
Ausbilden der Aussparungen durch die Halbleiterschichtenfolge zusätzlich das Material der Isolationsschicht zu entfernen. Die Öffnungen können insbesondere in demselben
Herstellungsschritt ausgebildet werden wie Aussparungen der Isolationsschicht, durch die eine elektrische Kontaktierung der zweiten Halbleiterschicht erfolgt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, bei dem vor dem Aufbringen der Leitungsschicht eine Maskierungsschicht mit einer Mehrzahl von Öffnungen auf die Halbleiterschichtenfolge aufgebracht wird und jede
Aussparung in Draufsicht vollständig innerhalb einer der Mehrzahl von Öffnungen angeordnet ist. Die erste
Halbleiterschicht ist zum Beispiel seitlich der Aussparungen stellenweise frei von der Maskierungsschicht. Für die
Maskierungsschicht eignet sich beispielsweise ein Fotolack.
Gemäß zumindest einer Ausführungsform des Verfahrens
verjüngen sich die Öffnungen mit zunehmendem Abstand von der Halbleiterschichtenfolge. Material für die Leitungsschicht wird insbesondere mit einer Hauptabscheiderichtung, die schräg zur vertikalen Richtung verläuft, abgeschieden, sodass in den Öffnungen abgeschiedenes Material der Leitungsschicht in Draufsicht mit auf der Maskierungsschicht abgeschiedenem Material der Leitungsschicht überlappt. In den Öffnungen bedeckt also Material der Leitungsschicht bereichsweise die erste Halbleiterschicht, insbesondere seitlich der
Aussparungen . Das Ausbilden der Leitungsschicht kann auch in zwei oder mehr Unterschritten erfolgen. Beispielsweise kann die
Leitungsschicht auch so ausgebildet werden, dass die
Aussparungen vollständig gefüllt werden, beispielsweise mittels einer galvanischen Abscheidung und gegebenenfalls eines Rückschleifens des galvanisch abgeschiedenen Materials.
Weiterhin kann die Leitungsschicht auch vollflächig
abgeschieden und nachfolgend mittels einer Maskenschicht in den nicht von der Maskenschicht bedeckten Bereichen lokal entfernt werden.
Ferner kann für die Leitungsschicht ein TCO (transparent conductive oxide) -Material Anwendung finden. In diesem Fall kann die Leitungsschicht auch großflächig auf der
Halbleiterschichtenfolge verbleiben .
Gemäß zumindest einer Ausführungsform des Verfahrens wird auf die Leitungsschicht eine Abdeckschicht aufgebracht. Die
Abdeckschicht dient insbesondere für einen nachfolgenden Materialabtrag der ersten Halbleiterschicht als Maske.
Anstelle einer auf die Leitungsschicht aufgebrachten
Abdeckschicht kann aber auch die Leitungsschicht selbst als Maske dienen, insbesondere wenn die Leitungsschicht eine hinreichende Beständigkeit gegenüber dem Verfahren für den Materialabtrag aufweist. Bei einem trockenchemischen
Abtragverfahren, beispielsweise einem Plasmaätzverfahren, etwa mit einem halogenhaltigen Plasma, eignet sich
beispielsweise eine Leitungsschicht, die Nickel enthält, als Hartmaske. Alternativ kann ein nasschemisches Verfahren
Anwendung finden, das die Leitungsschicht nicht oder
zumindest nur unwesentlich angreift. Die Abdeckschicht wird insbesondere vor dem Entfernen der Maskierungsschicht aufgebracht. Die Abdeckschicht wird also sowohl in den Öffnungen der Maskierungsschicht als auch auf der Maskierungsschicht selbst aufgebracht. Nach dem Entfernen der Maskierungsschicht verbleibt die Abdeckschicht nur in nicht von der Maskierungsschicht bedeckten Bereichen.
Mittels des Materialabtrags der ersten Halbleiterschicht kann beispielsweise stellenweise eine absorbierende
Kontaktschicht, die Teil der ersten Halbleiterschicht ist, entfernt werden und/oder eine Auskoppelstrukturierung
ausgebildet werden. Die Kontaktschicht ist insbesondere für die verbesserte Kontaktierbarkeit der ersten
Halbleiterschicht mittels der Leitungsschicht vorgesehen. Vorzugsweise ist die Kontaktschicht mindestens doppelt so hoch dotiert wie das an die Kontaktschicht angrenzende
Material der ersten Halbleiterschicht.
Eine solche Auskoppelstrukturierung kann aber auch bereits in einem früheren Stadium ausgebildet werden, insbesondere noch vor dem Aufbringen der Leitungsschicht. Beispielsweise kann die Auskoppelstrukturierung unmittelbar nach dem Entfernen des Aufwachssubstrats ausgebildet werden. Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem die Halbleiterschichtenfolge an einem Träger befestigt wird, insbesondere zwischen dem Ausbilden der ersten Anschlussschicht und dem Ausbilden der
Aussparungen. Der Träger dient insbesondere der mechanischen Stabilisierung der Halbleiterschichtenfolge. Die Befestigung kann beispielsweise mittels einer Verbindungsschicht, etwa einer Lotschicht oder einer Klebeschicht erfolgen. Ein Halbleiterbauelement weist gemäß zumindest einer
Ausführungsform einen Halbleiterkörper mit einer ersten
Halbleiterschicht, einer zweiten Halbleiterschicht und einer zwischen der ersten Halbleiterschicht und der zweiten
Halbleiterschicht angeordneten, zur Erzeugung und/oder zum
Empfangen von Strahlung vorgesehenen aktiven Bereich auf. Auf der der ersten Halbleiterschicht abgewandten Seite der zweiten Halbleiterschicht ist eine erste Anschlussschicht angeordnet. Der Halbleiterkörper weist zumindest eine
Aussparung auf, die sich durch den Halbleiterkörper hindurch erstreckt und in Draufsicht auf den Halbleiterkörper
vollständig von dem Halbleiterkörper umgeben ist. In der zumindest einen Aussparung ist eine Leitungsschicht
angeordnet, die eine elektrisch leitende Verbindung zwischen der ersten Halbleiterschicht und der ersten Anschlussschicht bildet .
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements grenzt die Leitungsschicht in der zumindest einen Aussparung unmittelbar an die erste
Halbleiterschicht an. Beispielsweise weist eine Seitenfläche der zumindest einen Aussparung einen Teilbereich auf, in dem die Leitungsschicht an die erste Halbleiterschicht angrenzt. Eine elektrisch leitende Kontaktierung zwischen der ersten Halbleiterschicht und der Leitungsschicht kann also über die Seitenfläche der Aussparung erfolgen. Mit anderen Worten ist zumindest stellenweise zwischen der Leitungsschicht und der ersten Halbleiterschicht in der Aussparung kein elektrisch isolierendes Material, insbesondere keine Trennschicht, vorgesehen.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist die Leitungsschicht bereichsweise auf einer dem aktiven Bereich abgewandten
Strahlungsdurchtrittsflache der ersten Halbleiterschicht angeordnet. Die elektrische Kontaktierung der ersten
Halbleiterschicht erfolgt in diesem Fall alternativ oder ergänzend zur Kontaktierung über die Seitenfläche der
Aussparung von der Strahlungsdurchtrittsfläche her.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist die erste Halbleiterschicht eine Kontaktschicht auf. Die Kontaktschicht weist insbesondere eine höhere Dotierung auf als ein an die Kontaktschicht angrenzendes Material der ersten Halbleiterschicht.
Insbesondere begrenzt die Kontaktschicht die erste
Halbleiterschicht auf der dem aktiven Bereich abgewandten Seite.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist die Kontaktschicht in Draufsicht auf das Halbleiterbauelement nur unterhalb der
Leitungsschicht ausgebildet. Seitlich der Leitungsschicht ist die Kontaktschicht also entfernt. Die Gefahr einer
Strahlungsabsorption durch die Kontaktschicht kann so
weitgehend vermieden werden. Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist zwischen der ersten
Anschlussschicht und der zweiten Halbleiterschicht eine zweite Anschlussschicht zur elektrischen Kontaktierung der zweiten Halbleiterschicht angeordnet. Die zweite
Anschlussschicht oder eine Teilschicht davon kann als eine
Spiegelschicht für die im aktiven Bereich zu erzeugende oder zu empfangende Strahlung ausgebildet sein. Beispielsweise weist die Spiegelschicht eine Reflektivität von mindestens 60 %, bevorzugt mindestens 80 %, für eine Peak-Wellenlänge der zu erzeugenden oder zu empfangenden Strahlung auf.
Die zweite Anschlussschicht ist zweckmäßigerweise von der ersten Anschlussschicht elektrisch isoliert, beispielsweise mittels einer zwischen der ersten Anschlussschicht und der zweiten Anschlussschicht angeordneten Isolationsschicht.
Der Halbleiterkörper ist in Draufsicht auf das
Halbleiterbauelement frei von einem Kontakt für die externe elektrische Kontaktierung, beispielsweise einem Bondpad für eine Drahtbondverbindung. Die Anordnung der Kontakte ist in weiten Grenzen wählbar. Beispielsweise kann das
Halbleiterbauelement einen vorderseitigen Kontakt und einen rückseitigen Kontakt, zwei vorderseitige Kontakte oder zwei rückseitige Kontakte aufweisen. Als Vorderseite wird hierbei diejenige Seite verstanden, auf der die
Strahlungsdurchtrittsfläche des Halbleiterkörpers ausgebildet ist .
Das vorstehend beschriebene Verfahren zur Herstellung ist für die Herstellung des Halbleiterbauelements besonders geeignet. Im Zusammenhang mit dem Verfahren ausgeführte Merkmale können daher auch für das Halbleiterbauelement herangezogen werden und umgekehrt.
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren. Es zeigen:
Die Figuren 1A bis IN ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterbauelements anhand von schematisch in Schnittansicht dargestellten
Zwischenschritten; die Figuren 2A und 2B ein jeweils ein weiteres
Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterbauelements anhand eines schematisch in
Schnittansicht dargestellten Zwischenschritts; und die Figuren 3 bis 5 jeweils ein Ausführungsbeispiel für ein Halbleiterbauelement.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente und insbesondere Schichtdicken zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß
dargestellt sein.
Anhand der Figuren 1A bis IN wird ein Ausführungsbeispiel für ein Verfahren zur Herstellung von insbesondere
optoelektronischen Halbleiterbauelementen angegeben. Zur vereinfachten Darstellung ist lediglich ein Ausschnitt gezeigt, aus dem bei einem Vereinzelungsschritt genau ein Halbleiterbauelement hervorgeht. Die hergestellten
Halbleiterbauelemente können beispielsweise Strahlungsemitter, etwa Lumineszenzdioden oder
Strahlungsempfänger, etwa Photodioden oder Solarzellen sein.
Eine Halbleiterschichtenfolge 2 mit einem zur Erzeugung und/oder zum Empfangen von elektromagnetischer Strahlung vorgesehenen aktiven Bereich 25 wird bereitgestellt. In dem gezeigten Ausführungsbeispiel ist der aktive Bereich 25 zur Erzeugung von Strahlung ausgebildet und weist eine
Quantenstruktur auf. Die Quantenstruktur umfasst eine
Mehrzahl von Quantenschichten 251, wobei zwischen
benachbarten Quantenschichten eine Barriereschicht 252 angeordnet ist. Zur vereinfachten Darstellung sind in Figur 1A lediglich zwei Quantenschichten gezeigt, der aktive
Bereich kann aber auch mehr als zwei Quantenschichten
aufweisen. In den nachfolgenden Figuren ist die Struktur des aktiven Bereichs 25 zur vereinfachten Darstellung nicht explizit abgebildet. Der aktive Bereich 25 ist zwischen einer ersten Halbleiterschicht 21 und einer zweiten
Halbleiterschicht 22 angeordnet. In dem gezeigten
Ausführungsbeispiel weist die erste Halbleiterschicht 21 auf der dem aktiven Bereich 25 abgewandten Seite eine
Kontaktschicht 210 auf. Die Kontaktschicht 210 dient der vereinfachten elektrischen Kontaktierung der ersten
Halbleiterschicht in einem nachfolgenden Verfahrensschritt. Die Kontaktschicht 210 weist zweckmäßigerweise eine höhere
Dotierung als das an die Kontaktschicht angrenzende Material der ersten Halbleiterschicht auf, beispielsweise eine
Dotierung von mindestens 1 x 1018 cm-3. Eine solche
Kontaktschicht ist jedoch nicht zwingend erforderlich.
Die erste Halbleiterschicht 21 und die zweite
Halbleiterschicht 22 sind bezüglich des Leitungstyps
voneinander verschieden. Beispielsweise ist die erste Halbleiterschicht 21 n-leitend und die zweite
Halbleiterschicht p-leitend oder umgekehrt.
Die Abscheidung der Halbleiterschichtenfolge 2 erfolgt auf einem Aufwachssubstrat 200, beispielsweise mittels
epitaktischer Abscheidung, etwa MOVPE .
Die Halbleiterschichtenfolge, insbesondere der aktive Bereich 25, enthält vorzugsweise ein III-V-Verbindungs- Halbleitermaterial .
III-V-Verbindungs-Halbleitermaterialien sind zur
Strahlungserzeugung im ultravioletten (Alx Iny Gai-x-y N) über den sichtbaren (Alx Iny Gai-x-y N, insbesondere für blaue bis grüne Strahlung, oder Alx Iny Gai-x-y P, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (Alx Iny Gai-x-y As) Spektralbereich besonders geeignet. Hierbei gilt jeweils 0 < x < l, O ^ y ^ l und x + y < 1, insbesondere mit x + 1, y + 1, x + 0 und/oder y + 0. Mit III-V-Verbindungs- Halbleitermaterialien, insbesondere aus den genannten
Materialsystemen, können weiterhin bei der
Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden .
Auf der dem Aufwachssubstrat 200 abgewandten Seite wird eine Strukturierung 26 mit einer Mehrzahl von Vertiefungen 260 ausgebildet (Figur 1B) . Die Strukturierung ist insbesondere zur Verringerung von Wellenleitereffekten und zur
Verbesserung der Auskoppeleffizienz im Fall eines
Strahlungsemittierenden Bauelements vorgesehen. Die
Strukturierung 26 kann beispielsweise in Form von
Mikroprismen ausgebildet werden. Es sind jedoch auch andere Ausgestaltungen denkbar, beispielsweise eine unregelmäßige Strukturierung wie eine Aufrauhung. Auf der Halbleiterschichtenfolge 2 wird eine erste Isolationsschicht 71 ausgebildet. Die erste Isolationsschicht 71 weist Aussparungen 711 auf. Die elektrische Kontaktierung der zweiten Halbleiterschicht erfolgt nur über die
Aussparungen der ersten Isolationsschicht. Auf der
Isolationsschicht wird eine zweite Anschlussschicht 32 ausgebildet. Die zweite Anschlussschicht 32 weist
exemplarisch eine erste Teilschicht 321 und eine
Spiegelschicht 322 auf. Die erste Teilschicht ist in den Aussparungen 711 ausgebildet und dient der elektrischen
Kontaktierung der zweiten Halbleiterschicht 22. Die erste Isolationsschicht ist jedoch nicht zwingend erforderlich. Es ist auch denkbar, dass die zweite Anschlussschicht
großflächig an die zweite Halbleiterschicht angrenzt. In den weiteren Zwischenschritten ist die erste Teilschicht 321 zur vereinfachten Darstellung nicht explizit gezeigt.
Die Bezeichnung einzelner Schichten in der Art einer
Nummerierung wie „erste Isolationsschicht" und „zweite
Isolationsschicht" dient im Rahmen der vorliegenden Anmeldung lediglich der vereinfachten Bezugnahme auf einzelne Schichten und impliziert keine Reihenfolge in der Herstellung der
Schichten. Zudem erfordert beispielsweise der Begriff „zweite Isolationsschicht" nicht notwendigerweise das Vorhandensein einer ersten Isolationsschicht.
Die zweite Anschlussschicht 32 weist weiterhin Aussparungen 325 auf. In diesen Aussparungen ist die zweite
Halbleiterschicht 22 frei von metallischem Material.
Nachfolgend wird, wie in Figur IC dargestellt, auf der zweiten Anschlussschicht 32 eine erste Anschlussschicht 31 aufgebracht. Die zweite Anschlussschicht 32 verläuft bereichsweise zwischen der ersten Anschlussschicht 31 und der zweiten Halbleiterschicht 22. Zur elektrischen Isolierung zwischen der ersten Anschlussschicht und der zweiten
Anschlussschicht ist eine zweite Isolationsschicht 72
zwischen diesen Schichten ausgebildet. Die zweite
Isolationsschicht bedeckt die Halbleiterschichtenfolge vollflächig. Weiterhin grenzt die zweite Isolationsschicht in den Aussparungen 325 der zweiten Anschlussschicht an die erste Isolationsschicht 71 an.
Im Bereich der Aussparungen 325 der zweiten Anschlussschicht 32 befindet sich zwischen der ersten Anschlussschicht 31 und der zweiten Halbleiterschicht 22 kein metallisches Material. Die erste Anschlussschicht 31 bedeckt die
Halbleiterschichtenfolge 2 vollflächig. Für die Ausbildung der ersten Anschlussschicht 31 ist also kein lithografisches Strukturierungsverfahren erforderlich . Nachfolgend wird die Halbleiterschichtenfolge mittels einer Verbindungsschicht 55, etwa einer Lotschicht oder einer elektrisch leitfähigen Klebeschicht, an einem Träger 5 befestigt. Die zweite Halbleiterschicht 22 ist auf der dem Träger 5 zugewandten Seite der Halbleiterschichtenfolge angeordnet (Figur 1D) .
Der Träger dient der mechanischen Stabilisierung der
Halbleiterschichtenfolge 2, sodass das Aufwachssubstrat 200 hierfür nicht mehr erforderlich ist und entfernt werden kann (Figur IE) . Das Entfernen das Aufwachssubstrats kann
beispielsweise mechanisch, etwa mittels Schleifens, Läppens oder Polierens und/oder chemisch, beispielsweise mittels nasschemischen oder trockenchemischen Ätzens, erfolgen. Insbesondere kann das Aufwachssubstrat in einem ersten
Teilschritt mechanisch gedünnt werden. In einem zweiten
Teilschritt kann der verbliebene Rest mittels eines
chemischen Abtragverfahrens entfernt werden. Davon abweichend ist auch denkbar, dass das Aufwachssubstrat 200 bei der
Befestigung am Träger bereits entfernt ist. In diesem Fall kann die Halbleiterschichtenfolge bei der Befestigung am Träger beispielsweise von einem temporären Hilfsträger stabilisiert werden.
Wie in Figur 1F dargestellt, werden von der dem Träger 5 abgewandten Seite her Aussparungen 29 ausgebildet, die sich vollständig durch die Halbleiterschichtenfolge 2 hindurch erstrecken. Gleichzeitig werden Trenngräben 28 zur
Unterteilung der Halbleiterschichtenfolge 2 in lateral voneinander beabstandete Halbleiterkörper 20 ausgebildet. Durch das Ausbilden der Aussparungen 29 und der Trenngräben
28 in einem Herstellungsschritt wird der Aufwand bei der Herstellung reduziert. Die Aussparungen und die Trenngräben können aber auch in voneinander getrennten Schritten
nacheinander ausgebildet werden. Die Aussparungen und die Trenngräben sind in lateraler Richtung voneinander
beabstandet, so dass die Aussparungen der einzelnen
Halbleiterkörper jeweils entlang des gesamten Umfangs von Material des Halbleiterkörpers umgeben sind. Die Aussparungen
29 und/oder Trenngräben 28 können senkrechte Flanken, also parallel zur vertikalen Richtung verlaufende Flanken, aufweisen. Alternativ können die Flanken schräg zur
vertikalen Richtung ausgebildet sein, wobei sich der
Querschnitt der Aussparungen 29 und/oder Trenngräben 28 in Richtung des Trägers 5 verjüngt. In Draufsicht überlappen die Aussparungen 29 in der Halbleiterschichtenfolge mit den Aussparungen 325 der zweiten Anschlussschicht 325. Insbesondere verlaufen die Aussparungen 29 vollständig innerhalb der Aussparungen 325 der zweiten Anschlussschicht 325.
Nachfolgend wird Material für eine Trennschicht 73 mittels eines konform wirkenden Verfahrens abgeschieden,
beispielsweise mittels eines CVD (chemical vapour
deposition) - Verfahrens oder atomlagen feiner Abscheidung (atomic layer deposition, ALD) . Eine konform abgeschiedene Schicht folgt in ihrem Verlauf der Form des darunter
befindlichen Materials. Das Material der Trennschicht bedeckt die Halbleiterschichtenfolge vollflächig, insbesondere auch die Seitenflächen der Aussparungen 29 und der Trenngräben 28.
Wie in Figur IG gezeigt, wird die Trennschicht 73 vollflächig einem richtungsselektiven Ätzverfahren unterzogen, sodass Flächen, die parallel zur Haupterstreckungsebene der
Halbleiterschichten der Halbleiterschichtenfolge 2 verlaufen, vom Material der Trennschicht befreit werden. Die
Trennschicht 73 befindet sich somit nur noch an den schräg oder senkrecht zur Haupterstreckungsebene verlaufenden
Seitenflächen, insbesondere an den Seitenflächen 290 der Aussparungen 29 und an den Seitenflächen der Trenngräben 28.
Mittels des richtungsselektiven Ätzverfahrens kann also eine Trennschicht realisiert werden, die im Bereich der
Aussparungen eine elektrische Isolation der Seitenflächen der Aussparungen 29 bewirkt, ohne dass hierfür ein
Lithografieverfahren erforderlich ist. Vielmehr erfolgt die Ausbildung der Trennschicht 73 selbstj ustierend . Durch den Verzicht auf zwei zueinander justierte Lithographieschritte für die Ausbildung der beschichteten Aussparungen kann die laterale Ausdehnung der Aussparungen 29 verringert werden. So reduziert sich der Anteil des aktiven Bereichs 25, der durch das Ausbilden der Aussparungen 29 verloren geht.
Beispielsweise eignet sich als richtungsselektives
Ätzverfahren ein trockenchemisches Ätzverfahren, etwa
reaktives Ionenätzen.
Wie in Figur 1H dargestellt, wird nachfolgend auf der
Halbleiterschichtenfolge 2 eine Maskierungsschicht 8, beispielsweise eine Fotolackschicht, aufgebracht. Die
Maskierungsschicht wird derart ausgebildet, dass in der
Maskierungsschicht Öffnungen 81 ausgebildet sind, wobei die Aussparungen 29 in Draufsicht auf die
Halbleiterschichtenfolge 2 vollständig innerhalb der
Öffnungen 81 angeordnet sind. Mit zunehmendem Abstand von der Halbleiterschichtenfolge 2 verringert sich der Querschnitt der Öffnungen 81, sodass ein hinterschnittener Bereich entsteht .
Nachfolgend wird, wie in Figur II dargestellt, mittels eines weiteren richtungsselektiven Verfahrens Material der
Trennschicht 73 abgetragen. Das weitere richtungsselektive Verfahren weist ebenfalls in vertikaler Richtung eine höhere Ätzrate auf als in lateraler Richtung. Das die Seitenflächen 29 bedeckende Material wird dadurch in vertikaler Richtung abgetragen. So weisen die Seitenflächen 290 der Aussparungen 29 jeweils einen Teilbereich 291 auf, in dem die erste
Halbleiterschicht 21 freiliegt. Der Teilbereich grenzt insbesondere an die Kontaktschicht 210 an.
Zudem wird mittels des weiteren richtungsselektiven
Ätzverfahrens am Boden der Aussparungen 29 das zwischen den Aussparungen 29 und der ersten Anschlussschicht 31 befindliche Material entfernt, sodass die erste
Anschlussschicht 31 freigelegt wird. Insbesondere wird in diesem Schritt im Bereich der Aussparungen 29 Material der zweiten Isolationsschicht 72 entfernt. Das Freilegen der ersten Anschlussschicht 31 erfolgt in den Aussparungen 325 der zweiten Anschlussschicht. Beim Freilegen muss also kein metallisches Material entfernt werden. Nachfolgend wird, wie in Figur 1J dargestellt, eine
Leitungsschicht 4 vollflächig auf die
Halbleiterschichtenfolge 2 aufgebracht. Material der
Leitungsschicht 4 bedeckt die Seitenflächen 290 der
Aussparungen 29 und die Maskierungsschicht 8. Vorzugsweise erfolgt die Abscheidung der Leitungsschicht mit einer
Hauptabscheiderichtung (dargestellt durch einen Pfeil 95) , die schräg zur vertikalen Richtung verläuft, sodass auch Teilbereiche der ersten Halbleiterschicht mit der
Leitungsschicht bedeckt werden, die in Draufsicht auf die Halbleiterschichtenfolge von der Maskierungsschicht 8 bedeckt sind. Das auf der ersten Halbleiterschicht abgeschiedene Material der Leitungsschicht 4 und das auf der
Maskierungsschicht abgeschiedene Material überlappen also in Draufsicht bereichsweise. Vorzugsweise wird die
Halbleiterschichtenfolge während der Abscheidung der
Leitungsschicht rotiert, so dass die Leitungsschicht 4 die Aussparungen 29 auf der ersten Halbleiterschicht vollständig umläuft . Nachfolgend wird eine Abdeckschicht 74 vollflächig
abgeschieden (Figur 1K) , vorzugsweise ebenfalls mit einer schräg zur vertikalen Richtung verlaufenden
Hauptabscheiderichtung . Nach dem Entfernen der Maskierungsschicht 8 (Figur IL) sind die zuvor von der Maskierungsschicht bedeckten Bereiche der Halbleiterschichtenfolge frei von der Abdeckschicht 74.
Insbesondere bedeckt die Abdeckschicht 74 die Leitungsschicht 4 vollständig.
Die Abdeckschicht 74 kann nun als eine Maske für einen
Materialabtrag der Halbleiterschichtenfolge 2 dienen (Figur IM) . Bei dem Materialabtrag kann die Kontaktschicht 210 bereichsweise entfernt werden, sodass diese nur noch
unterhalb der Abdeckschicht 74 und der Leitungsschicht 4 vorhanden ist. Mittels der Kontaktschicht 210 kann ein guter ohmscher Kontakt zur Leitungsschicht 4 erzielt werden.
Seitlich der Leitungsschicht 4 ist das Material der
Kontaktschicht 210 entfernt, sodass die Gefahr einer
Strahlungsabsorption durch die Kontaktschicht 210 vermindert ist. Dadurch werden eine gute elektrische Kontaktierbarkeit und gleichzeitig reduzierte Absorptionsverluste auf einfache und zuverlässige Weise erzielt. Insbesondere ist hierfür kein zusätzlicher fotolithographischer Schritt erforderlich.
Bei dem Materialabtrag von Material der
Halbleiterschichtenfolge kann weiterhin eine
Auskoppelstrukturierung 27 ausgebildet werden, beispielsweise in Form einer Aufrauung.
Nachfolgend wird, wie in Figur IN dargestellt, optional eine Passivierungsschicht 75 auf die Halbleiterschichtenfolge aufgebracht. Es ist auch denkbar, auf der
Passivierungsschicht zusätzlich eine
Strahlungskonversionsschicht auszubilden (nicht explizit gezeigt) oder in der Passivierungsschicht ein
Strahlungskonversionsmaterial vorzusehen . Der Träger 5 wird von der der Halbleiterschichtenfolge 2 abgewandten Seite her gedünnt. Dadurch kann die Bauteilhöhe verringert werden. Vor dem Dünnen kann der Träger aufgrund einer größeren Dicke eine hohe mechanische Robustheit
aufweisen. Alternativ kann die Halbleiterschichtenfolge 2 auf einen Träger aufgebracht werden, der bereits die im fertig gestellten Halbleiterbauelement gewünschte Enddicke aufweist . Auf der der Halbleiterschichtenfolge 2 abgewandten Seite des Trägers 5 wird ein erster Kontakt 61 ausgebildet. Der erste Kontakt 61 ist in diesem Ausführungsbeispiel über den Träger 5, die erste Anschlussschicht 31 und die Leitungsschicht 4 mit der ersten Halbleiterschicht 21 verbunden. Seitlich des Halbleiterkörpers 20 wird auf der der
Halbleiterschichtenfolge 2 zugewandten Seite des Trägers 5 ein zweiter Kontakt 62 zur elektrischen Kontaktierung der zweiten Halbleiterschicht 22 über die zweite Anschlussschicht 32 ausgebildet.
Durch Anlegen einer externen elektrischen Spannung zwischen dem ersten Kontakt 61 und dem zweiten Kontakt 62 können
Ladungsträger von entgegengesetzten Seiten in den aktiven Bereich 25 injiziert werden und dort unter Emission von
Strahlung rekombinieren.
Zur Ausbildung der einzelnen Halbleiterbauelemente wird der so hergestellte Verbund entlang von Vereinzelungslinien 9 vereinzelt, sodass die hergestellten Halbleiterbauelemente jeweils einen Teil des Trägers 5 und einen Halbleiterkörper 20 mit zumindest einer Aussparung 29 aufweisen. Mit dem beschriebenen Verfahren können auf einfache und zuverlässige Weise Halbleiterbauelemente hergestellt werden, wobei der Halbleiterkörper 2, insbesondere die
Strahlungsdurchtrittsfläche 11, frei von Strukturen zur
Stromverteilung und einem externen elektrischen Kontakt, beispielsweise für eine Drahtbond-Verbindung, ist. Die elektrische Kontaktierung der auf der vom Träger 5
abgewandten Seite des aktiven Bereichs 25 angeordneten ersten Halbleiterschicht 21 kann über die Aussparungen 29 erfolgen, wobei die Aussparungen 29 in einem selbstj ustierenden Prozess einfach und zuverlässig so hergestellt werden können, dass die Leitungsschicht 4 in den Aussparungen von der zweiten Halbleiterschicht 22 und dem aktiven Bereich 25 elektrisch isoliert ist.
Figur IN zeigt ein Ausführungsbeispiel eines so hergestellten Halbleiterbauelements 1. Das Halbleiterbauelement 1 weist lediglich exemplarisch einen rückseitigen ersten Kontakt 61 und einen vorderseitigen, insbesondere seitlich des
Halbleiterkörpers 2 angeordneten, Kontakt 62 auf.
Die erste Isolationsschicht 71, die zweite Isolationsschicht 72, die Trennschicht 73, die Abdeckschicht 74 und die
Passivierungsschicht 75 enthalten vorzugsweise jeweils ein elektrisch isolierendes Material, beispielsweise ein Oxid, etwa Siliziumoxid, oder ein Nitrid, beispielsweise
Siliziumnitrid.
Die erste Anschlussschicht 31, die zweite Anschlussschicht 32, der erste Kontakt 61 und der zweite Kontakt 62 enthalten vorzugsweise jeweils ein Metall oder bestehen aus einem
Metall oder einer metallischen Legierung. Die Schichten können jeweils einlagig oder mehrlagig ausgebildet sein. Ein weiteres Ausführungsbeispiel für ein Verfahren ist anhand des in der Figur 2A dargestellten Zwischenschritts gezeigt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit den Figuren 1A bis IN beschriebenen
Ausführungsbeispiel.
Hierbei entspricht die Figur 2A im Wesentlichen der Figur IB. Im Unterschied hierzu befindet sich die Aussparung 325 der zweiten Anschlussschicht 32 in einer der Vertiefungen 260a der Strukturierung 26. Vorzugsweise ist die laterale
Ausdehnung der Vertiefungen 260a so groß, dass sich die
Aussparung 325 der zweiten Anschlussschicht 32 vollständig innerhalb der Vertiefung befindet. Die übrigen Vertiefungen 260 können eine geringere laterale Ausdehnung aufweisen. Beim nachfolgenden Ausbilden der Aussparungen durch die
Halbleiterschichtenfolge muss also nicht mehr die gesamte Dicke der Halbleiterschichtenfolge abgetragen
werden (vergleiche Fig. 1F) . Die weiteren Herstellungsschritte können wie im Zusammenhang mit dem ersten Ausführungsbeispiel beschrieben durchgeführt werden .
Ein weiteres Ausführungsbeispiel für ein Verfahren ist anhand des in der Figur 2B dargestellten Zwischenschritts gezeigt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem in Figur 2A dargestellten Ausführungsbeispiel. Im Unterschied hierzu wird bei dem in Figur 2B gezeigten Zwischenschritt die erste Isolationsschicht 71 so ausgebildet, dass sie im
Bereich der späteren Aussparungen 29 durch die
Halbleiterschichtenfolge Öffnungen 712 aufweist. Durch diese Öffnungen kann die elektrische Kontaktierung der ersten
Anschlussschicht 31 über die Leitungsschicht 4 erfolgen (vgl. Figur 1J) . Von dem in Figur II dargestellten Zwischenschritt abweichend muss die erste Isolationsschicht also nicht nach dem Entfernen der Halbleiterschichtenfolge in den
Aussparungen 29 bereichsweise entfernt werden. Das Freilegen der ersten Anschlussschicht 31 wird so erleichtert.
In den Öffnungen 712 kann ebenso wie in den Aussparungen 711 die für die elektrische Kontaktierung der zweiten
Halbleiterschicht 22 vorgesehene erste Teilschicht 321 der zweiten Anschlussschicht aufgebracht werden. Nachfolgend kann diese Schicht in den Öffnungen entfernt werden, insbesondere in dem Schritt, in dem die zweite Anschlussschicht 32
strukturiert wird. So kann auf einfache Weise erzielt werden, dass für die
Ausbildung der Öffnungen 712 keine zusätzliche
Lithographiemaske erforderlich ist. Die Öffnungen 712 zur elektrischen Kontaktierung der ersten Halbleiterschicht 21 und die Aussparungen 711 zur elektrischen Kontaktierung der zweiten Halbleiterschicht 22 können also in einem gemeinsamen Verfahren ausgebildet werden.
Die weiteren Herstellungsschritte können wie im Zusammenhang mit dem ersten Ausführungsbeispiel beschrieben durchgeführt werden. Das in Figur 2B dargestellte Ausführungsbeispiel eignet sich weiterhin auch für das erste Ausführungsbeispiel.
Im Unterschied zu dem in Figur IN dargestellten
Ausführungsbeispiel weist das in Figur 3 dargestellte
Ausführungsbeispiel eines Halbleiterbauelements 1 zwei vorderseitige Kontakte auf. Der erste Kontakt 61 ist also nicht auf der Rückseite des Trägers 5, sondern ebenfalls seitlich des Halbleiterkörpers 20 angeordnet. In diesem Fall kann der Träger 5 auch elektrisch isolierend ausgebildet sein .
Das in Figur 4 dargestellte Ausführungsbeispiel weist, wie das in Figur IN gezeigte Ausführungsbeispiel, einen
vorderseitigen Kontakt und einen rückseitigen Kontakt auf. Im Unterschied hierzu ist der erste Kontakt 61, der mit der ersten Halbleiterschicht 21 elektrisch leitend verbunden ist, der vorderseitige Kontakt. Der mit der zweiten
Halbleiterschicht 22 verbundene zweite Kontakt 62 bildet einen rückseitigen Kontakt. In diesem Fall ist also die auf der dem Träger zugewandten Seite des aktiven Bereichs 25 angeordnete Halbleiterschicht, nämlich die zweite
Halbleiterschicht 22, durch den Träger hindurch mit einem rückseitigen Kontakt extern elektrisch kontaktierbar.
Bei dem in Figur 5 dargestellten Ausführungsbeispiel ist im Unterschied zu dem im Zusammenhang mit Figur IN beschriebenen Ausführungsbeispiel ein Halbleiterbauelement 1 gezeigt, bei dem der erste Kontakt 61 und der zweite Kontakt 62 auf der Rückseite des Trägers 5 ausgebildet sind. In diesem Fall weist der Träger 5 Durchkontaktierungen 51 auf. Beide
Kontakte des Halbleiterbauelements 1 sind von der Rückseite her zugänglich. Der Träger 5 umfasst einen Trägerkörper 50 mit Aussparungen, durch die sich die Durchkontaktierungen in vertikaler Richtung hindurch erstrecken. Der Trägerkörper ist bereichsweise, insbesondere im Bereich der
Durchkontaktierungen 51, auf einer dem Halbleiterkörper 20 zugewandten Hauptfläche und auf einer vom Halbleiterkörper abgewandten Hauptfläche, von einer Trägerisolationsschicht 57 bedeckt. Die erste Anschlussschicht 31 und die zweite
Anschlussschicht 32 sind über einen Zwischenraum 56
elektrisch voneinander isoliert. Der Zwischenraum kann beispielsweise mit einem Gas, etwa Luft oder einem Schutzgas, befüllt oder evakuiert sein. Alternativ kann der Zwischenraum mit elektrisch isolierender fester Materie gefüllt sein. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 102 029.4, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Mehrzahl von
Halbleiterbauelementen (1) mit den Schritten:
a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (21), einer zweiten
Halbleiterschicht (22) und einem zwischen der ersten
Halbleiterschicht und der zweiten Halbleiterschicht
angeordneten, zur Erzeugung und/oder zum Empfangen von
Strahlung vorgesehenen aktiven Bereich (25) ;
b) Ausbilden einer ersten Anschlussschicht (31) auf der der ersten Halbleiterschicht abgewandten Seite der zweiten
Halbleiterschicht ;
c) Ausbilden einer Mehrzahl von Aussparungen (29) durch die Halbleiterschichtenfolge hindurch;
d) Ausbilden einer Leitungsschicht (4) in den Aussparungen zur Herstellung einer elektrisch leitenden Verbindung
zwischen der ersten Halbleiterschicht und der ersten
Anschlussschicht; und
e) Vereinzeln in die Mehrzahl von Halbleiterbauelementen, wobei aus der Halbleiterschichtenfolge für jedes
Halbleiterbauelement ein Halbleiterkörper (20) mit zumindest einer der Mehrzahl von Aussparungen hervorgeht und die zumindest eine Aussparung in Draufsicht auf den
Halbleiterkörper vollständig von dem Halbleiterkörper umgeben ist .
2. Verfahren nach Anspruch 1,
bei dem zur elektrischen Isolation zwischen dem aktiven
Bereich und der Leitungsschicht eine Trennschicht (73) aufgebracht wird, die die Seitenflächen (290) der
Aussparungen zumindest auf Höhe der zweiten Halbleiterschicht und des aktiven Bereichs bedeckt.
3. Verfahren nach Anspruch 1 oder 2,
bei dem zum Ausbilden der Trennschicht Material für die
Trennschicht vollflächig auf die Halbleiterschichtenfolge mit den Aussparungen aufgebracht wird und das Material mittels eines richtungsselektiven Ätzverfahrens derart entfernt wird, dass nur schräg oder senkrecht zu einer
Haupterstreckungsebene der Halbleiterschichten der
Halbleiterschichtenfolge verlaufende Flächen von der
Trennschicht bedeckt bleiben.
4. Verfahren nach Anspruch 3,
bei dem in einem nachfolgenden weiteren richtungsselektiven Ätzverfahren weiteres Material der Trennschicht entfernt wird und die erste Halbleiterschicht in den Aussparungen
bereichsweise freigelegt wird.
5. Verfahren nach Anspruch 4,
bei dem durch das weitere richtungsselektive Ätzverfahren die erste Anschlussschicht freigelegt wird.
6. Verfahren nach einem der Ansprüche 1 bis 3,
bei dem vor dem Ausbilden der Aussparungen zwischen der
Halbleiterschichtenfolge und der ersten Anschlussschicht eine erste Isolationsschicht (71) mit Öffnungen (712) ausgebildet wird, wobei die Aussparungen so ausgebildet werden, dass sie in Draufsicht auf die Halbleiterschichtenfolge mit den
Öffnungen überlappen.
7. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem ein Aufwachssubstrat (200) für die
Halbleiterschichtenfolge vor Schritt c) entfernt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor dem Aufbringen der Leitungsschicht eine
Maskierungsschicht (8) mit einer Mehrzahl von Öffnungen (81) auf die Halbleiterschichtenfolge aufgebracht wird und jede Aussparung in Draufsicht vollständig innerhalb einer der Mehrzahl von Öffnungen angeordnet ist und die erste
Halbleiterschicht seitlich der Aussparungen stellenweise frei von der Maskierungsschicht ist.
9. Verfahren nach Anspruch 8,
bei dem sich die Öffnungen mit zunehmendem Abstand von der Halbleiterschichtenfolge verjüngen und Material für die
Leitungsschicht mit einer Hauptabscheiderichtung, die schräg zu einer senkrecht zu einer Haupterstreckungsebene der
Halbleiterschichtenfolge verlaufenden vertikalen Richtung verläuft, abgeschieden wird, so dass in den Öffnungen
abgeschiedenes Material der Leitungsschicht in Draufsicht mit auf der Maskierungsschicht abgeschiedenem Material der
Leitungsschicht überlappt.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem auf die Leitungsschicht eine Abdeckschicht (74) aufgebracht wird und die Abdeckschicht für einen
Materialabtrag der ersten Halbleiterschicht als Maske dient.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge zwischen Schritt b) und Schritt c) an einem Träger befestigt wird.
12. Halbleiterbauelement (1) mit einem Halbleiterkörper (20), der eine erste Halbleiterschicht (21), eine zweite
Halbleiterschicht (22) und einen zwischen der ersten
Halbleiterschicht und der zweiten Halbleiterschicht angeordneten, zur Erzeugung und/oder zum Empfangen von
Strahlung vorgesehenen aktiven Bereich (25) aufweist, wobei
- eine erste Anschlussschicht (31) auf der der ersten
Halbleiterschicht abgewandten Seite der zweiten
Halbleiterschicht angeordnet ist;
- der Halbleiterkörper zumindest eine Aussparung (29) aufweist, die sich durch den Halbleiterkörper hindurch erstreckt und in Draufsicht auf den Halbleiterkörper
vollständig von dem Halbleiterkörper umgeben ist; und
- eine Leitungsschicht (4) in der zumindest einen Aussparung angeordnet ist und eine elektrisch leitende Verbindung zwischen der ersten Halbleiterschicht und der ersten
Anschlussschicht bildet.
13. Halbleiterbauelement nach Anspruch 12,
wobei die Leitungsschicht in der zumindest einen Aussparung unmittelbar an die erste Halbleiterschicht angrenzt.
14. Halbleiterbauelement nach Anspruch 12 oder 13,
wobei die Leitungsschicht bereichsweise auf einer dem aktiven Bereich gegenüberliegenden Strahlungsdurchtrittsflache (11) der ersten Halbleiterschicht angeordnet ist.
15. Halbleiterbauelement nach einem der Ansprüche 12 bis 14, wobei die erste Halbleiterschicht eine Kontaktschicht (210) aufweist, die in Draufsicht auf das Halbleiterbauelement nur unterhalb der Leitungsschicht ausgebildet ist.
16. Halbleiterbauelement nach einem der Ansprüche 12 bis 15, wobei zwischen der ersten Anschlussschicht und der zweiten
Halbleiterschicht eine zweite Anschlussschicht (32) zur elektrischen Kontaktierung der zweiten Halbleiterschicht angeordnet ist.
17. Halbleiterbauelement nach einem der Ansprüche 12 bis 16, das nach einem Verfahren gemäß einem der Ansprüche 1 bis 11 hergestellt ist.
PCT/EP2015/053278 2014-02-18 2015-02-17 Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement WO2015124551A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112015000850.0T DE112015000850B4 (de) 2014-02-18 2015-02-17 Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
US15/119,376 US10074766B2 (en) 2014-02-18 2015-02-17 Method for producing semiconductor components and semiconductor component
JP2016553005A JP2017512380A (ja) 2014-02-18 2015-02-17 半導体構成素子を製造する方法、及び、半導体構成素子
CN201580009283.9A CN106062976B (zh) 2014-02-18 2015-02-17 用于制造半导体器件的方法和半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014102029.4A DE102014102029A1 (de) 2014-02-18 2014-02-18 Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014102029.4 2014-02-18

Publications (1)

Publication Number Publication Date
WO2015124551A1 true WO2015124551A1 (de) 2015-08-27

Family

ID=52477807

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/053278 WO2015124551A1 (de) 2014-02-18 2015-02-17 Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement

Country Status (5)

Country Link
US (1) US10074766B2 (de)
JP (1) JP2017512380A (de)
CN (1) CN106062976B (de)
DE (2) DE102014102029A1 (de)
WO (1) WO2015124551A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611804A (zh) * 2016-12-28 2017-05-03 合肥海润光伏科技有限公司 一种全钝化太阳能电池结构
CN109478584A (zh) * 2015-11-20 2019-03-15 亮锐控股有限公司 用于改进led器件性能和可靠性的接触刻蚀和金属化
WO2023088763A1 (de) * 2021-11-18 2023-05-25 Ams-Osram International Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102015116865A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
DE102016106831A1 (de) 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
FR3073669B1 (fr) * 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
DE102020001342A1 (de) * 2019-08-29 2021-03-04 Azur Space Solar Power Gmbh Metallisierungsverfahren für eine Halbleiterscheibe
US11824126B2 (en) 2019-12-10 2023-11-21 Maxeon Solar Pte. Ltd. Aligned metallization for solar cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
DE102008053731A1 (de) * 2008-10-29 2010-05-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20100218816A1 (en) * 2009-11-19 2010-09-02 International Business Machines Corporation Grid-line-free contact for a photovoltaic cell
US20130020589A1 (en) * 2011-07-21 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level photonic device die structure and method of making the same
US20130263920A1 (en) * 2012-04-06 2013-10-10 Solar Junction Corporation Multi-junction solar cells with through-via contacts

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295002A (en) * 1980-06-23 1981-10-13 International Business Machines Corporation Heterojunction V-groove multijunction solar cell
JPH0786691A (ja) 1993-09-14 1995-03-31 Sony Corp 発光装置
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
JP3303154B2 (ja) 1994-09-30 2002-07-15 ローム株式会社 半導体発光素子
JP2780704B2 (ja) 1996-06-14 1998-07-30 日本電気株式会社 半導体装置の製造方法
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP2002220656A (ja) * 2000-11-22 2002-08-09 Sanyo Electric Co Ltd 蒸着用マスクおよびその製造方法
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
US6388322B1 (en) * 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
DE10219886B4 (de) * 2002-05-03 2007-10-04 Chunghwa Telecom Co.Ltd. Selbstjustierendes Verfahren zur Herstellung eines Stegwellenleiter-Halbleiterlasers
JP2003347674A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
JP3908213B2 (ja) * 2003-09-30 2007-04-25 富士通株式会社 レジストパターンの形成方法及び半導体装置の製造方法
JPWO2005045911A1 (ja) * 2003-11-11 2007-11-29 旭硝子株式会社 パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器
TWI277815B (en) * 2004-01-16 2007-04-01 Hannstar Display Corp Liquid crystal display and manufacturing method of liquid crystal display including substrate
DE102004004942A1 (de) * 2004-01-31 2005-08-18 X-Fab Semiconductor Foundries Ag Passivierung isolierender Trenngräben von integrierten Schaltungen
TWI244221B (en) * 2004-03-01 2005-11-21 Epistar Corp Micro-reflector containing flip-chip light emitting device
WO2005122290A1 (ja) * 2004-06-14 2005-12-22 Mitsubishi Cable Industries, Ltd. 窒化物系半導体発光素子
KR100550417B1 (ko) * 2004-08-18 2006-02-10 엘지전자 주식회사 양방향 광통신용 소자 및 그의 제조 방법
JP4646595B2 (ja) * 2004-10-27 2011-03-09 パナソニック株式会社 半導体記憶装置
KR100862453B1 (ko) * 2004-11-23 2008-10-08 삼성전기주식회사 GaN 계 화합물 반도체 발광소자
KR101186019B1 (ko) * 2004-12-29 2012-09-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
US7687707B2 (en) * 2005-11-16 2010-03-30 Emcore Solar Power, Inc. Via structures in solar cells with bypass diode
JP4978014B2 (ja) * 2006-01-30 2012-07-18 サンケン電気株式会社 半導体発光装置及びその製造方法
US20100186804A1 (en) * 2009-01-29 2010-07-29 Emcore Solar Power, Inc. String Interconnection of Inverted Metamorphic Multijunction Solar Cells on Flexible Perforated Carriers
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP4510796B2 (ja) * 2006-11-22 2010-07-28 株式会社アルバック 磁気記憶媒体の製造方法
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Iii族窒化物化合物半導体素子及びその製造方法、iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
US20080185038A1 (en) * 2007-02-02 2008-08-07 Emcore Corporation Inverted metamorphic solar cell with via for backside contacts
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
WO2008117362A1 (ja) * 2007-03-23 2008-10-02 Pioneer Corporation 有機トランジスタ及びその製造方法
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP4367531B2 (ja) 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102007046337A1 (de) * 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
US8432946B2 (en) * 2007-12-06 2013-04-30 Rohm Co., Ltd. Nitride semiconductor laser diode
US8073031B2 (en) * 2008-03-03 2011-12-06 Sharp Kabushiki Kaisha Laser diode with improved heat dissipation
JP2009246227A (ja) * 2008-03-31 2009-10-22 Toshiba Corp 半導体装置
JP2009277882A (ja) * 2008-05-14 2009-11-26 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
US10147843B2 (en) * 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
JP2010067890A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
TWI422063B (zh) * 2008-11-14 2014-01-01 Samsung Electronics Co Ltd 半導體發光裝置
WO2010062991A1 (en) * 2008-11-26 2010-06-03 Microlink Devices, Inc. Solar cell with a backside via to contact the emitter layer
US8481351B2 (en) * 2008-12-19 2013-07-09 Sharp Kabushiki Kaisha Active matrix substrate manufacturing method and liquid crystal display device manufacturing method
DE102008062933B4 (de) * 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
DE102008062833A1 (de) 2008-12-23 2010-06-24 Hydac Electronic Gmbh Verfahren zum Herstellen von Teilen eines Positionsmesssystems
JP2011035017A (ja) 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
KR101039879B1 (ko) 2010-04-12 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
US20120189029A1 (en) * 2010-12-07 2012-07-26 Rohm Co., Ltd. Semiconductor laser device
TWI412149B (zh) * 2010-12-16 2013-10-11 Univ Nat Central Laser energy conversion device
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
US8653550B2 (en) * 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
DE202012013620U1 (de) * 2011-09-16 2018-08-06 Seoul Viosys Co., Ltd. Leuchtdiode
DE102011115659A1 (de) * 2011-09-28 2013-03-28 Osram Opto Semiconductors Gmbh Photovoltaischer Halbleiterchip
DE102011055549A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung
DE102011054891B4 (de) * 2011-10-28 2017-10-19 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
TWI760033B (zh) * 2012-01-12 2022-04-01 日商大日本印刷股份有限公司 具多面之蒸鍍遮罩
JP2013157496A (ja) * 2012-01-31 2013-08-15 Sony Corp 発光素子およびその製造方法、並びに発光装置
JP5953155B2 (ja) * 2012-02-24 2016-07-20 スタンレー電気株式会社 半導体発光装置
KR20130097363A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR101891257B1 (ko) * 2012-04-02 2018-08-24 삼성전자주식회사 반도체 발광장치 및 그 제조방법
US20130292719A1 (en) * 2012-05-04 2013-11-07 Chi Mei Lighting Technology Corp. Light-emitting diode structure and method for manufacturing the same
CN102683534B (zh) * 2012-05-21 2015-02-25 厦门市三安光电科技有限公司 垂直式交流发光二极管器件及其制作方法
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
WO2014018273A1 (en) 2012-07-25 2014-01-30 Power Integrations, Inc. Method of forming a tapered oxide
US8765609B2 (en) 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
DE102012106953A1 (de) * 2012-07-30 2014-01-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012107921A1 (de) 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102012108879B4 (de) * 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
CN103811593B (zh) * 2012-11-12 2018-06-19 晶元光电股份有限公司 半导体光电元件的制作方法
CN102931309B (zh) * 2012-11-15 2015-04-01 安徽三安光电有限公司 一种倒装发光二极管及其制作方法
DE102012111512B4 (de) * 2012-11-28 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstreifenlaser
DE102012112530A1 (de) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20140104062A (ko) * 2013-02-15 2014-08-28 삼성전자주식회사 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
US9577144B2 (en) * 2013-04-12 2017-02-21 Seoul Viosys Co., Ltd. Ultraviolet light-emitting device
KR20140124993A (ko) * 2013-04-17 2014-10-28 삼성디스플레이 주식회사 도너 기판의 제조 방법 및 그 제조 장치
DE102013107862A1 (de) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
WO2015029608A1 (ja) * 2013-08-28 2015-03-05 シャープ株式会社 エレクトロルミネッセンス装置、及びその製造方法
DE112014004980T5 (de) * 2013-11-01 2016-07-21 Panasonic Intellectual Property Management Co., Ltd. Solarzelle
TWI637534B (zh) * 2013-11-29 2018-10-01 晶元光電股份有限公司 發光裝置
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
WO2015181648A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
WO2016120398A1 (en) * 2015-01-30 2016-08-04 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and semiconductor component
KR20170030685A (ko) * 2015-09-09 2017-03-20 삼성디스플레이 주식회사 증착용 마스크 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
DE102008053731A1 (de) * 2008-10-29 2010-05-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20100218816A1 (en) * 2009-11-19 2010-09-02 International Business Machines Corporation Grid-line-free contact for a photovoltaic cell
US20130020589A1 (en) * 2011-07-21 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level photonic device die structure and method of making the same
US20130263920A1 (en) * 2012-04-06 2013-10-10 Solar Junction Corporation Multi-junction solar cells with through-via contacts

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478584A (zh) * 2015-11-20 2019-03-15 亮锐控股有限公司 用于改进led器件性能和可靠性的接触刻蚀和金属化
CN109478584B (zh) * 2015-11-20 2021-07-20 亮锐控股有限公司 用于改进led器件性能和可靠性的接触刻蚀和金属化
CN106611804A (zh) * 2016-12-28 2017-05-03 合肥海润光伏科技有限公司 一种全钝化太阳能电池结构
WO2023088763A1 (de) * 2021-11-18 2023-05-25 Ams-Osram International Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Also Published As

Publication number Publication date
DE112015000850A5 (de) 2016-11-10
DE102014102029A1 (de) 2015-08-20
JP2017512380A (ja) 2017-05-18
US10074766B2 (en) 2018-09-11
CN106062976A (zh) 2016-10-26
CN106062976B (zh) 2018-10-19
US20170062351A1 (en) 2017-03-02
DE112015000850B4 (de) 2022-03-24

Similar Documents

Publication Publication Date Title
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
EP2499668B9 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
EP2553726B1 (de) Optoelektronischer halbleiterchip
DE112013004276B4 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2009039805A1 (de) Optoelektronisches bauelement sowie verfahren zu dessen herstellung
EP2583305A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2011003907A1 (de) Optoelektronisches bauelement
EP2695207A1 (de) Optoelektronischer halbleiterchip
WO2015055346A9 (de) Verfahren zum herstellen von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
WO2012022657A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE112012005156B4 (de) Optoelektronischer Halbleiterchip
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
WO2015049079A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung von strahlungsemittierenden halbleiterchips
WO2014044592A1 (de) Optoelektronischer halbleiterchip und verfahren zur seiner herstellung
DE102015111558B4 (de) Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102010033137A1 (de) Leuchtdiodenchip
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2016135024A1 (de) Optoelektronisches halbleiterbauelement, verfahren zur herstellung eines elektrischen kontakts und verfahren zur herstellung eines halbleiterbauelements
WO2014040993A1 (de) Optoelektronische halbleitervorrichtung und trägerverbund
WO2018172205A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15705018

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15119376

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016553005

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112015000850

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112015000850

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15705018

Country of ref document: EP

Kind code of ref document: A1