DE10261364B4 - Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung - Google Patents

Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung Download PDF

Info

Publication number
DE10261364B4
DE10261364B4 DE2002161364 DE10261364A DE10261364B4 DE 10261364 B4 DE10261364 B4 DE 10261364B4 DE 2002161364 DE2002161364 DE 2002161364 DE 10261364 A DE10261364 A DE 10261364A DE 10261364 B4 DE10261364 B4 DE 10261364B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor material
contact
window
contact metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2002161364
Other languages
English (en)
Other versions
DE10261364A1 (de
Inventor
Wilhelm Dr. Stein
Stefan Janes
Alexander Heindl
Andreas Dr. Plößl
Walter Wegleiter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE2002161364 priority Critical patent/DE10261364B4/de
Publication of DE10261364A1 publication Critical patent/DE10261364A1/de
Application granted granted Critical
Publication of DE10261364B4 publication Critical patent/DE10261364B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer temperbaren Mehrschichtkontaktbeschichtung (4) auf einem Halbleitermaterial (2), mit den folgenden Verfahrensschritten:
(a) Aufbringen einer Maskenschicht (3) auf das Halbleitermaterial (2);
(b) Ausbilden eines Fensters (31) in der Maskenschicht (3), wobei die das Fenster (31) begrenzenden Flächen der Maskenschicht (3) einen spitzen Winkel mit der zu beschichtenden Oberfläche des Halbleitermaterials (2) einschließen, derart dass das Fenster (31) auf seiner zum Halbleitermaterial (2) hin gewandten Seite einen größeren Querschnitt aufweist als auf seiner vom Halbleitermaterial (2) abgewandten Seite;
(c) Aufbringen einer Kontaktmetallschicht (4) auf das Halbleitermaterial (2) im Fenster (31);
(d) Aufbringen einer Anschlußschicht (6) und/oder einer Sperrschicht (5) auf oder über der Kontaktmetallschicht (4);
(e) Abheben der auf der Maskenschicht (3) befindlichen Kontaktmetallschicht (4) und Anschlußschicht (6) mittels Entfernen der Maskenschicht (3);
dadurch gekennzeichnet, dass
im Verfahrensschritt (c) das Aufbringen der Kontaktmetallschicht (4) mittels eines gerichteten Abscheideverfahrens erfolgt; und...

Description

  • Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruches 1. Sie betrifft insbesondere ein Verfahren zur Herstellung eines temperbaren Kontaktes auf einem Halbleitermaterial, insbesondere für einen elektromagnetische Strahlung emittierenden Halbleiterchip.
  • Üblicherweise wird eine Kontaktmetallschicht, eine Sperrschicht und eine Anschlußschicht stapelweise auf dem Halbleitermaterial aufgedampft oder aufgesputtert und danach mittels einer Maskenschicht und naßchemischen Ätzens strukturiert. Auf der Anschlußschicht wird üblicherweise in einem nachfolgenden Verfahrensschritt ein Drahtbond gesetzt. Da die Seitenflächen dieses Stapels freigelegt sind und das Kontaktmetall nicht hermetisch von dem Anschlußmaterial isoliert ist, kann, wenn keine entsprechenden Vorkehrungen getroffen werden (siehe weiter unten), während dem nachfolgenden Temperprozeß das Kontaktmetall mit dem Metall der Anschlußschicht metallurgisch reagieren. Wenn das Kontaktmetall beispielsweise Gold enthält und das Anschlußmetall Aluminium enthält, kann es zur Bildung der als Purpurpest und weiße Pest bekannten Reaktionsprodukte führen, welche die Anschlußschicht beispielsweise aufgrund einer Bildung von Purpurpest am Randbereich des stapelweise gebildeten Kontaktes/Anschlusses beeinträchtigen können.
  • Um die Bildung von Purpurpest und/oder weißer Pest möglichst zu vermeiden, wird das Kontaktmetall vorzugsweise hermetisch mit einer Sperrschicht überformt. Eine gute Qualität der Sperrschicht vorausgesetzt, können metallurgische Reaktionen und Interdiffusionsvorgänge zwischen dem Kontaktmetall und dem Anschlußmetall dann weitestgehend vermieden werden. Die elektrisch leitende Verbindung zwischen der Kontaktmetall-, Sperr- und Anschlußmetallschicht bleibt dabei erhalten.
  • Bisher (siehe beispielsweise IBM Technical Disclosure Bulletin, 1985, Vol. 28, No. 4, Seiten 1417-1418) wird eine Kontaktmetallschicht, die räumlich aber nicht elektrisch mittels einer Sperrschicht von einer Anschlußschicht isoliert ist, in der Regel unter Anwendung zumindest zweier strukturierten Maskenschichten auf dem Halbleitermaterial aufgebracht. Eine Kontaktmetallschicht und eine nachfolgende erste Maskenschicht werden zuerst flächig auf der Halbleiterschicht abgeschieden und dann wird die erste Maskenschicht strukturiert. Die nicht von der ersten Maskenschicht bedeckten Bereiche der Kontaktmetallschicht werden mittels Ätzen entfernt. Die übrige Kontaktschicht wird dann getempert. Anschließend werden die Anschlußmetallschicht ggf. mit Haftvermittler bzw. Sperrschicht flächig auf der Halbleiter- und Kontaktmetallschicht abgeschieden. Eine zweite Maskenschicht wird dann aufgebracht und strukturiert und die unerwünschten Bereiche der Anschlußmetall- bzw. Sperrschicht durch Ätzen entfernt.
  • Bei einem herkömmlichen Verfahren, das mit passiver Strukturierung arbeitet, werden auch zumindest zwei Phototechnikschritte benötigt. Eine erste Maskenschicht wird zunächst auf dem Halbleitermaterial aufgebracht und zur Aufbringung des Kontaktmetalls strukturiert. Nach dem Aufbringen des Kontaktmetalls wird die erste Maskenschicht entfernt, das Kontaktmetall getempert, und eine zweite Maskenschicht aufgebracht. Zur Aufbringung einer Sperrschicht bzw. Haftvermittlerschicht, die das Kontaktmetall vollständig überformt, wird die zweite Maskenschicht strukturiert. Danach werden die Sperrschicht bzw. Haftvermittlerschicht und die Anschlußschicht auf das Kontaktmetall aufgebracht, bevor dann die zweite Maskenschicht entfernt wird. Die Anwendung von zwei Maskenschichten hintereinander bedeutet nicht nur einen erheblichen Zeitaufwand, sondern auch erhebliche Material- und Herstellungskosten.
  • Nachteilig an diesem Verfahren ist die Verwendung von zumindest zwei Phototechnikschritten, um das Kontaktmetall von dem Anschlußmetall hermetisch zu isolieren. Wenn eine Vergütungsschicht auf dem Halbleitermaterial vorgesehen ist, wird noch ein zusätzlicher Phototechnikschritt benötigt, um das Halbleitermaterial an den Stellen, an denen die Kontakte aufzubringen sind, zuerst freizulegen. Folglich werden im Falle eines mit einer Vergütungsschicht versehenen Halbleitermaterials drei Phototechnikschritte benötigt, um einen hermetisch isolierten Kontakt zu bilden.
  • Zusätzlich ist es nicht oder nur schwer möglich präzise justierte Kontakte gemäß den herkömmlichen Verfahren aufzubringen, weil erstens zwei strukturierte Maskenschichten justiert werden müssen, was die Wahrscheinlichkeit der Ungenauigkeit erheblich erhöht, und zweitens bei aktiver Strukturierung das flächige Aufbringen der Kontaktmetall- bzw. Anschlußmetallschicht die Strukturen im Halbleitermaterial oder Trägersubstrat, auf die die Maskenfenster bzw. der Kontakt justiert werden sollen, unsichtbar macht. Diese Strukturen können auch nicht von der Rückseite mit Infrarotbeleuchtung oder anderen sonst gängigen Verfahren sichtbar gemacht werden.
    •
  • Die Druckschrift DE 691 20 981 T2 beschreibt ein Verfahren zur Herstellung einer integrierten Halbleitervorrichtung. Dabei wird ein Metallkontakt in einer mittels Bildumkehr hergestellten Öffnung in einer Maskenschicht durch Aufbringen einer Metallschichtfolge gebildet. Anschließend wird die Maskenschicht mittels des dort beschriebenen Abhebeverfahrens entfernt. Aus der DE 691 20 981 T2 und der diesbezüglich inhaltsgleichen JP 09-213 999 A sind Verfahren nach dem Oberbegriff des Anspruchs 1 bekannt.
  • Aufgabe der vorliegenden Erfindung ist es, ein vereinfachtes Verfahren zum Herstellen einer temperbaren Mehrschichtkontaktbeschichtung insbesondere auf einem Halbleitermaterial anzugeben, das mit möglichst wenig Zeit- und/oder Materialaufwand verbunden ist und das die Bildung von die Funktion beeinträchtigenden Fehlern in der Kontaktierung weitestgehend verhindert. Außerdem ist ein Verfahren der eingangs Art anzugeben, das erlaubt, Kontakte justiert auf vergrabene Strukturen im Substrat und/oder Halbleitermaterial aufzubringen.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Demgemäß weist ein solches Verfahren zum Herstellen einer Mehrschichtkontaktmetallisierung im wesentlichen folgende Schritte auf:
    • (a) Aufbringen einer Maskenschicht auf das Halbleitermaterial;
    • (b) Ausbilden eines Fensters in der Maskenschicht, wobei die das Fenster begrenzenden Flächen der Maskenschicht einen spitzen Winkel mit der vom Halbleitermaterial abgewandten Oberfläche der Maskenschicht einschließen, derart dass das Fenster auf seiner zum Halbleitermaterial hin gewandten Seite einen größeren Querschnitt aufweist als auf seiner vom Halbleitermaterial abgewandten Seite, insbesondere dass der Querschnitt des Fensters mit zunehmendem Abstand vom Halbleitermaterial kleiner wird und bevorzugt eine konische Form aufweist;
    • (c) Aufbringen einer Kontaktmetallschicht auf das Halbleitermaterial im Fenster mittels eines gerichteten Abscheideverfahrens, insbesondere mittels Aufdampfen;
    • (d) Aufbringen einer Anschlußschicht auf oder über der Kontaktmetallschicht mittels eines ungerichteten, überformenden Beschichtungsverfahrens, insbesondere mittels Sputtern;
    • (e) Abheben des auf der Maskenschicht befindlichen Kontaktmetalls und Anschlußschichtmaterials mittels Entfernen der Maskenschicht.
  • Ein solches Verfahren benötigt vorteilhafterweise nur einen Phototechnikschritt und spart daher Herstellungszeit und Materialkosten.
  • Vorteilhafterweise kann ein solches Verfahren in der Herstellung von lichtemittierenden Halbleiterchips, die Kontaktstel len möglichst exakt justiert zu einer vergrabenen beispielsweise kegelstumpfförmigen Struktur benötigen, einbezogen werden. Ein solcher lichtemittierender Halbleiterchip ist aus der WO 02/13281 A1 bekannt. Hier ist beispielsweise ein Kontakt exakt über einer bestimmten vergrabenen Struktur im Halbleitermaterial aufzubringen. Nach dem erfindungsgemäßen Verfahren kann der Kontakt mit einem Phototechnikschritt justiert auf die gewünschte vergrabene Struktur aufgebracht werden.
  • Nach herkömmlichen Verfahren werden die Kontakt- und Maskenschicht zuerst ganzflächig auf dem Halbleitermaterial aufgebracht, bevor die Maskenschicht strukturiert wird. Dies bedeutet, dass bereits beim Strukturieren der Maskenschicht die vergrabene Struktur, auf die der Kontakt mittig justiert werden soll, nicht mehr zu sehen ist. Daher entstehen Probleme, den Kontakt möglichst genau oberhalb der vorbestimmten Struktur zu justieren, ohne dass der Kontakt andere benachbarte Strukturen, die für die Strahlungserzeugung bestimmt sind, auch bedeckt und dadurch die Lichtausbeute des fertigen Bauelements verringert.
  • Da nach dem erfindungsgemäßen Verfahren zunächst die Maskenschicht auf dem Halbleitermaterial bzw. auf einer transparenten auf der Halbleiterschicht befindlichen Vergütungsschicht aufgebracht und strukturiert wird, kann vor dem Aufbringen des Kontakts im Voraus sichergestellt werden, dass das Fenster in der Maskenschicht weitestgehend exakt justiert zu der gewünschten vergrabenen Struktur ausgebildet wird. Das heißt, dass es möglich ist, das Fenster und Halbleitermaterial bis zur vergrabenen Struktur mit je nach Halbleitermaterial sichtbarem bzw. IR Licht zu durchstrahlen, um die Stelle des Fensters zu überprüfen. Beim herkömmlichen Verfahren ist eine solche Kontrolle nur möglich, nachdem der Kontakt schon fertig ausgebildet ist.
  • In einer bevorzugten Ausführungsform wird eine Sperrschicht vor dem Verfahrensschritt (d) auf die Kontaktmetallschicht vorzugsweise mittels Sputterns aufgebracht. Die Sperrschicht kann auch durch ein anderes ungerichtetes Abscheideverfahren aufgebracht werden. Die Sperrschicht dient zur hermetischen Überformung des Kontaktmetalls, falls das Kontaktmetall mit dem Anschlußmetall zur Bildung von schädlichen Fehlern reagieren kann.
  • In einer weiteren Ausführungsform wird vor dem Verfahrensschritt (a) eine Vergütungsschicht auf das Halbleitermaterial aufgebracht. Gemäß Verfahrensschritt (a) wird die Maskenschicht dann auf die Vergütungsschicht aufgebracht und ein Fenster zur Vergütungsschicht in der Maskenschicht ausgebildet. Die im Fenster liegenden Bereiche der Vergütungsschicht werden dann entfernt. Die Kontaktmetallschicht, die Anschlußschicht und gegebenenfalls eine Sperrschicht werden anschließend im Fenster auf das Halbleitermaterial aufgebracht.
  • In einer besonders bevorzugten Ausführungsform wird das Fenster in der Maskenschicht so ausgebildet, so dass die das Fenster begrenzenden Flanken der Maskenschicht einen Winkel von weniger als 75° mit der vom Halbleitermaterial abgewandten Oberfläche der Maskenschicht einschließen. Insbesondere ist einen Winkel von etwa 45-70° zu bevorzugen.
  • In einer weiteren Ausführungsform wird nach Verfahrensschritt (e) der Halbleiterchip aufgeheizt, so dass ohmscher Kontakt zwischen dem Halbleitermaterial und des Kontaktes erzeugt wird. Vorzugsweise wird der Halbleiterchip auf Temperaturen zwischen 250° und 550°C aufgeheizt.
  • Das erfindungsgemäße Verfahren läßt sich nicht nur vorteilhaft für die Herstellung von Kontaktbeschichtungen auf Halbleitermaterialien einsetzen, sondern ist auch überall dort anwendbar, wo Mehrschichtkontaktbeschichtungen, die einander überformende Schichten aufweisen, notwendig oder vorteilhaft sind.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere zur Herstellung von lichtemittierenden Halbleiterchips wie sie in der WO 02/13281 A1 beschrieben sind, die hiermit insoweit durch Rückbezug einbezogen wird.
    •
  • Weitere Merkmale und Vorteile ergeben sich aus der nachfolgenden Beschreibung von drei Ausführungsbeispielen in Verbindung mit den 1 bis 3.
  • Es zeigen
  • 1a bis 1e eine schematische Darstellung eines Ablaufs eines ersten Ausführungsbeispiels eines erfindungsgemäßen Herstellungsverfahrens,
  • 2a bis 2f eine schematische Darstellung eines Ablaufs eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Herstellungsverfahrens und
  • 3 eine schematische Schnittansicht eines Leuchtdiodenchips mit nach einem erfindungsgemäßen Verfahren hergestellten Kontaktmetallisierungen.
  • Bei dem Verfahren gemäß den 1a bis 1e wird eine temperbare Mehrschichtkontaktbeschichtung beispielsweise für ein optoelektronisches Bauelement hergestellt. Das erfindungsgemäße Verfahren beschränkt sich aber nicht auf die Herstellung von derartigen Kontakten für optoelektronische Bauelemente, sondern kann für die Herstellung von Kontakten in anderen Bereichen der Halbleitertechnik sowie in Bereichen der Speichertechnik auch angewendet werden.
  • In 1a wird ein Substrat 1, auf dem sich eine Halbleiterschicht 2 befindet, bereitgestellt. Die Halbleiterschicht 2 weist bevorzugt eine Mehrzahl von unterschiedlichen Halbleiterschichten auf und ist beispielsweise eine zur Erzeugung von elektromagnetischer Strahlung geeignete Schichtenfolge, die beispielsweise Halbleitermaterial aus dem System InxGayAl1- x-yP mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 oder auch aus einem anderen III-V-Verbindungshalbleiter-Materialsystem enthält. Solche Schichtenfolgen beispielsweise mit einer Doppelheterostruktur (DH-Struktur), Einfachquantentopfstruktur (SQW-Struktur) oder Mehrfachquantentopfstruktur (MQW-Struktur) sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert.
  • Eine Maskenschicht 3 wird auf der Halbleiterschicht 2 aufgebracht. Beispielsweise besteht die Maskenschicht 3 aus einem Negativ-Photolack, wird zum Beispiel mittels Aufschleudern aufgebracht und ist beispielsweise 3 bis 4 μm dick. Mittels geeigneter Belichtung, Entwicklung und Ätzung der Maskenschicht 3 wird ein Fenster 31 zur Halbleiterschicht 2 mit einem starken Unterschnitt erzeugt. Da die Bedingungen zur Erzeugung eines solchen Fensters dem Fachmann bekannt sind, wird an dieser Stelle dazu nicht näher eingegangen. Bereits geringe Belichtungszeiten genügen, um die Fenster definierende Flanken der Maskenschicht 3 mit einem starken Unterschnitt zu erzeugen. Vorzugsweise schließen die Flanken mit der Oberfläche der Halbleiterschicht 2 einen Winkel zwischen 45° und 70° ein (siehe 1b).
  • Nachfolgend wird eine Kontaktmetallschicht 4 beispielsweise durch Aufdampfen auf eine freie Oberfläche der Halbleiterschicht im Fenster 31 und auf die Maskenschicht 3 aufgebracht (siehe 1c). Diese gerichtete Abscheidung der Kontaktmetallschicht 4 im Fenster 31 erfolgt im Wesentlichen nur auf den in Aufdampfrichtung nicht von der Maskenschicht 3 abgeschatteten Bereich der Oberfläche der Halbleiterschicht 2. Alternativ kann ein anderes bekanntes gerichtetes Abscheideverfahren zum Aufbringen der Kontaktmetallschicht 4 verwendet werden. Wichtig ist dahingehend, dass das Verfahren zum Aufbringen der Kontaktmetallschicht 4 gerichtet ist, so dass die unter dem Unterschnitt des Fensters 31 liegende Bereiche des Halbleitermaterials 2 für das Abscheideverfahren abgeschattet sind und somit nicht vom Kontaktmetall bedeckt werden.
  • Bei dem oben genannten auf GaP basierendem Halbleitermaterialsystem weist das Kontaktmetall beispielsweise eine Au:Zn-Legierung auf. Eine solche Kontaktmetallschicht 4 auf der p-dotierten Seite des GaP ist beispielsweise 200 nm dick.
  • Nachfolgend wird eine Sperrschicht 5 auf die Kontaktmetallschicht 4 aufgebracht. Die Sperrschicht 5 dient beispielsweise dazu, dass das Kontaktmetall und ein Anschlußmetall einer der Kontaktmetallschicht 4 von der Halbleiterschicht 2 aus gesehen nachgeordneten Anschlußschicht 6 voneinander getrennt sind, sofern das Kontaktmetall und das Anschlußmetall miteinander reagieren und eine solche Reaktion unerwünscht ist. Unerwünscht ist beispielsweise die Bildung von schädlichen intermetallischen Phasen wie etwa Purpurpest. Wenn das Kontaktmetall und das Anschlußmetall nicht miteinander reagieren (z.B. eine Kontaktmetallschicht 4 aus einer Au:Zn-Legierung und eine Anschlußschicht 6 aus Titan/Platin/Gold), kann auf eine Sperrschicht 5 verzichtet werden.
  • Außerdem kann eine Sperrschicht 5 vorteilhafterweise die Diffusion von Dotanden verringern bzw. verhindern. Beispielsweise wird beim Tempern eines Schichtstapels aus Au:Zn/Ti/Pt/Au eine Härtung der Au-Anschlußschicht 6 durch Eindiffusion von Zn in die Au-Anschlußschicht 6 bewirkt, was ein nachfolgendes Drahtbonden behindern kann.
  • Die Sperrschicht 5 wird beispielsweise mittels Sputterns auf die freie Oberfläche der im Fenster 31 liegenden Kontaktmetallschicht 4, auf einen Teil der noch freien Oberfläche der Halbleiterschicht 2 im Fenster 31 und auf die auf der Maskenschicht 3 liegenden Kontaktmetallschicht 4 (siehe 1d).
  • An Stelle des vorzugsweise eingesetzten Sputterns kann zur Abscheidung der Sperrschicht 5 auch ein anderes dem Fachmann als geeignet erscheinendes ungerichtetes, überformendes Abscheideverfahren verwendet werden.
  • Aufgrund des ungerichteten, überformenden Abscheidens wird die im Fenster 31 liegende Kontaktmetallschicht 4 vollständig von dem Sperrschichtmaterial überformt und hermetisch abgedichtet. Dabei wird die unter dem Unterschnitt des Fensters 31 liegende Oberfläche der Halbleiterschicht 2 zum Teil auch von dem Sperrschichtmaterial bedeckt. Aufgrund ihres starken Unterschnitts werden die Flanken der Maskenschicht 3 nicht oder nur unwesentlich mit Sperrschichtmaterial bedeckt. Die Sperrschicht 5 besteht beispielsweise aus TiW:N und ist beispielsweise einige Hundert Nanometer dick.
  • Auf die Sperrschicht 5 oder, wenn diese nicht notwendig ist, auf die Kontaktmetallschicht 4 wird nachfolgend mittels Sputterns, Aufdampfens oder eines anderen bekannten Abscheideverfahrens eine Anschlußschicht 6 aufgebracht (1d). Vorzugsweise wird die Anschlußschicht 6, wie die Sperrschicht 5, mittels Sputterns aufgebracht. Auf diese Weise kann das Abscheiden der Anschlußschicht 6 in der gleichen Anlage wie das Abscheiden der Sperrschicht 5 stattfinden. Ansonsten muß die Anlage gewechselt werden, was einen zusätzlichen Zeitaufwand und damit zusätzliche Kosten hervorruft.
  • Mittels Sputterns der Anschlußschicht 6. wird die Sperrschicht 5 vollständig bedeckt, ebenso wie die über der Maskenschicht 3 liegende Sperrschicht 5 (siehe 1d).
  • Da es meist nicht nötig ist, dass die im Fenster 31 liegende Sperrschicht 5 vollständig von dem Anschlußmaterial bedeckt wird, kann bei diesem Verfahrensschritt auch ein gerichtetes und damit nicht überformendes Abscheideverfahren verwendet werden.
  • Da der Winkel, den die Flanken der Maskenschicht 3 mit der vom Halbleitermaterial 2 abgewandten Oberfläche der Maskenschicht 3 einschließen, zwischen 45° und 70° ist, werden diese Flanken weder durch ein gerichtetes noch durch ein ungerichtetes, überformendes Abscheideverfahren in Wesentlichem Maße bedeckt. Durch diese unverdeckten Flanken der Maskenschicht 3 kann die Maskenschicht 3 samt den darauf abgeschiedenen liegenden Kontaktmetallschicht 4, Sperrschicht 5 und Anschlußschicht 6 entfernt werden. Eine solche Technik ist dem Fachmann auf dem vorliegenden Gebiet bekannt und wird von daher an dieser Stelle nicht näher erläutert (siehe beispielsweise "Modern GaAs Processing Techniqes" Ralph Williams, 1990 Artech House Inc. auf Seite 116).
  • Nach dem Entfernen der Maskenschicht 3 und der darauf liegenden Schichten kann das Bauelement getempert werden, um ohmschen Kontakt zwischen dem Halbleitermaterial 2 und der Kontaktmetallschicht 4 zu erzeugen. Beispielsweise wird ein Kontakt aus einer Au:Zn-Legierung dazu auf eine Temperatur zwischen 500° und 550°C aufgeheizt.
  • Im zweiten Ausführungsbeispiel gemäß den 2a bis 2f wird ein temperbarer Kontakt auf einer Halbleiterschicht 2, wie sie beispielsweise in Verbindung mit dem Ausführungsbeispiel gemäß den 1a bis 1e beschrieben ist, mit einer Vergütungsschicht 7 hergestellt. Eine Vergütungsschicht 7 wird beispielsweise verwendet, um die Lichtauskopplung bzw. -einkopplung in die Halbleiterschicht 2 zu verbessern.
  • Es wird ein Substrat 1 mit der Halbleiterschicht 2 und einer darauf aufgebrachten Vergütungsschicht 7 bereitgestellt, auf die eine Maskenschicht 3 aufgebracht wird (2a).
  • Die Vergütungsschicht 7 besteht beispielsweise aus einem auf SiNx basierendem Material, deren Dicke auf der Emissionswellenlänge des Halbleitermaterials und dem Brechungsindex der SiNx-Schicht eingestellt ist. Diese auf SiNx basierende Vergütungsschicht 7 kann durch ein PECVD-Verfahren (physical enhanced chemical vapour deposition process) auf die Halbleiterschicht 2 aufgebracht werden.
  • In der Maskenschicht 3 wird mittels entsprechender Belichtung, Entwicklung und Ätzung ein Fenster 31 zur Vergütungsschicht 7 so gebildet, dass die das Fenster definierenden Flanken der Maskenschicht 3 wie beim oben erläuterten Ausführungsbespiel stark unterschnitten sind (2b).
  • Der durch das Fenster 31 freigelegte Bereich der Vergütungsschicht 7 wird dann entfernt, um das Halbleitermaterial im Fenster freizulegen. Beispielsweise wird die SiNx basierende Vergütungsschicht 7 durch das Fenster hindurch mit einem Plasma geätzt (siehe 2c).
  • Mit den gleichen Verfahrensschritten wie beim oben bereits beschriebenen ersten Ausführungsbeispiel, wird im Fenster 31 auf die freie Oberfläche der Halbleiterfläche 2 eine Kontaktmetallschicht 4 durch ein gerichtetes Abscheideverfahren aufgebracht (siehe 2d). Nachfolgend wird gegebenenfalls eine Sperrschicht 5 durch ein ungerichtetes, überformendes Abscheideverfahren und danach eine Anschlußschicht 6 vorzugsweise mittels des gleichen Abscheideverfahrens wie das für die Sperrschicht 5 eingesetzte aufgebracht (siehe 2e).
  • Die Sperrschicht 5 kann analog zum Ausführungsbeispiel gemäß den 1a bis 1e weggelassen werden.
  • Nach dem Abheben der Maskenschicht 3 samt darauf befindlicher Kontaktmetallschicht 4, Anschlußschicht 6 und gegebenenfalls Sperrschicht 5 (siehe 2f) kann die übriggebliebene Kontaktmetallschicht 4 aufgeheizt werden, um ohmschen Kontakt zwischen dem Halbleitermaterial 2 und der Kontaktmetallschicht 4 zu erzeugen.
  • Eine beispielhafte Verwendung einer nach dem zweiten Ausführungsbeispiel hergestellten temperbaren Kontaktbeschichtung 456 in einem strahlungsemittierenden Halbleiterchip 100 ist in 3 gezeigt. Hier ist eine Vergütungsschicht 7 auf einem mit im Querschnitt trapezförmigen Gräben 8 strukturierten Halbleiterschicht 2 angeordnet, die beispielsweise auf InxGayAl1- x-yP mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 basiert . Durch diese Gräben 8 werden vergrabene Strukturen im Halbleitermaterial 2 gebildet. Über eine dieser vergrabenen Strukturen wird die Kontaktbeschichtung 456, die beispielsweise eine Kontakt- 4, Sperr- 5 und Anschlußschicht 6 umfasst, nach dem zweiten Ausführungsbeispiel justiert aufgebracht. Die für die Kontaktbeschichtung 456 bestimmte vergrabene Struktur ist typischerweise größer als die benachbarten, für die Strahlungserzeugung bestimmten vergrabenen Strukturen. In 3 sind alle vergrabene Strukturen beispielsweise gleich groß dargestellt. Die Halbleiterschicht 2 weist einen strahlungserzeugenden Bereich 10 auf.
  • Der Kontakt 456 ist entsprechend der schematischen Darstellung von 2f in einem Fenster der Vergütungsschicht 7, das weitestgehend exakt justiert zu der vergrabenen Struktur angeordnet ist. Auf den durch die Gräben 8 erzeugten Mesen der Halbleiterschicht 2 ist eine dielektrische Schicht 13 und eine nachfolgende Metallisierungsschicht 9 angeordnet, mit der wiederum ein Trägersubstrat 11 verbunden ist, derart, dass die Gräben 8 im Chip hohle oder gefüllte Aussparungen der Halbleiterschicht 2 ausbilden. Die im Chip 100 erzeugte Strahlung wird von der vom Trägersubstrat 11 abgewandten Seite der Halbleiterschicht 2 abgestrahlt, was in der Figur durch Pfeile 14 angedeutet ist. Zweite elektrische Kontakte 12 sind an der zum Trägersubstrat 11 hin gewandten Oberfläche der Halbleiterschicht 2 in mehreren Lücken der dielektrischen Schicht 13 gebildet, um die Halbleiterschicht 2 vertikal mit Strom zu versorgen.
  • Die Beschreibung der Erfindung an Hand der Ausführungsbeispiele ist selbstverständlich nicht als Beschränkung der Erfindung auf diese zu verstehen. Vielmehr eignet sich die Erfindung auch zur Anwendung bei auf Nitrid-III-V-Verbindungshalbleitermaterial wie GaN, InGaN, AlGaN und/oder InGaAlN basierten strahlungsemittierenden und/oder -detektierenden Halbleiterchips ebenso wie überall dort, wo temperbare Mehrschichtkontaktbeschichtungen nützlich sind.

Claims (14)

  1. Verfahren zur Herstellung einer temperbaren Mehrschichtkontaktbeschichtung (4) auf einem Halbleitermaterial (2), mit den folgenden Verfahrensschritten: (a) Aufbringen einer Maskenschicht (3) auf das Halbleitermaterial (2); (b) Ausbilden eines Fensters (31) in der Maskenschicht (3), wobei die das Fenster (31) begrenzenden Flächen der Maskenschicht (3) einen spitzen Winkel mit der zu beschichtenden Oberfläche des Halbleitermaterials (2) einschließen, derart dass das Fenster (31) auf seiner zum Halbleitermaterial (2) hin gewandten Seite einen größeren Querschnitt aufweist als auf seiner vom Halbleitermaterial (2) abgewandten Seite; (c) Aufbringen einer Kontaktmetallschicht (4) auf das Halbleitermaterial (2) im Fenster (31); (d) Aufbringen einer Anschlußschicht (6) und/oder einer Sperrschicht (5) auf oder über der Kontaktmetallschicht (4); (e) Abheben der auf der Maskenschicht (3) befindlichen Kontaktmetallschicht (4) und Anschlußschicht (6) mittels Entfernen der Maskenschicht (3); dadurch gekennzeichnet, dass im Verfahrensschritt (c) das Aufbringen der Kontaktmetallschicht (4) mittels eines gerichteten Abscheideverfahrens erfolgt; und in Verfahrensschritt (d) das Aufbringen der Anschlussschicht (6) und/oder der Sperrschicht (5) mittels eines ungerichteten, überformenden Beschichtungsverfahrens erfolgt.
  2. Verfahren nach Anspruch 1, bei dem die Kontaktmetallschicht (4) mittels Aufdampfen hergestellt wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Anschlußschicht (4) mittels Sputtern hergestellt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem vor dem Verfahrensschritt (d) auf die Kontaktmetallschicht (4) mittels Sputterns oder eines anderen bekannten ungerichteten, überformenden Abscheideverfahrens eine Sperrschicht (5) aufgebracht wird.
  5. Verfahren nach Anspruch 4, bei dem die Sperrschicht (5) so aufgebracht wird, dass die sämtlichen freien Oberflächen der Kontaktmetallschicht (4) im Wesentlichen vollständig bedeckt werden.
  6. Verfahren nach einem der vorherigen Ansprüche, bei dem die Anschlußschicht (6) im Verfahrensschritt (d) so aufgebracht wird, dass sämtliche freie Oberflächen der Kontaktmetallschicht (4) oder gegebenenfalls der Sperrschicht (5) im Wesentlichen vollständig bedeckt werden.
  7. Verfahren nach einem der vorherigen Ansprüche, bei dem: – vor dem Verfahrensschritt (a) eine Vergütungsschicht (7) auf das Halbleitermaterial (2) aufgebracht wird, – die Maskenschicht (3) gemäß Verfahrensschritt (a) auf die Vergütungsschicht (7) aufgebracht wird und – nach dem Verfahrensschritt (b) die im Fenster (31) liegenden Bereiche der Vergütungsschicht (7) entfernt werden.
  8. Verfahren nach Anspruch 7, bei dem die zu entfernenden Bereiche der Vergütungs schicht (7) durch Trocken-Ätzen oder nasschemisches Ätzen entfernt werden.
  9. Verfahren nach einem der vorherigen Ansprüche, bei dem die das Fenster (31) begrenzenden Flächen der Maskenschicht (3) mit der zu beschichtenden Oberfläche des Halbleitermaterials (2) einen Winkel von 75° oder weniger einschließen.
  10. Verfahren nach Anspruch 9, bei dem der Winkel zwischen 45° und 70° ist, wobei die Grenzen eingeschlossen sind.
  11. Verfahren nach einem der vorherigen Ansprüche, bei dem nach Verfahrensschritt (e) der Kontakt (4) und das Halbleitermaterial (2) derart aufgeheizt werden, dass zwischen ihnen ein ohmscher Kontakt erzeugt wird.
  12. Verfahren nach Anspruch 11, bei dem auf eine Temperatur zwischen 250°C und 550°C aufgeheizt wird.
  13. Verfahren nach einem der vorherigen Ansprüche, bei dem eine Mehrzahl von temperbaren Mehrschichtkontaktbeschichtungen gleichzeitig hergestellt wird.
  14. Verfahren nach einem der vorherigen Ansprüche, bei dem die temperbare Mehrschichtkontaktbeschichtung (4), eine temperbare Mehrschichtkontaktmetallisierung ist.
DE2002161364 2002-12-30 2002-12-30 Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung Expired - Lifetime DE10261364B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002161364 DE10261364B4 (de) 2002-12-30 2002-12-30 Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002161364 DE10261364B4 (de) 2002-12-30 2002-12-30 Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung

Publications (2)

Publication Number Publication Date
DE10261364A1 DE10261364A1 (de) 2004-08-19
DE10261364B4 true DE10261364B4 (de) 2004-12-16

Family

ID=32730544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002161364 Expired - Lifetime DE10261364B4 (de) 2002-12-30 2002-12-30 Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung

Country Status (1)

Country Link
DE (1) DE10261364B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029829A1 (de) * 2007-06-28 2009-01-02 Infineon Technologies Austria Ag Halbleiterbauelement mit einem ohmschen Kontakt
DE102013104953A1 (de) * 2013-05-14 2014-12-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659175A (zh) * 2013-11-15 2015-05-27 晶元光电股份有限公司 光电元件及其制造方法
DE102013113191A1 (de) * 2013-11-28 2015-05-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung optoelektronischer Bauelemente für die Kapselung von Schichten
CN107221584A (zh) * 2017-05-31 2017-09-29 山东浪潮华光光电子股份有限公司 一种电极无损伤且易焊线的GaAs基LED芯片的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191055A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 化合物半導体装置およびその製造方法
DE4405716C2 (de) * 1994-02-23 1996-10-31 Telefunken Microelectron Verfahren zur Herstellung von ohmschen Kontakten für Verbindungshalbleiter
DE69120981T2 (de) * 1990-02-09 1997-02-06 Philips Electronics Nv Verfahren zur Herstellung einer integrierten Halbleitervorrichtung beinhaltend die Ausbildung einer ersten Kontaktelektrode, welche gekapselt und mit Distanzstück versehen ist und einer zweiten Kontaktelektrode, die automatisch zur ersten justiert ist
JPH09213999A (ja) * 1996-02-06 1997-08-15 Oki Electric Ind Co Ltd 発光ダイオードアレイの個別電極の構造及びその製造方法
WO2002013281A1 (de) * 2000-08-08 2002-02-14 Osram Opto Semiconductors Gmbh Lichtemittierender halbleiterchip und verfahren zu dessen herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69120981T2 (de) * 1990-02-09 1997-02-06 Philips Electronics Nv Verfahren zur Herstellung einer integrierten Halbleitervorrichtung beinhaltend die Ausbildung einer ersten Kontaktelektrode, welche gekapselt und mit Distanzstück versehen ist und einer zweiten Kontaktelektrode, die automatisch zur ersten justiert ist
DE4405716C2 (de) * 1994-02-23 1996-10-31 Telefunken Microelectron Verfahren zur Herstellung von ohmschen Kontakten für Verbindungshalbleiter
JPH08191055A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 化合物半導体装置およびその製造方法
JPH09213999A (ja) * 1996-02-06 1997-08-15 Oki Electric Ind Co Ltd 発光ダイオードアレイの個別電極の構造及びその製造方法
WO2002013281A1 (de) * 2000-08-08 2002-02-14 Osram Opto Semiconductors Gmbh Lichtemittierender halbleiterchip und verfahren zu dessen herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ohmic Contacts to semiconductor devices using barrier layers of Aluminium and Titanium, in: IBM Technical disclosure Bulletin, 1985, Vol. 28, No. 4, S. 14-17 - 14-18 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029829A1 (de) * 2007-06-28 2009-01-02 Infineon Technologies Austria Ag Halbleiterbauelement mit einem ohmschen Kontakt
DE102013104953A1 (de) * 2013-05-14 2014-12-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013104953B4 (de) 2013-05-14 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
DE10261364A1 (de) 2004-08-19

Similar Documents

Publication Publication Date Title
DE102008050538B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102014101896A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102015118041A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2023237531A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
EP3259783B1 (de) Verfahren zur herstellung eines halbleiterkörpers
DE10261364B4 (de) Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2016174238A1 (de) Anordnung mit einem substrat und einem halbleiterlaser
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102015102378B4 (de) Verfahren zur Herstellung eines Halbleiterkörpers
WO2021023473A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE10245632B4 (de) Elektromagnetische Strahlung emittierendes Bauelement und Verfahren zu dessen Herstellung
DE102022119750A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2023241993A1 (de) Vcsel zum emittieren von laserlicht
DE102014202424A1 (de) Optoelektronisches Bauelement mit einer reflektierenden Schichtenfolge und Verfahren zum Erzeugen einer reflektierenden Schichtenfolge
DE102018122492A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2023025453A1 (de) Schichtenstapel für einen halbleiterchip, halbleiterchip und verfahren zur herstellung eines schichtenstapels für einen halbleiterchip
WO2020025534A1 (de) Verfahren zur herstellung eines bauteils und optoelektronisches bauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right