WO2023025453A1 - Schichtenstapel für einen halbleiterchip, halbleiterchip und verfahren zur herstellung eines schichtenstapels für einen halbleiterchip - Google Patents

Schichtenstapel für einen halbleiterchip, halbleiterchip und verfahren zur herstellung eines schichtenstapels für einen halbleiterchip Download PDF

Info

Publication number
WO2023025453A1
WO2023025453A1 PCT/EP2022/069441 EP2022069441W WO2023025453A1 WO 2023025453 A1 WO2023025453 A1 WO 2023025453A1 EP 2022069441 W EP2022069441 W EP 2022069441W WO 2023025453 A1 WO2023025453 A1 WO 2023025453A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
region
stack
cover
layer stack
Prior art date
Application number
PCT/EP2022/069441
Other languages
English (en)
French (fr)
Inventor
Björn Grootoonk
Tobias Meyer
Anna Kasprzak-Zablocka
Rainer Hartmann
Isabel OTTO
Dominik Scholz
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2023025453A1 publication Critical patent/WO2023025453A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Definitions

  • a layer stack for a semiconductor chip, a semiconductor chip and a method for producing a layer stack for a semiconductor chip are specified.
  • a semiconductor chip typically requires a mirror over the active area.
  • a mirror coating of side edges and a seed layer for a layer to be applied thereto by means of electroplating may be required.
  • These components usually cannot be produced in the same lithography step, so that several lithography steps have to be carried out one after the other. This increases the duration of the production process, which also increases the costs and increases the risk of incorrect processing.
  • One problem to be solved is to specify a layer stack for a semiconductor chip which can be produced efficiently.
  • One problem to be solved is to specify a semiconductor chip which can be produced efficiently.
  • a further problem to be solved is to specify an efficient method for producing a layer stack for a semiconductor chip.
  • the layer stack comprises a semiconductor layer having a first region, a second region and an active region between the first region and the second area .
  • the stack of layers has a stacking direction.
  • the second region is stacked above the first region.
  • the active area is arranged in the stacking direction between the first area and the second area.
  • the first area and the second area can each be a layer.
  • the active region can be designed to emit and/or detect electromagnetic radiation during operation of a semiconductor chip that has the layer stack.
  • the active region can have at least a quantum well structure.
  • the first area and the second area can be arranged on a carrier.
  • the carrier can be a growth substrate onto which the semiconductor layers of the layer stack are deposited epitaxially.
  • the substrate may include sapphire.
  • the carrier can be another mechanically load-bearing component of the layer stack or of the semiconductor chip. In this case, the growth substrate can be thinned or removed.
  • the layer stack comprises at least one intermediate layer which covers the semiconductor layer in places.
  • the intermediate layer is arranged above the semiconductor layer in the stacking direction. This means that the intermediate layer is arranged on the side of the semiconductor layer which is remote from the carrier.
  • the intermediate layer can be in direct contact with the semiconductor layer.
  • One or more areas of the semiconductor layer can be free of be the intermediate layer . This means that the semiconductor layer is not completely covered by the intermediate layer.
  • the intermediate layer can have several layers.
  • the intermediate layer can have an electrically insulating material.
  • the layer stack comprises a side edge of the semiconductor layer, the side edge extending transversely or perpendicularly to a main extension plane of the layer stack.
  • the side edge is arranged on at least one side of the semiconductor layer.
  • the first region is doped with a first dopant and the second region is doped with a second dopant.
  • the first region can be n-conductive and the second region p-conductive or the first region is p-conductive and the second region is n-conductive.
  • the semiconductor layer may be formed with a semiconductor material, such as an II-V compound semiconductor material.
  • the semiconductor layer can have GaN.
  • the first region has a contact region.
  • the contact area can be an area on one side of the semiconductor layer.
  • the surface that forms the contact area can be arranged on a side of the first area that faces away from the carrier.
  • the contact area can extend over part of the area within which the first area extends. In this case, this surface runs parallel to the main extension plane of the stack of layers.
  • the contact area can be in a recess be arranged in the semiconductor layer. This can mean that the semiconductor layer around the contact area extends further along the stacking direction than in the area of the contact area.
  • the first area can be electrically contacted via the contact area.
  • the intermediate layer has a recess above the contact region that extends in a stacking direction, with the stacking direction running perpendicular to the main plane of extension of the stack of layers. This can mean that the contact area is free of the interlayer. Thus, the intermediate layer does not cover the contact area.
  • the recess in the intermediate layer above the contact area extends through the entire intermediate layer in the stacking direction.
  • the layer stack has a cover layer which has at least one metal, the cover layer covering the contact area, the side edge, the intermediate layer and side walls in the recess of the intermediate layer at least in places.
  • the cover layer covers the contact area at least in places, covers the side edge at least in places, covers the intermediate layer at least in places and covers the side walls in the recess of the intermediate layer at least in places.
  • the cover layer can be a layer which has two or three layers or which consists of two or three layers. Overall, the cover layer has at least one layer.
  • the cover layer can have more than three layers or a multiplicity of layers. It is possible that the cover layer completely covers the contact area. Furthermore, the cover layer can completely cover the side edge.
  • the top layer can completely cover the intermediate layer. Furthermore, the cover layer can completely cover the side walls in the recess of the intermediate layer.
  • the side walls in the recess of the intermediate layer extend transversely or perpendicularly to the main plane of extension of the layer stack.
  • the side walls in the recess of the intermediate layer are formed by the intermediate layer.
  • the top layer advantageously fulfills a number of functions, so that only the top layer and not a number of different layers are required to fulfill these functions.
  • the cover layer is designed to reflect at least part of the electromagnetic radiation impinging on it. In this way, electromagnetic radiation that is generated in the active area can be reflected by the cover layer. This prevents or at least reduces the emergence and absorption of the generated electromagnetic radiation on the side of the layer stack on which the cover layer is arranged. Thus, the brightness of a semiconductor chip in which the layer stack is used can be increased.
  • Reflectivity of the cover layer is achieved in that the cover layer has at least one metal.
  • the cover layer covers different areas, namely at least in places the contact area, the side edge, the intermediate layer and the side walls in the recess of the intermediate layer. Only one layer is therefore required for these areas in order to achieve the required reflectivity. Therefore, for example, different masks or different Photolithographic steps are avoided and instead the top layer can be produced efficiently in one photolithographic step.
  • the cover layer also serves to produce an electrical contact to the first area in the contact area.
  • the cover layer is arranged on the contact area.
  • the cover layer is suitable for producing an electrical contact, since it has at least one metal and is therefore electrically conductive at least in places.
  • the cover layer can serve as a seed layer for a galvanic process.
  • the cover layer can be designed so that a layer is electrodeposited on it. This is achieved in that the cover layer has at least one metal.
  • the top layer can also have the function of promoting adhesion to the layer of the stack of layers adjoining the top layer.
  • the top layer can be done in just one photolithography step getting produced .
  • the cover layer and thus the layer stack can thus be produced efficiently.
  • the layer stack comprises a semiconductor layer with a first region, a second region and an active region between the first region and the second region, at least one intermediate layer that covers the semiconductor layer in places, and one Side edge of the semiconductor layer, the side edge extending transversely or perpendicularly to a main extension plane of the layer stack, the first region being doped with a first dopant and the second region being doped with a second dopant, the first region having a contact region, the intermediate layer has a recess extending in a stacking direction above the contact region, the stacking direction running perpendicular to the main extension plane of the layer stack, and the layer stack having a cover layer which has at least one metal, the De Backing layer covers the contact area, the side edge, the intermediate layer and side walls in the recess of the intermediate layer at least in places.
  • the cover layer has at least one of the following metals: chromium, platinum, gold. Because the cover layer has at least one of the metals chromium, platinum or gold, at least some of the functions of the cover layer mentioned can be achieved. Thus, only one layer, namely the cover layer, is required to achieve different functions. Therefore, the stack of layers can be manufactured efficiently.
  • the cover layer has at least one of the following materials: chromium, platinum, gold, titanium, indium tin oxide, zinc oxide, aluminum, rhodium, copper, nickel or silver. Because the cover layer has at least one of these materials, at least some of the functions of the cover layer mentioned can be achieved. Thus, only one layer, namely the cover layer, is required to achieve different functions. Therefore, the stack of layers can be manufactured efficiently.
  • the cover layer extends over at least 70% of the area of the layer stack in its main plane of extent. This means that the cover layer covers at least 70% of the area of the stack of layers in its main plane of extent.
  • the cover layer preferably extends over at least 80% of the area of the layer stack in its main plane of extent.
  • the cover layer particularly preferably extends over at least 90% of the area of the stack of layers in its main plane of extent.
  • the cover layer thus fulfills its various functions over a large part of the area of the stack of layers. This is advantageous in order to achieve high reflectivity and to enable a subsequent layer to be applied in a galvanic process.
  • the second area has a further contact area which is free of the cover layer.
  • the further contact area can be an area on one side of the semiconductor layer.
  • the area which the further Forming a contact area can be arranged on a side of the second area facing away from the carrier.
  • the further contact area can extend over part of the area within which the second area extends. In this case, this surface runs parallel to the main extension plane of the stack of layers.
  • the further contact region can be arranged on a side of the semiconductor layer which is remote from the carrier.
  • the second area can be electrically contacted via the further contact area.
  • the cover layer does not cover the further contact area. Thus, the cover layer is not electrically connected to the further contact area.
  • the cover layer can therefore be used for making electrical contact with the first region.
  • the second region has a further contact region and the cover layer covers the further contact region at least in places.
  • the further contact area is electrically insulated from the contact area. This can be done by removing part of the top layer after the top layer has been applied.
  • a layer of the layer stack arranged on the cover layer can also be formed by means of photolithography in such a way that the further contact area is electrically insulated from the contact area.
  • the first area can be electrically contacted via the first contact area and the second area can be electrically contacted via the further contact area.
  • At least one region of the cover layer facing away from the semiconductor layer is designed as a seed layer in one galvanic process to be used.
  • the cover layer can have gold at least in the area facing away from the semiconductor layer.
  • the fact that at least one region of the cover layer facing away from the semiconductor layer can be used as a seed layer in a galvanic process means that a layer can be applied to the cover layer on the side facing away from the semiconductor layer using a galvanic process.
  • the cover layer thus fulfills yet another function.
  • several functions can be fulfilled with only one layer, namely the cover layer.
  • the layer thickness of the top layer in the stacking direction is at least 50 nm and at most 1 ⁇ m.
  • Various functions of the cover layer can be made possible with this layer thickness range.
  • the cover layer has a first layer which has chromium.
  • the first layer can be arranged on that side of the cover layer which faces the semiconductor layer.
  • the first layer can be in direct contact with the contact area.
  • the first layer thus makes electrical contact with the contact region and thus with the first region. Since the first layer contains chromium, it is electrically conductive and can therefore be used for electrical contacting.
  • the first layer can serve to promote adhesion between the cover layer and the layer underneath. In this way, different functions can be fulfilled with just one layer.
  • the cover layer has a first layer which has titanium, indium tin oxide or zinc oxide.
  • the layer thickness of the first layer in the stacking direction is at most 30 nm.
  • the layer thickness of the first layer in the stacking direction is preferably at most 20 nm.
  • the layer thickness of the first layer in the stacking direction is particularly preferably at least 1 nm and at most 10 nm. These layer thickness ranges are sufficient to produce an electrical contact to the first area.
  • the cover layer has a second layer which has platinum.
  • the second layer can be arranged on the first layer.
  • the second layer is thus arranged on the side of the first layer which is remote from the semiconductor layer.
  • the second layer can be in direct contact with the first layer.
  • the second layer can be designed to reflect electromagnetic radiation.
  • the second layer is designed to at least partially reflect electromagnetic radiation generated by the active region.
  • the second layer can extend over the entire extent of the cover layer parallel to the main plane of extent of the stack of layers.
  • the second layer thus fulfills the function of a mirror.
  • the second layer can serve as a barrier for a subsequent layer or layers.
  • the cover layer has a second layer which has aluminum, silver or rhodium.
  • the layer thickness of the second layer in the direction of the stack is at most 500 nm.
  • the layer thickness of the second layer in the stacking direction is preferably at most 150 nm.
  • the layer thickness of the second layer in the stacking direction is particularly preferably at least 10 nm and at most 100 nm. These layer thickness ranges are sufficient to enable sufficient reflectivity of the cover layer.
  • the cover layer has a third layer which has gold.
  • the third layer can be arranged on the second layer.
  • the third layer is thus arranged on the side of the second layer which is remote from the semiconductor layer.
  • the third layer can be in direct contact with the second layer.
  • the third layer is designed to be used as a seed layer in a galvanic process. This is made possible by the fact that the third layer contains gold.
  • Various functions can thus advantageously be made possible with the cover layer.
  • the cover layer has a third layer which has copper, nickel or silver.
  • the layer thickness of the third layer is in Stacking direction at least 20 nm and at most 800 nm.
  • the layer thickness of the third layer in the stacking direction is preferably at least 50 nm and at most 500 nm.
  • the layer thickness of the third layer in the stacking direction is particularly preferably at least 100 nm and at most 300 nm. With these layer thicknesses it can be achieved that the third layer can be used as a seed layer in a galvanic process.
  • the first dopant is a p-dopant and the second dopant is an n-dopant or the first dopant is an n-dopant and the second dopant is a p-dopant f. That means the first area can be p-doped and the second area n-doped or the first area can be n-doped and the second area p-doped. A pn junction is thus created between the first area and the second area.
  • the active region can thus be designed to generate electromagnetic radiation.
  • a semiconductor chip with a layer stack described here is also specified. All features disclosed for the layer stack are also disclosed for the semiconductor chip.
  • the semiconductor chip comprises the layer stack and the active region is set up to generate electromagnetic radiation.
  • the semiconductor chip can thus be an optoelectronic semiconductor chip. Since the cover layer can be produced in just one photolithography step and fulfills various functions, the semiconductor chip can also be produced efficiently.
  • a method for producing a layer stack for a semiconductor chip is also specified. The stack of layers can preferably be produced using a method described here. In other words, all features disclosed for the layer stack are also disclosed for the method for producing a layer stack for a semiconductor chip and vice versa.
  • the method includes providing a semiconductor layer having a first region, a second region and an active region between the first region and the second region.
  • the semiconductor layer can be grown on a carrier.
  • the method includes the application of at least one intermediate layer that covers the semiconductor layer in places.
  • the intermediate layer can be applied using a mask.
  • the method includes the application of a cover layer by means of photolithography.
  • the cover layer is applied in a photolithography step. Thus, only one mask is required to apply the cover layer.
  • the first region is doped with a first dopant and the second region is doped with a second dopant.
  • the dopants can each be introduced into the first area and the second area.
  • the first area has a contact area.
  • the intermediate layer has a recess extending in a stacking direction above the contact region, the stacking direction running perpendicular to a main plane of extension of the layer stack.
  • the intermediate layer can be formed with the aid of a mask in such a way that it has a recess above the contact area. It is also possible for the intermediate layer to be removed over the contact area.
  • the cover layer has at least one metal and covers the contact area, a side edge of the semiconductor layer, the intermediate layer and side walls in the recess of the intermediate layer at least in places.
  • the cover layer can advantageously be applied in just one photolithographic step and simultaneously fulfill several functions. In this way, further lithography steps are avoided and also the associated possible processing errors.
  • material and time can advantageously be saved in the manufacture of the layer stack. Thus, the manufacturing cost can be reduced.
  • the complexity of the manufacturing process can be reduced, throughput times shortened and overall production capacity increased.
  • the method comprises the steps of providing a semiconductor layer with a first region, a second region and an active region between the first region and the second region, applying at least one intermediate layer that covers the semiconductor layer in places, and applying a cover layer by means of photolithography, wherein the first region is doped with a first dopant and the second region is doped with a second dopant, the first region has a contact region, the intermediate layer has a recess extending in a stacking direction over the contact region, wherein the stacking direction runs perpendicular to a main extension plane of the layer stack, and the cover layer has at least one metal and the contact area, a side edge of the semiconductor layer, the intermediate layer and side walls in the recess of the intermediate layer at least at least covered in places .
  • the cover layer has two or three layers and all layers of the cover layer are applied in the same photolithography step. This can mean that the layers of the cover layer are applied one after the other in a photolithography step.
  • the layers of the cover layer can have the same extent in an area which runs parallel to the main plane of extent of the stack of layers. The cover layer and thus the layer stack can thus be produced efficiently.
  • the layer stack is separated parallel to the side edge of the semiconductor layer.
  • the procedure can Production of a variety of number of layer stacks can be used. In this way, a large number of layer stacks arranged next to one another are produced simultaneously. The layer stacks are then separated parallel to the side edge of the semiconductor layer. A large number of layer stacks can thus advantageously be produced efficiently.
  • FIGS. 1, 2A and 2B An exemplary embodiment of a method for producing a stack of layers is described with FIGS. 1, 2A and 2B.
  • FIGS. 2A and 2B each show an exemplary embodiment of a layer stack.
  • FIG. 3 shows an exemplary embodiment of a semiconductor chip.
  • FIG. 1 shows a step in a method for producing a stack of layers 20 according to one exemplary embodiment.
  • a semiconductor layer 22 with a first region 23 , a second region 24 and an active region 25 between the first region 23 and the second region 24 .
  • the active area 25 is set up to generate electromagnetic radiation.
  • FIG. 1 shows a cross section through the semiconductor layer 22 .
  • the semiconductor layer 22 can be arranged or grown on a substrate 35 .
  • the second region 24 is arranged on the side of the semiconductor layer 22 which is remote from the substrate 35 .
  • the first region 23 is doped with a first dopant and the second region 24 is doped with a second dopant.
  • the first region 23 can be an n-doped region and the second region 24 can be a p-doped region.
  • a pn junction is thus located between the first region 23 and the second region 24 .
  • the first region 23 can be a p-doped region and the second region 24 to be an n-doped region.
  • the semiconductor layer 22 has a side edge 27 on at least one side.
  • an intermediate layer 26 is applied to the semiconductor layer 22 so that the semiconductor layer 22 is covered by the intermediate layer 26 in places.
  • the intermediate layer 26 does not completely cover the semiconductor layer 22 .
  • the intermediate layer 26 also covers the side edge 27 .
  • the first area 23 has a contact area 28 .
  • the contact area 28 is arranged on the side of the first area 23 facing away from the substrate 35 .
  • the contact area 28 is an area on an upper side 36 of the first area 23 .
  • the upper side 36 of the first area 23 is arranged on the side of the first area 23 facing away from the substrate 35 .
  • About the contact area 28 has the Intermediate layer 26 has a recess 29 extending in a stacking direction z.
  • the stacking direction z runs perpendicular to a main extension plane of the layer stack 20 .
  • the contact area 28 is free from the intermediate layer 26 .
  • the semiconductor layer 22 also has a recess 29 around the contact region 28 .
  • the recess 29 in the semiconductor layer 22 extends in the stacking direction z from the second region 24 to the first region 23 .
  • the first area 23 can be electrically contacted via the contact area 28 .
  • the side edge 27 runs parallel to the stacking direction z.
  • the second area 24 has a further contact area 31 .
  • the further contact area 31 is arranged on a side of the second area 24 facing away from the substrate 35 .
  • the intermediate layer 26 covers the further contact area 31 and is electrically conductive at least in places above the further contact area 31 .
  • the intermediate layer 26 can have a first metal region 37 above the contact region 31 .
  • the first metal region 37 includes a metal.
  • the intermediate layer 26 can have a second metal region 38 above the semiconductor layer 22 .
  • the second metal region 38 comprises a metal.
  • the second metal area 38 can serve as a mirror.
  • the second metal region 38 may be electrically isolated from the semiconductor layer 22 .
  • FIG. 2A shows a next step in the method for producing a layer stack 20 .
  • a cover layer 30 is applied by means of photolithography.
  • FIG. 2A thus shows a cross section through an exemplary embodiment of the layer stack 20 .
  • the cover layer 30 is applied to the intermediate layer 26 and the contact area 28 upset .
  • the cover layer 30 covers the contact area 28 , the side edge 27 , the intermediate layer 26 and side walls in the recess 29 of the intermediate layer 26 .
  • the side walls in the recess 29 of the intermediate layer 26 extend parallel to the stacking direction z.
  • the side walls in the recess 29 of the intermediate layer 26 are formed by the intermediate layer 26 .
  • the cover layer 30 thus completely covers the recess 29 in the intermediate layer 26 .
  • the further contact area 31 can be free of the cover layer 30 . It is thus possible that the cover layer 30 does not cover the further contact area 31 .
  • the cover layer 30 has at least one metal.
  • the cover layer 30 can be formed by one layer.
  • the layer stack 20 for a semiconductor chip 21 thus comprises the semiconductor layer 22 , the intermediate layer 26 and the cover layer 30 .
  • the cover layer 30 extends over at least 70% of the area of the layer stack 20 in its main plane of extent. This enables a layer to be applied over a large area to the layer stack 20 in a subsequent galvanic process. At least one area of the cover layer 30 facing away from the semiconductor layer 22 is designed to be used as a seed layer in a galvanic process.
  • FIG. 2B shows an alternative next step of the method for producing a layer stack 20 .
  • the cover layer 30 is applied by means of photolithography.
  • FIG. 2B thus shows a cross section through a further exemplary embodiment of the layer stack 20 .
  • the cover layer 30 has a first layer 32 , a second layer 33 and a third layer 34 . All layers 32 , 33 , 34 of the cover layer 30 are applied in the same photolithography step.
  • the first layer 32 has chromium, titanium, indium tin oxide or zinc oxide.
  • the layer thickness of the first layer 32 in the stacking direction z is at most 30 nm.
  • the second layer 33 has platinum, aluminum, silver or rhodium.
  • the layer thickness of the second layer 33 in the stacking direction z is at most 500 nm.
  • the second layer 33 is arranged on the first layer 32 .
  • the third layer 34 comprises gold, copper, nickel or silver.
  • the layer thickness of the third layer 34 in the stacking direction z is at least 20 nm and at most 800 nm.
  • the second layer 33 represents a barrier for the gold of the third layer 34 .
  • the third layer 34 is arranged on the second layer 33 .
  • the second layer 33 is arranged between the first layer 32 and the third layer 34 .
  • FIG. 3 shows an exemplary embodiment of a semiconductor chip
  • the semiconductor chip 21 shown.
  • the semiconductor chip 21 is schematic shown .
  • the semiconductor chip 21 has a stack of layers 20 as shown in FIG. 2A or FIG. 2B, with the active region 25 being set up for generating electromagnetic radiation.
  • the invention is not limited to the description based on the exemplary embodiments. Rather, the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or exemplary embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

Es wird ein Schichtenstapel (20) für einen Halbleiterchip (21) angegeben, der Schichtenstapel (20) umfassend eine Halbleiterschicht (22) mit einem ersten Bereich (23), einem zweiten Bereich (24) und einem aktiven Bereich (25) zwischen dem ersten Bereich (23) und dem zweiten Bereich (24), mindestens eine Zwischenschicht (26), die die Halbleiterschicht (22) stellenweise bedeckt, und eine Seitenkante (27) der Halbleiterschicht (22), wobei sich die Seitenkante (27) quer oder senkrecht zu einer Haupterstreckungsebene des Schichtenstapels (20) erstreckt, wobei der erste Bereich (23) mit einem ersten Dotierstoff dotiert ist und der zweite Bereich (24) mit einem zweiten Dotierstoff dotiert ist, der erste Bereich (23) einen Kontaktbereich (28) aufweist, die Zwischenschicht (26) über dem Kontaktbereich (28) eine sich in einer Stapelrichtung (z) erstreckende Ausnehmung (29) aufweist, wobei die Stapelrichtung (z) senkrecht zur Haupterstreckungsebene des Schichtenstapels (20) verläuft, und der Schichtenstapel (20) eine Deckschicht (30) aufweist, welche mindestens ein Metall aufweist, wobei die Deckschicht (30) den Kontaktbereich (28), die Seitenkante (27), die Zwischenschicht (26) und Seitenwände in der Ausnehmung (29) der Zwischenschicht (26) zumindest stellenweise bedeckt. Außerdem wird ein Verfahren zur Herstellung eines Schichtenstapels (20) für einen Halbleiterchip (21) angegeben.

Description

Beschreibung
Schichtenstapel für einen Halbleiterchip, Halbleiterchip und Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip
Es werden ein Schichtenstapel für einen Halbleiterchip, ein Halbleiterchip und ein Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip angegeben .
Für einen Halbleiterchip wird typischerweise ein Spiegel über dem aktiven Bereich benötigt . Außerdem können eine Verspiegelung von Seitenkanten und eine Saatschicht für eine darauf mittels Galvanik auf zubringende Schicht benötigt werden . Diese Komponenten können üblicherweise nicht im selben Lithograf ieschritt hergestellt werden, so dass mehrere Lithograf ieschritte nacheinander ausgeführt werden müssen . Dadurch wird die Dauer des Herstellungsprozesses erhöht , was auch die Kosten erhöht und das Risiko für Fehlprozessierungen ist erhöht .
Eine zu lösende Aufgabe besteht darin, einen Schichtenstapel für einen Halbleiterchip anzugeben, welcher ef fi zient hergestellt werden kann . Eine zu lösende Aufgabe besteht darin, einen Halbleiterchip anzugeben, welcher ef fi zient hergestellt werden kann . Eine weitere zu lösende Aufgabe besteht darin, ein ef fi zientes Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip anzugeben .
Gemäß zumindest einer Aus führungs form des Schichtenstapels für einen Halbleiterchip, umfasst der Schichtenstapel eine Halbleiterschicht mit einem ersten Bereich, einem zweiten Bereich und einem aktiven Bereich zwischen dem ersten Bereich und dem zweiten Bereich . Der Schichtenstapel weist eine Stapelrichtung auf . Der zweite Bereich ist in Stapelrichtung über dem ersten Bereich angeordnet . Der aktive Bereich ist in Stapelrichtung zwischen dem ersten Bereich und dem zweiten Bereich angeordnet . Bei dem ersten Bereich und dem zweiten Bereich kann es sich j eweils um eine Schicht handeln . Der aktive Bereich kann dazu ausgelegt sein im Betrieb eines Halbleiterchips , der den Schichtenstapel aufweist , elektromagnetische Strahlung zu emittieren und/oder zu detektieren . Der aktive Bereich kann zumindest eine Quantentopfstruktur aufweisen .
Der erste Bereich und der zweite Bereich können auf einem Träger angeordnet sein . Bei dem Träger kann es sich um ein Aufwachssubstrat handeln, auf das Halbleiterschichten des Schichtenstapels epitaktisch abgeschieden sind . Das Substrat kann Saphir aufweisen . Alternativ kann es sich bei dem Träger um eine andere mechanisch tragende Komponente des Schichtenstapels oder des Halbleiterchips handeln . Das Aufwachssubstrat kann in diesem Fall gedünnt oder entfernt sein .
Gemäß zumindest einer Aus führungs form des Schichtenstapels umfasst der Schichtenstapel mindestens eine Zwischenschicht , die die Halbleiterschicht stellenweise bedeckt . Die Zwischenschicht ist in Stapelrichtung über der Halbleiterschicht angeordnet . Das heißt , die Zwischenschicht ist an der dem Träger abgewandten Seite der Halbleiterschicht angeordnet . Die Zwischenschicht kann in direktem Kontakt mit der Halbleiterschicht sein . Es ist aber auch möglich, dass zwischen der Halbleiterschicht und der Zwischenschicht eine oder mehrere andere Schichten angeordnet sind . Ein Bereich oder mehrere Bereiche der Halbleiterschicht können frei von der Zwischenschicht sein . Das heißt , die Halbleiterschicht ist nicht vollständig von der Zwischenschicht bedeckt . Die Zwischenschicht kann mehrere Schichten aufweisen . Die Zwischenschicht kann ein elektrisch isolierendes Material aufweisen .
Gemäß zumindest einer Aus führungs form des Schichtenstapels umfasst der Schichtenstapel eine Seitenkante der Halbleiterschicht , wobei sich die Seitenkante quer oder senkrecht zu einer Haupterstreckungsebene des Schichtenstapels erstreckt . Die Seitenkante ist an mindestens einer Seite der Halbleiterschicht angeordnet .
Gemäß zumindest einer Aus führungs form des Schichtenstapels ist der erste Bereich mit einem ersten Dotierstof f dotiert und der zweite Bereich ist mit einem zweiten Dotierstof f dotiert . Somit kann der erste Bereich n-leitend sein und der zweite Bereich p-leitend oder der erste Bereich ist p-leitend und der zweite Bereich n-leitend . Die Halbleiterschicht kann mit einem Halbleitermaterial , wie zum Beispiel einem I I I-V- Verbindungshalbleitermaterial , gebildet sein . Beispielsweise kann die Halbleiterschicht GaN aufweisen .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist der erste Bereich einen Kontaktbereich auf . Bei dem Kontaktbereich kann es sich um eine Fläche an einer Seite der Halbleiterschicht handeln . Die Fläche , welche den Kontaktbereich bildet , kann an einer dem Träger abgewandten Seite des ersten Bereichs angeordnet sein . Der Kontaktbereich kann sich über einen Teil der Fläche erstrecken, innerhalb welcher sich der erste Bereich erstreckt . Dabei verläuft diese Fläche parallel zur Haupterstreckungsebene des Schichtenstapels . Der Kontaktbereich kann in einer Ausnehmung der Halbleiterschicht angeordnet sein . Das kann bedeuten, dass sich die Halbleiterschicht um den Kontaktbereich herum weiter entlang der Stapelrichtung erstreckt als im Bereich des Kontaktbereichs . Über den Kontaktbereich kann der erste Bereich elektrisch kontaktiert werden .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Zwischenschicht über dem Kontaktbereich eine sich in einer Stapelrichtung erstreckende Ausnehmung auf , wobei die Stapelrichtung senkrecht zur Haupterstreckungsebene des Schichtenstapels verläuft . Das kann bedeuten, dass der Kontaktbereich frei von der Zwischenschicht ist . Somit bedeckt die Zwischenschicht nicht den Kontaktbereich . Die Ausnehmung in der Zwischenschicht über dem Kontaktbereich erstreckt sich in Stapelrichtung durch die gesamte Zwischenschicht .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist der Schichtenstapel eine Deckschicht auf , welche mindestens ein Metall aufweist , wobei die Deckschicht den Kontaktbereich, die Seitenkante , die Zwischenschicht und Seitenwände in der Ausnehmung der Zwischenschicht zumindest stellenweise bedeckt . Das bedeutet , dass die Deckschicht den Kontaktbereich zumindest stellenweise bedeckt , die Seitenkante zumindest stellenweise bedeckt , die Zwischenschicht zumindest stellenweise bedeckt und die Seitenwände in der Ausnehmung der Zwischenschicht zumindest stellenweise bedeckt . Bei der Deckschicht kann es sich um eine Schicht handeln, welche zwei oder drei Schichten aufweist oder welche aus zwei oder drei Schichten besteht . Insgesamt weist die Deckschicht mindestens eine Schicht auf . Die Deckschicht kann mehr als drei Schichten oder eine Viel zahl von Schichten aufweisen . Es ist möglich, dass die Deckschicht den Kontaktbereich vollständig bedeckt . Weiter kann die Deckschicht die Seitenkante vollständig bedecken . Die Deckschicht kann die Zwischenschicht vollständig bedecken . Weiter kann die Deckschicht die Seitenwände in der Ausnehmung der Zwischenschicht vollständig bedecken . Die Seitenwände in der Ausnehmung der Zwischenschicht erstrecken sich quer oder senkrecht zur Haupterstreckungsebene des Schichtenstapels . Die Seitenwände in der Ausnehmung der Zwischenschicht sind durch die Zwischenschicht gebildet .
Die Deckschicht erfüllt vorteilhafterweise mehrere Funktionen, so dass zur Erfüllung dieser Funktionen nur die Deckschicht und nicht mehrere verschiedene Schichten benötigt werden . So ist die Deckschicht dazu ausgelegt zumindest einen Teil von auf sie auf tref fender elektromagnetischer Strahlung zu reflektieren . So kann elektromagnetische Strahlung, welche im aktiven Bereich erzeugt wird, von der Deckschicht reflektiert werden . Dadurch wird ein Austreten und eine Absorption der erzeugten elektromagnetischen Strahlung an der Seite des Schichtenstapels , an der die Deckschicht angeordnet ist , verhindert oder zumindest verringert . Somit kann die Helligkeit eines Halbleiterchips , in welchem der Schichtenstapel verwendet wird, erhöht werden . Die
Ref lektivität der Deckschicht wird dadurch erreicht , dass die Deckschicht mindestens ein Metall aufweist . Die Deckschicht bedeckt verschiedene Bereiche , nämlich zumindest stellenweise den Kontaktbereich, die Seitenkante , die Zwischenschicht und die Seitenwände in der Ausnehmung der Zwischenschicht . Somit wird für diese Bereiche nur eine Schicht benötigt , um die benötigte Ref lektivität zu erreichen . Daher werden beispielsweise verschiedene Masken oder verschiedene Fotolithografieschritte vermieden und stattdessen kann die Deckschicht ef fi zient in einem Fotolithografieschritt hergestellt werden .
Da insgesamt nur ein Fotolithografieschritt benötigt wird, um die Deckschicht herzustellen, können vorteilhafterweise Material und Zeit bei der Herstellung des Schichtenstapels eingespart werden . Somit können die Herstellungskosten verringert werden . Außerdem können die Komplexität des Herstellungsprozesses reduziert , die Durchlauf zeiten verkürzt und insgesamt die Produktionskapazität erhöht werden .
Die Deckschicht dient weiter dazu einen elektrischen Kontakt zum ersten Bereich im Kontaktbereich herzustellen . Dazu ist die Deckschicht auf dem Kontaktbereich angeordnet . Die Deckschicht ist dazu geeignet einen elektrischen Kontakt herzustellen, da sie mindestens ein Metall aufweist und somit zumindest stellenweise elektrisch leitfähig ist .
Des Weiteren kann die Deckschicht als Saatschicht für einen galvanischen Prozess dienen . Das bedeutet , die Deckschicht kann dazu ausgelegt sein, dass auf ihr eine Schicht galvanisch abgeschieden wird . Dies wird dadurch erreicht , dass die Deckschicht mindestens ein Metall aufweist .
Die Deckschicht kann weiter die Funktion einer Haftvermittlung zur an die Deckschicht angrenzenden Schicht des Schichtenstapels aufweisen .
Vorteilhafterweise werden somit mehrere Funktionen mit nur einer Schicht , nämlich der Deckschicht , ermöglicht . Die Deckschicht kann dabei in nur einem Fotolithografieschritt hergestellt werden . Somit kann die Deckschicht und damit der Schichtenstapel ef fi zient hergestellt werden .
Gemäß zumindest einer Aus führungs form des Schichtenstapels für einen Halbleiterchip, umfasst der Schichtenstapel eine Halbleiterschicht mit einem ersten Bereich, einem zweiten Bereich und einem aktiven Bereich zwischen dem ersten Bereich und dem zweiten Bereich, mindestens eine Zwischenschicht , die die Halbleiterschicht stellenweise bedeckt , und eine Seitenkante der Halbleiterschicht , wobei sich die Seitenkante quer oder senkrecht zu einer Haupterstreckungsebene des Schichtenstapels erstreckt , wobei der erste Bereich mit einem ersten Dotierstof f dotiert ist und der zweite Bereich mit einem zweiten Dotierstof f dotiert ist , der erste Bereich einen Kontaktbereich aufweist , die Zwischenschicht über dem Kontaktbereich eine sich in einer Stapelrichtung erstreckende Ausnehmung aufweist , wobei die Stapelrichtung senkrecht zur Haupterstreckungsebene des Schichtenstapels verläuft , und der Schichtenstapel eine Deckschicht aufweist , welche mindestens ein Metall aufweist , wobei die Deckschicht den Kontaktbereich, die Seitenkante , die Zwischenschicht und Seitenwände in der Ausnehmung der Zwischenschicht zumindest stellenweise bedeckt .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Deckschicht mindestens eins der folgenden Metalle auf : Chrom, Platin, Gold . Dadurch dass die Deckschicht mindestens eins der Metalle Chrom, Platin oder Gold aufweist , können zumindest einige der genannten Funktionen der Deckschicht erreicht werden . Somit wird lediglich eine Schicht , nämlich die Deckschicht , zur Erreichung verschiedener Funktionen benötigt . Daher kann der Schichtenstapel ef fi zient hergestellt werden . Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Deckschicht mindestens eins der folgenden Materialien auf : Chrom, Platin, Gold, Titan, Indiumzinnoxid, Zinkoxid, Aluminium, Rhodium, Kupfer, Nickel oder Silber . Dadurch dass die Deckschicht mindestens eins dieser Materialien aufweist , können zumindest einige der genannten Funktionen der Deckschicht erreicht werden . Somit wird lediglich eine Schicht , nämlich die Deckschicht , zur Erreichung verschiedener Funktionen benötigt . Daher kann der Schichtenstapel ef fi zient hergestellt werden .
Gemäß zumindest einer Aus führungs form des Schichtenstapels erstreckt sich die Deckschicht über mindestens 70 % der Fläche des Schichtenstapels in seiner Haupterstreckungsebene . Das bedeutet , dass die Deckschicht mindestens 70 % der Fläche des Schichtenstapels in seiner Haupterstreckungsebene bedeckt . Bevorzugt erstreckt sich die Deckschicht über mindestens 80 % der Fläche des Schichtenstapels in seiner Haupterstreckungsebene . Besonders bevorzugt erstreckt sich die Deckschicht über mindestens 90 % der Fläche des Schichtenstapels in seiner Haupterstreckungsebene . Somit erfüllt die Deckschicht ihre verschiedenen Funktionen über ein Großteil der Fläche des Schichtenstapels . Dies ist vorteilhaft , um eine große Ref lektivität zu erreichen und das Aufbringen einer nachfolgenden Schicht in einem galvanischen Prozess zu ermöglichen .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist der zweite Bereich einen weiteren Kontaktbereich auf , welcher frei von der Deckschicht ist . Bei dem weiteren Kontaktbereich kann es sich um eine Fläche an einer Seite der Halbleiterschicht handeln . Die Fläche , welche den weiteren Kontaktbereich bildet , kann an einer dem Träger abgewandten Seite des zweiten Bereichs angeordnet sein . Der weitere Kontaktbereich kann sich über einen Teil der Fläche erstrecken, innerhalb welcher sich der zweite Bereich erstreckt . Dabei verläuft diese Fläche parallel zur Haupterstreckungsebene des Schichtenstapels . Der weitere Kontaktbereich kann an einer dem Träger abgewandten Seite der Halbleiterschicht angeordnet sein . Über den weiteren Kontaktbereich kann der zweite Bereich elektrisch kontaktiert werden . Die Deckschicht bedeckt den weiteren Kontaktbereich nicht . Somit ist die Deckschicht nicht elektrisch mit dem weiteren Kontaktbereich verbunden . Daher kann die Deckschicht zur elektrischen Kontaktierung des ersten Bereichs verwendet werden .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist der zweite Bereich einen weiteren Kontaktbereich auf und die Deckschicht bedeckt den weiteren Kontaktbereich zumindest stellenweise . Der weitere Kontaktbereich ist elektrisch vom Kontaktbereich isoliert . Dies kann dadurch erfolgen, dass nach dem Aufbringen der Deckschicht ein Teil der Deckschicht entfernt wird . Auch eine auf der Deckschicht angeordnete Schicht des Schichtenstapels kann derart mittels Fotolithografie gebildet werden, dass der weitere Kontaktbereich elektrisch vom Kontaktbereich isoliert ist . Somit kann über den ersten Kontaktbereich der erste Bereich elektrisch kontaktiert werden und über den weiteren Kontaktbereich kann der zweite Bereich elektrisch kontaktiert werden .
Gemäß zumindest einer Aus führungs form des Schichtenstapels ist zumindest ein der Halbleiterschicht abgewandter Bereich der Deckschicht dazu ausgelegt als Saatschicht in einem galvanischen Prozess verwendet zu werden . Dazu kann die Deckschicht zumindest in dem der Halbleiterschicht abgewandten Bereich Gold aufweisen . Dass zumindest ein der Halbleiterschicht abgewandter Bereich der Deckschicht als Saatschicht in einem galvanischen Prozess verwendet werden kann, bedeutet , dass auf der Deckschicht an der der Halbleiterschicht abgewandten Seite eine Schicht mit einem galvanisch Prozess aufgebracht werden kann . Somit erfüllt die Deckschicht noch eine weitere Funktion . Vorteilhafterweise können mit nur einer Schicht , nämlich der Deckschicht , mehrere Funktionen erfüllt werden .
Gemäß zumindest einer Aus führungs form des Schichtenstapels beträgt die Schichtdicke der Deckschicht in Stapelrichtung mindestens 50 nm und höchstens 1 pm . Mit diesem Schichtdickenbereich können verschiedene Funktionen der Deckschicht ermöglicht werden .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Deckschicht eine erste Schicht auf , welche Chrom aufweist . Die erste Schicht kann an der der Halbleiterschicht zugewandten Seite der Deckschicht angeordnet sein . Die erste Schicht kann in direktem Kontakt mit dem Kontaktbereich sein . Somit kontaktiert die erste Schicht den Kontaktbereich und damit den ersten Bereich elektrisch . Da die erste Schicht Chrom aufweist , ist sie elektrisch leitfähig und kann somit zur elektrischen Kontaktierung verwendet werden . Des Weiteren kann die erste Schicht zur Haftvermittlung zwischen der Deckschicht und der darunterliegenden Schicht dienen . Somit können mit nur einer Schicht verschiedene Funktionen erfüllt werden . Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Deckschicht eine erste Schicht auf , welche Titan, Indiumzinnoxid oder Zinkoxid aufweist .
Gemäß zumindest einer Aus führungs form des Schichtenstapels beträgt die Schichtdicke der ersten Schicht in Stapelrichtung höchstens 30 nm . Bevorzugt beträgt die Schichtdicke der ersten Schicht in Stapelrichtung höchstens 20 nm . Besonders bevorzugt beträgt die Schichtdicke der ersten Schicht in Stapelrichtung mindestens 1 nm und höchstens 10 nm . Diese Schichtdickenbereiche genügen, um einen elektrischen Kontakt zum ersten Bereich herzustellen .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Deckschicht eine zweite Schicht auf , welche Platin aufweist . Die zweite Schicht kann auf der ersten Schicht angeordnet sein . Somit ist die zweite Schicht an der der Halbleiterschicht abgewandten Seite der ersten Schicht angeordnet . Die zweite Schicht kann in direktem Kontakt mit der ersten Schicht sein . Die zweite Schicht kann dazu ausgelegt sein elektromagnetische Strahlung zu reflektieren . Beispielsweise ist die zweite Schicht dazu ausgelegt vom aktiven Bereich erzeugte elektromagnetische Strahlung zumindest teilweise zu reflektieren . Die zweite Schicht kann sich über die gesamte Ausdehnung der Deckschicht parallel zur Haupterstreckungsebene des Schichtenstapels erstrecken . Somit erfüllt die zweite Schicht die Funktion eines Spiegels . Des Weiteren kann die zweite Schicht als Barriere für eine nachfolgende Schicht oder nachfolgende Schichten dienen .
Somit können vorteilhafterweise mit der Deckschicht verschiedene Funktionen ermöglicht werden . Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Deckschicht eine zweite Schicht auf , welche Aluminium, Silber oder Rhodium aufweist .
Gemäß zumindest einer Aus führungs form des Schichtenstapels beträgt die Schichtdicke der zweiten Schicht in Stapelrichtung höchstens 500 nm . Bevorzugt beträgt die Schichtdicke der zweiten Schicht in Stapelrichtung höchstens 150 nm . Besonders bevorzugt beträgt die Schichtdicke der zweiten Schicht in Stapelrichtung mindestens 10 nm und höchstens 100 nm . Diese Schichtdickenbereiche genügen, um eine ausreichende Ref lektivität der Deckschicht zu ermöglichen .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Deckschicht eine dritte Schicht auf , welche Gold aufweist . Die dritte Schicht kann auf der zweiten Schicht angeordnet sein . Somit ist die dritte Schicht an der der Halbleiterschicht abgewandten Seite der zweiten Schicht angeordnet . Die dritte Schicht kann in direktem Kontakt mit der zweiten Schicht sein . Die dritte Schicht ist dazu ausgelegt als Saatschicht in einem galvanischen Prozess verwendet zu werden . Dies wird dadurch ermöglicht , dass die dritte Schicht Gold aufweist . Somit können vorteilhafterweise mit der Deckschicht verschiedene Funktionen ermöglicht werden .
Gemäß zumindest einer Aus führungs form des Schichtenstapels weist die Deckschicht eine dritte Schicht auf , welche Kupfer, Nickel oder Silber aufweist .
Gemäß zumindest einer Aus führungs form des Schichtenstapels beträgt die Schichtdicke der dritten Schicht in Stapelrichtung mindestens 20 nm und höchstens 800 nm . Bevorzugt beträgt die Schichtdicke der dritten Schicht in Stapelrichtung mindestens 50 nm und höchstens 500 nm . Besonders bevorzugt beträgt die Schichtdicke der dritten Schicht in Stapelrichtung mindestens 100 nm und höchstens 300 nm . Mit diesen Schichtdicken kann erreicht werden, dass die dritte Schicht als Saatschicht in einem galvanischen Prozess verwendet werden kann .
Gemäß zumindest einer Aus führungs form des Schichtenstapels ist der erste Dotierstof f ein p-Dotierstof f und der zweite Dotierstof f ist ein n-Dotierstof f oder der erste Dotierstof f ist ein n-Dotierstof f und der zweite Dotierstof f ist ein p- Dotierstof f . Das bedeutet , der erste Bereich kann p-dotiert sein und der zweite Bereich n-dotiert oder der erste Bereich kann n-dotiert sein und der zweite Bereich p-dotiert . Somit entsteht zwischen dem ersten Bereich und dem zweiten Bereich ein pn-Übergang . Somit kann der aktive Bereich dazu ausgelegt sein elektromagnetische Strahlung zu erzeugen .
Es wird ferner ein Halbleiterchip mit einem hier beschriebenen Schichtenstapel angegeben . Sämtliche für den Schichtenstapel of fenbarte Merkmale sind auch für den Halbleiterchip of fenbart . Gemäß zumindest einer Aus führungs form des Halbleiterchips umfasst der Halbleiterchip den Schichtenstapel und der aktive Bereich ist zur Erzeugung elektromagnetischer Strahlung eingerichtet . Somit kann es sich bei dem Halbleiterchip um einen optoelektronischen Halbleiterchip handeln . Da die Deckschicht in nur einem Fotolithografieschritt hergestellt werden kann und verschiedene Funktionen erfüllt , kann auch der Halbleiterchip ef fi zient hergestellt werden . Es wird ferner ein Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip angegeben . Der Schichtenstapel ist bevorzugt mit einem hier beschriebenen Verfahren herstellbar . Mit anderen Worten, sämtliche für den Schichtenstapel of fenbarte Merkmale sind auch für das Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip of fenbart und umgekehrt .
Gemäß zumindest einer Aus führungs form des Verfahrens zur Herstellung eines Schichtenstapels für einen Halbleiterchip, umfasst das Verfahren das Bereitstellen einer Halbleiterschicht mit einem ersten Bereich, einem zweiten Bereich und einem aktiven Bereich zwischen dem ersten Bereich und dem zweiten Bereich . Die Halbleiterschicht kann auf einem Träger aufgewachsen werden .
Gemäß zumindest einer Aus führungs form des Verfahrens umfasst das Verfahren das Aufbringen mindestens einer Zwischenschicht , die die Halbleiterschicht stellenweise bedeckt . Die Zwischenschicht kann mithil fe einer Maske aufgebracht werden .
Gemäß zumindest einer Aus führungs form des Verfahrens umfasst das Verfahren das Aufbringen einer Deckschicht mittels Fotolithografie . Dabei wird die Deckschicht in einem Fotolithografieschritt aufgebracht . Somit wird nur eine Maske zum Aufbringen der Deckschicht benötigt .
Gemäß zumindest einer Aus führungs form des Verfahrens ist der erste Bereich mit einem ersten Dotierstof f dotiert und der zweite Bereich ist mit einem zweiten Dotierstof f dotiert . Die Dotierstof fe können j eweils in den ersten Bereich und den zweiten Bereich eingebracht werden . Gemäß zumindest einer Aus führungs form des Verfahrens weist der erste Bereich einen Kontaktbereich auf .
Gemäß zumindest einer Aus führungs form des Verfahrens weist die Zwischenschicht über dem Kontaktbereich eine sich in einer Stapelrichtung erstreckende Ausnehmung auf , wobei die Stapelrichtung senkrecht zu einer Haupterstreckungsebene des Schichtenstapels verläuft . Die Zwischenschicht kann mithil fe einer Maske derart gebildet werden, dass sie über dem Kontaktbereich eine Ausnehmung aufweist . Weiter ist es möglich, dass die Zwischenschicht über dem Kontaktbereich entfernt wird .
Gemäß zumindest einer Aus führungs form des Verfahrens weist die Deckschicht mindestens ein Metall auf und bedeckt den Kontaktbereich, eine Seitenkante der Halbleiterschicht , die Zwischenschicht und Seitenwände in der Ausnehmung der Zwischenschicht zumindest stellenweise .
Die Deckschicht kann vorteilhafterweise in nur einem Fotolithografieschritt aufgebracht werden und gleichzeitig mehrere Funktionen erfüllen . Somit werden weitere Lithograf ieschritte vermieden und auch damit einhergehende mögliche Fehlprozessierungen . Außerdem können vorteilhafterweise Material und Zeit bei der Herstellung des Schichtenstapels eingespart werden . Somit können die Herstellungskosten verringert werden . Außerdem können die Komplexität des Herstellungsprozesses reduziert , die Durchlauf zeiten verkürzt und insgesamt die Produktionskapazität erhöht werden . Gemäß zumindest einer Aus führungs form des Verfahrens umfasst das Verfahren die Schritte Bereitstellen einer Halbleiterschicht mit einem ersten Bereich, einem zweiten Bereich und einem aktiven Bereich zwischen dem ersten Bereich und dem zweiten Bereich, Aufbringen mindestens einer Zwischenschicht , die die Halbleiterschicht stellenweise bedeckt , und Aufbringen einer Deckschicht mittels Fotolithografie , wobei der erste Bereich mit einem ersten Dotierstof f dotiert ist und der zweite Bereich mit einem zweiten Dotierstof f dotiert ist , der erste Bereich einen Kontaktbereich aufweist , die Zwischenschicht über dem Kontaktbereich eine sich in einer Stapelrichtung erstreckende Ausnehmung aufweist , wobei die Stapelrichtung senkrecht zu einer Haupterstreckungsebene des Schichtenstapels verläuft , und die Deckschicht mindestens ein Metall aufweist und den Kontaktbereich, eine Seitenkante der Halbleiterschicht , die Zwischenschicht und Seitenwände in der Ausnehmung der Zwischenschicht zumindest stellenweise bedeckt .
Gemäß zumindest einer Aus führungs form des Verfahrens weist die Deckschicht zwei oder drei Schichten auf und alle Schichten der Deckschicht werden im selben Fotolithografieschritt aufgebracht . Das kann bedeuten, dass die Schichten der Deckschicht in einem Fotolithografieschritt nacheinander aufeinander aufgebracht werden . Die Schichten der Deckschicht können in einer Fläche , welche parallel zur Haupterstreckungsebene des Schichtenstapels verläuft , die gleiche Ausdehnung aufweisen . Somit kann die Deckschicht und damit der Schichtenstapel ef fi zient hergestellt werden .
Gemäß zumindest einer Aus führungs form des Verfahrens wird der Schichtenstapel parallel zur Seitenkante der Halbleiterschicht zertrennt . Das Verfahren kann zur Herstellung einer Viel zahl von Schichtenstapeln verwendet werden . Dabei wird eine Viel zahl von nebeneinander angeordneten Schichtenstapeln gleichzeitig hergestellt . Die Schichtenstapel werden anschließend parallel zur Seitenkante der Halbleiterschicht zertrennt . Somit kann vorteilhafterweise eine Viel zahl von Schichtenstapeln ef fi zient hergestellt werden .
Im Folgenden werden der hier beschriebene Schichtenstapel , der hier beschriebene Halbleiterchip und das hier beschriebene Verfahren zur Herstellung eines Schichtenstapels in Verbindung mit Aus führungsbeispielen und den dazugehörigen Figuren näher erläutert .
Mit den Figuren 1 , 2A und 2B wird ein Aus führungsbeispiel eines Verfahrens zur Herstellung eines Schichtenstapels beschrieben . Dabei zeigen die Figuren 2A und 2B j eweils ein Aus führungsbeispiel eines Schichtenstapels .
In Figur 3 ist ein Aus führungsbeispiel eines Halbleiterchips gezeigt .
Gleiche , gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugs zeichen versehen . Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten . Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein .
Figur 1 zeigt einen Schritt eines Verfahrens zur Herstellung eines Schichtenstapels 20 gemäß einem Aus führungsbeispiel . Dabei wird eine Halbleiterschicht 22 mit einem ersten Bereich 23 , einem zweiten Bereich 24 und einem aktiven Bereich 25 zwischen dem ersten Bereich 23 und dem zweiten Bereich 24 bereitgestellt . Der aktive Bereich 25 ist zur Erzeugung elektromagnetischer Strahlung eingerichtet . In Figur 1 ist ein Querschnitt durch die Halbleiterschicht 22 gezeigt . Die Halbleiterschicht 22 kann auf einem Substrat 35 angeordnet oder aufgewachsen sein . Der zweite Bereich 24 ist an der dem Substrat 35 abgewandten Seite der Halbleiterschicht 22 angeordnet . Der erste Bereich 23 ist mit einem ersten Dotierstof f dotiert und der zweite Bereich 24 mit einem zweiten Dotierstof f dotiert . Bei dem ersten Bereich 23 kann es sich um einen n-dotierten Bereich handeln und bei dem zweiten Bereich 24 kann es sich um einen p-dotierten Bereich handeln . Somit befindet sich zwischen dem ersten Bereich 23 und dem zweiten Bereich 24 ein pn-Übergang . Es ist j edoch auch möglich, dass es sich bei dem ersten Bereich 23 um einen p-dotierten Bereich handelt und bei dem zweiten Bereich 24 und einen n-dotierten Bereich . Die Halbleiterschicht 22 weist an mindestens einer Seite eine Seitenkante 27 auf .
Des Weiteren wird auf die Halbleiterschicht 22 eine Zwischenschicht 26 aufgebracht , so dass die Halbleiterschicht 22 stellenweise von der Zwischenschicht 26 bedeckt ist . Die Zwischenschicht 26 bedeckt die Halbleiterschicht 22 nicht vollständig . Die Zwischenschicht 26 bedeckt ebenfalls die Seitenkante 27 . Der erste Bereich 23 weist einen Kontaktbereich 28 auf . Der Kontaktbereich 28 ist an der dem Substrat 35 abgewandten Seite des ersten Bereichs 23 angeordnet . Bei dem Kontaktbereich 28 handelt es sich um einen Bereich an einer Oberseite 36 des ersten Bereichs 23 . Dabei ist die Oberseite 36 des ersten Bereichs 23 an der dem Substrat 35 abgewandten Seite des ersten Bereichs 23 angeordnet . Über dem Kontaktbereich 28 weist die Zwischenschicht 26 eine sich in einer Stapelrichtung z erstreckende Ausnehmung 29 auf . Die Stapelrichtung z verläuft senkrecht zu einer Haupterstreckungsebene des Schichtenstapels 20 . Somit ist der Kontaktbereich 28 frei von der Zwischenschicht 26 . Um den Kontaktbereich 28 herum weist auch die Halbleiterschicht 22 eine Ausnehmung 29 auf . Die Ausnehmung 29 der Halbleiterschicht 22 erstreckt sich in Stapelrichtung z vom zweiten Bereich 24 bis zum ersten Bereich 23 . Somit kann der erste Bereich 23 über den Kontaktbereich 28 elektrisch kontaktiert werden . Die Seitenkante 27 verläuft parallel zur Stapelrichtung z .
Der zweite Bereich 24 weist einen weiteren Kontaktbereich 31 auf . Der weitere Kontaktbereich 31 ist an einer dem Substrat 35 abgewandten Seite des zweiten Bereichs 24 angeordnet . Die Zwischenschicht 26 bedeckt den weiteren Kontaktbereich 31 und ist oberhalb des weiteren Kontaktbereichs 31 zumindest stellenweise elektrisch leitfähig . Dafür kann die Zwischenschicht 26 oberhalb des Kontaktbereichs 31 einen ersten Metallbereich 37 aufweisen . Der erste Metallbereich 37 weist ein Metall auf . Weiter kann die Zwischenschicht 26 oberhalb der Halbleiterschicht 22 einen zweiten Metallbereich 38 aufweisen . Der zweite Metallbereich 38 weist ein Metall auf . Der zweite Metallbereich 38 kann als Spiegel dienen . Der zweite Metallbereich 38 kann elektrisch von der Halbleiterschicht 22 isoliert sein .
In Figur 2A ist ein nächster Schritt des Verfahrens zur Herstellung eines Schichtenstapels 20 gezeigt . Dabei wird eine Deckschicht 30 mittels Fotolithografie aufgebracht . Figur 2A zeigt somit einen Querschnitt durch ein Aus führungsbeispiel des Schichtenstapels 20 . Die Deckschicht 30 wird auf die Zwischenschicht 26 und den Kontaktbereich 28 aufgebracht . Somit bedeckt die Deckschicht 30 den Kontaktbereich 28 , die Seitenkante 27 , die Zwischenschicht 26 und Seitenwände in der Ausnehmung 29 der Zwischenschicht 26 . Die Seitenwände in der Ausnehmung 29 der Zwischenschicht 26 erstrecken sich parallel zur Stapelrichtung z . Die Seitenwände in der Ausnehmung 29 der Zwischenschicht 26 sind durch die Zwischenschicht 26 gebildet . Somit bedeckt die Deckschicht 30 die Ausnehmung 29 in der Zwischenschicht 26 vollständig . Der weitere Kontaktbereich 31 kann frei von der Deckschicht 30 sein . Somit ist es möglich, dass die Deckschicht 30 den weiteren Kontaktbereich 31 nicht bedeckt . Die Deckschicht 30 weist mindestens ein Metall auf .
Die Deckschicht 30 kann durch eine Schicht gebildet sein .
Der Schichtenstapel 20 für einen Halbleiterchip 21 gemäß einem Aus führungsbeispiel umfasst somit die Halbleiterschicht 22 , die Zwischenschicht 26 und die Deckschicht 30 . Die Deckschicht 30 erstreckt sich dabei über mindestens 70 % der Fläche des Schichtenstapels 20 in seiner Haupterstreckungsebene . Dies ermöglicht , dass in einem nachfolgenden galvanischen Prozess groß flächig eine Schicht auf den Schichtenstapel 20 aufgebracht wird . Denn zumindest ein der Halbleiterschicht 22 abgewandter Bereich der Deckschicht 30 ist dazu ausgelegt als Saatschicht in einem galvanischen Prozess verwendet zu werden .
Die Schichtdicke der gesamten Deckschicht 30 in Stapelrichtung z beträgt mindestens 50 nm und höchstens 1 pm . Die Deckschicht 30 weist mindestens eins der folgenden Metalle auf : Chrom, Platin, Gold . In Figur 2B ist ein alternativer nächster Schritt des Verfahrens zur Herstellung eines Schichtenstapels 20 gezeigt . Dabei wird die Deckschicht 30 mittels Fotolithografie aufgebracht . Figur 2B zeigt somit einen Querschnitt durch ein weiteres Aus führungsbeispiel des Schichtenstapels 20 . Im Unterschied zu dem in Figur 2A gezeigten Aus führungsbeispiel weist die Deckschicht 30 eine erste Schicht 32 , eine zweite Schicht 33 und eine dritte Schicht 34 auf . Alle Schichten 32 , 33 , 34 der Deckschicht 30 werden im selben Fotolithografieschritt aufgebracht .
Die erste Schicht 32 weist Chrom, Titan, Indiumzinnoxid oder Zinkoxid auf . Die Schichtdicke der ersten Schicht 32 in Stapelrichtung z beträgt höchstens 30 nm . Die zweite Schicht 33 weist Platin, Aluminium, Silber oder Rhodium auf . Die Schichtdicke der zweiten Schicht 33 in Stapelrichtung z beträgt höchstens 500 nm . Die zweite Schicht 33 ist auf der ersten Schicht 32 angeordnet . Die dritte Schicht 34 weist Gold, Kupfer, Nickel oder Silber auf . Die Schichtdicke der dritten Schicht 34 in Stapelrichtung z beträgt mindestens 20 nm und höchstens 800 nm . Dabei stellt die zweite Schicht 33 eine Barriere für das Gold der dritten Schicht 34 dar . Die dritte Schicht 34 ist auf der zweiten Schicht 33 angeordnet . Somit ist die zweite Schicht 33 zwischen der ersten Schicht 32 und der dritten Schicht 34 angeordnet .
In einem weiteren Verfahrensschritt kann der Schichtenstapel
20 parallel zur Seitenkante 27 der Halbleiterschicht 22 zertrennt werden . Somit kann eine Viel zahl von Halbleiterchips 21 hergestellt werden .
In Figur 3 ist ein Aus führungsbeispiel eines Halbleiterchips
21 gezeigt . Dabei ist der Halbleiterchip 21 schematisch dargestellt . Der Halbleiterchip 21 weist einen Schichtenstapel 20 wie in Figur 2A oder Figur 2B gezeigt auf , wobei der aktive Bereich 25 zur Erzeugung elektromagnetischer Strahlung eingerichtet ist .
Die in Verbindung mit den Figuren beschriebenen Merkmale und Aus führungsbeispiele können gemäß weiteren Aus führungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen expli zit beschrieben sind . Weiterhin können die in Verbindung mit den Figuren beschriebenen Aus führungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen .
Die Erfindung ist nicht durch die Beschreibung anhand der Aus führungsbeispiele auf diese beschränkt . Vielmehr umfasst die Erfindung j edes neue Merkmal sowie j ede Kombination von Merkmalen, was insbesondere j ede Kombination von Merkmalen in den Patentansprüchen beinhaltet , auch wenn dieses Merkmal oder diese Kombination selbst nicht expli zit in den Patentansprüchen oder Aus führungsbeispielen angegeben ist .
Bezugs zeichenliste
20 Schichtenstapel
21 Halbleiterchip
22 Halbleiterschicht
23 erster Bereich
24 zweiter Bereich
25 aktiver Bereich
26 Zwischenschicht
27 Seitenkante
28 Kontaktbereich
29 Ausnehmung
30 Deckschicht
31 weiterer Kontaktbereich
32 erste Schicht
33 zweite Schicht
34 dritte Schicht
35 Substrat
36 Oberseite
37 erster Metallbereich
38 zweiter Metallbereich z Stapelrichtung

Claims

24
Patentansprüche
1. Schichtenstapel (20) für einen Halbleiterchip (21) , der Schichtenstapel (20) umfassend:
- eine Halbleiterschicht (22) mit einem ersten Bereich (23) , einem zweiten Bereich (24) und einem aktiven Bereich (25) zwischen dem ersten Bereich (23) und dem zweiten Bereich (24) ,
- mindestens eine Zwischenschicht (26) , die die Halbleiterschicht (22) stellenweise bedeckt, und
- eine Seitenkante (27) der Halbleiterschicht (22) , wobei sich die Seitenkante (27) quer oder senkrecht zu einer Haupterstreckungsebene des Schichtenstapels (20) erstreckt, wobei
- der erste Bereich (23) mit einem ersten Dotierstoff dotiert ist und der zweite Bereich (24) mit einem zweiten Dotierstoff dotiert ist,
- der erste Bereich (23) einen Kontaktbereich (28) aufweist,
- der zweite Bereich (24) einen weiteren Kontaktbereich (31) aufweist,
- die Zwischenschicht (26) über dem Kontaktbereich (28) eine sich in einer Stapelrichtung (z) erstreckende Ausnehmung (29) aufweist, wobei die Stapelrichtung (z) senkrecht zur Haupterstreckungsebene des Schichtenstapels (20) verläuft, und
- der Schichtenstapel (20) eine Deckschicht (30) aufweist, welche mindestens ein Metall aufweist, wobei die Deckschicht
(30) den Kontaktbereich (28) , den weiteren Kontaktbereich
(31) , die Seitenkante (27) , die Zwischenschicht (26) und Seitenwände in der Ausnehmung (29) der Zwischenschicht (26) zumindest stellenweise bedeckt und wobei die Deckschicht (30) mit dem Kontaktbereich (28) und dem weiteren Kontaktbereich
(31) elektrisch leitend verbunden ist und derart ausgestaltet ist, dass der weitere Kontaktbereich (31) von dem Kontaktbereich (28) elektrisch isoliert ist.
2. Schichtenstapel (20) gemäß dem vorherigen Anspruch, wobei die Deckschicht (30) mindestens eins der folgenden Materialien aufweist: Chrom, Platin, Gold, Titan, Indiumzinnoxid, Zinkoxid, Aluminium, Rhodium, Kupfer, Nickel oder Silber.
3. Schichtenstapel (20) gemäß einem der vorherigen Ansprüche, wobei die Deckschicht (30) sich über mindestens 70 % der Fläche des Schichtenstapels (20) in seiner Haupterstreckungsebene erstreckt .
4. Schichtenstapel (20) gemäß einem der Ansprüche 1 bis 3, wobei die Deckschicht (30) derart ausgestaltet ist, dass der weitere Kontaktbereich (31) von dem Kontaktbereich (28) elektrisch isoliert ist, indem die Deckschicht (30) unterbrochen ist und/oder eine weitere Schicht auf der Deckschicht angeordnet ist, die die elektrische Leitfähigkeit der Deckschicht (30) unterbricht.
5. Schichtenstapel (20) gemäß einem der vorherigen Ansprüche, wobei zumindest ein der Halbleiterschicht (22) abgewandter Bereich der Deckschicht (30) dazu ausgelegt ist als Saatschicht in einem galvanischen Prozess verwendet zu werden .
6. Schichtenstapel (20) gemäß einem der vorherigen Ansprüche, wobei die Schichtdicke der Deckschicht (30) in Stapelrichtung (z) mindestens 50 nm und höchstens 1 pm beträgt.
7. Schichtenstapel (20) gemäß einem der vorherigen Ansprüche, wobei die Deckschicht (30) eine erste Schicht (32) aufweist, welche Chrom, Titan, Indiumzinnoxid oder Zinkoxid aufweist.
8. Schichtenstapel (20) gemäß dem vorherigen Anspruch, wobei die Schichtdicke der ersten Schicht (32) in Stapelrichtung (z) höchstens 30 nm beträgt.
9. Schichtenstapel (20) gemäß einem der vorherigen Ansprüche, wobei die Deckschicht (30) eine zweite Schicht (33) aufweist, welche Platin, Aluminium, Silber oder Rhodium aufweist.
10. Schichtenstapel (20) gemäß dem vorherigen Anspruch, wobei die Schichtdicke der zweiten Schicht (33) in Stapelrichtung (z) höchstens 500 nm beträgt.
11. Schichtenstapel (20) gemäß einem der vorherigen Ansprüche, wobei die Deckschicht (30) eine dritte Schicht
(34) aufweist, welche Gold, Kupfer, Nickel oder Silber aufweist .
12. Schichtenstapel (20) gemäß dem vorherigen Anspruch, wobei die Schichtdicke der dritten Schicht (34) in Stapelrichtung (z) mindestens 20 nm und höchstens 800 nm beträgt.
13. Schichtenstapel (20) gemäß einem der vorherigen Ansprüche, wobei der erste Dotierstoff ein p-Dotierstof f ist und der zweite Dotierstoff ein n-Dotierstof f ist oder der erste Dotierstoff ein n-Dotierstof f ist und der zweite Dotierstoff ein p-Dotierstof f ist. 27
14. Halbleiterchip (21) mit einem Schichtenstapel (20) gemäß einem der vorherigen Ansprüche, wobei der aktive Bereich (25) zur Erzeugung elektromagnetischer Strahlung eingerichtet ist.
15. Verfahren zur Herstellung eines Schichtenstapels (20) für einen Halbleiterchip (21) , das Verfahren umfassend die Schritte :
- Bereitstellen einer Halbleiterschicht (22) mit einem ersten Bereich (23) , einem zweiten Bereich (24) und einem aktiven Bereich (25) zwischen dem ersten Bereich (23) und dem zweiten Bereich (24 ) ,
- Aufbringen mindestens einer Zwischenschicht (26) , die die Halbleiterschicht (22) stellenweise bedeckt, und
- Aufbringen einer Deckschicht (30) mittels Fotolithografie, wobei
- der erste Bereich (23) mit einem ersten Dotierstoff dotiert ist und der zweite Bereich (24) mit einem zweiten Dotierstoff dotiert ist,
- der erste Bereich (23) einen Kontaktbereich (28) aufweist,
- die Zwischenschicht (26) über dem Kontaktbereich (28) eine sich in einer Stapelrichtung (z) erstreckende Ausnehmung (29) aufweist, wobei die Stapelrichtung (z) senkrecht zu einer Haupterstreckungsebene des Schichtenstapels (20) verläuft, und
- die Deckschicht (30) mindestens ein Metall aufweist und den Kontaktbereich (28) , eine Seitenkante (27) der Halbleiterschicht (22) , die Zwischenschicht (26) und Seitenwände in der Ausnehmung (29) der Zwischenschicht (26) zumindest stellenweise bedeckt.
16. Verfahren gemäß dem vorherigen Anspruch, wobei die Deckschicht (30) zwei oder drei Schichten aufweist und alle - 28 -
Schichten der Deckschicht (30) im selben Fotolithografieschritt aufgebracht werden.
17. Verfahren gemäß einem der Ansprüche 15 oder 16, wobei der Schichtenstapel (20) parallel zur Seitenkante (27) der Halbleiterschicht (22) zertrennt wird.
PCT/EP2022/069441 2021-08-24 2022-07-12 Schichtenstapel für einen halbleiterchip, halbleiterchip und verfahren zur herstellung eines schichtenstapels für einen halbleiterchip WO2023025453A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021209250.0A DE102021209250A1 (de) 2021-08-24 2021-08-24 Schichtenstapel für einen Halbleiterchip, Halbleiterchip und Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip
DE102021209250.0 2021-08-24

Publications (1)

Publication Number Publication Date
WO2023025453A1 true WO2023025453A1 (de) 2023-03-02

Family

ID=82799818

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/069441 WO2023025453A1 (de) 2021-08-24 2022-07-12 Schichtenstapel für einen halbleiterchip, halbleiterchip und verfahren zur herstellung eines schichtenstapels für einen halbleiterchip

Country Status (2)

Country Link
DE (1) DE102021209250A1 (de)
WO (1) WO2023025453A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742469A (zh) * 2016-04-15 2016-07-06 深圳大道半导体有限公司 半导体发光芯片
DE102015100578A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015111910A1 (de) * 2015-07-22 2017-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verbund von optoelektronischen Bauelementen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
WO2019068522A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
WO2021087686A1 (zh) * 2019-11-04 2021-05-14 厦门三安光电有限公司 发光二极管及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5869678B2 (ja) 2011-09-16 2016-02-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びそれを製造する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015100578A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015111910A1 (de) * 2015-07-22 2017-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verbund von optoelektronischen Bauelementen und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN105742469A (zh) * 2016-04-15 2016-07-06 深圳大道半导体有限公司 半导体发光芯片
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
WO2019068522A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
WO2021087686A1 (zh) * 2019-11-04 2021-05-14 厦门三安光电有限公司 发光二极管及其制作方法
US20220115563A1 (en) * 2019-11-04 2022-04-14 Xiamen Sanan Optoelectronics Co., Ltd Light-emitting diode and method for manufacturing thereof

Also Published As

Publication number Publication date
DE102021209250A1 (de) 2023-03-02

Similar Documents

Publication Publication Date Title
EP1592076B1 (de) Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
DE202009018090U1 (de) Halbleiter-Lichtemittervorrichtung
DE102009013781A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
EP2553726A1 (de) Optoelektronischer halbleiterchip
EP2980864B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE112012004806T5 (de) Solarzelle und Fertigungsverfahren für Solarzelle
WO2015189406A1 (de) Optoelektronischer halbleiterchip
DE102018104064A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
EP2580792B1 (de) Strahlungsemittierender halbleiterkörper, verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers und strahlungsemittierendes halbleiterbauelement
WO2016135024A1 (de) Optoelektronisches halbleiterbauelement, verfahren zur herstellung eines elektrischen kontakts und verfahren zur herstellung eines halbleiterbauelements
DE112012001078B4 (de) Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
DE10300949B4 (de) Halbleitervorrichtung mit Herstellungsverfahren dafür
DE102019118681A1 (de) Leistungs-metallisierungsstruktur für halbleitervorrichtungen
WO2023025453A1 (de) Schichtenstapel für einen halbleiterchip, halbleiterchip und verfahren zur herstellung eines schichtenstapels für einen halbleiterchip
DE1236077B (de) Halbleiter-Festkoerperschaltung mit eigener Stromversorgung
DE2524769A1 (de) Photodiode
WO2021037457A1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
DE10261364B4 (de) Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung
WO2018215265A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102017117645A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112021007840T5 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung desselben
WO2015121205A1 (de) Optoelektronisches bauelement mit einer reflektierenden schichtenfolge und verfahren zum erzeugen einer reflektierenden schichtenfolge

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22751028

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE