DE10300949B4 - Halbleitervorrichtung mit Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung mit Herstellungsverfahren dafür Download PDF

Info

Publication number
DE10300949B4
DE10300949B4 DE10300949A DE10300949A DE10300949B4 DE 10300949 B4 DE10300949 B4 DE 10300949B4 DE 10300949 A DE10300949 A DE 10300949A DE 10300949 A DE10300949 A DE 10300949A DE 10300949 B4 DE10300949 B4 DE 10300949B4
Authority
DE
Germany
Prior art keywords
layer
schottky junction
semiconductor
doped
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10300949A
Other languages
English (en)
Other versions
DE10300949A1 (de
Inventor
Hideki Chiyoda Takahashi
Shinji Chiyoda Aono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10300949A1 publication Critical patent/DE10300949A1/de
Application granted granted Critical
Publication of DE10300949B4 publication Critical patent/DE10300949B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitervorrichtung mit
einer ersten Halbleiterschicht (101, 102) eines ersten Leitfähigkeittyps;
zweiten Halbleiterschichten (103) eines zweiten Leitfähigkeittyps, die selektiv in einer Oberfläche der ersten Halbleiterschicht ausgebildet sind;
Schottky-Übergang-Bereichen (104), die in Bereichen der Oberfläche der ersten Halbleiterschicht ausgebildet sind, wo die zweiten Halbleiterschichten nicht ausgebildet sind;
einer Barrierenmetallschicht (105), die auf den zweiten Halbleiterschichten (103) und den Schottky-Übergang-Bereichen (104) ausgebildet ist;
einer ersten Hauptelektrode (106), die auf der Barrierenmetallschicht (105) ausgebildet ist;
einer zweiten Hauptelektrode (107), die auf einer rückseitigen Oberfläche der ersten Halbleiterschicht (101, 102) ausgebildet ist; und
einem Kontaktierungsdraht (108), der auf die erste Hauptelektrode (106) kontaktiert ist an einer Position über zumindest einem der Schottky-Übergangsbereiche (104), so dass die Barrierenmetallschicht (105) zwischen dem Kontaktierungsdraht (108) und dem zumindest einen der Schottky-Übergangsbereiche (104) liegt, wobei
die Schottky-Übergang-Bereiche (104) Platinsilizidschichten beinhalten.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Schottky-Diode mit einem Barrieren-Metall zwischen einer drahtkontaktierten Elektrode und einem Halbleitersubstrat.
  • US 5,101,244 beschreibt die Kombination einer Schottky-Barriere und eines pn-Übergangs, die senkrecht zur Stromrichtung nebeneinanderliegend ausgebildet sind. Insbesondere wird unter einer Schottky-Barriere ein pn-Übergang ausgebildet. Dadurch soll erreicht werden, dass das Anwachsen eines Leckstroms aufgrund eines durch das Drahtbonden verursachten Defektes in der Schottky-Barrierengrenzfläche verhindert werden.
  • US 3,906,540 offenbart eine Metallsilizid-Schottky-Diode, bei der eine Metallsilizidschicht als Grenzschicht zu einem Halbleitersubstrat bei der Ausbildung einer Schottky-Diode verwendet wird. Die Aufgabe des Metallsilizides ist es dabei, eine Reaktion des Metalls des Kontaktes mit dem Silizium des Substrates zu verhindern.
  • 8 ist ein Querschnittsbild einer bekannten Gleichrichterdiode. Eine p-dotierte Anodenschicht 205 ist in einem Si-Substrat auf der oberen Oberfläche einer n–-dotierten Schicht 202 ausgebildet, und eine Anodenelektrode 203 ist auf der oberen Oberfläche der p-dotierten Anodenschicht 205 ausgebildet. Eine n+-dotierte Kathodenschicht 201 ist auf der rückseitigen Oberfläche der n–-dotierten Schicht 202 ausgebildet und eine Kathodenelektrode 204 ist auf der rückseitigen Oberfläche der n+-dotierten Kathodenschicht 201 ausgebildet.
  • 9 zeigt Änderungen des Stroms mit der Zeit, wenn die Diode aus 8 von dem eingeschalteten Zustand in den ausgeschalteten Zustand umgeschaltet wird, d.h. während der Sperrerholung der Diode. Dabei ist IF der Wert des Gleichgewichtsstroms und IRR ist der minimale Wert des Stroms. Die Zeit, während der ein Rückwärtsstrom fließt, wird als Sperrverzögerungszeit TRR bezeichnet. Eine leichtgeneigte Erholung des Stroms von IRR nach Null wird als sanfte Erholung bezeichnet. Obwohl nicht gezeigt, wird während der Sperrverzögerungszeit eine Rückwärtsspannung an die Diode angelegt, und das Produkt aus der Rückwärtsspannung und dem Strom wird als Erholungsverlust bezeichnet.
  • Im allgemeinen ist es für Gleichrichterdioden wünschenswert, einen geringen Gleichgewichtsverlust aufzuweisen, der das Produkt aus der Vorwärtsspannung und dem Strom während des eingeschalteten Zustands ist, um einen geringen Erholungsverlust zu haben und um eine sanfte Erholungskennlinie bereitzustellen.
  • Für obige Anforderungen wurde eine Vielfalt von Diodenstrukturen vorgeschlagen. Ein in 10 dargestellter Aufbau wurde in den Verhandlungen des IEEE International Electron Devices Meeting 1987, S. 658–661 vorgeschlagen. Bei einer Diode mit diesem Aufbau sind die p-dotierten Anodenschichten 205 selektiv in der oberen Hauptoberfläche der n–-dotierten Schicht 202 ausgebildet und Schottky-Übergangs-Bereiche 206 sind in den oberen Bereichen der n–-dotierten Schicht 202 ausgebildet, wo die p-dotierten Anodenschichten 205 nicht ausgebildet sind.
  • Die Anodenelektrode 203 ist auf den oberen Oberflächen der p-dotierten Anodenschichten 205 und der Schottky-Übergang-Bereiche 206 ausgebildet. Die p-dotierte Anodenschicht 205 und die Anodenelektrode 203 sind in ohmschen Kontakt. Die n+-dotierte Kathodenschicht 201 ist auf der rückseitigen Oberfläche der n–-dotierten Schicht 202 ausgebildet, und die Kathodenelektrode 204 ist auf der rückseitigen Oberfläche der n+-dotierten Kathodenschicht 201 ausgebildet.
  • Nun wird der Betrieb der Diode 200 mit dem Aufbau nach 10 beschrieben werden. Wenn eine in Durchlassrichtung gepolte Spannung zwischen die Anodenelektrode 203 und die Kathodenelektrode 204 angelegt und über einen vorbestimmten Schwellwert angehoben wird, gehen zuerst die Schottky-Übergang-Bereiche 206 in den eingeschalteten Zustand. Die Schwellspannung variiert dabei in Abhängigkeit von der Barrierenhöhe des Schottky-Übergangs und ist niedriger als die für die pn-Übergang-Bereiche. Außerdem werden wenige Löcher von den Schottky-Übergang-Bereichen 206 in die n–dotierte Schicht 202 injiziert. Wenn die Anodenspannung weiter erhöht wird, beginnt die Löcherinjektion von den p-dotierten Anodenschichten 205 in die n–dotierten Schicht 202 und bewirkt auch, dass die pn-Übergang-Bereiche in den eingeschalteten Zustand übergehen. Die Diode 200 weist wenige von den Schottky-Übergang-Bereichen 206 in die n–-dotierte Schicht 202 injizierte Löcher auf, und dessen Ladungsträgerdichte in der Nähe der Anode ist entsprechend niedriger als die einer nur aus pn-Übergängen ausgebildeten Diode. Der Wert IRR bei der Sperrerholung wird durch die Ladungsträgerkonzentration in der Nähe der Anode bestimmt. Bei der Diode 200 nach 10 hat eine geringe Ladungsträgerkonzentration in der Nähe der Anode einen geringen Strom IRR zur Folge, wodurch der Erholungsverlust verringert wird und eine sanfte Erholungskennlinie bereitgestellt wird. D.h. die Sperrerholungs-Kennlinie der Diode ist verbessert. Die Diode 200 ermöglicht es auch an die Schottky-Übergang-Bereiche 206 ange legte elektrische Felder abzuschwächen und kann die Durchbruchspannung durch Ausbilden des Durchgriffs einer Verarmungsschicht erhöhen, die sich von den selektiv ausgebildeten Anodenschichten 205 zu den Schottky-Übergang-Bereichen 206 erstreckt.
  • Eine in der Japanischen Offenlegungsschrift JP 58-60577 (1983) offenbarte und in 11 dargestellte Diode hat einen Aufbau, bei dem die Schottky-Übergang-Bereiche 206 der Diode nach 10 durch dünne p-dotierte Anodenschichten 207 mit niedriger Verunreinigungskonzentration ersetzt sind. Diese Diode weist keine darin ausgebildeten Schottky-Übergang-Bereiche auf, und somit ist der Wert IRR nicht so niedrig, wie der für die Diode 200. Folglich ist die Sperrerholungs-Kennlinie schlechter.
  • Ein in der Japanischen Patentschrift JP 2590284 offenbarter und in 12 dargestellter Aufbau, bei dem die p-dotierten Anodenschichten 207 der Diode nach 11 durch die p-dotierten Anodenschichten 208 ersetzt sind, die dünner als die p-dotierten Anodenschichten 207 sind. Die p-dotierten Anodenschichten 208 werden durch Diffusion einer in der Anodenelektrode 203 enthaltenen p-Typ-Verunreinigung gebildet. Diese Diode weist für eine Vorwärtsspannung eine Schottky-Kennlinie auf, da die Schottky-Übergang-Bereiche in der oberen Hauptoberfläche der p-dotierten Anodenschichten 208 ausgebildet sind.
  • Eine in der Japanischen Offenlegungsschrift JP 6-196723 (1994) und in US 5,389,815 offenbarte und in 13 dargestellte Diode wurde vom Erfinder der vorliegenden Erfindung vorgeschlagen, der auf die Ausbildung von Schottky-Übergang-Bereichen 210 in den oberen Bereichen der n–-dotierten Schicht 202 abzielte, wo die p-dotierten Anodenschichten 205 nicht ausgebildet sind, durch Bilden eines Barrierenmetalls 209, wie z.B. TiW, zwischen das Si-Substrat und die Anodenelektrode 203. Je doch hat spätere Forschung gezeigt, dass die Schottky-Übergang-Bereiche 210 in der n–-dotierten Schicht 202 nicht lediglich durch Bilden des Barrierenmetalls 209 aus TiW auf der oberen Oberfläche des Si-Substrats gebildet werden können.
  • Nach der Lehre der Japanischen Patentschrift JP 2590284 weist die Diode 200 nach 10 als ein Leistungsbauelement Defekte auf, die durch Druck an der Grenzfläche zwischen der Anodenelektrode 203 und dem Si-Substrat hervorgerufen werden, wenn Drähte auf die Anodenelektrode 203 kontaktiert werden. Da Elektronen im Leitungsband in diese Defekte fließen, erhöht sich der Leckstrom mit dem Anlegen einer Sperrspannung. Dies erzeugt das Problem der verringerten Durchbruchspannung.
  • Die Diode nach 11 weist keine darin ausgebildeten Schottky-Übergang-Bereiche auf und ist somit hinsichtlich der Sperrerholungs-Kennlinie der Diode 200 nach 10 unterlegen.
  • Die Diode nach 12 erlaubt, obwohl sie die darin ausgebildete Schottky-Übergang-Bereiche 210 aufweist, nur einen geringen Spielraum für den Aufbau aufgrund der sehr geringen Dicke der p-dotierten Anodenschichten 208 und ist dementsprechend schwer herzustellen.
  • Die Diode nach 13 weist keine Schottky-Übergang-Bereiche 210 auf, die darin ausgebildet werden, wenn TiW für das auf der oberen Oberfläche des Si-Substrates ausgebildete Barrierenmetall 209 verwendet wird und weist damit eine schlechte Sperrerholungs-Kennlinie auf. Die Effektivität des Barrieremetalls 209 für bei der Drahtkontaktierung auftretende Defekte ist nicht vorgeschlagen worden in der Japanischen Offenlegungsschrift JP 6-196723 (1994).
  • Die Japanische Offenlegungsschrift JP 2000-261004 hat auch eine Diode mit einem ähnlichen Aufbau wie der nach 13 of fenbart, aber sie hat nicht die Effektivität eines Barrieremetalls für bei der Drahtkontaktierung auftretende Defekte vorgeschlagen.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung und ein Herstellungsverfahren dafür bereitzustellen, wobei die Halbleitervorrichtung eine gute Sperrerholungs-Kennlinie hat und keine Verringerung der Durchbruchspannung, da keine Defekte in der oberen Hauptoberfläche des Si-Substrates auftreten, selbst wenn Drähte auf die Anodenelektrode kontaktiert werden.
  • Die Aufgabe wird erfüllt durch eine Halbleitervorrichtung nach Anspruch 1 und ein Herstellungsverfahren nach Anspruch 4. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Da die Barrierenmetallschicht auf der Oberfläche der ersten Halbleiterschicht ausgebildet ist, treten selbst mit dem durch die Drahtkontaktierung ausgeübten Druck keine Defekte in der Oberfläche der ersten Halbleiterschicht auf. Dies hält eine hohe Durchbruchspannung aufrecht.
  • Weitere Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • Von den Figuren zeigen:
  • 1 eine Zeichnung, die den Aufbau einer Diode gemäß einer ersten Ausführungsform darstellt;
  • 2 eine Zeichnung, die den Aufbau einer Diode gemäß einer zweiten Ausführungsform darstellt;
  • 3 bis 7 Zeichnungen, die das Herstellungsverfahren einer Diode gemäß einer dritten Ausführungsform darstellt;
  • 8 eine Zeichnung, die eine herkömmliche Diode darstellt;
  • 9 eine Zeichnung, die Änderungen des Stroms mit der Zeit bei einer bekannten Diode darstellt; und
  • 10 bis 13 Zeichnungen, die bekannte Diodenstrukturen darstellen.
    •
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Diode 100 nach einer ersten Ausführungsform der vorliegenden Erfindung. In der oberen Hauptoberfläche einer n–-dotierten Schicht 102 sind p-dotierte Anodenschichten 103 selektiv ausgebildet. In den oberen Bereichen der n–-dotierten Schicht 102, wo keine p-dotierten Anodenschichten 103 geformt sind, sind Schottky-Übergang-Bereiche 104 ausgebildet. Die Schottky-Übergang-Bereiche 104 beinhalten eine Silizidschicht, die durch Einbringen einer Verunreinigung, wie z.B. Platin, dessen Barrierenhöhe geringer ist als die von Silizium, gebildet werden. Diese Silizidschicht bilden Schottky-Übergänge mit der n–-dotierten Schicht 102.
  • Während die n–-dotierte Schicht 102 und die Silizidschicht einen Schottky-Kontakt bilden, bilden p-dotiertes Silizium mit einer hohen Verunreinigungskonzentration und eine Silizidschicht keinen Schottky-Kontakt. Somit wird, selbst wenn Silizidschichten in den oberen Bereichen der p-dotierten Anodenschicht 103 ausgebildet sind, kein Schottky-Übergang-Bereich 104 in den oberen Hauptoberflächen den p-dotierten Anodenschichten 103 gebildet. Daher können Silizidschichten in den oberen Bereichen der p-dotierten Anodenschichten 103 (wahlweise) gebildet werden oder nicht.
  • Auf den oberen Oberflächen der p-dotierten Anodenschichten 103 und den Schottky-Übergang-Bereichen 104 wird ein Barrierenmetall 105, wie z.B. TiW gebildet.
  • Wenn das Barrierenmetall 105 aus TiW ausgebildet ist, ist es notwendig Silizidschichten in der Oberfläche der n–-dotierten Schicht 102 für die Bildung der Schottky-Übergang-Bereiche 104 zu bilden, da TiW und n–-dotiertes Silizium keinen Schottky-Kontakt bilden. Auf der anderen Seite, wenn das Barrierenmetall aus Metall ausgebildet ist, das einen Schottky-Kontakt mit n–-dotierten Silizium bildet, können die Schottky-Übergang-Bereiche 104 in der Oberfläche der n–-dotierten Schicht 102 gebildet werden ohne dass die Notwendigkeit besteht eine Silizidschicht zu bilden.
  • Auf der oberen Oberfläche des Barrierenmetalls 105 ist eine Anodenelektrode 106 ausgebildet. Eine n+-dotierte Kathodenschicht 101 ist auf der rückseitigen Oberfläche der n–-dotierten Schicht 102 ausgebildet und eine Kathodenelektrode 107 ist auf der rückseitigen Oberfläche der n+-dotierten Kathodenschicht 101 ausgebildet. Weiter ist ein Kontaktierungsdraht 108 auf die obere Oberfläche der Anodenelektrode 106 kontaktiert (bzw. gebondet).
  • Nun wird der Betrieb der Diode 100 mit dem Aufbau nach 1 beschrieben werden. Wenn eine vorwärtsgepolte Anodenspannung zwischen die Anodenelektrode 106 und die Kathodenelektrode 107 angelegt wird und über einen vorbestimmte Schwellenwert angehoben wird, gehen die Schottky-Übergang-Bereiche 104 zuerst in den eingeschalteten Zustand. Die Schwellenspannung variiert dabei in Abhängigkeit von der Barrierenhöhe des Schottky-Übergangs und ist niedriger als der für die pn-Übergang- Bereiche. Außerdem werden wenige Löcher von den Schottky-Übergang-Bereichen 104 in die n–-dotierte Schicht 102 injiziert. Wenn die Anodenspannung weiter erhöht wird, beginnt die Löcherinjektion von der p-dotierten Anodenschicht 103 in die n–-dotierte Schicht 102 und bewirkt auch, dass die pn-Übergang-Bereiche in den eingeschalteten Zustand gehen. Die Diode 100 hat wenige Löcher, die von den Schottky-Übergang-Bereichen 104 in die n–-dotierte Schicht 102 injiziert werden, und dementsprechend ist die Ladungsträgerkonzentration in der Nähe der Anode niedriger als die bei einer nur aus pn-Übergängen ausgebildeten Diode. Der wert IRR bei der Sperrerholung ist durch die Ladungsträgerkonzentration in der Nähe der Anode bestimmt. Bei der Diode 100 nach 1 hat eine geringe Ladungsträgerkonzentration in der Nähe der Anode einen geringen Wert IRR zur Folge, wobei der Erholungsverlust verringert wird und eine sanfte Erholungs-Kennlinie bereitgestellt wird. D.h. die Sperrerholungs-Kennlinie der Diode ist verbessert. Die Diode 100 kann auch an die Schottky-Übergang-Bereiche 104 angelegte elektrische Felder abschwächen und kann die Durchbruchspannung erhöhen durch Bereitstellen des Durchgriffs einer Verarmungsschicht, die sich von den selektiv gebildeten p-dotierten Anodenschichten 103 zu den Schottky-Übergang-Bereichen 104 erstreckt.
  • Bei diesem Aufbau werden die Schottky-übergang-Bereiche 104 geschützt durch das Bilden des Barrierenmetalls 105 auf der oberen Oberfläche des Siliziumsubstrats. Damit wird, selbst wenn der Kontaktierungsdraht 108 an die Anodenelektrode 106 kontaktiert wird um die Diode als Leistungsbauelement zu verwenden, kein Defekt durch den ausgeübten Druck in den Schottky-Übergang-Bereichen 104 verursacht. Um dies zu verifizieren wurden 43 Dioden-Chips mit diesem Aufbau, von denen jeder 17 mm mal 10 mm misst, vorbereitet und 20 Aluminiumdrähte von 400 μm werden an jeden der Chips kontaktiert (bzw. gebondet). Das Barrierenmetall 105 wird aus TiW mit einer Dicke von etwa 150 nm gebildet. Beim Messen eines Leckstroms vor und nach dem Kontaktieren zeigt keiner der Chips einen Anstieg des Leckstroms. Dies wird auf die Tatsache zurückgeführt, dass das Barrierenmetall 105 die Schottky-Übergang-Bereiche 104 vor dem beim Drahtkontaktieren ausgeübten Druck schützt.
  • Auch verringern bei diesem Aufbau der Gebrauch von Platin als Verunreinigung und der Gebrauch von TiW als Barrierenmetall 105 die Kontaktwiderstände zwischen den Silizidschichten oder dem Barrierenmetall 105 und den p-dotierten Anodenschichten 103. Um diesen Effekt zu bestätigen werden Kontaktwiderstände zwischen den p-dotierten Anodenschichten 103 mit einem Kontaktloch von 10 μm × 10 μm und der Anodenelektrode 106 gemessen. Die Anodenelektrode 106 wird aus Al mit einem geringen Gehalt an Si gebildet. Wenn weder das Barrierenmetall 105 noch die Silizidschicht gebildet werden, variiert der gemessene Wert von 3 bis 7 kΩ und ist groß. Auf der anderen Seite variiert der gemessene Wert wenig und ist gering, wenn das Barrierenmetall 105 aus TiW und die Platinsilizidschichten gebildet werden: z.B. etwa 2 kΩ; d.h. der Kontaktwiderstand ist gering und stabil.
  • Zweite Ausführungsform
  • 2 ist eine Querschnittsansicht einer Diode 110 nach einer zweiten Ausführungsform der vorliegenden Erfindung, wobei Platin als Lebenszeitverkürzer in die n–-dotierte Schicht 102 der in 1 dargestellten Diode 100 diffundiert ist. Bei einigen Diffusionstechniken kann Platin in das gesamte Si-Substrat 109 einschließlich der n+-dotierten Kathodenschicht, der n–-dotierten Schicht 102, der p-dotierten Anodenschicht 103 und den Schottky-übergang-Bereichen 104 diffundiert werden. Jedoch kann Platin in andere Bereiche als die n–-dotierte Schicht 102 diffundiert werden oder auch nicht, da die Ladungsträger-Lebenszeit nur für die n–-dotierte Schicht 102 ein Problem wird.
  • Obwohl die Diffusion von Platin als Lebenszeitverkürzer die Ladungsträger-Lebenszeit in der n–-dotierten Schicht 102 verkürzt und den Gleichgewichtsverlust während des eingeschalteten Zustands erhöht, kann es die Sperrverzögerungszeit TRR verkürzen und somit den Erholungsverlust verringern. Somit kann durch Erhöhen oder Verringern der Menge an diffundiertem Platin der Gesamtverlust für jeden einzelnen Produkttyp auf ein Minimum kontrolliert werden.
  • Wenn die in den Schottky-Übergang-Bereichen ausgebildeten Silizidschichten Platinsilizidschichten sind, kann die Bildung von Silizidschichten und der Zugabe eines Lebenszeitverkürzers gleichzeitig durchgeführt werden. Dies verringert die Anzahl von Verfahrensschritten bei dem Herstellungsverfahren.
  • Dritte Ausführungsform
  • Nun wird ein bevorzugtes Herstellungsverfahren für die bei der ersten und der zweiten Ausführungsform beschriebenen Dioden 100 und 110 mit Bezug auf 3 bis 7 beschrieben werden.
  • Zuerst wird wie in 3 dargestellt ein Silizium-Substratwafer vorbereitet, der eine n+-dotierte Siliziumschicht als n+-dotierte Kathodenschicht 101 und eine n–-dotierte Siliziumschicht als n–-dotierte Anodenschicht umfasst. Der Siliziumwafer wird eingeteilt in erste Abschnitte Z1, wo die p-dotierten Anodenschichten 103 in einem späteren Verfahrensschritt gebildet werden, und in zweite Abschnitte 2, wo die p-dotierten Anodenschichten 103 nicht gebildet werden.
  • Dann werden wie in 4 dargestellt die Oberflächen der zweiten Abschnitte Z2 mit einem Photolack bedeckt (nicht dargestellt) und p-Typ-Verunreinigungsionen werden von oberhalb der n–-dotierten Schicht 102 implantiert, woraufhin der Photolack entfernt wird. Damit werden die p-dotierten Anodenschichten 103 in den oberen Hauptoberflächen der ersten Abschnitte Z1 der n–-dotierten Schicht 102 gebildet.
  • Dann wird, wie in 5 dargestellt, eine Verunreinigung, wie z.B. Platin von oberhalb der n–-dotierten Schicht 102 hinzugegeben, um damit die Schottky-Übergang-Bereiche 104 einschließlich der Silizidschichten in der Nähe der Oberflächen der zweiten Abschnitte Z2 der n–-dotierten Schicht 102 zu bilden.
  • Zu diesem Zeitpunkt werden auch Silizidschichten in der Nähe der Oberflächen der p-dotierten Anodenschichten 103 in den ersten Abschnitten Z1 gebildet. Jedoch wird kein Schottky-Übergang-Bereich 104 in der Nähe der Oberflächen der p-dotierten Anodenschichten 103 gebildet, da das p-dotierte Silizium der p-dotierten Anodenschichten 103 eine hohe Verunreinigungs-Konzentration aufweist und damit keinen Schottky-Kontakt mit den Silizidschichten bildet. Somit können Silizidschichten innerhalb der p-dotierten Anodenschichten 103 (wahlweise) existieren oder nicht.
  • Wenn Platin als eine Verunreinigung verwendet wird, kann das hinzugefügte Platin auch als ein Lebenszeitverkürzer verwendet werden, indem es in das Si-Substrat diffundiert wird (im Fall der Diode 110). Wenn ein anderes Metall als Platin als Verunreinigung verwendet wird, kann Platin separat durch Sputtern hinzugefügt und anschließend diffundiert werden um als Lebenszeitverkürzer verwendet zu werden.
  • Dann wird wie in 6 dargestellt das Barrierenmetall 105 z.B. aus TiW auf dem gesamten Si-Substrat aufgebracht.
  • Wenn das Barrierenmetall aus TiW ausgebildet ist, ist es in 5 notwendig Silizidschichten in der Oberfläche der n–-dotierten Schicht 102 zum Bilden von Schottky-Übergang- Bereichen 104 zu bilden, da TiW und n–-dotiertes Silizium keinen Schottky-Kontakt bilden. Wenn das Barrierenmetall 105 aus einem Metall gebildet wird, das mit der n–-dotiertem Silizium einen Schottky-Kontakt bildet, können die Schottky-Übergang-Bereiche 104 in der Oberfläche der n–-dotierten Schicht 102 gebildet werden ohne die Notwendigkeit des Bildens von Silizidschichten.
  • Dann wird wie in 7 dargestellt die Anodenelektrode 106 auf der oberen Oberfläche des Barrierenmetalls 105 gebildet und die Kathodenelektrode 107 wird auf der rückseitigen Oberfläche der n+-dotierten Kathodenschicht 101 gebildet. Außerdem werden Drähte auf die Anodenelektrode 106 kontaktiert, womit die Dioden 100 und 110 fertig gestellt werden.

Claims (6)

  1. Halbleitervorrichtung mit einer ersten Halbleiterschicht (101, 102) eines ersten Leitfähigkeittyps; zweiten Halbleiterschichten (103) eines zweiten Leitfähigkeittyps, die selektiv in einer Oberfläche der ersten Halbleiterschicht ausgebildet sind; Schottky-Übergang-Bereichen (104), die in Bereichen der Oberfläche der ersten Halbleiterschicht ausgebildet sind, wo die zweiten Halbleiterschichten nicht ausgebildet sind; einer Barrierenmetallschicht (105), die auf den zweiten Halbleiterschichten (103) und den Schottky-Übergang-Bereichen (104) ausgebildet ist; einer ersten Hauptelektrode (106), die auf der Barrierenmetallschicht (105) ausgebildet ist; einer zweiten Hauptelektrode (107), die auf einer rückseitigen Oberfläche der ersten Halbleiterschicht (101, 102) ausgebildet ist; und einem Kontaktierungsdraht (108), der auf die erste Hauptelektrode (106) kontaktiert ist an einer Position über zumindest einem der Schottky-Übergangsbereiche (104), so dass die Barrierenmetallschicht (105) zwischen dem Kontaktierungsdraht (108) und dem zumindest einen der Schottky-Übergangsbereiche (104) liegt, wobei die Schottky-Übergang-Bereiche (104) Platinsilizidschichten beinhalten.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Barrierenmetallschicht (105) aus einer Legierung aus Titan und Wolfram ausgebildet ist.
  3. Halbleitervorrichtung nach einem der Ansprüche 1 bis 2, bei der die erste Halbleiterschicht (101, 102) Platin als Lebenszeitverkürzer enthält.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: (a) Vorbereiten einer ersten Halbleiterschicht (101, 102) eines ersten Leitfähigkeittyps; (b) selektives Bilden von zweiten Halbleiterschichten (103) eines zweiten Leitfähigkeittyps in einer Oberfläche der ersten Halbleiterschicht (101, 102); (c) Bilden von Schottky-Übergang-Bereichen (104) in Bereichen der Oberfläche der ersten Halbleiterschicht (101, 102), wo keine zweiten Halbleiterschichten ausgebildet sind; (d) Bilden einer Barrieremetallschicht (105) auf den zweiten Halbleiterschichten (103) und den Schottky-Übergang-Bereichen (104); (e) Bilden einer ersten Hauptelektrode (106) auf der Barrierenmetallschicht (105); (f) Bilden einer zweiten Hauptelektrode (107) in einer rückseitigen Oberfläche der ersten Halbleiterschicht (101, 102); und (g) Kontaktieren eines Kontaktierungsdrahtes (108) auf der ersten Hauptelektrode (106) an einer Position über zumindest einem der Schottky-Übergangsbereiche (104), so dass die Barrierenmetallschicht (105) zwischen dem Kontaktierungsdraht (108) und dem zumindest einen der Schottky-Übergangsbereiche (104) liegt, wobei. der Schritt (c) den Schritt des Bildens der Platinsilizidschichten enthält.
  5. Verfahren nach Anspruch 4, bei dem der Schritt (d) den Schritt des Bildens einer Legierungsschicht aus Titan und Wolfram beinhaltet.
  6. Verfahren nach einem der Ansprüche 4 bis 5 mit dem Schritt: Diffundieren von Platin als Lebenszeitverkürzer in die erste Halbleiterschicht (101, 102).
DE10300949A 2002-05-22 2003-01-13 Halbleitervorrichtung mit Herstellungsverfahren dafür Expired - Fee Related DE10300949B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002147227A JP2003338620A (ja) 2002-05-22 2002-05-22 半導体装置およびその製造方法
JP2002/147227 2002-05-22

Publications (2)

Publication Number Publication Date
DE10300949A1 DE10300949A1 (de) 2003-12-11
DE10300949B4 true DE10300949B4 (de) 2006-10-12

Family

ID=29545168

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10300949A Expired - Fee Related DE10300949B4 (de) 2002-05-22 2003-01-13 Halbleitervorrichtung mit Herstellungsverfahren dafür

Country Status (4)

Country Link
US (1) US6838744B2 (de)
JP (1) JP2003338620A (de)
KR (1) KR100491851B1 (de)
DE (1) DE10300949B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936905B2 (en) * 2003-04-24 2005-08-30 Shye-Lin Wu Two mask shottky diode with locos structure
US7238976B1 (en) * 2004-06-15 2007-07-03 Qspeed Semiconductor Inc. Schottky barrier rectifier and method of manufacturing the same
JP2006210667A (ja) * 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
CN101361194B (zh) * 2005-12-27 2010-12-22 美商科斯德半导体股份有限公司 用于快速恢复整流器结构的装置及方法
JP2007194514A (ja) * 2006-01-23 2007-08-02 Mitsubishi Electric Corp 半導体装置の製造方法
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
JP2012174878A (ja) * 2011-02-22 2012-09-10 Hitachi Ltd 半導体装置、及びそれを用いた装置
CN115799067A (zh) * 2023-02-07 2023-03-14 深圳市威兆半导体股份有限公司 高压快恢复二极管的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPS5860577A (ja) * 1981-10-07 1983-04-11 Hitachi Ltd 半導体装置
US5101244A (en) * 1990-02-28 1992-03-31 Hitachi, Ltd. Semiconductor schottky device with pn regions
JPH06196723A (ja) * 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000261004A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214660A (ja) * 1986-03-17 1987-09-21 Toshiba Corp 半導体装置
US4752813A (en) * 1986-08-08 1988-06-21 International Business Machines Corporation Schottky diode and ohmic contact metallurgy
US5580808A (en) * 1992-07-30 1996-12-03 Canon Kabushiki Kaisha Method of manufacturing a ROM device having contact holes treated with hydrogen atoms and energy beam
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6455403B1 (en) * 1999-01-04 2002-09-24 Taiwan Semiconductor Manufacturing Company Shallow trench contact structure to solve the problem of schottky diode leakage

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPS5860577A (ja) * 1981-10-07 1983-04-11 Hitachi Ltd 半導体装置
US5101244A (en) * 1990-02-28 1992-03-31 Hitachi, Ltd. Semiconductor schottky device with pn regions
JP2590284B2 (ja) * 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
JPH06196723A (ja) * 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5389815A (en) * 1992-04-28 1995-02-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor diode with reduced recovery current
JP2000261004A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B.J.BALIGA und H.-R.CHANG: The Merged P-I-N Schottky (MPS) Rectifier: A High-Voltage, High-Speed Power Diode, in: IEDM 1987, S. 658-661 *

Also Published As

Publication number Publication date
KR20030091659A (ko) 2003-12-03
US20030218230A1 (en) 2003-11-27
DE10300949A1 (de) 2003-12-11
KR100491851B1 (ko) 2005-05-27
JP2003338620A (ja) 2003-11-28
US6838744B2 (en) 2005-01-04

Similar Documents

Publication Publication Date Title
DE19824514B4 (de) Diode
EP1592076B1 (de) Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
EP2596532B1 (de) Optoelektronisches bauelement
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE102015103211B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen
EP1749317B1 (de) Verfahren zur herstellung eines bereichs mit reduzierter elektrischer leitfähigkeit innerhalb einer halbleiterschicht und optoelektronisches halbleiterbauelement
DE10300949B4 (de) Halbleitervorrichtung mit Herstellungsverfahren dafür
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE3509441A1 (de) Halbleiterlaser-chip
DE102014114674A1 (de) Strahlungsemittierender Halbleiterchip
EP0551625B1 (de) Leistungsdiode
EP1139432A2 (de) Schottky-Diode
DE19905526C2 (de) LED-Herstellverfahren
DE3103785C2 (de)
DE102018124341B4 (de) Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
WO2016050561A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE112019007795T5 (de) Halbleitervorrichtung
DE10303942B4 (de) Herstellungsverfahren für eine PN-Sperrschicht-Diodenvorrichtung, und eine PN-Sperrschicht-Diodenvorrichtung
WO2023025453A1 (de) Schichtenstapel für einen halbleiterchip, halbleiterchip und verfahren zur herstellung eines schichtenstapels für einen halbleiterchip
DE1564146A1 (de) Halbleiterbauelement und Verfahren zum Herstellen
DE10308322B4 (de) Verfahren zum Herstellen eines elektrischen Kontaktbereiches auf einer Halbleiterschicht und Bauelement mit derartigem Kontaktbereich
DE102015108056A1 (de) Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE20320295U1 (de) Bauelement mit einem elektrischen Kontaktbereich auf einer Halbleiterschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801