WO2015189406A1 - Optoelektronischer halbleiterchip - Google Patents

Optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2015189406A1
WO2015189406A1 PCT/EP2015/063204 EP2015063204W WO2015189406A1 WO 2015189406 A1 WO2015189406 A1 WO 2015189406A1 EP 2015063204 W EP2015063204 W EP 2015063204W WO 2015189406 A1 WO2015189406 A1 WO 2015189406A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
layer sequence
semiconductor chip
mirror
Prior art date
Application number
PCT/EP2015/063204
Other languages
English (en)
French (fr)
Inventor
Alexander F. PFEUFFER
Norwin Von Malm
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112015002796.3T priority Critical patent/DE112015002796B4/de
Priority to CN201580031345.6A priority patent/CN106463579B/zh
Priority to US15/315,376 priority patent/US9917230B2/en
Publication of WO2015189406A1 publication Critical patent/WO2015189406A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • Optoelectronic Semiconductor Chip An optoelectronic semiconductor chip is specified.
  • An object to be solved is to specify a particularly efficient and age-stable semiconductor chip. This task is characterized by the characteristics of the independent
  • Advantageous embodiments and developments are the subject of the dependent claims
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m Ga m N, or a phosphide compound semiconductor material such as Al n In] __ n _ m Ga m P , or also a arsenide compound semiconductor material such as Al is n In] __ n _ m m Ga as, where in each case 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ . 1
  • the semiconductor layer sequence may have dopants and additional constituents. For the sake of simplicity, however, only the essential components of
  • Crystal lattice of the semiconductor layer sequence ie Al, As,
  • the semiconductor layer sequence is preferably based on AlInGaN.
  • the semiconductor layer sequence comprises at least one active layer which is used to generate an electromagnetic layer
  • the active layer contains at least one pn junction and / or at least one quantum well structure.
  • a radiation generated by the active layer in operation is in particular in the
  • Spectral range between 400 nm and 800 nm inclusive.
  • a lower contact element is applied on the underside of the semiconductor layer sequence. On the top is then an upper one
  • the upper contact element and / or the lower contact element are preferably each ohmic conductive and serve to impress current in the
  • Contact element are, for example, in indirect, preferably in direct contact with
  • Contact element may, for example, a metallic material, such as gold, silver, aluminum, platinum, titanium or a
  • the contact elements may also comprise or consist of a transparent conductive oxide.
  • Transparent conductive oxides English transparent conductive oxides, short TCO, are usually metal oxides such as zinc oxide,
  • Tin oxide Tin oxide, cadmium oxide, titanium oxide, indium oxide or
  • ITO Indium tin oxide
  • ACO aluminum zinc oxides
  • IZO indium zinc oxides
  • Contact elements have both a metal and a TCO, for example, the contact elements are then formed in multiple layers with at least one metallic layer and at least one TCO layer.
  • a current distribution element is mounted on the underside of the semiconductor layer sequence.
  • the current distribution element is in particular provided for distributing current during operation along the underside of the semiconductor layer sequence, preferably distributing it evenly.
  • Through-vias are in direct contact with the power distribution element, so that power without having to cross materials between the
  • Power distribution element and the vias can flow.
  • the power distribution element and the vias can flow.
  • Through-holes can be the same or different
  • the vias traverse the
  • the plated-through holes are preferably not in direct electrical contact with the active layer. This means in particular, that current from the plated-through holes can not flow to the active layer without having to pass through further layers, for example further semiconductor layers.
  • an insulating material may be disposed between the vias and the active layer for this purpose.
  • the current can then be performed at least partially via first of the vias to the bottom. At the bottom, the current is preferably distributed by means of the current distribution element along the underside. Subsequently, the current can be conducted via the second of the plated-through holes in the direction of the upper side, where it returns to the semiconductor layer sequence
  • the resistance of the current distribution element in the direction parallel to the bottom is, for example, at most 1/100 or at most 1/10000 or at most 1/100000 of the resistance of
  • the semiconductor layer sequence with a bottom side and an underside opposite the bottom side. Seen from the underside, the semiconductor layer sequence has a first layer of a first conductivity type, an active layer for generating electromagnetic radiation and a second layer
  • the semiconductor chip comprises a on the
  • Semiconductor layer sequence is injected.
  • the present invention makes particular use of the idea of specifying an optoelectronic semiconductor chip which is contacted both from the top side and from the bottom side. Because of the upper side preferably generated in the semiconductor layer sequence electromagnetic
  • the upper may be preferred metallic contact element absorb little radiation. Therefore, the upper contact element should preferably cover only a small area of the upper side. In order nevertheless to achieve a good current distribution within the semiconductor layer sequence, via the upper contact element in the
  • Semiconductor layer sequence is injected.
  • the current distribution which is necessary for a homogeneous light emission of the semiconductor chip, thus occurs predominantly on the underside of the semiconductor layer sequence.
  • the plated-through holes can be partially or completely surrounded by a material of the semiconductor layer sequence.
  • the vias are formed at least partially in the form of holes in the semiconductor layer sequence. This means in particular that in the lateral direction parallel to the active layer, the plated-through holes can be partially or completely surrounded by a material of the semiconductor layer sequence.
  • the vias are formed at least partially in the form of holes in the semiconductor layer sequence. This means in particular that in the lateral direction parallel to the active layer, the plated-through holes can be partially or completely surrounded by a material of the semiconductor layer sequence.
  • the plated-through holes are preferably filled with a conductive material for current conduction.
  • the conductive material may be a reflective metal, such as silver,
  • the current distribution element formed in this way covers, for example, at least 60%, preferably at least 80%, particularly preferably at least 90% of the underside of the semiconductor layer sequence. But it is also possible that at most 60% or at most 50% or at most 40% of the underside are covered by the power distribution element, since then also a sufficient
  • Power distribution element can be next to or instead
  • Metallic materials also have or consist of TCO materials.
  • TCO materials are conceivable that the
  • Vias and / or the power distribution element have multiple layers of TCO and metal.
  • the active layer of the semiconductor chip is designed to be continuous. In this case, however, the active layer can have interruptions which, for example, are penetrated by the active layer
  • the active layer preferably extends along the entire lateral
  • the lateral extent of the semiconductor chips and / or the semiconductor layer sequence parallel to the active layer is, for example, at least 200 ⁇ m or at least 500 ⁇ m or at least 700 ⁇ m. Alternatively or additionally, the lateral extent of the semiconductor chip is at most 5 mm or at most 2.5 mm or at most 1 mm.
  • a first mirror layer is mounted on the underside of the semiconductor layer sequence.
  • the first mirror layer can be the lower one
  • the mirror layer is therefore preferably in direct contact with the
  • Semiconductor layer sequence is in one
  • the power distribution element is thus at least some
  • the first mirror layer is arranged at least partially between the plated-through holes in a plan view of the upper side.
  • Through holes are thus partially or completely surrounded by the first mirror layer in plan view. According to at least one embodiment, the
  • the side surfaces limit the semiconductor layer sequence, preferably also the semiconductor chip, in the lateral direction.
  • the first mirror layer and / or the current distribution element project beyond the first
  • the outer edges are defined as those edges which lie in the lateral direction in each case closest to the side surfaces of the semiconductor layer sequence.
  • some or all of the outer edges of the first mirror layer are at least 2 ⁇ m, preferably at least 5 ⁇ m, particularly preferably at least 10 ⁇ m closer to the side surfaces of the semiconductor layer sequence than the outer edges of the current distribution element.
  • the first mirror layer and the current distribution element are preferably at different electrical
  • Power distribution element are retracted relative to the outer edges of the first mirror layer, the field strength
  • Silver migration reduces, which in turn increases the life of the semiconductor chip.
  • the bottom surfaces may be parallel to the active layer.
  • Semiconductor layer sequence produced that is, current can be injected from the vias through the bottom surface in the semiconductor layer sequence or vice versa.
  • the bottom surfaces are in direct or indirect contact with the semiconductor layer sequence.
  • the insulating layer preferably also isolates the first one
  • the insulating layer for example, between the first mirror layer and the
  • the insulation layer is preferably in direct contact with the plated-through holes, the current distribution element and the first mirror layer.
  • the insulation layer preferably has one
  • radiolucent and / or clear material or consists thereof are examples thereof.
  • the radiolucent and / or clear material or consists thereof are examples thereof.
  • Insulation layer a nitride, such as silicon nitride or an oxide, such as silicon oxide. Furthermore, due to the production, the insulation layer itself may be formed from two individual insulation layers. A first insulation layer is for example on the
  • Insulation layer is preferably formed of silicon dioxide.
  • Side surfaces of the power distribution element and the first insulation layer may include a second insulation layer be applied, which is preferably formed of silicon nitride.
  • a carrier is applied to the underside of the semiconductor layer sequence, which carrier is in particular electrically conductively connected to the first mirror layer.
  • the carrier is preferably not in direct contact with the semiconductor layer sequence, but is separated from the semiconductor layer sequence by the first mirror layer and the first current distribution element. So that the carrier can be electrically conductively connected to the first mirror layer, the insulation layer possibly applied to the sides of the first mirror layer facing away from the semiconductor layer sequence has interruptions or recesses at one or more points. Current can flow unhindered from the carrier to the first mirror layer via these recesses in the insulation layer.
  • the carrier is, for example, a semiconductor carrier which
  • the support preferably has a highly doped one
  • the carrier is preferably also responsible for the mechanical stability of the semiconductor chip and makes the semiconductor chip self-supporting.
  • a second mirror layer is disposed between the first mirror layer and the carrier.
  • the second mirror layer may in turn comprise or be formed from a reflective metal, such as silver, aluminum, gold or titanium.
  • a reflective metal such as silver, aluminum, gold or titanium.
  • TCO Materials or combinations of TCO materials and metallic materials conceivable.
  • Mirror layer predominantly or completely formed of a different material than the first mirror layer. If the first mirror layer is formed, for example, from silver, then the second mirror layer may preferably be formed from aluminum.
  • the insulating layer electrically isolated from the power distribution element.
  • the second insulating layer isolates the current distributing element and the second mirror layer from each other, the second one
  • Insulating layer can be in direct contact with both the power distribution element and with the second mirror layer. Preference is given to the second mirror layer
  • the second mirror layer may, for example, via the breaks or recesses in the insulating layer with the first mirror layer
  • the second mirror layer is preferably applied flat on the underside of the semiconductor layer sequence.
  • the carrier can be applied to the second mirror layer by means of a solder material.
  • the solder material is preferably a gold-free solder.
  • the second Mirror layer can also be used together with a Lotsperre
  • the first covers
  • Mirror layer in plan view of the bottom at least 60%, preferably at least 80%, more preferably at least 90% of the bottom of the semiconductor layer sequence. But it is also possible that at most 60% or at most 50% or at most 40% of the underside are covered by the first mirror layer.
  • the first mirror layer is preferably used to produce a majority of those produced in the active layer
  • the upper side of the semiconductor layer sequence is provided with structures
  • Semiconductor layer sequence is generated, is decoupled.
  • the structures can be designed in the form of a roughening and serve to efficiently decouple the radiation generated in the semiconductor layer sequence.
  • a preferably radiation-transmissive and / or clear-sighted one is on the upper side and on side surfaces of the semiconductor layer sequence
  • the passivation layer protects the semiconductor material against external influences such as the ingress of moisture.
  • the passivation layer encapsulates preferably all exposed sides of the
  • Passivation also have several individual layers.
  • one or more or all of the passivation layers are formed of silicon nitride or comprise silicon nitride.
  • Vias have a lateral extent of at least 20 ym or at least 40 ym or at least 60 ym. Alternatively or additionally, the lateral extent of the
  • the distance between two adjacent vias for some or all vias is at least 100 ym or at least 120 ym or at least 150 ym. Alternatively or additionally, the distance between two adjacent vias for some or all vias
  • the distance is understood in particular to be the lateral distance parallel to the active layer.
  • the through-contacts take, for example, not more than 20% or at most 10% or at most 5% of the top surface in top view on the top
  • the plated-through holes occupy at least 1% or at least 2% or at least 4% of the area of the upper side. According to at least one embodiment, between the second layer of the semiconductor layer sequence and the
  • a current spreading layer highly doped with the second conductivity type is mounted.
  • the high doped current spreading layer has, for example, the same semiconductor material as the second layer, preferably has a particularly high conductivity, in particular transverse conductivity, and can distribute the current efficiently over the lateral extent of the semiconductor layer sequence.
  • the vias and / or the upper contact element protrude into the current spreading layer, that is, current can flow directly between the vias and the current spreading layer, without further,
  • the resistance of the current spreading layer in the direction parallel to the bottom is, for example, at least 10 times or 1000 times or 100000 times larger than that
  • Current spreading layer for example, at least 10 times or 1000 times or 100000 times larger than the transverse conductivity of the remaining semiconductor layer sequence.
  • Power distribution element provides in the
  • the current spreading layer may have the same semiconductor material as the second layer and may be doped more heavily than the second layer.
  • some, preferably all plated-through holes have the same diameter.
  • the plated-through holes it is possible for the plated-through holes to be in the form of a matrix, in particular lattice-like, are arranged to ensure a uniform distribution of current.
  • the first of the plated-through holes has a larger lateral extent than the second of the plated-through holes.
  • Through-contacts are preferably arranged closer to the upper contact element than the second of the
  • a mirror element is arranged on the underside of the semiconductor layer sequence, which is at least partially hidden in top view of the upper side of the upper contact element.
  • the mirror element is preferably not in direct electrical
  • the mirror element nevertheless reflects radiation arriving from the semiconductor layer sequence back toward the top side.
  • Semiconductor chip another via, which extends from the power distribution element in the semiconductor layer sequence.
  • the further via is at least partially from the top
  • Through-hole is in section directly below arranged the upper contact element. Current injected from the upper contact element into the semiconductor layer sequence can thereby be produced very quickly, ie without much
  • FIGS 1 and 3 are schematic representations of
  • Embodiments of a semiconductor chip described herein in cross-sectional view Embodiments of a semiconductor chip described herein in cross-sectional view.
  • FIGS. 2A to 2E are schematic representations of one here
  • a semiconductor chip 100 is shown in sectional view.
  • the semiconductor chip has a semiconductor layer sequence 1 with a lower side 10 and an upper side 14 opposite the lower side 10.
  • a second layer 13 of a second conductivity type is applied.
  • an active layer 12 is also formed. Between the second layer 13 and the top 14 is located also a current spreading layer 112.
  • Semiconductor layer sequence 1 may be, for example, GaN
  • the first layer 11 is, for example, a p-type
  • the second layer 13 an n-type
  • the first layer 11 is, for example, a p-type
  • the second layer 13 an n-type
  • Current spreading layer 112 is a highly doped n-type
  • the upper side 14 of the semiconductor layer sequence 1 in FIG. 1 is a radiation decoupling surface that is more efficient
  • Semiconductor layer sequence 1 are with a
  • a metal such as gold, silver or titanium
  • the upper contact element 3 is also in direct contact with the semiconductor layer sequence 1.
  • a lower contact element 2 is further arranged on the underside 10 of the semiconductor layer sequence 1.
  • the lower contact element 2 is formed as a first mirror layer 6, which is applied flat on the underside 10.
  • the first mirror layer 6 is formed, for example, from silver.
  • Mirror layer 6 at least partially between the Power distribution element 43 and the semiconductor layer sequence 1 is included.
  • the power distribution element 43 is in turn applied flat to the underside 10 and covers in plan view of the bottom 10, for example, 60% of the area of the bottom 10th
  • the vias 41, 42 are cylindrical in Figure 1, wherein bottom surfaces of the cylinder bottom surfaces 410 of
  • Vias 41, 42 form.
  • the bottom surfaces 410 run parallel to the active layer 12 within the current distribution layer 112.
  • the plated-through holes 41, 42 are filled with silver, for example
  • Power distribution element 43 is for example as a
  • the first insulating layer 7 comprises, for example, silicon dioxide and electrically insulates the vias 41, 42 from the
  • semiconductor layer sequence 1 in particular of the active layer 12, so that there is no direct electrical contact between the active layer 12 and the vias 41, 42.
  • the bottom surfaces 412 of the plated-through holes 41, 42 are not covered with the first insulating layer 7.
  • the first insulating layer 7 is between the first
  • the first insulation layer 7 covers in Figure 1 all of
  • a second insulating layer 8 is additionally applied, which comprises, for example silicon nitride.
  • Mirror layer 9 is arranged, which has aluminum, for example.
  • About interruptions or recesses 69 in the first insulating layer 8 and the second insulating layer 9 is the first mirror layer 6 with the second
  • a carrier 5 which is for example electrically conductive and is formed of highly doped silicon or germanium, on a side facing away from the semiconductor layer sequence 1 side of the second
  • the carrier 5 is mechanically connected to the semiconductor layer sequence 1 by means of a solder 51, preferably by means of a gold-free solder 51.
  • the solder 51 also represents an electrical contact between the carrier 5 and the second mirror layer 9.
  • a solder bar 52 is additionally applied in the form of a layer.
  • the first mirror layer 6 also has an outer edge 61 in FIG. 1, which is retracted relative to the side surface 101 of the semiconductor layer sequence 1.
  • the power distribution element 43 has an outer edge 431, which also with respect to the side surface 101 of
  • Semiconductor layer sequence 1 is withdrawn.
  • the outer edge 431 of the power distribution element 43 is present
  • Example at least 5 ym further away from the side surface 101 than the outer edge 61 of the first mirror layer 6th
  • Mirror layer 6 is formed as a lower contact element 2, via which the current is injected into the semiconductor layer sequence 1.
  • FIG. 1 illustrates by means of the solid arrows how the current fed in via the upper contact element 3 into the semiconductor layer sequence 1 is distributed. The current flows first along the
  • the current along the bottom 10 is distributed.
  • the current is then conducted again in the direction of the upper side 14, where it is again injected into the semiconductor layer sequence 1.
  • the current injected by the upper contact element 3 is preferably distributed by the current distribution element 43 in such a way that the active layer 12 along its entire lateral
  • the semiconductor chip 100 has a square shape and, for example, has a lateral extent of 500 ⁇ m.
  • the upper contact element 3 is arranged only in one corner of the semiconductor chip 100 and leaves a large part of the upper side 14 exposed.
  • FIG. 2A a plurality of plated-through holes 41, 42 can be seen, which all have the same or a similarly large lateral extent of, for example, at most 70 ⁇ m.
  • a plurality of plated-through holes 41, 42 can be seen, which all have the same or a similarly large lateral extent of, for example, at most 70 ⁇ m.
  • Through holes 41, 42 are present in particular the bottom surface 410 recognizable.
  • the vias 41, 42 are completely in plan view from the first
  • Insulation layer 7 Insulation layer 7 surrounded. Furthermore, the
  • FIG. 2A which serves as the lower one
  • the first mirror layer 6 is designed to be continuous and covers at least 80% of the underside 10 of the semiconductor layer sequence 1
  • Mirror layer 6 is only partially interrupted by the plated-through holes 41, 42 and surrounds the
  • Through-holes 41 have a larger lateral extent or a larger diameter than the second of the plated-through holes 42. All first of the
  • Vias 41 are arranged closer to the upper contact element 3 than the second of the plated-through holes 42.
  • the embodiment of FIG. 2C differs from the exemplary embodiment of FIG. 2B in that on the underside 10 of the semiconductor layer sequence 1
  • Mirror element 66 is arranged.
  • the mirror element 66 is partially covered by the upper contact element 3 in the plan view of Figure 2C.
  • FIG. 2C is a diagrammatic representation of the mirror element 66 .
  • the mirror element 66 is electrically insulated from the first mirror layer 6, that is, there is no direct electrical contact between the mirror element 66 and the first mirror layer 6.
  • the mirror element 66 serves to reflect the portion of the radiation emitted by the active layer 12 in the direction below the upper contact element 3 back on the lower side 10 and to guide it in the direction of the upper side 14.
  • a further via 44 in the embodiment of Figure 2D in contrast to Figure 2B, a further via 44 in the
  • the further through-connection 44 is arranged directly below the upper contact element 3, in particular the upper contact element 3 completely covers the further through-connection 44 in plan view.
  • injected electricity are particularly efficiently directed to the bottom 10 in the power distribution element 43.
  • the embodiment of Figure 2E differs from the embodiments of Figures 2A to 2D in that the first of the vias 41 a smaller
  • Diameter than the second of the vias 42 have. All the first of the plated-through holes 41 are arranged closer to the upper contact element 3 than the second of the plated-through holes 42. In particular, the first of the plated-through holes 41 surrounds the upper contact element 3. The first of the plated-through holes 41 have, for example, a diameter of at most half the diameter second of the vias 42. In addition, the distance between the first of the vias 41 is smaller than the distance between the second of the
  • the distance between the first of the vias 41 is at most 150 ym or at most 100 ym or at most 50 ym.
  • Contact element 3 further penetrates into the semiconductor layer sequence 1, optionally further semiconductor layers or further semiconductor material penetrates, and in the

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip (100) angegeben. Der Halbleiterchip (100) umfasst eine Halbleiterschichtenfolge (1) mit einer Unterseite (10) und einer der Unterseite (10) gegenüberliegenden Oberseite (14). Von der Unterseite (10) aus gesehen weist die Halbleiterschichtenfolge (1) eine erste Schicht (11) eines ersten Leitungstyps, eine aktive Schicht (12) zur Erzeugung elektromagnetischer Strahlung und eine zweite Schicht (13) eines zweiten Leitungstyps in dieser Reihenfolge auf. Der Halbleiterchip (100) umfasst ein auf der Unterseite (10) angebrachtes unteres Kontaktelement (2) und ein auf der Oberseite (14) angebrachtes oberes Kontaktelement (3) zur Einprägung von Strom in die Halbleiterschichtenfolge (1). Auf der Unterseite (10) ist ein Stromverteilungselement (43) angebracht, das im Betrieb Strom entlang der Unterseite (10) verteilt und von dem aus sich eine Mehrzahl von Durchkontaktierungen (41, 42) durch die erste Schicht (11) und durch die aktive Schicht (12) in die Halbleiterschichtenfolge (1) erstreckt. Im Betrieb wird über das obere Kontaktelement (3) in die Halbleiterschichtenfolge (1) eingeprägter Strom zumindest teilweiseüber erste der Durchkontaktierungen (41) zur Unterseite (10) geführt, dort mittels des Stromverteilungselements (43) verteilt, über zweite der Durchkontaktierungen (42) in Richtung Oberseite (14)geführt, und wieder in die Halbleiterschichtenfolge (1) injiziert.

Description

Beschreibung
Optoelektronischer Halbleiterchip Es wird ein optoelektronischer Halbleiterchip angegeben.
Eine zu lösende Aufgabe besteht darin, einen besonders effizienten und alterungsstabilen Halbleiterchip anzugeben. Diese Aufgabe wird durch die Merkmale des unabhängigen
Patentanspruchs gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen
Patentansprüche . Gemäß zumindest einer Ausführungsform umfasst der
Halbleiterchip eine Halbleiterschichtenfolge mit einer
Unterseite und einer der Unterseite gegenüberliegenden
Oberseite . Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungs-Halbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungs- Halbleitermaterial , wie AlnIn]__n_mGamN, oder um ein Phosphid- Verbindungs-Halbleitermaterial , wie AlnIn]__n_mGamP, oder auch um ein Arsenid-Verbindungs-Halbleitermaterial , wie AlnIn]__n_ mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m < 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des
Kristallgitters der Halbleiterschichtenfolge, also AI, As,
Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN.
Die Halbleiterschichtenfolge umfasst zumindest eine aktive Schicht, die zur Erzeugung einer elektromagnetischen
Strahlung eingerichtet ist. Die aktive Schicht beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine Quantentopfstruktur . Eine von der aktiven Schicht im Betrieb erzeugte Strahlung liegt insbesondere im
Spektralbereich zwischen einschließlich 400 nm und 800 nm.
Gemäß zumindest einer Ausführungsform weist die
Halbleiterschichtenfolge von der Unterseite aus gesehen eine erste Schicht eines ersten Leitungstyps, die aktive Schicht und eine zweite Schicht eines zweiten Leitungstyps in dieser Reihenfolge auf.
Gemäß zumindest einer Ausführungsform ist auf der Unterseite der Halbleiterschichtenfolge ein unteres Kontaktelement aufgebracht. Auf der Oberseite ist dann ein oberes
Kontaktelement angebracht. Das obere Kontaktelement und/oder das untere Kontaktelement sind bevorzugt jeweils ohmsch leitend und dienen zur Einprägung von Strom in die
Halbleiterschichtenfolge. Das untere und/oder das obere
Kontaktelement stehen dabei zum Beispiel in mittelbarem, bevorzugt in unmittelbarem Kontakt zur
Halbleiterschichtenfolge. Das obere und/oder das untere
Kontaktelement können zum Beispiel ein metallisches Material, wie Gold, Silber, Aluminium, Platin, Titan oder eine
Legierung aus diesen aufweisen oder daraus bestehen. Ferner können die Kontaktelemente auch ein transparent leitfähiges Oxid aufweisen oder daraus bestehen. Transparente leitfähige Oxide, englisch transparent conductive oxides, kurz TCO, sind in der Regel Metalloxide wie beispielsweise Zinkoxid,
Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid oder
Indiumzinnoxid (ITO). Ferner kommen Aluminiumzinkoxide (ACO) oder Indiumzinkoxide (IZO) in Frage. Es können auch die
Kontaktelemente sowohl ein Metall als auch ein TCO aufweisen, beispielsweise sind die Kontaktelemente dann mehrlagig mit zumindest einer metallischen Schicht und zumindest einer TCO- Schicht ausgebildet. Gemäß zumindest einer Ausführungsform ist auf der Unterseite der Halbleiterschichtenfolge ein Stromverteilungselement angebracht. Das Stromverteilungselement ist insbesondere dafür vorgesehen, im Betrieb Strom entlang der Unterseite der Halbleiterschichtenfolge zu verteilen, bevorzugt gleichmäßig zu verteilen.
Gemäß zumindest einer Ausführungsform erstreckt sich von dem Stromverteilungselement aus eine Mehrzahl von
Durchkontaktierungen durch die erste Schicht und die aktive Schicht in die Halbleiterschichtenfolge. Die
Durchkontaktierungen befinden sich beispielsweise in direktem Kontakt mit dem Stromverteilungselement, sodass Strom ohne weitere Materialien durchqueren zu müssen zwischen dem
Stromverteilungselement und den Durchkontaktierungen fließen kann. Das Stromverteilungselement und die
Durchkontaktierungen können gleiche oder verschiedene
Materialien aufweisen oder daraus gebildet sein.
Die Durchkontaktierungen durchqueren die
Halbleiterschichtenfolge insbesondere nicht vollständig, sondern enden in der Halbleiterschichtenfolge. Dabei stehen die Durchkontaktierungen bevorzugt nicht in unmittelbarem elektrischen Kontakt zur aktiven Schicht. Das heißt insbesondere, dass Strom von den Durchkontaktierungen nicht zur aktiven Schicht fließen kann, ohne weitere Schichten, zum Beispiel weitere Halbleiterschichten, passieren zu müssen. Zwischen den Durchkontaktierungen und der aktiven Schicht kann zu diesem Zweck beispielsweise ein Isoliermaterial angeordnet sein. Mittels der Durchkontaktierungen kann Strom von der Unterseite der Halbleiterschichtenfolge zur zweiten Schicht der Halbleiterschichtenfolge transportiert werden, ohne dass der Strom durch das Halbleitermaterial der aktiven Schicht fließen muss.
Gemäß zumindest einer Ausführungsform wird im Betrieb über das obere Kontaktelement Strom in die
Halbleiterschichtenfolge eingeprägt. Der Strom kann dann zumindest teilweise über erste der Durchkontaktierungen zur Unterseite hin geführt werden. An der Unterseite wird der Strom mittels des Stromverteilungselements bevorzugt entlang der Unterseite verteilt. Anschließend kann der Strom über zweite der Durchkontaktierungen in Richtung Oberseite geführt werden, wo er wieder in die Halbleiterschichtenfolge
injiziert wird.
Bevorzugt sind die Durchkontaktierungen und/oder das
Stromverteilungselement ohmsch leitend. Insbesondere betragen die Widerstände der Durchkontaktierungen und/oder des
Stromverteilungselements parallel oder senkrecht zur aktiven Schicht nur einen Bruchteil, zum Beispiel höchstens 1/100 oder höchstens 1/10000 oder höchstens 1/1000000 des
Widerstands der Halbleiterschichtenfolge. Der Widerstand des Stromverteilungselements in Richtung parallel zur Unterseite beträgt zum Beispiel höchstens 1/100 oder höchstens 1/10000 oder höchstens 1/100000 des Widerstands der
Halbleiterschichtenfolge in Richtung parallel zur Unterseite. In mindestens einer Ausführungsform umfasst der
optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge mit einer Unterseite und einer der Unterseite gegenüberliegenden Oberseite. Von der Unterseite aus gesehen weist die Halbleiterschichtenfolge eine erste Schicht eines ersten Leitungstyps, eine aktive Schicht zur Erzeugung elektromagnetischer Strahlung und eine zweite
Schicht eines zweiten Leitungstyps in dieser Reihenfolge auf. Weitergehend umfasst der Halbleiterchip ein auf der
Unterseite angebrachtes unteres Kontaktelement und ein auf der Oberseite angebrachtes oberes Kontaktelement zur
Einprägung von Strom in die Halbleiterschichtenfolge. Auf der Unterseite ist außerdem ein Stromverteilungselement
angebracht, das im Betrieb Strom entlang der Unterseite verteilt und von dem aus sich eine Mehrzahl von
Durchkontaktierungen durch die erste Schicht und durch die aktive Schicht in die Halbleiterschichtenfolge erstreckt. Dabei stehen die Durchkontaktierungen nicht in unmittelbarem elektrischen Kontakt zur aktiven Schicht. Im Betrieb wird über das obere Kontaktelement in die Halbleiterschichtenfolge eingeprägter Strom zumindest teilweise über erste der
Durchkontaktierungen zur Unterseite hin geführt. Dort wird der Strom mittels des Stromverteilungselements verteilt und über zweite der Durchkontaktierungen in Richtung Oberseite geführt, wo der Strom anschließend wieder in die
Halbleiterschichtenfolge injiziert wird.
Die vorliegende Erfindung macht insbesondere von der Idee Gebrauch, einen optoelektronischen Halbleiterchip anzugeben, der sowohl von der Oberseite als auch von der Unterseite her kontaktiert wird. Da über die Oberseite bevorzugt die in der Halbleiterschichtenfolge erzeugte elektromagnetische
Strahlung ausgekoppelt werden soll, darf das obere, bevorzugt metallische Kontaktelement nur wenig Strahlung absorbieren. Daher sollte das obere Kontaktelement bevorzugt nur eine kleine Fläche der Oberseite bedecken. Um dennoch eine gute Stromverteilung innerhalb der Halbleiterschichtenfolge zu erreichen, wird über das obere Kontaktelement in die
Halbleiterschichtenfolge injizierter Strom mittels
Durchkontaktierungen zunächst zur Unterseite der
Halbleiterschichtenfolge geleitet, dort mittels eines
Stromverteilungselements entlang der Unterseite verteilt und anschließend mittels der Durchkontaktierungen wieder in
Richtung Oberseite geleitet, wo der Strom erneut in die
Halbleiterschichtenfolge injiziert wird. Die Stromverteilung, die für eine homogene Lichtabstrahlung des Halbleiterchips nötig ist, erfolgt also überwiegend auf der Unterseite der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform sind die
Durchkontaktierungen zumindest teilweise in Form von Löchern in der Halbleiterschichtenfolge gebildet. Dies bedeutet insbesondere, dass in lateraler Richtung parallel zur aktiven Schicht die Durchkontaktierungen teilweise oder vollständig von einem Material der Halbleiterschichtenfolge umgeben sein können. Zum Beispiel sind die Durchkontaktierungen
zylinderförmig ausgebildet, wobei die Mantelfläche der
Durchkontaktierungen teilweise oder vollständig durch das Halbleitermaterial gebildet ist.
Die Durchkontaktierungen sind zur Stromführung bevorzugt mit einem leitenden Material gefüllt. Insbesondere kann das leitende Material ein spiegelndes Metall, wie Silber,
Aluminium, Gold oder Titan aufweisen oder daraus gebildet sein . Gemäß zumindest einer Ausführungsform ist das
Stromverteilungselement als eine auf der Unterseite
aufgebrachte Schicht ausgebildet. Diese Schicht weist
bevorzugt ebenfalls eines der oben genannten spiegelnden Metalle der Durchkontaktierungen auf oder ist aus einem solchen spiegelnden Metall gebildet. In Draufsicht auf die Unterseite der Halbleiterschichtenfolge bedeckt das so ausgebildete Stromverteilungselement zum Beispiel zumindest 60 %, bevorzugt zumindest 80 %, besonders bevorzugt zumindest 90 % der Unterseite der Halbleiterschichtenfolge. Es ist aber auch möglich, dass höchstens 60 % oder höchstens 50 % oder höchstens 40 % der Unterseite von dem Stromverteilungselement bedeckt sind, da sich dann auch noch eine ausreichende
Stromaufweitung realisieren lässt.
Sowohl die Durchkontaktierungen als auch das
Stromverteilungselement können neben oder anstatt
metallischer Materialien auch TCO-Materialien aufweisen oder daraus bestehen. Insbesondere ist denkbar, dass die
Durchkontaktierungen und/oder das Stromverteilungselement mehrere Schichten aus TCO und Metall aufweisen.
Gemäß zumindest einer Ausführungsform ist die aktive Schicht des Halbleiterchips zusammenhängend ausgebildet. Dabei kann die aktive Schicht jedoch Unterbrechungen aufweisen, die zum Beispiel durch die die aktive Schicht durchstoßenden
Durchkontaktierungen gebildet werden. Die aktive Schicht erstreckt sich bevorzugt entlang der gesamten lateralen
Ausdehnung der Halbleiterschichtenfolge oder des
Halbleiterchips und überragt zum Beispiel in Draufsicht auf die Oberseite die Oberseite in allen lateralen Richtungen. Die laterale Ausdehnung der Halbleiterchips und/oder der Halbleiterschichtenfolge parallel zur aktiven Schicht ist beispielsweise zumindest 200 ym oder zumindest 500 ym oder zumindest 700 ym. Alternativ oder zusätzlich beträgt die laterale Ausdehnung des Halbleiterchips höchstens 5 mm oder höchstens 2,5 mm oder höchstens 1 mm.
Gemäß zumindest einer Ausführungsform ist auf der Unterseite der Halbleiterschichtenfolge eine erste Spiegelschicht angebracht. Die erste Spiegelschicht kann dabei das untere
Kontaktelement des Halbleiterchips bilden. Die Spiegelschicht ist also bevorzugt in unmittelbarem Kontakt zur
Halbleiterschichtenfolge . Gemäß zumindest einer Ausführungsform ist in einer
Schnittdarstellung mit Schnitt senkrecht zur aktiven Schicht die erste Spiegelschicht zumindest teilweise zwischen dem Stromverteilungselement und der Unterseite angeordnet. Das Stromverteilungselement ist also zumindest an einigen
Stellen, bevorzugt überall, von der Unterseite der
Halbleiterschichtenfolge beabstandet und von der Unterseite durch die erste Spiegelschicht getrennt.
Gemäß zumindest einer Ausführungsform ist in Draufsicht auf die Oberseite die erste Spiegelschicht zumindest teilweise zwischen den Durchkontaktierungen angeordnet. Anders
ausgedrückt, erstrecken sich die Durchkontaktierungen
ausgehend vom Stromverteilungselement hindurch durch die erste Spiegelschicht und durchbrechen die erste
Spiegelschicht an einigen Stellen. Einige, bevorzugt alle
Durchkontaktierungen sind in Draufsicht also teilweise oder vollständig von der ersten Spiegelschicht umgeben. Gemäß zumindest einer Ausführungsform weist die
Halbleiterschichtenfolge Seitenflächen auf. Die Seitenflächen begrenzen dabei die Halbleiterschichtenfolge, bevorzugt auch den Halbleiterchip, in lateraler Richtung.
Gemäß zumindest einer Ausführungsform überragen die erste Spiegelschicht und/oder das Stromverteilungselement die
Halbleiterschichtenfolge in lateraler Richtung nicht, das heißt, in Draufsicht auf die Unterseite der
Halbleiterschichtenfolge überragt die Unterseite der
Halbleiterschichtenfolge das Stromverteilungselement und/oder die erste Spiegelschicht in allen lateralen Richtungen.
Gemäß zumindest einer Ausführungsform weisen die erste
Spiegelschicht und das Stromverteilungselement jeweils
Außenkanten auf. Die Außenkanten sind dabei als diejenigen Kanten definiert, die in lateraler Richtung jeweils am nächsten zu den Seitenflächen der Halbleiterschichtenfolge liegen . Gemäß zumindest einer Ausführungsform sind einige oder alle der Außenkanten der ersten Spiegelschicht zumindest 2 ym, bevorzugt zumindest 5 ym, besonders bevorzugt zumindest 10 ym näher an den Seitenflächen der Halbleiterschichtenfolge als die Außenkanten des Stromverteilungselements.
Die erste Spiegelschicht und das Stromverteilungselement liegen bevorzugt auf unterschiedlichen elektrischen
Potenzialen. Dadurch bildet sich zwischen den Außenkanten der ersten Spiegelschicht und des Stromverteilungselements ein elektrisches Feld. Da die Außenkanten des
Stromverteilungselements gegenüber den Außenkanten der ersten Spiegelschicht zurückgezogen sind, ist die Feldstärke
zwischen den Außenkanten reduziert. Außerdem ist das entstandene elektrische Feld bevorzugt weiter von den
Seitenflächen der Halbleiterschichtenfolge entfernt als bei herkömmlichen Halbleiterchips. Bei Feuchteeintritt in den Halbleiterchip wird auf diese Weise die Triebkraft für
Silbermigration reduziert, was wiederum die Lebensdauer des Halbleiterchips erhöht.
Gemäß zumindest einer Ausführungsform weisen die
Durchkontaktierungen in der Halbleiterschichtenfolge
Bodenflächen auf. Die Bodenflächen können beispielsweise parallel zur aktiven Schicht verlaufen. Über die Bodenflächen wird zum Beispiel der elektrische Kontakt zur
Halbleiterschichtenfolge hergestellt, das heißt Strom kann von den Durchkontaktierungen durch die Bodenfläche in die Halbleiterschichtenfolge injiziert werden oder umgekehrt. Dazu befinden sich die Bodenflächen in mittelbarem oder unmittelbarem Kontakt zur Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform ist bis auf die
Bodenflächen auf die Seitenflächen der Durchkontaktierungen und des Stromverteilungselements eine Isolationsschicht aufgebracht. Bevorzugt verkapselt die Isolationsschicht dabei bis auf die Bodenflächen alle Seitenflächen der
Durchkontaktierungen und des Stromverteilungselements, sodass die Durchkontaktierungen sowie das Stromverteilungselement von der ersten Schicht und insbesondere von der aktiven
Schicht der Halbleiterschichtenfolge elektrisch isoliert sind. Strom kann in diesem Fall also nur durch die
Bodenflächen zwischen den Durchkontaktierungen und der
Halbleiterschichtenfolge fließen.
Die Isolationsschicht isoliert bevorzugt auch die erste
Spiegelschicht elektrisch von dem Stromverteilungselement und den Durchkontaktierungen. Dazu kann die Isolationsschicht zum Beispiel zwischen der ersten Spiegelschicht und den
Durchkontaktierungen beziehungsweise dem
Stromverteilungselement angeordnet sein. Dabei steht die Isolationsschicht bevorzugt in direktem Kontakt mit den Durchkontaktierungen, dem Stromverteilungselement und der ersten Spiegelschicht.
Die Isolationsschicht weist bevorzugt ein
strahlungsdurchlässiges und/oder klarsichtiges Material auf oder besteht daraus. Zum Beispiel umfasst die
Isolationsschicht ein Nitrid, wie Siliziumnitrid oder ein Oxid, wie Siliziumoxid. Ferner kann herstellungsbedingt die Isolationsschicht selbst aus zwei einzelnen Isolationsschichten gebildet sein. Eine erste Isolationsschicht ist dabei zum Beispiel auf die
Seitenflächen der Durchkontaktierungen und auf die der
Halbleiterschichtenfolge zugewandten Seitenflächen des
Stromverteilungselements aufgebracht. Die erste
Isolationsschicht ist bevorzugt aus Siliziumdioxid gebildet.
Außerdem kann die erste Isolationsschicht, die dann
insbesondere eine elektrische Isolation zwischen dem
Stromverteilungselement und der ersten Spiegelschicht bewirkt, auch auf alle der Halbleiterschichtenfolge
abgewandten Seitenflächen der ersten Spiegelschicht
aufgebracht sein. Auf die der Halbleiterschichtenfolge abgewandten
Seitenflächen des Stromverteilungselements und der ersten Isolationsschicht kann eine zweite Isolationsschicht aufgebracht sein, die bevorzugt aus Siliziumnitrid gebildet ist .
Gemäß zumindest einer Ausführungsform ist auf die Unterseite der Halbleiterschichtenfolge ein Träger aufgebracht, der insbesondere elektrisch leitend mit der ersten Spiegelschicht verbunden ist. Der Träger befindet sich dabei bevorzugt nicht in unmittelbarem Kontakt zur Halbleiterschichtenfolge, sondern ist durch die erste Spiegelschicht und das erste Stromverteilungselement von der Halbleiterschichtenfolge separiert. Damit der Träger elektrisch leitend mit der ersten Spiegelschicht verbunden sein kann, weist die eventuell auf die der Halbleiterschichtenfolge abgewandten Seiten der ersten Spiegelschicht aufgebrachte Isolationsschicht an einer oder mehreren Stellen Unterbrechungen oder Ausnehmungen auf. Über diese Ausnehmungen in der Isolationsschicht kann Strom ungehindert vom Träger zur ersten Spiegelschicht fließen.
Der Träger ist zum Beispiel ein Halbleiterträger, der
Silizium oder Germanium aufweist oder daraus gebildet ist. Bevorzugt weist der Träger dazu ein hoch dotiertes
Halbleitermaterial auf, sodass der Träger eine gute
elektrische Leitfähigkeit besitzt. Dies ermöglicht, über den Träger Strom in den Halbleiterchip einzuspeisen und zum unteren Kontaktelement zu führen. Der Träger ist bevorzugt auch für die mechanische Stabilität des Halbleiterchips verantwortlich und macht den Halbleiterchip selbsttragend.
Gemäß zumindest einer Ausführungsform ist zwischen der ersten Spiegelschicht und dem Träger eine zweite Spiegelschicht angebracht. Die zweite Spiegelschicht kann wiederum ein spiegelndes Metall, wie Silber, Aluminium, Gold oder Titan, aufweisen oder daraus gebildet sein. Ebenso sind TCO- Materialien oder Kombinationen aus TCO-Materialien und metallischen Materialien denkbar.
Gemäß zumindest einer Ausführungsform ist die zweite
Spiegelschicht überwiegend oder vollständig aus einem anderen Material als die erste Spiegelschicht gebildet. Ist die erste Spiegelschicht beispielsweise aus Silber gebildet, so kann die zweite Spiegelschicht bevorzugt aus Aluminium gebildet sein .
Gemäß zumindest einer Ausführungsform ist die zweite
Spiegelschicht durch die Isolationsschicht elektrisch vom Stromverteilungselement isoliert. Zum Beispiel isoliert die zweite Isolationsschicht das Stromverteilungselement und die zweite Spiegelschicht voneinander, wobei die zweite
Isolationsschicht sowohl mit dem Stromverteilungselement als auch mit der zweiten Spiegelschicht in direktem Kontakt sein kann . Bevorzugt wird über die zweite Spiegelschicht ein
elektrischer Kontakt zwischen dem Träger und der ersten
Spiegelschicht hergestellt. Die zweite Spiegelschicht kann zum Beispiel über die Unterbrechungen oder Ausnehmungen in der Isolationsschicht mit der ersten Spiegelschicht
elektrisch leitend verbunden sein.
Die zweite Spiegelschicht ist dabei bevorzugt flächig auf die Unterseite der Halbleiterschichtenfolge aufgebracht. In
Draufsicht auf die Unterseite überdeckt die zweite
Spiegelschicht also die gesamte Halbleiterschichtenfolge. Ferner kann der Träger mittels eines Lotmaterials auf die zweite Spiegelschicht aufgebracht sein. Bei dem Lotmaterial handelt es sich bevorzugt um ein goldfreies Lot. Die zweite Spiegelschicht kann auch zusammen mit einer Lotsperre
deponiert werden, welche chemische Reaktionen zwischen der ersten Spiegelschicht und dem Lotmaterial verhindert. Gemäß zumindest einer Ausführungsform bedeckt die erste
Spiegelschicht in Draufsicht auf die Unterseite zumindest 60 %, bevorzugt zumindest 80 %, besonders bevorzugt zumindest 90 % der Unterseite der Halbleiterschichtenfolge. Es ist aber auch möglich, dass höchstens 60 % oder höchstens 50 % oder höchstens 40 % der Unterseite von der ersten Spiegelschicht bedeckt sind. Die erste Spiegelschicht dient bevorzugt dazu, einen Großteil der in der aktiven Schicht erzeugten
elektromagnetischen Strahlung in Richtung Oberseite zu reflektieren und damit die Effizienz des Halbleiterchips zu erhöhen.
Gemäß zumindest einer Ausführungsform ist die Oberseite der Halbleiterschichtenfolge eine mit Strukturen versehene
Strahlungsauskoppelfläche, über die ein Großteil der
Strahlung, bevorzugt die gesamte Strahlung, die in der
Halbleiterschichtenfolge erzeugt wird, ausgekoppelt wird. Die Strukturen können in Form einer Aufrauhung ausgebildet sein und dienen dazu, die in der Halbleiterschichtenfolge erzeugte Strahlung effizient auszukoppeln.
Gemäß zumindest einer Ausführungsform ist auf der Oberseite und auf Seitenflächen der Halbleiterschichtenfolge eine bevorzugt strahlungsdurchlässige und/oder klarsichtige
Passivierungsschicht aufgebracht. Die Passivierungsschicht schützt das Halbleitermaterial vor äußeren Einflüssen wie dem Eindringen von Feuchte. Die Passivierungsschicht verkapselt dabei bevorzugt alle freiliegenden Seiten der
Halbleiterschichtenfolge vollständig. Dabei kann die Passivierungsschicht auch mehrere einzelne Schichten aufweisen. Zum Beispiel sind eine oder mehrere oder alle Passivierungsschichten aus Siliziumnitrid gebildet oder weisen Siliziumnitrid auf.
Gemäß zumindest einer Ausführungsform haben die
Durchkontaktierungen eine laterale Ausdehnung von zumindest 20 ym oder zumindest 40 ym oder zumindest 60 ym. Alternativ oder zusätzlich ist die laterale Ausdehnung der
Durchkontaktierungen höchstens 100 ym oder höchstens 80 ym oder höchstens 70 ym.
Gemäß zumindest einer Ausführungsform ist der Abstand zwischen zwei benachbarten Durchkontaktierungen für einige oder alle Durchkontaktierungen zumindest 100 ym oder zumindest 120 ym oder zumindest 150 ym. Alternativ oder zusätzlich ist der Abstand zwischen zwei benachbarten
Durchkontaktierungen höchstens 300 ym oder höchstens 250 ym oder höchstens 200 ym. Unter dem Abstand wird dabei insbesondere der laterale Abstand parallel zur aktiven Schicht verstanden.
Gemäß zumindest einer Ausführungsform nehmen in Draufsicht auf die Oberseite die Durchkontaktierungen zum Beispiel höchstens 20 % oder höchstens 10 % oder höchstens 5 % der
Fläche der Oberseite ein. Alternativ oder zusätzlich nehmen die Durchkontaktierungen zumindest 1 % oder zumindest 2 % oder zumindest 4 % der Fläche der Oberseite ein. Gemäß zumindest einer Ausführungsform ist zwischen der zweiten Schicht der Halbleiterschichtenfolge und der
Oberseite eine mit dem zweiten Leitfähigkeitstyp hoch dotierte StromaufWeitungsschicht angebracht. Die hoch dotierte Stromaufweitungsschicht weist zum Beispiel dasselbe Halbleitermaterial wie die zweite Schicht auf, hat dabei bevorzugt eine besonders hohe Leitfähigkeit, insbesondere Querleitfähigkeit, und kann den Strom effizient über die laterale Ausdehnung der Halbleiterschichtenfolge verteilen. Bevorzugt ragen die Durchkontaktierungen und/oder das obere Kontaktelement in die Stromaufweitungsschicht hinein, das heißt Strom kann zwischen den Durchkontaktierungen und der Stromaufweitungsschicht direkt fließen, ohne weitere,
eventuell schlechter leitfähige Halbleiterschichten passieren zu müssen. Der Widerstand der Stromaufweitungsschicht in Richtung parallel zur Unterseite ist zum Beispiel zumindest 10-mal oder 1000-mal oder 100000-mal größer als der
entsprechende Widerstand des Stromverteilungselements.
Insbesondere ist die Querleitfähigkeit der
Stromaufweitungsschicht beispielsweise zumindest 10-mal oder 1000-mal oder 100000-mal größer als die Querleitfähigkeit der restlichen Halbleiterschichtenfolge . Neben dem auf der Unterseite angebrachten
Stromverteilungselement sorgt die in die
Halbleiterschichtenfolge integrierte Stromaufweitungsschicht dann für eine verbesserte Verteilung des über das obere
Kontaktelement injizierten Stroms.
Die Stromaufweitungsschicht kann beispielsweise dasselbe Halbleitermaterial wie die zweite Schicht aufweisen und gegenüber der zweiten Schicht lediglich stärker dotiert sein. Gemäß zumindest einer Ausführungsform weisen in Draufsicht auf die Oberseite einige, bevorzugt alle Durchkontaktierungen den gleichen Durchmesser auf. Außerdem ist es möglich, dass die Durchkontaktierungen matrixartig, insbesondere gitterartig, angeordnet sind, um eine gleichmäßige Stromverteilung zu gewährleisten.
Gemäß zumindest einer Ausführungsform weisen die ersten der Durchkontaktierungen eine großere laterale Ausdehnung als die zweiten der Durchkontaktierungen auf. Die ersten der
Durchkontaktierungen sind dabei bevorzugt näher zum oberen Kontaktelement angeordnet als die zweiten der
Durchkontaktierungen .
Gemäß zumindest einer Ausführungsform ist auf die Unterseite der Halbleiterschichtenfolge ein Spiegelelement angeordnet, das in Draufsicht auf die Oberseite zumindest teilweise von dem oberen Kontaktelement verdeckt wird. Das Spiegelelement ist dabei bevorzugt nicht in unmittelbarem elektrischen
Kontakt mit dem unteren Kontaktelement.
Im Bereich des Spiegelelements erzeugt die
Halbleiterschichtenfolge also bevorzugt keine
elektromagnetische Strahlung. Dies ist vorteilhaft, da in diesem Bereich die Oberseite der Halbleiterschichtenfolge ohnehin mit dem bevorzugt strahlungsundurchlässigen oberen Kontaktelement bedeckt ist. Das Spiegelelement reflektiert aber dennoch aus der Halbleiterschichtenfolge ankommende Strahlung zurück in Richtung Oberseite.
Gemäß zumindest einer Ausführungsform umfasst der
Halbleiterchip eine weitere Durchkontaktierung, die sich von dem Stromverteilungselement in die Halbleiterschichtenfolge erstreckt. In Draufsicht auf die Oberseite ist die weitere Durchkontaktierung zumindest teilweise von dem oberen
Kontaktelement verdeckt. Das heißt, die weitere
Durchkontaktierung ist in Schnittdarstellung direkt unterhalb des oberen Kontaktelements angeordnet. Vom oberen Kontaktelement in die Halbleiterschichtenfolge injizierter Strom kann dadurch besonders schnell, also ohne viel
Halbleitermaterial durchlaufen zu müssen, zum
Stromverteilungselement geführt werden.
Nachfolgend wird ein hier beschriebener optoelektronischer Halbleiterchip unter Bezugnahme auf die Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Gleiche
Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein. Es zeigen:
Figuren 1 und 3 schematische Darstellungen von
Ausführungsbeispielen eines hier beschriebenen Halbleiterchips in Querschnittsansicht.
Figuren 2A bis 2E schematische Darstellungen eines hier
beschriebenen Halbleiterchips in Draufsicht.
Im Ausführungsbeispiel der Figur 1 ist ein Halbleiterchip 100 in Schnittdarstellung gezeigt. Der Halbleiterchip weist eine Halbleiterschichtenfolge 1 mit einer Unterseite 10 und eine der Unterseite 10 gegenüberliegenden Oberseite 14 auf. An die Unterseite 10 grenzt eine erste Schicht 11 eines ersten
Leitfähigkeitstyps. Auf die erste Schicht 11 ist eine zweite Schicht 13 eines zweiten Leitfähigkeitstyps aufgebracht.
Zwischen der ersten Schicht 11 und der zweiten Schicht 13 ist außerdem eine aktive Schicht 12 ausgebildet. Zwischen der zweiten Schicht 13 und der Oberseite 14 befindet sich außerdem eine StromaufWeitungsschicht 112. Die
Halbleiterschichtenfolge 1 kann zum Beispiel auf GaN
basieren. Die erste Schicht 11 ist beispielsweise eine p- leitende, die zweite Schicht 13 eine n-leitende und die
Stromaufweitungsschicht 112 eine hoch dotierte n-leitende
Schicht. P- und n-Dotierung können aber auch umgekehrt sein.
Die Oberseite 14 der Halbleiterschichtenfolge 1 ist in Figur 1 eine Strahlungsauskoppelfläche, die zur effizienteren
Strahlungsauskopplung mit Strukturen versehen ist. Sowohl die Oberseite 14 als auch Seitenflächen 101 der
Halbleiterschichtenfolge 1 sind mit einer
Passivierungsschicht 111 überzogen, die die
Halbleiterschichtenfolge 1 verkapselt und vor äußeren
Einflüssen schützt.
Auf der Oberseite 14 der Halbleiterschichtenfolge 1 ist ferner ein oberes Kontaktelement 3 aufgebracht, das
beispielsweise ein Metall wie Gold, Silber oder Titan
aufweist und das in die Halbleiterschichtenfolge 1
hineinragt. Das obere Kontaktelement 3 ist außerdem in direktem Kontakt mit der Halbleiterschichtenfolge 1.
Auf der Unterseite 10 der Halbleiterschichtenfolge 1 ist ferner ein unteres Kontaktelement 2 angeordnet. Im Beispiel der Figur 1 ist das untere Kontaktelement 2 als eine erste Spiegelschicht 6 ausgebildet, die flächig auf die Unterseite 10 aufgebracht ist. Die erste Spiegelschicht 6 ist vorliegend beispielsweise aus Silber gebildet.
Auf die Unterseite 10 ist in Figur 1 außerdem ein
Stromverteilungselement 43 aufgebracht, sodass die
Spiegelschicht 6 zumindest teilweise zwischen dem Stromverteilungselement 43 und der Halbleiterschichtenfolge 1 eingeschlossen ist. Das Stromverteilungselement 43 ist wiederum flächig auf die Unterseite 10 aufgebracht und überdeckt in Draufsicht auf die Unterseite 10 zum Beispiel 60 % der Fläche der Unterseite 10.
Aus dem Stromverteilungselement 43 erstreckt sich eine
Mehrzahl von Durchkontaktierungen 41, 42 durch die erste Schicht 11 und die aktive Schicht 12 in die
Halbleiterschichtenfolge 1 hinein. Die Durchkontaktierungen 41, 42 sind in Figur 1 zylinderförmig ausgebildet, wobei Bodenflächen der Zylinder Bodenflächen 410 der
Durchkontaktierungen 41, 42 bilden. Die Bodenflächen 410 verlaufen dabei innerhalb der Stromverteilungsschicht 112 parallel zur aktiven Schicht 12.
Im vorliegenden Beispiel sind die Durchkontaktierungen 41, 42 beispielsweise mit Silber gefüllt, das
Stromverteilungselement 43 ist zum Beispiel als eine
Silberschicht ausgebildet.
Zur elektrischen Isolation ist auf Seitenflächen
beziehungsweise Mantelflächen der Durchkontaktierungen 41, 42 und auf die der Halbleiterschichtenfolge 1 zugewandten
Seitenflächen des Stromverteilungselements 43 eine erste
Isolationsschicht 7 aufgebracht. Die erste Isolationsschicht 7 weist zum Beispiel Siliziumdioxid auf und isoliert die Durchkontaktierungen 41, 42 elektrisch von der
Halbleiterschichtenfolge 1, insbesondere von der aktiven Schicht 12, sodass kein unmittelbarer elektrischer Kontakt zwischen der aktiven Schicht 12 und den Durchkontaktierungen 41, 42 besteht. Die Bodenflächen 412 der Durchkontaktierungen 41, 42 sind nicht mit der ersten Isolationsschicht 7 bedeckt. Außerdem ist die erste Isolationsschicht 7 zwischen der ersten
Spiegelschicht 6 und dem Stromverteilungselement 43
angeordnet und isoliert diese beiden voneinander. Die erste Isolationsschicht 7 überdeckt in Figur 1 alle der
Halbleiterschichtenfolge 1 abgewandten Seiten der ersten Spiegelschicht 6. Auf die der Halbleiterschichtenfolge 1 abgewandten Seiten des Stromverteilungselements 43 und der Spiegelschicht 6 ist zusätzlich eine zweite Isolationsschicht 8 aufgebracht, die zum Beispiel Siliziumnitrid aufweist. Auf die der
Halbleiterschichtenfolge 1 abgewandten Seite dieser zweiten Isolationsschicht 8 ist in Figur 1 außerdem eine zweite
Spiegelschicht 9 angeordnet, die beispielsweise Aluminium aufweist. Über Unterbrechungen oder Ausnehmungen 69 in der ersten Isolationsschicht 8 und der zweiten Isolationsschicht 9 steht die erste Spiegelschicht 6 mit der zweiten
Spiegelschicht 9 in unmittelbarem elektrischen Kontakt.
Im Ausführungsbeispiel der Figur 1 ist außerdem ein Träger 5, der beispielsweise elektrisch leitend ist und aus hoch dotiertem Silizium oder Germanium gebildet ist, auf eine der Halbleiterschichtenfolge 1 abgewandten Seite der zweiten
Spiegelschicht 9 aufgebracht. Der Träger 5 ist dabei mittels eines Lots 51, bevorzugt mittels eines goldfreien Lots 51, mit der Halbleiterschichtenfolge 1 mechanisch verbunden. Das Lot 51 stellt außerdem einen elektrischen Kontakt zwischen dem Träger 5 und der zweiten Spiegelschicht 9 dar. Zwischen dem Lot 51 und der zweiten Spiegelschicht 9 ist zusätzlich eine Lotsperre 52 in Form einer Schicht aufgebracht. Die erste Spiegelschicht 6 weist in Figur 1 außerdem eine Außenkante 61 auf, die gegenüber der Seitenfläche 101 der Halbleiterschichtenfolge 1 zurückgezogen ist. Ebenso weist das Stromverteilungselement 43 eine Außenkante 431 auf, die ebenfalls bezüglich der Seitenfläche 101 der
Halbleiterschichtenfolge 1 zurückgezogen ist. Die Außenkante 431 des Stromverteilungselements 43 ist im vorliegenden
Beispiel um zumindest 5 ym weiter von der Seitenfläche 101 entfernt als die Außenkante 61 der ersten Spiegelschicht 6.
Wie in Figur 1 anhand der gestrichelten Pfeile gezeigt, kann Strom von dem Träger 5 über das Lot 51, die Lotsperre 52 und die zweite Spiegelschicht 9 über die Ausnehmungen 69 zur ersten Spiegelschicht 6 gelangen, wobei die erste
Spiegelschicht 6 als unteres Kontaktelement 2 ausgebildet ist, über welches der Strom in die Halbleiterschichtenfolge 1 injiziert wird.
In Figur 1 ist außerdem anhand der durchgezogenen Pfeile veranschaulicht, wie der über das obere Kontaktelement 3 in die Halbleiterschichtenfolge 1 eingespeister Strom verteilt wird. Der Strom fließt dabei zunächst entlang der
Halbleiterschichtenfolge 1, bevorzugt entlang der
Stromverteilungsschicht 112. Durch erste der
Durchkontaktierungen 41 wird ein Teil dieses Stroms in
Richtung Unterseite 10 in das Stromverteilungselement 43 geleitet, wo der Strom entlang der Unterseite 10 verteilt wird. Über zweite der Durchkontaktierungen 42 wird der Strom dann wieder in Richtung Oberseite 14 geleitet und dort wiederum in die Halbleiterschichtenfolge 1 injiziert. Durch das Stromverteilungselement 43 wird also der von dem oberen Kontaktelement 3 injizierte Strom bevorzugt so verteilt, dass die aktive Schicht 12 entlang ihrer gesamten lateralen
Ausdehnung elektromagnetische Strahlung erzeugt.
Im Ausführungsbeispiel der Figur 2A ist ein hier
beschriebener Halbleiterchip 100 in Draufsicht auf die
Oberseite 14 gezeigt. Der Halbleiterchip 100 ist quadratisch ausgeformt und weist beispielsweise eine laterale Ausdehnung von 500 ym auf. Das obere Kontaktelement 3 ist lediglich in einer Ecke des Halbleiterchips 100 angeordnet und lässt einen Großteil der Oberseite 14 frei.
Ebenso ist in Figur 2A eine Mehrzahl von Durchkontaktierungen 41, 42 zu erkennen, die alle die gleiche oder eine ähnlich große laterale Ausdehnung von zum Beispiel höchstens 70 ym aufweisen. Von den zylinderförmig ausgeformten
Durchkontaktierungen 41, 42 sind vorliegend insbesondere die Bodenfläche 410 erkennbar. Die Durchkontaktierungen 41, 42 sind in Draufsicht vollständig von der ersten
Isolationsschicht 7 umgeben. Ferner sind die
Durchkontaktierungen 41, 42 matrixartig, insbesondere
gitterartig, angeordnet.
Zwischen den Durchkontaktierungen 41, 42 ist in Figur 2A die erste Spiegelschicht 6 erkennbar, welche als unteres
Kontaktelement 2 dient. Die erste Spiegelschicht 6 ist dabei zusammenhängend ausgeführt und überdeckt zumindest 80 % der Unterseite 10 der Halbleiterschichtenfolge 1. Die
Spiegelschicht 6 ist lediglich durch die Durchkontaktierungen 41, 42 teilweise unterbrochen und umrandet die
Durchkontaktierungen 41, 42 vollständig. Der Bereich
unterhalb des oberen Kontaktelements 3 ist in Figur 2A frei von der ersten Spiegelschicht 6. Im Ausführungsbeispiel der Figur 2B sind im Unterschied zum Ausführungsbeispiel der Figur 2A unterschiedlich große
Durchkontaktierungen 41, 42 gezeigt, wobei erste der
Durchkontaktierungen 41 eine größere laterale Ausdehnung beziehungsweise einen größeren Durchmesser als zweite der Durchkontaktierungen 42 aufweisen. Alle ersten der
Durchkontaktierungen 41 sind näher zum oberen Kontaktelement 3 angeordnet als die zweiten der Durchkontaktierungen 42. Das Ausführungsbeispiel der Figur 2C unterscheidet sich von dem Ausführungsbeispiel der Figur 2B dadurch, dass auf der Unterseite 10 der Halbleiterschichtenfolge 1 ein
Spiegelelement 66 angeordnet ist. Das Spiegelelement 66 wird dabei in der Draufsicht von Figur 2C teilweise von dem oberen Kontaktelement 3 überdeckt. Außerdem ist in Figur 2C
erkennbar, dass das Spiegelelement 66 elektrisch von der ersten Spiegelschicht 6 isoliert ist, also kein unmittelbarer elektrischer Kontakt zwischen dem Spiegelelement 66 und der ersten Spiegelschicht 6 besteht. Das Spiegelelement 66 dient dazu, den in Richtung unterhalb des oberen Kontaktelements 3 gelenkten Teil der von der aktiven Schicht 12 emittierten Strahlung an der Unterseite 10 wieder zu reflektieren und in Richtung Oberseite 14 zu lenken. Im Ausführungsbeispiel der Figur 2D ist im Unterschied zu Figur 2B eine weitere Durchkontaktierung 44 in die
Halbleiterschichtenfolge 1 eingebracht. In Draufsicht auf die Oberseite 41 ist dabei die weitere Durchkontaktierung 44 direkt unterhalb des oberen Kontaktelements 3 angeordnet, insbesondere überdeckt das obere Kontaktelement 3 die weitere Durchkontaktierung 44 in Draufsicht vollständig. Durch die weitere Durchkontaktierung 44 kann vom oberen Kontaktelement 3 injizierter Strom besonders effizient zur Unterseite 10 in das Stromverteilungselement 43 geleitet werden.
Das Ausführungsbeispiel der Figur 2E unterscheidet sich von den Ausführungsbeispielen der Figuren 2A bis 2D dadurch, dass die ersten der Durchkontaktierungen 41 einen kleineren
Durchmesser als die zweiten der Durchkontaktierungen 42 aufweisen. Alle ersten der Durchkontaktierungen 41 sind dabei näher an dem oberen Kontaktelement 3 angeordnet als die zweiten der Durchkontaktierungen 42. Insbesondere umgeben die ersten der Durchkontaktierungen 41 das obere Kontaktelement 3. Die ersten der Durchkontaktierungen 41 weisen dabei zum Beispiel einen höchstens halb so großen Durchmesser wie die zweiten der Durchkontaktierungen 42 auf. Außerdem ist der Abstand der ersten der Durchkontaktierungen 41 untereinander kleiner als der Abstand zwischen den zweiten der
Durchkontaktierungen 42. Zum Beispiel beträgt der Abstand zwischen den ersten der Durchkontaktierungen 41 höchstens 150 ym oder höchstens 100 ym oder höchstens 50 ym.
Das Ausführungsbeispiel der Figur 3 unterscheidet sich vom Ausführungsbeispiel der Figur 1 dadurch, dass das obere
Kontaktelement 3 weiter in die Halbleiterschichtenfolge 1 eindringt, gegebenenfalls weitere Halbleiterschichten oder weiteres Halbleitermaterial durchdringt, und in der
Stromaufweitungsschicht 112 endet. Durch eine solche
Ausgestaltung wird eine besonders effiziente Injektion des Stroms und eine anschließende Stromverteilung über die
Stromverteilungsschicht 112 gewährleistet.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen aufgeführt ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 108 373.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 Halbleiterschichtenfolge
2 unteres Kontaktelement
3 oberes Kontaktelement
5 Träger
6 erste Spiegelschicht
7 erste Isolationsschicht
8 zweite Isolationsschicht
9 zweite Spiegelschicht
10 Unterseite der Halbleiterschichtenfolge 1
11 erste Schicht eines ersten Leitfähigkeitstyps
12 aktive Schicht
13 zweite Schicht eines zweiten Leitfähigkeitstyps 14 Oberseite der Halbleiterschichtenfolge 1
41 erste der Durchkontaktierungen
42 zweite der Durchkontaktierungen
43 Stromverteilungselement
44 weitere Durchkontaktierung
51 Lot
52 Lotsperre
61 Außenkante der ersten Spiegelschicht 6
69 Ausnehmungen
100 Halbleiterchip
101 Seitenflächen der Halbleiterschichtenfolge 1
111 Passivierungsschicht
112 Stromaufweitungsschicht
410 Bodenflächen der Durchkontaktierungen 41, 42
431 Außenkante des Stromverteilungselements 43

Claims

- 2 \
Patentansprüche
Optoelektronischer Halbleiterchip (100) umfassend:
- eine Halbleiterschichtenfolge (1) mit einer
Unterseite (10) und einer der Unterseite (10)
gegenüberliegenden Oberseite (14), wobei die
Halbleiterschichtenfolge (1) von der Unterseite (10) aus gesehen eine erste Schicht (11) eines ersten
Leitungstyps, eine aktive Schicht (12) zur Erzeugung elektromagnetischer Strahlung und eine zweite Schicht (13) eines zweiten Leitungstyps in dieser Reihenfolge aufweist,
- ein auf der Unterseite (10) angebrachtes unteres Kontaktelement (2) und ein auf der Oberseite (14) angebrachtes oberes Kontaktelement (3) zur Einprägung von Strom in die Halbleiterschichtenfolge (1),
- ein auf der Unterseite (10) angeordnetes
Stromverteilungselement (43) , das im Betrieb Strom entlang der Unterseite (10) verteilt und von dem aus sich eine Mehrzahl von Durchkontaktierungen (41, 42) durch die erste Schicht (11) und durch die aktive
Schicht (12) in die Halbleiterschichtenfolge (1) erstreckt, wobei die Durchkontaktierungen (41, 42) nicht in unmittelbarem elektrischen Kontakt zur aktiven Schicht (12) stehen und wobei im Betrieb über das obere Kontaktelement (3) in die Halbleiterschichtenfolge (1) eingeprägter Strom zumindest teilweise über erste der Durchkontaktierungen (41) zur Unterseite (10) hin geführt wird, wo der Strom mittels des
Stromverteilungselement (43) verteilt wird, und von wo aus der Strom anschließend über zweite der
Durchkontaktierungen (42) in Richtung Oberseite (14) geführt und wieder in die Halbleiterschichtenfolge (1) injiziert wird.
Optoelektronischer Halbleiterchip (100) nach Anspruch 1, wobei
- die Durchkontaktierungen (41, 42) zumindest teilweise in Form von Löchern in der Halbleiterschichtenfolge (1) gebildet sind, die mit einem spiegelnden Metall gefüllt sind,
- das Stromverteilungselement (43) eine auf die
Unterseite (10) aufgebrachte Schicht ist, die ein spiegelndes Metall aufweist.
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei die aktive Schicht (12) des Halbleiterchips (100) zusammenhängend ausgebildet ist .
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei auf der Unterseite (10) der Halbleiterschichtenfolge (1) eine erste
Spiegelschicht (6) angebracht ist,
- die als unteres Kontaktelement (2) dient,
- die in Schnittdarstellung zumindest teilweise
zwischen dem Stromverteilungselement (43) und der
Unterseite (10) angeordnet ist,
- die in Draufsicht auf die Unterseite (10) zumindest teilweise zwischen den Durchkontaktierungen (41, 42) verläuft .
Optoelektronischer Halbleiterchip (100) nach dem vorhergehenden Anspruch, wobei
- die Halbleiterschichtenfolge (1) Seitenflächen (101) aufweist, - die erste Spiegelschicht (6) und das
Stromverteilungselement (43) die
Halbleiterschichtenfolge (1) in einer lateralen
Richtung parallel zur aktiven Schicht (12) nicht überragen,
- die erste Spiegelschicht (6) und das
Stromverteilungselement (43) jeweils Außenkanten (61, 431) aufweisen, wobei die Außenkanten (61, 431)
diejenigen Kanten sind, die jeweils am nächsten zu den Seitenflächen (101) der Halbleiterschichtenfolge (1) liegen, wobei die Außenkanten (61) der ersten
Spiegelschicht (6) zumindest 2 ym näher an den
Seitenflächen (101) liegen als die Außenkanten (431) des Stromverteilungselements (43) .
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei
- die Durchkontaktierungen (41, 42) in der
Halbleiterschichtenfolge (1) Bodenflächen (410)
aufweisen, über die der elektrische Kontakt zur
Halbleiterschichtenfolge (1) hergestellt wird,
- eine Isolationsschicht (7, 8) bis auf die
Bodenflächen (410) alle Seitenflächen der
Durchkontaktierungen (41, 42) und des
Stromverteilungselements (43) verkapselt, sodass die Durchkontaktierungen (41, 42) sowie das
Stromverteilungselements (43) von der ersten Schicht (11) und der aktiven Schicht (12) elektrisch isoliert sind .
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei auf der Unterseite (10) der Halbleiterschichtenfolge (1) ein Träger (5) aufgebracht ist, der elektrisch leitend mit der ersten Spiegelschicht (6) verbunden ist.
Optoelektronischer Halbleiterchip (100) nach dem vorhergehenden Anspruch, wobei zwischen der ersten Spiegelschicht (6) und dem Träger (5) eine zweite
Spiegelschicht (9) angebracht ist, wobei
- die zweite Spiegelschicht (9) ein anderes Material als die erste Spiegelschicht (6) aufweist,
- die zweite Spiegelschicht (9) durch die
Isolationsschicht (7, 8) elektrisch vom
Stromverteilungselement (43) isoliert ist,
- durch die zweite Spiegelschicht (9) ein elektrischer Kontakt zwischen dem Träger (5) und der ersten
Spiegelschicht (6) hergestellt ist.
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei
- in Draufsicht auf die Unterseite (10) die erste
Spiegelschicht (6) zumindest 60 % der Unterseite (10) bedeckt,
- die Oberseite (14) der Halbleiterschichtenfolge (1) eine mit Strukturen versehene Strahlungsauskoppelfläche ist,
- auf der Oberseite (14) und auf die Seitenflächen (101) der Halbleiterschichtenfolge (1) eine
Passivierungsschicht (111) aufgebracht ist.
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei
- die Durchkontaktierungen (41, 42) eine laterale
Ausdehnung parallel zur aktiven Schicht (12) zwischen einschließlich 20 ym und einschließlich 100 ym
aufweisen und - der Abstand zwischen zwei benachbarten
Durchkontaktierungen (41, 42) zumindest 100 ym beträgt.
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei zwischen der zweiten Schicht (13) und der Oberseite (14) der
Halbleiterschichtenfolge (1) eine mit dem zweiten
Leitfähigkeitstyp hochdotierte Stromaufweitungsschicht (112) angebracht ist, in die die Durchkontaktierungen (41, 42) und/oder das obere Kontaktelement (3)
hineinragen und dadurch miteinander elektrisch
verbunden sind.
12. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei in Draufsicht auf die Oberseite (14) die Durchkontaktierungen (41, 42) gleich große Durchmesser aufweisen und in Draufsicht auf die Oberseite (14) matrixartig angeordnet sind.
13. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei die ersten der
Durchkontaktierungen (41) eine größere laterale
Ausdehnung als die zweiten der Durchkontaktierungen (42) aufweisen, und wobei die ersten der
Durchkontaktierungen (41) näher zum oberen
Kontaktelement (3) angeordnet sind.
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei auf der Unterseite (10) ein Spiegelelement (66) angeordnet ist, das in
Draufsicht auf die Oberseite (14) zumindest teilweise von dem oberen Kontaktelement (3) verdeckt wird, wobei das Spiegelelement (66) nicht in unmittelbarem elektrischen Kontakt mit dem unteren Kontaktelement (2) steht .
Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei eine weitere
Durchkontaktierung (44) sich von dem
Stromverteilungselement (43) in die
Halbleiterschichtenfolge (1) erstreckt, wobei in
Draufsicht auf die Oberseite (14) die weitere
Durchkontaktierung (43) zumindest teilweise von dem oberen Kontaktelement (3) verdeckt ist.
PCT/EP2015/063204 2014-06-13 2015-06-12 Optoelektronischer halbleiterchip WO2015189406A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112015002796.3T DE112015002796B4 (de) 2014-06-13 2015-06-12 Optoelektronischer Halbleiterchip
CN201580031345.6A CN106463579B (zh) 2014-06-13 2015-06-12 光电子半导体芯片
US15/315,376 US9917230B2 (en) 2014-06-13 2015-06-12 Optoelectronic semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014108373.3A DE102014108373A1 (de) 2014-06-13 2014-06-13 Optoelektronischer Halbleiterchip
DE102014108373.3 2014-06-13

Publications (1)

Publication Number Publication Date
WO2015189406A1 true WO2015189406A1 (de) 2015-12-17

Family

ID=53385656

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/063204 WO2015189406A1 (de) 2014-06-13 2015-06-12 Optoelektronischer halbleiterchip

Country Status (4)

Country Link
US (1) US9917230B2 (de)
CN (1) CN106463579B (de)
DE (2) DE102014108373A1 (de)
WO (1) WO2015189406A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017178627A1 (de) * 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
WO2020074351A1 (de) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101612A1 (de) * 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP3206237A1 (de) * 2016-02-12 2017-08-16 Exalos AG Licht-emittierendes bauelement mit transparenter leitfähiger gruppe-iii-nitrideschicht
DE102018111198A1 (de) 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement mit stromverteilungsschicht
DE102018119622A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2020044991A1 (ja) * 2018-08-28 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 発光素子及び電子機器
DE102019106419A1 (de) * 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191215A1 (en) * 2007-02-13 2008-08-14 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device
EP2355177A2 (de) * 2010-02-04 2011-08-10 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Verfahren zu deren Herstellung
EP2357679A2 (de) * 2008-11-14 2011-08-17 Samsung LED Co., Ltd. Vertikale/horziontale leuchtdiode für halbleiter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008062933B4 (de) * 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011112000B4 (de) * 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
CN103515503B (zh) * 2012-06-28 2017-10-17 上海蓝光科技有限公司 一种垂直结构发光二极管及其制造方法
KR101956084B1 (ko) * 2012-08-07 2019-03-11 엘지이노텍 주식회사 발광소자
DE102012108763B4 (de) 2012-09-18 2023-02-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und lichtquelle mit dem optoelektronischen halbleiterchip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191215A1 (en) * 2007-02-13 2008-08-14 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device
EP2357679A2 (de) * 2008-11-14 2011-08-17 Samsung LED Co., Ltd. Vertikale/horziontale leuchtdiode für halbleiter
EP2355177A2 (de) * 2010-02-04 2011-08-10 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Verfahren zu deren Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017178627A1 (de) * 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
US10629777B2 (en) 2016-04-13 2020-04-21 Osram Oled Gmbh Optoelectronic semiconductor chip
WO2020074351A1 (de) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil
US20210351332A1 (en) * 2018-10-12 2021-11-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
US9917230B2 (en) 2018-03-13
DE112015002796A5 (de) 2017-03-02
DE102014108373A1 (de) 2015-12-17
DE112015002796B4 (de) 2021-02-04
CN106463579B (zh) 2018-10-09
US20170200861A1 (en) 2017-07-13
CN106463579A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
DE112015002796B4 (de) Optoelektronischer Halbleiterchip
EP2553726B1 (de) Optoelektronischer halbleiterchip
DE112017006473B4 (de) Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür
WO2016113032A1 (de) Optoelektronisches halbleiterbauelement und dessen herstellungsverfahren
WO2012130900A1 (de) Optoelektronischer halbleiterchip
DE202009018090U1 (de) Halbleiter-Lichtemittervorrichtung
WO2011058094A1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE112012005156B4 (de) Optoelektronischer Halbleiterchip
WO2016078837A1 (de) Bauelement und verfahren zur herstellung eines bauelements
EP2415077B1 (de) Optoelektronisches bauelement
DE102014108300B4 (de) Optoelektronische Halbleiterbauelemente
WO2012010352A1 (de) Optoelektronisches bauelement
DE102012105772A1 (de) Halbleiter-Leuchtdiodenvorrichtungs-Verpackung
WO2016135024A1 (de) Optoelektronisches halbleiterbauelement, verfahren zur herstellung eines elektrischen kontakts und verfahren zur herstellung eines halbleiterbauelements
DE102015102043A1 (de) Strahlungsemittierender Halbleiterchip
DE112012001078B4 (de) Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
WO2017178627A1 (de) Optoelektronischer halbleiterchip
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2537163B1 (de) Elektrisches widerstandselement geignet für leuchtdioden, laserdioden oder fotodetektoren
WO2014173623A1 (de) Optoelektronischer halbleiterchip und optoelektronisches halbleiterbauteil
WO2014072410A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2021244982A1 (de) Strahlungsemittierender halbleiterchip
DE102009008788B4 (de) Leuchtdiode als Halbleiterbauelement, Halbleiterstruktur und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15728542

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15315376

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015002796

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112015002796

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15728542

Country of ref document: EP

Kind code of ref document: A1