DE102017105943A1 - Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung - Google Patents

Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102017105943A1
DE102017105943A1 DE102017105943.1A DE102017105943A DE102017105943A1 DE 102017105943 A1 DE102017105943 A1 DE 102017105943A1 DE 102017105943 A DE102017105943 A DE 102017105943A DE 102017105943 A1 DE102017105943 A1 DE 102017105943A1
Authority
DE
Germany
Prior art keywords
lamella
semiconductor chip
optoelectronic semiconductor
chip according
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017105943.1A
Other languages
English (en)
Inventor
Adrian Stefan Avramescu
Tansen Varghese
Martin Strassburg
Hans-Jürgen Lugauer
Sönke Fündling
Jana Hartmann
Frederik Steib
Andreas Waag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017105943.1A priority Critical patent/DE102017105943A1/de
Priority to US16/495,803 priority patent/US11069835B2/en
Priority to PCT/EP2018/056654 priority patent/WO2018172205A1/de
Priority to DE112018001450.9T priority patent/DE112018001450B4/de
Publication of DE102017105943A1 publication Critical patent/DE102017105943A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip mit
- zumindest einer Lamelle (1) angegeben, wobei
- die Lamelle (1) zwei Seitenflächen (1a) aufweist, die einander gegenüberliegend angeordnet sind, und
- an jeder der Seitenflächen (1a) ein aktiver Bereich (16) angeordnet ist.

Description

  • Die Druckschrift WO 2013/127672 beschreibt einen optoelektronischen Halbleiterchip.
  • Eine zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip anzugeben, der besonders effizient betrieben werden kann.
  • Bei dem optoelektronischen Halbleiterchip handelt es sich beispielsweise um einen Leuchtdiodenchip, einen Laserdiodenchip oder einen Detektorchip. Vorzugsweise handelt es sich um einen strahlungsemittierenden Halbleiterchip, der im Betrieb elektromagnetische Strahlung aus dem Spektralbereich zwischen Infrarotstrahlung und UV-Strahlung, insbesondere sichtbares Licht, emittiert.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der Halbleiterchip zumindest eine Lamelle. Bei einer Lamelle (englisch: fin) handelt es sich vorliegend um eine längliche Struktur, die sich entlang einer gedachten Geraden erstreckt. Die Lamelle kann dabei eine Längsachse aufweisen, die parallel zu dieser Gerade verläuft. Im Rahmen der Herstellungstoleranz kann die Lamelle achsensymmetrisch zu dieser Längsachse ausgebildet sein.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die Lamelle zwei Seitenflächen auf, die einander gegenüberliegend angeordnet sind. Die beiden Seitenflächen können beispielsweise im Rahmen der Herstellungstoleranz symmetrisch zur Längsachse der Lamelle verlaufen.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist an jeder der Seitenflächen ein aktiver Bereich angeordnet. Bei dem aktiven Bereich handelt es sich um den funktionstragenden Bereich des optoelektronischen Halbleiterchips. Das heißt, in diesem aktiven Bereich wird im Betrieb des optoelektronischen Halbleiterchips die zu detektierende Strahlung detektiert oder die zu erzeugende Strahlung erzeugt. Dabei ist es insbesondere möglich, dass der aktive Bereich an jeder Seitenfläche im Rahmen der Herstellungstoleranz gleichartig ausgebildet ist. Das heißt, im Rahmen der Herstellungstoleranz erzeugen die aktiven Bereiche an jeder Seitenfläche beispielsweise elektromagnetische Strahlung im gleichen Wellenlängenbereich.
  • Die aktiven Bereiche einer Lamelle sind beispielsweise im gleichen Herstellungsverfahren gleichzeitig hergestellt. Die aktiven Bereiche einer Lamelle sind elektrisch leitend miteinander verbunden. Die aktiven Bereiche können physisch miteinander verbunden sein, sodass die Lamelle einen einzigen aktiven Bereich aufweist, der sich von einer Seitenfläche der Lamelle zu der anderen Seitenfläche der Lamelle über eine weitere Fläche, zum Beispiel eine Deckfläche oder eine Stirnfläche der Lamelle erstreckt. Ferner ist es möglich, dass die aktiven Bereiche einer jeden Seitenfläche der Lamelle physisch nicht miteinander verbunden sind, sodass die Lamelle an jeder Seitenfläche genau einen aktiven Bereich aufweist. Beispielsweise können die aktiven Bereiche der Lamelle über weitere Komponenten der Lamelle oder des optoelektronischen Halbleiterchips elektrisch parallel zueinander geschaltet sein.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips wird ein optoelektronischer Halbleiterchip angegeben mit zumindest einer Lamelle, wobei die Lamelle zwei Seitenflächen aufweist, die einander gegenüberliegend angeordnet sind und an jeder der Seitenfläche ein aktiver Bereich angeordnet ist.
  • Einem hier beschriebenen optoelektronischen Halbleiterchip liegen dabei unter anderem die folgenden Überlegungen zugrunde: ein wichtiger Verlustmechanismus beispielsweise beim Betrieb von Leuchtdiodenchips ist der Auger-Effekt. Dieser führt zu einer Verringerung der Effizienz bei der Erzeugung von elektromagnetischer Strahlung im Bereich hoher Stromdichten.
  • Um einen hohen Wirkungsgrad aufrechtzuerhalten, werden Leuchtdiodenchips daher oft mit niedrigen Stromdichten betrieben, was beispielsweise dadurch erreicht werden kann, dass die Leuchtdiodenchips mit einer größeren Grundfläche ausgebildet werden. Dieser Ansatz führt jedoch zu erhöhten Kosten und größeren Bauteilen mit diesen größeren Leuchtdiodenchips.
  • Eine weitere Möglichkeit zur Verminderung der Verluste durch den Auger-Effekt ist die Vergrößerung der Fläche des aktiven Bereichs eines Leuchtdiodenchips durch das Aufwachsen des aktiven Bereichs entlang von Stäben oder Pyramiden (sogenannten Microrods). Hierbei ist es jedoch nicht möglich, die Defektdichte im Halbleitermaterial des optoelektronischen Halbleiterchips zu reduzieren. Defekte, zum Beispiel Versetzungen, im Halbleitermaterial stellen aber einen weiteren Verlustmechanismus dar, da Defekte im Halbleitermaterial zu nicht-strahlenden Rekombinationen bei niedrigen Strömen führen. Dies führt insbesondere bei den nicht- oder semipolaren Quantentopfstrukturen solcher Microrods zu relativ kleinen Umwandlungseffizienzen.
  • Es hat sich nun herausgestellt, dass ein optoelektronischer Halbleiterchip mit einer Lamelle, an deren Seitenflächen ein aktiver Bereich angeordnet ist, zu einer erhöhten Effizienz des optoelektronischen Halbleiterchips führen kann. So ist durch das Anordnen des aktiven Bereichs an den Seitenflächen der Lamelle die Grundfläche, die für den aktiven Bereich zur Verfügung steht, gegenüber einem Abscheiden auf einer ebenen Fläche erhöht. Daraus resultiert, dass der optoelektronische Halbleiterchip mit einer niedrigeren Stromdichte betrieben werden kann, ohne dass die Grundfläche des Halbleiterchips vergrößert werden muss.
  • Darüber hinaus hat sich herausgestellt, dass die Anzahl von Defekten beim Abscheiden gegenüber einer Abscheidung von Microrods reduziert ist. Das heißt insbesondere, dass die Anzahl nicht gewachsener Strukturen oder nicht vollständig gewachsener Strukturen insbesondere im Kantenbereich reduziert ist. Schließlich ist es möglich, den aktiven Bereich ausschließlich auf nicht-polaren Flächen abzuscheiden, was insbesondere bei III-V-Verbindungshalbleitermaterialien zu einer Verringerung piezoelektrischer Effekte und damit zu einem verbesserten Ladungsträgerempfang im aktiven Bereich führen kann.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst die Lamelle Stirnflächen und eine Deckfläche, wobei der Flächeninhalt jeder Seitenfläche größer ist als der Flächeninhalt jeder Stirnfläche und der Flächeninhalt der Deckfläche. Die Lamelle ist beispielsweise auf ein Substrat aufgebracht. Die dem Substrat gegenüberliegende Fläche der Lamelle bildet die Deckfläche der Lamelle. Die Flächen mit dem größten Flächeninhalt sind die Seitenflächen der Lamelle, welche durch die Deckfläche miteinander verbunden sind. Weiter sind die Seitenflächen durch wenigstens zwei Stirnflächen miteinander verbunden, die quer oder senkrecht zu den Seitenflächen verlaufen.
  • Mit einer solchen Lamelle ist es möglich, den aktiven Bereich an der größten Fläche der Lamelle anzuordnen, was zu einer weiteren Vergrößerung des Flächeninhalts des aktiven Bereichs und damit zu einer weiteren Verringerung der Stromdichte führt.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips basiert die Lamelle auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Nitrid-Verbindungshalbleitermaterial und die Seitenflächen der Lamelle verlaufen parallel zur A-Ebene des III-V-Verbindungshalbleitermaterials. Das heißt, der aktive Bereich der Lamelle ist an einer A-Ebene angeordnet. Dies kann beispielsweise dadurch erreicht werden, dass sich die Lamelle parallel zur M-Achse erstreckt. Die Lamelle erstreckt sich beispielsweise parallel zur M-Achse eines Aufwachssubstrats und/oder zur M-Achse einer zwischen der Lamelle und dem Aufwachssubstrat angeordneten III-V-Verbindungshalbleitermaterialschicht.
  • Die Anordnung des aktiven Bereichs an einer Seitenfläche, die parallel zur A-Ebene des III-V-Verbindungshalbleitermaterials verläuft, erlaubt die Vermeidung von piezoelektrischen Feldern und damit einen verbesserten Ladungsträgereinfang, was die Effizienz des optoelektronischen Halbleiterchips weiter erhöht. Beispielsweise sind zumindest 90 % der Gesamtfläche der aktiven Bereiche des Halbleiterchips an einer A-Ebene angeordnet.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die Lamelle eine Länge, eine Breite und eine Höhe auf. Die Höhe ist dabei größer als die Breite und das Verhältnis von Höhe zu Breite beträgt wenigstens 2, zum Beispiel wenigstens 10, insbesondere 40, 50 oder mehr. Ein solches Verhältnis von Höhe zu Breite kann insbesondere durch die Verwendung von metallorganischer Gasphasenepitaxie (MOVPE) zur Herstellung der Lamelle erreicht werden.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Länge größer als die Höhe der Lamelle. Die Länge ist dabei gemessen entlang der Längserstreckungsrichtung der Lamelle, die beispielsweise parallel zu einer Haupterstreckungsebene des optoelektronischen Halbleiterchips, zum Beispiel entlang der M-Achse, verläuft. Die Höhe wird in einer vertikalen Richtung bestimmt, die quer oder senkrecht zur Haupterstreckungsebene des optoelektronischen Halbleiterchips verläuft.
  • Beispielsweise ist eine Länge der Lamelle von wenigstens 10 µm möglich. Beispielsweise kann die Länge der Lamelle zwischen wenigstens 10 µm und höchstens 300 mm betragen.
  • Die Breite der Lamelle kann beispielsweise wenigstens 500 nm betragen. Insbesondere ist es möglich, dass die Breite der Lamelle wenigstens 500 nm und höchstens 10000 nm beträgt.
  • Die Höhe der Lamelle kann beispielsweise wenigstens 3 µm betragen. Beispielsweise ist es möglich, dass die Höhe der Lamelle wenigstens 3 µm und höchstens 50 µm beträgt.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die Lamelle eine Länge auf, die wenigstens 50 % einer Kantenlänge des optoelektronischen Halbleiterchips beträgt. Beispielsweise beträgt die Länge der Lamelle wenigstens 50 % der größten Kantenlänge des Halbleiterchips. Das heißt, die Lamelle kann sich beispielsweise entlang einer Kante des Halbleiterchips erstrecken und eine Länge aufweisen, die zumindest der Hälfte der Kantenlänge, insbesondere wenigstens 75 % oder wenigstens 85 % der Kantenlänge des Halbleiterchips beträgt. Auf diese Weise ist es möglich, den Flächeninhalt des aktiven Bereichs, der an der Seitenfläche der Lamelle angeordnet ist, besonders stark zu erhöhen.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die Lamelle einen Kern auf, der mit einem III-V-Verbindungshalbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist und/oder die Lamelle weist eine erste Hülle auf, die mit einem III-V-Verbindungshalbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist. Weiter weist die Lamelle eine zweite Hülle auf, die mit einem III-V-Verbindungshalbleitermaterial eines zweiten Leitfähigkeitstyps gebildet ist, der vom ersten Leitfähigkeitstyp verschieden ist, wobei der aktive Bereich zwischen dem Kern und/oder der ersten Hülle einerseits und der zweiten Hülle anderseits angeordnet ist. Bei dem Halbleitermaterial des ersten Leitfähigkeitstyps handelt es sich beispielsweise um n-leitendes Halbleitermaterial. Das Halbleitermaterial des zweiten Leitfähigkeitstyps ist dann mit p-leitendem Halbleitermaterial gebildet oder umgekehrt.
  • Der aktive Bereich ist mittelbar oder unmittelbar auf einem Kern der Lamelle angeordnet und von der zweiten Hülle bedeckt, sodass der aktive Bereich zwischen n- und p-leitenden Bereichen des verwendeten Halbleitermaterials angeordnet ist. Der aktive Bereich kann beispielsweise eine oder mehrere Quantentopfstrukturen zur Erzeugung von elektromagnetischer Strahlung enthalten.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine Vielzahl von Lamellen, die zueinander parallel verlaufend angeordnet sind. Die Lamellen können beispielsweise in einer Richtung, die senkrecht zur M-Achse verläuft, nebeneinander angeordnet sein. Beispielsweise beträgt ein Abstand zwischen benachbarten Lamellen in dieser Richtung zwischen wenigstens 1 µm und höchstens 100 µm, insbesondere höchstens 50 µm oder höchstens 10 µm. Auf diese Weise ist es möglich, eine Vielzahl von Lamellen im optoelektronischen Halbleiterchip vorzusehen, was den Flächeninhalt des aktiven Bereichs, der an den Seitenflächen einer jeden Lamelle angeordnet ist, erhöht.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist es alternativ oder zusätzlich möglich, dass eine Vielzahl von Lamellen, die entlang einer Gerade hintereinander angeordnet sind, vorhanden sind, wobei sich die Länge einer jeden Lamelle entlang der Gerade erstreckt. Das heißt, es ist möglich, dass entlang beispielsweise der M-Achse viele Lamellen hintereinander angeordnet sind. Parallel zu diesen Lamellen können weitere Lamellen angeordnet sein, die entweder durch einzige, lange Lamellen gebildet sind oder wiederum durch eine Vielzahl von kürzeren Lamellen, die entlang einer Gerade, die parallel zur M-Achse verläuft, hintereinander angeordnet sind.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weisen die Lamellen der Vielzahl von Lamellen jeweils gleichartige aktive Bereiche auf. Das heißt, im Rahmen der Herstellungstoleranz sind die aktiven Bereiche der unterschiedlichen Lamellen gleich ausgebildet, sodass sie beispielsweise im Betrieb des optoelektronischen Halbleiterchips elektromagnetische Strahlung in einem gleichen Wellenlängenbereich erzeugen.
  • Abweichend davon ist es jedoch auch möglich, dass unterschiedliche Lamellen im optoelektronischen Halbleiterchip unterschiedlich ausgebildet werden. Zum Beispiel kann die Konzentration eines Materials, zum Beispiel die Konzentration von Gallium und/oder Indium, im aktiven Bereich unterschiedlicher Lamellen unterschiedlich sein. Dies kann dazu dienen, einen strahlungsemittierenden Halbleiterchip bereitzustellen, der nicht Licht einer Farbe, sondern mischfarbiges Licht erzeugt. Die unterschiedlichen Materialkonzentrationen können beispielsweise dadurch erreicht sein, dass die Temperatur bei der Herstellung der Lamellen örtlich variiert wird, sodass zum Beispiel die aktiven Bereiche unterschiedlicher Lamellen bei unterschiedlichen Temperaturen hergestellt werden.
  • Es wird weiter ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Mit dem Verfahren kann insbesondere ein hier beschriebener optoelektronischer Halbleiterchip hergestellt werden. Das bedeutet, sämtliche für das Verfahren offenbarten Merkmale sind auch im optoelektronischen Halbleiterchip offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Substrat bereitgestellt. Bei dem Substrat handelt es sich um ein Aufwachssubstrat, das beispielsweise mit Saphir gebildet ist. Bei der Aufwachsfläche des Saphirsubstrats handelt es sich insbesondere um die C-Ebene des Saphirsubstrats.
  • In einem ersten Verfahrensschritt wird eine Maskenschicht mit Öffnungen auf dem Substrat ausgebildet, bei der sich zumindest manche der Öffnungen parallel zueinander erstrecken. Dabei muss die Maskenschicht nicht unmittelbar auf das Substrat aufgebracht werden, sondern es ist insbesondere möglich, dass zumindest eine Zwischenschicht, die epitaktisch hergestellt sein kann, zwischen dem Substrat und der Maskenschicht angeordnet ist. Die Maskenschicht ist beispielsweise mit einem elektrisch isolierenden Material wie einem Nitrid oder einem Oxid gebildet.
  • Nachfolgend wird eine Lamelle an zumindest manchen der Öffnungen ausgebildet. Dabei ist es insbesondere möglich, dass an jeder der Öffnungen eine Lamelle ausgebildet wird. Dazu wird beispielsweise ein Kern der Lamelle im Bereich der Öffnung erzeugt und nachfolgende Schichten und Bereiche der Lamelle auf diesem Kern ausgebildet. Die Lamelle wird dabei insbesondere mittels metallorganischer Gasphasenepitaxie hergestellt. Mittels dieses Verfahrens ist es insbesondere möglich, Lamellen auszubilden, die eine besonders große Höhe aufweisen, sodass ein Verhältnis zwischen der Höhe und der Breite der Lamelle wenigstens 2 beträgt.
  • Die derart hergestellten Lamellen weisen zwei Seitenflächen auf, die einander gegenüberliegend angeordnet sind und an jeder der Seitenflächen ist ein aktiver Bereich angeordnet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erstrecken sich zumindest manche der Öffnungen parallel zur M-Achse des Substrats und/oder des Halbleitermaterials, welches zwischen Substrat und Lamelle angeordnet ist. Dabei ist es auch möglich, dass sich alle Lamellen entlang dieser Richtung erstrecken.
  • Im Folgenden werden der hier beschriebene optoelektronische Halbleiterchip sowie das hier beschriebene Verfahren anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
  • Die schematischen Darstellungen der 1A und 1B zeigen Lamellen für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips.
  • Anhand der schematischen Darstellungen der 2A, 2B, 2C, 2D, 2E ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
  • Anhand der schematischen Darstellungen der 3A, 3B, 4A, 4B sind Lamellen für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips näher erläutert.
  • Anhand der schematischen Darstellungen der 5A, 5B, 5C, 6A, 6B, 6C, 7, 8A, 8B, 9A, 9B, 10A, 10B, 11A, 11B, 12A, 12B, 13A, 13B ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
  • Die schematischen Darstellungen der 13A, 13B zeigen ein Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterchips.
  • Anhand der schematischen Darstellungen der 14A, 14B, 14C, 15A, 15B, 16A, 16B, 17A, 17B, 17C ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
  • Die 17A und 17B zeigen ein Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterchips in schematischen Darstellungen.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • Die 1A und 1B zeigen in schematischen Ansichten Lamellen 1 für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips. Die Lamellen 1 umfassen Seitenflächen 1a, eine Deckfläche 1c und Stirnflächen 1d. Die Seitenflächen 1a sind dabei die Flächen mit dem größten Flächeninhalt der Lamelle.
  • Jede Lamelle weist ferner eine Breite B, eine Höhe H und eine Länge L auf. Das Verhältnis zwischen Höhe H zu Breite B einer jeden Lamelle 1 ist dabei wenigstens 2.
  • Die Lamellen erstrecken sich beabstandet zueinander mit einem Abstand P senkrecht zu einer Längserstreckungsrichtung der Lamellen 1 zueinander.
  • Der Abstand P beträgt beispielsweise wenigstens 1 µm und höchstens 100 µm, die Länge L beträgt beispielsweise wenigstens 10 µm und höchstens 300 mm, die Breite B beträgt beispielsweise wenigstens 500 nm und höchstens 10000 nm und die Höhe H beträgt beispielsweise wenigstens 3 µm und höchstens 50 µm oder höchstens 1 mm.
  • Die Lamellen 1 erstrecken sich beispielsweise in einer Richtung parallel zur M-Achse M der Schicht, auf der sie aufgebracht sind.
  • Wie insbesondere in der 1B dargestellt ist, verläuft die Deckfläche 1c der Lamellen beispielsweise parallel zur C-Ebene c des Halbleitermaterials, mit dem die Lamelle 1 gebildet ist. Die Stirnflächen 1d können parallel zur M-Ebene m des Halbleitermaterials verlaufen. Es ist insbesondere möglich, dass die Lamellen 1 an ihren Stirnseiten Stirnflächen 1d aufweisen, die parallel zu semipolaren Ebenen s des Halbleitermaterials verlaufen.
  • Die M-Achse verläuft dabei in die Richtung (-1100), die Breite B der Lamellen 1 wird in der Richtung parallel zur A-Achse (-1-120) gemessen.
  • In Verbindung mit den 2A bis 2E ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens anhand von schematischen Schnittdarstellungen näher erläutert.
  • Bei dem Verfahren wird zunächst, siehe Figur 2A, ein Substrat 2 bereitgestellt. Bei dem Substrat 2 handelt es sich beispielsweise um ein Saphirsubstrat, das als Saphirwafer vorliegen kann. Das Substrat kann beispielsweise einen Durchmesser zwischen 2 und 12" aufweisen.
  • In einem nächsten Verfahrensschritt, Figur 2B, wird zumindest eine Zwischenschicht 11 auf das Aufwachssubstrat 2 aufgebracht. Die Zwischenschicht 11 kann beispielsweise mit einem III-V-Verbindungshalbleitermaterial gebildet sein. Die Zwischenschicht wird zum Beispiel durch metallorganische Gasphasenepitaxie abgeschieden.
  • Ein III/V-Verbindungs-Halbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B, Al, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise N, P, As, auf. Insbesondere umfasst der Begriff „III/V-Verbindungs-Halbleitermaterial“ die Gruppe der binären, ternären oder quaternären Verbindungen, die wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen.
  • Die Zwischenschicht 11 ist vorzugsweise dotiert, zum Beispiel n-dotiert.
  • Insbesondere ist es möglich, dass die Zwischenschicht 11 mit einem Nitrid-Verbindungshalbleitermaterial gebildet ist.
  • Das Nitrid-Verbindungshalbleitermaterial ist zum Beispiel AlnGamIn1-n-mN, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n+m ≤ 1 ist. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Insbesondere kann die Zwischenschicht 11 mehrere Teilschichten umfassen, die jeweils zur Aufwachsfläche des Substrats 2 parallel verlaufen. Beispielsweise können Teilschichten in folgender Reihenfolge auf das Substrat 2 als Zwischenschicht 11 abgeschieden werden: GaN-Teilschicht, AlN-Teilschicht, AlGaN-Teilschicht.
  • In einem nächsten Verfahrensschritt wird eine isolierende Schicht 12, die mit einem elektrisch isolierenden Material wie SiO2 oder SiN gebildet ist, an der dem Substrat abgewandten Seite der Zwischenschicht 11 aufgebracht. Dies ist in der 2C dargestellt.
  • Im nachfolgenden Verfahrensschritt, Figur 2D, wird die isolierende Schicht 12 zur Maskenschicht 13 strukturiert, indem Öffnungen 13a in die isolierende Schicht 12 eingebracht werden. Die Öffnungen 13a verlaufen beispielsweise parallel zur M-Achse M des Materials der Zwischenschicht 11 und sind zum Beispiel durch Linienöffnungen gebildet.
  • Abschließend, Figur 2E, werden Lamellen 1 durch selektives Wachstum mittels metallorganischer Gasphasenepitaxie im Bereich der Öffnungen 13a der Maskenschicht 13 erzeugt.
  • Hierbei werden beispielsweise Kerne 14 in den Öffnungen 13a gewachsen. Bei den Kernen 14 handelt es sich beispielsweise um GaN-Kerne, die n-leitend dotiert sind.
  • Auf den Kern 14 einer jeden Lamelle 1 sind die erste Hülle 15, der aktive Bereich 16 an der dem Kern 14 abgewandten Seite der ersten Hülle 15 und die zweite Hülle 17 an der der ersten Hülle abgewandten Seite des aktiven Bereichs 16 angeordnet. Die erste Hülle 15 ist beispielsweise n-dotiert und die zweite Hülle 17 ist p-dotiert. Die erste Hülle 15, der aktive Bereich 16 und die zweite Hülle 17 basieren beispielsweise auf dem Nitrid-Verbindungshalbleitermaterial AlInGaN.
  • Die schematischen Darstellungen der 3A und 3B zeigen eine entsprechend hergestellte Lamelle in der Detailansicht. An den Seitenflächen 1a der Lamelle ist der aktive Bereich 16 angeordnet. Die Seitenflächen 1a sind dabei parallel zur A-Ebene a der AlInGaN-Lamelle orientiert. An der Deckfläche 1c der Lamelle sind diese Schichten parallel zur C-Ebene c des Halbleitermaterials der Lamelle 1. Dort sind die genannten Schichten deutlich dünner als die gleichen Schichten an den Seitenflächen 1a. Auch der Indium- und/oder der Galliumgehalt sind zumindest für die aktive Schicht 16 dort geringer als an den Seitenflächen 1a. Durch den unterschiedlichen Gehalt von Indium und/oder Gallium an der Deckfläche 1c ist es möglich, dass dort im Betrieb elektromagnetische Strahlung in einem anderen Wellenlängenbereich erzeugt wird als im Bereich der Seitenflächen 1a. Es ist aber möglich, wie in Verbindung mit den 3A und 3B dargestellt, den oberen Bereich jeder Lamelle 1 vollständig oder teilweise zu entfernen, sodass lediglich ein aktiver Bereich 16 verbleibt, der an einer A-Ebene a der Lamelle 1 angeordnet ist und eventuell ein flächenmäßig kleinerer Teil des aktiven Bereichs 16, der an den Stirnflächen 1d der Lamelle angeordnet ist.
  • In Verbindung mit den schematischen Schnittdarstellungen der 4A und 4B ist ein Ausführungsbeispiel gezeigt, bei dem die Deckfläche 1c der Lamelle Bereiche aufweist, die parallel zur C-Ebene c und Bereiche, die parallel zu einer semipolaren Ebene s verlaufen. Auch in diesem Fall ist es möglich - zur Vermeidung von Effekten aufgrund unterschiedlicher Konzentrationen von Gallium und/oder Indium - die Spitze der Lamelle 1 zu entfernen, siehe dazu die 4B.
  • In Verbindung mit den 5A bis 13D ist ein Ausführungsbeispiel zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips näher erläutert.
  • Gemäß diesem Ausführungsbeispiel findet auf dem Aufwachssubstrat 2 keine Vorstrukturierung hinsichtlich der Form der herzustellenden optoelektronischen Halbleiterchips statt. Das heißt, die Lamellen 1 können sich gleichmäßig über das gesamte Aufwachssubstrat und damit den gesamten Wafer erstrecken, ohne dass eine Vorstrukturierung hinsichtlich des Chiplayouts erfolgt. Mit Vorteil können aus einem solchen Wafer Halbleiterchips unterschiedlicher Geometrie erzeugt werden. Nachteilig weist ein solches Herstellungsverfahren zusätzliche Verfahrensschritte zur Strukturierung der einzelnen Halbleiterchips auf.
  • Im ersten Schritt des Verfahrens, Figur 5A, werden die Lamellen 1, wie in Verbindung mit den 2A bis 2E beschrieben, hergestellt. Dabei erstreckt sich die Maskenschicht 13 mit ihren Öffnungen 13a in regelmäßiger Weise über den gesamten Wafer, sodass Lamellen mit einem Abstand P zwischen zum Beispiel 2 µm und 4 µm über den gesamten Wafer gewachsen werden. Die 5A zeigt dabei eine Schnittdarstellung in Richtung der Lamellen 1, die 5B zeigt eine Seitenansicht auf die Seitenfläche 1a einer Lamelle und die 5C zeigt eine Draufsicht auf den Wafer.
  • Im nächsten Verfahrensschritt, dargestellt in Verbindung mit den Figuren 6A bis 6C, wird auf einen Teilbereich der Lamellen 1 ein Fotolack 3 aufgebracht, mit dessen Hilfe, zum Beispiel durch trocken- oder nasschemisches Ätzen sowie durch Abziehen, ein freier Bereich 4 erzeugt wird, in welchem die Lamellen 1 entfernt sind. Die 6A zeigt wiederum eine Schnittdarstellung in Richtung der Lamellen 1, die 6B zeigt eine Ansicht auf eine Seitenfläche einer Lamelle und die 6C zeigt die Ansicht von oben in einer Draufsicht. Durch die Herstellung der freien Bereiche 4 ist das Layout des herzustellenden optoelektronischen Halbleiterchips definiert. Aus der 6C ist daher die Kantenlänge l des optoelektronischen Halbleiterchips ersichtlich und die Länge L der Lamellen 1. Im freien Bereich 4 liegt beispielsweise die Zwischenschicht und/oder die Maskenschicht 13 frei.
  • Im nächsten Verfahrensschritt, 7, wird der Fotolack 3 entfernt und es wird eine elektrisch isolierende Schicht 5 konform an der Oberseite der Anordnung abgeschieden, sodass alle Lamellen 1 gleichmäßig von der elektrisch isolierenden Schicht 5 bedeckt sind. Beispielsweise kann die elektrisch isolierende Schicht 5 durch ein Beschichtungsverfahren, wie Sputtern oder CVD, aufgebracht werden.
  • Die 8A und 8B zeigen das Aufbringen eines weiteren Fotolacks 6 derart, dass die außengelegenen Lamellen 1, die nur an einer Seite eine benachbarte Lamelle aufweisen, vom Fotolack 6 bedeckt sind und die übrigen Lamellen vom Fotolack unbedeckt bleiben. Der Fotolack wird in dem nachfolgenden Verfahrensschritt, dargestellt in Verbindung mit den Figuren 9A und 9B, dazu genutzt, von den innenliegenden Lamellen 1 die elektrisch isolierende Schicht 5 zu entfernen.
  • Im folgenden Verfahrensschritt, siehe Figuren 10A und 10B, wird eine Stromaufweitungsschicht 7 konform an der Oberseite der Anordnung abgeschieden. Die Stromaufweitungsschicht 7 befindet sich mit den innenliegenden Lamellen 1 an deren Außenseite, zum Beispiel an der zweiten Hülle 17, in direktem Kontakt. Die Stromaufweitungsschicht 7 ist vorzugsweise strahlungsdurchlässig ausgebildet, zum Beispiel ist sie mit einem TCO (Transparent Conductive Oxide) -Material wie ITO gebildet. Die Stromaufweitungsschicht 7 dient zum Beispiel zur gemeinsamen, p-seitigen Kontaktierung der von ihr bedeckten Lamellen 1.
  • Die 10A, 10B zeigen dabei wieder die unterschiedlichen Ansichten längs der Lamellen 1 und auf eine Seitenfläche 1a der Lamellen.
  • Im nächsten Verfahrensschritt, vergleiche die Figuren 11A und 11B, werden sämtliche Lamellen 1 von einem Fotolack 8 abgedeckt. Dies erfolgt, um in einem Teilbereich die Zwischenschicht 11 freizulegen, siehe dazu die 12A und 12B.
  • Im nächsten Verfahrensschritt, Figuren 13A, 13B, werden die Kontaktschichten 9a, 9b zur n-seitigen beziehungsweise p-seitigen Kontaktierung aufgebracht. Die Kontaktschicht 9a befindet sich dabei in direktem Kontakt mit der Zwischenschicht 11 und kann derart ausgebildet sein, dass sie sämtliche Lamellen 1 seitlich fast vollständig umgibt. Dazu weist sie einen entsprechend ausgebildeten Kontaktfinger 91a auf. Lediglich dort, wo die p-seitige Kontaktschicht 9b ausgebildet ist, befindet sich die n-seitige Kontaktschicht 9a nicht. Von der p-seitigen Kontaktschicht 9b erstrecken sich Kontaktfinger 91b in das Feld von Lamellen 1, um dort die Stromaufweitungsschicht 7 zu kontaktieren. Es resultiert nach dem Vereinzeln des Wafers ein optoelektronischer Halbleiterchip, wie er in den 13A und 13B gezeigt ist.
  • In Verbindung mit den 14A bis 17B ist ein alternatives Verfahren beschrieben, bei dem die Maskenschicht 13 bereits hinsichtlich des Chiplayouts vorstrukturiert ist. Das heißt, die Maskenschicht 13 weist im Randbereich eines jeden herzustellenden optoelektronischen Halbleiterchips keine Öffnungen 13a auf, sodass dort keine Lamellen 1 erzeugt werden, die im Laufe des Verfahrens entfernt werden müssten. Außerdem sind auch die Bereiche, in denen später die p-Kontaktschicht 9b angebracht wird, das heißt zum Beispiel die Kontaktfinger 91b, bereits in der Maskenschicht 13 vorgesehen. Auch in diesem Bereich befindet sich keine Öffnung der Maskenschicht.
  • Es resultieren die Lamellen 1, wie sie in den unterschiedlichen Ansichten der 14A, 14B und 14C dargestellt sind.
  • Im nächsten Verfahrensschritt, Figur 15A, 15B, wird die isolierende Schicht 5 optional aufgebracht. Anschließend wird die Stromaufweitungsschicht 7 konform abgeschieden.
  • Im nachfolgenden Verfahrensschritt, Figuren 16A, 16B, erfolgt mit Hilfe einer nicht dargestellten Fotomaske ein Entfernen der Stromaufweitungsschicht 7, der Maskenschicht 13 sowie gegebenenfalls der obersten Lagen der Zwischenschicht 11. Auf diese Weise liegt in einem freien Bereich 4 die Zwischenschicht 11 frei.
  • Im nachfolgenden Verfahrensschritt, 17A, 17B, 17C erfolgt das Aufbringen der Kontaktschichten 9a, 9b.
  • In Verbindung mit der 17A ist dabei eine Variante beschrieben, bei der die Stromaufweitungsschicht 7 und die Lamelle 1 im oberen Bereich jeder Lamelle 1 - zur Vermeidung von Effekten aufgrund unterschiedlicher Konzentrationen von Gallium und/oder Indium an der Spitze der Lamelle 1 - entfernt sind. Dies entspricht zum Beispiel den Ausführungsformen der 3B und 4B. Das Entfernen kann mit den folgenden Schritten erfolgen:
  • Zunächst erfolgt eine Planarisierung mit Hilfe eines Lacks oder eines Oxids. Dann folgt die Entfernung von den oben benannten Bereichen mittels Polierens und/oder eines Plasmaunterstützen Ätztprozesses und/oder nasschemisch. Anschließend kann der gesamte verbleibende Bereich durch eine oder mehrere Oxidschichten 18 abgedeckt werden.
  • Alternativ werden in einer besonders einfachen Variante, die daher besonders einfach herstellbar ist, die oberen Bereiche jeder Lamelle nicht entfernt. Die ist in der 17B dargestellt.
  • Ein hier beschriebener optoelektronischer Halbleiterchip zeichnet sich unter anderem durch ein hohes Aspektverhältnis aus, das heißt das Verhältnis zwischen Höhe und Breite einer jeden Lamelle 1 ist wenigstens 2.
  • Ferner ist es bei einem hier beschriebenen optoelektronischen Halbleiterchip möglich, die Lamellen 1 parallel zu einer M-Achse auszubilden, wodurch die aktiven Bereiche 16 auf einer A-Ebene erzeugt werden können. Die aktiven Bereiche 16 werden dabei fast ausschließlich auf den Seitenflächen 1a der Lamellen 1 und damit auf der A-Ebene erzeugt, so dass wenigsten 90 % der aktiven Fläche auf eine A-Ebene erzeugt sind. Dies gilt auch für die weiteren Schichten jeder Lamelle, wie beispielsweise die Hüllen 15, 17. Damit ist insgesamt ein optoelektronischer Halbleiterchip ermöglicht, der aufgrund der Vermeidung des Auger-Effekts, aufgrund einer besonders geringen Defektdichte und aufgrund der Vermeidung von piezoelektrischen Feldern besonders effizient betrieben werden kann. Ferner weisen die Lamellen gegenüber beispielsweise Microrods eine erhöhte mechanische Stabilität auf, was insbesondere die Herstellung des optoelektronischen Halbleiterchips vereinfacht. Darüber hinaus weisen die Lamellen weniger Ecken und Flächen unterschiedlicher Orientierung auf, was beispielsweise strahlungsemittierende Halbleiterchips ermöglicht, welche Licht in einem besonders engen Wellenlängenbereich emittieren.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • H
    Höhe
    B
    Breite
    L
    Länge
    P
    Abstand
    l
    Kantenlänge
    a
    A-Ebene
    c
    C-Ebene
    s
    semipolare Ebene
    m
    M-Ebene
    M
    M-Achse
    T
    Schnittlinien
    1
    Lamelle
    11
    Zwischenschicht
    12
    isolierende Schicht
    13
    Maskenschicht
    13a
    Öffnungen
    14
    Kern
    15
    erste Hülle
    16
    aktiver Bereich
    17
    zweite Hülle
    18
    Oxidschicht
    2
    Substrat
    3
    Fotolack
    4
    freier Bereich
    5
    isolierende Schicht
    6
    Fotolack
    7
    Stromaufweitungsschicht
    8
    Fotolack
    9a, b
    Kontaktschicht
    91a, b
    Kontaktfinger
    100
    Wafer
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2013/127672 [0001]

Claims (14)

  1. Optoelektronischer Halbleiterchip mit - zumindest einer Lamelle (1), wobei - die Lamelle (1) zwei Seitenflächen (1a) aufweist, die einander gegenüberliegend angeordnet sind, und - an jeder der Seitenflächen (1a) ein aktiver Bereich (16) angeordnet ist.
  2. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, bei dem - die Lamelle Stirnflächen (1d) und eine Deckfläche (1c) aufweist, - der Flächeninhalt jeder Seitenfläche (1a) größer ist als der Flächeninhalt jeder Stirnfläche (1d) und der Flächeninhalt der Deckfläche (1c).
  3. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche, bei dem - die Lamelle (1) auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Nitrid-Verbindungshalbleitermaterial, basiert, und - die Seitenflächen (1a) parallel zur A-Ebene des III-V-Verbindungshalbleitermaterials verlaufen.
  4. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, bei dem die Lamelle (1) sich parallel zur M-Achse des III-V-Verbindungshalbleitermaterial erstreckt.
  5. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche, bei dem - die Lamelle eine Länge (L), eine Breite (B) und eine Höhe (H) aufweist, - die Höhe (H) größer als die Breite (B) ist, und - das Verhältnis von Höhe (H) zu Breite (B) wenigstens 2 beträgt.
  6. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, bei dem die Länge (L) größer als die Höhe (H) ist.
  7. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche, bei dem die Lamelle (1) eine Länge (L) aufweist, die wenigstens 50 % einer Kantenlänge (l) des Halbleiterchips ist.
  8. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche, bei dem - die Lamelle (1) einen Kern (14) aufweist, der mit III-V-Verbindungshalbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist und/oder die Lamelle (1) eine erste Hülle (15) aufweist, die mit III-V-Verbindungshalbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist, und - die Lamelle (1) eine zweite Hülle (16) aufweist, die mit III-V-Verbindungshalbleitermaterial eines zweiten Leitfähigkeitstyps gebildet ist, der vom ersten Leitfähigkeitstyp verschieden ist, wobei - der aktive Bereich (16) zwischen dem Kern (14) und/oder der ersten Hülle (15) einerseits und der zweiten Hülle (16) anderseits angeordnet ist.
  9. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche, mit einer Vielzahl von Lamellen (1), die parallel zueinander angeordnet sind.
  10. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche, mit einer Vielzahl von Lamellen (1), die entlang einer Geraden hintereinander angeordnet sind, wobei sich die Länge (L) einer jeden Lamelle (1) entlang der Gerade erstreckt.
  11. Optoelektronischer Halbleiterchip nach einem der beiden vorherigen Ansprüche, bei dem die Lamellen (1) jeweils gleichartige aktive Bereiche (16) aufweisen.
  12. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips mit den folgenden Schritten: - Bereitstellen eines Substrats (2), - Ausbilden einer Maskenschicht (13) mit Öffnungen (13a) auf dem Substrat (2), bei der sich zumindest manche der Öffnungen (13a) parallel zueinander erstrecken, - Ausbilden einer Lamelle (1) an zumindest manchen der Öffnungen (13a), wobei - die Lamelle (1) mittels metallorganischer Gasphasenepitaxie hergestellt wird, - die Lamelle (1) zwei Seitenflächen (1a) aufweist, die einander gegenüberliegend angeordnet sind, und - an jeder der Seitenflächen (1a) ein aktiver Bereich (16) angeordnet ist.
  13. Verfahren nach dem vorherigen Anspruch, wobei sich zumindest manche der Öffnungen (13a) parallel zur M-Achse des Substrats (2) erstrecken.
  14. Verfahren nach einem der vorherigen Anspruch, wobei ein optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche hergestellt wird.
DE102017105943.1A 2017-03-20 2017-03-20 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung Withdrawn DE102017105943A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017105943.1A DE102017105943A1 (de) 2017-03-20 2017-03-20 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US16/495,803 US11069835B2 (en) 2017-03-20 2018-03-16 Optoelectronic semiconductor chip and method of manufacturing the same
PCT/EP2018/056654 WO2018172205A1 (de) 2017-03-20 2018-03-16 Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE112018001450.9T DE112018001450B4 (de) 2017-03-20 2018-03-16 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017105943.1A DE102017105943A1 (de) 2017-03-20 2017-03-20 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102017105943A1 true DE102017105943A1 (de) 2018-09-20

Family

ID=61750101

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102017105943.1A Withdrawn DE102017105943A1 (de) 2017-03-20 2017-03-20 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE112018001450.9T Active DE112018001450B4 (de) 2017-03-20 2018-03-16 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112018001450.9T Active DE112018001450B4 (de) 2017-03-20 2018-03-16 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US11069835B2 (de)
DE (2) DE102017105943A1 (de)
WO (1) WO2018172205A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes
WO2023030857A1 (en) * 2021-08-30 2023-03-09 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device and production method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013127672A1 (de) 2012-03-01 2013-09-06 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
KR102099193B1 (ko) 2013-09-27 2020-04-09 인텔 코포레이션 실리콘 핀들 상에서의 ｌｅｄ 구조체들의 형성

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013127672A1 (de) 2012-03-01 2013-09-06 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HARTMANN, J. [et al.]: High aspect ratio GaN fin microstructures with nonpolar sidewalls by continuous mode metalorganic vapor phase epitaxy. In: Crystal growth & design, Vol. 16, 2016, No. 3, S. 1458-1462. - ISSN 1528-7483 *
RISHINARAMANGALAM, A. K. [et al.]: Controlled growth of ordered III-nitride core-shell nanostructure arrays of visible optoelectronic devices. In: Journal of Electronic Materials, Vol. 44, 2015, No. 5, S. 1255-1262. - ISSN 0361-5235 *

Also Published As

Publication number Publication date
DE112018001450A5 (de) 2019-12-12
US20200028029A1 (en) 2020-01-23
DE112018001450B4 (de) 2022-09-01
WO2018172205A1 (de) 2018-09-27
US11069835B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
DE112017006428T5 (de) Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2011157523A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2009155897A1 (de) Verfahren zur herstellung eines optoelektronischen bauelementes und ein optoelektronisches bauelement
DE112013004996T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112017003307T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und optische Halbleitervorrichtung
DE112005003422T5 (de) Lichtemittierende Einrichtung mit mehreren in Reihe geschalteten lichtemittierenden Zellen und Verfahren zu deren Herstellung
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE112014001385T5 (de) Halbleiterlichtemitterstruktur mit einem aktiven Gebiet, das InGaN enthält, und Verfahren für seine Herstellung
DE102018110187A1 (de) Optoelektronischer Halbleiterkörper, Anordnung von einer Vielzahl von optoelektronischen Halbleiterkörpern und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102018123930A1 (de) Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
DE102018119688B4 (de) Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
WO2020064947A1 (de) Optoelektronisches bauelement mit dielektrischer spiegelschicht und dessen herstellungsverfahren
DE112020000795B4 (de) Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020035413A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
WO2014029633A1 (de) Optoelektronischer halbleiterkörper und optoelektronischer halbleiterchip
DE102017113585A1 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2020187815A1 (de) Optoelektronisches halbleiterbauelement mit isolierender schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE112022003396T5 (de) Optoelektronisches halbleiterbauelement, anordnung von optoelektronischen halbleiterbauelementen und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2020053346A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102021109960A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
EP3841619A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority